[go: up one dir, main page]

KR100636508B1 - 차지펌프 회로와 이를 이용한 직류 변환장치 - Google Patents

차지펌프 회로와 이를 이용한 직류 변환장치 Download PDF

Info

Publication number
KR100636508B1
KR100636508B1 KR1020040091768A KR20040091768A KR100636508B1 KR 100636508 B1 KR100636508 B1 KR 100636508B1 KR 1020040091768 A KR1020040091768 A KR 1020040091768A KR 20040091768 A KR20040091768 A KR 20040091768A KR 100636508 B1 KR100636508 B1 KR 100636508B1
Authority
KR
South Korea
Prior art keywords
clock signal
voltage
transistor
source
source transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040091768A
Other languages
English (en)
Other versions
KR20060044001A (ko
Inventor
박용성
권오경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040091768A priority Critical patent/KR100636508B1/ko
Priority to JP2005262794A priority patent/JP4209878B2/ja
Priority to US11/270,051 priority patent/US7514984B2/en
Priority to CNA2005101152426A priority patent/CN1773823A/zh
Publication of KR20060044001A publication Critical patent/KR20060044001A/ko
Application granted granted Critical
Publication of KR100636508B1 publication Critical patent/KR100636508B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/078—Charge pumps of the Schenkel-type with means for reducing the back bias effect, i.e. the effect which causes the threshold voltage of transistors to increase as more stages are added to the converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 트랜지스터의 문턱전압 변화에 둔감한 차지펌프 회로와 이를 이용한 직류 변환장치에 관한 것이다.
본 발명에 따른 차지펌프 회로는 제 1 클럭신호에 따라 입력전압을 출력하는 소스 트랜지스터와, 상기 입력전압과 상기 제 1 클럭신호를 이용하여 상기 소스 트랜지스터를 구동하는 구동부와, 상기 제 1 클럭신호와 상기 제 1 클럭신호와 다른 제 2 클럭신호에 따라 상기 소스 트랜지스터로부터 출력되는 전압을 단계적으로 높이는 전압 펌핑부를 구비한다.
이러한 구성에 의하여, 본 발명은 소스 트랜지스터의 문턱전압의 영향 없이 입력전압을 제 1 및 제 2 클럭신호에 따라 단계적으로 펌핑하여 출력한다. 따라서, 본 발명은 트랜지스터의 문턱전압에 둔감한 차지펌프 회로를 제공할 수 있으며, 이러한 차지펌프 회로를 직류 변환기에 적용함으로써 트랜지스터의 문턱전압에 둔감한 직류 변환기를 제공한다.

Description

차지펌프 회로와 이를 이용한 직류 변환장치{CHARGE PUMP CIRCUIT AND DIRECT CURRENT CONVERSION APPARATUS FOR USING THE SAME}
도 1은 일반적인 차지펌프 회로를 나타내는 도면이다.
도 2는 본 발명의 실시 예에 따른 차지펌프 회로를 나타내는 도면이다.
도 3은 도 2에 도시된 차지펌프 회로를 구동시키기 위한 클럭신호를 나타내는 파형도이다.
도 4는 본 발명의 실시 예에 따른 차지펌프 회로를 이용한 직류 변환장치를 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 110 : 차지펌프 회로 12, 112 : 전압 펌핑부
114 : 구동부 120 : 전압 분배부
130 : 비교부 140 : 클럭신호 발생부
142 : 기준클럭 발생부 144 : 클럭버퍼
본 발명은 차지펌프 회로에 관한 것으로, 특히 트랜지스터의 문턱전압 변화에 둔감한 차지펌프 회로와 이를 이용한 직류 변환장치에 관한 것이다.
일반적으로, 차지펌프 회로(Charge Pump Circuit)는 전원으로부터 공급되는 전압보다 높은 전압을 출력한다. 예를 들어, 디램(DRAM) 등과 같은 반도체 소자의 백-바이어스(Back-bias) 전압 발생기와, 이피롬(EPROM), 이이피롬(EEPROM), 플래쉬 메모리(Flash Memory) 소자의 셀(cell)에 프로그램을 서입/독출(Write/Erase)하기 위한 전압을 발생하는 전압 발생기 등에 사용된다.
도 1은 일반적인 차지펌프 회로(10)를 나타내는 회로도이다.
도 1을 참조하면, 일반적인 차지펌프 회로(10)는 소스 트랜지스터(MS)와, 전압 펌핑부(12)를 구비한다.
소스 트랜지스터(MS)는 입력단자(Vin)에 다이오드 형태로 접속되어 입력단자(Vin)에 입력되는 입력전압(Vdd)을 전압 펌핑부(12)에 공급한다.
전압 펌핑부(12)는 제 1 내지 제 4 전달 트랜지스터(M1 내지 M4) 및 제 1 내지 제 4 커패시터(C1 내지 C4)를 구비한다.
제 1 내지 제 4 전달 트랜지스터(M1 내지 M4)는 소스 트랜지스터(MS)의 출력단에 복수의 단으로 직렬 접속된다. 여기서, 소스 트랜지스터(MS)와, 제 1 내지 제 4 전달 트랜지스터(M1 내지 M4)는 N 타입의 금속 산화막 반도체 전계 효과 트랜 지스터(MOSFET, Metal-Oxide Semiconductor Field Effect Transistor)이다.
제 1 커패시터(C1)의 제 1 전극은 소스 트랜지스터(MS)와 제 1 전달 트랜지스터(M1)의 사이인 제 1 노드(N1)에 전기적으로 접속되고, 제 2 전극은 제 1 클럭신호(CLK1)가 공급되는 제 1 클럭 신호선(CL1)에 전기적으로 접속된다.
제 2 커패시터(C2)의 제 1 전극은 제 1 전달 트랜지스터(M1)와 제 2 전달 트랜지스터(M2)의 사이인 제 2 노드(N2)에 전기적으로 접속되고, 제 2 전극은 제 2 클럭신호(CLK2)가 공급되는 제 2 클럭 신호선(CL2)에 전기적으로 접속된다.
제 3 커패시터(C3)의 제 1 전극은 제 2 전달 트랜지스터(M2)와 제 3 전달 트랜지스터(M3)의 사이인 제 3 노드(N3)에 전기적으로 접속되고, 제 2 전극은 제 1 클럭신호(CLK1)가 공급되는 제 1 클럭 신호선(CL1)에 전기적으로 접속된다.
제 4 커패시터(C4)의 제 1 전극은 제 3 전달 트랜지스터(M3)와 제 4 전달 트랜지스터(M4)의 사이인 제 4 노드(N4)에 전기적으로 접속되고, 제 2 전극은 제 2 클럭신호(CLK2)가 공급되는 제 2 클럭 신호선(CL2)에 전기적으로 접속된다.
제 1 클럭 신호선(CL1)에 공급되는 제 1 클럭신호(CLK1)와 제 2 클럭 신호선(CL2)에 공급되는 제 2 클럭신호(CLK2)는 180°의 위상차를 갖는 투-페이스(Two-Phase) 클럭신호이다.
한편, 직렬 접속된 제 1 내지 제 4 전달 트랜지스터(M1 내지 M4) 각각의 게이트 전극은 자신의 소스 전극에 전기적으로 접속되어 다이오드 형태로 접속된다. 다시 말하여, 제 1 전달 트랜지스터(M1)의 게이트 전극은 제 1 노드(N1)에 전기적으로 접속되고, 제 2 전달 트랜지스터(M2)의 게이트 전극은 제 2 노드(N2)에 전기 적으로 접속되고, 제 3 전달 트랜지스터(M3)의 게이트 전극은 제 3 노드(N3)에 전기적으로 접속되고, 제 4 전달 트랜지스터(M4)의 게이트 전극은 제 4 노드(N4)에 전기적으로 접속된다.
이와 같은, 전압 펌핑부(12)는 제 1 내지 제 4 전달 트랜지스터(M1 내지 M4)를 이용하여 제 1 및 제 2 클럭신호(CLK1, CLK2)에 따라 소스 트랜지스터(MS)로부터 출력되는 입력전압(Vdd)을 단계적으로 펌핑하여 최종 출력단자(Vout)로 출력한다.
따라서, 일반적인 차지펌프 회로(10)에 공급되는 입력전압(Vdd)은 제 1 및 제 2 클럭신호(CLK1, CLK2)에 의한 펌핑시간의 증가에 따라 최종 출력단자(Vout)로 갈수록 높은 전압으로 펌핑된다.
이와 같이 동작되는 차지펌프 회로(10)의 제 1 노드(N1)에는 다이오드 형태로 입력단자(Vin)에 접속된 소스 트랜지스터(MS)를 통해 입력전압(Vdd)이 충전되기 때문에 아래의 수학식 1과 같은 전압으로 고정된다.
Figure 112004052262364-pat00001
수학식 1에 있어서, VN1은 제 1 노드(N1)의 전압이고, Vdd는 입력전압이고, Vth는 소스 트랜지스터(MS)의 문턱전압이고, VCLK1은 제 1 클럭신호(CLK1)의 전압이다.
결과적으로, 일반적인 차지펌프 회로(10)는 소스 트랜지스터(MS)의 문턱전압 (Vth)에 민감하므로 펌핑효율이 저하되는 문제점이 있다.
따라서, 본 발명의 목적은 트랜지스터의 문턱전압 변화에 둔감한 차지펌프 회로와 이를 이용한 직류 변환장치를 제공하는데 있다.
상기 목적을 달성하기 위한 기술적 수단으로써, 본 발명의 제 1 측면은 제 1 클럭신호에 따라 입력전압을 출력하는 소스 트랜지스터와, 상기 입력전압과 상기 제 1 클럭신호와 상기 제 1 클럭신호와 다른 제 2 클럭신호를 이용하여 상기 소스 트랜지스터를 구동하는 구동부와, 상기 제 1 및 제 2 클럭신호에 따라 상기 소스 트랜지스터로부터 출력되는 전압을 단계적으로 높이는 전압 펌핑부를 구비하는 차지펌프 회로를 제공한다.
바람직하게, 상기 구동부는 상기 제 1 클럭신호에 따라 상기 소스 트랜지스터의 게이트-소스간을 전기적으로 접속시키고, 상기 제 2 클럭신호에 따라 상기 입력전압과 상기 제 2 클럭신호의 전압이 더해진 전압을 상기 소스 트랜지스터의 게이트에 공급한다. 이러한, 상기 구동부는 상기 제 1 클럭신호에 의해 제어되며 상기 소스 트랜지스터의 게이트-소스간에 접속된 스위칭 트랜지스터와, 제 1 전극이 상기 소스 트랜지스터의 게이트에 전기적으로 접속되고 제 2 전극에는 상기 제 1 클럭신호가 공급되는 소스 커패시터를 구비한다. 그리고, 상기 전압 펌핑부는 상 기 소스 트랜지스터의 출력단에 다단으로 접속된 복수의 전달 트랜지스터와, 상기 소스 트랜지스터와 복수의 전달 트랜지스터 사이의 각 노드에 전기적으로 접속되고 상기 제 1 및 제 2 클럭신호에 따라 충방전하는 복수의 커패시터를 구비한다.
본 발명의 제 2 측면은 자신의 게이트-소스간의 전압에 따라 입력전압을 출력하는 소스 트랜지스터와, 상기 소스 트랜지스터의 출력단자에 복수로 단으로 접속된 복수의 전달 트랜지스터와, 제 1 클럭신호에 의해 제어되며 상기 소스 트랜지스터의 게이트-소스간에 전기적으로 접속된 스위칭 트랜지스터와, 상기 복수의 전달 트랜지스터들 사이의 각 노드에 전기적으로 접속되는 복수의 커패시터와, 상기 제 1 클럭신호가 공급되고 상기 복수의 커패시터 중 짝수번째 커패시터에 전기적으로 접속되는 제 1 클럭 신호선과, 상기 제 1 클럭신호와 다른 제 2 클럭신호가 공급되고 상기 복수의 커패시터 중 홀수번째 커패시터에 전기적으로 접속되는 제 2 클럭 신호선과, 상기 소스 트랜지스터의 게이트와 상기 제 1 클럭 신호선간에 전기적으로 접속되는 소스 커패시터를 구비하는 차지펌프 회로를 제공한다.
본 발명의 제 3 측면은 제 1 및 제 2 클럭신호에 따라 입력전압을 단계적으로 높이는 상기 차지펌프 회로와, 기준전압과 상기 차지펌프 회로의 출력전압을 비교하여 비교신호를 출력하는 비교부와, 상기 비교부로부터의 비교신호를 이용하여 상기 제 1 및 제 2 클럭신호를 발생하는 클럭신호 발생부를 구비하는 차지펌프 회로를 이용한 직류 변환장치를 제공한다.
바람직하게, 차지펌프 회로를 이용한 직류 변환장치는 상기 출력전압을 전압분배하여 상기 비교부에 공급되는 전압 분배부를 더 구비한다. 그리고, 상기 클럭 신호 발생부는 자신의 출력단자로부터의 피드백 신호와 상기 비교신호를 이용하여 기준클럭을 발생하는 기준클럭 발생부와, 상기 기준클럭에 기초하여 상기 제 1 및 제 2 클럭신호를 발생하고 버퍼링하여 상기 차지펌프 회로에 공급하는 클럭버퍼를 구비한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 가장 바람직한 실시 예를 첨부된 도 2 내지 도 4를 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시 예에 따른 차지펌프 회로(110)를 나타내는 회로도이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 차지펌프 회로(110)는 소스 트랜지스터(MS), 전압 펌핑부(112) 및 구동부(114)를 구비한다.
소스 트랜지스터(MS)의 소스 전극은 입력단자(Vin)에 전기적으로 접속되고, 드레인 전극은 전압 펌핑부(112)에 전기적으로 접속된다. 그리고, 소스 트랜지스터(MS)의 게이트 전극은 구동부(114)에 전기적으로 접속된다. 이러한, 소스 트랜지스터(MS)는 구동부(114)에 의해 구동되어 입력단자(Vin)에 입력되는 입력전압(Vdd)을 전압 펌핑부(112)에 공급한다.
구동부(114)는 스위칭 트랜지스터(PS) 및 소스 커패시터(Cs)를 구비한다.
스위칭 트랜지스터(PS)의 소스 전극은 입력단자(Vin)에 전기적으로 접속되 고, 드레인 전극은 소스 트랜지스터(MS)의 게이트 전극에 전기적으로 접속된다. 그리고, 스위칭 트랜지스터(PS)의 게이트 전극은 제 1 클럭 신호선(CL1)에 전기적으로 접속된다. 이때, 스위칭 트랜지스터(PS)는 소스 트랜지스터(MS)와 다른 타입의 트랜지스터이며, 이하, P 타입 트랜지스터로 가정하여 설명하기로 한다. 이러한, 스위칭 트랜지스터(PS)는 제 1 클럭 신호선(CL1)에 공급되는 제 1 클럭신호(CLK1)에 따라 입력단자(Vin)에 공급되는 입력전압(Vdd)을 소스 트랜지스터(MS)의 게이트 전극에 공급한다.
소스 커패시터(Cs)의 제 1 전극은 소스 트랜지스터(MS)의 게이트 전극에 전기적으로 접속되고, 제 2 전극은 제 1 클럭 신호선(CL1)에 전기적으로 접속된다. 이러한, 소스 커패시터(Cs)는 제 1 클럭 신호선(CL1)에 공급되는 제 1 클럭신호(CLK1)에 따라 스위칭 트랜지스터(PS)를 통해 제 1 전극에 공급되는 입력전압(Vdd)을 충전하거나, 충전된 전압을 소스 트랜지스터(MS)의 게이트 전극에 공급한다.
이러한, 구동부(114)는 제 1 클럭신호(CLK1)에 따라 소스 트랜지스터(MS)를 구동시키게 된다. 구체적으로, 구동부(114)는 로우(Low) 상태의 제 1 클럭신호(CLK1)에 따라 스위칭 트랜지스터(PS)를 턴-온시켜 입력전압(Vdd)을 소스 커패시터(Cs)에 충전한 후, 하이(High) 상태의 제 1 클럭신호(CLK1)에 따라 스위칭 트랜지스터(PS)를 턴-오프시키게 된다. 이에 따라, 구동부(114)는 하이 상태의 제 1 클럭신호(CLK1)와 소스 커패시터(Cs)에 충전된 전압을 이용하여 소스 트랜지스터(MS)를 턴-온시키게 된다.
전압 펌핑부(112)는 제 1 내지 제 4 전달 트랜지스터(M1 내지 M4) 및 제 1 내지 제 4 커패시터(C1 내지 C4)를 구비한다.
제 1 내지 제 4 전달 트랜지스터(M1 내지 M4)는 소스 트랜지스터(MS)의 출력단에 복수의 단으로 직렬 접속된다. 여기서, 소스 트랜지스터(MS)와, 제 1 내지 제 4 전달 트랜지스터(M1 내지 M4)는 N 타입 또는 P 타입의 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET, Metal-Oxide Semiconductor Field Effect Transistor)가 될 수 있다. 이하, 소스 트랜지스터(MS)와, 제 1 내지 제 4 전달 트랜지스터(M1 내지 M4)는 N 타입 트랜지스터로 가정하여 설명하기로 한다.
제 1 커패시터(C1)의 제 1 전극은 소스 트랜지스터(MS)와 제 1 전달 트랜지스터(M1)의 사이인 제 1 노드(N1)에 전기적으로 접속되고, 제 2 전극은 제 2 클럭신호(CLK2)가 공급되는 제 2 클럭 신호선(CL2)에 전기적으로 접속된다.
제 2 커패시터(C2)의 제 1 전극은 제 1 전달 트랜지스터(M1)와 제 2 전달 트랜지스터(M2)의 사이인 제 2 노드(N2)에 전기적으로 접속되고, 제 2 전극은 제 1 클럭 신호선(CL1)에 전기적으로 접속된다.
제 3 커패시터(C3)의 제 1 전극은 제 2 전달 트랜지스터(M2)와 제 3 전달 트랜지스터(M3)의 사이인 제 3 노드(N3)에 전기적으로 접속되고, 제 2 전극은 제 2 클럭 신호선(CL2)에 전기적으로 접속된다.
제 4 커패시터(C4)의 제 1 전극은 제 3 전달 트랜지스터(M3)와 제 4 전달 트랜지스터(M4)의 사이인 제 4 노드(N4)에 전기적으로 접속되고, 제 2 전극은 제 1 클럭 신호선(CL1)에 전기적으로 접속된다.
제 1 클럭신호(CLK1)와 제 2 클럭신호(CLK2)는 180°의 위상차를 갖는 투-페 이스(Two-Phase) 클럭신호이다.
한편, 직렬 접속된 제 1 내지 제 4 전달 트랜지스터(M1 내지 M4) 각각의 게이트 전극은 자신의 소스 전극에 전기적으로 접속되어 다이오드 형태로 접속된다. 다시 말하여, 제 1 전달 트랜지스터(M1)의 게이트 전극은 제 1 노드(N1)에 전기적으로 접속되고, 제 2 전달 트랜지스터(M2)의 게이트 전극은 제 2 노드(N2)에 전기적으로 접속되고, 제 3 전달 트랜지스터(M3)의 게이트 전극은 제 3 노드(N3)에 전기적으로 접속되고, 제 4 전달 트랜지스터(M4)의 게이트 전극은 제 4 노드(N4)에 전기적으로 접속된다.
이와 같은, 전압 펌핑부(112)는 제 1 내지 제 4 전달 트랜지스터(M1 내지 M4)를 이용하여 제 1 및 제 2 클럭신호(CLK1, CLK2)에 따라 소스 트랜지스터(MS)로부터 출력되는 입력전압(Vdd)을 단계적으로 펌핑하여 최종 출력단자(Vout)로 출력한다. 다시 말하여, 전압 펌핑부(112)는 제 1 내지 제 4 전달 트랜지스터(M1 내지 M4)를 이용하여 제 1 및 제 2 클럭신호(CLK1, CLK2)에 따라 충방전되는 제 1 내지 제 4 커패시터(C1 내지 C4) 각각의 전압을 단계적으로 펌핑하여 최종 출력단자(Vout)로 출력한다.
이와 같은, 본 발명의 실시 예에 따른 차지펌프 회로(110)는 구동부(114)를 이용하여 소스 트랜지스터(MS)를 구동시키기 때문에 소스 트랜지스터(MS)의 문턱전압(Vth)에 영향 없이 제 1 노드(N1)에 충전시키게 된다. 그리고, 본 발명의 실시 예에 따른 차지펌프 회로(110)는 전압 펌핑부(112)를 이용하여 소스 트랜지스터(MS)로부터 출력되는 입력전압(Vdd)을 제 1 및 제 2 클럭신호(CLK1, CLK2)에 따라 단계적으로 상승시켜 최종 출력단자(Vout)로 출력한다.
결과적으로, 본 발명의 실시 예에 따른 차지펌프 회로(110)에 공급되는 입력전압(Vdd)은 소스 트랜지스터(MS)의 문턱전압(Vth)에 영향 없이 제 1 및 제 2 클럭신호(CLK1, CLK2)에 의한 펌핑시간의 증가에 따라 최종 출력단자(Vout)로 갈수록 높은 전압으로 펌핑된다.
도 3은 도 2에 도시된 차지펌프 회로(110)를 구동시키기 위한 제 1 및 제 2 클럭신호(CLK1, CLK2)를 나타내는 파형도이다.
도 3을 도 2와 결부하여 본 발명의 실시 예에 다른 차지펌프 회로(100)의 구동을 설명하면 다음과 같다.
로우(Low) 상태의 제 1 클럭신호(CLK1)와 하이(High) 상태의 제 2 클럭신호(CLK2)가 공급되는 T1 기간 동안 스위칭 트랜지스터(PS)는 로우 상태의 제 1 클럭신호(CLK1)에 의해 턴-온된다. T1 기간 동안 소스 트랜지스터(MS)의 게이트 전극에는 스위칭 트랜지스터(PS)를 통해 입력전압(Vdd)이 공급된다. 이에 따라, T1 기간 동안 소스 트랜지스터(MS)의 게이트 전극 및 소스 전극에는 입력전압(Vdd)이 공급됨으로써 소스 트랜지스터(MS)는 오프 상태가 된다. 이때, T1 기간 동안 소스 커패시터(Cs)는 입력전압(Vdd)을 충전한다.
한편, T1 기간 동안 제 1 및 제 3 커패시터(C1, C2)는 하이 상태의 제 2 클럭신호(CLK2)를 충전하는 반면에 제 2 및 제 4 커패시터(C2, C4)는 로우 상태의 제 1 클럭신호(CLK1)에 의해 충전된 전압을 방전하게 된다.
따라서, T1 기간 동안 전압 펌핑부(112)는 제 1 및 제 2 클럭신호(CLK1, CLK2)에 따른 제 1 내지 제 4 커패시터(C1 내지 C4)의 충방전에 의한 제 1 내지 제 4 전달 트랜지스터(M1 내지 M4)의 구동을 이용하여 제 1 노드(N1)의 전압을 단계적으로 펌핑하여 최종 출력단자(Vout)로 출력하게 된다.
이어서, 하이 상태의 제 1 클럭신호(CLK1)와 로우 상태의 제 2 클럭신호(CLK2)가 공급되는 T2 기간 동안 스위칭 트랜지스터(PS)는 하이 상태의 제 1 클럭신호(CLK1)에 의해 턴-오프된다. T2 기간 동안 하이 상태의 제 1 클럭신호(CLK1)가 소스 커패시터(Cs)에 공급됨으로써 소스 트랜지스터(MS)는 하이 상태의 제 1 클럭신호(CLK1)의 전압과 소스 커패시터(Cs)에 저장된 전압의 합에 의해 턴-온된다. 이에 따라, T2 기간 동안 소스 트랜지스터(MS)는 자신의 문턱전압(Vth)의 영향 없이 입력전압(Vin)을 제 1 노드(N1)에 공급하게 된다.
한편, T2 기간 동안 제 1 및 제 3 커패시터(C1, C2)는 로우 상태의 제 2 클럭신호(CLK2)에 의해 충전된 전압을 방전하는 반면에 제 2 및 제 4 커패시터(C2, C4)는 하이 상태의 제 1 클럭신호(CLK1)를 충전하게 된다.
따라서, T2 기간 동안 전압 펌핑부(112)는 제 1 및 제 2 클럭신호(CLK1, CLK2)에 따른 제 1 내지 제 4 커패시터(C1 내지 C4)의 충방전에 의한 제 1 내지 제 4 전달 트랜지스터(M1 내지 M4)의 구동을 이용하여 제 1 노드(N1)의 전압을 단계적으로 펌핑하여 최종 출력단자(Vout)로 출력하게 된다. 결과적으로, T2 기간 동안 본 발명의 실시 예에 따른 차지펌프 회로(110)는 구동부(114)를 이용하여 소스 트랜지스터(MS)의 문턱전압(Vth)의 영향 없이 입력전압(Vdd)을 제 1 노드(N1)에 공급 하고, 전압 펌핑부(112)를 이용하여 제 1 및 제 2 클럭신호(CLK1, CLK2)에 따라 제 1 노드(N1)의 전압을 단계적으로 펌핑하여 최종 출력단자(Vout)로 출력하게 된다.
이와 같은, 본 발명의 실시 예에 따른 차지펌프 회로(110)는 상술한 T1 및 T2 기간을 반복적으로 수행하면서 입력전압(Vdd)을 제 1 및 제 2 클럭신호(CLK1, CLK2)에 따라 단계적으로 펌핑하여 출력하게 된다.
도 4는 본 발명의 실시 예에 따른 차지펌프 회로를 이용한 직류 변환장치를 나타내는 블록도이다.
도 4를 참조하면, 본 발명의 실시 예에 따른 차지펌프 회로를 이용한 직류 변환장치는 차지펌프 회로(110), 전압 분배부(120), 비교부(130) 및 클럭신호 발생부(140)를 구비한다.
차지펌프 회로(110)는 클럭신호 발생부(140)로부터 공급되는 제 1 및 제 2 클럭신호(CLK1, CLK2)에 따라 입력전압(Vdd)을 단계적으로 펌핑하여 출력한다. 이러한, 차지펌프 회로(110)는 도 2에 도시된 본 발명의 실시 예에 따른 차지펌프 회로(110)와 구성 및 동작이 동일하기 때문에 이에 대한 상세한 설명은 상술한 도 2에 대한 설명으로 대신하기로 한다.
전압 분배부(120)는 차지펌프 회로(110)의 출력단으로부터 출력되는 출력전압(Vout)을 전압 분배하고 분배전압(Vd)을 비교부(130)에 공급한다.
비교부(130)는 분배전압(Vd)과 기준 전압원(Vref)으로부터의 기준 전압(Vr)을 공급받게 된다. 이러한, 비교부(130)는 기준 전압(Vr)과 전압 분배부(120)로부 터 공급되는 분배전압(Vd)을 비교하고, 비교결과에 대응되는 비교신호(Vc)를 클럭신호 발생부(140)에 공급한다.
클럭신호 발생부(140)는 기준클럭 발생부(142) 및 클럭버퍼(144)를 구비한다.
기준클럭 발생부(142)는 자신의 출력단자로부터 피드백 신호(FB)와 비교부(130)로부터의 비교신호(Vc)를 이용하여 기준클럭(RS)을 발생한다. 클럭버퍼(144)는 기준클럭 발생부(142)로부터 공급되는 기준클럭(RS)에 기초하여 상기 제 1 및 제 2 클럭신호(CLK1, CLK2)를 발생하고, 발생된 제 1 및 제 2 클럭신호(CLK1, CLK2)를 버퍼링하여 차지펌프 회로(110)에 공급한다. 이때, 제 1 및 제 2 클럭신호(CLK1, CLK2)는 180°의 위상차를 갖는 투-페이스(Two-Phase) 클럭신호이다.
이와 같은, 본 발명의 실시 예에 따른 차지펌프 회로를 이용한 직류 변환장치는 차지펌프 회로(110)를 이용하여 원하는 전압의 출력전압(Vout)을 발생하고, 차지펌프 회로(110)의 출력전압(Vout)의 분배전압(Vd)과 기준 전압(Vr)을 이용하여 차지펌프 회로(110)를 구동시키기 위한 제 1 및 제 2 클럭신호(CLK1, CLK2)를 발생하게 된다. 따라서, 본 발명은 트랜지스터의 문턱전압 변화에 둔감한 차지펌프 회로와 이를 이용한 직류 변환장치를 제공한다.
상기 발명의 상세한 설명과 도면은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 따라서, 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 결과적으로, 본 발명의 기술적 보호 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다.
상술한 바와 같이, 본 발명의 실시 예에 따른 차지펌프 회로는 입력전압과 클럭신호를 이용하여 입력전압을 다음 단으로 출력하는 소스 트랜지스터의 게이트 전극에 공급되는 전압을 크게 높임으로써 소스 트랜지스터의 문턱전압의 영향 없이 입력전압을 다음 단으로 공급할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 차지펌프 회로는 소스 트랜지스터의 문턱전압의 영향 없이 입력전압을 제 1 및 제 2 클럭신호에 따라 단계적으로 펌핑하여 출력한다.
따라서, 본 발명은 트랜지스터의 문턱전압에 둔감한 차지펌프 회로를 제공할 수 있으며, 이러한 차지펌프 회로를 직류 변환기에 적용함으로써 트랜지스터의 문턱전압에 둔감한 직류 변환기를 제공한다.

Claims (16)

  1. 제 1 클럭신호에 따라 입력전압을 출력하는 소스 트랜지스터와,
    상기 입력전압과 상기 제 1 클럭신호를 이용하여 상기 소스 트랜지스터를 구동하는 구동부와,
    상기 제 1 클럭신호와 상기 제1 클럭신호와 다른 제 2 클럭신호에 따라 상기 소스 트랜지스터로부터 출력되는 전압을 단계적으로 높이는 전압 펌핑부를 구비하는 차지펌프 회로.
  2. 제 1 항에 있어서,
    상기 구동부는,
    제 1 상태의 상기 제 1 클럭신호에 따라 상기 입력전압을 충전하고,
    상기 제 1 상태와 다른 제 2 상태의 상기 제 1 클럭신호에 따라 상기 충전된 입력전압과 상기 제 1 클럭신호의 전압이 더해진 전압을 상기 소스 트랜지스터의 게이트에 공급하는 차지펌프 회로.
  3. 제 1 항에 있어서,
    상기 구동부는,
    상기 제 1 클럭신호에 의해 제어되며 상기 소스 트랜지스터의 게이트-소스간에 접속된 스위칭 트랜지스터와,
    제 1 전극이 상기 소스 트랜지스터의 게이트에 전기적으로 접속되고 제 2 전 극에는 상기 제 1 클럭신호가 공급되는 소스 커패시터를 구비하는 차지펌프 회로.
  4. 제 1 항에 있어서,
    상기 전압 펌핑부는,
    상기 소스 트랜지스터의 출력단에 다단으로 접속된 복수의 전달 트랜지스터와,
    상기 소스 트랜지스터와 복수의 전달 트랜지스터 사이의 각 노드에 전기적으로 접속되고 상기 제 1 및 제 2 클럭신호에 따라 충방전하는 복수의 커패시터를 구비하는 차지펌프 회로.
  5. 제 4 항에 있어서,
    상기 복수의 커패시터 중 짝수번째 커패시터에는 상기 제 1 클럭신호가 공급되며, 홀수번째 커패시터에는 상기 제 2 클럭신호가 공급되는 차지펌프 회로.
  6. 제 4 항에 있어서,
    상기 복수의 전달 트랜지스터 각각은 다이오드 형태로 접속되는 차지펌프 회로.
  7. 제 1 항에 있어서,
    상기 제 1 및 제 2 클럭신호는 180도의 위상차를 가지는 차지펌프 회로.
  8. 제 3 항에 있어서,
    상기 소스 및 스위칭 트랜지스터는 서로 다른 타입의 트랜지스터인 차지펌프 회로.
  9. 제 4 항에 있어서,
    상기 소스 트랜지스터와 상기 복수의 전달 트랜지스터는 서로 동일한 타입의 트랜지스터인 차지펌프 회로.
  10. 자신의 게이트-소스간의 전압에 따라 입력전압을 출력하는 소스 트랜지스터와,
    상기 소스 트랜지스터의 출력단자에 복수로 단으로 접속된 복수의 전달 트랜지스터와,
    제 1 클럭신호에 의해 제어되며 상기 소스 트랜지스터의 게이트-소스간에 전기적으로 접속된 스위칭 트랜지스터와,
    상기 복수의 전달 트랜지스터들 사이의 각 노드에 전기적으로 접속되는 복수의 커패시터와,
    상기 제 1 클럭신호가 공급되고 상기 복수의 커패시터 중 짝수번째 커패시터에 전기적으로 접속되는 제 1 클럭 신호선과,
    상기 제 1 클럭신호와 다른 제 2 클럭신호가 공급되고 상기 복수의 커패시터 중 홀수번째 커패시터에 전기적으로 접속되는 제 2 클럭 신호선과,
    상기 소스 트랜지스터의 게이트와 상기 제 1 클럭 신호선간에 전기적으로 접속되는 소스 커패시터를 구비하는 차지펌프 회로.
  11. 제 10 항에 있어서,
    상기 복수의 전달 트랜지스터 각각은 다이오드 형태로 접속된 것을 특징으로 하는 차지펌프 회로.
  12. 제 10 항에 있어서,
    상기 제 1 및 제 2 클럭신호는 180도의 위상차를 가지는 차지펌프 회로.
  13. 제 10 항에 있어서,
    상기 스위칭 트랜지스터는 상기 소스 트랜지스터와 서로 다른 타입의 트랜지스터인 차지펌프 회로.
  14. 제 1 및 제 2 클럭신호에 따라 입력전압을 단계적으로 높이는 상기 제 1 항 내지 제 12 항 중 어느 하나에 기재된 차지펌프 회로와,
    기준전압과 상기 차지펌프 회로의 출력전압을 비교하여 비교신호를 출력하는 비교부와,
    상기 비교부로부터의 비교신호를 이용하여 상기 제 1 및 제 2 클럭신호를 발 생하는 클럭신호 발생부를 구비하는 차지펌프 회로를 이용한 직류 변환장치.
  15. 제 14 항에 있어서,
    상기 출력전압을 전압분배하여 상기 비교부에 공급하는 전압 분배부를 더 구비하는 차지펌프 회로를 이용한 직류 변환장치.
  16. 제 14 항에 있어서,
    상기 클럭신호 발생부는,
    자신의 출력단자로부터의 피드백 신호와 상기 비교신호를 이용하여 기준클럭을 발생하는 기준클럭 발생부와,
    상기 기준클럭에 기초하여 상기 제 1 및 제 2 클럭신호를 발생하고 버퍼링하여 상기 차지펌프 회로에 공급하는 클럭버퍼를 구비하는 차지펌프 회로를 이용한 직류 변환장치.
KR1020040091768A 2004-11-11 2004-11-11 차지펌프 회로와 이를 이용한 직류 변환장치 Expired - Fee Related KR100636508B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040091768A KR100636508B1 (ko) 2004-11-11 2004-11-11 차지펌프 회로와 이를 이용한 직류 변환장치
JP2005262794A JP4209878B2 (ja) 2004-11-11 2005-09-09 チャージポンプ回路とこれを利用した直流変換装置
US11/270,051 US7514984B2 (en) 2004-11-11 2005-11-09 Charge pumping circuit and direct current converting apparatus using the same
CNA2005101152426A CN1773823A (zh) 2004-11-11 2005-11-11 电荷泵浦电路及使用其的直流转换设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040091768A KR100636508B1 (ko) 2004-11-11 2004-11-11 차지펌프 회로와 이를 이용한 직류 변환장치

Publications (2)

Publication Number Publication Date
KR20060044001A KR20060044001A (ko) 2006-05-16
KR100636508B1 true KR100636508B1 (ko) 2006-10-18

Family

ID=36573529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040091768A Expired - Fee Related KR100636508B1 (ko) 2004-11-11 2004-11-11 차지펌프 회로와 이를 이용한 직류 변환장치

Country Status (4)

Country Link
US (1) US7514984B2 (ko)
JP (1) JP4209878B2 (ko)
KR (1) KR100636508B1 (ko)
CN (1) CN1773823A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101310075B1 (ko) 2012-01-16 2013-09-24 창원대학교 산학협력단 싱글-폴리 ｍｔｐ메모리

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100804705B1 (ko) * 2006-07-31 2008-02-18 충북대학교 산학협력단 비휘발성 메모리 소자를 이용한 저전압 차지 펌프 회로
KR100842744B1 (ko) 2006-11-20 2008-07-01 주식회사 하이닉스반도체 클럭조절회로 및 이를 이용한 전압펌핑장치
KR101105805B1 (ko) * 2006-12-27 2012-01-17 주식회사 하이닉스반도체 차지 펌프 회로
JP5179849B2 (ja) * 2006-12-28 2013-04-10 株式会社半導体エネルギー研究所 半導体装置
US7760011B2 (en) * 2007-08-10 2010-07-20 Texas Instruments Incorporated System and method for auto-power gating synthesis for active leakage reduction
KR101287447B1 (ko) * 2007-08-28 2013-07-19 삼성전자주식회사 이이피롬 셀, 이이피롬 셀 제조 방법 및 이이피롬 셀에서의데이터 읽기 방법
US8072256B2 (en) * 2007-09-14 2011-12-06 Mosaid Technologies Incorporated Dynamic random access memory and boosted voltage producer therefor
CN101493715B (zh) * 2008-01-21 2010-11-03 联咏科技股份有限公司 电荷泵浦电路
US9225240B2 (en) * 2009-11-13 2015-12-29 Macronix International Co., Ltd. Charge pump utilizing external clock signal
US9423814B2 (en) * 2010-03-16 2016-08-23 Macronix International Co., Ltd. Apparatus of supplying power while maintaining its output power signal and method therefor
US8963623B2 (en) 2012-02-29 2015-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Low voltage and high driving charge pump
US8860503B2 (en) * 2012-06-22 2014-10-14 Infineon Technologies Ag Floating bias generator
CN103700404A (zh) * 2012-09-27 2014-04-02 扬州稻源微电子有限公司 Eeprom的擦写操作方法、擦写控制电路以及rifd标签芯片
CN110265080A (zh) * 2019-06-25 2019-09-20 中国科学院微电子研究所 一种字线电压产生电路
US20240356435A1 (en) * 2021-08-27 2024-10-24 Panasonic Intellectual Property Management Co., Ltd. Voltage boost circuit and sensor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2805210B2 (ja) * 1989-06-09 1998-09-30 日本テキサス・インスツルメンツ株式会社 昇圧回路
JP2531267B2 (ja) 1989-06-20 1996-09-04 日本電気株式会社 チャ―ジポンプ
JP3314473B2 (ja) 1993-08-27 2002-08-12 株式会社デンソー パワーｍｏｓｆｅｔの制御装置
US5422586A (en) * 1993-09-10 1995-06-06 Intel Corporation Apparatus for a two phase bootstrap charge pump
US5572735A (en) * 1994-05-27 1996-11-05 Ast Research, Inc. Method and apparatus for discharging the output voltage of a DC power supply
US5912560A (en) * 1997-02-25 1999-06-15 Waferscale Integration Inc. Charge pump circuit for voltage boosting in integrated semiconductor circuits
JP3378457B2 (ja) 1997-02-26 2003-02-17 株式会社東芝 半導体装置
JP3164032B2 (ja) 1997-10-01 2001-05-08 日本電気株式会社 昇圧回路
JP3360025B2 (ja) * 1998-05-22 2002-12-24 エヌイーシーマイクロシステム株式会社 定電圧回路
US6177830B1 (en) * 1999-03-05 2001-01-23 Xilinx, Inc High voltage charge pump using standard sub 0.35 micron CMOS process
JP3713401B2 (ja) * 1999-03-18 2005-11-09 株式会社東芝 チャージポンプ回路
JP4242006B2 (ja) * 1999-06-23 2009-03-18 株式会社ルネサステクノロジ チャージポンプ回路およびそれを用いた不揮発性半導体記憶装置
JP2001136733A (ja) * 1999-11-01 2001-05-18 Seiko Epson Corp チャージポンプ回路
JP4231240B2 (ja) 2002-05-08 2009-02-25 株式会社ルネサステクノロジ 通信用半導体集積回路装置およびそれを用いた無線通信システム
CN100367344C (zh) * 2002-06-25 2008-02-06 富士通株式会社 显示单元和省电控制器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101310075B1 (ko) 2012-01-16 2013-09-24 창원대학교 산학협력단 싱글-폴리 ｍｔｐ메모리

Also Published As

Publication number Publication date
CN1773823A (zh) 2006-05-17
US20060119419A1 (en) 2006-06-08
JP2006141196A (ja) 2006-06-01
US7514984B2 (en) 2009-04-07
JP4209878B2 (ja) 2009-01-14
KR20060044001A (ko) 2006-05-16

Similar Documents

Publication Publication Date Title
JP4849907B2 (ja) チャージポンプ回路
KR100636508B1 (ko) 차지펌프 회로와 이를 이용한 직류 변환장치
KR100674553B1 (ko) 차지 펌프 회로
JP4336489B2 (ja) 半導体集積回路
US9806616B2 (en) Control circuit for multiple high side switches
US20050024126A1 (en) Booster circuit
US20080143401A1 (en) Charge pump circuit
US7750722B2 (en) Charge pump circuit and nonvolatile memory
JP2006333694A (ja) ハイサイド駆動回路用チャージポンプ回路及びドライバ駆動電圧回路
JP2015142449A (ja) チャージポンプ回路
JP2008253031A (ja) チャージポンプ回路
US6605985B2 (en) High-efficiency power charge pump supplying high DC output currents
TWI520490B (zh) 高電壓產生器及產生高電壓之方法
US10298120B2 (en) Charge pump circuit and boosting circuit
KR100851153B1 (ko) 차지 펌프 회로
JP2007089242A (ja) チャージポンプ式昇圧回路を有する半導体装置
JP2012115039A (ja) スイッチング電源の制御回路ならびにそれを用いたスイッチング電源および電子機器
KR100925326B1 (ko) 직류-직류 변환기
JP2009225580A (ja) チャージポンプ回路
JP2005044203A (ja) 電源回路
JP4281359B2 (ja) チャージポンプ回路
KR100806519B1 (ko) 전하 펌프 회로
JP2005117830A (ja) チャージポンプ回路
JP4877333B2 (ja) チャージポンプ回路
US7902911B2 (en) Booster circuit

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041111

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060428

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060922

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061012

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061011

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090928

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100927

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110929

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20121008

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20121008

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130930

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20141001

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170722