[go: up one dir, main page]

KR100632556B1 - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR100632556B1
KR100632556B1 KR1020050008028A KR20050008028A KR100632556B1 KR 100632556 B1 KR100632556 B1 KR 100632556B1 KR 1020050008028 A KR1020050008028 A KR 1020050008028A KR 20050008028 A KR20050008028 A KR 20050008028A KR 100632556 B1 KR100632556 B1 KR 100632556B1
Authority
KR
South Korea
Prior art keywords
insulating layer
mold
circuit board
printed circuit
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050008028A
Other languages
English (en)
Other versions
KR20060087149A (ko
Inventor
선병국
하재타카유키
김승철
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050008028A priority Critical patent/KR100632556B1/ko
Priority to JP2005116179A priority patent/JP2006210866A/ja
Priority to CNA2005100660159A priority patent/CN1812696A/zh
Priority to US11/138,490 priority patent/US20060172533A1/en
Publication of KR20060087149A publication Critical patent/KR20060087149A/ko
Application granted granted Critical
Publication of KR100632556B1 publication Critical patent/KR100632556B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 임프린트법(imprint process)을 이용하여 회로패턴을 형성하고 레이저를 이용하여 비아홀(via hole)을 형성함으로써, 미세한 회로패턴 및 잔사가 없는 비아홀을 제공하는 인쇄회로기판의 제조방법에 관한 것이다.
인쇄회로기판, 비아홀, 임프린트법, 포토리소그래피법, 세미어디티브법

Description

인쇄회로기판의 제조방법{Method for fabricating printed circuit board}
도 1a 내지 도 1i는 종래의 세미어디티브법을 이용한 인쇄회로기판의 제조방법의 흐름을 나타내는 단면도이다.
도 2a 내지 도 2e는 종래의 임프린트법을 이용한 인쇄회로기판의 제조방법의 흐름을 나타내는 단면도이다.
도 3은 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법의 흐름도이다.
도 4a 내지 도 4g는 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법의 흐름을 나타내는 단면도이다.
도 5a 내지 도 5g는 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법의 흐름을 나타내는 단면도이다.
도 6a 내지 도 6h는 본 발명에 따른 인쇄회로기판의 제조방법과 대비되는 비교예에 따른 인쇄회로기판의 제조방법의 흐름을 나타내는 단면도이다.
도 7은 도 6a 내지 도 6h에 도시된 비교예에 따른 인쇄회로기판의 제조방법의 문제점을 설명하는 단면도이다.
본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 보다 상세하게는 임프린트법(imprint process)을 이용하여 회로패턴을 형성하고 레이저를 이용하여 비아홀(via hole)을 형성함으로써, 미세한 회로패턴 및 잔사가 없는 비아홀을 제공하는 인쇄회로기판의 제조방법에 관한 것이다.
최근 반도체 칩의 고밀도화 및 신호전달속도의 고속화에 대응하기 위한 기술로서, CSP(Chip-Sized Package) 실장 또는 와이어 본딩(wire bonding) 실장을 대신하여 반도체 칩을 인쇄회로기판에 직접 실장하는 기술에 대한 요구가 커지고 있다. 인쇄회로기판에 반도체 칩을 직접 실장하기 위하여, 반도체의 고밀도화에 대응할 수 있는 고밀도 및 고신뢰성의 인쇄회로기판 개발이 필요하다.
고밀도 및 고신뢰성의 인쇄회로기판에 대한 요구사양은 반도체 칩의 사양과 밀접하게 연관되어 있으며, 회로의 미세화, 고도의 전기특성, 고속신호전달구조, 고신뢰성, 고기능성 등 많은 과제가 있다. 이러한 요구사양에 대응한 미세 회로패턴 및 마이크로 비아홀을 형성할 수 있는 인쇄회로기판 기술이 요구되고 있다.
통상적으로, 인쇄회로기판의 제조방법은 높은 생산성과 저렴한 제조비용의 장점이 있는 포토 리소그래피법(photo-lithography process)을 이용하고 있다.
이러한 포토 리소그래피법을 이용하여 인쇄회로기판을 제조하는 방법으로 서브트랙티브법(subtrative process), 풀어디티브법(full additive process) 및 세미어디티브법(semi-additive process) 등을 사용하고 있다. 특히, 이 중에서 세미어디티브법이 가장 미세한 회로패턴을 형성할 수 있어서, 주목받고 있다.
도 1a 내지 도 1i는 종래의 세미어디티브법을 이용한 인쇄회로기판의 제조방 법의 흐름을 나타내는 단면도이다.
도 1a에서와 같이, 절연수지층(111)에 회로패턴(112) 및 비아홀의 하부 랜드(lower land; 113)가 형성된 동박적층판(110)을 준비한 후, 동박적층판(110)상에 절연층(120)을 적층한다.
도 1b에서와 같이, 절연층(120)을 레이저를 이용하여 가공함으로써, 각층간의 회로 연결을 위한 비아홀(a)을 형성한다. 다음으로, 레이저 가공으로 비아홀(a) 형성 시 발생하는 열로 인하여 절연층(120)이 녹아서 하부 랜드(113) 및 비아홀의 내벽(121) 및 에 발생하는 스미어(smear)를 제거하는 디스미어(desmear) 공정을 수행한다.
도 1c에서와 같이, 각층간의 전기적 연결을 하고 절연층(120) 표면에 회로패턴을 형성하기 위하여, 절연층(120), 비아홀의 내벽(121) 및 하부 랜드(113)에 약 1㎛ 이상 두께의 무전해 동도금층(130)을 형성한다.
도 1d에서와 같이, 무전해 동도금층(130)에 드라이 필름(dry film; 150)을 도포한다.
도 1e에서와 같이, 드라이 필름(150)에 소정의 패턴이 인쇄된 아트 워크 필름(art work film; 160)을 드라이 필름(150)에 밀착시킨 후, 자외선(170)을 조사한다. 이때, 아트 워크 필름(160)의 인쇄되지 않은 부분(161)은 자외선(170)이 투과하여 아트 워크 필름(160) 아래의 드라이 필름(150)에 경화된 부분(151)을 형성하고, 아트 워크 필름(160)의 인쇄된 검은 부분(162)은 자외선(170)이 투과하지 못하여 아트 워크 필름(160) 아래의 드라이 필름(150)에 경화되지 않은 부분(152)을 형 성한다.
여기서 소정의 패턴은 이후 공정에서 형성되는 회로패턴, 비아홀 내부 및 비아홀의 상부 랜드(upper land) 등을 포함한다.
도 1f에서와 같이, 아트 워크 필름(160)을 제거한 후, 드라이 필름(150)의 경화된 부분(151)이 남도록 현상 공정을 수행하여 드라이 필름(150)의 경화되지 않은 부분(152)을 제거한다.
도 1g에서와 같이, 드라이 필름(150)의 경화된 부분(151)을 도금 레지스트(plating resist)로 사용하여 전해 동도금을 수행함으로써, 도금 레지스트 패턴이 형성되지 않은 회로패턴(131), 비아홀(a)의 내벽(132), 상부 랜드(133) 및 하부 랜드(134)에 약 10㎛∼20㎛ 정도 두께의 전해 동도금층(141, 142)을 형성한다.
도 1h에서와 같이, 드라이 필름(150)의 경화된 부분(151)을 박리하여 제거한다.
도 1i에서와 같이, 무전해 동도금층(130) 및 전해 동도금층(141, 142)에 에칭액을 분무시키는 플레쉬 에칭(flash etching) 공정을 수행으로써, 회로패턴(131, 141) 및 비아홀 영역(132, 133, 134, 142)을 제외한 부분의 무전해 동도금층(130)을 제거한다.
이후, 절연층 적층 공정, 세미어디티브법을 이용한 회로패턴 형성 공정, 솔더 레지스트 형성 공정, 니켈/금도금 공정 및 외형 가공 공정 등을 수행하면 인쇄회로기판(100)에 제조된다.
상술한 종래의 세미어디트법을 이용한 인쇄회로기판의 제조방법은 도 1i의 과정에서 불필요한 무전해 동도금층(130)을 제거하기 위하여 비교적 장시간의 플레쉬 에칭공정을 수행함에 따라, 형성된 회로패턴(131, 141)(특히, 회로패턴(131, 141)의 모서리 부분)이 오버에칭(over-etching)되는 문제점이 발생한다.
이로 인하여, 회로패턴(131, 141)이 디라미네이션(delamination)되거나, 모폴로지(morphology)가 고르지 못한 회로패턴(131, 141)이 형성되는 문제점이 있었다.
특히, 회로패턴의 오버에칭 문제는 인쇄회로기판의 회로패턴이 미세화되어감에 따라 더욱 심각한 문제점으로 작용하였다.
이러한 문제점을 극복하기 위하여, 일본특허공개번호 특개 2001-320150 호 및 특개 2002-57438 호에 임프린트법을 이용한 인쇄회로기판의 제조방법이 제안되었다.
도 2a 내지 도 2e는 종래의 임프린트법을 이용한 인쇄회로기판의 제조방법의 흐름을 나타내는 단면도로서, 특개 2001-320150 호에 개시되어 있다.
도 2a에서와 같이, 미세한 회로패턴이 네거티브(negative) 형태로 형성된 스탬퍼(stamper; 201)를 성형용 금형(도시되지 않음)에 설치한다.
도 2b에서와 같이, 금형에 열경화성 에폭시 수지를 주입하고 트랜스퍼(transfer) 성형을 수행한다. 이러한 공정에 의하여, 표면에 회로패턴이 전사된 수지 성형 기판(202)이 획득된다.
도 2c에서와 같이, 이후 도금되는 도금층과의 밀착력을 높이기 위하여, 수지 성형 기판(202)의 표면에 스퍼터(sputter) 장치를 이용하여 구리를 약 0.1㎛의 두 께로 증착한다. 그리고, 동도금을 수행하여 동도금층(203)을 약 15㎛의 두께로 형성한다.
도 2d에서와 같이, 수지 성형 기판(202)의 한쪽 전면에 형성된 도금면을 연마기에 슬러리(slurry)를 흘리면서 홈과 홈사이의 수지 부분이 노출될 때까지 연마한다.
도 2e에서와 같이, 선폭이 약 10㎛이고 두께가 약 9㎛인 미세한 회로패턴이 형성된다.
상술한 특개 2001-320150 호에 개시된 인쇄회로기판의 제조방법은 미세한 회로패턴이 네거티브 형태로 형성된 스탬퍼(201)를 이용하여 미세한 회로패턴을 형성할 수 있었다.
그러나, 특개 2001-320150 호에 개시된 인쇄회로기판의 제조방법을 이용하여 회로층과 회로층을 연결하는 비아홀을 형성하는 경우, 하부 랜드에 수지의 잔사가 잔존하는 문제점이 있었다.
더욱이, 이 하부 랜드에 잔존하는 수지 잔사는 70kg/cm2 이상의 고압으로 물을 분사하는 디스미어 공정을 수행하여도 완전히 제거되지 않기 때문에, 회로층과 회로층의 전기적 연결에서 저항 역할을 하여 인쇄회로기판의 전기적 특성을 저하시키는 문제점이 되었다.
상기 문제점을 해결하기 위한 본 발명의 기술적 과제는 미세한 회로패턴을 형성할 수 있고 비아홀 내부에 잔사가 존재하지 않는 인쇄회로기판의 제조방법을 제공하는 것이다.
상기 기술적 과제를 해결하기 위하여, 본 발명에 따른 인쇄회로기판의 제조방법은 (A) 제 1 회로패턴 및 하부랜드가 형성된 베이스 기판상에 반경화 상태의 절연층을 적층한 후, 제 2 회로패턴에 대응하는 패턴이 형성된 금형과 상기 절연층이 적층된 상기 베이스 기판을 정렬시키는 단계; (B) 상기 절연층에 제 2 회로패턴의 홈을 형성하기 위하여, 상기 절연층에 상기 금형을 각인시키고 상기 절연층을 완전경화시키는 단계; (C) 레이저를 이용하여 상기 하부랜드까지 상기 절연층을 관통하는 비아홀을 형성하는 단계; (D) 상기 절연층, 상기 제 2 회로패턴의 홈 및 상기 비아홀의 내부에 무전해 도금층을 형성하는 단계; (E) 상기 무전해 도금층에 전해 도금층을 형성하는 단계; 및 (F) 상기 절연층이 노출될 때까지 상기 무전해 도금층 및 전해 도금층을 연마하는 단계를 포함하는 것을 특징으로 한다.
바람직한 실시예에서, 본 발명에 따른 인쇄회로기판의 제조방법의 상기 (B) 단계는, (B-1) 상기 절연층에 상기 금형을 각인시키는 과정; (B-2) 상기 절연층으로부터 상기 금형을 분리시킴으로써, 상기 절연층에 제 2 회로패턴의 홈을 형성하는 과정; 및 (B-3) 상기 절연층을 완전경화시키는 과정을 포함하는 것이 바람직하다.
다른 바람직한 실시예에서, 본 발명에 따른 인쇄회로기판의 제조방법의 상기 (B) 단계는, (B-1) 상기 절연층에 상기 금형을 각인시키는 과정과 함께, 상기 절연 층 및 상기 금형 중 적어도 하나에 열을 가함으로써, 상기 절연층을 완전경화시키는 과정; 및 (B-2) 상기 절연층으로부터 상기 금형을 분리시킴으로써, 상기 절연층에 제 2 회로패턴의 홈을 형성하는 과정을 포함하는 것이 바람직하다.
또 다른 바람직한 실시예에서, 본 발명에 따른 인쇄회로기판의 제조방법의 상기 (B) 단계는, (B-1) 상기 절연층에 상기 금형을 각인시키는 과정과 함께, 상기 절연층 및 상기 금형 중 적어도 하나에 열을 가함으로써, 상기 절연층을 가경화시키는 과정; (B-2) 상기 절연층으로부터 상기 금형을 분리시킴으로써, 상기 절연층에 제 2 회로패턴의 홈을 형성하는 과정; 및 (B-3) 상기 절연층을 완전경화시키는 과정을 포함하는 것이 바람직하다.
보다 바람직한 실시예에서, 본 발명에 따른 인쇄회로기판의 제조방법의 상기 금형은 상부랜드에 대응하는 패턴이 더 형성되어 있는 것이 바람직하다.
이하, 도면을 참조하여 본 발명에 따른 인쇄회로기판의 제조방법을 상세히 설명하기로 한다.
도 3은 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법의 흐름도이고, 도 4a 내지 도 4g는 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법의 흐름을 나타내는 단면도이다. 여기서 각각의 도면에 관하여, 인쇄회로기판의 일면이 도시되어 있으나, 실질적으로 인쇄회로기판의 양면에 대하여 수행된다.
도 3에 나타낸 바와 같이, 본 발명에 따른 인쇄회로기판의 제조방법은 금형(tool foil)과 베이스 기판 정렬 단계(S110), 베이스 기판의 절연층에 금형 각인(imprint) 단계(S120), 금형 분리 및 절연층 경화 단계(S130), 레이저를 이용하여 비아홀 형성 및 디스미어 단계(S140), 무전해 동도금층 형성 단계(S150), 전해 동도금층 형성 단계(S160) 및 표면 연마 단계(S170)를 포함하여 이루어진다.
보다 상세하게 살펴보면, 도 4a에서와 같이, 절연수지층(1111)상에 제 1 회로패턴(1112) 및 하부 랜드(lower land; 1113) 등이 형성된 동박적층판인 베이스 기판(1110)을 준비한 후, 베이스 기판(1110)상에 반경화 상태의 절연층(1120)을 적층한다. 다음으로, 네거티브(negative) 형태의 회로패턴이 형성된 금형(1200)과 절연층(1120)이 적층된 베이스 기판(1110)을 정렬시킨다(S110). 여기서 네거티브 형태의 패턴은 제 2 회로패턴(1210) 및 상부 랜드(upper land; 1220)를 포함한다.
실시예에서, 베이스 기판(1110)으로 사용된 동박적층판의 종류에는 그 용도에 따라, 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(flexible copper clad laminate), 복합 동박적층판 등의 여러 가지가 있다. 그러나, 인쇄회로기판(1000)의 제조에는 주로 사용되는 절연수지층의 양면에 동박층이 형성된 유리/에폭시 동박적층판을 사용하는 것이 바람직하다.
또한, 실시예에서, 베이스 기판(1110)의 일면에 회로층이 형성된 구조가 도시되어 있으나, 사용 목적 또는 용도에 따라 내층에 소정의 회로패턴 및 비아홀 등이 형성된 다층 구조를 갖는 베이스 기판을 사용할 수 있다.
한편, 실시예에서, 금형(1200)은 SiO2, 석영(quartz), 유리, 폴리머 등의 투명한 재질의 금형을 사용할 수 있고, 반도체 물질, 세라믹, 금속, 폴리머 등의 불 투명한 재질의 금형도 사용할 수 있다.
또한, 실시예에서, 금형(1200)의 제작방법은 판재(plate) 형태의 소재 한쪽 표면을 가공하여 네거티브 형태의 패턴을 제작할 수 있다. 여기서 판재 형태의 소재 한쪽 표면을 가공하는 방법은 전자빔 로소그래피(electron beam lithography), 포토리소그래피(photo-lithography), 다이싱(dicing), 레이저, RIE(Reactive Ion Etching) 등이 이용될 수 있다.
다른 방법으로, 금형(1200)의 제작방법은 별개의 회로패턴들을 각각 제작하여 판재 형태의 소재에 부착하여 네거티브 형태의 패턴을 제작할 수도 있다.
바람직한 실시예로, 이후에 절연층(1120)과 금형(1200)의 용이한 분리를 위하여, 릴리이즈 필름(release film)을 금형(1200)의 네가티브 형태의 회로패턴이 형성된 면에 밀착시켜 사용할 수 있다.
도 4b에서와 같이, 베이스 기판(1110)의 절연층(1120)에 네거티브 형태의 패턴이 형성된 금형(1200)을 각인시킨다(S120).
도 4c에서와 같이, 절연층(1120)으로부터 금형(1200)을 분리시킴으로써, 절연층(1120)에 제 2 회로패턴의 홈(1121) 및 상부 랜드의 홈(1122) 등을 형성한다. 다음으로, 홈들(1121, 1122)이 형성된 절연층(1120)을 자외선 또는 열을 이용하여 경화시킨다(S130).
다른 바람직한 실시예로, S120 단계의 절연층(1120)에 금형(1200)을 각인시키는 과정과 함께, 절연층(1120) 또는 금형(1200)에 충분한 열을 가함으로써, 반경화 상태의 절연층(1120)을 경화시킬 수 있다.
또 다른 바람직한 실시예로, S120 단계의 절연층(1120)에 금형(1200)을 각인시키는 과정과 함께, 절연층(1120) 또는 금형(1200)에 열을 가하여 반경화 상태의 절연층(1120)을 가경화시킨 후, S130 단계에서 자외선 또는 열을 이용하여 절연층(1120)을 경화시킬 수도 있다.
도 4d에서와 같이, 절연층(1120)에 형성된 상부 랜드의 홈(1122)에 레이저를 이용하여 가공함으로써, 각층간의 회로 연결을 위한 비아홀(1123)을 형성한다. 다음으로, 비아홀(1123) 형성 시 발생하는 열로 인하여 절연층(1120)이 녹아서 비아홀(1123)의 내벽에 발생하는 스미어(smear)를 제거하는 디스미어(desmear) 공정을 수행한다(S140).
여기서 레이저는 YAG 레이저(Yttrium Aluminum Garnet laser) 및 이산화탄소 레이저(CO2 laser) 등을 이용할 수 있다.
도 4e에서와 같이, 각층간의 전기적 연결을 하고 절연층(1120)에 회로패턴을 형성하기 위하여, 절연층(1120), 제 2 회로패턴의 홈(1121) 및 비아홀(1123)의 내부에 무전해 동도금층(1130)을 형성한다(S150).
여기서 무전해 동도금층(1130) 형성 공정은 탈지(cleanet) 과정, 소프트 부식(soft etching) 과정, 예비 촉매처리(pre-catalyst) 과정, 촉매처리 과정, 활성화(accelerator) 과정, 무전해 동도금 과정 및 산화방지 처리 과정을 포함하는 촉매 석출 방식을 이용할 수 있다.
다른 방법으로, 무전해 동도금층(1130) 형성 공정은 플라즈마 등에 의하여 발생되는 기체의 이온 입자(예를 들면, Ar+)를 구리 타겟(copper target)에 충돌시킴으로써, 절연층(1120), 제 2 회로패턴의 홈(1121) 및 비아홀(1123)의 내부에 무전해 동도금층(1130)을 형성하는 스퍼터링(sputtering) 방식를 이용할 수도 있다.
도 4f에서와 같이, 제 2 회로패턴의 홈(1121) 및 비아홀(1123)의 내부에 전도성 물질을 충진하기 위하여, 무전해 동도금층(1130)의 전면에 전해 동도금층(1140)을 형성한다(S160).
여기서 전해 동도금층(1140)을 형성하는 방법은 기판을 동도금 작업통에 침식시킨 후 직류 정류기를 이용하여 전해 동도금을 수행한다. 이러한 전해 동도금은 도금될 면적을 계산하여 직류 정류기에 적당한 전류를 동을 석출하는 방식을 사용하는 것이 바람직하다.
전해 동도금 공정은 동도금층의 물리적 특성이 무전해 동도금층보다 우수하고, 두꺼운 동도금층을 형성하기 용이한 장점이 있다.
이러한 전해 동도금층(1140)을 형성하기 위한 동도금 인입선은 별도로 형성된 동도금 인입선을 사용할 수 있으나, 본 발명에 따른 바람직한 실시예에서, 전해 동도금층(1140)을 형성하기 위한 동도금 인입선은 무전해 동도금층(1130)을 사용하는 것이 바람직하다.
도 4g에서와 같이, 불필요한 동도금층을 제거하기 위하여, 절연층(1120)이 노출될 때까지 무전해 동도금층(1130)과 전해 동도금층(1140)으로 이루어진 동도금층 표면을 연마함으로써, 동도금으로 충진된 제 2 회로패턴(1131, 1141) 및 비아 (1132, 1142)를 형성한다(S170).
여기서 표면 연마 공정은 화학적인 반응작용 및 기계적인 연마를 통하여 표면을 연마하는 화학-기계적 연마(Chemical-Mechanical Polishing) 공정 등을 사용할 수 있다. 이 화학-기계적 연마 공정은 기판을 연마패드 표면과 접촉을 유지한 상태에서 연마액(slurry)을 공급함으로써, 기판 표면을 화학적으로 반응시키는 것과 동시에, 연마패드가 부착된 연마테이블과 기판을 고정시키는 연마헤드의 상대적인 운동을 통하여 물리적으로 기판 표면을 평탄화시킨다.
이후, 절연층 적층 공정, 절연층에 금형 각인 공정, 비아홀 형성 공정, 무전해 동도금층 형성 공정, 전해 동도금층 형성 공정 및 표면 연마 공정을 필요로 하는 층수만큼 반복 수행한다. 그 다음으로, 솔더 레지스트(solder resist) 형성 공정, 니켈/금도금 공정 및 외곽 형성 공정을 수행하면, 본 발명에 따른 인쇄회로기판(1000)이 제조된다.
도 5a 내지 도 5g는 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법의 흐름을 나타내는 단면도이다. 여기서 각각의 도면에 관하여, 인쇄회로기판의 일면이 도시되어 있으나, 실질적으로 인쇄회로기판의 양면에 대하여 수행된다.
도 5a에서와 같이, 절연수지층(2111)상에 제 1 회로패턴(2112) 및 하부 랜드(2113) 등이 형성된 동박적층판인 베이스 기판(2110)을 준비한 후, 베이스 기판(2110)상에 반경화 상태의 절연층(2120)을 적층한다. 다음으로, 네거티브 형태의 패턴이 형성된 금형(2200)과 절연층(2120)이 적층된 베이스 기판(2110)을 정렬시킨다(S110). 여기서 네거티브 형태의 패턴은 제 2 회로패턴(2210)을 포함한다.
실시예에서, 베이스 기판(2110)의 일면에 회로층이 형성된 구조가 도시되어 있으나, 사용 목적 또는 용도에 따라 내층에 소정의 회로패턴 및 비아홀 등이 형성된 다층 구조를 갖는 베이스 기판(2110)을 사용할 수 있다.
바람직한 실시예로, 이후에 절연층(2120)과 금형(2200)의 용이한 분리를 위하여, 릴리이즈 필름을 금형(2200)의 네가티브 형태의 회로패턴이 형성된 면에 밀착시켜 사용할 수 있다.
도 5b에서와 같이, 베이스 기판(2110)의 절연층(2120)에 네거티브 형태의 패턴이 형성된 금형(2200)을 각인시킨다(S120).
도 5c에서와 같이, 절연층(2120)으로부터 금형(2200)을 분리시킴으로써, 절연층(2120)에 제 2 회로패턴의 홈(2121) 등을 형성한다. 다음으로, 홈들이 형성된 절연층(2120)을 자외선 또는 열을 이용하여 경화시킨다(S130).
다른 바람직한 실시예로, S120 단계의 절연층(2120)에 금형(2200)을 각인시키는 과정과 함께, 절연층(2120) 또는 금형(2200)에 충분한 열을 가함으로써, 반경화 상태의 절연층(2120)을 경화시킬 수 있다.
또 다른 바람직한 실시예로, S120 단계의 절연층(2120)에 금형(2200)을 각인시키는 과정과 함께, 절연층(2120) 또는 금형(2200)에 열을 가하여 반경화 상태의 절연층(2120)을 가경화시킨 후, S130 단계에서 자외선 또는 열을 이용하여 절연층(2120)을 경화시킬 수도 있다.
도 5d에서와 같이, 레이저를 이용하여 절연층(2120)을 가공함으로써, 각층간의 회로 연결을 위한 비아홀(2122)을 형성한다. 다음으로, 비아홀(2122) 형성 시 발생하는 열로 인하여 절연층(2120)이 녹아서 비아홀(2122)의 내벽에 발생하는 스미어를 제거하는 디스미어 공정을 수행한다(S140).
여기서 레이저는 YAG 레이저 및 이산화탄소 레이저(CO2 laser) 등을 이용할 수 있다.
도 5e에서와 같이, 각층간의 전기적 연결을 하고 절연층(2120)에 회로패턴을 형성하기 위하여, 절연층(2120), 제 2 회로패턴의 홈(2121) 및 비아홀(2122)의 내부에 무전해 동도금층(2130)을 형성한다(S150).
여기서 무전해 동도금층(2130) 형성 공정은 촉매 석출 방식 또는 스퍼터링 방식 등을 이용할 수 있다.
도 5f에서와 같이, 제 2 회로패턴의 홈(2121) 및 비아홀(2122)의 내부에 전도성 물질을 충진하기 위하여, 무전해 동도금층(2130)의 전면에 전해 동도금층(2140)을 형성한다(S160).
여기서 전해 동도금층(2140)을 형성하는 방법은 기판을 동도금 작업통에 침식시킨 후 직류 정류기를 이용하여 전해 동도금을 수행한다. 이러한 전해 동도금은 도금될 면적을 계산하여 직류 정류기에 적당한 전류를 동을 석출하는 방식을 사용하는 것이 바람직하다.
바람직한 실시예에서, 전해 동도금층(2140)을 형성하기 위한 동도금 인입선은 무전해 동도금층(2130)을 사용하는 것이 바람직하다.
도 5g에서와 같이, 불필요한 동도금층을 제거하기 위하여, 화학-기계적 연마 공정 등을 이용하여 절연층(2120)이 노출될 때까지 무전해 동도금층(2130)과 전해 동도금층(2140)으로 이루어진 동도금층 표면을 연마함으로써, 동도금으로 충진된 제 2 회로패턴(2131, 2141) 및 비아(2132, 2142)를 형성한다(S170).
이후, 절연층 적층 공정, 절연층에 금형 각인 공정, 비아홀 형성 공정, 무전해 동도금층 형성 공정, 전해 동도금층 형성 공정 및 표면 연마 공정을 필요로 하는 층수만큼 반복 수행한다. 그 다음으로, 솔더 레지스트 형성 공정, 니켈/금도금 공정 및 외곽 형성 공정을 수행하면, 본 발명에 따른 인쇄회로기판(2000)이 제조된다.
상술한 도 4a 내지 도 4g에 도시된 인쇄회로기판의 제조방법과 도 5a 내지 도 5g에 도시된 인쇄회로기판의 제조방법을 비교하여 보면, 도 5a 내지 도 5g에 도시된 인쇄회로기판의 제조방법은 금형(2200)에 형성된 네거티브 형태의 패턴에 비아홀(2122)의 상부 랜드에 대응하는 패턴이 없기 때문에, 비아홀(2122)의 상부 랜드가 없는 랜드리스 비아홀(landless via hole)을 형성한다.
따라서, 도 5a 내지 도 5g에 도시된 인쇄회로기판의 제조방법은 비아홀(2122)의 상부 랜드가 없기 때문에, 도 4a 내지 도 4g에 도시된 인쇄회로기판의 제조방법보다 제 2 회로패턴(2131, 2141)을 고밀도로 형성할 수 있는 장점이 있다.
도 6a 내지 도 6h는 본 발명에 따른 인쇄회로기판의 제조방법과 대비되는 비교예에 따른 인쇄회로기판의 제조방법의 흐름을 나타내는 단면도로서, 종래의 세미어디티브법의 레이저를 이용한 비아홀 가공 공정과 특개 2001-320150 호에 개시된 인쇄회로기판의 제조방법을 단순 결합(aggregation)시킨 인쇄회로기판의 제조방법 이다. 또한, 도 7은 도 6a 내지 도 6h에 도시된 비교예에 따른 인쇄회로기판의 제조방법의 문제점을 설명하는 단면도이다.
도 6a에서와 같이, 절연수지층(3111)상에 제 1 회로패턴(3112) 및 하부 랜드(3113)가 형성된 동박적층판(3110)에 절연층(3120)을 적층한다.
도 6b에서와 같이, 레이저를 이용하여 절연층(3120)을 가공함으로써, 각층간의 회로 연결을 위한 비아홀(3122)을 형성한다. 다음으로, 비아홀(3122) 형성 시 발생하는 열로 인하여 절연층(3120)이 녹아서 비아홀(3122)의 내벽에 발생하는 스미어를 제거하는 디스미어 공정을 수행한다.
도 6c에서와 같이, 제 2 회로패턴(3210) 및 상부 랜드(3220)에 대응하는 네거티브 형태의 패턴이 형성된 금형(3200)과 비아홀(3122)이 형성된 기판을 정렬시킨다.
도 6d에서와 같이, 기판의 절연층(3120)에 네거티브 형태의 패턴이 형성된 금형(3200)을 각인시킨다.
도 6e에서와 같이, 절연층(3120)으로부터 금형(3200)을 분리시킴으로써, 절연층(3120)에 제 2 회로패턴의 홈(3121) 및 비아홀(3123)을 형성한다
도 6f에서와 같이, 각층간의 전기적 연결을 하고 절연층(3120)에 회로패턴을 형성하기 위하여, 절연층(3120), 제 2 회로패턴의 홈(3121) 및 비아홀(3123)의 내부에 무전해 동도금층(3130)을 형성한다.
도 6g에서와 같이, 제 2 회로패턴의 홈(3121) 및 비아홀(3123)의 내부에 전도성 물질을 충진하기 위하여, 무전해 동도금층(3130)의 전면에 전해 동도금층 (3140)을 형성한다.
도 6h에서와 같이, 불필요한 동도금층을 제거하기 위하여, 절연층(3120)이 노출될 때까지 무전해 동도금층(3130)과 전해 동도금층(3140)으로 이루어진 동도금층 표면을 연마함으로써, 동도금으로 충진된 제 2 회로패턴(3131, 3141) 및 비아(3132, 3142)를 형성한다.
이후, 절연층 적층 공정, 비아홀 형성 공정, 절연층에 금형 각인 공정, 무전해 동도금층 형성 공정, 전해 동도금층 형성 공정 및 표면 연마 공정을 필요로 하는 층수만큼 반복 수행한다. 그 다음으로, 솔더 레지스트 형성 공정, 니켈/금도금 공정 및 외곽 형성 공정을 수행함으로써, 비교예에 따른 인쇄회로기판(3000)이 제조한다.
상술한 도 6a 내지 도 6h에 도시된 비교예에 따른 인쇄회로기판의 제조방법을 살펴보면, 도 6b에 도시된 레이저를 이용한 비아홀(3122) 형성 공정을 수행하기 위하여, 절연층(3120)이 완전경화된 상태이어야 한다. 또한, 도 6d에 도시된 절연층(3120)에 금형(3200) 각인 공정을 수행하기 위하여, 절연층(3120)이 반경화 상태이어야 한다.
만약, 도 6b에 도시된 레이저를 이용한 비아홀(3122) 형성 공정을 수행하기 위하여 절연층(3120)을 완전경화시킨 경우, 도 6d에 도시된 절연층(3120)에 금형(3200) 각인 공정에서, 금형(3200) 각인이 제대로 이루어지지 않는다. 이 때문에, 도 7에 도시된 바와 같이, 제 2 회로패턴의 홈(3121) 및 비아홀(3123) 부분이 깨지거나 함몰되는 문제점이 발생한다.
한편, 도 6d에 도시된 절연층(3120)에 금형(3200) 각인 공정을 수행하기 위하여 절연층(3120)을 반경화 상태로 유지시킨 경우, 도 6b에 도시된 레이저를 이용한 비아홀(3122) 형성 공정에서, 가공되는 비아홀(3122) 주위에 위치하는 반경화 상태의 절연층(3120)이 레이저에 의해 녹기 때문에, 원하는 크기의 비아홀(3122)을 형성할 수 없는 문제점이 발생한다.
이러한 문제점을 극복하기 위하여, 본 발명에 따른 인쇄회로기판의 제조방법은 임프린트법을 이용하여 회로패턴을 형성하는 중간 과정에서 레이저를 이용하여 비아홀을 형성한다.
따라서, 본 발명에 따른 인쇄회로기판의 제조방법은 도 4b 및 도 5b에 도시된 절연층(1120, 2120)에 금형(1200, 2200) 각인 공정에서 절연층(1120, 2120)이 반경화 상태이므로, 미세한 제 2 회로패턴의 홈(1121, 2121) 또는 상부랜드의 홈(1122)을 형성할 수 있다.
또한, 본 발명에 따른 인쇄회로기판의 제조방법은 도 4d 및 도 5d에 도시된 레이저를 이용한 비아홀(1123, 2123) 형성 공정에서 절연층(1120, 2120)이 완전경화된 상태이므로, 원하는 크기의 비아홀을 형성할 수 있다.
상술한 바와 같이, 본 발명에 따른 인쇄회로기판의 제조방법은 임프린트법을 이용한 회로패턴 형성 방법과 레이저를 이용한 비아홀 형성 방법이 서로 상승적 작용을 하기 때문에, 미세한 회로패턴 및 잔사가 없는 비아홀을 제공한다.
한편, 본 발명에 따른 인쇄회로기판의 제조방법에서, 동도금층은 순수한 동도금층에 한정되는 것이 아니고, 동을 주성분으로 하는 도금층을 의미한다. 이는 EDAX(Energy Dispersive Analysis of X-rays)와 같은 분석장비를 통하여 그 화학적 조성을 분석함으로써 확인할 수 있다.
또한, 본 발명에 따른 인쇄회로기판의 제조방법에서, 도금층은 동(Cu)에 한정되는 것이 아니고, 사용 목적 또는 용도에 따라 금(Au), 니켈(Ni), 주석(Sn) 등의 전도성 물질을 주성분으로 하는 도금층이 형성될 수 있다.
이상에서 본 발명에 대하여 설명하였으나, 이는 일실시예에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 얼마든지 다양한 변화 및 변형이 가능함은 본 기술분야에서 통상적으로 숙련된 당업자에게 분명할 것이다. 하지만, 이러한 변화 및 변형이 본 발명의 범위 내에 속한다는 것은 이하 특허청구범위를 통하여 확인될 것이다.
상술한 바와 같이, 본 발명에 따른 인쇄회로기판의 제조방법은 임프린트법을 이용하여 회로패턴을 형성하므로, 회로패턴이 미세하고, 회로패턴의 폭이 일정하며, 평평한 구조의 인쇄회로기판을 제조할 수 있는 효과가 있다.
또한, 본 발명에 따른 인쇄회로기판의 제조방법은 레이저를 이용하여 비아홀을 형성한 후 디스미어 공정을 수행하므로, 비아홀에 잔사가 존재하지 않는 인쇄회로기판을 제조할 수 있는 효과도 있다.
또한, 본 발명에 따른 인쇄회로기판의 제조방법은 제조 과정에서 회로패턴이 절연층안에 매립되어 있으므로, 제조 과정에서 회로패턴의 디라미네이션(delamination)이나 손상이 없는 효과도 있다.
또한, 본 발명에 따른 인쇄회로기판의 제조방법은 금형에 형성되는 네거티브 형태의 패턴이 평면의 회로패턴만을 제작하므로, 금형의 제작비용이 저렴하고, 관리가 용이한 효과도 있다.

Claims (5)

  1. (A) 제 1 회로패턴 및 하부랜드가 형성된 베이스 기판상에 반경화 상태의 절연층을 적층한 후, 제 2 회로패턴에 대응하는 패턴이 형성된 금형과 상기 절연층이 적층된 상기 베이스 기판을 정렬시키는 단계;
    (B) 상기 절연층에 제 2 회로패턴의 홈을 형성하기 위하여, 상기 절연층에 상기 금형을 각인시키고 상기 절연층을 완전경화시키는 단계;
    (C) 레이저를 이용하여 상기 하부랜드까지 상기 절연층을 관통하는 비아홀을 형성하는 단계;
    (D) 상기 절연층, 상기 제 2 회로패턴의 홈 및 상기 비아홀의 내부에 무전해 도금층을 형성하는 단계;
    (E) 상기 무전해 도금층에 전해 도금층을 형성하는 단계; 및
    (F) 상기 절연층이 노출될 때까지 상기 무전해 도금층 및 전해 도금층을 연마하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  2. 제 1 항에 있어서, 상기 (B) 단계는,
    (B-1) 상기 절연층에 상기 금형을 각인시키는 과정;
    (B-2) 상기 절연층으로부터 상기 금형을 분리시킴으로써, 상기 절연층에 제 2 회로패턴의 홈을 형성하는 과정; 및
    (B-3) 상기 절연층을 완전경화시키는 과정을 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 제 1 항에 있어서, 상기 (B) 단계는,
    (B-1) 상기 절연층에 상기 금형을 각인시키는 과정과 함께, 상기 절연층 및 상기 금형 중 적어도 하나에 열을 가함으로써, 상기 절연층을 완전경화시키는 과정; 및
    (B-2) 상기 절연층으로부터 상기 금형을 분리시킴으로써, 상기 절연층에 제 2 회로패턴의 홈을 형성하는 과정을 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 제 1 항에 있어서, 상기 (B) 단계는,
    (B-1) 상기 절연층에 상기 금형을 각인시키는 과정과 함께, 상기 절연층 및 상기 금형 중 적어도 하나에 열을 가함으로써, 상기 절연층을 가경화시키는 과정;
    (B-2) 상기 절연층으로부터 상기 금형을 분리시킴으로써, 상기 절연층에 제 2 회로패턴의 홈을 형성하는 과정; 및
    (B-3) 상기 절연층을 완전경화시키는 과정을 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 제 1 항에 있어서,
    상기 금형은 상부랜드에 대응하는 패턴이 더 형성되어 있는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020050008028A 2005-01-28 2005-01-28 인쇄회로기판의 제조방법 Expired - Fee Related KR100632556B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050008028A KR100632556B1 (ko) 2005-01-28 2005-01-28 인쇄회로기판의 제조방법
JP2005116179A JP2006210866A (ja) 2005-01-28 2005-04-13 プリント基板の製造方法
CNA2005100660159A CN1812696A (zh) 2005-01-28 2005-04-19 制造印刷电路板的方法
US11/138,490 US20060172533A1 (en) 2005-01-28 2005-05-25 Method of fabricating printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050008028A KR100632556B1 (ko) 2005-01-28 2005-01-28 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20060087149A KR20060087149A (ko) 2006-08-02
KR100632556B1 true KR100632556B1 (ko) 2006-10-11

Family

ID=36757148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050008028A Expired - Fee Related KR100632556B1 (ko) 2005-01-28 2005-01-28 인쇄회로기판의 제조방법

Country Status (4)

Country Link
US (1) US20060172533A1 (ko)
JP (1) JP2006210866A (ko)
KR (1) KR100632556B1 (ko)
CN (1) CN1812696A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009118B1 (ko) 2009-06-19 2011-01-18 삼성전기주식회사 랜드리스 인쇄회로기판의 제조방법
KR101011659B1 (ko) 2008-08-19 2011-01-28 주식회사 디스텍 인쇄회로기판의 제조방법

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618343B1 (ko) * 2004-10-28 2006-08-31 삼성전자주식회사 패키징 기판의 제조방법 및 이를 이용한 패키징 방법.
KR101277390B1 (ko) * 2005-05-31 2013-06-20 히다치 비아 메카닉스 가부시키가이샤 프린트 배선판의 제조방법 및 그것에 이용되는 동박을 붙인 적층판 및 처리액
KR100815361B1 (ko) * 2007-01-31 2008-03-19 삼성전기주식회사 인쇄회로기판의 제조방법
CN100566516C (zh) * 2007-04-11 2009-12-02 日月光半导体制造股份有限公司 线路基板的导电盲孔的制作方法
JP5274128B2 (ja) * 2007-08-03 2013-08-28 キヤノン株式会社 インプリント方法および基板の加工方法
KR100859008B1 (ko) * 2007-08-21 2008-09-18 삼성전기주식회사 배선기판 제조방법
DE102007042411A1 (de) * 2007-09-06 2009-03-12 Robert Bosch Gmbh Verfahren zum Heißprägen mindestens einer Leiterbahn auf ein Substrat sowie Substrat mit mindestens einer Leiterbahn
KR100890447B1 (ko) * 2007-12-27 2009-03-26 주식회사 코리아써키트 매립형 인쇄회로기판 제조방법
WO2009125827A1 (ja) * 2008-04-11 2009-10-15 株式会社日立製作所 人工構造物質素子及びその製造方法
KR101022902B1 (ko) * 2008-12-02 2011-03-16 삼성전기주식회사 매립패턴을 갖는 인쇄회로기판 및 그 제조방법
KR101067207B1 (ko) * 2009-04-16 2011-09-22 삼성전기주식회사 트렌치 기판 및 그 제조방법
KR101077380B1 (ko) * 2009-07-31 2011-10-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101116725B1 (ko) * 2009-11-30 2012-02-22 삼포정보통신 (주) 인쇄회로기판 조립체
KR101088792B1 (ko) * 2009-11-30 2011-12-01 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
KR101692453B1 (ko) * 2010-03-17 2017-01-04 삼성전자주식회사 전자 장치
KR101181048B1 (ko) * 2010-12-27 2012-09-07 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
KR101231362B1 (ko) * 2011-06-10 2013-02-07 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN103491729A (zh) * 2012-06-11 2014-01-01 欣兴电子股份有限公司 线路板及其制作方法
TW201408153A (zh) * 2012-08-07 2014-02-16 Ecocera Optronics Co Ltd 改善陶瓷貫孔基板上金屬表面粗糙度之方法
US20140174791A1 (en) * 2012-12-26 2014-06-26 Unimicron Technology Corp. Circuit board and manufacturing method thereof
CN104270888B (zh) * 2014-09-28 2017-10-17 广州兴森快捷电路科技有限公司 高密度封装基板孔上盘产品及其制备方法
US9582085B2 (en) * 2014-09-30 2017-02-28 Apple Inc. Electronic devices with molded insulator and via structures
CN104640344A (zh) * 2015-02-16 2015-05-20 上海贺鸿电子有限公司 镀铜的陶瓷线路板及其制造方法
CN106034373B (zh) * 2015-03-10 2018-09-25 上海量子绘景电子股份有限公司 高密度多层铜线路板及其制备方法
CN106332436B (zh) * 2015-06-26 2019-05-14 健鼎（湖北）电子有限公司 电路板及其制作方法
CN107871673B (zh) * 2017-10-26 2019-09-03 苏州华博电子科技有限公司 一种厚介质层薄膜多层封装基板制作方法
CN108650794B (zh) * 2018-06-04 2023-01-17 上海量子绘景电子股份有限公司 一种线路板的制备方法
CN108566734B (zh) * 2018-06-05 2021-10-22 上海美维科技有限公司 一种使用压印工艺制作印制电路板的方法
WO2023176404A1 (ja) * 2022-03-16 2023-09-21 ローム株式会社 半導体装置、および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257475A (ja) 2000-03-13 2001-09-21 Tanaka Kikinzoku Kogyo Kk 多層プリント配線板の製造方法
JP2004235202A (ja) 2003-01-28 2004-08-19 Fujitsu Ltd 配線基板におけるビア形成方法
JP2005007440A (ja) 2003-06-19 2005-01-13 Sumitomo Heavy Ind Ltd レーザ加工方法及びレーザ加工装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482742B1 (en) * 2000-07-18 2002-11-19 Stephen Y. Chou Fluid pressure imprint lithography
US6820330B1 (en) * 1996-12-13 2004-11-23 Tessera, Inc. Method for forming a multi-layer circuit assembly
US6005198A (en) * 1997-10-07 1999-12-21 Dimensional Circuits Corporation Wiring board constructions and methods of making same
JP4129971B2 (ja) * 2000-12-01 2008-08-06 新光電気工業株式会社 配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257475A (ja) 2000-03-13 2001-09-21 Tanaka Kikinzoku Kogyo Kk 多層プリント配線板の製造方法
JP2004235202A (ja) 2003-01-28 2004-08-19 Fujitsu Ltd 配線基板におけるビア形成方法
JP2005007440A (ja) 2003-06-19 2005-01-13 Sumitomo Heavy Ind Ltd レーザ加工方法及びレーザ加工装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101011659B1 (ko) 2008-08-19 2011-01-28 주식회사 디스텍 인쇄회로기판의 제조방법
KR101009118B1 (ko) 2009-06-19 2011-01-18 삼성전기주식회사 랜드리스 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
KR20060087149A (ko) 2006-08-02
US20060172533A1 (en) 2006-08-03
JP2006210866A (ja) 2006-08-10
CN1812696A (zh) 2006-08-02

Similar Documents

Publication Publication Date Title
KR100632556B1 (ko) 인쇄회로기판의 제조방법
US7802361B2 (en) Method for manufacturing the BGA package board
KR100782407B1 (ko) 회로기판 제조방법
KR100688857B1 (ko) 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법
KR100467825B1 (ko) 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법
US7200927B2 (en) Method for producing a wiring transfer sheet
KR100659510B1 (ko) 캐비티가 형성된 기판 제조 방법
US20080223610A1 (en) Bga package substrate and method of fabricating same
KR100688864B1 (ko) 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법
JP6713187B2 (ja) 多層印刷配線板およびその製造方法
KR100619348B1 (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
US11160165B2 (en) Component carrier with through hole extending through multiple dielectric layers
US9497853B2 (en) Printed circuit board and method for manufacturing the same
KR100601465B1 (ko) 인쇄회로기판 및 그 제조방법
TWI581697B (zh) Method for manufacturing heat dissipation structure of ceramic substrate
KR20180013017A (ko) 인쇄회로기판
KR101758859B1 (ko) 인쇄회로기판 및 이의 제조방법
JP2010129997A (ja) 埋込みパターンを持つプリント基板及びその製造方法
JP2007013048A (ja) 多層配線基板の製造方法
KR100619349B1 (ko) 인쇄회로기판의 회로패턴 형성방법
US20230063719A1 (en) Method for manufacturing wiring substrate
US20250137159A1 (en) Stamping Surface Profile in Design Layer and Using Patterned Electroplating Protection Structure for Defining Electroplating Structure on Seed Layer
EP4307845A1 (en) Component carrier with stamped design layer structure and embedded component
KR20080100111A (ko) 고밀도 패키지 기판 제조 방법
KR20060132182A (ko) 적층 패키지용 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050128

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060721

PG1501 Laying open of application
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060928

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060927

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090616

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20100701

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20100701

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee