[go: up one dir, main page]

KR100601465B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100601465B1
KR100601465B1 KR1020040079132A KR20040079132A KR100601465B1 KR 100601465 B1 KR100601465 B1 KR 100601465B1 KR 1020040079132 A KR1020040079132 A KR 1020040079132A KR 20040079132 A KR20040079132 A KR 20040079132A KR 100601465 B1 KR100601465 B1 KR 100601465B1
Authority
KR
South Korea
Prior art keywords
plating layer
electroless plating
layer
copper plating
electroless
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040079132A
Other languages
English (en)
Other versions
KR20060030310A (ko
Inventor
김승철
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040079132A priority Critical patent/KR100601465B1/ko
Priority to CNA2005100084879A priority patent/CN1758829A/zh
Priority to US11/064,449 priority patent/US20060070769A1/en
Priority to JP2005047283A priority patent/JP2006108613A/ja
Publication of KR20060030310A publication Critical patent/KR20060030310A/ko
Application granted granted Critical
Publication of KR100601465B1 publication Critical patent/KR100601465B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명에 따른 인쇄회로기판은 절연층; 상기 절연층을 관통하도록 형성되어 있는 적어도 하나의 비아홀; 상기 비아홀의 내벽 및 소정의 패턴으로 상기 절연층의 적어도 일면에 형성되며, 형성된 두께에 비례하는 크기로 상기 소정의 패턴의 모서리 부분이 에칭되어 있는 제 1 무전해 도금층; 상기 제 1 무전해 도금층상에 형성되는 제 2 무전해 도금층; 및 상기 제 2 무전해 도금층상에 형성되며, 상기 제 1 무전해 도금층의 두께에 비례하는 크기로 모서리 부분이 에칭되어 있는 전해 도금층;을 포함하는 것을 특징으로 한다.
인쇄회로기판, 무전해 동도금, 전해 동도금, 비아홀

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and method of fabricating the same}
도 1a 내지 도 1g는 종래의 인쇄회로기판의 제조방법의 흐름을 나타내는 단면도이다.
도 2a 및 도 2b는 도 1a 내지 도 1g의 방법에 의하여 형성된 비아홀의 단면도이다.
도 3a 내지 도 3e는 종래의 다른 인쇄회로기판의 제조방법의 흐름을 나타내는 단면도이다.
도 4a 내지 도 4j는 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법의 흐름을 나타내는 단면도이다.
도 5는 도 4j의 원형의 점선으로 표시한 부분(B)의 부분 확대도이다.
*도면의 주요 부분에 대한 부호의 설명*
1000 : 인쇄회로기판
1100 : 원판
1110 : 절연수지층
1120 : 제 1 회로패턴
1130 : 하부 랜드
1200 : 절연층
1210 : 비아홀의 내벽
1300 : 제 1 무전해 동도금층
1310 : 제 2 회로패턴의 제 1 무전해 동도금층
1320 : 비아홀 내벽의 제 1 무전해 동도금층
1330 : 상부 랜드의 제 1 무전해 동도금층
1340 : 하부 랜드의 제 1 무전해 동도금층
1410 : 제 2 회로패턴의 제 2 무전해 동도금층
1420 : 비아홀 내벽의 제 2 무전해 동도금층
1430 : 상부 랜드의 제 2 무전해 동도금층
1440 : 하부 랜드의 제 2 무전해 동도금층
1510 : 제 2 회로패턴의 전해 동도금층
1520 : 비아홀 영역의 전해 동도금층
2000 : 드라이 필름
3000 : 아트 워크 필름
3100 : 아트 워크 필름의 인쇄된 검은 부분
3200 : 아트 워크 필름의 인쇄되지 않은 부분
A : 비아홀
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 보다 상세하게는 무전해 동도금을 2회 실시함으로써, 비아홀(via hole) 내부 회로의 오픈 현상을 방지하고 미세한 회로패턴을 형성하는 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근 반도체 칩의 고밀도화 및 신호전달속도의 고속화에 대응하기 위한 기술로서, CSP(Chip-Sized Package) 실장 또는 와이어 본딩(wire bonding) 실장을 대신하여 반도체 칩을 인쇄회로기판에 직접 실장하는 기술에 대한 요구가 커지고 있다. 인쇄회로기판에 반도체 칩을 직접 실장하기 위하여, 반도체의 고밀도화에 대응할 수 있는 고밀도 및 고신뢰성의 인쇄회로기판 개발이 필요하다.
고밀도 및 고신뢰성의 인쇄회로기판에 대한 요구사양은 반도체 칩의 사양과 밀접하게 연관되어 있으며, 회로의 미세화, 고도의 전기특성, 고속신호전달구조, 고신뢰성, 고기능성 등 많은 과제가 있다. 이러한 요구사양에 대응한 미세 회로패턴 및 마이크로 비아홀을 형성할 수 있는 인쇄회로기판 기술이 요구되고 있다.
통상적으로, 인쇄회로기판의 회로패턴을 형성하는 방법은 서브트랙티브법(subtrative process), 풀어디티브법(full additive process) 및 세미어디티브법(semi-additive process) 등이 있다. 이러한 방법들 중에서 회로패턴의 미세화가 가능한 세미어디티브법이 현재 주목받고 있다.
도 1a 내지 도 1g는 종래의 인쇄회로기판의 제조방법의 흐름을 나타내는 단면도로서, 세미어디티브법을 도시한 것이고, 도 2a 및 도 2b는 도 1a 내지 도 1g의 방법에 의하여 형성된 비아홀의 단면도이다. 여기서 각각의 도면에 관하여, 인쇄 회로기판의 일면이 도시되어 있으나, 실질적으로 인쇄회로기판의 양면에 대하여 수행된다.
도 1a에서와 같이, 절연수지층(111)에 회로패턴(112) 및 비아홀의 하부 랜드(lower land; 113)가 형성된 동박적층판(100)을 준비한 후, 동박적층판(100)상에 절연층(120)을 적층한다.
도 1b에서와 같이, 절연층(120)을 레이저를 이용하여 가공함으로써, 각층간의 회로 연결을 위한 비아홀(a)을 형성한다.
도 1c에서와 같이, 각층간의 전기적 연결을 하고 절연층(120) 표면에 회로패턴을 형성하기 위하여, 절연층(120), 비아홀의 내벽(121) 및 하부 랜드(113)에 약 1㎛ 이상 두께의 무전해 동도금층(130)을 형성한다.
도 1d에서와 같이, 무전해 동도금층(130)에 드라이 필름(dry film; 150)을 도포한 후, 노광 및 현상함으로써, 드라이 필름(150)에 회로패턴(131), 비아홀의 내벽(132), 상부 랜드(upper land; 133) 및 하부 랜드(134) 부분이 현상된 도금 레지스트 패턴을 형성한다.
도 1e에서와 같이, 도금 레지스트 패턴이 형성되지 않은 회로패턴(131), 비아홀(a)의 내부, 상부 랜드(133) 및 하부 랜드(134)에 약 10㎛∼20㎛ 정도 두께의 전해 동도금층(141, 142)을 형성한다.
도 1f에서와 같이, 드라이 필름(150)을 박리하여 제거한다.
도 1g에서와 같이, 무전해 동도금층(130) 및 전해 동도금층(141, 142)에 에칭액을 분무시킴으로써, 회로패턴(131, 141) 및 비아홀 영역(132, 133, 134, 142) 을 제외한 부분의 무전해 동도금층(130)을 제거한다.
상술한 종래의 세미어디티브법을 이용한 인쇄회로기판은 도 1c의 과정에서 비아홀(a) 내부에 무전해 도금액의 흐름이 좋지 않다. 이 때문에, 도 2a에서 볼 수 있는 바와 같이, 비아홀 내벽(121)에 형성된 무전해 동도금층(132)이 절연층(120)에 형성된 무전해 동도금층(133)보다 얇게 형성되거나, 또는 형성되지 않는 부분이 발생한다. 이로 인하여, 도 2b에서 볼 수 있는 바와 같이, 전해 동도금층(142)을 형성한 후, 비아홀(a)의 내부 회로가 오픈되는 문제점이 발생한다.
이러한 비아홀(a)의 오픈 현상을 방지하기 위하여, 도 1c의 과정에서 무전해 동도금층(130)을 두껍게 형성할 수 있다. 그러나, 도 1g의 과정에서 불필요한 무전해 동도금층(130)을 제거하기 위하여 비교적 장시간의 에칭공정을 수행함에 따라, 형성된 회로패턴(131, 141)(특히, 회로패턴(131, 141)의 모서리 부분)이 오버에칭(over-etching)되는 문제점이 발생한다. 이로 인하여, 회로패턴(131, 141)이 디라미네이션(delamination)되거나, 모폴로지(morphology)가 고르지 못한 회로패턴(131, 141)이 형성되는 문제점이 있었다.
이러한 문제점을 극복하기 위하여, 일본특허공개번호 제 2002-252466 호에 다음과 같은 방안이 제안되었다.
도 3a 내지 도 3e는 종래의 다른 인쇄회로기판의 제조방법의 흐름을 나타내는 단면도이다. 도 1 내지 도 1g의 제조방법과 마찬가지로, 도 3a 내지 도 3e에서도 인쇄회로기판의 일면이 도시되어 있으나, 실질적으로 인쇄회로기판의 양면에 대하여 수행된다.
도 3a에서와 같이, 유리섬유로 보강된 에폭시 수지층의 표면에 회로패턴(12)이 형성된 양면 동박적층판(11)에 에폭시 수지층(13)을 적층한 후, 레이저 가공으로 비아홀(15)을 형성한다. 이후, 양면 동박적층판(11)을 10%의 H2SO4 + 10%의 H2 O2 혼합 용액에 침수시킴으로써, 활성화 영역(17)을 형성한다.
도 3b에서와 같이, 활성화 영역(17)을 자기촉매(self-catalyst)로 이용하여, 활성화 영역(17)상에 무전해 동도금층(18)을 형성한다.
도 3c에서와 같이, 양면 동박적층판(11)의 회로패턴과 에폭시 수지층(13)이 노출된 표면에 Pd 촉매(19)를 부착시킨다.
도 3d에서와 같이, 양면 동박적층판(11)을 황산구리계 무전해 동도금용액에 침수시킴으로써, 회로패턴 및 에폭시 수지층(11)의 노출된 표면에 무전해 동도금층(20)을 형성한다.
도 3e에서와 같이, 양면 동박적층판(11)의 무전해 동도금층(20)상에 전해 동도금층(21)을 형성한다.
상술한 일본특허공개번호 제 2002-252466 호에 개시된 인쇄회로기판은 활성화 영역(17)을 이용하여 무전해 동도금층(18) 형성함으로써, 비아홀(15) 내부의 회로가 오픈되는 현상을 방지할 수 있다.
그러나, 일본특허공개번호 제 2002-252466 호에 개시된 인쇄회로기판은 서브트랙티브법을 이용하여 무전해 동도금층(19) 및 전해 동도금층(20)에 회로패턴을 형성하기 때문에, 세미어디티브법보다 회로패턴을 미세화하기 어려운 문제점이 있 다.
이를 해결하기 위하여, 일본특허공개번호 제 2002-252466 호에 개시된 인쇄회로기판 제조방법에서 세미어디티브법을 이용하여 회로패턴을 형성하는 경우, 두꺼운 무전해 동도금층(20)(약 10㎛/h의 성장 속도로 30분간 성장시킴)을 에칭해야하기 때문에, 여전히 형성된 회로패턴이 오버에칭되는 문제점이 있었다.
상기 문제점을 해결하기 위한 본 발명의 기술적 과제는 비아홀 내부 회로의 오픈 현상이 발생하지 않는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 다른 기술적 과제는 미세한 회로패턴을 형성할 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
상기 기술적 과제를 해결하기 위하여, 본 발명에 따른 인쇄회로기판은 절연층; 상기 절연층을 관통하도록 형성되어 있는 적어도 하나의 비아홀; 상기 비아홀의 내벽 및 소정의 패턴으로 상기 절연층의 적어도 일면에 형성되며, 형성된 두께에 비례하는 크기로 상기 소정의 패턴의 모서리 부분이 에칭되어 있는 제 1 무전해 도금층; 상기 제 1 무전해 도금층상에 형성되는 제 2 무전해 도금층; 및 상기 제 2 무전해 도금층상에 형성되며, 상기 제 1 무전해 도금층의 두께에 비례하는 크기로 모서리 부분이 에칭되어 있는 전해 도금층;을 포함하는 것을 특징으로 한다.
본 발명에 따른 인쇄회로기판의 상기 제 1 무전해 도금층은 상기 제 2 무전해 도금층보다 얇은 것이 바람직하다.
본 발명에 따른 인쇄회로기판의 상기 제 1 무전해 도금층의 두께는 약 0.1㎛ 내지 약 0.5㎛이고, 상기 제 2 무전해 도금층의 두께는 약 1㎛ 내지 약 5㎛인 것이 바람직하다.
본 발명에 따른 인쇄회로기판의 상기 제 1 무전해 도금층, 제 2 무전해 도금층 및 전해 도금층은 각각 Cu, Au, Ni, Sn 및 그 물질들의 합금으로 구성된 군으로부터 선택되는 물질을 주성분으로 형성되는 것이 바람직하다.
상기 기술적 과제를 해결하기 위하여, 본 발명에 따른 인쇄회로기판의 제조방법은 (A) 회로패턴이 형성된 원판상에 절연층을 적층하고, 상기 회로패턴과 연결되도록 상기 절연층을 관통하는 비아홀을 형성하는 단계; (B) 상기 회로패턴의 노출된 부분, 절연층 및 비아홀의 내벽에 제 1 무전해 도금층을 형성하는 단계; (C) 상기 제 1 무전해 도금층상에 소정의 도금 레지스트 패턴을 형성하고, 상기 도금 레지스트 패턴이 형성되지 않은 상기 제 1 무전해 도금층상에 제 2 무전해 도금층을 형성하는 단계; (D) 상기 제 2 무전해 도금층상에 전해 도금층을 형성한 후, 상기 도금 레지스트 패턴을 제거하는 단계; 및 (E) 상기 제 2 무전해 도금층 및 전해 도금층이 형성되지 않은 상기 제 1 무전해 도금층 부분을 제거하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따른 인쇄회로기판의 제조방법의 상기 (B) 단계는 촉매 석출 방식을 이용하여 제 1 무전해 도금층을 형성하는 것이 바람직하다.
본 발명에 따른 인쇄회로기판의 제조방법의 상기 (B) 단계는 스퍼터링 방식을 이용하여 제 1 무전해 도금층을 형성하는 것이 바람직하다.
본 발명에 따른 인쇄회로기판의 제조방법의 상기 (C) 단계의 상기 제 2 무전해 도금층을 형성하는 과정은 상기 제 1 무전해 도금층을 자기 촉매로 이용하여 상기 제 2 무전해 도금층을 형성하는 것이 바람직하다.
본 발명에 따른 인쇄회로기판의 제조방법의 상기 (D) 단계의 상기 전해 도금층을 형성하는 과정은 상기 제 1 무전해 도금층을 도금 인입선으로 이용하여 전해 도금층을 형성하는 것이 바람직하다.
본 발명에 따른 인쇄회로기판의 제조방법의 상기 (B) 단계의 상기 제 1 무전해 도금층은 상기 (C) 단계의 상기 제 2 무전해 도금층보다 얇게 형성되는 것이 바람직하다.
본 발명에 따른 인쇄회로기판의 제조방법의 상기 제 1 무전해 도금층의 두께는 약 0.1㎛ 내지 약 0.5㎛이고, 상기 제 2 무전해 도금층의 두께는 약 1㎛ 내지 약 5㎛인 것이 바람직하다.
본 발명에 따른 인쇄회로기판의 제조방법의 상기 제 1 무전해 도금층, 제 2 무전해 도금층 및 전해 도금층은 각각 Cu, Au, Ni, Sn 및 그 물질들의 합금으로 구성된 군으로부터 선택되는 물질을 주성분으로 형성되는 것이 바람직하다.
이하, 도면을 참조하여 본 발명에 따른 인쇄회로기판 및 그 제조방법을 상세히 설명하기로 한다.
도 4a 내지 도 4j는 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법의 흐름을 나타내는 단면도이고, 도 5는 도 4j의 원형의 점선으로 표시한 부분(B)의 부분 확대도이다. 여기서 각각의 도면에 관하여, 인쇄회로기판의 일면이 도시되어 있으나, 실질적으로 인쇄회로기판의 양면에 대하여 수행된다.
도 4a에서와 같이, 절연수지층(1110)상에 제 1 회로패턴(1120) 및 하부 랜드(lower land; 1130) 등이 형성된 동박적층판인 원판(1100)을 준비한 후, 원판(1100)상에 절연층(1200)(예를 들면, 프리프레그(prepreg))을 적층한다.
여기서 원판(1100)으로 사용된 동박적층판의 종류에는 그 용도에 따라, 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(flexible copper clad laminate), 복합 동박적층판 등의 여러 가지가 있다. 그러나, 인쇄회로기판의 제조에는 주로 사용되는 절연수지층의 양면에 동박층이 형성된 유리/에폭시 동박적층판을 사용하는 것이 바람직하다.
또한, 실시예에서, 원판(1100)의 일면에 회로층이 형성된 구조가 도시되어 있으나, 사용 목적 또는 용도에 따라 내층에 소정의 회로패턴 및 비아홀 등이 형성된 다층 구조를 갖는 원판을 사용할 수 있다.
도 4b에서와 같이, 절연층(1200)을 레이저를 이용하여 가공함으로써, 각층간의 회로 연결을 위한 비아홀(via hole; A)을 형성한다.
여기서 레이저는 YAG 레이저(Yttrium Aluminum Garnet laser) 및 이산화탄소 레이저(CO2 laser) 등을 이용할 수 있다.
본 발명의 바람직한 실시예에서, 레이저 가공으로 비아홀(A)을 형성한 후, 비아홀(A) 형성 시 발생하는 열로 인하여 절연층(1200)이 녹아서 비아홀의 내벽 (1210)에 발생하는 스미어(smear)를 제거하는 디스미어(desmear) 공정을 더 수행하는 것이 바람직하다.
도 4c에서와 같이, 각층간의 전기적 연결을 하고 절연층(1200) 표면에 회로패턴을 형성하기 위하여, 절연층(1200), 비아홀의 내벽(1210) 및 하부 랜드(1130)에 매우 얇은 제 1 무전해 동도금층(1300)을 형성한다.
여기서 제 1 무전해 동도금층(1300)의 두께는 약 0.1㎛∼0.5㎛가 바람직하다. 제 1 무전해 동도금층(1300)의 두께가 약 0.1㎛보다 얇은 경우, 제 1 무전해 동도금층(1300)이 형성되지 부분이 발생하여 이후 전해 동도금 공정에서 영향을 미칠 우려가 있다. 한편, 제 1 무전해 동도금층(1300)의 두께가 약 0.5㎛보다 두꺼운 경우, 두꺼운 제 1 무전해 동도금층(1300)의 두께로 인하여 이후 에칭공정에서 오버에칭(over-etching)이 발생할 우려가 있다.
일실시예로, 제 1 무전해 동도금층(1300) 형성 공정은 탈지(cleanet) 과정, 소프트 부식(soft etching) 과정, 예비 촉매처리(pre-catalyst) 과정, 촉매처리 과정, 활성화(accelerator) 과정, 무전해 동도금 과정 및 산화방지 처리 과정을 포함하는 촉매 석출 방식을 이용할 수 있다.
탈지 과정에서, 절연층(1200), 비아홀의 내벽(1210) 및 하부 랜드(1130) 표면에 존재하는 산화물이나 이물질, 특히 유지분 등을 산 또는 알칼리 계면활성제가 포함된 약품으로 제거한 후, 계면활성제를 완전히 수세한다.
소프트 부식 과정에서, 절연층(1200), 비아홀의 내벽(1210) 및 하부 랜드(1130) 표면에 미세한 거칠기(예를 들면, 약 1㎛∼2㎛)를 만들어 무전해 동도금 단 계에서 동입자가 균일하게 밀착되도록 하며, 탈지 과정에서 처리되지 않은 오염물을 제거한다.
예비 촉매처리 과정에서, 낮은 농도의 촉매약품에 원판(1100)을 담금으로써, 촉매처리 단계에서 사용되는 약품이 오염되거나 농도가 변화하는 것을 방지한다. 더욱이, 같은 성분의 약품조에 원판(1100)을 미리 담그는 것이므로 촉매처리가 보다 활성화되는 효과가 있다. 이러한 예비 촉매처리 과정은 1%∼3%로 희석된 촉매약품을 사용하는 것이 바람직하다.
촉매처리 과정에서, 절연층(1200), 비아홀의 내벽(1210) 및 하부 랜드(1130) 표면에 촉매입자를 입혀준다. 촉매입자는 Pd-Sn 화합물을 사용하는 것이 바람직하며, 이 Pd-Sn 화합물은 도금되는 입자인 Cu2+와 Pd2-가 결합하여 도금을 촉진하는 역할을 한다.
무전해 동도금 과정에서, 절연층(1200), 비아홀의 내벽(1210) 및 하부 랜드(1130)에 제 1 무전해 동도금층(1300)을 형성하며, 이때 사용되는 도금액은 CuSO4, HCHO, NaOH 및 기타 안정제로 이루어지는 것이 바람직하다. 도금반응이 지속되기 위해서는 화학 반응이 균형을 이루어야 하며, 이를 위해 도금액의 조성을 제어하는 것이 중요하다. 조성을 유지하기 위해서는 부족한 성분의 적절한 공급, 기계 교반, 도금액의 순화 시스템 등이 잘 운영되어야 한다. 반응의 결과로 발생되는 부산물을 위한 여과장치가 필요하며, 이를 활용함으로써 도금액의 사용시간이 연장될 수 있다.
산화방지 처리 과정에서, 무전해 동도금 후에 잔존하는 알칼리 성분으로 인해 도금막이 산화되는 것을 방지하기 위해 산화방지막을 전면에 코팅한다.
다른 실시예로, 제 1 무전해 동도금층(1300) 형성 공정은 플라즈마 등에 의하여 발생되는 기체의 이온 입자(예를 들면, Ar+)를 구리 타겟(copper target)에 충돌시킴으로써, 절연층(1200), 비아홀의 내벽(1210) 및 하부 랜드(1130)에 제 1 무전해 동도금층(1300)을 형성하는 스퍼터링(sputtering) 방식를 이용할 수 있다.
도 4d에서와 같이, 제 1 무전해 동도금층(1300)에 드라이 필름(dry film; 2000)을 도포한다.
여기서 드라이 필름(2000)은 커버 필름(cover film), 포토레지스트 필름(photo-resist film) 및 마일러 필름(Mylar film)의 3층으로 구성되며, 실질적으로 레지스트 역할을 하는 층은 포토레지스트 필름이다.
도 4e에서와 같이, 소정의 패턴이 인쇄된 아트 워크 필름(art work film; 3000)을 드라이 필름(2000)에 밀착시킨 후, 자외선을 조사한다. 이때, 아트 워크 필름(3000)의 소정의 패턴이 인쇄된 검은 부분(3100)은 자외선을 투과하지 못하고, 인쇄되지 않은 부분(3200)은 자외선이 투과하여 아트 워크 필름(3000) 아래의 드라이 필름(2000)을 경화시킨다.
여기서 소정의 패턴은 이후 공정에서 형성되는 제 2 회로패턴, 비아홀 내부 및 비아홀의 상부 랜드 등을 포함한다.
도 4f에서와 같이, 아트 워크 필름(3000)을 제거한 후, 원판(1100)을 현상액 에 침수시킴으로써, 제 2 회로패턴(1310), 비아홀의 내벽(1320), 상부 랜드(upper land; 1330) 및 하부 랜드(1340) 등의 무전해 동도금층(1300)상에 경화되지 않은 드라이 필름(2000)을 현상액에 의해 제거하고, 경화된 드라이 필름(2000) 부분만 남아서 도금 레지스트 패턴(plating resist pattern)을 형성한다.
여기서 현상액은 탄산나트륨(Na2CO3) 또는 탄산칼륨(K2CO3)의 수용액 등을 사용한다.
도 4g에서와 같이, 소정의 패턴이 형성된 드라이 필름(2000)을 도금 레지스트로 사용하여, 제 2 회로패턴(1310), 상부 랜드(1330), 비아홀의 내벽(1320) 및 하부 랜드(1340) 등에 제 2 무전해 동도금층(1410, 1420, 1430, 1440)을 형성한다.
여기서 제 2 무전해 동도금층(1410, 1420, 1430, 1440)의 두께는 약 1㎛∼5㎛가 바람직하다. 제 2 무전해 동도금층(1410, 1420, 1430, 1440)의 두께가 약 1㎛보다 얇은 경우, 비아홀 내부에 무전해 도금액의 흐름이 좋지 않기 때문에, 비아홀 내벽에 제 2 무전해 동도금층(1420)이 형성되지 않는 부분이 발생할 수 있다. 이 경우, 이후 전해 동도금층 형성한 후, 비아홀(A) 내부 회로가 오픈될 수 있는 문제점이 발생한다. 한편, 제 2 무전해 동도금층(1410, 1420, 1430, 1440)의 두께가 약 5㎛보다 두꺼운 경우, 제 2 무전해 동도금층(1410, 1420, 1430, 1440)을 형성하는 공정시간이 길어지는 문제점이 발생한다. 또한, 무전해 동도금층은 전해 동도금층에 비하여 물리적 특성이 통상적으로 떨어지므로, 비아홀의 내부 회로가 오픈되지 않는 범위에서 가능한 얇게 형성하는 것이 바람직하다.
바람직한 실시예에서, 제 2 무전해 동도금층(1410, 1420, 1430, 1440) 형성 공정은 제 1 무전해 동도금층(1310, 1320, 1330, 1340)을 자기 촉매(self-catalyst)로 사용할 수 있으므로, 촉매처리 과정없이 제 2 회로패턴, 비아홀의 내벽, 상부 랜드 및 하부 랜드의 제 1 무전해 동도금층(1310, 1320, 1330, 1340)상에 직접 제 2 무전해 동도금층(1410, 1420, 1430, 1440)을 형성할 수 있다. 이는 제 2 무전해 동도금층(1410, 1420, 1430, 1440) 형성 공정에서 많은 전처리 과정을 수행하지 않아도 됨을 의미한다.
제 2 무전해 동도금층(1410, 1420, 1430, 1440) 형성 공정에서, 제 2 회로패턴(1310), 비아홀의 내벽(1320), 상부 랜드(1330) 및 하부 랜드(1340)에 CuSO4, HCHO, NaOH 및 기타 안정제로 이루어진 도금액을 사용하여 제 2 무전해 동도금층(1410, 1420, 1430, 1440)을 형성한다. 상술한 제 1 무전해 동도금층(1300) 형성 공정과 마찬가지로, 제 2 동도금 형성 공정에서도 도금반응이 지속되기 위해서 화학 반응이 균형을 이루어야 하며, 이를 위해 도금액의 조성을 제어하는 것이 중요하다. 조성을 유지하기 위하여 부족한 성분의 적절한 공급, 기계 교반, 도금액의 순화 시스템 등이 잘 운영되어야 한다. 반응의 결과로 발생되는 부산물을 위한 여과장치가 필요하며, 이를 활용함으로써 도금액의 사용시간이 연장될 수 있다.
도 4h에서와 같이, 드라이 필름(2000)의 도금 레지스트 패턴이 형성되지 않은 제 2 회로패턴, 비아홀의 내부, 상부 랜드 및 하부 랜드 등의 제 2 무전해 동도금층(1410, 1420, 1430, 1440)에 전해 동도금층(1510, 1520)을 형성한다.
여기서 전해 동도금층(1510, 1520)을 형성하는 방법은 원판(1100)을 동도금 작업통에 침식시킨 후 직류 정류기를 이용하여 전해 동도금을 수행한다. 이러한 전해 동도금은 도금될 면적을 계산하여 직류 정류기에 적당한 전류를 동을 석출하는 방식을 사용하는 것이 바람직하다.
전해 동도금 공정은 동도금층의 물리적 특성이 무전해 동도금층보다 우수하고, 두꺼운 동도금층을 형성하기 용이한 장점이 있다.
이러한 전해 동도금층(1510, 1520)을 형성하기 위한 동도금 인입선은 별도로 형성된 동도금 인입선을 사용할 수 있으나, 본 발명에 따른 바람직한 실시예에서, 전해 동도금층(1510, 1520)을 형성하기 위한 동도금 인입선은 제 1 무전해 동도금층(1300)을 사용하는 것이 바람직하다.
도 4i에서와 같이, 원판(1100)에 도포된 드라이 필름(2000)을 박리하여 제거한다.
여기서 드라이 필름(2000)은 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등이 포함된 박리액을 사용하여 제거한다.
상술한 도 4d 내지 도 4i의 과정에서, 도금 레지스트로 드라이 필름(2000)을 사용하였으나, 액체 상태의 감광재를 도금 레지스트로 사용할 수 있다.
이 경우, 자외선에 감광되는 액체 상태의 감광재를 절연층(1200)에 도포한 후 건조시킨다. 다음으로, 제 2 회로패턴 및 비아홀 영역을 포함하는 상부 랜드 등을 포함하는 소정의 패턴이 형성된 아트 워크 필름(3000)을 이용하여 감광재를 노광 및 현상함으로써, 감광재에 소정의 패턴을 형성한다. 그 다음으로, 소정의 패턴이 형성된 감광재를 도금 레지스트로 사용하고, 순차적으로 무전해 동도금 공정 및 전해 동도금 공정을 수행함으로써, 제 2 회로패턴(1310), 비아홀의 내벽(1320), 상부 랜드(1330) 및 하부 랜드(1340) 등에 제 2 무전해 동도금층(1410, 1420, 1430, 1440) 및 전해 동도금층(1510, 1520)을 형성한다. 그 후, 감광재를 제거한다. 여기서 액체 상태의 감광재를 코팅하는 방식은 딥 코팅(dip coating) 방식, 롤 코팅(roll coating) 방식, 전기증착(electro-deposition) 방식 등이 있다.
이러한 액체 상태의 감광재를 이용하는 방식은 드라이 필름(2000)보다 얇게 도포할 수 있으므로, 보다 미세한 회로패턴을 형성할 수 있는 장점이 있다. 또한, 절연층(1200)의 표면에 요철이 있는 경우, 이를 채워 균일한 표면을 형성할 수 있는 장점도 있다.
도 4j에서와 같이, 원판(1100)에 애칭액을 분무시킴으로써, 제 2 회로패턴, 비아홀 영역 및 상부 랜드 등을 제외한 부분의 제 1 무전해 동도금층(1300)을 제거한다.
도 5를 참조하면, 제 1 무전해 동도금층(1300)의 에칭과 함께, 제 2 회로패턴의 제 1 무전해 동도금층(1310) 및 전해 동도금층(1510)의 모서리 부분이 각각 에칭되는 크기 E1 및 E2는 제 1 무전해 동도금층(1300)의 두께에 비례한다. 따라서, 본 발명에서 제 1 무전해 동도금층(1300)의 두께(약 0.1㎛∼0.5㎛)가 매우 얇으므로, 제 2 회로패턴의 제 1 무전해 동도금층(1310) 및 전해 동도금층(1510)의 모서리 부분의 에칭의 양은 매우 적다.
이후, 절연층을 적층하고, 비아홀 형성하며, 제 1 무전해 동도금층, 제 2 무전해 동도금층 및 전해 동도금층을 형성하는 과정을 필요로 하는 층수만큼 반복 수행한다. 그 다음으로, 솔더 레지스트(solder resist) 형성 공정, 니켈/금도금 공정 및 외곽 형성 공정을 수행하면, 본 발명에 따른 인쇄회로기판(1000)이 제조된다.
도 4j에 나타낸 바와 같이, 본 발명에 따른 인쇄회로기판(1000)은 동도금 인입선으로 사용되는 제 1 무전해 동도금층(1300)의 두께가 매우 얇게 형성되므로(약 0.1㎛∼0.5㎛), 제 1 무전해 동도금층 에칭 과정에서 제 2 회로패턴(1310, 1410, 1510)(특히, 제 2 회로패턴(1310, 1410, 1510)의 모서리 부분)이 거의 에칭되지 않는다. 이는 보다 미세한 회로패턴(약 10㎛ 이하의 선폭(line width))의 형성 공정에서, 회로패턴의 디라미네이션(delamination)이 발생하지 않고, 회로패턴의 모폴로지(morphology)가 고르게 형성할 수 있음을 알 수 있다.
또한, 본 발명에 따른 인쇄회로기판(1000)은 비아홀 내부의 제 2 무전해 동도금층(1420, 1440)을 충분한 두께로 형성하므로(약 1㎛∼5㎛), 전해 동도금층(1510, 1520)을 형성한 후, 비아홀의 내부 회로가 오픈되지 않음을 알 수 있다.
한편, 바람직한 실시예에서, 본 발명에 따른 인쇄회로기판(1000)의 제 2 회로패턴, 비아홀의 내벽, 상부 랜드 및 하부 랜드 등에 순차적으로 형성된 제 1 무전해 동도금층(1310, 1320, 1330, 1340), 제 2 무전해 동도금층(1410, 1420, 1430, 1440) 및 전해 동도금층(1510, 1520)은 주사전자현미경(Scanning Electron Microscope; SEM)과 같은 분석장비를 통하여 그 절단면을 관측함으로써, 동도금층 의 3층 구조를 확인할 수 있다.
또한, 바람직한 실시예에서, 본 발명에 따른 인쇄회로기판(1000)의 3층 구조의 동도금층은 순수한 동도금층에 한정되는 것이 아니고, 동을 주성분으로 하는 도금층을 의미한다. 이는 주사전자현미경에 통상적으로 구비된 EDAX(Energy Dispersive Analysis of X-rays)와 같은 분석장비를 통하여 그 화학적 조성을 분석함으로써 확인할 수 있다.
다른 바람직한 실시예에서, 본 발명에 따른 인쇄회로기판(1000)의 3층 구조의 도금층은 동(Cu)에 한정되는 것이 아니고, 사용 목적 또는 용도에 따라 금(Au), 니켈(Ni), 주석(Sn) 등의 도전성 물질을 주성분으로 하는 3층 구조의 도금층을 형성할 수 있다.
이상에서 본 발명에 대하여 설명하였으나, 이는 일실시예에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 얼마든지 다양한 변화 및 변형이 가능함은 본 기술분야에서 통상적으로 숙련된 당업자에게 분명할 것이다. 하지만, 이러한 변화 및 변형이 본 발명의 범위 내에 속한다는 것은 이하 특허청구범위를 통하여 확인될 것이다.
상술한 바와 같이, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 제 1 무전해 동도금층의 두께가 매우 얇으므로, 회로패턴의 동도금층 에칭의 양을 최소화할 수 있는 효과가 있다.
또한, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 동도금층 에칭의 양이 감소하므로, 오버에칭으로 인한 회로패턴의 디라미네이션 현상이 방지되고, 보다 미세한 회로패턴을 형성할 수 있는 효과가 있다.
또한, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 동도금층 에칭의 양이 감소하므로, 모폴로지(morphology)가 보다 평평하고 고른 회로패턴을 형성할 수 있는 효과가 있다.
또한, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 제 2 무전해 동도금층이 비아홀 내부에 충분한 두께로 도금되므로, 전해 동도금층을 형성한 후에 비아홀의 내부 회로가 오픈되지 않는 효과가 있다.
또한, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 내부 회로가 오픈되지 않는 미세한 비아홀을 형성할 수 있으므로, 고밀도의 인쇄회로기판을 제공하는 효과도 있다.

Claims (12)

  1. 절연층;
    상기 절연층을 관통하도록 형성되어 있는 적어도 하나의 비아홀;
    상기 비아홀의 내벽 및 소정의 패턴으로 상기 절연층의 적어도 일면에 형성되며, 형성된 두께에 비례하는 크기로 상기 소정의 패턴의 모서리 부분이 에칭되어 있는 제 1 무전해 도금층;
    상기 제 1 무전해 도금층상에 형성되는 제 2 무전해 도금층; 및
    상기 제 2 무전해 도금층상에 형성되며, 상기 제 1 무전해 도금층의 두께에 비례하는 크기로 모서리 부분이 에칭되어 있는 전해 도금층;을 포함하는 것을 특징으로 하는 인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 제 1 무전해 도금층은 상기 제 2 무전해 도금층보다 얇은 것을 특징으로 하는 인쇄회로기판.
  3. 제 2 항에 있어서,
    상기 제 1 무전해 도금층의 두께는 약 0.1㎛ 내지 약 0.5㎛이고,
    상기 제 2 무전해 도금층의 두께는 약 1㎛ 내지 약 5㎛인 것을 특징으로 하는 인쇄회로기판.
  4. 제 1 항에 있어서,
    상기 제 1 무전해 도금층, 제 2 무전해 도금층 및 전해 도금층은 각각 Cu, Au, Ni, Sn 및 그 물질들의 합금으로 구성된 군으로부터 선택되는 물질을 주성분으로 형성되는 것을 특징으로 하는 인쇄회로기판.
  5. (A) 회로패턴이 형성된 원판상에 절연층을 적층하고, 상기 회로패턴과 연결되도록 상기 절연층을 관통하는 비아홀을 형성하는 단계;
    (B) 상기 회로패턴의 노출된 부분, 절연층 및 비아홀의 내벽에 제 1 무전해 도금층을 형성하는 단계;
    (C) 상기 제 1 무전해 도금층상에 소정의 도금 레지스트 패턴을 형성하고, 상기 도금 레지스트 패턴이 형성되지 않은 상기 제 1 무전해 도금층상에 제 2 무전해 도금층을 형성하는 단계;
    (D) 상기 제 2 무전해 도금층상에 전해 도금층을 형성한 후, 상기 도금 레지스트 패턴을 제거하는 단계; 및
    (E) 상기 제 2 무전해 도금층 및 전해 도금층이 형성되지 않은 상기 제 1 무전해 도금층 부분을 제거하는 단계;를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 제 5 항에 있어서,
    상기 (B) 단계는 촉매 석출 방식을 이용하여 제 1 무전해 도금층을 형성하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  7. 제 5 항에 있어서,
    상기 (B) 단계는 스퍼터링 방식을 이용하여 제 1 무전해 도금층을 형성하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  8. 제 5 항에 있어서,
    상기 (C) 단계의 상기 제 2 무전해 도금층을 형성하는 과정은 상기 제 1 무전해 도금층을 자기 촉매로 이용하여 제 2 무전해 도금층을 형성하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  9. 제 5 항에 있어서,
    상기 (D) 단계의 상기 전해 도금층을 형성하는 과정은 상기 제 1 무전해 도금층을 도금 인입선으로 이용하여 전해 도금층을 형성하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  10. 제 5 항에 있어서,
    상기 (B) 단계의 상기 제 1 무전해 도금층은 상기 (C) 단계의 상기 제 2 무전해 도금층보다 얇게 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법
  11. 제 10 항에 있어서,
    상기 제 1 무전해 도금층의 두께는 약 0.1㎛ 내지 약 0.5㎛이고,
    상기 제 2 무전해 도금층의 두께는 약 1㎛ 내지 약 5㎛인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  12. 제 5 항에 있어서,
    상기 제 1 무전해 도금층, 제 2 무전해 도금층 및 전해 도금층은 각각 Cu, Au, Ni, Sn 및 그 물질들의 합금으로 구성된 군으로부터 선택되는 물질을 주성분으로 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020040079132A 2004-10-05 2004-10-05 인쇄회로기판 및 그 제조방법 Expired - Fee Related KR100601465B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040079132A KR100601465B1 (ko) 2004-10-05 2004-10-05 인쇄회로기판 및 그 제조방법
CNA2005100084879A CN1758829A (zh) 2004-10-05 2005-02-21 印刷电路板和其制造方法
US11/064,449 US20060070769A1 (en) 2004-10-05 2005-02-22 Printed circuit board and method of fabricating same
JP2005047283A JP2006108613A (ja) 2004-10-05 2005-02-23 プリント基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040079132A KR100601465B1 (ko) 2004-10-05 2004-10-05 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060030310A KR20060030310A (ko) 2006-04-10
KR100601465B1 true KR100601465B1 (ko) 2006-07-18

Family

ID=36124407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040079132A Expired - Fee Related KR100601465B1 (ko) 2004-10-05 2004-10-05 인쇄회로기판 및 그 제조방법

Country Status (4)

Country Link
US (1) US20060070769A1 (ko)
JP (1) JP2006108613A (ko)
KR (1) KR100601465B1 (ko)
CN (1) CN1758829A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100975924B1 (ko) * 2008-07-22 2010-08-13 삼성전기주식회사 인쇄회로기판의 제조 방법 및 이에 사용되는 제조 장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7413974B2 (en) * 2005-08-04 2008-08-19 Texas Instruments Incorporated Copper-metallized integrated circuits having electroless thick copper bond pads
CN101246990A (zh) * 2007-02-15 2008-08-20 上海安费诺永亿通讯电子有限公司 一种天线的制造方法以及天线结构
US7923059B2 (en) * 2007-09-26 2011-04-12 Intel Corporation Method of enabling selective area plating on a substrate
KR101102337B1 (ko) * 2008-05-28 2012-01-03 엘지전자 주식회사 연성필름
CN101476124B (zh) * 2008-11-24 2012-07-04 番禺得意精密电子工业有限公司 绝缘材料镀膜方法及其结构
US7891091B2 (en) * 2008-11-25 2011-02-22 Yonggang Li Method of enabling selective area plating on a substrate
CN102036509B (zh) * 2009-09-25 2013-03-27 北大方正集团有限公司 一种电路板通孔盲孔电镀方法
JP5580135B2 (ja) * 2010-08-03 2014-08-27 三井金属鉱業株式会社 プリント配線板の製造方法及びプリント配線板
CN102412437B (zh) * 2010-09-20 2014-06-11 启碁科技股份有限公司 天线的制造方法
KR20150022560A (ko) 2013-08-23 2015-03-04 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2015060981A (ja) * 2013-09-19 2015-03-30 イビデン株式会社 プリント配線板
JP6527030B2 (ja) * 2015-06-19 2019-06-05 東京エレクトロン株式会社 めっき処理方法及びめっき処理部品並びにめっき処理システム
JP7409031B2 (ja) * 2019-11-18 2024-01-09 Ｔｏｐｐａｎホールディングス株式会社 ガラスコア多層配線基板及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532152A (en) * 1982-03-05 1985-07-30 Elarde Vito D Fabrication of a printed circuit board with metal-filled channels
US4525390A (en) * 1984-03-09 1985-06-25 International Business Machines Corporation Deposition of copper from electroless plating compositions
EP0787224B1 (de) * 1994-10-18 1998-09-16 ATOTECH Deutschland GmbH Verfahren zur abscheidung von metallschichten
US6162365A (en) * 1998-03-04 2000-12-19 International Business Machines Corporation Pd etch mask for copper circuitization
EP0948247B1 (en) * 1998-04-01 2005-08-31 Mitsui Mining & Smelting Co., Ltd. Method For Making A Multi-Layer Printed Wiring Board
US6362089B1 (en) * 1999-04-19 2002-03-26 Motorola, Inc. Method for processing a semiconductor substrate having a copper surface disposed thereon and structure formed
WO2000076281A1 (fr) * 1999-06-02 2000-12-14 Ibiden Co., Ltd. Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
US6477031B1 (en) * 2000-03-22 2002-11-05 Tdk Corporation Electronic component for high frequency signals and method for fabricating the same
JP4259024B2 (ja) * 2002-02-07 2009-04-30 富士通株式会社 多層配線基板の製造方法およびこれにより製造される多層配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100975924B1 (ko) * 2008-07-22 2010-08-13 삼성전기주식회사 인쇄회로기판의 제조 방법 및 이에 사용되는 제조 장치

Also Published As

Publication number Publication date
JP2006108613A (ja) 2006-04-20
CN1758829A (zh) 2006-04-12
KR20060030310A (ko) 2006-04-10
US20060070769A1 (en) 2006-04-06

Similar Documents

Publication Publication Date Title
KR100557540B1 (ko) Ｂｇａ 패키지 기판 및 그 제작 방법
US7462555B2 (en) Ball grid array substrate having window and method of fabricating same
KR100632577B1 (ko) 인쇄회로기판의 전해 금도금 방법
US8633400B2 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
KR100601465B1 (ko) 인쇄회로기판 및 그 제조방법
KR100688864B1 (ko) 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법
US8366903B2 (en) Method for manufacturing printed wiring board and electrolytic etching solution for use in the manufacturing method
KR20100024449A (ko) 배선 기판의 제조 방법
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
TW200407057A (en) Method for the manufacture of printed circuit boards with integral plated resistors
JP3596374B2 (ja) 多層プリント配線板の製造方法
JP4730222B2 (ja) 配線基板の製造方法
JP4240243B2 (ja) ビルドアップ多層配線板の製造方法
KR100619349B1 (ko) 인쇄회로기판의 회로패턴 형성방법
KR100645642B1 (ko) 고밀도 ｂｇａ 패키지 기판 및 그 제조방법
KR20060035162A (ko) 인쇄회로기판 및 그 제조방법
KR100645656B1 (ko) 반도체 패키지 기판 제조 방법
JP2014204099A (ja) 多層プリント配線板の形成方法及び多層プリント配線板
JPH1187926A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041005

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060516

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060707

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060706

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090616

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20100701

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20100701

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee