[go: up one dir, main page]

KR100613536B1 - 자기저항 메모리 셀의 저항 차를 증가시키는 장치 및 방법 - Google Patents

자기저항 메모리 셀의 저항 차를 증가시키는 장치 및 방법 Download PDF

Info

Publication number
KR100613536B1
KR100613536B1 KR1020047008163A KR20047008163A KR100613536B1 KR 100613536 B1 KR100613536 B1 KR 100613536B1 KR 1020047008163 A KR1020047008163 A KR 1020047008163A KR 20047008163 A KR20047008163 A KR 20047008163A KR 100613536 B1 KR100613536 B1 KR 100613536B1
Authority
KR
South Korea
Prior art keywords
layer
magnetization
backup
memory cell
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020047008163A
Other languages
English (en)
Other versions
KR20050044613A (ko
Inventor
반게르트요아힘
Original Assignee
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피네온 테크놀로지스 아게 filed Critical 인피네온 테크놀로지스 아게
Publication of KR20050044613A publication Critical patent/KR20050044613A/ko
Application granted granted Critical
Publication of KR100613536B1 publication Critical patent/KR100613536B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Thin Magnetic Films (AREA)

Abstract

본 발명은 각각 터널 장벽(2)의 양 측면에 있는 하나의 메모리 층(1)과 하나의 기준 층(3)을 포함하는 자기저항 메모리 셀(17)의 상대적 저항 차를 증가시키는 시스템에 관한 것이다. 상기 기준 층(3)은 연성 자기 층으로서 구성되고, 그 자화는 쓰기 과정에 의해 영향 받을 수 있는 것으로 기준 지지 필드 또는 기준 자화 플럭스(11)에 의해 정류된다.

Description

자기저항 메모리 셀의 저항 차를 증가시키는 장치 및 방법{MAGNETORESISTIVE MEMORY CELL COMPRISING A DYNAMIC REFERENCE LAYER}
본 발명은 자기저항 메모리 셀의 상대적인 저항 차를 증가시키기 위한 장치에 관한 것으로, 반도체 장치에서 각 경우에 자기저항 메모리 셀은 제 1 자화 상태와 제 2 자화 상태간의 터널 장벽의 양 측면 상에 메모리 층과 기준 층을 가지며, 제 1 자화 상태는 메모리 층의 자화가 기준 층의 기준 자화에 대해 한 방향인 상태이고, 제 2 자화 상태는 기준 자화에 대해 반대 방향인 자화 상태이다.
자기저항 메모리 셀은 일반적으로 그 사이에 비강자성 절연층이 위치하는 두 개의 강자성 시스템을 포함한다. 가장 간단한 경우에, 두 시스템은 각 경우에 강자성 층을 포함한다.
제 1 강자성 층은 전형적으로 경성 자기 물질, 예컨대, 코발트-철 합금으로 구성된다. 이 강자성 층은 크기 및 방향과 관련하여 일정한 자화를 가지며, 기준 층으로서 기능한다.
연성 자기 물질, 전형적으로, 니켈-철 합금으로 구성된 제 2 강자성 층은 메 모리 층을 형성한다. 메모리 셀의 데이터 콘텐트에 대응하는 방식으로, 메모리 층의 자화는 한 방향이거나 또는 기준 층의 자화에 대해 반대 방향이다. 이에 따라, 메모리 셀은 그 데이터 콘텐트에 따라 두 개의 식별 가능한 자화 상태(한 방향, 반대 방향)를 갖는다.
자기저항 메모리 셀이 터널 효과에 기초를 두고 있다면, 절연 층의 물질은 유전체이다. 한 강자성 층으로부터 다른 강자성 층으로의 전자의 전이의 주파수는 두 강자성층의 자화가 반대 방향인 경우에서보다 두 강자성층의 자화가 한 방향인 경우에 더 높다. 레이어 시스템의 전도성으로부터, 기준 층의 자화와 관련하여 메모리 층의 자화의 방향을 추정하고 이에 따라 메모리 셀의 데이터 콘텐트를 추정하는 것이 가능하다.
자기저항 메모리 셀의 두 자화 상태에 대한 전도성 또는 전기저항의 차이가 더욱 뚜렷해질수록, 간섭 내성 정도가 높아지며 더 간단히 메모리 셀의 데이터 콘텐트가 판독될 수 있다. 저항 동작의 차이가 커질수록, 두 강자성 층은 더 작은 자기 도메인 영역을 가지며, 두 층 내의 스핀 분극은 더 커진다.
근래의 종래 기술에서, 두 자화 상태에 대한 저항 차는, 예컨대, 터널 효과에 근거를 둔 자기저항 메모리 셀의 경우에 15-20%이다. 자기저항 메모리 셀을 갖는 반도체 장치에서, 대조적으로, 동일한 자화 상태를 갖는 반도체 장치의 두 인접 메모리 셀의 저항은 또한 20% 보다 더 클 수 있다. 이에 따라, 전도성은 메모리 셀의 두 자화 상태간의 크기와 같은 순서로 동일한 자화의 두 메모리 셀간에서 분리된다. 이것은 자화 상태를 평가하고 메모리 셀의 데이터 콘텐트를 평가하는 것 을 상당히 곤란하게 만든다.
자기저항 메모리 셀의 기준 층에 관한 통상적인 개념에서, 기준 층은 자기저항 메모리 셀을 갖는 반도체 장치에 대한 제조 공정 과정 중에 그 자화를 수신하고 반도체 장치의 전체 서비스 수명 동안 필수적으로 지속하는, 자기적으로 경성인 층으로서 설계된다. 자기저항 메모리 셀의 온도 및 긴 주기 동안의 데이터 안정성은 기준 층의 자화의 안정성에 직접적으로 의존한다.
본 개념에서, 기준 층은 자연적인 비강자성 층에 커플링(고정)되거나 반대 방향 자화의 적어도 하나의 추가적인 강자성 층으로 보완되어, 인공적인 비강자성체를 형성한다. RKKY(Rudermann-Kittel-Kasuya-Yoshida) 상호작용을 통해 그러한 범위에 연결된 강자성 및 비강자성 시스템은 개별적인 경성 자기 층에 비해 개선된 온도 및 긴 주기의 데이터 안정성을 가지며, 간섭성 자계에 덜 민감하다.
도 3은 자기저항 메모리 셀을 통한 도식적 횡단면을 도시한다. 기준 시스템(6) 및 이 경우 별개의 메모리 층(1)을 포함하는 메모리 시스템은 터널 장벽(2)의 양 측면에서 서로 대향한다. 기준 층(3)은 터널 장벽(2)을 향하는 방향인 기준 시스템(6)의 하위 층이다. 이 경우, 기준 시스템(6)은 인공 비강자성 층 시스템(AAF)으로서 구성되고, 스페이서 층(스페이서)(4)의 양쪽 측면에 기준 층(3)과 기준 커플링 층(5)을 포함하며, 기준 커플링 층(5)의 자화(9)는 기준 층(3)의 기준 자화(8)에 대해 반대 방향이다.
유사한 방식으로, 기준 층(3)(이후에는 고정된 층으로서)은 스페이서(4)를 통해, 자연적인 비강자성 물질로 만들어진 다른 층(고정한 층)에 연결될 수 있다. 이러한 개념은 자기 센서, 특히, 자기 읽기/쓰기 헤드로부터 알려져 있다.
다수의 커플링 메커니즘, 예컨대, 닐(Neel) 상호작용(오렌지 필 커플링), 핀홀 커플링 및 누설 자계를 통한 상호작용이 기준 층(8) 또는 기준 시스템(6)과 메모리 층(7) 사이에서 작용한다.
서로에게 강하게 연결된 층은 약하게 연결된 시스템보다 자화 역전에 대해 더욱 둔하게 작용한다. 따라서, 기준 시스템에 관한 근래의 개념은 이들 상호작용의 크기를 감소시켜, 자기저항 메모리 셀의 더 양호한 동적 특성을 얻고자 하는 것이다.
두 번째로, 자기저항 메모리 셀의 메모리 층에서, 상호작용의 합으로부터 생성된 바이어스 필드는 메모리 층의 비대칭 전환 동작을 가져온다. 따라서, 본 발명의 개념은 메모리 층의 위치에서 자기 커플링 메커니즘의 보상을 달성하고자 한다.
요약하면, 다음은 기준 층 또는 기준 층 시스템에 대한 부분적으로 상충되는 요건이다:
- 온도 안정성, 긴 주기 데이터 안정성 및 자계 둔감성이 각각 두껍고 자기적으로 경성인 기준 층을 요구한다.
- 작은 크기의 닐 커플링은 두꺼운 메모리 층을 요구한다.
- 메모리 층의 대칭적 전환 동작은 기준 층 및 조정 가능한 누설 필드의 확실히 재생 가능한 표면 조도(roughness)를 미리 가정한다.
따라서, 본 발명의 목적은 두 개의 상이한 자화 상태에 대한 자기저항 메모리 셀에서의 저항 차를 증가시키는 장치를 제공하는 데 있다. 또한, 이러한 장치가 동작될 수 있는 방법을 제공하고자 한다.
도입부에서 언급한 타입의 장치의 경우, 이 목적은 특허 청구항 1의 특징부에서 상술한 특징에 의해 본 발명에 따라 달성된다. 목적을 달성하는 방법은 특허 청구항 10에 상술된다. 본 발명의 유리한 발전사항은 각각의 하위 청구항으로부터 나타난다.
이에 따라, 본 발명에 따른 타입의 장치의 경우에 있어서, 반도체 장치에 위치한 자기저항 메모리 셀의 기준 층은 자기적으로 연성인 층으로서 구체화된다. 이것은 연성 자기 물질 예컨대 니켈-금 합금으로 구성된 실현 형태에 의해 행해진다. 또한, 기준 층은 얇게 만들어질 수도 있다. 그러면, 기준 층은 도메인을 전혀 또는 거의 포함하지 않으며, 높은 스핀 분극이 나타난다.
메모리 셀에 기록할 때, 메모리 셀의 어드레스선의 쓰기 전류는 자계를 생성하는데, 자계는 충분히 강하여 필요에 따라 메모리 셀의 메모리 층의 자화 전체에 대해 확실하게 변화한다. 연성 자기 기준 층이 메모리 층으로부터 수 나노미터의 거리만큼만 떨어져 있으므로, 기준 자화의 방향이 적절한 역방향이면, 그 자화는 또한 쓰기 전류에 의해 생성된 자계에 의해 영향을 받고 편향된다.
그 후, 메모리 셀의 판독 시스템이 메모리 층과 기준 층의 자화의 상대적 방향(평행/역평행)을 식별할 수만 있고, 쓰기 후, 두 층 모두의 방향이 항상 같은 방 법으로 정해지므로, 메모리 셀의 후속 판독은 항상 평행 방향의, 다시 말해, 낮은 저항의 데이터 콘텐트를 산출할 것이다.
따라서 원래의 기준 자화가 메모리 셀로의 기록 과정 후에 기준 층에서 재설립되는 것을 보장해야 한다.
이것은 백업 자계의 도움으로 이루어진다. 기준 층과 메모리 층 간의 거리가 본 구조에서 수 나노미터에 불과하므로, 기준 층에 작용하는 백업 필드는 메모리 층에도 작용하지만, 방향은 백업 필드와 무관하게 항상 보존되어야 한다.
이것은 메모리 층의 밀집 필드 강도에 상대적인 기준 층의 밀집 필드 강도의 적절한 선택에 의해 보증된다.
메모리 층의 밀집 필드 강도는 일반적으로 반도체 장치에 적합한 쓰기 전류에 의해 기술된다.
반면, 백업 필드는 메모리 층에서 여전히 활성 상태인 부분이 메모리 층의 밀집 필드 강도보다 상당히 작도록 설계되어, 백업 필드의 역평행 방향 및 메모리 층의 자화의 경우에 간섭을 충분히 벗어나는 것을 보증한다. 한편, 백업 필드는 기준 층의 방향을 확실히 정할 수 있을 정도로 충분히 커야 한다. 또한, 백업 필드는 외부의 동적 간섭 필드에 대비한 충분한 안정성을 포함한다.
그것은 기준 층의 밀집 필드 강도에 대해 나타나는데, 한편으로, 그것은 기준 층의 위치에서는 백업 필드보다 상당히 낮아서 이것에 의해 확실히 제어될 수 있어야 한다. 판독 동작 동안 존재하지 않는 일시적인 백업 필드의 경우에 대해, 기준 층의 밀집 필드 강도는 한편으로는 안정한 판독 동작을 가능하게 할 수 있을 정도로 충분히 커야 하는 것으로, 다시 말해, 외부 동적 간섭 필드에 상당히 둔감하게 반응할 수 있을 정도로 충분히 강해야 한다. 안정 상태 백업 필드 또는 판독 동작 중에 활성 상태인 일시적 백업 필드가 판독 동작 중에 기준 자화에 벡터적으로 증가된다면, 기준 층의 밀집 필드 강도는 외부 필드에 대비한 동일한 안정성에 대해 더 작도록 선택될 수 있다.
자기저항 메모리 셀의 전통적인 구조에서 밀집 필드 강도의 바람직한 값은 메모리 층에 대해서는 3 kA/m이고, 기준 층에 대해서는 0.5 kA/m이다. 그러면, 백업 필드는 예컨대 0.8 kA/m을 가져야 한다.
백업 자계는 다양한 방법으로 생성될 수 있다. 제 1 바람직한 실시예에서, 기준 층의 자화는 기준 층 근처로 전달된 상호접속체의 기준 자화 전류에 의해 방향이 결정된다. 이 경우, 기준 자화 전류는 단기간 동안에만 존재한다. 전류 펄스는 그것이 영향을 받는 후속 쓰기 동작 또는 판독 동작 중의 어느 하나에 예속될 수 있으며, 판독 동작 전 및/또는 판독 동작 동안 짧게 트리거된다. 이것은 마지막으로는 외부 간섭 필드에 대비한 더 높은 안정성을 가져온다.
전류 펄스는 항상 순전히 국부적으로, 즉, 현재 기록 중이거나 곧 판독될 메모리 셀에 관련하여, 영향 받을 수 있다. 그러면, 상호접속체는 그 원래의 기능 외에도 전류 펄스를 전도하는 방식으로 요구되고 수정되는 상호접속체일 수 있다. 그러나, 이 목적에 전용되는 상호접속체를 제공하는 것도 가능하다.
모든 경우에, 개별적으로 어드레스되지 않는 전류 펄스에 의해 더 높은 전력 소비의 손실에 대한 회로 경비를 감소시키는 것과 동시에 메모리 셀의 어드레스 그 룹을 감소시키는 것이 가능하다.
본 발명의 바람직한 제 2 실시예에서, 반도체 장치에는 적어도 하나의 강화 자기 기준 백업 시스템이 제공되는데, 이 시스템은 적어도 하나의 비강유전성 층에 의해 자기적으로 연성인 기준 층으로부터 절연된다.
가장 간단한 경우, 기준 백업 시스템은 기준 자화에 대향하는 기준 백업 자화를 전달하는 기준 백업 층을 포함한다. 본 발명의 이 실시예에서, 기준 층의 자화는 기준 자화의 방향으로부터 모두 편향된 후에 다시 기준 자화로 자동으로 그 방향이 정해진다.
기준 백업 시스템은 국부적으로, 다시 말해, 각 메모리 셀에 대해 개별적으로 실현될 수 있다.
그러나, 본 발명의 바람직한 실시예에서, 기준 백업 시스템은 반도체 장치의 전체 횡단면에 대해 단순한 기준 백업 층으로서 적용되며, 이 횡단면은 기준 층에 평행하다. 결론적으로, 기준 층의 위치에서 상당히 동질적인 백업 필드가 간단한 방식으로 생성된다.
이러한 기준 백업 층은 반도체 장치의 내부와 외부에 제공될 수 있다.
기준 백업 층이 반도체 장치 내에 적용되면, 이것은 웨이퍼를 처리하기 위한 관습적인 기술과 메모리 셀의 제작에 사용되는 물질, 예컨대, 코발트-철 합금으로 웨이퍼 레벨에서 바람직하게 행해진다. 이러한 기준 백업 층의 자화 특성은 기준 백업 층의 구조화에 의한 정확한 방식에 영향을 받을 수 있다.
반도체 장치 내에, 후속 패시베이션 층, 예를 들어, 유전층에 의해 분리되는 방식으로, 메모리 셀 아래의 기준 백업 층을 적용하는 것이 가능하다.
복수의 메모리 셀 평면을 갖는 반도체 장치의 경우, 각 메모리 셀 평면은 각 경우에 적어도 하나의 기준 백업 층에 할당될 수 있는데, 기준 백업 층은 각각의 메모리 셀 평면의 특정 요건에 응답하여 자화된다. 이 경우, 메모리 셀 평면 및 기준 백업 층은 반도체 장치의 층 조직에서 택일한다. 이 경우, 기준 백업 층이 적어도 두 개의 메모리 셀 평면에 할당되는 것도 가능하며, 이 때의 메모리 셀 평면은 각 경우에 기준 백업 층에서 서로 대향한다.
만일 기준 백업 층이 반도체 장치의 하우징 공정 동안, 또는 그 후에 적용되면, 이와 관련하여 그것은 반도체 장치 외부의 기준 백업 층으로 유지된다. 그러면, 이러한 기준 백업 층은 모든 메모리 셀 평면에 공동으로 할당된다.
이러한 해결방안은 적합한 캐리어 상에 강자성 물질로 만들어진 하우징을 사용하거나 반도체 장치를 배치하는 것이다.
반도체 장치 외부에 적용된 기준 백업 층에 대해 본 발명에 따른 장치의 바람직한 실시예는 미리 자화된 박층(lamina) 또는 미리 자화된 박막(film)으로, 박층 또는 박막은 기준 층에 평행한 반도체 장치의 적어도 한 표면에 적용되는 것이 바람직하다.
임의의 경우, 외부 필드로부터 반도체 장치를 보호하기 위해 제공되는 장치는 또한 기준 백업 층으로서 활용될 수 있고, 또는 대안으로, 기준 백업 층이 반도체 장치의 보호막으로서 활용될 수 있다.
모든 메모리 셀에 대해 동질인 백업 필드를 생성하기 위해, 기준 백업 층이 반도체 장치의 전체 횡단면에 걸쳐 인가되는 것이 바람직하며, 이 단면은 메모리 층에 평행하다.
기준 백업 시스템의 후속 구조화는 메모리 층 내의 보상 필드의 정교한 조정을 가능하게 한다.
기준 백업 시스템의 자화 안정성은 자기저항 메모리 셀의 온도 및 긴 주기 데이터 안정성을 구체화한다. 이에 따라, 본 발명의 더욱 바람직한 실시예에서, 기준 백업 시스템은 자기적으로 경성인 층 시스템으로서 구체화된다.
이를 위해서, 기준 백업 층은, 전도성의 비자기적 물질(전형적으로, 루테늄, 금, 구리, 팔라듐, 플래티늄, 오스뮴, 수은 또는 로듐과 같은 귀금속)로 구성된 기준 백업 스페이서 층을 통해, 기준 백업 층의 자화에 대해 역평행 자화를 갖는 강유전성 물질(전형적으로 코발트-철 합금)로 구성된 기준 백업 커플링 층 또는 자연적으로 비강유전성인 물질로 구성된 층에 연결된다. Rudermann, Kittel, Kasuya, Yoshida에 의해 설명된 상호작용의 결과로서, 기준 백업 스페이서 층의 양 측면 상의 두 개의 층에는 스핀 분극이 접착된다. 이 방법으로 기준 백업 층은 자기적으로 안정하게 된다.
기준 백업 스페이서 층에 대향하는 기준 백업 시스템의 강유전성 하위층이 비대칭이 되면, 즉, 상이한 두께의 층이 제공되면, 기준 백업 시스템은 네트 모멘트(이하, 누설 필드)를 갖는다. 누설 필드는 기준 층의 백업 필드가 된다.
적합한 크기로 주어지면, 백업 필드는 또한 상이한 커플링 메커니즘 때문에 메모리 층에서 활성 상태에 있는 바이어스 필드를 보상하는 데 사용될 수 있다.
따라서, 자기적으로 연성인 기준 층을 갖는 자기저항 메모리 셀에서, 기준 층의 스핀 분극은 경성 자기 기준 층의 통상적인 구조에 비해 현저히 증가된다. 메모리 셀의 두 가지 상태, 즉, 메모리 셀의 2진 데이터 콘텐트에 따른 메모리 층 및 기준 층의 평행 방향의 자화 또는 역평행 방향의 자화가 더욱 용이하게 구별될 수 있다. 메모리 셀의 전기저항을 측정하고 평가하는 회로에 대해 반도체 장치 상에 제공될 지출경비는 감소되고 간섭 면제는 증가된다.
본 발명에 따른 장치에서, 기준 층은 메모리 층의 자화를 제어하는 쓰기 전류의 자기 필드에 의해 영향을 받는다. 메모리 층이 쓰기 동작 동안 기준 자화에 대해 반대로 자화되면, 쓰기 전류에 의해 생성된 자화 필드는 또한 기준 자화에 대해 반대로 작용한다. 기준 층의 자화는 이 경우에 역전된다. 데이터 콘텐트가 메모리 층 및 기준 층에서 자화의 상대적인 방향에 따라 평가되지만 메모리 층의 자화의 방향의 형태로 저장되므로, 측정은 기준 자화를 재설립하도록 적용된다.
이에 따라, 본 발명에 따른 방법을 따르면, 기준 자화는 자기저항 메모리 셀이 판독되기 전에 기준 백업 필드에 의해 기준 층에서 재설립된다. 따라서, 쓰기 동작에 의한 기준 자화의 영향은 승인될 수 있다.
기준 층의 기준 자화를 재설립하기 위한 메커니즘(기준 리셋)은 데이터 판독과는 무관하게, 쓰기 동작 후 또는 각 판독 동작 전 중의 한 시점에서 발효된다. 상기 메커니즘은, 예컨대, 정자기학, 닐 커플링 또는 핀홀 커플링과 같은 알려진 효과에 기초를 두고 있다.
본 발명에 따른 방법의 바람직한 실시예에서, 기준 리셋은 각 판독 동작 전 에 발효된다. 판독 동작에 대해, 기준 자화가 쓰기 동작 동안의 것과 유사한 방식으로 무효화될 있는 방법이 선택된다. 이러한 방법은 메모리 셀의 두 가지 상태를 더욱 잘 식별할 수 있게 한다.
본 발명의 바람직한 제 1 실시예에서, 기준 백업 필드는 반도체 장치의 내부 또는 외부에서 경성 자기 기준 백업 시스템의 정적 기준 백업 필드로서 생성된다.
바람직한 제 2 실시예에서, 기준 백업 필드는 기준 자화 전류에 의해 생성된다. 기준 자화 전류에 대해, 기준 층에 인접하는 패시베이션 층에서, 상호접속체가 제공되거나 이미 존재하는 상호접속체의 회로가 이 목적을 위해 채용된다.
본 발명의 이 실시예에서, 기준 층의 밀집 필드 강도는 기준 자화가 자화된 메모리 층의 누설 필드에 대해 안정적이도록 설계된다.
본 발명은 도면을 참조하여 더욱 상세히 설명되며, 동일한 참조 부호는 공통적으로 대응하는 성분에 사용된다. 도면에서,
도 1은 본 발명의 제 1 및 제 2 예시적인 실시예에 따른 자기저항 메모리 셀을 통한 도식적 횡단면,
도 2는 본 발명의 제 3 예시적인 실시예에 따른 자기저항 메모리 셀을 통한 도식적 횡단면,
도 3은 통상적인 자기저항 메모리 셀을 통한 도식적 횡단면이다.
도 3은 도입부에서 이미 설명되었다.
도 1의 두 개의 도면은 자기저항 메모리 셀(17)을 갖는 반도체 장치의 두 개의 간략한 횡단면도를 나타내며, 횡단면은 실제 축척이 아니고, 본 발명에서 중요한 특징부의 실례인 것으로 한정된다.
메모리 셀(17)은 각 경우 터널 장벽(2)의 양 측면에 메모리 층(1)과 기준 층(3)을 포함한다. 기준 층(3)은 기준 자화(8)를 전달한다. 메모리 셀(17)의 데이터 콘텐트에 따라, 메모리 층(1)의 자화(7)는 기준 자화(8)에 대해 평행하거나 역평행하다.
패시베이션 층(상호연결 층)(12)은 일반적으로 터널 장벽(2)에 대해 반대 위치로 기준 층(3)에 인접한다. 패시베이션 층(12)은 그 일부분이 유전 층(13) 상에 적용된다.
도 1a에서, 기준 백업 시스템은 분포된 기준 백업 층(16)으로서 만들어진다.
자기적으로 경성인 기준 백업 층(16)은 기준 자화(8)에 대해 반대 방향의 기준 백업 자화(15)를 옮긴다.
기준 백업 층(16)과 기준 층(3)간에서 활성 상태인 누설 필드 커플링은 자화의 역평행 방향으로 작용하고, 기준 층(3)의 자화-상기 자화는 기준 자화(8)의 방향으로부터 어긋나 있었음-를 기준 자화(8)의 방향으로 역회전시킨다.
도 1b에서, 로컬 기준 백업 시스템(14)은 유전 층(13)에서 기준 층(3)에 대향하는 위치에 있다. 이 경우, 국부적 기준 백업 시스템(14)은 메모리 셀(17)에 각각 할당된 영역에까지 연장된다.
이 경우, 기준 백업 시스템(14)은 비자성 기준 백업 스페이서 층(18)의 양 측면 상에 자화(21)를 갖는 로컬 강자성 기준 백업 층(20) 및 비강자성 기준 백업 커플링 층(19)으로부터 형성된다. 자화(20, 21)는 RKKY 상호작용을 거쳐 서로에게 고정적으로 연결된다. 자화(20, 21)의 크기가 서로 어긋나 있다면, 로컬 기준 백업 시스템(14)은 기준 자화(8)에 대한 백업 필드가 되는 누설 필드(네트 모멘트)를 형성하고, 메모리 층(1)과 기준 층(3)간의 닐 상호작용의 보상을 달성하도록 사용될 수 있다.
쓰기 전류에 의해 생성되고 메모리 층(1)의 자화(7)를 기준 자화(8)에 대해 평행 상태로부터 역평행 상태로 전환하는 쓰기 자계도 기준 층(3)의 자화에 대해 동일한 방법으로 작용한다.
기준 층(3)의 자화와 쓰기 자계의 소스간의 거리가 더 크고, 이로 인해 효과적인 자계도 작아지지만, 자기적으로 연성인 기준 층(3)의 밀집 필드 강도는 상당히 낮아진다.
기준 층(3)의 자화는 기준 백업 자화(15)에 대해 역평행 방향으로부터 평행 방향으로 회전할 수 있다.
쓰기 자계가 붕괴된 후, 메모리 층(1)과 기준 백업 층(16) 또는 기준 백업 시스템(14)의 누설 필드 커플링만이 기준 층(3)에 작용하며, 이 때의 기준 백업 층(16) 또는 기준 백업 시스템(14)의 누설 필드 커플링(백업 필드)이 우세하다.
기준 층(3)에서 작용하는 백업 필드가 자기적으로 연성인 기준 층(3)의 밀집 필드 강도보다 더 강하므로, 기준 층(3)의 자화는 다시 기준 자화(8)의 방향으로 회전한다.
도 2는 자기저항 메모리 셀(17)을 통해 단순화된 횡단면으로 본 발명의 제 2 실시예를 도시한다.
메모리 셀(17)은 각 경우 터널 장벽(2)의 양 측면에 메모리 층(1)과 기준 층(3)을 포함한다. 기준 층(3)은 기준 자화(8)를 전달한다. 메모리 층(1)의 자화(7)는 메모리 셀(17)의 데이터 콘텐트에 따라, 기준 자화(8)에 대해 평행하거나 역평행하다.
이 예에서 터널 장벽(2)에 대향한 기준 층(3)의 표면에 배열된 상호접속체(10)에서, 메모리 셀(17)에서 판독 동작 전 및/또는 판독 동작 동안 기준 자화 전류(11)가 화살표 방향으로 흐른다. 기준 자화 전류(11)에 의해 생성된 자계는 기준 자화의 방향으로 작용한다.
이 경우, 기준 층(3)의 밀집 필드 강도는 메모리 층(1)의 누설 필드와 관련하여 상당히 크다.

Claims (12)

  1. 반도체 장치에서 각 경우에, 터널 장벽(2)의 양 측면에 있는 메모리 층(1)과 기준 층(3)의 제 1 자화 상태-상기 제 1 자화 상태는 상기 메모리 층(1)의 자화(7)가 상기 기준 층(3)의 기준 자화(8)에 대해 한 방향임-와 제 2 자화 상태-상기 제 2 자화 상태는 상기 자화(7)가 상기 기준 자화(8)에 대해 반대 방향임-간의 자기저항 메모리 셀(17)의 저항 차를 증가시키는 장치에 있어서,
    - 상기 기준 층(3)은 자기적으로 연성인 층으로 구성되고 높은 스핀 분극을 갖고,
    - 상기 메모리 층(1)의 상기 자화(7)의 전환의 경우에, 상기 기준 층(3)의 상기 자화의 편향 또는 전환이 허용되고,
    상기 기준 층(3)의 상기 자화의 방향이 상기 메모리 층(1)의 상기 자화(7)의 변경되지 않은 방향으로 주어진 상기 자기저항 메모리 셀(17)에 대하여 늦어도 다음 판독 동작 이전에 상기 기준 자화(8)의 방향으로 다시 설정될 수 있는 것을 특징으로 하는
    장치.
  2. 제 1 항에 있어서,
    판독 동작 이전에, 상기 기준 층(3)에 상기 기준 자화를 생성할 수 있는 기 준 자화 전류(11)가 흐르는 상호접속체(10)를 특징으로 하는 장치.
  3. 제 1 항에 있어서,
    터널 장벽(2)에 대향하는 기준 층(3)의 측면 상에 있는 자기적으로 경성인 기준 백업 시스템(14/16)-상기 시스템은 적어도 하나의 비자기 층(13)에 의해 상기 기준 층(3)으로부터 절연되고 기준 백업 자화(15)를 가지며, 상기 기준 백업 자화(15)는 상기 기준 층(3)에 상기 기준 자화(8)를 생성할 수 있음-을 특징으로 하는 장치.
  4. 제 3 항에 있어서,
    로컬 기준 백업 시스템(14)이 상기 반도체 장치 내의 각 자기저항 메모리 셀(17)에 할당되는 것을 특징으로 하는 장치.
  5. 제 3 항에 있어서,
    상기 기준 백업 시스템은 분포된 기준 백업 층(16)으로서 만들어지며, 상기 분포된 기준 백업 층(16)은 상기 기준 층(3)에 평행한 동시에 상기 반도체 장치의 전체 횡단면 위로 연장되는 것을 특징으로 하는 장치.
  6. 제 5 항에 있어서,
    상기 분포된 기준 백업 층(16)은 상기 반도체 장치의 외부에 위치하는 것을 특징으로 하는 장치.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 기준 백업 층(16)은 상기 메모리 층(1)의 누설 필드의 미세 조정을 위해 구성되는 것을 특징으로 하는 장치.
  8. 제 5 항 또는 제 6 항 중의 어느 한 항에 있어서,
    기준 백업 스페이스 층(18)에 의해 상기 기준 백업 층으로부터 분리되고 로컬 기준 백업 층(20)의 상기 자화(15)를 고정하는 기준 백업 커플링 층(19)을 특징으로 하는 장치.
  9. 제 8 항에 있어서,
    상기 기준 백업 커플링 층(19)은 자화(21)를 전달하고, 상기 기준 백업 층(20)은 동일하지 않은 크기를 갖는 자화(15)를 전달하고, 상기 로컬 기준 백업 시스템(14)의 생성된 누설 필드는 상기 메모리 층(1)과 상기 기준 층(3)간의 잔류 닐 상호작용을 보상하여, 상기 메모리 층(1)의 전환 동작을 대칭적으로 하는 데 사용되는 것을 특징으로 하는 장치.
  10. 반도체 장치에서, 각 경우에, 터널 장벽(2)의 양 측면에 메모리 층(1)과 자기적으로 연성인 기준 층(3)을 갖는 자기저항 메모리 셀(17)을 작동시키는 방법에 있어서,
    -저장될 데이터에 따라 상기 자기저항 메모리 셀(17)의 상기 메모리 층(1)의 상기 자화(7)의 방향을 정하되, 상기 기준 층(3)의 기준 자화(8)에 대해 어긋나는 단계와,
    -상기 기준 층(3)의 상기 기준 자화(8)를 재설립하는 단계와,
    -상기 자기저항 메모리 셀(17)의 상기 데이터를 판독하는 단계를 포함하는
    방법.
  11. 제 10 항에 있어서,
    상기 기준 층(3)의 상기 기준 자화(8)는 상기 자기저항 메모리 셀(17)의 판독 중에 어긋날 수 있는 것을 특징으로 하는 방법.
  12. 제 10 항 내지 제 11 항 중의 어느 한 항에 있어서,
    상기 기준 층(3)의 상기 기준 자화(8)를 재설립하기 위해, 기준 자화 전류(11)가 상기 기준 층(3) 근처의 상호접속체(10)에서 제어되는 것을 특징으로 하는 방법.
KR1020047008163A 2001-11-30 2002-11-25 자기저항 메모리 셀의 저항 차를 증가시키는 장치 및 방법 Expired - Fee Related KR100613536B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10158795A DE10158795B4 (de) 2001-11-30 2001-11-30 Magnetoresistive Speicherzelle mit dynamischer Referenzschicht
DE10158795.3 2001-11-30

Publications (2)

Publication Number Publication Date
KR20050044613A KR20050044613A (ko) 2005-05-12
KR100613536B1 true KR100613536B1 (ko) 2006-08-16

Family

ID=7707532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047008163A Expired - Fee Related KR100613536B1 (ko) 2001-11-30 2002-11-25 자기저항 메모리 셀의 저항 차를 증가시키는 장치 및 방법

Country Status (8)

Country Link
US (1) US7369426B2 (ko)
EP (1) EP1449220B1 (ko)
JP (1) JP4219814B2 (ko)
KR (1) KR100613536B1 (ko)
CN (1) CN1599937A (ko)
DE (2) DE10158795B4 (ko)
TW (1) TW588355B (ko)
WO (1) WO2003049120A2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667901B1 (en) * 2003-04-29 2003-12-23 Hewlett-Packard Development Company, L.P. Dual-junction magnetic memory device and read method
DE102004047411B3 (de) * 2004-09-28 2006-05-11 Funktionale Materialien Rostock E.V. Magnetisches Speicherschichtsystem
FR2914482B1 (fr) * 2007-03-29 2009-05-29 Commissariat Energie Atomique Memoire magnetique a jonction tunnel magnetique
JP2009146512A (ja) * 2007-12-14 2009-07-02 Hitachi Global Storage Technologies Netherlands Bv 磁気ヘッド及び磁気記録装置
JP5103259B2 (ja) * 2008-04-22 2012-12-19 ルネサスエレクトロニクス株式会社 磁気記憶素子及び磁気記憶装置
EP2575135B1 (en) * 2011-09-28 2015-08-05 Crocus Technology S.A. Magnetic random access memory (MRAM) cell and method for reading the MRAM cell using a self-referenced read operation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4243358A1 (de) * 1992-12-21 1994-06-23 Siemens Ag Magnetowiderstands-Sensor mit künstlichem Antiferromagneten und Verfahren zu seiner Herstellung
JPH0945074A (ja) 1995-08-01 1997-02-14 Matsushita Electric Ind Co Ltd 磁気抵抗効果を利用したメモリー素子および増幅素子
EP0875901B1 (en) * 1997-04-28 2006-08-09 Canon Kabushiki Kaisha Magnetic thin-film memory element utilizing GMR effect, and magnetic thin-film memory
JP3891511B2 (ja) 1997-06-12 2007-03-14 キヤノン株式会社 磁性薄膜メモリ及びその記録再生方法
TW411471B (en) * 1997-09-17 2000-11-11 Siemens Ag Memory-cell device
JP2000090658A (ja) 1998-09-09 2000-03-31 Sanyo Electric Co Ltd 磁気メモリ素子
JP3589346B2 (ja) 1999-06-17 2004-11-17 松下電器産業株式会社 磁気抵抗効果素子および磁気抵抗効果記憶素子
US6233172B1 (en) 1999-12-17 2001-05-15 Motorola, Inc. Magnetic element with dual magnetic states and fabrication method thereof
US6404674B1 (en) * 2001-04-02 2002-06-11 Hewlett Packard Company Intellectual Property Administrator Cladded read-write conductor for a pinned-on-the-fly soft reference layer
US6576969B2 (en) * 2001-09-25 2003-06-10 Hewlett-Packard Development Company, L.P. Magneto-resistive device having soft reference layer
US6795281B2 (en) * 2001-09-25 2004-09-21 Hewlett-Packard Development Company, L.P. Magneto-resistive device including soft synthetic ferrimagnet reference layer
US6538917B1 (en) 2001-09-25 2003-03-25 Hewlett-Packard Development Company, L.P. Read methods for magneto-resistive device having soft reference layer
US7193889B2 (en) * 2004-02-11 2007-03-20 Hewlett-Packard Development Company, Lp. Switching of MRAM devices having soft magnetic reference layers

Also Published As

Publication number Publication date
DE10158795B4 (de) 2005-12-22
WO2003049120A2 (de) 2003-06-12
KR20050044613A (ko) 2005-05-12
CN1599937A (zh) 2005-03-23
TW200301481A (en) 2003-07-01
DE10158795A1 (de) 2003-06-18
JP2005512316A (ja) 2005-04-28
WO2003049120A3 (de) 2004-02-05
EP1449220B1 (de) 2005-03-30
DE50202668D1 (de) 2005-05-04
TW588355B (en) 2004-05-21
JP4219814B2 (ja) 2009-02-04
EP1449220A2 (de) 2004-08-25
US20050116308A1 (en) 2005-06-02
US7369426B2 (en) 2008-05-06

Similar Documents

Publication Publication Date Title
US6404674B1 (en) Cladded read-write conductor for a pinned-on-the-fly soft reference layer
US6538920B2 (en) Cladded read conductor for a pinned-on-the-fly soft reference layer
US6480411B1 (en) Magnetoresistance effect type memory, and method and device for reproducing information from the memory
JP2005530340A (ja) スイッチング磁界が低減された磁気抵抗ランダムアクセスメモリ
EP1193778A2 (en) Magnetization reversal methods for magnetic film, magnetoresistive films, and magnetic memories using them
KR100571437B1 (ko) 증가된 간섭 저항성을 갖는 자기저항 메모리
KR20020000119A (ko) 메모리 셀 장치 및 메모리 장치
JP2002261352A (ja) 記憶機能を有する磁気スピン極性化および磁化回転装置および当該装置を用いた書き込み方法
JP2004029007A (ja) 磁界検出センサ
JP6674167B2 (ja) 磁気メモリ及び磁気メモリ素子へのデータ書き込み方法
JP2984948B2 (ja) 磁気ビット構造の磁気状態を検出する方法
KR100613536B1 (ko) 자기저항 메모리 셀의 저항 차를 증가시키는 장치 및 방법
JP2007273075A (ja) 記録デバイス
KR100446888B1 (ko) 자기저항효과막 및 그를 이용한 메모리
JP5435412B2 (ja) 磁気記憶素子、及び磁気メモリ
JP2005512316A5 (ko)
KR20040017836A (ko) 외부 자기장 없이 자화 방향을 반전하기 위한 제어 장치
JP2774243B2 (ja) 記憶装置
US20050078501A1 (en) Method and arrangement for compensation of a magnetic bias field in a storage layer of a magnetoresistive memory cell
JPH06151746A (ja) 集積回路記憶装置
Baugh et al. Fabrication and characterization of a crosstie random access memory
Vasil'eva et al. Magnetic random access memory devices
JP2003123463A (ja) 磁気記憶素子の書き込み回路
JP2007510286A (ja) 磁界を形成する導体
JP2002319661A (ja) 磁気メモリ装置及びその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U12-oth-PR1002

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Not in force date: 20090810

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

St.27 status event code: A-4-4-U10-U13-oth-PC1903

PC1903 Unpaid annual fee

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20090810

St.27 status event code: N-4-6-H10-H13-oth-PC1903

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000