KR100599012B1

KR100599012B1 - 열전도성 기판을 갖는 발광 다이오드 및 그것을 제조하는방법

Info

Publication number: KR100599012B1
Application number: KR1020050057327A
Authority: KR
Inventors: 이재호
Original assignee: 서울옵토디바이스주식회사
Priority date: 2005-06-29
Filing date: 2005-06-29
Publication date: 2006-07-12
Anticipated expiration: 2025-06-29
Also published as: US8039846B2; CN101208812A; CN101604701A; EP1905103A1; EP1905103B1; US8129207B2; US20090166645A1; CN100565947C; CN101604701B; JP5368088B2; JP2008545267A; EP1905103A4; US20120003766A1; WO2007001124A1

Abstract

열전도성 기판을 갖는 발광 다이오드 및 그것을 제조하는 방법이 개시된다. 이 발광 다이오드는 열전도성 절연기판을 포함한다. 이 절연 기판 상에 복수개의 금속 패턴들이 서로 이격되어 위치하며, 각 금속 패턴의 일부 영역 상에 발광셀이 위치한다. 이 발광셀들은 각각 P형 반도체층, 활성층 및 N형 반도체층을 포함한다. 한편, 금속배선들이 상기 발광셀들의 상부면과 그것에 인접한 금속패턴들을 전기적으로 연결한다. 이에 따라, 발광셀들이 열전도성 절연기판 상에서 동작하므로, 열방출 특성이 개선된다.

발광 다이오드, 금속 패턴, 발광셀, 열전도성 기판

Description

열전도성 기판을 갖는 발광 다이오드 및 그것을 제조하는 방법{LIGHT EMITTING DIODE HAVING A THERMAL CONDUCTIVE SUBSTRATE AND METHOD OF FABRICATING THE SAME}

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.

도 2 내지 도 6은 본 발명의 일 실시예에 따른 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도들이다.

도 7 내지 도 10은 본 발명의 다른 실시예에 따른 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도들이다.

본 발명은 발광 다이오드 및 그것을 제조하는 방법에 관한 것으로, 더욱 상세하게는 열전도성 기판을 갖는 발광 다이오드 및 그것을 제조하는 방법에 관한 것이다.

발광 다이오드는 N형 반도체와 P형 반도체가 서로 접합된 구조를 가지는 광전변환 반도체 소자로서, 전자와 정공의 재결합에 의하여 빛을 발산한다. 이러한 발광 다이오드는 표시소자 및 백라이트로 널리 이용되고 있다. 또한, 발광 다이오드는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길어, 백열전구 및 형광등을 대체하여 일반 조명 용도로 그 사용 영역을 넓히고 있다.

발광 다이오드는 교류전원하에서 전류의 방향에 따라 온/오프를 반복한다. 따라서, 발광 다이오드를 교류전원에 직접 연결하여 사용할 경우, 발광 다이오드가 연속적으로 빛을 방출하지 못하며, 역방향 전류에 의해 쉽게 파손되는 문제점이 있다.

이러한 발광 다이오드의 문제점을 해결하여, 고전압 교류전원에 직접 연결하여 사용할 수 있는 발광 다이오드가 국제공개번호 WO 2004/023568(Al)호에 "발광 성분들을 갖는 발광소자"(LIGHT-EMITTING DEVICE HAVING LIGHT-EMITTING ELEMENTS)라는 제목으로 사카이 등(SAKAI et. al.)에 의해 개시된 바 있다.

상기 WO 2004/023568(Al)호에 따르면, LED들이 사파이어 기판과 같은 절연성 기판 상에 2차원적으로 직렬연결되어 LED 어레이를 형성한다. 이러한 두개의 LED 어레이들이 상기 사파이어 기판 상에서 역병렬로 연결된다. 그 결과, AC 파워 서플라이에 의해 구동될 수 있는 단일칩 발광소자가 제공된다.

그러나, 사파이어 기판은 열전도율이 상대적으로 낮아 열 방출이 원활하지 못하다. 이러한 열방출의 한계는 상기 발광장치의 최대 광출력의 한계로 이어진다. 따라서, 고전압 교류전원하에서 최대 광출력을 증가시키기 위해 열방출 특성을 향상시키는 것이 요구된다.

또한, 이러한 발광소자는 LED 어레이들이 교류전원하에서 교대로 동작하므 로, 발광셀들이 동시에 동작하는 경우에 비해 광출력이 상당히 제한적이다. 따라서, 최대 광출력을 증가시키기 위해 각 발광셀들의 광추출효율을 개선시킬 필요가 있다.

본 발명이 이루고자 하는 기술적 과제는, 교류전원하에서 구동가능하며, 열방출 특성이 향상된 발광 다이오드를 제공하는 데 있다.

본 발명이 이루고자 하는 다른 기술적 과제는, 광추출효율이 향상된 발광 다이오드를 제공하는 데 있다.

본 발명이 이루고자 하는 다른 기술적 과제는, 열방출 특성 및/또는 광추출효율이 향상된 발광 다이오드를 제조하는 방법을 제공하는 데 있다.

상기 기술적 과제들을 달성하기 위하여, 본 발명은 열전도성 기판을 갖는 발광 다이오드 및 그것을 제조하는 방법을 제공한다. 본 발명의 일 태양에 따른 상기 발광 다이오드는 열전도성 절연기판을 포함한다. 상기 절연 기판 상에 복수개의 금속 패턴들이 서로 이격되어 위치한다. 상기 각 금속 패턴의 일부 영역 상에 발광셀이 위치한다. 상기 발광셀들은 각각 P형 반도체층, 활성층 및 N형 반도체층을 포함한다. 금속배선들이 상기 발광셀들의 상부면과 그것에 인접한 금속패턴들을 전기적으로 연결한다. 발광셀들이 열전도성 절연기판 상에에 동작하므로, 열방출 특성을 개선할 수 있다.

여기서, 상기 열전도성 절연기판은 사파이어 기판에 비해 열전도율이 큰 절 연기판을 의미한다. 또한, 절연기판은 반절연 SiC와 같은 반절연 기판을 포함한다. "반절연"(semi-insulating)은 일반적으로 비저항이 상온에서 대략 10⁵Ω·㎝ 이상인 고저항 물질을 나타낸다.

상기 활성층은 P형 반도체층과 N형 반도체층 사이에 개재되며, 상기 발광셀의 P형 반도체층과 N형 반도체층은 서로 위치를 바꿀 수 있다. 바람직하게는 상기 각 P형 반도체층이 상기 금속패턴에 접촉되고, 상기 각 N형 반도체층의 표면이 상기 발광셀의 상부면이 된다. 상기 각 N형 반도체층의 표면은 거칠게 형성될 수 있다. 상기 N형 반도체층의 표면이 거칠게 형성됨에 따라, 전반사에 기인한 광반사를 감소시켜 광추출효율을 증가시킬 수 있다.

상기 각 금속패턴은 접합된 적어도 두개의 금속층을 포함할 수 있다. 예컨대, 상기 금속층들은, 은(Ag)과 같은 반사금속층과, 금(Au)과 같은 열전도성 금속층을 포함할 수 있으며, Au와 주석(Sn)의 함금을 포함할 수 있다. 반사금속층은 상기 발광셀에서 발생된 광을 발광셀의 상부면 방향으로 반사시키어 광출력을 향상시킨다.

본 발명의 다른 태양에 따른 발광 다이오드 제조방법은 제1 기판 상에 버퍼층, N형 반도체층, 활성층 및 P형 반도체층을 포함하는 반도체층들 및 상기 반도체층들 상에 제1 금속층을 형성하는 것을 포함한다. 또한, 상기 제1 기판과 별개인 열전도성, 절연성의 제2 기판 상에 제2 금속층이 형성된다. 상기 제1 금속층과 상기 제2 금속층이 서로 마주보도록 상기 제1 기판의 제1 금속층과 상기 제2 기판의 제2 금속층이 접합된다. 그 후, 상기 제1 기판을 상기 반도체층들로부터 분리시키고, 상기 반도체층들 및 상기 금속층들을 패터닝하여 서로 이격된 금속패턴들 및 상기 각 금속패턴의 일부영역 상에 위치하는 발광셀을 형성한다. 이어서, 상기 발광셀들의 상부면과 그것에 인접한 금속패턴들을 전기적으로 연결하는 금속배선들이 형성된다. 이에 따라, 열전도성 기판을 가지어 열방출 특성이 향상된 발광 다이오드를 제조할 수 있다.

상기 활성층은 P형 반도체층과 N형 반도체층 사이에 개재되며, 상기 P형 반도체층과 N형 반도체층은 서로 위치를 바꿀 수 있다. 바람직하게는 상기 P형 반도체층이 상기 제1 금속층에 오믹접촉된다. 이에 더하여, 상기 제1 기판을 분리시킨 후, 상기 버퍼층을 제거하여 N형 반도체층을 노출시킬 수 있다.

상기 노출된 N형 반도체층의 표면은 광추출효율을 개선시키기 위해 거칠게 형성될 수 있다.

예컨대, 상기 N형 반도체층의 표면을 거칠게 형성하는 것은 PEC(photoelectrochemical) 에칭 기술을 사용하여 수행될 수 있다. 이와 달리, 상기 N형 반도체층의 표면을 거칠게 형성하는 것은 상기 노출된 N형 반도체층 상에 금속층을 형성하는 것을 포함할 수 있다. 상기 금속층을 열처리하여 금속 아일랜드들을 형성하고, 상기 아일랜드들을 식각마스크로 사용하여 상기 N형 반도체층의 일부를 식각할 수 있다. 이에 따라, 거친 표면을 갖는 N형 반도체층이 형성된다.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 1을 참조하면, 열전도성 절연 기판(51) 상에 복수개의 금속 패턴들(40)이 서로 이격되어 위치한다. 상기 열전도성 절연기판(51)은 사파이어 기판에 비해 열전도율이 큰 기판이면 제한이 없다. 상기 절연기판(51)은 상부면에 절연층이 형성된 도전형 단결정 기판일 수도 있다.

상기 금속패턴들(40) 각각은 접합된 적어도 두개의 층, 예컨대 제1 금속층(31a)과 제2 금속층(53a)을 포함한다. 또한, 상기 제1 금속층(31a)은 반사금속층 및 열전도성 금속층을 포함할 수 있다. 상기 반사금속층은 예컨대 Ag일 수 있으며, 상기 열전도성 금속층은 예컨대 Au 또는 Au와 Sn의 합금일 수 있다. 또한, 상기 제2 금속층은 예컨대, Au 또는 Au와 Sn의 합금일 수 있다.

상기 각 금속 패턴의 일부 영역 상에 발광셀(30)이 위치한다. 상기 발광셀(30)은 P형 반도체층(29a), 활성층(27a) 및 N형 반도체층(25a)을 포함한다. 상기 활성층(27a)은 P형 반도체층(29a)과 N형 반도체층(25a) 사이에 개재되며, P형 반도체층(29a)과 N형 반도체층(25a)은 서로 위치를 바꿀 수 있다.

N형 반도체층(25a)은 N형 Al_xIn_yGa_1-x-yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, N형 클래드층을 포함할 수 있다. 또한, P형 반도체층(29a)은 P형 Al_xIn_yGa_1-x-yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, P형 클래드층을 포함할 수 있다. 상기 N형 반도체층(25a)은 실리콘(Si)을 도우핑하여 형성할 수 있으며, P형 반도체층(29a)은 아연(Zn) 또는 마그네슘(Mg)을 도우핑하여 형성할 수 있다.

활성층(27a)은 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어진다. 상기 활성층(27a)을 이루는 물질의 종류에 따라 발광셀에서 방출되는 발광 파장이 결정된다. 상기 활성층(27a)은 양자우물층과 장벽층이 반복적으로 형성된 다층막일 수 있다. 상기 장벽층과 우물층은 일반식 Al_xIn_yGa_1-x-yN(0≤x,y,x+y≤1)으로 표현되는 2원 내지 4원 화합물 반도체층들일 수 있다.

일반적으로, 기판(51)과 발광셀(30) 사이에 버퍼층이 개재되나, 본 발명에 따른 실시예들에 있어서 버퍼층이 개재되지 않으며, 금속패턴(31, 53)이 개재된다.

한편, 금속배선들(57)이 N형 반도체층(25a)과 그것에 인접한 금속패턴들(40)을 전기적으로 연결한다. 이를 위해, 상기 각 N형 반도체층(25a) 상에 전극 패드(55)가 형성될 있다. 상기 전극 패드는(55)는 상기 N형 반도체층(25a)과 오믹접촉하여 접촉저항을 낮춘다. 따라서, 상기 금속배선(57)은 도시한 바와 같이, 상기 전극 패드(55)와 제1 금속층(31a)을 연결하여, 발광셀들(30)을 연결한다. 상기 금속배선들(57)에 의해 발광셀들(30)은 직렬 연결된 어레이를 형성한다. 상기 기판(51) 상에 두개 이상의 직렬 연결된 발광셀들의 어레이들이 형성될 수 있으며, 이 어레 이들이 서로 역병렬로 연결되어 교류 전원에 의해 구동될 수 있다.

도 10은 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다. 여기서, 도 1의 부호한 동일한 부호는 동일한 구성요소를 나타낸다. 따라서, 도 1에 도시한 실시예와 다른 점에 대해서 구체적으로 설명한다.

도 10을 참조하면, 도 1의 N형 반도체층(25a)과 달리, 본 실시예에 따른 N형 반도체층(65a)의 상부면은 표면이 거칠게 형성된다. 이에 따라, 발광셀(70)은 거친 표면의 상부면을 가지며, 그 결과 상부면에서 굴절률 차이에 기인한 전반사를 감소시키어 광추출효율이 개선된다.

상기 거친 표면은 상기 N형 반도체층(65a)의 전면에 형성될 수 있으며, 거친 표면의 일부분에 전극패드(75)가 형성될 수 있다. 이와 달리, 상기 거친 표면은 N형 반도체층(65a)의 일부 영역을 제외한 영역에 선택적으로 형성될 수 있으며, 상기 일부 영역에 전극 패드(75)가 형성될 수 있다. 금속배선들(77)이 상기 전극 패드(75)와 금속패턴들(40)을 연결하여 직렬 연결된 발광셀들의 어레이를 형성한다.

본 실시예에 따르면, N형 반도체층(25a)의 표면을 거칠게 형성하여, 발광셀(70)에서 상부로 방출되는 광의 추출효율을 개선시킬 수 있다.

이하, 본 실시예들에 따른 발광 다이오드 제조방법을 상세히 설명한다.

도 2 내지 도 6은 본 발명의 일 실시예에 따른 발광 다이오드 제조방법을 설명하기 위한 단면도들이다.

도 2를 참조하면, 제1 기판(21) 상에 버퍼층(23), N형 반도체층(25), 활성층(27) 및 P형 반도체층(29)을 포함하는 반도체층들을 형성하고, 상기 반도체층들 상 에 제1 금속층(31)을 형성한다.

상기 제1 기판(21)은 사파이어 기판과 같이, 투광성이며, 상기 반도체층들에 격자 정합하는 기판이 유리하다.

상기 버퍼층(23) 및 반도체층들(25, 27, 29)은 금속유기 화학기상증착(MOCVD), 분자선 성장(MBE) 또는 수소화물 기상 성장(HVPE) 방법 등을 사용하여 형성될 수 있다. 또한, 상기 반도체층들(25, 27, 29)은 동일한 공정챔버에서 연속적으로 형성될 수 있다.

상기 버퍼층(23)은 상기 제1 기판(21)과 반도체층들(25, 27, 29)의 격자 부정합을 완화할 수 있으면, 특별이 제한되지 않으며, 예컨대 언도프트 GaN로 형성될 수 있다.

상기 제1 금속층(31)은 상기 P형 반도체층에 오믹접촉하는 금속으로 형성된다. 또한, 상기 제1 금속층(31)은 반사금속층과 열전도성 금속층을 포함할 수 있다. 상기 반사금속층은, 반사율이 높은 금속층으로 특별히 제한되는 것은 아니며, 예컨대 Ag로 형성될 수 있다. 또한, 상기 열전도성 금속층은 열전도율이 높은 금속으로서, 특별히 제한되는 것은 아니며, Au 또는 Au와 Sn의 적층일 수 있다.

상기 제1 기판(21)과 별개의 제2 기판(51) 상에 제2 금속층(53)이 형성된다. 상기 제2 기판(51)은 열전도성, 절연성의 기판으로 사파이어 기판에 비해 열전도율이 큰 기판이다.

상기 제2 금속층(53)은 상기 제1 금속층(31)과 금속접합을 위한 것으로, 특별히 제한되지 않으며, Au 또는 Au와 Sn의 적층일 수 있다.

도 3을 참조하면, 상기 제1 금속층(31)과 상기 제2 금속층(53)이 서로 마주보도록 상기 금속층들(31, 53)을 접합시킨다. 이러한 접합은 일정한 압력 및/또는 열을 가하여 쉽게 수행될 수 있다.

그 후, 상기 제1 기판(21) 쪽에서 레이저를 조사한다. 상기 레이저는 예컨대 KrF(248nm) 레이저일 수 있다. 제1 기판(21)이 사파이어 기판과 같이 투광성 기판이므로, 상기 레이저는 제1 기판(21)을 통과하고, 버퍼층(23)에 의해 흡수된다. 이에 따라, 상기 버퍼층(23)과 상기 제1 기판(21)의 계면에서 상기 흡수된 방사 에너지에 의해 상기 버퍼층(23)이 분해(decomposition)되어, 상기 기판(21)이 상기 반도체층들로부터 분리된다.

도 4를 참조하면, 상기 기판(21)이 분리된 후, 잔존하는 버퍼층(23)을 제거하여 상기 N형 반도체층(25)의 표면을 노출시킨다. 상기 버퍼층(23)은 식각 기술 또는 폴리싱 기술을 사용하여 제거될 수 있다.

도 5를 참조하면, 사진 및 식각 기술을 사용하여 상기 반도체층들(25, 27, 29) 및 상기 금속층들(31, 53)을 패터닝하여 서로 이격된 금속패턴들(40) 및 상기 각 금속패턴의 일부영역 상에 위치하는 발광셀(30)을 형성한다.

상기 발광셀(30)은 패터닝된 P형 반도체층(29a), 활성층(27a) 및 N형 반도체층(25a)을 포함한다. 이들 반도체층들(25a, 27a, 29a)은 동일한 형상으로 패터닝될 수 있다.

한편, 상기 제2 기판(51)이 절연성 기판이므로, 상기 금속패턴들(40)이 서로 이격되어 형성됨에 따라, 상기 발광셀들(30)은 전기적으로 고립된다.

도 6을 참조하면, 상기 발광셀들(30)의 상부면과 그것에 인접한 금속패턴들(40)을 전기적으로 연결하는 금속배선들(57)이 형성된다. 상기 금속배선들(57)은 상기 발광셀들(30)을 연결하여 직렬 연결된 발광셀들의 어레이를 형성한다. 이러한 어레이들은 두개 이상 형성될 수 있으며, 이들 어레이들이 역병렬로 연결되어 교류전원하에서 구동될 수 있는 발광 다이오드가 제공된다.

한편, 상기 금속배선들을 형성하기 전, 상기 N형 반도체층(25a) 상에 전극패드(55)가 형성될 수 있다. 상기 전극 패드(55)는 N형 반도체층(25a)에 오믹접촉된다. 상기 금속배선들(57)은 상기 전극패드(55)와 금속패턴(40)을 연결한다.

본 실시예에 따르면, 열전도성 기판 상에 발광셀들을 가지어, 교류전원하에서 구동가능하며, 열방출 특성이 향상된 발광 다이오드가 제공된다. 한편, 금속패턴(40)이 형성됨에 따라, P형 반도체층(29a) 상에 별도의 전극 패드를 형성하는 공정은 생략된다.

한편, 본 실시예에 있어서, 상기 P형 반도체층(29)과 상기 N형 반도체층(25)은 서로 순서를 바꾸어 형성될 수 있다. 이 경우, 상기 버퍼층(23)을 제거한 후, 상기 P형 반도체층(29) 상에 투명전극이 형성될 수 있다.

도 7을 참조하면, 본 실시예의 발광 다이오드 제조방법은 도 2 내지 도 4를 참조하여 설명한 바와 동일한 공정을 거친다. 이에 따라, 제2 기판(51) 상에 적어도 두개의 금속층들(31, 53)이 접합되어 위치하고, 상기 금속층(31) 상에 P형 반도 체층(29), 활성층(27) 및 N형 반도체층(25)을 포함하는 반도체층들이 위치한다.

본 실시예에 있어서, 상기 P형 반도체층(29)은 상기 금속층(31)에 오믹접촉되고, 상기 N형 반도체층(25)의 표면이 노출된다.

도 8을 참조하면, 상기 노출된 N형 반도체층(25)의 표면을 거칠게 하여 거친 표면을 갖는 N형 반도체층(65)이 형성된다. 상기 N형 반도체층의 표면을 거칠게 하는 것은 예컨대, PEC(photoelectrochemical) 에칭 기술을 사용하여 수행될 수 있다. PEC 에칭기술로 N형 반도체층의 표면을 거칠게 하는 것은 2004년 2월 9일에 공개된 논문 "Increase in the extraction efficiency of GaN-based light-emitting diodes via surface roughening"(APPLIED PHYSICS LETTERS, VOL 84, NO.6, p855-857)에 개시되어 있다. 이 논문에 따르면, KOH 용액 및 Xe 램프를 사용한 PEC 에칭 기술을 사용하여 N형 반도체층의 표면을 거칠게 할 수 있으며, 이에 따라 광추출효율이 향상된다.

이와 달리, 상기 N형 반도체층(25)의 표면을 거칠게 하는 것은 건식식각을 사용하여 수행될 수 있다. 즉, 상기 N형 반도체층(25) 상에 금속층을 형성한다. 이어서, 상기 금속층에 열을 가하여, 상기 금속층을 금속 아일랜드들로 만든다. 그 후, 상기 금속 아일랜드들을 식각마스크로 사용하여 상기 N형 반도체층(25)을 식각하여 거친 표면을 갖는 N형 반도체층(65)을 형성한다. 잔류하는 금속 아일랜드들은 습식 식각 등을 사용하여 제거된다.

한편, 상기 공정을 수행하는 동안, 상기 N형 반도체층(25)의 일부 영역 상에 마스크를 사용하여 평평한 부분을 만들 수 있다.

도 9를 참조하면, 도 5를 참조하여 설명한 바와 같이, 사진 및 식각 기술을 사용하여 상기 반도체층들(65, 27, 29) 및 상기 금속층들(31, 53)을 패터닝하여 서로 이격된 금속패턴들(40) 및 상기 각 금속패턴의 일부영역 상에 위치하는 발광셀(70)을 형성한다.

상기 발광셀(70)은 패터닝된 P형 반도체층(29a), 활성층(27a) 및 N형 반도체층(65a)을 포함한다. 이들 반도체층들(65a, 27a, 29a)은 동일한 형상으로 패터닝될 수 있다.

도 10을 참조하면, 도 6을 참조하여 설명한 바와 같이, 상기 발광셀들(70)의 상부면과 그것에 인접한 금속패턴들(40)을 전기적으로 연결하는 금속배선들(77)이 형성된다. 또한, 전극 패드들(75)이 형성될 수 있다. 상기 전극 패드들(75)는 N형 반도체층(65a)의 상기 평평한 영역 상에 형성될 수 있다. N형 반도체층(65a) 상에 평평한 영역이 형성되지 않은 경우, 상기 전극 패드(75)는 N형 반도체층(65a)의 거친 표면 상에 형성된다.

본 실시예에 따르면, 발광셀(70)의 상부면, 즉 N형 반도체층의 표면을 거칠게 형성하여 광추출효율을 개선한 발광 다이오드를 제공할 수 있다.

본 발명의 실시예들에 따르면, 교류전원하에서 구동가능하며, 열방출 특성이 향상된 발광 다이오드를 제공할 수 있으며, 이에 더하여 광추출효율이 향상된 발광 다이오드를 제공할 수 있다. 또한, 교류전원하에서 구동가능하며, 열방출 특성 및/또는 광추출효율이 향상된 발광 다이오드를 제조하는 방법을 제공할 수 있다.

Claims

열전도성 절연 기판;

상기 절연 기판 상에 서로 이격되어 위치하는 복수개의 금속 패턴들;

상기 각 금속 패턴의 일부 영역 상에 위치하고, 각각 P형 반도체층, 활성층 및 N형 반도체층을 포함하는 발광셀들; 및

상기 발광셀들의 상부면과 그것에 인접한 금속패턴들을 전기적으로 연결하는 금속배선들을 포함하는 발광 다이오드.
청구항 1에 있어서,

상기 발광셀들의 각 P형 반도체층이 상기 금속패턴에 접촉되고, 상기 각 N형 반도체층의 표면이 상기 발광셀의 상부면이 되는 발광 다이오드.
청구항 2에 있어서,

상기 각 N형 반도체층 상에 형성되어 상기 금속배선에 연결되는 전극 패드를 더 포함하는 발광 다이오드.
청구항 2에 있어서,

상기 각 N형 반도체층의 표면은 광추출효율을 증가시키도록 거칠게 형성된 발광 다이오드.
청구항 1에 있어서,

상기 각 금속패턴은 접합된 적어도 두개의 금속층을 포함하는 발광 다이오드.
제1 기판 상에 버퍼층, N형 반도체층, 활성층 및 P형 반도체층을 포함하는 반도체층들 및 상기 반도체층들 상에 제1 금속층을 형성하고,

열전도성, 절연성의 제2 기판 상에 제2 금속층을 형성하고,

상기 제1 금속층과 상기 제2 금속층이 서로 마주보도록 상기 금속층들을 접합시키고,

상기 제1 기판을 상기 반도체층들로부터 분리시키고,

상기 반도체층들 및 상기 금속층들을 패터닝하여 서로 이격된 금속패턴들 및 상기 각 금속패턴의 일부영역 상에 위치하는 발광셀을 형성하고,

상기 발광셀들의 상부면과 그것에 인접한 금속패턴들을 전기적으로 연결하는 금속배선들을 형성하는 것을 포함하는 발광 다이오드 제조방법.
청구항 6에 있어서,

상기 P형 반도체층은 상기 제1 금속층에 오믹접촉되는 것을 특징으로 하는 발광 다이오드 제조방법.
청구항 6에 있어서,

상기 제1 기판을 분리시킨 후, 상기 버퍼층을 제거하여 N형 반도체층을 노출시키는 것을 더 포함하는 발광 다이오드 제조방법.
청구항 8에 있어서,

상기 노출된 상기 N형 반도체층의 표면을 거칠게 형성하는 것을 더 포함하는 발광 다이오드 제조방법.
청구항 9에 있어서,

상기 노출된 N형 반도체층의 표면을 거칠게 형성하는 것은 PEC 에칭 기술을 사용하여 수행되는 발광 다이오드 제조방법.
청구항 9에 있어서,

상기 노출된 N형 반도체층의 표면을 거칠게 형성하는 것은

상기 노출된 N형 반도체층 상에 금속층을 형성하고,

상기 금속층을 열처리하여 금속 아일랜드들을 형성하고,

상기 아일랜드들을 식각마스크로 사용하여 상기 N형 반도체층의 일부를 식각하는 것을 포함하는 발광 다이오드 제조방법.