[go: up one dir, main page]

KR100589376B1 - 역다중화기를 이용한 발광 표시 장치 - Google Patents

역다중화기를 이용한 발광 표시 장치 Download PDF

Info

Publication number
KR100589376B1
KR100589376B1 KR1020030085076A KR20030085076A KR100589376B1 KR 100589376 B1 KR100589376 B1 KR 100589376B1 KR 1020030085076 A KR1020030085076 A KR 1020030085076A KR 20030085076 A KR20030085076 A KR 20030085076A KR 100589376 B1 KR100589376 B1 KR 100589376B1
Authority
KR
South Korea
Prior art keywords
data
line
signal
lines
demultiplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020030085076A
Other languages
English (en)
Other versions
KR20050051309A (ko
Inventor
신동용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030085076A priority Critical patent/KR100589376B1/ko
Priority to JP2004167513A priority patent/JP4324021B2/ja
Priority to US10/987,410 priority patent/US7502019B2/en
Priority to CNB2004100997613A priority patent/CN100405439C/zh
Publication of KR20050051309A publication Critical patent/KR20050051309A/ko
Application granted granted Critical
Publication of KR100589376B1 publication Critical patent/KR100589376B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

역다중화기를 이용한 표시 장치에서, 외부로부터의 전원 전압을 표시 영역에 전달하는 두 전원선이 기판의 상단과 하단에 각각 형성되어 있다. 두 전원선은 표시 영역에서 화소에 전원 전압을 전달하는 세로선의 양단에 각각 전기적으로 연결되어 있다. 그리고 두 전원선의 양단에 각각 전원 공급점이 형성되어 외부로부터 전원 전압을 인가받는다. 이와 같이 하면, 세로선 및 전원선에서 발생하는 전압 강하를 줄일 수 있다.
표시 장치, 역다중화, 전원, 전압 강하, 배치, 전원선

Description

역다중화기를 이용한 발광 표시 장치{LIGHT EMITTING DISPLAY DEVICE USING DEMULTIPLEXER}
도 1은 종래 기술에 따른 역다중화기를 이용한 발광 표시 장치의 개략적인 평면도이다.
도 2는 유기 EL 표시 장치의 화소 회로의 개략적인 회로도이다.
도 3은 전류 기입형 화소 회로에서 발광시 구동 트랜지스터의 특성 곡선과 유기 EL 소자의 특성 곡선의 관계를 나타내는 도면이다.
도 4는 본 발명의 제1 실시예에 따른 역다중화기를 이용한 발광 표시 장치의 개략적인 평면도이다.
도 5는 도 4의 발광 표시 장치에서 데이터 구동부와 역다중화부가 복수 개로 이루어진 형태를 나타내는 도면이다.
도 6은 본 발명의 실시예에 따른 역다중화부를 나타내는 도면이다.
도 7은 아날로그 스위칭 소자로 이루어진 역다중화기를 나타내는 도면이다.
도 8은 샘플/홀드 회로로 이루어진 역다중화기를 나타내는 도면이다.
도 9는 도 8의 역다중화기의 스위칭 소자의 타이밍도이다.
도 10a 내지 도 10d는 각각 도 9의 타이밍에 따른 도 8의 역다중화기의 동작을 나타내는 도면이다.
도 11은 도 8의 샘플/홀드 회로의 개략적인 회로도이다.
도 12는 본 발명의 제2 실시예에 따른 역다중화기를 이용한 발광 표시 장치의 개략적인 평면도이다.
도 13은 도 4 및 도 12의 발광 표시 장치의 화소 영역에 형성된 화소 회로의 개략적인 회로도이다.
도 14는 샘플/홀드 회로로 이루어진 다른 역다중화기를 나타내는 도면이다.
도 15는 도 14의 역다중화기의 구동 타이밍도이다.
본 발명은 역다중화기를 이용한 발광 표시 장치에 관한 것으로, 특히 역다중화기를 이용하는 발광 표시 장치의 전원 배선에 관한 것이다.
표시 장치에는 주사선을 구동하기 위한 주사 구동부와 데이터선을 구동하기 위한 데이터 구동부가 필요하다. 이때, 데이터 구동부는 디지털 데이터 신호를 아날로그 신호로 변환하여 모든 데이터선에 인가하여야 하므로, 데이터선의 개수에 해당하는 출력 단자를 가져야 한다. 그런데 일반적으로 데이터 구동부는 복수의 집적 회로로 제작되는데, 하나의 집적 회로가 가지는 출력 단자의 개수는 제한되어 있으므로 모든 데이터선을 구동하기 위해서는 많은 집적 회로가 사용되어야 한다. 그래서 집적 회로의 개수를 줄이기 위해서 역다중화기를 사용하는 방법이 제안되었다.
예를 들어, 1:2 역다중화기는 데이터 구동부로부터 하나의 신호선을 통하여 시분할되어 인가되는 데이터 신호를 2개의 데이터선으로 나누어 인가한다. 그러므로 1:2 역다중화기를 사용하는 경우에는 집적 회로의 개수를 절반으로 줄일 수 있다. 최근 액정 표시 장치와 유기 전계발광 표시 장치는 데이터 구동부용 집적 회로가 패널 위에 직접 올라가는 형태로 제작되는 추세이며, 이와 같은 경우에 집적 회로의 개수를 더욱 줄일 필요가 있다.
그리고 역다중화기, 데이터 구동부 및 주사 구동부를 위한 집적 회로가 패널 위에 직접 올라가는 형태로 제작되었을 때, 화소에 전원 전압을 공급하기 위해서 도 1과 같이 전원 공급점, 전원 공급선 및 전원 배선이 형성되었다. 도 1은 종래 기술에 따른 역다중화기를 이용한 유기 EL 표시 장치의 개략적인 평면도이다.
도 1을 보면, 표시 영역(10)의 좌측에 선택 신호를 선택 주사선(SE1∼SEm)에 인가하기 위한 주사 구동부(20)가 배치되고 표시 영역(10)의 우측에 화소의 발광을 제어하는 신호를 발광 주사선(EM1∼EMm)에 인가하기 위한 주사 구동부(30)가 배치된다. 주사 구동부(30)는 화소에서 발광을 제어하는 신호를 사용하지 않는 경우에는 제거될 수 있다. 그리고 표시 영역(10)의 하단에 데이터선(D1∼Dn)에 데이터 신호를 인가하기 위한 역다중화부(40)와 데이터 구동부(50)가 배치된다. 이때, 각 화소에 전원 전압을 공급하기 위해서 세로 방향으로 세로선(60)이 형성되어 있고, 기판 상단에 세로선(60)에 연결되는 전원선(70)이 가로 방향으로 형성되어 있다. 그리고 기판 상단의 전원선(70)과 외부의 전원 공급선(80)이 전원 공급점(90)을 통하여 연 결되어 있으며, 전원 공급선(80)은 두 주사 구동부(20, 30)를 둘러싸는 형태로 형성되어 있다. 그리고 전원 공급선(80)은 패널 하단에 형성된 패드를 통하여 외부 전원에 접속된다.
도 2는 유기 EL 표시 장치의 화소 회로의 개략적인 회로도이다. 도 2에서는 2개의 트랜지스터(M1, M2)를 사용하며 발광 주사선(EM1∼EMm)을 사용하지 않는 기본적인 화소 회로를 도시하였다. 도 2의 화소 회로에서는 선택 주사선(SE1)으로부터의 선택 신호에 응답하여 스위칭 트랜지스터(M2)가 턴온되는 경우에 데이터선(D1)으로부터의 데이터 전압이 구동 트랜지스터(M1)의 게이트에 인가된다. 그리고 커패시터(C1)에는 구동 트랜지스터(M1)의 소스-게이트 전압이 저장되고, 이 저장된 전압에 대응하여 구동 트랜지스터(M1)로부터 전류가 유기 EL 소자(OLED)에 공급되어 화상이 표시된다.
이와 같이 유기 EL 표시 장치의 화소 회로에서는 화상이 표시되는 동안 전원 전압(VDD)으로부터 유기 EL 소자(OLED)로 계속 전류가 공급되어야 한다. 즉, 화상이 표시되는 동안 전원(VDD)에 연결된 세로선(60), 전원선(70) 및 전원 공급선(80)에 전류가 흐르므로 배선에 존재하는 기생 저항에 의해 항상 전압 강하가 발생한다. 이러한 전압 강하에 의해 전원 공급점(90)으로부터 전원선(70) 및 세로선(60)을 따라 배치된 화소 회로의 위치에 따라 전원 전압(VDD)의 크기가 달라진다. 그러면 화소 회로의 위치에 따라 트랜지스터(M1)의 소스-게이트 전압에 차이가 생겨서 유기 EL 소자(OLED)에 공급되는 전류의 크기가 달라지고, 이에 따라 화소 회로의 위치에 따라 휘도가 달라진다.
이러한 전압 강하를 보상하기 위한 화소 회로로서 Robin 등에 의해 제안된 미국등록특허 6,229,506호와 Simon에 의해 제안된 미국공개특허 2002/0033718호가 있다. Robin의 특허는 커패시터(C1)에 전압을 기입하기 위해 전압을 이용하는 화소 회로(이하, "전압 기입형 화소 회로"라 함)에 관한 것이고, Simon의 특허는 커패시터(C1)에 전압을 기입하기 위해 전류를 이용하는 화소 회로(이하, "전류 기입형 화소 회로"라 함)에 관한 것이다. 이들 회로는 전압 강하에 의해 구동 트랜지스터의 소스 전압이 바뀌는 만큼 구동 트랜지스터의 게이트 전압을 바꿈으로써 커패시터에 저장되는 구동 트랜지스터의 소스-게이트 전압을 보상한다. 그런데 이들 회로는 구동 트랜지스터의 소스-게이트 전압만을 보상할 뿐 구동 트랜지스터의 동작점 형성에 필요한 마진을 보상하지는 못한다.
구체적으로, 전류 기입형 화소 회로(도 13 참조)에서 유기 EL 소자의 발광시에 전류 구동 트랜지스터의 소스-게이트 전압에 따른 구동 트랜지스터의 전류와 드레인 전압 사이의 특성 곡선은 도 3의 ①, ②, ③ 및 ④와 같이 되고, 유기 EL 소자를 통해 흐르는 전류와 이에 따른 유기 EL 소자(OLED)의 애노드 전압 사이의 특성 곡선은 L1과 같이 된다. 도 3에서 각각의 특성 곡선(①, ②, ③, ④)은 구동 트랜지스터의 서로 다른 소스-게이트 전압에 대응한다. 전류 기입형 화소 회로는 구동 트랜지스터에 흐르는 전류에 대응하는 전압을 커패시터에 저장하고, 커패시터에 저장된 전압에 의해 구동 트랜지스터에 흐르는 전류로 유기 EL 소자를 발광시킴으로써 구동 트랜지스터의 편차를 보상할 수 있다.
이때, 유기 EL 소자의 특성 곡선과 구동 트랜지스터의 특성 곡선의 교점에서 동작점(P)이 결정되는데, 이 동작점(P)은 구동 트랜지스터의 특성 곡선의 포화 영역에서 마진(margin)을 두고 설정되어야 한다. 그런데 전류 기입형 화소 회로에서 동작점이 포화 영역을 벗어나면 구동 트랜지스터의 편차를 보상할 수 없게 되므로 동작점(P)이 포화 영역에서 일정 마진을 두고 설정되어야 한다. 이 마진은 유기 EL 소자에 흐르는 전류가 증가할수록 좁아지므로 유기 EL 소자의 최대 전류(Imax)에서 일정 마진(Mg)이 확보되어야 한다.
그런데 전원 전압(VDD)에서 전압 강하가 생기면 전압 강하 크기(Vd)만큼 구동 트랜지스터의 특성 곡선이 왼쪽으로 이동하여 동작점(P)이 포화 영역을 벗어나서 형성될 수 있으며, 이에 따라 구동 트랜지스터 및 유기 EL 소자의 특성 편차가 보상이 되지 않는다. 그리고 전압 강하를 고려하여 마진을 확보하기 위해서는 전원 전압(VDD)과 유기 EL 소자의 캐소드에 연결되는 전압(VSS)의 차이를 증가시켜야 하므로, 소비 전력이 증가하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 전압 강하를 줄일 수 있는 역다중화기를 이용한 발광 표시 장치를 제공하는 것이다. 또한, 본 발명은 역다중화기를 이용한 발광 표시 장치에서 소비 전력을 줄이고 휘도를 균일하게 할 수 있도록 하는 것을 그 기술적 과제로 한다.
이러한 과제를 해결하기 위해서, 본 발명은 역다중화부가 형성된 영역에 전원 공급점을 추가로 형성한다.
본 발명의 한 특징에 따른 발광 표시 장치는, 화면으로 표시되는 표시 영역과 그 바깥의 주변 영역을 포함하는 기판, 복수의 데이터선, 복수의 화소 회로, 복수의 제1 및 제2 신호선, 데이터 구동부, 역다중화부, 제1 및 제2 전원선을 포함한다. 복수의 데이터선은 표시 영역에 형성되어 있으며 화상을 나타내는 데이터 신호를 전달하며, 복수의 화소 회로는 표시 영역에 형성되어 있으며 데이터선과 전기적으로 연결되어 있다. 복수의 제1 신호선은 표시 영역에서 제1 방향으로 뻗어 있으며 화소 회로에 전원 전압을 공급하며, 복수의 제2 신호선은 주변 영역에 형성되어 있다. 데이터 구동부는 복수의 제2 신호선에 전기적으로 연결되어 데이터 신호에 대응하는 제1 신호를 시분할하여 제2 신호선으로 전달한다. 역다중화부는 주변 영역에 형성되어 있으며 복수의 제2 신호선으로부터의 제1 신호를 각각 수신하는 복수의 역다중화기를 포함한다. 역다중화기는 제1 신호선으로부터 제1 신호를 수신하여 적어도 두 개의 데이터선으로 데이터 신호를 전달한다. 제1 전원선은 주변 영역에서 제1 방향과 실질적으로 교차하는 제2 방향으로 뻗어 있으며 제2 신호선의 제1단과 전기적으로 연결되며, 제2 전원선은 주변 영역에서 제2 방향으로 뻗어 있으며 제2 신호선의 제2단과 전기적으로 연결된다.
본 발명의 한 실시예에 따르면, 제1 전원선은 데이터 구동부와 역다중화부 사이에서 제2 신호선과 절연되어 형성될 수 있다.
본 발명의 다른 실시예에 따르면, 제1 전원선은 역다중화부와 표시 영역 사 이에서 주변 영역으로 연장된 데이터선과 절연되어 형성될 수 있다.
본 발명의 또다른 실시예에 따르면, 역다중화기는 적어도 두 개의 데이터선 중 제1 데이터선과 제2 신호선 사이에 전기적으로 연결되는 제1 스위칭 소자, 그리고 적어도 두 개의 데이터선 중 제2 데이터선과 제2 신호선 사이에 전기적으로 연결되는 제2 스위칭 소자를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 제1 신호와 데이터 신호는 전류 형태로 인가되며, 역다중화기는 복수의 샘플/홀드 회로를 포함할 수 있다. 복수의 샘플/홀드 회로 중 적어도 두 개의 샘플/홀드 회로는 입력단을 통하여 인가되는 전류를 샘플링한 후 샘플링한 전류에 대응하는 전류를 출력단을 통하여 적어도 두 개의 데이터선으로 각각 출력한다.
본 발명의 또다른 실시예에 따르면, 하나의 데이터선에 형성되는 기생 커패시턴스(C1), 제2 신호선과 제1 전원선 사이에서 형성되는 기생 커패시턴스(C2) 및 하나의 제2 신호선에 대응하는 데이터선의 개수(N) 사이에서
Figure 112003045086921-pat00001
가 성립할 수 있다.
본 발명의 또다른 실시예에 따르면, 표시 영역에서 데이터선과 절연되어 교차하는 복수의 제3 신호선을 더 포함하며, 제1 전원선의 폭(Wv)과 하나의 제2 신호선에 대응하는 데이터선의 개수(N), 데이터선의 폭(Wd), 제2 신호선의 폭(Wx) 및 복수의 제3 신호선의 폭의 총 합(Ws) 사이에서
Figure 112003045086921-pat00002
가 성립할 수 있다.
본 발명의 또다른 실시예에 따르면, 하나의 데이터선에 형성되는 기생 커패 시턴스(C1), 데이터선과 제1 전원선 사이에서 형성되는 기생 커패시턴스(C2) 및 하나의 제2 신호선에 대응하는 데이터선의 개수(N) 사이에서
Figure 112003045086921-pat00003
가 성립할 수 있다.
본 발명의 또다른 실시예에 따르면, 표시 영역에서 데이터선과 절연되어 교차하는 복수의 제3 신호선을 더 포함하며, 제1 전원선의 폭(Wv)과 하나의 제2 신호선에 대응하는 데이터선의 개수(N) 및 복수의 제3 신호선의 폭의 합(Ws) 사이에서
Figure 112003045086921-pat00004
가 성립할 수 있다.
본 발명의 또다른 실시예에 따르면, 표시 영역에서 데이터선과 절연되어 교차하는 복수의 제3 신호선을 더 포함하며, 제1 전원선의 폭(Wv), 하나의 제2 신호선에 대응하는 데이터선의 개수(N), 데이터선의 폭(Wd), 제2 신호선의 폭(Wx) 및 복수의 제3 신호선의 폭의 합(Ws) 사이에서 가 성립할 수 있다.
본 발명의 또다른 실시예에 따르면, 발광 표시 장치는 제1 전원선의 양단에 각각 전기적으로 연결되어 전원 전압을 전달하는 제1 및 제2 전원 공급선, 그리고 제2 전원선의 양단에 각각 전기적으로 연결되어 전원 전압을 전달하는 제3 및 제4 전원 공급선을 더 포함할 수 있다.
본 발명의 다른 특징에 따르면 발광 표시 장치는, 화면으로 표시되는 표시 영역과 그 바깥의 주변 영역을 포함하는 기판, 복수의 데이터선, 복수의 화소 회로, 복수의 제1 신호선, 역다중화부, 제1 전원선 및 데이터 구동부를 포함한다. 데 이터선은 표시 영역에 형성되어 있으며 화상을 나타내는 데이터 신호를 전달하며, 화소 회로는 표시 영역에 형성되어 있으며 데이터선과 전기적으로 연결되어 있다. 제1 신호선은 표시 영역에 형성되어 있으며 화소 회로에 전원 전압을 공급한다. 역다중화부는 주변 영역에 형성되어 있으며 복수의 데이터선 중 적어도 두 개의 데이터선에 각각 전기적으로 연결되는 복수의 역다중화기를 포함하며, 역다중화기는 데이터 구동부로부터의 제1 신호를 수신하여 적어도 두 개의 데이터선으로 데이터 신호를 전달한다. 제1 전원선은 역다중화부와 표시 영역 사이에서 주변 영역으로 연장된 데이터선과 절연되어 교차하는 방향으로 형성되어, 제1 신호선의 제1단으로 전원 전압을 전달한다. 데이터 구동부는 역다중화부와 전기적으로 연결되어 역다중화기에 데이터 신호에 대응하는 제1 신호를 시분할하여 전달한다.
본 발명의 또다른 특징에 따르면 발광 표시 장치는, 화면으로 표시되는 표시 영역과 그 바깥의 주변 영역을 포함하는 기판, 복수의 데이터선, 복수의 화소 회로, 복수의 제1 및 제2 신호선, 역다중화부, 제1 전원선 및 데이터 구동부를 포함한다. 데이터선은 표시 영역에 형성되어 있으며 화상을 나타내는 데이터 신호를 전달하며, 화소 회로는 표시 영역에 형성되어 있으며 데이터선과 전기적으로 연결되어 있다. 역다중화부는 주변 영역에 형성되어 있으며 복수의 데이터선 중 적어도 두 개의 데이터선에 각각 전기적으로 연결되는 복수의 역다중화기를 포함하며, 역다중화기는 데이터 구동부로부터의 제1 신호를 수신하여 적어도 두 개의 데이터선으로 데이터 신호를 전달한다. 제1 신호선은 표시 영역에 형성되어 있으며 화소 회로에 전원 전압을 공급하며, 제2 신호선은 주변 영역에 형성되어 있으며 복수의 역 다중화기에 각각 전기적으로 연결된다. 제1 전원선은 역다중화부와 데이터 구동부 사이에서 제2 신호선과 절연되어 교차하는 방향으로 형성되어, 제1 신호선의 제1단으로 전원 전압을 전달한다. 데이터 구동부는 제2 신호선과 전기적으로 연결되어 제2 신호선에 데이터 신호에 대응하는 제1 신호를 시분할하여 전달한다.
본 발명의 한 실시예에 따르면, 역다중화부는 시분할되어 인가되는 제1 신호를 적어도 두 개의 데이터선으로 순차적으로 전달할 수 있다.
본 발명의 다른 실시예에 따르면, 데이터 신호 및 제1 신호는 전류 형태의 신호이며, 역다중화부는 한 수평 주기 동안 순차적으로 인가되는 제1 신호를 순차적으로 샘플링한 후 다음 수평 주기 동안 적어도 두 개의 데이터선으로 샘플링한 신호를 동시에 인가할 수 있다.
본 발명의 또다른 실시예에 따르면, 발광 표시 장치는, 주변 영역에서 제1 전원선과 실질적으로 나란한 방향으로 형성되며 제1 신호선의 제2단으로 전원 전압을 전달하는 제2 전원선을 더 포함할 수 있다. 이때, 제1 전원선의 양단 및 제2 전원선의 양단에 각각 외부로부터 전원 전압이 공급된다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
이제 본 발명의 실시예에 따른 역다중화기를 이용한 발광 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
종래 기술에서 설명한 것처럼 화소 회로 자체에서 전압 강하가 보상이 되더라도 낮은 소비 전력에서 화소 회로의 동작 마진을 확보하기 위해서는 화소 회로에 전압이 전달되는 전원선 및 세로선에서 발생하는 전압 강하를 줄일 필요가 있다. 도 1에 도시한 것처럼 외부 전원으로부터 화소 회로에 공급되는 전류는 전원 공급선과 전원 공급점을 통하여 공급된다. 전원 공급점 각각에는 하나의 이상의 전원 공급선이 연결될 수 있으며, 전원 공급선은 전원 공급점 이외의 위치에서 다른 전원 공급선과 연결되어 외부 전원에 연결될 수 있다.
도 1처럼 패널 하단에 외부 전원과 연결되기 위한 패드가 형성되는 경우에는 전원 공급점에 연결되는 전원 공급선이 주사 구동부 옆을 지나서 패널 하단의 패드에 연결되므로 전원 공급선의 길이가 길다. 그런데 패널에서 발광 영역(표시 영역)을 확보하고 비발광 영역(주변 영역)을 줄이기 위해서 전원 공급선의 폭을 넓게 할 수 없으며, 또한 전원 공급점이 2개인 경우에는 발광시 패널에 공급되는 전체 전류의 1/2에 해당하는 큰 전류가 하나의 전원 공급점에 연결된 전원 공급선을 통하여 흐르므로 전원 공급선에서 큰 전압 강하가 발생한다. 그러므로 전원 공급점을 추가할 필요가 있는데, 전원 공급점을 패널 상단의 전원선에 추가하면 추가된 전원 공급점에 연결되는 전원 공급선이 주사 구동부 옆을 지나야 하므로 비발광 영역이 늘어난다는 문제점이 있다. 이를 위해 본 발명의 실시예에서는 역다중화부 근처에 전원선을 추가하고 이 전원선에 전원 공급점을 형성한다.
먼저, 도 4 및 도 5를 참조하여 본 발명의 제1 실시예에 따른 역다중화기를 이용한 발광 표시 장치에 대해서 상세하게 설명한다.
도 4는 본 발명의 제1 실시예에 따른 역다중화기를 이용한 발광 표시 장치의 개략적인 평면도이며, 도 5는 도 4의 발광 표시 장치에서 데이터 구동부와 역다중화부가 복수 개로 이루어진 경우를 나타내는 도면이다.
도 4에 나타낸 바와 같이, 본 발명의 제1 실시예에 따른 발광 표시 장치는 표시 패널을 형성하기 위한 기판(1)을 포함하며, 기판(1)은 발광 표시 장치의 사용자에게 화면으로 보이는 영역인 표시 영역(100), 즉 발광 영역과 그 바깥의 주변 영역, 즉 비발광 영역으로 나눌 수 있다. 주변 영역에는 선택 주사 구동부(200), 발광 주사 구동부(300), 역다중화부(400) 및 데이터 구동부(500)가 형성되어 있다. 이때, 도 4와 달리 데이터 구동부(500)는 기판(1)의 주변 영역에 형성되지 않고 별도로 형성되어 기판(1)과 연결될 수도 있다.
표시 영역(100)은 복수의 데이터선(D1∼Dn), 복수의 선택 주사선(SE1∼SE m), 복수의 발광 주사선(EM1∼EMm) 및 복수의 화소 회로(110)를 포함한다. 주사선(SE1∼SEm, EM1∼EMm)은 기판(1) 위에 형성되며, 각 주사선(SE 1∼SEm, EM1∼EMm)에는 게이트 전극(도시하지 않음)이 연결된다. 그리고 주사선(SE1 ∼SEm, EM1∼EMm)은 절연막(도시하지 않음)으로 덮이고, 게이트 전극 하부에는 비정질 규소 또는 다결정 규소 등으로 이루어진 반도체층(도시하지 않음)이 절연층을 사이에 두 고 형성된다. 그리고 복수의 데이터선(D1∼Dn)이 주사선(SE1∼SE m, EM1∼EMm)을 덮고 있는 절연막 위에 형성되며, 각 데이터선(D1∼Dn)에는 소스 전극 또는 드레인 전극이 연결된다. 게이트 전극, 소스 전극 및 드레인 전극은 박막 트랜지스터의 세 단자를 이루며, 소스 전극과 드레인 전극 사이에 위치하는 반도체층이 이 트랜지스터의 채널층이 된다.
도 4를 보면, 복수의 데이터선(D1∼Dn)은 세로 방향으로 뻗어 있으며 화상을 나타내는 데이터 신호를 화소 회로(110)로 전달하며, 복수의 선택 주사선(SE1∼SEm )과 발광 주사선(EM1∼EMm)은 가로 방향으로 뻗어 있으며 각각 선택 신호와 발광 신호를 화소 회로(110)로 전달한다. 이웃한 두 데이터선과 이웃한 두 선택 주사선은 화소 영역을 정의하며, 이 화소 영역에 화소 회로(110)가 형성된다.
선택 주사 구동부(200)는 복수의 선택 주사선(SE1∼SEm)에 선택 신호를 순차적으로 인가하며, 발광 주사 구동부(300)는 복수의 발광 주사선(EM1∼EMm)에 발광 신호를 순차적으로 인가한다. 데이터 구동부(500)는 역다중화부(400)로 데이터 신호를 시분할하여 인가하며, 역다중화부(400)는 데이터 구동부(500)로부터 시분할되어 입력되는 데이터 신호를 데이터선(D1∼Dn)으로 인가한다. 역다중화부(400)가 1:N의 역다중화를 하는 경우에 데이터 구동부(500)에서 역다중화부(400)로 데이터 신호를 전달하는 신호선(X1∼Xn/N)은 n/N개이다. 즉, 하나의 신호선(X1)은 시분할되어 인가되는 데이터 신호를 N개의 데이터선(D1∼DN)으로 전달한다.
이때, 선택 및 발광 주사 구동부(200, 300), 역다중화부(400) 및 데이터 구동부(500)는 기판(1) 위에 집적 회로 형태로 직접 장착되어, 각각 기판(1)에 형성된 주사선(SE1∼SEm, EM1∼EMm), 신호선(X1∼X n/N) 및 데이터선(D1∼Dn)에 전기적으로 연결되어 있다. 또는 주사 구동부(200, 300), 역다중화부(400) 및/또는 데이터 구동부(500)를 기판(1) 위에서 주사선(SE1∼SEm, EM1∼EMm), 신호선(X 1∼Xn/N), 데이터선(D1∼Dn) 및 화소 회로(110)의 트랜지스터를 형성하는 층과 동일한 층들로 형성할 수도 있다. 또는 데이터 구동부(500)를 역다중화부(400)에 접착되어 전기적으로 연결된 TCP(tape carrier package), FPC(flexible printed circuit) 또는 TAB(tape automatic bonding)에 칩 등의 형태로 장착할 수도 있다.
다시 도 4를 보면, 표시 영역(100)에는 화소 회로(110)에 전원 전압을 전달하기 위한 복수의 세로선(V1∼Vn)이 세로 방향으로 뻗어 있으며, 각 세로선(V 1∼Vn)은 세로 방향으로 배열되어 있는 복수의 화소 회로(110)에 연결되어 있다. 이러한 세로선(V1∼Vn)은 주사선(SE1∼SEm, EM1∼EM m)과 겹치지 않도록 데이터선(D1∼Dn)과 동일한 층에 형성될 수 있다. 그리고 전원선(600)이 기판(1)의 상단에서 가로 방향으로 길게 형성되어 세로선(V1∼Vn)의 한쪽 끝과 연결되어 있으며, 전원선(700)이 역다중화부(400)와 데이터 구동부(500) 사이를 통과하도록 가로 방향으로 뻗어 있다. 그리고 세로선(V1∼Vn)이 역다중화부(400)를 통과하도록 연장되어 있으며, 연장 된 세로선(V1∼Vn)의 끝이 전원선(700)과 연결되어 있다. 이때, 전원선(700)은 신호선(X1∼Xn/N)과 겹치지 않도록 신호선(X1∼Xn/N)과 다른 층에 형성되어 있다. 이를 위해 전원선(700)을 데이터선(D1∼Dn)과 동일한 층에 형성하고 신호선(X1 ∼Xn/N)을 주사선(SE1∼SEm, EM1∼EMm)과 동일한 층에 형성할 수 있으며, 또는 전원선(700)을 주사선(SE1∼SEm, EM1∼EMm)과 동일한 층에 형성하고 신호선(X 1∼Xn/N)을 데이터선(D1∼Dn)과 동일한 층에 형성할 수도 있다.
그리고 전원 공급선(610, 620)은 기판(1) 위에 형성되어 각각 전원 공급점(630, 640)을 통하여 표시 영역(100)의 전원선(600)과 연결되어 있으며, 마찬가지로 전원 공급선(710, 720)이 기판(1) 위에 형성되어 각각 전원 공급점(730, 740)을 통하여 표시 영역(100)의 전원선(700)과 연결되어 있다. 전원 공급선(610, 620)은 주사선(SE1∼SEm, EM1∼EMm), 데이터선(D1 ∼Dn) 및 신호선(X1∼Xn/N)과 겹치지 않도록 전원 공급점(630, 640)에서 가로 방향으로 주사 구동부(200, 300) 외곽까지 확장된 후 세로 방향으로 뻗어 있다. 마찬가지로, 전원 공급선(710, 720)도 주사선(SE1∼SEm, EM1∼EMm), 데이터선(D1∼D n) 및 신호선(X1∼Xn/N)과 겹치지 않도록 전원 공급점(730, 740)에서 세로 방향으로 뻗어 있다.
이때, 세로 방향으로 뻗어 있는 전원 공급선(610, 620, 710, 720)의 한쪽 끝에는 패드(도시하지 않음)가 연결되어 있으며, 패드를 통하여 전원 공급선(610, 620, 710, 720)은 외부 회로 기판과 전기적으로 연결된다. 그리고 전원선(600, 700)과 전원 공급선(610, 620, 710, 720)에는 표시 영역(100) 전체의 화소 회로에 공급하기 위한 큰 전류가 흐르므로, 이들 선폭은 세로선(V1∼Vn)에 비해 넓게 형성된다.
이와 같이 하면, 본 발명의 제1 실시예에 의하면 역다중화부(400)와 데이터 구동부(500) 사이에 전원선(700)을 추가로 형성함으로써, 전원 공급점(630, 640, 730, 740)을 늘일 수 있다. 따라서 세로선(V1∼Vn)의 하단에서 발생하는 전압 강하를 줄일 수 있다.
그리고 본 발명의 제1 실시예에서는 전원 공급선(610, 620, 710, 720)과 외부 회로 기판을 연결하기 위한 패드를 기판(1) 하단에 형성하였지만, 패드가 기판(1) 상단에 형성되는 경우에도 본 발명의 제1 실시예처럼 전원선(700)을 역다중화부(400)와 데이터 구동부(500) 사이에 추가하여 전원 공급점(730, 740)을 늘임으로써 전압 강하를 줄일 수 있다.
예를 들어 발광시에 모든 화소 회로(110)에서 Idata의 전류가 흐른다고 가정하면, 도 1과 같이 전원 공급점(90)이 기판(1) 상단에만 형성되는 경우에는 선택 주사선(SE1)에 연결된 화소 회로(110)에서는 세로선을 통하여 m×Idata의 전류가 흐르고, 선택 주사선(SE2)에 연결된 화소 회로(110)에서는 세로선을 통하여 (m-1)×Idata의 전류가 흐른다. 이때, 단위 화소 길이당 세로선에 형성되는 기생 저항을 R이라 하면, 전압 강하가 가장 크게 발생하는 선택 주사선(SEm)에 연결된 화소 회로 부분에서는 수학식 1 크기만큼의 전압 강하가 발생한다.
Figure 112003045086921-pat00006
그런데 본 발명의 제1 실시예처럼 하단에 전원선(700)을 추가로 형성하여 전원 공급점(730, 740)을 늘이면 전압 강하가 가장 크게 발생하는 화소 회로(110)는 중앙에 위치하는 화소 회로(110)이다. 그리고 전원선(600, 700)이 기판(1)의 상단 및 하단에 위치하므로 선택 주사선(SE1, SEm)에 연결된 화소 회로(110)에서는 세로선을 통하여 (m/2)×Idata의 전류가 흐르고, 선택 주사선(SE2, SEm-1)에 연결된 화소 회로(110)에서는 세로선을 통하여 ((m/2)-1)×Idata의 전류가 흐른다. 따라서 전압 강하가 가장 크게 발생하는 선택 주사선(SEm/2)에 연결된 화소 회로 부분에서는 수학식 2 크기만큼의 전압 강하가 발생한다. 즉, 기판(1) 하단에 전원선(700)과 전원 공급점(730, 740)을 추가함으로써 전압 강하의 크기를 대략 1/4로 줄일 수 있다.
Figure 112003045086921-pat00007
그런데 기판(1) 상단에 전원 공급점을 2개 추가하면 전압 강하의 크기를 대략 1/2로 줄일 수 있으므로, 기판(1) 하단에 전원 공급점을 추가하는 것이 더 효과적이다. 따라서 외부 회로 기판과 전기적으로 연결되는 패드의 위치에 관계없이 본 발명의 제1 실시예에서처럼 기판(1) 하단에 전원 공급점과 전원선을 추가하는 것이 바람직하다.
이상, 도 4에서는 역다중화부(400)와 데이터 구동부(500) 사이에 하나의 전원선(700)과 두 개의 전원 공급점(730, 740)이 형성되는 것으로 도시하였지만, 도 5에 도시한 바와 같이 역다중화부(400)와 데이터 구동부(500)가 여러 개로 형성되는 경우에는 두 데이터 구동부(500) 사이에 전원 공급점(730, 740)을 추가로 형성하여 전원 공급점의 개수를 늘일 수 있다.
그리고 앞에서 설명한 것처럼 전원선(700)의 폭이 넓으므로 전원선(700)에 의해 기생 커패시턴스가 크게 형성되는데, 역다중화부(400)에는 데이터선(D1∼Dn)과 주사선(SE1∼SEn, EM1∼EMn)에 의해 형성되는 큰 기생 커패시턴스가 이미 부하로 연결되어 있다. 그러므로 본 발명의 제1 실시예에서처럼 전원선(700)이 역다중화부(400)와 데이터 구동부(500) 사이에 형성되면 전원선(700)에 의한 기생 커패시턴스가 데이터 구동부(500)의 부하로 작용하므로 역다중화부(400)에 걸리는 부하를 줄일 수 있다. 그리고 전원선(700)이 역다중화부(400)와 데이터 구동부(500) 사이에 형성되면 역다중화부(400)를 구동하기 위한 제어 신호를 전달하는 신호선을 전원 공급선(710, 720)과 겹치지 않도록 배치할 수도 있으므로, 이 신호선에 의해 발생될 수 있는 기생 커패시턴스를 제거할 수 있다.
다음, 역다중화부(400)를 예로 들어 본 발명의 제1 실시예에 따른 발광 표시 장치에 대해서 설명한다. 아래에서는 편의상 역다중화부가 1:2 역다중화를 수행하는 것으로 하여 설명한다.
먼저, 도 6 및 도 7을 참조하여 역다중화부가 아날로그 스위칭 소자로 이루어진 실시예에 대해서 설명한다.
도 6은 본 발명의 실시예에 따른 역다중화부를 나타내는 도면이며, 도 7은 아날로그 스위칭 소자로 이루어진 역다중화기를 나타내는 도면이다. 그리고 도 7에서는 편의상 첫 번째 신호선(X1)과 이 신호선(X1)에 대응하는 데이터선(D1 , D2)을 예로 들어 설명한다.
도 6에 나타낸 바와 같이, 본 발명의 실시예에 따른 역다중화부(400)는 복수의 역다중화기(401)를 포함한다. 그리고 도 6 및 도 7을 보면, 역다중화기(401)는 하나의 신호선(X1)과 두 개의 데이터선(D1, D2) 사이에 연결되어 있으며, 두 개의 스위칭 소자(A1, A2)를 포함한다. 스위칭 소자(A1, A2)의 제1 단자는 신호선(X1)에 공통으로 연결되어 있으며, 스위칭 소자(A1, A2)의 제2 단자는 데이터선(D1, D2)에 각각 연결되어 있다. 스위칭 소자(A1, A2)가 차례로 턴온되어 신호선(X1)으로부터 시분할되어 인가되는 데이터 신호를 데이터선(D1, D2)으로 차례로 전달한다.
이러한 아날로그 스위칭 소자(A1, A2)를 사용하는 경우에는 전류 및 전압 형태의 데이터 신호를 신호선(X1)을 통하여 데이터선(D1, D2)으로 전달할 수 있다.
다음, 도 8 내지 도 11을 참조하여 본 발명의 제1 실시예에 따른 발광 표시 장치에서 역다중화부가 전류를 샘플/홀드하는 회로로 이루어진 실시예에 대해서 설명한다. 그리고 도 8 내지 도 11에서도 첫 번째 신호선(X1)과 이 신호선(X1)에 대응 하는 데이터선(D1, D2)을 예로 들어 설명한다.
먼저, 샘플/홀드 회로로 이루어진 역다중화기의 구조와 동작에 대해서 도 8 내지 도 11을 참조하여 상세하게 설명한다.
도 8은 샘플/홀드 회로로 이루어진 역다중화기를 나타내는 도면이다.
도 8에 나타낸 바와 같이, 역다중화기(401)는 4개의 샘플/홀드 회로(410, 420, 430, 440)를 포함한다. 각 샘플/홀드 회로(410, 420, 430, 440)는 샘플링 스위칭 소자(S1, S2, S3, S4), 데이터 저장 소자(411, 421, 431, 441) 및 홀딩 스위칭 소자(H1, H2, H3, H4)를 포함한다. 샘플/홀드 회로(410, 420, 430, 440)의 샘플링 스위칭 소자(S1, S2, S3, S4)의 제1단은 각각 데이터 저장 소자(411, 421, 431, 441)에 연결되고, 홀딩 스위칭 소자(H1, H2, H3, H4)의 제1단도 각각 데이터 저장 소자(411, 421, 431, 441)에 연결된다. 샘플/홀드 회로(410, 420, 430, 440)의 샘플링 스위칭 소자(S1, S2, S3, S4)의 제2단은 신호선(X1)에 공통으로 연결되어 있다. 샘플/홀드 회로(410, 430)의 홀딩 스위칭 소자(H1, H3)의 제2단은 데이터선(D1)에 공통으로 연결되고, 샘플/홀드 회로(420, 440)의 홀딩 스위칭 소자(H2, H4)의 제2단은 데이터선(D2)에 공통으로 연결되어 있다. 그리고 아래에서는 샘플/홀드 회로(410, 420, 430, 440)에서 신호선(X1)과 연결되는 단을 입력단이라 하고 데이터선(D1, D2)과 연결되는 단을 출력단이라 한다.
각각의 샘플/홀드 회로(410, 420, 430, 440)는 샘플링 스위칭 소자(S1, S2, S3, S4)가 턴온되면 샘플링 스위칭 소자(S1, S2, S3, S4)를 통하여 전달되는 전류를 샘플링하여 전압 형태로 데이터 저장 소자(411, 421, 431, 441)에 저장하고, 홀딩 스위칭 소자(H1, H2, H3, H4)가 턴온되면 데이터 저장 소자(411, 421, 431, 441)에 저장된 전압에 대응하는 전류를 홀딩 스위칭 소자(H1, H2, H3, H4)를 통하여 홀딩한다.
여기서, 입력되는 전류를 전압 형태로 데이터 저장 소자에 기록하는 것을 '샘플링'으로 정의하고, 데이터 저장 소자에 기록된 데이터를 유지하는 것을 '대기'로 정의하며, 데이터 저장 소자에 기록된 데이터에 대응하는 전류를 출력하는 것을 '홀딩'으로 정의한다.
다음, 도 9, 도 10a 내지 도 10d를 참조하여 도 8의 역다중화기의 동작에 대해서 설명한다.
도 9는 도 8의 역다중화기의 스위칭 소자의 타이밍도이며, 도 10a 내지 도 10d는 각각 도 9의 타이밍에 따른 도 8의 역다중화기의 동작을 나타내는 도면이다. 도 9에서 로우 레벨로 표시된 것은 각 스위칭 소자가 턴온된 상태를 나타내고, 하이 레벨로 표시된 것은 각 스위칭 소자가 턴오프된 상태를 나타낸다.
도 9와 도 10a를 보면, T1 구간에서는 샘플링 스위칭 소자(S3)와 홀딩 스위칭 소자(H1, H2)가 턴온된다. 샘플링 스위칭 소자(S3)가 턴온되면 신호선(X1)을 통하여 인가되는 데이터 전류가 저장 소자(431)로 샘플링된다. 홀딩 스위칭 소자(H1, H2)가 턴온되면 저장 소자(411, 421)에 각각 저장된 데이터에 대응하는 전류가 각 각 데이터선(D1, D2)으로 홀딩된다. 그리고 샘플링 스위칭 소자(S4)와 홀딩 스위칭 소자(H4)가 모두 턴오프되어 있는 샘플/홀드 회로는 대기 상태로 있다.
다음, 도 9와 도 10b를 보면, T2 구간에서는 홀딩 스위칭 소자(H1, H2)가 턴온된 상태에서 샘플링 스위칭 소자(S3)가 턴오프되고 샘플링 스위칭 소자(S4)가 턴온된다. 홀딩 스위칭 소자(H1, H2)가 턴온되어 있으므로 저장 소자(411, 421)에 각각 저장된 데이터에 대응하는 전류는 계속 데이터선(D1, D2)으로 홀딩된다. 그리고 샘플링 스위칭 소자(S4)가 턴온되면 신호선(X1)을 통하여 인가되는 데이터 전류가 저장 소자(441)로 샘플링된다.
도 9와 도 10c를 보면, T3 구간에서는 샘플링 스위칭 소자(S4)와 홀딩 스위칭 소자(H1, H2)가 턴오프되고 샘플링 스위칭 소자(S1)와 홀딩 스위칭 소자(H3, H4)가 턴온된다. 샘플링 스위칭 소자(S1)가 턴온되면 신호선(X1)을 통하여 인가되는 데이터 전류가 저장 소자(411)로 샘플링된다. 홀딩 스위칭 소자(H3, H4)가 턴온되면 T1 및 T2 구간에서 저장 소자(431, 441)에 각각 저장된 데이터에 대응하는 전류가 각각 데이터선(D1, D2)으로 홀딩된다.
다음, 도 9와 도 10d를 보면, T4 구간에서는 홀딩 스위칭 소자(H3, H4)가 턴온된 상태에서 샘플링 스위칭 소자(S1)가 턴오프되고 스위칭 소자(S2)가 턴온된다. 홀딩 스위칭 소자(H3, H4)가 턴온되어 있으므로 저장 소자(431, 441)에 각각 저장된 데이터에 대응하는 전류는 계속 데이터선(D1, D2)으로 홀딩된다. 그리고 샘플링 스위칭 소자(S2)가 턴온되면 신호선(X1)을 통하여 인가되는 데이터 전류가 저장 소자(421)로 샘플링된다.
이때, T1과 T2 구간이 선택 신호에 의해 한 행의 주사선에 연결된 화소 회로에 데이터가 인가되는 기간(이하, "수평 주기"라 함)에 해당하고, T3과 T4 구간이 다음 수평 주기에 해당한다. 이와 같이, 한 수평 주기 동안 데이터 전류를 데이터선에 계속 인가할 수 있으므로 화소에 데이터를 기입하는 시간을 확보할 수 있다. 그리고 T1 내지 T4 구간이 반복됨으로써 한 프레임동안 데이터 전류를 데이터선으로 전달할 수 있다.
도 8의 역다중화기에 포함되는 4개의 샘플/홀드 회로는 실질적으로 서로 동일하게 구현될 수 있으므로, 아래에서는 도 8의 샘플/홀드 회로 중 하나의 샘플/홀드 회로(410)에 대하여 도 11을 참조하여 상세하게 설명한다.
도 11은 도 8의 샘플/홀드 회로의 개략적인 회로도이다.
도 11의 샘플/홀드 회로는 신호선(X1)과 데이터선(D1) 사이에 연결되며, 트랜지스터(M1), 커패시터(Ch) 및 5개의 스위칭 소자(Sa, Sb, Sc, Ha, Hb)를 포함한다. 이러한 데이터선(D1)에는 기생 저항 성분과 기생 커패시턴스가 형성되어 있으며, 도 11에서는 기생 저항 성분을 R1, R2로, 기생 커패시턴스를 C1, C2, C3으로 예시하였다. 그리고 도 11에서는 트랜지스터(M1)를 p채널형 전계 효과 트랜지스터, 특히 MOSFET(metal oxide semiconductor field-effect transistor)로 도시하였다.
스위칭 소자(Sa)는 전원 전압(VDD1)과 트랜지스터(M1)의 소스 사이에 연결되 고, 스위칭 소자(Ha)는 전원 전압(VSS1)과 트랜지스터(M1)의 드레인에 연결된다. 트랜지스터(M1)가 p채널형이므로, 전원 전압(VDD1)은 전원 전압(VSS1)보다 높은 전압을 가지며 전원선(700)에 연결된 세로선(V1∼Vn)에 의해 공급될 수 있다. 스위칭 소자(Sb)는 신호선(X1)과 트랜지스터(M1)의 게이트 사이에 연결되며, 스위칭 소자(Hb)는 트랜지스터(M1)의 소스와 데이터선(D1) 사이에 연결된다. 스위칭 소자(Sc)는 신호선(X1)과 트랜지스터(M1)의 드레인 사이에 연결되어 스위칭 소자(Sb, Sc)가 턴온되는 경우에 트랜지스터(M1)를 다이오드 형태로 연결한다. 이때, 스위칭 소자(Sc)는 트랜지스터(M1)의 게이트와 드레인 사이에 연결되어 트랜지스터(M1)를 다이오드 형태로 연결할 수도 있다. 그리고 스위칭 소자(Sc)가 트랜지스터(M1)의 게이트와 드레인 사이에 연결되는 경우에 스위칭 소자(Sb)를 신호선(X1)과 트랜지스터(M1)의 드레인 사이에 연결할 수도 있다.
다음, 도 11의 샘플/홀드 회로의 동작에 대해서 설명한다. 여기서, 스위칭 소자(Sa, Sb, Sc)는 실질적으로 동일한 타이밍에서 턴온 및 턴오프되고, 스위칭 소자(Ha, Hb)도 실질적으로 동일한 타이밍에서 턴온 및 턴오프된다.
먼저, 스위칭 소자(Sa, Sb, Sc)가 턴온되고 스위칭 소자(Ha, Hb)가 턴오프되면, 트랜지스터(M1)는 다이오드 형태로 연결되고, 커패시터(Ch)에 전류가 공급되어 전압이 충전되고 트랜지스터(M1)의 게이트 전위가 저하하여 소스에서 드레인으로 전류가 흐른다. 시간 경과에 의해 커패시터(Ch)의 충전 전압이 높아져서 트랜지스 터(M1)의 드레인 전류가 신호선(X1)으로부터의 데이터 전류(Idata1)와 동일해지면 커패시터(Ch)의 충전 전류가 정지하여 커패시터(Ch)가 일정한 전압으로 충전된다. 즉, 신호선(X1)으로부터의 데이터 전류(Idata1)에 대응하는 전압인 트랜지스터(M1)의 소스-게이트 전압(VSG)이 커패시터(Ch)에 충전된다. 이와 같은 방법으로 샘플/홀드 회로(410)는 신호선(X1)으로부터의 데이터 전류(Idata1)를 샘플링한다.
다음, 스위칭 소자(Sa, Sb, Sc)가 턴오프되고 스위칭 소자(Ha, Hb)가 턴온되면, 커패시터(Ch)에 충전된 소스-게이트 전압(VSG)에 대응하는 전류가 스위칭 소자(Hb)를 거쳐 데이선(D1)에 전달된다. 이와 같은 방법으로 샘플/홀드 회로(410)는 데이터선(D1)으로 전류를 홀딩한다.
그리고 샘플/홀드 회로(410)는 도 8의 샘플/홀드 회로(420)가 샘플링하는 동안(T2)에는 스위칭 소자(Sa, Sb, Sc, Ha, Hb)가 모두 턴오프되어 커패시터(Ch)에 충전된 전압을 유지한다. 즉, 샘플/홀드 회로(410)는 대기 상태로 된다.
스위칭 소자(Sa, Sb, Sc)가 턴온되는 경우에 샘플/홀드 회로(410)는 샘플링 동작을 수행하므로 스위칭 소자(Sa, Sb, Sc)는 도 8의 샘플링 스위칭 소자(S1)에 대응하고, 스위칭 소자(Ha, Hb)가 턴온되는 경우에 샘플/홀드 회로(410)는 홀딩 동작을 수행하므로 스위칭 소자(Ha, Hb)는 도 8의 홀딩 스위칭 소자(H1)에 대응한다. 그리고 커패시터(C1)와 트랜지스터(M1)는 데이터 전류에 대응하는 전압을 저장하는 역할을 하므로 데이터 저장 소자(411)에 대응한다.
이에 따라 스위칭 소자(Sa, Sb, Sc)는 샘플링 스위칭 소자(S1)의 타이밍과 실질적으로 동일하고, 스위칭 소자(Ha, Hb)는 홀딩 스위칭 소자(H1)의 타이밍과 실질적으로 동일하다. 이러한 타이밍은 회로 내에서의 지연 등으로 인해 차이가 있을 수 있다. 또한 스위칭 소자(Sa, Sb, Sc)는 하나의 제어 신호로 제어될 수 있으며, 서로 다른 제어 신호로 제어될 수도 있다. 마찬가지로, 스위칭 소자(Ha, Hb)도 하나의 제어 신호로 제어될 수 있으며 서로 다른 제어 신호로 제어될 수도 있다. 또한, 도 9에서 스위칭 소자(Sa, Sb, Sc, Ha, Hb)는 p채널 또는 n채널의 전계 효과 트랜지스터로 구현될 수 있다.
그리고 도 11에서 샘플/홀드 회로는 샘플링 동작 동안 신호선(X1), 즉 입력단으로 데이터 전류를 소싱(sourcing)하고, 홀딩 동작 동안 데이터선(D1), 즉 출력단으로부터 데이터 전류를 싱크한다. 따라서 도 11에 나타낸 샘플/홀드 회로는 신호선(X1)에서 데이터 전류를 싱크하는 형태, 즉 출력단이 전류 싱크 형태인 데이터 구동부(500)와 함께 사용될 수 있다. 일반적으로 출력단이 전류 싱크 형태인 구동 집적 회로가 출력단이 전류 소스 형태인 구동 집적 회로에 비해 저렴하므로 데이터 구동부(500)의 단가가 저감한다.
또한 도 11에서 트랜지스터(M1)를 n채널형 전계 효과 트랜지스터로 구현하고 전원 전압(VDD1)과 전원 전압(VSS1)의 상대적 전압 레벨을 서로 바꾸면 입력단이 전류 싱크 형태이고 출력단이 전류 소스 형태인 샘플/홀드 회로를 구현할 수 있다. 이러한 샘플/홀드 회로의 구성은 해당 기술분야에서 통상의 지식을 가진 자라면 본 실시예로부터 용이하게 도출할 수 있으므로 그 설명을 생략한다.
이상에서 설명한 바와 같이, 도 8의 역다중화기는 한 수평 주기 동안 신호선(X1)을 통하여 시분할되어 인가되는 데이터 전류를 차례로 샘플링한 후, 다음 수평 주기 동안 샘플링한 전류를 데이터선(D1, D2)으로 동시에 인가한다. 이때, 역다중화기가 1:N 역다중화 동작을 수행하는 경우에, 역다중화기가 하나의 데이터선(D1)에 대응하는 데이터 전류를 샘플링할 수 있는 시간은 한 수평 주기의 1/N에 해당한다. 그러므로 역다중화기가 한 수평 주기의 1/N에 해당하는 시간 동안 데이터 전류를 샘플링할 수 있도록 전원선(700)의 폭이 설정될 필요가 있다. 아래에서는 전원선(700)의 조건에 대해서 설명한다.
위에서 설명한 샘플링 조건을 만족하기 위해서는, 데이터 구동부(300)가 신호선(X1)을 통하여 데이터 전류를 인가할 때 신호선(X1)에 걸리는 커패시턴스가 역다중화부(400)가 하나의 데이터선(D1)을 통하여 샘플링한 전류를 인가할 때 데이터선(D1)에 걸리는 커패시턴스의 1/N보다 작을 필요가 있다.
이때, 하나의 데이터선(D1)과 m개의 선택 주사선(SE1∼SEm) 및 m개의 발광 수사선(EM1∼EMm)에 의해 형성되는 기생 커패시턴스의 크기를 C1, 하나의 신호선(X 1)과 전원선(700)에 의해 형성되는 기생 커패시턴스의 크기를 C2로 가정한다.
도 4를 보면, 데이터 구동부(300)가 신호선(X1)을 통하여 역다중화부(400)에 하나의 데이터선에 해당하는 데이터 전류를 인가하는 경우에는, 신호선(X1)과 전원선(700)에 의해 C2의 기생 커패시턴스가 형성된다. 그리고 역다중화부(400)가 하나의 데이터선(D1)에 샘플링한 데이터 전류를 인가하는 경우에는 C1의 기생 커패시턴스가 형성된다. 따라서 앞에서 설명한 것처럼 신호선(X1)에 걸리는 기생 커패시턴스(C2)과 데이터선(D1)에 걸리는 기생 커패시턴스(C1) 사이에는 수학식 3의 조건이 성립할 필요가 있다.
Figure 112003045086921-pat00008
이때, 도 4에서 설명한 것처럼 신호선(X1)은 데이터선(D1)이 형성된 층과 주사선(SE1∼SEm, EM1∼EMm)이 형성된 층 중 하나의 층에 형성되고 전원선(700)은 다른 하나의 층에 형성된다. 그러므로 신호선(X1)과 전원선(700) 사이 및 데이터선(D1)과 주사선(SE1∼SEm, EM1∼EMm) 사이에는 동일한 절연막이 형성되어 두 커패시턴스(C1, C2)는 동일한 유전율을 가지며, 또한 신호선(X1)과 전원선(700) 사이의 거리 및 데이터선(D1)과 주사선(SE1∼SEm, EM1∼EMm) 사이의 거리는 동일하다.
일반적으로 두 평면 금속에 의해 형성되는 커패시턴스는 마주보는 평면 금속의 면적에 비례하고 두 금속간의 거리에 반비례한다. 그런데 기생 커패시턴스(C1, C2)에서 마주보는 평면 금속간의 거리와 유전율이 동일하며, 기생 커패시턴스(C1) 을 형성하는 평면 금속에서 한 변의 길이는 하나의 데이터선(D1)의 폭, 다른 변의 길이는 m개의 선택 주사선(SE1∼SEm)과 m개의 발광 주사선(EM1∼EM m)의 폭으로 주어지며, 기생 커패시턴스(C2)를 형성하는 평면 금속에서 한 변의 길이는 하나의 신호선(X1)의 폭, 다른 변의 길이는 전원선(700)의 폭으로 주어진다. 이때, 하나의 데이터선(D1)의 폭을 Wd, 하나의 신호선(X1)의 폭을 Wx, 하나의 선택 주사선(SE1 )과 하나의 발광 주사선(EM1)의 폭의 합을 Ws, 전원선(700)의 폭을 Wv라 하면, 수학식 3으로부터 수학식 4의 조건이 성립한다. 따라서 전원선(700)의 폭(Wv)이 수학식 5의 조건을 만족하면 주어진 시간 내에서 역다중화부가 샘플링을 수행할 수 있다.
Figure 112003045086921-pat00009
Figure 112003045086921-pat00010
그리고 위에서 설명한 전원선(700), 데이터선(D1), 신호선(X1) 및 주사선(SE 1∼SEm, EM1∼EMm)의 폭은 각각 다른 선과 교차하는 영역에서의 폭을 의미하며, 이는 아래에서 설명하는 다른 실시예에서도 동일하다.
그런데 수학식 5에 의하면 전원선(700)의 폭(Wv)의 상한이 결정되는데, 전압 강하를 더 개선하기 위해서는 전원선(700)의 폭(Wv)을 수학식 5의 조건보다 더 넓 게 할 필요가 있다. 아래에서는 주어진 시간 내에서 샘플링을 하면서도 전원선(700)의 폭(Wv)을 더 넓힐 수 있는 실시예에 대해서 도 12를 참조하여 상세하게 설명한다.
도 12는 본 발명의 제2 실시예에 따른 역다중화기를 이용한 발광 표시 장치의 개략적인 평면도이다. 도 12에서는 전원선(700)을 표시 영역(100)과 역다중화부(400) 사이에 형성함으로써 전원선(700)의 폭을 늘일 수 있다.
도 12에 나타낸 바와 같이, 본 발명의 제2 실시예에 따른 발광 표시 장치는 전원선(700)의 위치를 제외하면 도 4의 발광 표시 장치와 동일한 구조를 가진다.
자세하게 설명하면, 전원선(700)이 표시 영역(100)과 역다중화부(400) 사이를 통과하도록 가로 방향으로 뻗어 있으며, 세로 방향으로 뻗어 있는 세로선(V1∼Vn)과 연결되어 있다. 이때, 전원선(700)은 데이터선(D1∼D n)과 겹치지 않도록 데이터선(D1∼Dn)과 다른 층, 즉 선택 주사선(SE1∼SEm )이 형성되어 있는 층에 형성될 수 있다. 그리고 전원선(700)의 양 끝은 전원 공급점(730, 740)을 통하여 전원 공급선(710, 720)과 연결되어 있다.
다음, 역다중화부(400)를 예로 들어 본 발명의 제2 실시예에 따른 발광 표시 장치에 대해서 설명한다. 그리고 아래에서는 편의상 역다중화부가 1:2 역다중화를 수행하는 것으로 하여 설명한다.
먼저, 도 12의 발광 표시 장치에 역다중화부가 도 8 내지 도 11의 샘플/홀드 회로로 이루어진 실시예에 대해서 설명한다. 이러한 제2 실시예에서도 제1 실시예 와 마찬가지로, 역다중화기(401)는 한 수평 주기 동안 신호선(X1)을 통하여 시분할되어 인가되는 데이터 전류를 차례로 샘플링한 후, 다음 수평 주기 동안 샘플링한 전류를 데이터선(D1, D2)으로 동시에 인가할 수 있다.
도 4의 발광 표시 장치에서 샘플/홀드 회로를 이용한 1:N 역다중화기를 사용하는 경우에는 전원선(700)에 의해 데이터 구동부(500)가 구동할 부하가 증가하지만, 도 12의 발광 표시 장치에서는 전원선(700)에 의해 역다중화부(400)가 구동할 부하가 증가한다. 본 발명의 제2 실시예에서는 전원선(700)을 표시 영역(100)과 역다중화부(400) 사이에 배치하고, 한 수평 주기 동안 구동해야 할 부하의 크기를 제1 실시예보다 작게 할 수 있는 조건을 설정한다.
이때, 하나의 데이터선(D1)과 m개의 선택 주사선(SE1∼SEm)과 m개의 발광 주사선(EM1∼EMm)에 의해 형성되는 기생 커패시턴스의 크기를 C1, 하나의 데이터선(D1)과 전원선(700)에 의해 형성되는 기생 커패시턴스의 크기를 C3으로 가정한다. 그러면 제2 실시예에서는 한 수평 주기 동안 역다중화부(400)가 하나의 데이터선(D1)에 형성되는 (C1+C3)의 커패시턴스를 구동해야 하며, 제1 실시예에서는 데이터 구동부(500)가 하나의 신호선(X1)에 형성되는 C2의 커패시턴스의 N배를 구동해야 하므로, 수학식 6의 관계가 성립하면 된다.
Figure 112003045086921-pat00011
이때, 앞에서 설명한 것처럼 주사선(SE1∼SEm, EM1∼EMm)과 데이터선(D1) 사이, 전원선(700)과 데이터선(D1) 사이 및 도 4에서의 전원선(700)과 신호선(X1) 사이의 유전율 및 거리가 실질적으로 동일하다. 그러므로 하나의 데이터선(D1)의 폭을 Wd, 하나의 신호선(X1)의 폭을 Wx, 하나의 선택 주사선(SE1)과 하나의 발광 주사선(EM1)의 폭의 합을 Ws, 전원선(700)의 폭을 Wv라 하면, 수학식 6으로부터 수학식 7의 조건이 성립한다. 따라서 전원선(700)의 폭(Wv)을 하한을 수학식 8과 같이 설정할 수 있다.
Figure 112003045086921-pat00012
Figure 112003045086921-pat00013
만약, 수학식 6에서 데이터선(D1)과 전원선(700)에 의한 커패시턴스(C2)와 신호선(X1)과 전원선(700)에 의한 커패시턴스(C3)가 동일하다면 수학식 6 및 8은 각각 수학식 9 및 10과 같이 된다.
Figure 112003045086921-pat00014
Figure 112003045086921-pat00015
이와 같이 제2 실시예에서는 전원선(700)의 폭의 하한이 결정되므로 전압 강하를 개선하기 위해서 전원선(700)의 폭을 적절하게 조절할 수 있다.
다음, 도 12의 발광 표시 장치에서 역다중화부(400)가 아날로그 스위칭 소자로 이루어진 실시예에 대해서 설명한다. 앞에서 설명한 것처럼, 아날로그 스위칭 소자로 이루어진 역다중화기(401)를 사용하여 신호선(X1)으로부터 시분할되어 인가되는 전류 및 전압 형태의 데이터 신호를 데이터선(D1, D2)으로 차례로 인가할 수 있다.
도 12의 발광 표시 장치의 경우에는 전원선(700)과 데이터선(D1)에 의해 추가적인 기생 커패시턴스가 형성되고, 도 4의 발광 표시 장치에서는 전원선(700)과 신호선(X1)에 의해 기생 커패시턴스가 형성된다. 만약, 데이터선(D1)과 신호선(X 1)의 선폭이 동일하다면 도 4와 도 12에서 전원선(700)에 의해 형성되는 커패시턴스가 동일하다.
그런데 1:N 역다중화를 하는 경우에는 데이터선(D1∼Dn)의 개수가 신호선(X1∼Xn/N)의 개수보다 N배 많으므로, 일반적으로 데이터선(D1∼Dn )의 폭을 신호선(X1∼Xn/N)의 폭보다 좁게 형성한다. 이러한 경우에는 데이터선(D1 )과 전원선(700) 사이에서 형성되는 커패시턴스가 신호선(X1)과 전원선(700) 사이에서 형성되는 커패시턴스보다 작다. 이때, 도 4 및 도 12의 발광 표시 장치 모두, 데이터 구동부(500)는 하나의 신호선(X1)과 하나의 아날로그 스위칭 소자(A1) 및 하나의 데이터선(D1)으로 이루어지는 부하를 구동한다. 따라서 신호선(X1)과 데이터선(D 1)을 통하여 화소 회로에 데이터를 기입하는 경우에 데이터선(D1)이나 신호선(X1)에 형성되는 기생 커패시턴스가 작을수록 데이터 기입 시간이 감소하므로, 도 4의 배치보다 도 12의 배치를 사용하는 경우에 데이터 기입 속도가 빨라진다.
다음, 본 발명의 제1 및 제2 실시예에 따른 발광 표시 장치의 화소 영역에 형성되는 화소 회로를 도 13을 참조하여 설명한다. 그리고 도 7에서 설명한 아날로그 스위칭 소자는 전압 및 전류 형태의 데이터 신호를 전달할 수 있으며, 도 8 내지 도 11에서 설명한 샘플/홀드 회로는 전류 형태의 데이터 신호를 전달할 수 있으므로, 도 13에서는 전류 기입형 화소 회로를 예로 들어 설명한다.
도 13은 도 4 및 도 12의 발광 표시 장치의 화소 영역에 형성된 화소 회로의 개략적인 회로도이다.
도 13을 보면, 도 4 및 도 12의 데이터선(D1)에 화소 회로(110)가 연결되어 있다. 도 13의 화소 회로(110)는 데이터선(D1)으로부터 전달되는 전류에 의해 데이터가 기입되며 유기 물질의 전계 발광을 이용하는 화소 회로이다. 이 화소 회로(110)는 4개의 트랜지스터(P1, P2, P3, P4), 커패시터(Cst) 및 발광 소자(OLED)를 포함한다. 도 13에서는 트랜지스터(P1, P2, P3, P4)를 p채널형 전계 효과 트랜지스터로 도시하였다.
트랜지스터(P1)의 소스는 전원 전압(VDD2)에 연결되고, 트랜지스터(P1)의 소스와 게이트 사이에 커패시터(Cst)가 연결되어 있다. 전원 전압(VDD2)은 세로선(V1)에 연결되어 있다. 트랜지스터(P2)는 데이터선(D1)과 트랜지스터(P1)의 게이트 사이에 연결되어, 선택 주사선(SE1)으로부터의 선택 신호에 응답한다. 트랜지스터(P3)는 트랜지스터(P1)의 드레인과 데이터선(D1) 사이에 연결되며 선택 주사선(SE1)으로부터의 선택 신호에 응답하여 트랜지스터(P2)와 함께 트랜지스터(P1)를 다이오드 형태로 연결한다. 트랜지스터(P4)는 트랜지스터(P1)의 드레인과 발광 소자(OLED) 사이에 연결되며 발광 주사선(EM1)으로부터의 발광 신호에 응답하여 트랜지스터(P1)로부터의 전류를 발광 소자(OLED)에 전달한다. 발광 소자(OLED)의 캐소드는 전원 전압(VDD2)보다 작은 전원 전압(VSS3)에 연결되어 있다.
이때, 선택 주사선(SE1)으로부터의 선택 신호에 의해 트랜지스터(P2, P3)가 턴온되면 데이터선(D1)으로부터의 전류가 트랜지스터(P1)의 드레인에 흐르고, 이 전류에 대응하는 트랜지스터(P1)의 소스-게이트 전압이 커패시터(Cst)에 저장된다. 그리고 발광 주사선(EM1)으로부터 발광 신호가 인가되면 트랜지스터(P4)가 턴온되어, 커패시터(Cst)에 저장된 전압에 대응하는 트랜지스터(P1)의 전류(IOLED)가 발광 소자(OLED)에 공급된다. 이 전류에 따라 발광 소자(OLED)는 발광하게 된다.
이와 같이, 화소 회로에서 전원 전압(VDD2)이 세로선(V1)에 의해 공급되며, 세로선(V1)에 전압을 전달하는 전원선(600, 700)이 표시 영역의 상하에 각각 형성되어 있으므로, 세로선(V1)에서의 전압 강하를 줄일 수 있다. 또한, 샘플/홀드 회로를 사용하는 경우에 앞에서 설명한 것처럼 전원선(700)의 폭을 적절히 설정함으로써, 주어진 시간 내에 역다중화기가 전류 형태의 데이터 신호를 샘플링할 수 있다.
그리고 본 발명의 실시예에서는 선택 주사선(SE1∼SEm)과 발광 주사선(EM1∼EMm)의 두 개의 주사선을 사용하였지만, 화소 회로의 발광 시점을 제어할 필요가 없는 경우에는 발광 주사선(EM1∼EMm)이 필요 없다. 이 경우에 수학식 4, 5, 7, 8 및 10에서 폭(Ws)은 선택 주사선(SE1∼SEm)의 폭으로 주어진다. 또한, 화소 회로에서 다른 스위칭 소자의 동작을 제어하기 위해 선택 주사선과 발광 주사선 이외에 다른 주사선이 필요할 수 있으며, 이 경우에 수학식 4, 5, 7, 8 및 10에서 폭(Ws)에는 이 별도의 주사선에 의한 영향이 포함된다.
그리고 본 발명의 실시예에서는 도 8과 같이 샘플/홀드 회로가 연결되는 역다중화기를 중심으로 설명하였지만, 본 발명은 이에 한정되지 않고 샘플/홀드 회로가 다른 형태로 연결되는 역다중화기에도 적용될 수 있다. 아래에서는 도 14 및 도 15를 참조하여 이러한 실시예에 대해서 설명한다.
도 14는 샘플/홀드 회로로 이루어진 역다중화기를 나타내는 도면이며, 도 15 는 도 14의 역다중화기의 구동 타이밍도이다.
예를 들어, 도 14에 나타낸 바와 같이, 1:2 역다중화기에서 샘플/홀드 회로(410, 430)를 직렬로 연결하고 샘플/홀드 회로(420, 440)를 직렬로 연결할 수 있다. 도 15를 보면, T11 기간에 샘플/홀드 회로(410)가 신호선(X1)을 통하여 인가되는 전류를 샘플링하고, 샘플/홀드 회로(430, 440)가 각각 데이터선(D1, D2)을 통하여 전류를 홀딩한다. T12 기간에 샘플/홀드 회로(420)가 신호선(X1)을 통하여 인가되는 전류를 샘플링하고, 샘플/홀드 회로(430, 440)가 각각 데이터선(D1, D2)을 통하여 전류를 홀딩한다. T13 기간에 샘플/홀드 회로(410, 420)가 전류를 홀딩하고 홀딩되는 전류를 샘플/홀드 회로(430, 440)가 샘플링하여 데이터를 저장한다. 그리고 이러한 T11, T12, T13 기간이 하나의 수평 주기에 해당하며, T11, T12, T13 기간이 반복되어 역다중화 동작이 수행된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이 본 발명에 의하면, 역다중화기를 사용한 발광 표시 장치에서 전원 전압을 공급하는 전원선을 추가로 배치함으로써, 세로로 길게 뻗어 있는 세로선에서의 전압 강하를 줄일 수 있으며, 또한 전압 강하가 줄어들므로 화소의 위치에 관 계없이 발광시 휘도를 거의 일정하게 할 수 있다. 그리고 본 발명에서는 전원 공급점을 추가함으로서 전원선과 세로선에서 발생하는 전압 강하를 줄이고, 이에 따라 동작점을 확보하기 위해 전원 전압을 증가시킬 필요가 없으므로 소비 전력을 줄일 수 있다.

Claims (29)

  1. 화면으로 표시되는 표시 영역과 그 바깥의 주변 영역을 포함하는 기판,
    상기 표시 영역에 형성되어 있으며 화상을 나타내는 데이터 신호를 전달하는 복수의 데이터선,
    상기 표시 영역에 형성되어 있으며 상기 데이터선과 전기적으로 연결되어 있는 복수의 화소 회로,
    상기 표시 영역에서 제1 방향으로 뻗어 있으며 상기 화소 회로에 전원 전압을 공급하는 복수의 제1 신호선,
    상기 주변 영역에 형성되어 있는 복수의 제2 신호선,
    상기 복수의 제2 신호선에 전기적으로 연결되어 상기 데이터 신호에 대응하는 제1 신호를 시분할하여 상기 제2 신호선으로 전달하는 데이터 구동부,
    상기 주변 영역에 형성되어 있으며 상기 복수의 제2 신호선으로부터의 상기 제1 신호를 각각 수신하는 복수의 역다중화기를 포함하는 역다중화부,
    상기 주변 영역에서 상기 제1 방향과 실질적으로 교차하는 제2 방향으로 뻗어 있으며 상기 제2 신호선의 제1단과 전기적으로 연결되는 제1 전원선, 그리고
    상기 주변 영역에서 상기 제2 방향으로 뻗어 있으며 상기 제2 신호선의 제2단과 전기적으로 연결되는 제2 전원선을 포함하며,
    상기 역다중화기는 상기 제1 신호선으로부터 상기 제1 신호를 수신하여 적어도 두 개의 상기 데이터선으로 상기 데이터 신호를 전달하는 발광 표시 장치.
  2. 제1항에 있어서,
    상기 제1 전원선은 상기 데이터 구동부와 상기 역다중화부 사이에서 상기 제2 신호선과 절연되어 형성되어 있는 발광 표시 장치.
  3. 제1항에 있어서,
    상기 제1 전원선은 상기 역다중화부와 상기 표시 영역 사이에서 상기 주변 영역으로 연장된 데이터선과 절연되어 형성되어 있는 발광 표시 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 데이터 구동부는 상기 주변 영역에 형성되어 있는 발광 표시 장치.
  5. 제2항 또는 제3항에 있어서,
    상기 역다중화기는, 상기 적어도 두 개의 데이터선 중 제1 데이터선과 상기 제2 신호선 사이에 전기적으로 연결되는 제1 스위칭 소자, 그리고 상기 적어도 두 개의 데이터선 중 제2 데이터선과 상기 제2 신호선 사이에 전기적으로 연결되는 제2 스위칭 소자를 포함하는 발광 표시 장치.
  6. 제2항에 있어서,
    상기 제1 신호와 상기 데이터 신호는 전류 형태로 인가되며,
    상기 역다중화기는 복수의 샘플/홀드 회로를 포함하며, 상기 복수의 샘플/홀드 회로 중 적어도 두 개의 샘플/홀드 회로는 입력단을 통하여 인가되는 전류를 샘플링한 후 상기 샘플링한 전류에 대응하는 전류를 출력단을 통하여 상기 적어도 두 개의 데이터선으로 각각 출력하는 발광 표시 장치.
  7. 제6항에 있어서,
    상기 하나의 데이터선에 형성되는 기생 커패시턴스(C1), 상기 제2 신호선과 상기 제1 전원선 사이에서 형성되는 기생 커패시턴스(C2) 및 상기 하나의 제2 신호선에 대응하는 상기 데이터선의 개수(N) 사이에서
    Figure 112003045086921-pat00016
    가 성립하는 발광 표시 장치.
  8. 제6항에 있어서,
    상기 표시 영역에서 상기 데이터선과 절연되어 교차하는 복수의 제3 신호선을 더 포함하며,
    상기 제1 전원선의 폭(Wv)과 상기 하나의 제2 신호선에 대응하는 상기 데이터선의 개수(N), 상기 데이터선의 폭(Wd), 상기 제2 신호선의 폭(Wx) 및 상기 복수의 제3 신호선의 폭의 총 합(Ws) 사이에서
    Figure 112003045086921-pat00017
    가 성립하는 발광 표시 장치.
  9. 제3항에 있어서,
    상기 역다중화기는 복수의 샘플/홀드 회로를 포함하며, 상기 복수의 샘플/홀드 회로 중 적어도 두 개의 샘플/홀드 회로는 입력단을 통하여 인가되는 전류를 샘플링한 후 상기 샘플링한 전류에 대응하는 전류를 출력단을 통하여 상기 적어도 두 개의 데이터선으로 각각 출력하는 발광 표시 장치.
  10. 제9항에 있어서,
    상기 하나의 데이터선에 형성되는 기생 커패시턴스(C1), 상기 데이터선과 상기 제1 전원선 사이에서 형성되는 기생 커패시턴스(C3) 및 상기 하나의 제2 신호선에 대응하는 상기 데이터선의 개수(N) 사이에서
    Figure 112003045086921-pat00018
    가 성립하는 발광 표시 장치.
  11. 제9항에 있어서,
    상기 표시 영역에서 상기 데이터선과 절연되어 교차하는 복수의 제3 신호선을 더 포함하며,
    상기 제1 전원선의 폭(Wv)과 상기 하나의 제2 신호선에 대응하는 상기 데이터선의 개수(N) 및 상기 복수의 제3 신호선의 폭의 합(Ws) 사이에서
    Figure 112003045086921-pat00019
    가 성립하는 발광 표시 장치.
  12. 제9항에 있어서,
    상기 표시 영역에서 상기 데이터선과 절연되어 교차하는 복수의 제3 신호선을 더 포함하며,
    상기 제1 전원선의 폭(Wv), 상기 하나의 제2 신호선에 대응하는 상기 데이터선의 개수(N), 상기 데이터선의 폭(Wd), 상기 제2 신호선의 폭(Wx) 및 상기 복수의 제3 신호선의 폭의 합(Ws) 사이에서
    Figure 112003045086921-pat00020
    가 성립하는 발광 표시 장치.
  13. 제6항 내지 제12항 중 어느 한 항에 있어서,
    상기 역다중화기는
    상기 제2 신호선에 입력단이 각각 전기적으로 연결되고 상기 적어도 두 개의 데이터선 중 제1 데이터선에 출력단이 각각 전기적으로 연결되는 제1 및 제2 샘플/홀드 회로, 그리고
    상기 제2 신호선에 입력단이 각각 전기적으로 연결되고 상기 적어도 두 개의 데이터선 중 제2 데이터선에 출력단이 각각 전기적으로 연결되는 제3 및 제4 샘플/홀드 회로를 포함하는 발광 표시 장치.
  14. 제6항 내지 제12항 중 어느 한 항에 있어서,
    상기 역다중화기는
    상기 제2 신호선에 입력단이 전기적으로 연결되는 제1 샘플/홀드 회로,
    상기 제1 샘플/홀드 회로의 출력단에 입력단이 전기적으로 연결되고 상기 적어도 두 개의 데이터선 중 제1 데이터선에 출력단이 전기적으로 연결되는 제2 샘플/홀드 회로,
    상기 제2 신호선에 입력단이 전기적으로 연결되는 제3 샘플/홀드 회로, 그리고
    상기 제3 샘플/홀드 회로의 출력단에 입력단이 전기적으로 연결되고 상기 적어도 두 개의 데이터선 중 제2 데이터선에 출력단이 전기적으로 연결되는 제4 샘플/홀드 회로를 포함하는 발광 표시 장치.
  15. 제6항 내지 제12항 중 어느 한 항에 있어서,
    상기 화소는,
    상기 데이터선을 통하여 전달되는 상기 전류 형태의 데이터 신호가 흐르는 트랜지스터,
    상기 트랜지스터의 소스와 게이트 사이에 전기적으로 연결되며 상기 트랜지스터에 흐르는 전류에 대응하는 전압이 저장되는 커패시터, 그리고
    상기 커패시터에 저장된 전압에 따라 상기 트랜지스터에 흐르는 전류에 대응하여 발광하는 발광 소자를 포함하는 발광 표시 장치.
  16. 제15항에 있어서,
    상기 발광 소자는 유기 물질의 전계 발광을 이용하는 발광 소자인 발광 표시 장치.
  17. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 전원선의 양단에 각각 전기적으로 연결되어 상기 전원 전압을 전달하는 제1 및 제2 전원 공급선, 그리고
    상기 제2 전원선의 양단에 각각 전기적으로 연결되어 상기 전원 전압을 전달하는 제3 및 제4 전원 공급선을 더 포함하는 발광 표시 장치.
  18. 화면으로 표시되는 표시 영역과 그 바깥의 주변 영역을 포함하는 기판,
    상기 표시 영역에 형성되어 있으며 화상을 나타내는 데이터 신호를 전달하는 복수의 데이터선,
    상기 표시 영역에 형성되어 있으며 상기 데이터선과 전기적으로 연결되어 있는 복수의 화소 회로,
    상기 표시 영역에 형성되어 있으며 상기 화소 회로에 전원 전압을 공급하는 복수의 제1 신호선,
    상기 주변 영역에 형성되어 있으며 상기 복수의 데이터선 중 적어도 두 개의 데이터선에 각각 전기적으로 연결되는 복수의 역다중화기를 포함하는 역다중화부,
    상기 역다중화부와 상기 표시 영역 사이에서 상기 주변 영역으로 연장된 데이터선과 절연되어 교차하는 방향으로 형성되어, 상기 제1 신호선의 제1단으로 상 기 전원 전압을 전달하는 제1 전원선, 그리고
    상기 역다중화부와 전기적으로 연결되어 상기 역다중화기에 상기 데이터 신호에 대응하는 제1 신호를 시분할하여 전달하는 데이터 구동부를 포함하며,
    상기 역다중화기는 상기 데이터 구동부로부터의 상기 제1 신호를 수신하여 상기 적어도 두 개의 데이터선으로 상기 데이터 신호를 전달하는 발광 표시 장치.
  19. 제18항에 있어서,
    상기 역다중화부는, 시분할되어 인가되는 상기 제1 신호를 상기 적어도 두 개의 데이터선으로 순차적으로 전달하는 발광 표시 장치.
  20. 제18항에 있어서,
    상기 데이터 신호 및 제1 신호는 전류 형태의 신호이며,
    상기 역다중화부는, 한 수평 주기 동안 순차적으로 인가되는 상기 제1 신호를 순차적으로 샘플링한 후 다음 수평 주기 동안 상기 적어도 두 개의 데이터선으로 샘플링한 신호를 동시에 인가하는 발광 표시 장치.
  21. 제18항에 있어서,
    상기 제2 전원선과 상기 하나의 데이터선 사이에서 형성되는 기생 커패시턴스은, 상기 하나의 데이터선에 형성되는 기생 커패시턴스를 상기 하나의 역다중화기에 대응하는 상기 데이터선의 개수와 1 사이의 차로 나눈 값보다 큰 발광 표시 장치.
  22. 제18항에 있어서,
    상기 표시 영역에서 상기 데이터선과 절연되어 교차하는 복수의 제2 신호선을 더 포함하며,
    상기 제1 전원선의 폭은, 상기 복수의 제2 신호선의 폭의 총합을, 상기 하나의 역다중화기에 대응하는 상기 데이터선의 개수와 1 사이의 차로 나눈 값보다 큰 발광 표시 장치.
  23. 제18항에 있어서,
    상기 표시 영역에서 상기 데이터선과 절연되어 교차하는 복수의 제2 신호선 및 상기 데이터 구동부와 상기 복수의 역다중화기 사이에 각각 전기적으로 연결되는 복수의 제3 신호선을 더 포함하며,
    상기 제1 전원선의 폭은, 상기 하나의 데이터선의 폭과 상기 복수의 제2 신호선의 폭의 총합 사이의 곱을, 상기 제3 신호선에 대응하는 상기 데이터선의 개수와 상기 제3 신호선의 폭 사이의 곱과 1 사이의 차로 나눈 값보다 큰 발광 표시 장치.
  24. 제18항 내지 제23항 중 어느 한 항에 있어서,
    상기 주변 영역에서 상기 제1 전원선과 실질적으로 나란한 방향으로 형성되 며, 상기 제1 신호선의 제2단으로 상기 전원 전압을 전달하는 제2 전원선을 더 포함하며,
    상기 제1 전원선의 양단 및 상기 제2 전원선의 양단에 각각 외부로부터 상기 전원 전압이 공급되는 발광 표시 장치.
  25. 화면으로 표시되는 표시 영역과 그 바깥의 주변 영역을 포함하는 기판,
    상기 표시 영역에 형성되어 있으며 화상을 나타내는 데이터 신호를 전달하는 복수의 데이터선,
    상기 표시 영역에 형성되어 있으며 상기 데이터선과 전기적으로 연결되어 있는 복수의 화소 회로,
    상기 표시 영역에 형성되어 있으며 상기 화소 회로에 전원 전압을 공급하는 복수의 제1 신호선,
    상기 주변 영역에 형성되어 있으며 상기 복수의 데이터선 중 적어도 두 개의 데이터선에 각각 전기적으로 연결되는 복수의 역다중화기를 포함하는 역다중화부,
    상기 주변 영역에 형성되어 있으며 상기 복수의 역다중화기에 각각 전기적으로 연결되는 복수의 제2 신호선,
    상기 제2 신호선과 전기적으로 연결되어 상기 제2 신호선에 상기 데이터 신호에 대응하는 제1 신호를 시분할하여 전달하는 데이터 구동부, 그리고
    상기 역다중화부와 상기 데이터 구동부 사이에서 상기 제2 신호선과 절연되어 교차하는 방향으로 형성되어, 상기 제1 신호선의 제1단으로 상기 전원 전압을 전달하는 제1 전원선을 포함하며,
    상기 역다중화기는 상기 데이터 구동부로부터 상기 제2 신호선을 통하여 상기 제1 신호를 수신하여 상기 적어도 두 개의 데이터선으로 상기 데이터 신호를 전달하는 발광 표시 장치.
  26. 제25항에 있어서,
    상기 데이터 신호 및 제1 신호는 전류 형태의 신호이며,
    상기 역다중화부는, 한 수평 주기 동안 순차적으로 인가되는 상기 제1 신호를 순차적으로 샘플링한 후 다음 수평 주기 동안 상기 적어도 두 개의 데이터선으로 샘플링한 신호를 동시에 인가하는 발광 표시 장치.
  27. 제26항에 있어서,
    상기 제2 신호선과 상기 제1 전원선 사이에서 형성되는 기생 커패시턴스는 상기 하나의 데이터선에 형성되는 기생 커패시턴스를 상기 하나의 제2 신호선에 대응하는 상기 데이터선의 개수로 나눈 값보다 작은 발광 표시 장치.
  28. 제26항에 있어서,
    상기 표시 영역에서 상기 데이터선과 절연되어 교차하는 복수의 제3 신호선을 더 포함하며,
    상기 제1 전원선의 폭은, 상기 하나의 데이터선의 폭과 상기 복수의 제3 신 호선의 폭의 총합 사이의 곱을 상기 하나의 제2 신호선에 대응하는 상기 데이터선의 개수와 상기 제2 신호선의 폭 사이의 곱으로 나눈 값보다 작은 발광 표시 장치.
  29. 제25항 내지 제28항 중 어느 한 항에 있어서,
    상기 주변 영역에서 상기 제1 전원선과 실질적으로 나란한 방향으로 형성되며, 상기 제1 신호선의 제2단으로 상기 전원 전압을 전달하는 제2 전원선을 더 포함하며,
    상기 제1 전원선의 양단 및 상기 제2 전원선의 양단에 각각 외부로부터 상기 전원 전압이 공급되는 발광 표시 장치.
KR1020030085076A 2003-11-27 2003-11-27 역다중화기를 이용한 발광 표시 장치 Expired - Lifetime KR100589376B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030085076A KR100589376B1 (ko) 2003-11-27 2003-11-27 역다중화기를 이용한 발광 표시 장치
JP2004167513A JP4324021B2 (ja) 2003-11-27 2004-06-04 逆多重化器を用いる発光表示装置
US10/987,410 US7502019B2 (en) 2003-11-27 2004-11-12 Light emitting display device using demultiplexer
CNB2004100997613A CN100405439C (zh) 2003-11-27 2004-11-29 使用多路分解器的发光显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030085076A KR100589376B1 (ko) 2003-11-27 2003-11-27 역다중화기를 이용한 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20050051309A KR20050051309A (ko) 2005-06-01
KR100589376B1 true KR100589376B1 (ko) 2006-06-14

Family

ID=34617310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030085076A Expired - Lifetime KR100589376B1 (ko) 2003-11-27 2003-11-27 역다중화기를 이용한 발광 표시 장치

Country Status (4)

Country Link
US (1) US7502019B2 (ko)
JP (1) JP4324021B2 (ko)
KR (1) KR100589376B1 (ko)
CN (1) CN100405439C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102737577A (zh) * 2011-04-08 2012-10-17 三星移动显示器株式会社 有机发光显示器及其驱动方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100589381B1 (ko) 2003-11-27 2006-06-14 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치 및 그 구동 방법
KR100600350B1 (ko) 2004-05-15 2006-07-14 삼성에스디아이 주식회사 역다중화 및 이를 구비한 유기 전계발광 표시 장치
TWI275056B (en) * 2005-04-18 2007-03-01 Wintek Corp Data multiplex circuit and its control method
TWI296111B (en) * 2005-05-16 2008-04-21 Au Optronics Corp Display panels, and electronic devices and driving methods using the same
JP4830367B2 (ja) * 2005-06-27 2011-12-07 ソニー株式会社 階調表現デバイスの駆動方法
KR100666646B1 (ko) 2005-09-15 2007-01-09 삼성에스디아이 주식회사 유기전계발광표시장치 및 유기전계발광표시장치의 구동방법
US20070090385A1 (en) * 2005-10-21 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2007232795A (ja) * 2006-02-27 2007-09-13 Hitachi Displays Ltd 有機ｅｌ表示装置
JP5023271B2 (ja) * 2006-02-27 2012-09-12 株式会社ジャパンディスプレイイースト 有機ｅｌ表示装置
KR100740133B1 (ko) 2006-07-31 2007-07-16 삼성에스디아이 주식회사 발광 표시 장치
US20080180369A1 (en) * 2007-01-26 2008-07-31 Tpo Displays Corp. Method for Driving a Display Panel and Related Apparatus
US20080238336A1 (en) * 2007-03-29 2008-10-02 Hong Kong Applied Science And Technology Research Back-Light Devices and Displays Incorporating Same
KR20090090117A (ko) * 2008-02-20 2009-08-25 삼성모바일디스플레이주식회사 디멀티플렉서 및 이를 이용한 유기전계발광 표시장치
WO2009122998A1 (ja) * 2008-03-31 2009-10-08 富士電機ホールディングス株式会社 面発光表示装置
KR101034718B1 (ko) * 2009-10-13 2011-05-17 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101113451B1 (ko) * 2009-12-01 2012-02-29 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
CN103927968B (zh) * 2013-06-18 2016-12-28 上海天马微电子有限公司 一种oled显示装置
KR102195166B1 (ko) * 2013-12-26 2020-12-24 엘지디스플레이 주식회사 탑 에미션 방식의 유기 발광 표시 장치 및 탑 에미션 방식의 유기 발광 표시 장치 제조 방법
CN104409046A (zh) * 2014-12-18 2015-03-11 京东方科技集团股份有限公司 显示阵列基板、补偿方法、显示面板和显示装置
CN106125375B (zh) 2016-08-31 2019-05-21 武汉华星光电技术有限公司 一种阵列基板
KR101922075B1 (ko) * 2016-10-31 2018-11-26 엘지디스플레이 주식회사 디스플레이 장치
CN106531067B (zh) * 2016-12-23 2019-08-30 上海天马有机发光显示技术有限公司 一种像素电路及其显示装置
CN106847151B (zh) * 2017-01-06 2019-11-19 昆山工研院新型平板显示技术中心有限公司 一种集成电路及手机和显示器
CN108630146B (zh) * 2018-05-14 2019-11-12 上海天马有机发光显示技术有限公司 阵列基板的驱动方法、有机发光显示面板和显示装置
EP4047662B1 (en) * 2019-11-15 2024-07-03 BOE Technology Group Co., Ltd. Array substrate and display device
JP7528436B2 (ja) * 2019-12-23 2024-08-06 セイコーエプソン株式会社 表示装置および電子機器
CN111833796B (zh) * 2020-07-23 2023-06-23 Oppo广东移动通信有限公司 显示屏、终端及显示方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074551A (ko) * 1999-05-21 2000-12-15 구본준 데이터라인 구동방법 및 그를 이용한 액정 표시장치
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US20020033718A1 (en) 2000-07-07 2002-03-21 Seiko Epson Corporation Circuit, driver circuit, organic electroluminescent display device electro-optical device, electronic apparatus, method of controlling the current supply to an organic electroluminescent pixel, and method for driving a circuit
KR20030094043A (ko) * 2002-05-31 2003-12-11 소니 가부시끼 가이샤 표시 장치 및 휴대 단말기

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963860A (en) * 1988-02-01 1990-10-16 General Electric Company Integrated matrix display circuitry
JPH02124624A (ja) * 1988-07-04 1990-05-11 Toshiba Corp インバータ回路及び該回路を用いたチョッパ型コンパレータ回路
JPH0389546A (ja) * 1989-08-31 1991-04-15 Fujitsu Ltd 半導体集積回路
JPH03109766A (ja) * 1989-09-25 1991-05-09 Nec Corp 半導体集積回路装置
US5510807A (en) * 1993-01-05 1996-04-23 Yuen Foong Yu H.K. Co., Ltd. Data driver circuit and associated method for use with scanned LCD video display
US6281891B1 (en) * 1995-06-02 2001-08-28 Xerox Corporation Display with array and multiplexer on substrate and with attached digital-to-analog converter integrated circuit having many outputs
JP2001343946A (ja) * 2000-05-31 2001-12-14 Alps Electric Co Ltd 液晶表示装置およびその駆動方法
JP4593740B2 (ja) * 2000-07-28 2010-12-08 ルネサスエレクトロニクス株式会社 表示装置
JP2002108252A (ja) * 2000-09-29 2002-04-10 Sanyo Electric Co Ltd エレクトロルミネセンス表示パネル
JP2003195815A (ja) * 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
US7193619B2 (en) * 2001-10-31 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
JP2003177680A (ja) * 2001-12-12 2003-06-27 Sanyo Electric Co Ltd 表示装置
JP3800404B2 (ja) 2001-12-19 2006-07-26 株式会社日立製作所 画像表示装置
JP2003202836A (ja) * 2001-12-28 2003-07-18 Pioneer Electronic Corp 表示パネルの駆動装置及び駆動方法
JP3995504B2 (ja) 2002-03-22 2007-10-24 三洋電機株式会社 有機ｅｌディスプレイ装置
KR100477986B1 (ko) 2002-04-12 2005-03-23 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 이의 구동방법
JP4165120B2 (ja) * 2002-05-17 2008-10-15 株式会社日立製作所 画像表示装置
JP3758039B2 (ja) * 2002-06-10 2006-03-22 セイコーエプソン株式会社 駆動回路及び電気光学装置
JP3700714B2 (ja) * 2002-06-21 2005-09-28 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100828513B1 (ko) * 2002-07-05 2008-05-13 삼성전자주식회사 유기전계발광 패널과 이를 갖는 유기전계발광 장치
JP2004226543A (ja) * 2003-01-21 2004-08-12 Sharp Corp 表示装置
JP4963155B2 (ja) * 2003-06-13 2012-06-27 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP4593179B2 (ja) * 2003-06-17 2010-12-08 株式会社半導体エネルギー研究所 表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
KR20000074551A (ko) * 1999-05-21 2000-12-15 구본준 데이터라인 구동방법 및 그를 이용한 액정 표시장치
US20020033718A1 (en) 2000-07-07 2002-03-21 Seiko Epson Corporation Circuit, driver circuit, organic electroluminescent display device electro-optical device, electronic apparatus, method of controlling the current supply to an organic electroluminescent pixel, and method for driving a circuit
KR20030094043A (ko) * 2002-05-31 2003-12-11 소니 가부시끼 가이샤 표시 장치 및 휴대 단말기

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102737577A (zh) * 2011-04-08 2012-10-17 三星移动显示器株式会社 有机发光显示器及其驱动方法
CN102737577B (zh) * 2011-04-08 2016-09-28 三星显示有限公司 有机发光显示器及其驱动方法
US9691323B2 (en) 2011-04-08 2017-06-27 Samsung Display Co., Ltd. Organic light emitting display and method of driving the same

Also Published As

Publication number Publication date
CN1658262A (zh) 2005-08-24
JP2005157269A (ja) 2005-06-16
KR20050051309A (ko) 2005-06-01
CN100405439C (zh) 2008-07-23
JP4324021B2 (ja) 2009-09-02
US7502019B2 (en) 2009-03-10
US20050117410A1 (en) 2005-06-02

Similar Documents

Publication Publication Date Title
KR100589376B1 (ko) 역다중화기를 이용한 발광 표시 장치
KR100589381B1 (ko) 역다중화기를 이용한 표시 장치 및 그 구동 방법
US11233113B2 (en) Light-emitting diode displays
KR100578911B1 (ko) 전류 역다중화 장치 및 이를 이용한 전류 기입형 표시 장치
KR100578913B1 (ko) 역다중화기를 이용한 표시 장치 및 그 구동 방법
US20190304360A1 (en) Display device
KR100578914B1 (ko) 역다중화기를 이용한 표시 장치
US8907874B2 (en) Display apparatus
US6933756B2 (en) Electronic circuit, method of driving electronic circuit, electronic device, electro-optical device, method of driving electro-optical device, and electronic apparatus
US9047813B2 (en) Pixel circuit, display device, electronic apparatus, and method of driving pixel circuit
JP2004062041A (ja) 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器
EP4425474A1 (en) Gate driving panel circuit, display panel and display device
KR100749487B1 (ko) 전류 샘플/홀드 회로 및 이를 이용한 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20031127

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20040721

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20031127

Comment text: Patent Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060524

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060607

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060608

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090528

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100527

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110527

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20120601

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130530

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140530

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150601

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20160530

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20170601

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20190529

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20200527

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20210601

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20220523

Start annual number: 17

End annual number: 17

PR1001 Payment of annual fee

Payment date: 20230524

Start annual number: 18

End annual number: 18

PC1801 Expiration of term

Termination date: 20240527

Termination category: Expiration of duration