CN108630146B - 阵列基板的驱动方法、有机发光显示面板和显示装置 - Google Patents

Abstract

本发明提供了一种阵列基板的驱动方法、有机发光显示面板和显示装置，所述阵列基板包括多条扫描线、多条数据线、阵列排布的多个子像素驱动电路、多个多路分解器和驱动芯片，各所述多路分解器与第1数据线至第n数据线连接，n为大于或等于2的整数，所述驱动方法包括：所述驱动芯片控制所述多路分解器依次向所述第1数据线至所述第n数据线提供数据信号，其中，至少向所述第n数据线提供数据信号的时段与数据写入时段重叠，所述数据写入时段包括在一行子像素驱动电路的扫描时段之内，基于此，可以相对延长数据写入时段的时长，从而使得阈值抓取时间够充分，能够适用于高像素的阵列基板。

Description

阵列基板的驱动方法、有机发光显示面板和显示装置

技术领域

本发明涉及显示设备技术领域，更具体地说，涉及一种阵列基板的驱动方法、有机发光显示面板和显示装置。

背景技术

OLED(Organic Light-Emitting Diode，OLED)显示器由于具有成本低、能耗低、自发光、宽视角以及响应速度快等优点，因此，已经被广泛应用在手机、PDA、数码相机等平板显示领域。

现有的OLED显示器的阵列基板包括多条扫描线、多条数据线、多个子像素驱动电路、栅极驱动电路和驱动芯片等，栅极驱动电路通过扫描线向子像素驱动电路提供扫描信号，驱动芯片通过数据线向子像素驱动电路提供数据信号，子像素驱动电路在扫描信号和数据信号的驱动下，向对应的子像素即发光二极管提供驱动电流，以驱动该子像素发光。

现有技术中，为了减小驱动芯片的面积，实现显示屏的窄边框化，如图1所示，图1为现有的一种多路分解器电路的结构示意图，驱动芯片10与多个多路分解器(Demux)11相连，通过每个多路分解器11向n条数据线D1～Dn提供数据信号，n为大于或等于2的整数。具体地，在初始化时段T1结束之后、数据写入时段T2开始之前，驱动芯片10控制多路分解器11中的多个开关CKH1～CKHn依次开启，以向与该多路分解器11相连的多条数据线D1～Dn依次提供数据信号，如图2所示，图2为现有的阵列基板的一种驱动信号时序图，其中，一行子像素驱动电路的扫描时段包括初始化时段T1、数据写入时段T2和发光时段T3。

但是，随着显示器的像素越来越高，即随着子像素的行数和列数越来越多，在一帧画面扫描时间不变的情况下，一行子像素驱动电路的扫描时间越来越短，从而导致阈值抓取时间变短，即导致数据写入时段T2变短，不利于画面的显示。也就是说，现有的阵列基板的驱动方式不适用于高像素的阵列基板。基于此，何种驱动方式适用于高像素的阵列基板，是本领域技术人员亟待解决的问题之一。

发明内容

有鉴于此，本发明提供了一种阵列基板的驱动方法、有机发光显示面板和显示装置，以解决现有的OLED阵列基板的驱动方式不适用于高像素阵列基板的问题。

为实现上述目的，本发明提供如下技术方案：

一种阵列基板的驱动方法，所述阵列基板包括多条扫描线、多条数据线、阵列排布的多个子像素驱动电路、多个多路分解器和驱动芯片，各所述多路分解器与第1数据线至第n数据线连接，n为大于或等于2的整数，包括：

所述驱动芯片控制所述多路分解器依次向所述第1数据线至所述第n数据线提供数据信号，其中，至少向所述第n数据线提供数据信号的时段与数据写入时段重叠，所述数据写入时段包括在一行子像素驱动电路的扫描时段之内，且所述数据写入时段与向所述第1数据线至所述第n数据线提供数据信号的时段不完全重叠。

一种有机发光显示面板，包括阵列基板和与所述阵列基板相对设置的封装基板，所述阵列基板采用如上任一项所述的驱动方法驱动。

一种有机发光显示装置，包括如上所述的有机发光显示面板。

与现有技术相比，本发明所提供的技术方案具有以下优点：

本发明所提供的阵列基板的驱动方法、有机发光显示面板和显示装置，驱动芯片控制多路分解器依次向第1数据线至第n数据线提供数据信号，其中，至少向第n数据线提供数据信号的时段与数据写入时段重叠，数据写入时段包括在一行子像素驱动电路的扫描时段之内，基于此，可以相对延长数据写入时段的时长，从而使得阈值抓取时间够充分，能够适用于高像素的阵列基板。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有的一种多路分解器电路的结构示意图；

图2为现有的阵列基板的一种驱动信号时序图；

图3为本发明实施例提供的一种阵列基板的结构示意图；

图4为图3所示阵列基板的部分像素结构示意图；

图5a为图3所示的阵列基板的一种驱动信号时序图；

图5b为图3所示的阵列基板的另一种驱动信号时序图；

图6为本发明实施例提供的一种子像素驱动电路的结构示意图；

图7为图3所示的阵列基板的另一种驱动信号时序图；

图8为本发明实施例提供的另一种阵列基板的结构示意图；

图9为图8所示的阵列基板的部分像素结构示意图；

图10为图8所示的阵列基板的一种驱动信号时序图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种阵列基板的驱动方法，应用于OLED显示器件的阵列基板。

如图3所示，图3为本发明实施例提供的一种阵列基板的结构示意图，该阵列基板包括多条沿第一方向X延伸的扫描线、多条沿第二方向Y延伸的数据线、发光控制线EMIT、阵列排布的多个子像素驱动电路、多个多路分解器31和驱动芯片32，每个多路分解器31都包括n个开关，这n个开关分别与n条数据线即第1数据线至第n数据线连接，n为大于或等于2的整数。本实施例的附图中仅以n等于3为例进行说明，但并不仅限于此。

本实施例中，多个子像素驱动电路至少包括第一子像素驱动电路301、第二子像素驱动电路302和第三子像素驱动电路303。第n数据线与沿第n数据线延伸方向依次排列的多个第二子像素驱动电路302相连。第1数据线至第n-1数据线中任一数据线与沿数据线延伸方向交替排列的第一子像素驱动电路301和第三子像素驱动电路303相连。

如图3所示，每个多路分解器31都包括3个开关CKH1～CKH3，这3个开关CKH1～CKH3分别与第1数据线D1至第3数据线D3连接，并且，第3数据线D3与沿第3数据线D3延伸方向Y依次排列的多个第二子像素驱动电路302相连，第1数据线D1与沿第1数据线D1延伸方向Y交替排列的第一子像素驱动电路301和第三子像素驱动电路303相连，第2数据线D2与沿第2数据线D2延伸方向Y交替排列的第三子像素驱动电路303和第一子像素驱动电路301相连。需要说明的是，同一行子像素驱动电路中，第一子像素驱动电路301、第二子像素驱动电路302和第三子像素驱动电路303依次排布，也就是说，同一行子像素驱动电路中，与第1数据线D1和第2数据线D2相连的子像素驱动电路不同。

本实施例中，如图4所示，图4为图3所示阵列基板的部分像素结构示意图，阵列基板包括多个像素4，多个像素4沿数据线延伸方向Y依次排列，每个像素4至少包括沿数据线延伸方向Y依次排列的第一颜色子像素41、第二颜色子像素42和第三颜色子像素43，相邻两列像素的子像素在扫描线的延伸方向X上交错排布，例如，第2列的第一个子像素43与第1列的第一个子像素41和第二个子像素42交错排布。

其中，第一子像素驱动电路301用于向第一颜色子像素41提供电流，驱动第一颜色子像素41发光；第二子像素驱动电路302用于向第二颜色子像素42提供电流，驱动第二颜色子像素42发光；第三子像素驱动电路303用于向第三颜色子像素43提供电流，驱动第三颜色子像素43发光。

如图4所示，本实施例中的第一颜色子像素41为红色子像素R，第二颜色子像素42为绿色子像素G，第三颜色子像素43为蓝色子像素B，当然，本发明并不仅限于此，在其他实施例中，第一颜色子像素41还可以为蓝色子像素B，第二颜色子像素42为绿色子像素G，第三颜色子像素43还可以为红色子像素R，在此不再赘述。

本实施例中，如图3所示，扫描线包括第一扫描线SCAN1和第二扫描线SCAN2，第一扫描线SCAN1向一行子像素驱动电路提供第一扫描信号，第二扫描线SCAN2向该行子像素驱动电路提供第二扫描信号，发光控制线EMIT向一行子像素驱动电路提供发光控制信号，一条数据线向一列子像素驱动电路提供数据信号。

需要说明的是，本发明实施例中相邻的两行子像素驱动电路共用扫描线，也就是说，相邻两行子像素驱动电路之间的扫描线既是上一行子像素驱动电路的第二扫描线SCAN2，又是下一行子像素驱动电路的第一扫描线SCAN1。当然，本发明并不仅限于此，在其他实施例中，相邻两行子像素驱动电路也可以不共用扫描线，即相邻两行子像素驱动电路之间具有两条扫描线，一条扫描线是上一行子像素驱动电路的第二扫描线SCAN2，另一条扫描线是下一行子像素驱动电路的第一扫描线SCAN1。

此外，本实施例中的阵列基板还包括栅极驱动电路等，栅极驱动电路用于向扫描线输入扫描信号、向发光控制线EMIT输入发光控制信号，在此不再赘述。

基于此，本实施例提供的阵列基板的驱动方法包括：

驱动芯片32控制多路分解器31依次向第1数据线至第n数据线提供数据信号，其中，至少向第n数据线提供数据信号的时段与数据写入时段T2重叠，该数据写入时段T2包括在一行子像素驱动电路的扫描时段之内，且所述数据写入时段与向所述第1数据线至所述第n数据线提供数据信号的时段不完全重叠。

可选地，一行子像素驱动电路的扫描时段包括初始化时段T1和数据写入时段T2；仅向第n数据线提供数据信号的时段与数据写入时段T2重叠。本实施例中仅以n等于3为例进行说明，但并不仅限于此，如图5a所示，图5a为图3所示的阵列基板的一种驱动信号时序图，向第3数据线D3提供数据信号的时段T23与数据写入时段T2重叠。

当然，本发明并不仅限于此，在其他实施例中，可以是向第n-1数据线和第n数据线提供数据信号的时段与数据写入时段T2重叠，如图5b所示，图5b为图3所示的阵列基板的另一种驱动信号时序图，向第2数据线提供数据信号的时段T22和向第3数据线提供数据信号的时段T23都与数据写入时段T2重叠。

进一步地，如图5a所示，本实施例中的数据写入时段T2完全覆盖向第n数据线即第3数据线D3提供数据信号的时段T23。当然，本发明并不仅限于此，在其他实施例中，数据写入时段T2可以完全覆盖向第n数据线即第3数据线D3提供数据信号的时段T23，部分覆盖向第n-1数据线即第2数据线D2提供数据信号的时段T22，不覆盖向第1数据线D1提供数据信号的时段T21。或者，数据写入时段T2可以完全覆盖向第n数据线即第3数据线D3提供数据信号的时段T23和向第n-1数据线即第2数据线D2提供数据信号的时段T22，部分覆盖向第n-2数据线即第1数据线D1提供数据信号的时段T21。

需要说明的是，本发明实施例中的数据写入时段T2与向第1数据线至第n数据线提供数据信号的时段不完全重叠，也就是说，本实施例中的数据写入时段T2可以部分覆盖向第1数据线提供数据信号的时段、完全覆盖向第2数据线至第n数据线提供数据信号的时段，但不可以完全覆盖向第1数据线至第n数据线提供数据信号的时段。

下面结合子像素驱动电路的结构对阵列基板的驱动方法进行说明，参考图6和图5a，图6为本发明实施例提供的一种子像素驱动电路的结构示意图，该子像素驱动电路包括第一晶体管M1至第七晶体管M7以及存储电容Cst。本实施例中仅以图6所示的子像素驱动电路为例进行说明，本发明中子像素驱动电路的结构并不仅限于此。

在初始化时段T1，发光控制线EMIT输入高电平、第一扫描线SCAN1输入低电平、第二扫描线SCAN2输入高电平，使得第五晶体管M5导通，电压VREF通过第五晶体管M5传输到N1节点，使得第三晶体管M3栅极和存储电容Cst一端的电位为VREF。其中，VREF小于VDATA。

在初始化时段T1结束之后、数据写入时段T2开始之前，发光控制线EMIT、第一扫描线SCAN1和第二扫描线SCAN2都输入高电平，并且，在T21时段，驱动芯片32控制多路分解器31中的开关CKH1导通，驱动芯片32输出的数据信号通过信号线S1/S2/S3以及导通的开关CKH1向第1数据线D1提供数据信号，使得第1数据线D1的数据电容器开始充电；在T22时段，驱动芯片32控制多路分解器31中的开关CKH2导通，驱动芯片32输出的数据信号通过信号线S1/S2/S3以及导通的开关CKH2向第2数据线D2提供数据信号，使得第2数据线D2的数据电容器开始充电。

在数据写入时段T2开始之后，在T23时段，驱动芯片32控制多路分解器31中的开关CKH3导通，驱动芯片32输出的数据信号通过信号线S1/S2/S3以及导通的开关CKH3向第3数据线D3提供数据信号，使得第3数据线D3直接向对应的一列第二子像素驱动电路302的VDATA端传输数据信号。

也就是说，在数据写入时段T2开始之后，即发光控制线EMIT输入高电平、第一扫描线SCAN1输入高电平、第二扫描线SCAN2输入低电平之后，第二晶体管M2、第四晶体管M4、第七晶体管M7导通，第五晶体管M5关闭，第1数据线D1的数据电容器向第1数据线D1对应连接的一列子像素驱动电路的VDATA端输入数据信号，第2数据线D2的数据电容器向第2数据线D2对应连接的一列子像素驱动电路的VDATA端输入数据信号，第3数据线D3直接向第3数据线D3对应连接的一列子像素驱动电路的VDATA端输入数据信号；VDATA端的数据信号通过第二晶体管M2输入到第三晶体管M3的漏极即N2节点，由于第三晶体管M3栅极的电压在初始化时段T1初始化为VREF，而VREF小于VDATA，因此，使得第三晶体管M3导通。当第三晶体管M3导通时，N2节点的电压VDATA传输到N3节点，从而使得N3节点通过导通的第四晶体管M4提供给N1节点即存储电容Cst的一侧，使得存储电容Cst的电压与数据信号的电压相同。

在发光时段T3，发光控制线EMIT输入低电平、第一扫描线SCAN1和第二扫描线SCAN2输入高电平，第二晶体管M2、第五晶体管M4、第六晶体管M7关闭，第一晶体管M1和第六晶体管M6导通，N4节点的电位VREF将N3节点的电位拉低，即将第三晶体管M3源极的电位拉低，由于第三晶体管M3栅极电位为VDATA，且VREF小于VDATA，因此，第三晶体管M3导通，将存储电容Cst中的电压转换为对应的电流提供给发光二极管即子像素，使其发光。

需要说明的是，若上述子像素驱动电路为第一子像素驱动电路301，则发光的子像素为第一颜色子像素41；若上述子像素驱动电路为第二子像素驱动电路302，则发光的子像素为第二颜色子像素42；若上述子像素驱动电路为第三子像素驱动电路303，则发光的子像素为第三颜色子像素43。

本发明实施例提供的其他驱动方法，如图5b所示的驱动方法的原理与上述原理相同，在此不再赘述。

由于第一颜色子像素41即红色子像素R、第二颜色子像素42即绿色子像素G和第三颜色子像素43即蓝色子像素B的发光材料的发光效率不同，因此，使得红色子像素R、绿色子像素G和蓝色子像素B的数据信号损耗不同。通常蓝色子像素B发光材料的发光效率最低，使得损耗最大。这样就会导致通过数据电容器向子像素驱动电路充电时，蓝色子像素B的负载过大，会使VDATA端的高低电平切换时间不够，导致亮度有偏差。基于此，本发明实施例将通过数据电容器充电的蓝色子像素B和红色子像素R的负载减小，即使得像素版图中蓝色子像素B和红色子像素R的数据线线宽与绿色子像素G的数据线线宽区别设计。

基于此，本实施例中第n数据线的宽度大于第1数据线至第n-1数据线中任一数据线的宽度。可选地，第n数据线的宽度为3.5～4μm，包括端点值；第1数据线至第n-1数据线中任一数据线的宽度为2～3μm，包括端点值。

如图3所示，第3数据线D3的宽度大于第1数据线D1的宽度，且第3数据线D3的宽度大于至第2数据线D2的宽度。并且，第3数据线的宽度为3.5～4μm，包括端点值；第1数据线至第2数据线中任一数据线的宽度为2～3μm，包括端点值。同时，可将开关CKH1和开关CKH2的导通时间延长，使得第1数据线D1的充电时段T21和第2数据线D2的充电时段T22也与数据写入时段T2交叠，如数据写入时段T2完全覆盖时段T23和T22、部分覆盖时段T21，以进一步减小亮度偏差。

由于第1数据线和第2数据线都与红色子像素R和蓝色子像素B相连，对于相邻的两行子像素而言，一行子像素中的红色子像素R与第1数据线相连，另一行子像素中的红色子像素R与第2数据线相连，因此，为了避免相邻两行的红色子像素R的充电时间不一致以及蓝色子像素B的充电时间不一致导致的亮度不一致，本发明实施例对不同行子像素驱动电路中第1数据线D1和第2数据线D2充电顺序进行了改变，对不同帧画面相同行子像素驱动电路中第1数据线D1和第2数据线D2充电顺序进行了改变。

也就是说，在本发明的一个实施例中，驱动芯片控制多路分解器依次向第1数据线至第n数据线提供数据信号包括：

在阵列基板一帧画面的任一行子像素驱动电路的扫描时段内，驱动芯片32控制多路分解器31依次向第1数据线D1、第2数据线D2和第3数据线D3提供数据信号；

在阵列基板相邻帧画面的同一行子像素驱动电路的扫描时段内，驱动芯片32控制多路分解器31依次向第2数据线D2、第1数据线D1和第3数据线D3提供数据信号。

在本发明的一个实施例中，驱动芯片控制多路分解器依次向第1数据线至第n数据线提供数据信号包括：

在一行子像素驱动电路的扫描时段内，驱动芯片32控制多路分解器31依次向第1数据线D1、第2数据线D2和第3数据线D3提供数据信号；

在相邻子像素驱动电路的扫描时段内，驱动芯片32控制多路分解器31依次向第2数据线D2、第1数据线D1和第3数据线D3提供数据信号。

参考图3，在阵列基板一帧画面的任一行子像素驱动电路的扫描时段内，如图5a所示，驱动芯片32控制多路分解器31中的开关CKH1～CKH3依次导通，向第1数据线D1、第2数据线D2和第3数据线D3依次提供数据信号；在阵列基板相邻帧画面的同一行子像素驱动电路的扫描时段内，如图7所示，图7为图3所示的阵列基板的另一种驱动信号时序图，驱动芯片32控制多路分解器31中的开关CKH2、CKH2和CKH3依次导通，向第2数据线D2、第1数据线D1和第3数据线D3依次提供数据信号。

在一行子像素驱动电路的扫描时段内，如图5a所示，驱动芯片32控制多路分解器31中的开关CKH1～CKH3依次导通，向第1数据线D1、第2数据线D2和第3数据线D3依次提供数据信号；在相邻行子像素驱动电路的扫描时段内，如图7所示，驱动芯片32控制多路分解器31中的开关CKH2、CKH2和CKH3依次导通，向第2数据线D2、第1数据线D1和第3数据线D3依次提供数据信号。

本发明实施例提供的阵列基板的驱动方法，驱动芯片控制多路分解器依次向第1数据线至第n数据线提供数据信号，其中，至少向第n数据线提供数据信号的时段与数据写入时段重叠，数据写入时段包括在一行子像素驱动电路的扫描时段之内，基于此，可以相对延长数据写入时段的时长，从而使得阈值抓取时间够充分，能够适用于高像素的阵列基板。

在本发明的另一实施例中，以n等于2，对阵列基板的结构和驱动方法进行说明。

如图8所示，图8为本发明实施例提供的另一种阵列基板的结构示意图，第n数据线与沿第n数据线延伸方向依次排列的多个第二子像素驱动电路302相连。第1数据线至第n-1数据线中任一数据线与沿数据线延伸方向交替排列的第一子像素驱动电路301和第三子像素驱动电路303相连。例如，第2数据线D2与沿第2数据线D2延伸方向Y依次排列的多个第二子像素驱动电路302相连；第1数据线D1与沿第1数据线D1延伸方向Y交替排列的第一子像素驱动电路301和第三子像素驱动电路303相连。沿第1数据线D1延伸方向Y交替排列的第一子像素驱动电路301和第三子像素驱动电路303可以按照第1列子像素驱动电路中第一子像素驱动电路301、第三子像素驱动电路303的顺序排列，也可以按照第3列子像素驱动电路中第三子像素驱动电路303、第一子像素驱动电路301的顺序排列。

如图9所示，图9为图8所示的阵列基板的部分像素结构示意图，阵列基板包括多个像素4，每个像素4至少包括第一颜色子像素41、第二颜色子像素42和第三颜色子像素43，第一像素列包括沿数据线延伸方向Y交替排列的第一颜色子像素41和第三颜色子像素43，第二像素列包括沿数据线延伸方向Y依次排列的第二颜色子像素42，第一像素列与第二像素列相邻且第一像素列与第二像素列的子像素在扫描线的延伸方向X上交错排布；

其中，第一子像素驱动电路301用于驱动第一颜色子像素41，第二子像素驱动电路302用于驱动第二颜色子像素42，第三子像素驱动电路303用于驱动第三颜色子像素43。同样，本实施例中的第一颜色子像素41为红色子像素R，第二颜色子像素42为绿色子像素G，第三颜色子像素43为蓝色子像素B，在此不再赘述。

本实施例提供的阵列基板的驱动方法包括：

驱动芯片32控制多路分解器31依次向第1数据线至第2数据线提供数据信号，其中，至少向第2数据线提供数据信号的时段与数据写入时段T2重叠，该数据写入时段T2包括在一行子像素驱动电路的扫描时段之内，且数据写入时段T2与向第1数据线至第2数据线提供数据信号的时段不完全重叠。

可选地，一行子像素驱动电路的扫描时段包括初始化时段T1和数据写入时段T2；仅向第2数据线提供数据信号的时段T22与数据写入时段T2重叠，如图10所示，图10为图8所示的阵列基板的一种驱动信号时序图。

进一步地，本实施例中的数据写入时段T2完全覆盖第n数据线即第2数据线D2提供数据信号的时段T22。当然，本发明并不仅限于此，在其他实施例中，数据写入时段T2可以完全覆盖第n数据线即第2数据线D2提供数据信号的时段T22，部分覆盖第n-1数据线即第1数据线D1提供数据信号的时段T21。

同样，本实施例中第2数据线D2的宽度大于第1数据线的宽度。可选地，第2数据线D2的宽度为3.5～4μm，包括端点值；第1数据线D1的宽度为2～3μm，包括端点值。同时，可将开关CKH1的导通时间延长，使得第1数据线D1的充电时段T21也与数据写入时段T2交叠，如数据写入时段T2完全覆盖时段T22、部分覆盖时段T21，以进一步减小亮度偏差。

本发明实施例提供的阵列基板的驱动方法，驱动芯片控制多路分解器依次向第1数据线至第n数据线提供数据信号，其中，至少向第n数据线提供数据信号的时段与数据写入时段重叠，数据写入时段包括在一行子像素驱动电路的扫描时段之内，基于此，可以相对延长数据写入时段的时长，从而使得阈值抓取时间够充分，能够适用于高像素的阵列基板。

本发明实施例还提供了一种有机发光显示面板，包括阵列基板和与所述阵列基板相对设置的封装基板，所述阵列基板采用如上任一实施例所述的驱动方法驱动。

本发明实施例还提供了一种有机发光显示装置，包括如上所述的有机发光显示面板。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (13)

1.一种阵列基板的驱动方法，所述阵列基板包括多条扫描线、多条数据线、阵列排布的多个子像素驱动电路、多个多路分解器和驱动芯片，各所述多路分解器与第1数据线至第n数据线连接，n为大于或等于2的整数，其特征在于，包括：

所述驱动芯片控制所述多路分解器依次向所述第1数据线至所述第n数据线提供数据信号，其中，至少向所述第n数据线提供数据信号的时段与数据写入时段重叠，所述数据写入时段包括在一行子像素驱动电路的扫描时段之内，且所述数据写入时段与向所述第1数据线至所述第n数据线提供数据信号的时段不完全重叠；

一行子像素驱动电路的扫描时段包括初始化时段和所述数据写入时段；

仅向所述第n数据线提供数据信号的时段与所述数据写入时段重叠；

所述多个子像素驱动电路至少包括第一子像素驱动电路、第二子像素驱动电路和第三子像素驱动电路；

所述第n数据线与沿所述第n数据线延伸方向依次排列的多个所述第二子像素驱动电路相连；

所述第1数据线至所述第n-1数据线中任一数据线与沿所述数据线延伸方向交替排列的所述第一子像素驱动电路和所述第三子像素驱动电路相连。

2.根据权利要求1所述的方法，其特征在于，所述数据写入时段完全覆盖向所述第n数据线提供数据信号的时段。

3.根据权利要求1所述的方法，其特征在于，所述阵列基板包括多个像素，多个所述像素沿所述数据线延伸方向依次排列，每个所述像素至少包括沿所述数据线延伸方向依次排列的第一颜色子像素、第二颜色子像素和第三颜色子像素，相邻两列像素的子像素在所述扫描线的延伸方向上交错排布；

其中，所述第一子像素驱动电路用于驱动所述第一颜色子像素，所述第二子像素驱动电路用于驱动所述第二颜色子像素，所述第三子像素驱动电路用于驱动所述第三颜色子像素。

4.根据权利要求3所述的方法，其特征在于，n等于3。

5.根据权利要求1所述的方法，其特征在于，所述阵列基板包括多个像素，多个所述像素沿所述数据线延伸方向依次排列，每个所述像素至少包括第一颜色子像素、第二颜色子像素和第三颜色子像素，第一像素列包括沿数据线延伸方向Y交替排列的所述第一颜色子像素和所述第三颜色子像素，第二像素列包括沿数据线延伸方向Y依次排列的所述第二颜色子像素，所述第一像素列与所述第二像素列相邻且所述第一像素列与所述第二像素列的子像素在所述扫描线的延伸方向上交错排布；

其中，所述第一子像素驱动电路用于驱动所述第一颜色子像素，所述第二子像素驱动电路用于驱动所述第二颜色子像素，所述第三子像素驱动电路用于驱动所述第三颜色子像素。

6.根据权利要求5所述的方法，其特征在于，n等于2。

7.根据权利要求3或5所述的方法，其特征在于，所述第一颜色子像素为红色子像素，所述第二颜色子像素为绿色子像素，所述第三颜色子像素为蓝色子像素。

8.根据权利要求7所述的方法，其特征在于，所述第n数据线的宽度大于所述第1数据线至所述第n-1数据线中任一数据线的宽度。

9.根据权利要求8所述的方法，其特征在于，所述第n数据线的宽度为3.5～4μm，包括端点值；

所述第1数据线至所述第n-1数据线中任一数据线的宽度为2～3μm，包括端点值。

10.根据权利要求4所述的方法，其特征在于，所述驱动芯片控制所述多路分解器依次向所述第1数据线至所述第n数据线提供数据信号包括：

在所述阵列基板一帧画面的任一行子像素驱动电路的扫描时段内，所述驱动芯片控制所述多路分解器依次向第1数据线、第2数据线和第3数据线提供数据信号；

在所述阵列基板相邻帧画面的同一行子像素驱动电路的扫描时段内，所述驱动芯片控制所述多路分解器依次向第2数据线、第1数据线和第3数据线提供数据信号。

11.根据权利要求4所述的方法，其特征在于，所述驱动芯片控制所述多路分解器依次向所述第1数据线至所述第n数据线提供数据信号包括：

在一行子像素驱动电路的扫描时段内，所述驱动芯片控制所述多路分解器依次向第1数据线、第2数据线和第3数据线提供数据信号；

在相邻行子像素驱动电路的扫描时段内，所述驱动芯片控制所述多路分解器依次向第2数据线、第1数据线和第3数据线提供数据信号。

12.一种有机发光显示面板，其特征在于，包括阵列基板和与所述阵列基板相对设置的封装基板，所述阵列基板采用权利要求1～11任一项所述的驱动方法驱动。

13.一种有机发光显示装置，其特征在于，包括权利要求12所述的有机发光显示面板。