KR100578211B1 - Ferroelectric Capacitor Formation Method for Semiconductor Devices - Google Patents
Ferroelectric Capacitor Formation Method for Semiconductor Devices Download PDFInfo
- Publication number
- KR100578211B1 KR100578211B1 KR1020030098441A KR20030098441A KR100578211B1 KR 100578211 B1 KR100578211 B1 KR 100578211B1 KR 1020030098441 A KR1020030098441 A KR 1020030098441A KR 20030098441 A KR20030098441 A KR 20030098441A KR 100578211 B1 KR100578211 B1 KR 100578211B1
- Authority
- KR
- South Korea
- Prior art keywords
- lower electrode
- ferroelectric
- forming
- metal lower
- ferroelectric capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 강유전체 캐패시터 제조방법에 관한 것으로 특히, 금속 하부전극의 표면에 다량의 핵 생성 사이트를 인위적으로 형성한 후에 강유전체막을 증착함으로써 랜덤배향된 페롭스카이트 핵을 우선적으로 성장시켜 강유전체막의 전기적인 특성을 향상시킨 발명이다. 이를 위한 본 발명은, 강유전체 캐패시터의 제조방법에 있어서, 반도체 기판 상에 랜덤배향된 금속 하부전극을 형성하는 단계와, 랜덤배향된 페롭스카이트 핵을 생성시키기 위해 상기 금속 하부전극의 표면에 전자, 이온 또는 원자단을 폭격시켜 상기 금속 하부전극의 표면에 핵 생성 사이트를 형성시키는 단계와, 핵 생성 사이트가 형성된 상기 금속 하부전극 상에 강유전체막을 형성하는 단계와, 상기 강유전체막 상에 상부전극을 형성하는 단계를 포함하여 이루어진다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a ferroelectric capacitor of a semiconductor device. In particular, after a large amount of nucleation sites are artificially formed on the surface of a metal lower electrode, a ferroelectric film is deposited to preferentially grow a randomly oriented perovskite nucleus to produce a ferroelectric film. It is the invention which improved the electrical characteristic. To this end, the present invention, in the method of manufacturing a ferroelectric capacitor, forming a randomly oriented metal lower electrode on a semiconductor substrate, electrons, on the surface of the metal lower electrode to generate a randomly oriented perovskite nucleus, Bombarding an ion or atomic group to form a nucleation site on the surface of the metal lower electrode, forming a ferroelectric film on the metal lower electrode on which the nucleation site is formed, and forming an upper electrode on the ferroelectric film A step is made.
강유전체, c축 배향, 랜덤 배향, 핵 성장 siteFerroelectric, c-axis orientation, random orientation, nuclear growth site
Description
도1a 내지 도1l은 본 발명의 일실시예에 따른 캐패시터 제조공정을 도시한 공정단면도,1A to 1L are process cross-sectional views illustrating a capacitor manufacturing process according to an embodiment of the present invention;
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10 : 기판 11 : 소자분리막10
12 : 게이트 전극 13 : 스페이서12
14 : 제 1 층간절연막 15 : 비트라인14: first interlayer insulating film 15: bit line
16 : 제 2 층간절연막 17 : 플러그용 전도물질16: second interlayer insulating film 17: conductive material for plug
18 : 배리어막 19 : 이리듐막18
20 : 이리듐 산화막 21 : 백금막20: iridium oxide film 21: platinum film
22 : 하부전극 23 : 제 3 층간절연막22: lower electrode 23: third interlayer insulating film
24 : 증착된 강유전체막 24' : 결정화된 강유전체막24: deposited ferroelectric film 24 ': crystallized ferroelectric film
25 : 상부전극 26 : 제 4 층간절연막25
27 : 금속배선27 metal wiring
본 발명은 반도체 소자의 강유전체 캐패시터 제조방법에 관한 것으로, 특히 강유전체막의 배향특성을 조절하여 강유전체막의 전기적 특성을 향상시킨 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a ferroelectric capacitor of a semiconductor device, and more particularly, to a manufacturing method of improving electrical characteristics of a ferroelectric film by adjusting an orientation characteristic of a ferroelectric film.
반도체 메모리 소자에서 강유전체를 캐패시터에 사용함으로써 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(Refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다. The use of ferroelectrics in capacitors in semiconductor memory devices has led to the development of devices capable of using a large-capacity memory while overcoming the limitation of refresh required in DRAM (Dynamic Random Access Memory) devices.
이러한 강유전체를 이용하는 강유전체 메모리 소자(Ferroelectric Random Access Memory; 이하 'FeRAM'이라 약칭함)는 비휘발성 메모리 소자(Nonvolatile Memory device)의 일종으로, 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.Ferroelectric Random Access Memory (hereinafter referred to as 'FeRAM') using the ferroelectric is a nonvolatile memory device, which has the advantage of storing stored information even when the power is cut off. The operating speed is also comparable to DRAM, and is becoming a popular next-generation memory device.
이러한 FeRAM 소자에 적용되는 강유전체로는 페롭스카이트(Perovskite) 구조를 갖는 (Bix,La1-x)4Ti3O12 (이하 BLT), Bi 4Ti3O12 (이하 BTO)SrBi2Ta2O9 (이하 SBT), SrBi2(Ta2O9)(이하 SBTN), BaxSr(1-x)TiO 3 (이하, BST), Pb(Zr,Ti)O3 (이하 PZT) 와 같은 강유전체가 주로 사용된다.Ferroelectrics applied to such FeRAM devices include (Bi x , La 1-x ) 4 Ti 3 O 12 (hereinafter BLT) and Bi 4 Ti 3 O 12 (hereinafter BTO) SrBi 2 Ta having a Perovskite structure. 2 O 9 (hereinafter SBT), SrBi 2 (Ta 2 O 9 ) (hereinafter SBTN), Ba x Sr (1-x) TiO 3 (hereinafter BST), Pb (Zr, Ti) O 3 (hereinafter PZT) and The same ferroelectric is mainly used.
이러한 강유전체는 상온에서 유전상수가 수백에서 수천에 이르고 두 개의 안 정한 잔류분극(Remnant polarization; Pr) 상태를 갖고 있어 이를 박막화하여 비휘발성(Nonvolatile) 메모리 소자로의 응용이 실현되고 있다. These ferroelectrics have hundreds to thousands of dielectric constants at room temperature and have two stable Remnant polarization (Pr) states, so that they are thinned and applied to nonvolatile memory devices.
강유전체를 이용하는 비휘발성 메모리 소자는, 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 '1'과 '0'을 저장하는 히스테리시스 (Hysteresis) 특성을 이용한다.Non-volatile memory devices using ferroelectrics adjust the direction of polarization in the direction of the electric field to store the digital signals '1' and '0' by the direction of residual polarization remaining when the signal is removed. Hysteresis characteristics are used.
전술한 강유전체 박막 중에서 BLT, BIT, BTO, SBT, SBTN, PZT 박막은 비등방성(anisotropic) 성질이 강하다. 때문에, 금속 하부전극 상에 이러한 비등방성 강유전체 박막을 스핀온(spin-on) 방법으로 증착하고 후속공정으로 적절한 열처리를 수행하면, 강유전체 박막의 표면에는 c-축으로 배향된 페롭스카이트 핵이 생성되며, 금속 하부전극과 접촉하고 있는 표면에서는 랜덤 배향(random orientation)된 핵이 성장하기 때문에, 결과적으로 c-축 배향과 랜덤 배향이 섞인 강유전체 박막이 제조된다.Among the above-described ferroelectric thin films, BLT, BIT, BTO, SBT, SBTN, and PZT thin films have strong anisotropic properties. Therefore, when the anisotropic ferroelectric thin film is deposited on the metal lower electrode by the spin-on method and the appropriate heat treatment is performed in a subsequent process, a c-axis oriented perovskite nucleus is formed on the surface of the ferroelectric thin film. In addition, since a randomly oriented nucleus grows on the surface in contact with the metal lower electrode, a ferroelectric thin film mixed with c-axis orientation and random orientation is produced as a result.
하지만, 전술한 후속 열처리에 의해서는 c-축으로 배향된 페롭스카이트 핵이 발생할 확률이 높기 때문에, 대부분의 강유전체 박막은 c-축 으로 배향되는 경향이 강하게 나타난다. 이와같이 c-축으로 배향된 강유전체 박막은 전기적 특성이 열악한 것으로 알려져 있어, 강유전체 박막의 전기적 특성을 향상시킬 방안이 필요하다.However, most of the ferroelectric thin films tend to be oriented in the c-axis because the above-described heat treatment has a high probability of generating perovskite nuclei oriented in the c-axis. Since the ferroelectric thin film oriented in the c-axis is known to have poor electrical characteristics, there is a need for a method of improving the electrical characteristics of the ferroelectric thin film.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 강유전체막에서 랜덤배향된 핵을 우선적으로 성장시켜 강유전체 막의 전기적인 특성을 향상시킨 강유전체 캐패시터 제조방법을 제공함을 그 목적으로 한다.
Disclosure of Invention The present invention has been made in view of the above-described problems, and an object thereof is to provide a method of manufacturing a ferroelectric capacitor in which a randomly oriented nucleus in a ferroelectric film is preferentially grown to improve electrical characteristics of the ferroelectric film.
상기한 목적을 달성하기 위한 본 발명은, 강유전체 캐패시터의 제조방법에 있어서, 반도체 기판 상에 랜덤배향된 금속 하부전극을 형성하는 단계와, 랜덤배향된 페롭스카이트 핵을 생성시키기 위해 상기 금속 하부전극의 표면에 전자, 이온 또는 원자단을 폭격시켜 상기 금속 하부전극의 표면에 핵 생성 사이트를 형성시키는 단계와, 핵 생성 사이트가 형성된 상기 금속 하부전극 상에 강유전체막을 형성하는 단계와, 상기 강유전체막 상에 상부전극을 형성하는 단계를 포함하여 이루어진다.In order to achieve the above object, the present invention provides a method of manufacturing a ferroelectric capacitor, the method comprising: forming a randomly oriented metal lower electrode on a semiconductor substrate, and forming the randomly oriented perovskite nucleus. Bombarding electrons, ions or atomic groups on the surface of the substrate to form nucleation sites on the surface of the metal lower electrode, forming a ferroelectric film on the metal lower electrode on which the nucleation sites are formed, and on the ferroelectric film Forming an upper electrode.
본 발명에서는 c-축으로 배향된 핵의 성장보다 랜덤배향(random orientation)된 핵을 우선적으로 성장시키기 위해, 금속 하부전극 표면에 다량의 핵 성장 사이트(site)를 인위적으로 형성하여 주었다.In the present invention, in order to preferentially grow randomly oriented nuclei over growth of c-axis oriented nuclei, a large amount of nucleation growth sites were artificially formed on the metal lower electrode surface.
즉, 백금(Pt)과 같은 금속 하부전극은 그 자체가 랜덤배향된 성질을 가지므로, 금속 하부전극과 접하는 계면에서는 랜덤으로 배향된 페롭스카이트 핵이 생성되는데, 본 발명에서는 인위적으로 다량의 핵 생성 사이트를 금속 하부전극의 표면에 형성시켜 줌으로써, 랜덤배향된 페롭스카이트 핵을 우선적으로 성장시켜 강유전체 박막의 전기적 특성을 향상시킨 발명이다.That is, since the metal lower electrode such as platinum (Pt) has a property of randomly oriented itself, a randomly oriented perovskite nucleus is generated at an interface in contact with the metal lower electrode, and in the present invention, a large amount of nuclei are artificially produced. By forming a production site on the surface of the metal lower electrode, the randomly oriented perovskite nucleus is preferentially grown to improve the electrical characteristics of the ferroelectric thin film.
본 발명에서는 금속 하부전극의 표면에 플라즈마를 사용하여 전자(electron), 이온(ion), 원자단(radical) 등을 폭격(bombaedment) 시켜 금속하부 전극의 표면에 다량의 핵 성장 site를 성장시켜 주었다.In the present invention, a large amount of nuclear growth sites are grown on the surface of the metal lower electrode by bombarding electrons, ions, radicals, and the like by using plasma on the surface of the metal lower electrode.
따라서, 결정립 및 계면의 결함 사이트(defect site)가 급격히 증가하게 되므로 랜덤배향된 페롭스카이트 핵을 다량으로 형성시킬 수 있었다. 또한, 전술한 플라즈마 등에 의한 bombaedment 시, 전자, 이온 또는 원자단을 가속시키기 위해 마그네트론(magnetron) 에너지를 이용하였다.Therefore, since defect sites of grains and interfaces are rapidly increased, a large amount of randomly oriented perovskite nuclei could be formed. In addition, magnetron energy was used to accelerate electrons, ions, or atomic groups during bombaedment by the plasma or the like.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention.
도1a 내지 도1l은 본 발명의 일실시예에 따른 강유전체 캐패시터 제조공정을 도시한 도면으로, 본 발명의 일실시예에 따른 제조공정 중에서 강유전체막을 증착하기 전까지의 공정은 종래기술과 유사하다.1A to 1L illustrate a ferroelectric capacitor manufacturing process according to an embodiment of the present invention. The process until the ferroelectric film is deposited in the manufacturing process according to an embodiment of the present invention is similar to the prior art.
이러한 점을 참조하여 설명한다.It demonstrates with reference to this point.
먼저, 도1a 내지 도1b에 도시된 바와같이 반도체 기판(10) 상의 일정영역에 활성영역과 필드영역을 정의하기 위한 소자분리막(11)을 형성한 후, 기판(10) 상의 일정영역에 스페이서(13)를 구비한 게이트 전극(12)을 형성한다.First, as shown in FIGS. 1A to 1B, an
다음으로 게이트 전극(12)을 포함하는 반도체 기판(10) 상에 제 1 층간절연막(14)을 형성하고, 상기 제 1 층간절연막(14)을 관통하여 반도체 기판(10)과 접속 되는 비트라인(15)을 형성한다. Next, a first interlayer
다음으로 비트라인(15)을 포함하는 제 1 층간절연막(14) 상에 제 2 층간절연막(16)을 증착한 후, 제 1 층간절연막(14) 및 제 2 층간절연막(16)을 관통하여 반도체 기판(10)을 노출시키는 플러그(plug) 콘택홀을 형성한다.Next, after the second interlayer
이어서, 플러그 콘택홀을 매립하는 플러그용 전도물질(17)을 제 2 층간절연막(16) 상에 증착한다. 플러그용 전도물질(17)로는 폴리실리콘, 텅스텐, 티타늄 등이 사용될 수 있다.Subsequently, a plug
다음으로 증착된 플러그용 전도물질(17)에 대해 화학기계연마(Chemical Mechanical Polishing : CMP)를 수행하여 표면을 평탄화함과 동시에 플러그용 전도물질을 플러그 콘택홀 내부로 일정깊이 리세스(recess) 시킨다.Next, chemical mechanical polishing (CMP) is performed on the deposited plug
이어서, 리세스된 플러그 상부에 배리어 메탈(18)을 증착한다. 배리어 메탈은 후속 고온 열공정에서 산화소스가 침투하여 플러그를 산화시키는 것을 방지하기 위한 것으로, 본 발명의 일실시예에서는 티타늄 질화막(TiN)을 배리어 메탈로 사용하였다.Subsequently, a
또한, 티타늄 질화막을 증착하기 전에 티타늄실리사이드(미도시)를 추가로 형성하는 공정이 적용될 수 도 있다. 이때, 티타늄실리사이드는 티타늄 증착 및 열처리를 통해 형성되며, 열처리후 미반응 티타늄을 제거하기 위한 식각공정이 이루어진다. 이와같이 배리어 메탈(18)까지 형성된 모습이 도1b에 도시되어 있다. In addition, a process of additionally forming titanium silicide (not shown) may be applied before depositing the titanium nitride film. In this case, the titanium silicide is formed through titanium deposition and heat treatment, and an etching process is performed to remove unreacted titanium after heat treatment. Thus formed
다음으로 도1c에 도시된 바와같이 하부전극 형성공정이 진행되는데, 본 발명의 일실시예에서는 백금막(21)/이리듐산화막(20)/이리듐막(19)이 적층된 구조의 하 부전극(22)을 사용하였다.Next, as shown in FIG. 1C, a process of forming a lower electrode is performed. In an embodiment of the present invention, a lower electrode having a structure in which a
이와같이 백금막(Pt)/이리듐산화막(IrOx)/이리듐막(Ir) 의 적층구조가 캐패시터의 하부전극이 적용되고 있는 바, 이는 누설전류를 감소시키고 산소 또는 수소의 확산을 방지하며 상/하부 층간의 물질의 상호확산을 막기 위해서이다.As described above, the lower electrode of the capacitor is applied to the stacked structure of platinum film (Pt) / iridium oxide film (IrOx) / iridium film (Ir), which reduces leakage current, prevents diffusion of oxygen or hydrogen, and prevents the upper and lower interlayers. This is to prevent the interdiffusion of materials.
이와같은 Pt/IrOx/Ir 적층구조에서, 제일 하부에 위치한 이리듐막(19)은 산소의 확산을 방지하는 역할을 하며, 이리듐산화막(20)은 상/하부 물질간의 상호 확산을 억제하는 확산방지막(Diffusion Barrier)의 역할을 한다.In such a Pt / IrO x / Ir stacked structure, the
그런데, 하부전극(22)으로 사용된 상기 적층구조에서 가장 밑에 위치하는 이리듐막(Ir)(19)은 그 하부의 제 2 층간절연막(16)과의 접착력이 취약하다. 따라서, Al2O3 등으로 이루어진 접착층을 이리듐막(19)과 제 2 층간절연막(16) 사이의 계면에 형성할 수도 있다.However, the iridium film (Ir) 19 located at the bottom of the stack structure used as the
본 발명의 일실시예에서는 하부전극(22)으로 Pt/IrOx/Ir 이 적층된 구조를 사용하였으나, 이외에도 Pt, Ir, IrOx, Ru, RuOx, RuTiN, W, TiN, WN 등을 사용할 수도 있으며, 하부전극(22)의 두께는 100 ∼ 5000Å 인 것이 바람직하다.In an embodiment of the present invention, a structure in which Pt / IrO x / Ir is stacked as the
다음으로 도1d에 도시된 바와같이, Pt/IrOx/Ir 적층구조의 하부전극(22) 상에 티타늄질화막 등의 하드마스크(미도시)를 형성하고, 하드마스크를 이용하여 하부전극(22)을 한 비트(bit)씩 분리식각하여 격리시킨다.Next, as shown in FIG. 1D, a hard mask (not shown) such as a titanium nitride film is formed on the
다음으로, 도1e 내지 도1f에 도시된 바와같이 격리된 하부전극(22)을 포함하는 제 2 층간절연막(16) 상에 제 3 층간절연막(23)을 증착하고 표면을 평탄화하여 하부전극의 표면을 노출시킨다.Next, a third
다음으로 본 발명의 일실시예에 따른 핵 생성 사이트를 형성하기 위한 공정이 진행된다. 즉, 본 발명의 일실시예에서 하부전극으로 사용된 백금막(23)은 그 자체가 랜덤배향된 성질을 갖는다.Next, a process for forming a nucleation site according to an embodiment of the present invention is performed. That is, in one embodiment of the present invention, the
따라서, 강유전체막을 증착하는 경우, 백금막(23)과 계면에서는 랜덤으로 배향된 페롭스카이트 핵이 생성되는데, 본 발명에서는 인위적으로 다량의 핵 생성 사이트를 백금막의 표면에 형성시켜 줌으로써, 랜덤배향된 페롭스카이트 핵을 우선적으로 성장시켰다.Therefore, when depositing a ferroelectric film, a randomly oriented perovskite nucleus is generated at the interface with the
본 발명의 일실시예에는 백금막(Pt)의 표면에 플라즈마(plasma) 에너지 또는 마그네트론(magnetron) 에너지를 사용하여 전자(electron), 이온(ion), 원자단(radical) 등을 폭격(bombaedment) 시켜 백금막(Pt)의 표면에 다량의 핵 성장 사이트(site)를 성장시켜 주었다.In one embodiment of the present invention by using a plasma energy (magnetron) or a magnetron (energy) on the surface of the platinum film (Pt) by bombarding (electron), ions (ion), atomic groups (radical), etc. A large amount of nuclear growth sites were grown on the surface of the platinum film (Pt).
플라즈마 에너지를 이용할 경우, 파워는 10 ∼ 2000 Watt 로 하며, 플라즈마 활성가스로는 O2, N2, N2O, H2O2 등의 산화가스를 사용한다. 또한, 압력은 1 mTorr ∼ 30 Torr 범위를 갖는 것이 바람직하며, 반응온도는 100 ∼ 700℃ 로 한다.When plasma energy is used, the power is 10 to 2000 Watts, and oxidizing gases such as O 2 , N 2 , N 2 O, and H 2 O 2 are used as the plasma active gas. In addition, the pressure preferably has a range of 1 mTorr to 30 Torr, and the reaction temperature is set to 100 to 700 ° C.
그리고, 마그네트론 에너지를 이용하여 핵 생성 사이트를 형성하는 경우에는 전기장을 이용하였다.In the case of forming nucleation sites using magnetron energy, an electric field was used.
도1g는 이러한 핵 생성 사이트 형성공정을 도시한 도면이다.Fig. 1G shows this nucleation site formation process.
다음으로 도1h 내지 도1i에 도시된 바와같이 SBT, SBTN, BIT, BLT, PZT 등의 강유전체막(24)을 다양한 증착방법을 이용하여 80 ∼ 5000Å의 두께로 증착한다.Next, as shown in FIGS. 1H to 1I,
강유전체막을 증착하는 방법으로는 sputter 법 , spin-on 법, LSMCD(Liquid Source Mist Chemical Deposition)법, CVD(Chemical Vapor Deposition)법, ALD(Atomic Layer Deposition)법 등을 이용한다.As a method of depositing a ferroelectric film, a sputter method, a spin-on method, a liquid source mist chemical deposition (LSMCD) method, a chemical vapor deposition (CVD) method, an atomic layer deposition (ALD) method, and the like are used.
이와같이 강유전체막(24)을 증착한 이후에 강유전체막(24)의 결정화를 위한 열공정이 수행되는데, 도1i는 결정화가 이루어진 상태의 강유전체막(24')을 도시한 도면이다.After the
본 발명의 일실시예에서 적용된 강유전체막의 결정화를 위한 열처리는, 핵 생성과 결정립 성장을 위한 2단계 열처리로 수행되며, 핵 생성을 위한 열처리는 200 ∼ 500℃ 의 온도와 산화분위기에서 급속열처리를 이용하여 수행되며, 결정립 성장을 위한 열처리는 600 ∼ 1000℃ 의 온도와, 산화분위기에서 수행된다. 이러한 급속열처리 시에 Thermal ramp up 속도는 35℃/sec ∼ 200℃/sec 의 범위로 한다.The heat treatment for crystallization of the ferroelectric film applied in one embodiment of the present invention is carried out by a two-step heat treatment for nucleation and grain growth, the heat treatment for nucleation using rapid heat treatment at a temperature of 200 ~ 500 ℃ and oxidizing atmosphere Heat treatment for grain growth is carried out at a temperature of 600 ~ 1000 ℃, and in an oxidizing atmosphere. During such rapid heat treatment, the thermal ramp up rate is in the range of 35 ° C / sec to 200 ° C / sec.
전술한 바와같이 강유전체막(24)을 증착하고 열공정을 진행한 이후에, 도1j에 도시된 바와같이 강유전체막(24) 상에 상부전극(25)을 증착한다. 본 발명에서는 상부전극(25)으로 Pt, Ir, Ru, IrOx, RuOx 등을 사용하였다. After the
다음으로 도1k에 도시된 바와같이 포토리소그래피 공정 및 식각공정을 통해 상부전극(25)을 식각하여 분리시킨 후, 상부전극(25)을 덮는 제 4 층간절연막(26)을 증착한다.Next, as shown in FIG. 1K, the
다음으로 도1l에 도시된 바와같이 제 4 층간절연막을 선택적으로 식각하여 메탈 콘택홀을 형성한 후, 제 1 금속배선(27, Metal 1)을 형성하여 준다.Next, as shown in FIG. 1L, the fourth interlayer insulating layer is selectively etched to form a metal contact hole, and then a
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in Esau.
본 발명을 적용하게 되면, 강유전체 캐패시터의 전기적인 특성이 향상시킬 수 있어 신뢰성 있고 안정적인 캐패시터를 얻을 수 있으며 수율이 향상되는 효과가 있다.
When the present invention is applied, the electrical characteristics of the ferroelectric capacitor can be improved, so that a reliable and stable capacitor can be obtained and the yield is improved.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030098441A KR100578211B1 (en) | 2003-12-29 | 2003-12-29 | Ferroelectric Capacitor Formation Method for Semiconductor Devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030098441A KR100578211B1 (en) | 2003-12-29 | 2003-12-29 | Ferroelectric Capacitor Formation Method for Semiconductor Devices |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050067457A KR20050067457A (en) | 2005-07-04 |
KR100578211B1 true KR100578211B1 (en) | 2006-05-11 |
Family
ID=37258115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030098441A Expired - Fee Related KR100578211B1 (en) | 2003-12-29 | 2003-12-29 | Ferroelectric Capacitor Formation Method for Semiconductor Devices |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100578211B1 (en) |
-
2003
- 2003-12-29 KR KR1020030098441A patent/KR100578211B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20050067457A (en) | 2005-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8236643B2 (en) | Method of manufacturing semiconductor device including ferroelectric capacitor | |
KR101262432B1 (en) | Method for manufacturing semiconductor device | |
JP2001217408A (en) | Semiconductor device and method of manufacturing the same | |
JP2003218325A (en) | Ferroelectric film forming method and semiconductor device manufacturing method | |
US20050070043A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2005108876A (en) | Semiconductor device and manufacturing method thereof | |
KR100578211B1 (en) | Ferroelectric Capacitor Formation Method for Semiconductor Devices | |
JPH10270652A (en) | Manufacture of semiconductor storage device | |
KR101016950B1 (en) | Ferroelectric Capacitor Formation Method for Semiconductor Devices | |
KR100388465B1 (en) | Ferroelectric capacitor having ruthenium bottom electrode and forming method thereof | |
KR100384846B1 (en) | Method for fabricating capacitor | |
KR100418570B1 (en) | Capacitor making methods of ferroelectric random access memory | |
KR100448233B1 (en) | Method for fabrication of ferroelectric capacitor having tungsten plug | |
KR100517907B1 (en) | Fabricating method of ferroelectric capacitor in semiconductor device | |
KR100321690B1 (en) | Method for forming capacitor of ferroelectric random access memory device | |
KR101016963B1 (en) | Manufacturing method of ferroelectric memory device | |
KR100448242B1 (en) | Method for fabricating capacitor top electrode in semiconductor device | |
KR100353809B1 (en) | Method for manufacturing ferroelectric capacitor | |
KR20050062862A (en) | Ferroelectric capacitor in semiconductor device and fabricating method thereof | |
KR100472724B1 (en) | Method for fabrication of ferroelectric capacitor having tungsten plug | |
KR100388466B1 (en) | Ferroelectric capacitor having ruthenium bottom electrode and forming method thereof | |
WO2008004297A1 (en) | Semiconductor device comprising capacitor and method for manufacturing same | |
KR20030054054A (en) | Method of fabricating Capacitor in ferroelectric semiconductor memory device | |
KR20020002613A (en) | Semiconductor memory device capable of preventing contact resistance increment and film lifting and method for forming the same | |
KR20030023142A (en) | Method for fabricating semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20031229 |
|
PA0201 | Request for examination | ||
PG1501 | Laying open of application | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20051028 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20060417 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20060502 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20060502 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20090427 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20100423 Start annual number: 5 End annual number: 5 |
|
FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20110429 Start annual number: 6 End annual number: 6 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |