KR100568269B1

KR100568269B1 - 플립-칩 본딩용 질화갈륨계 발광 다이오드 및 그 제조방법

Info

Publication number: KR100568269B1
Application number: KR1020030040796A
Authority: KR
Inventors: 신현수
Original assignee: 삼성전기주식회사
Priority date: 2003-06-23
Filing date: 2003-06-23
Publication date: 2006-04-05
Anticipated expiration: 2023-06-23
Also published as: JP2005019939A; KR20050000197A; US6949773B2; US20040256631A1; JP3745763B2

Abstract

본 발명은 발광다이오드에서의 전극배열을 최적화하면서 본딩을 위한 충분한 면적을 확보할 수 있고, 휘도 및 신뢰성을 향상시킬 수 있는 플립-칩 본딩용 질화갈륨계 발광 다이오드 및 그 제조방법에 관한 것으로서, 상기 발광다이오드는 n측 전극 및 p측 전극을 최소 선폭의 라인 형태로 형성하고, 상호 등간격을 갖으며 평행하도록 배치하여, 발광 면적의 희생없이 균일한 전류 확산효과를 얻을 수 있으며, 부도체의 패시베이션층위에 반사막과 본딩용 전극을 증착함으로서 LED의 발광효율을 증대시키고, 충분한 본딩면적을 확보하여 Si 기판을 통한 열 방출 특성을 증가시킬 수 있는 것이다.

발광 다이오드(LED), 플립-칩(flip-chip) 본딩, 반사막, 휘도, GaN 발광다이오드, 사파이어 기판, 본딩용 전극

Description

플립-칩 본딩용 질화갈륨계 발광 다이오드 및 그 제조방법{GaN LED for flip-chip bonding and manufacturing method therefor}

도 1은 GaN계 발광다이오드이 기본 구조를 도시한 측단면도이다.

도 2의 (a),(b)는 종래 플립-칩 본딩용 GaN 발광다이오드의 상면도 및 측단면도이다.

도 3은 본 발명에 의한 플립-칩 본딩용 GaN 발광 다이오드의 제조 방법을 순서에 따라 나타낸 플로우챠트이다.

도 4a ~ 도 4e는 본 발명에 의한 플립-칩 본딩용 GaN 발광 다이오드의 제조 공정을 설명하는 각 공정 단계별 단면도이다.

도 5는 본 발명에 의하여 구현된 플립-칩 본딩용 GaN 발광 다이오드의 구조를 보이는 사시도이다.

도 6은 본 발명에 따른 GaN 발광 다이오드를 Si 기판에 플립-칩 본딩 기술로 결합한 상태를 보인 단면도이다.

* 도면의 주요 부분에 대한 부호의 설명 *

41 : 사파이어 기판 42 : 버퍼층

43 : 발광구조물 43a : n형 GaN 클래드층

43b : 활성층 43c : p형 GaN 클래드층

44 : 투명전극 45 : p측 전극

46a,46b : 제1,2n측 전극 47 : 패시베이션층

48a,48b : 제1,2본딩전극 49 : 본딩부

본 발명은 발광다이오드에 관한 것으로, 보다 상세하게는 전극배열을 최적화시키면서 충분한 본딩 면적을 확보할 수 있고, 소정 부분으로 전류가 집중되는 현상을 방지하고 휘도 및 신뢰성을 향상시킬 수 있는 플립-칩 본딩용 질화갈륨계 발광다이오드 및 그 제조 방법에 관한 것이다.

일반적으로, 발광 다이오드(Light Emitting Diode, LED)는 전자와 홀의 재결합을 기초로 발광하는 반도체소자로서, 광통신, 전자기기등에서 광원으로 널리 사용되는 것이다.

상기 발광다이오드에 있어서, 발광되는 광의 주파수(혹은 파장)은 반도체소자에 사용되는 재료의 밴드 갭 함수로서, 작은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 낮은 에너지와 긴 파장의 광자가 발생되고, 넓은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 짧은 파장의 광자가 발생된다.

예를 들어, AlGaInP 물질은 적색 파장의 광을 발생시키고, 실리콘 카바이드(SiC)와 Ⅲ족 질화물계 반도체(특히, 갈륨 나이트라이드(GaN))로는 청색 또는 자외선 파장의 광을 발생시킨다.

그 중에서, 갈륨계 발광다이오드는 GaN의 벌크 단결정체를 형성할 수 없기 때문에, GaN 결정의 성장에 적합한 기판을 사용하여야 하며, 대표적으로 사용되는 것은 사파이어(알루미늄 옥사이드(Al₂O₃)가 사용된다.

도 1은 일반적인 갈륨계 발광 다이오드의 기본 구조를 도시한 측단면도로서, GaN 발광 다이오드(10)는 사파이어 성장 기판(11)과 상기 사파이어 기판(11) 상에 형성되는 GaN 발광구조물(13)과, 상기 GaN 발광구조물(13)에 형성되는 p측 전극(15), n측 전극(16)을 포함한다.

상기 GaN 발광구조물(13)은 사파이어 기판(11) 상에 순차적으로 형성된 n형 GaN 클래드층(13a)과, 다중 양자 우물 (multi-quantum well) 구조의 활성층(13b)과, p형 GaN 클래드층(13c)로 구성된다. 이러한 GaN 발광구조물(13)은 유기 금속 화학 증착법(Metal Organic Chemical vapor deposition, MOCVD) 등과 같은 공정을 이용하여 설정될 수 있다. 이때, 상기 GaN 발광구조물(13)에서 n형 GaN 클래드층(13a)를 성장하기 전에 사파이어 기판(11)과의 격자 정합을 향상시키기 위하여, AlN/GaN 으로 이루어진 버퍼층(미도시)을 형성할 수 도 있다.

그리고, 상기 GaN 발광 구조물(13)은 p형 GaN 클래드층(13c)과 활성층(13b)를 건식 에칭하여 n형 GaN 클래드층(13a)의 일부 상면을 노출시킨다.

상기 노출된 n형 GaN 클래드층(13a)의 상면과 에칭되지 않은 p형 GaN 클래드층(13c)의 상면에 각각 소정의 전압을 인가하기 위한 p측 전극(15)과 n측 전극(16)을 형성한다. 여기서, 일반적으로, 전류 주입 면적을 증가시키면서 발생되는 광의 휘도에 나쁜 영향을 주지 않기 위해서, 상기 p형 GaN 클래드층(13c)의 상면에 p측 전극(15)을 형성하기 전에 투명 전극(transparent electrode : 14)을 형성할 수도 있다.

이러한 구조를 갖는 GaN계 발광다이오드는 칩 사이드 업(chip side up) 방식에 의해 다이 본딩(die bonding) 공정을 이용하여 발광다이오드 패키지를 제작할 수 있다. 이 경우, 상기 p측 전극(15)과 n측 전극(16)이 형성된 방향이 발광방향이 되는데, 상기 전극(15,16)이 형성된 부분에서는 발광이 이루어질 수 없으며, 또한, 사파이어의 낮은 열전도성으로 인하여, 발광시 칩에서 발생하는 열 방출이 더디게 되고, 그로 인해 발광다이오드의 수명이 저하된다는 문제점이 있다.

상기와 같은 문제점을 해결하고자 상기 도 1의 발광다이오드(10)를 뒤집어 p측 전극(15)과 n측 전극(16)을 직접 인쇄회로기판 또는 리드프레임상에 다이본딩 공정에 의해 장착하여, 사파이어기판(11)이 형성된 방향을 발광방향으로 하는 플립-칩(filp-chip) 형태로도 구성되고 있으며, 이러한 플립-칩용 발광다이오드에 대한 연구도 활발하게 이루어지고 있다.

도 2의 (a),(b)는 종래 플립-칩 구조의 발광 다이오드의 예로서, 미국특허번호 6,333,522호(명칭 : Light-emitting element, semiconductor light-emitting device, and manufacturing methods therefor, 2001년 12월 25일 특허등록)에서 제안된 발광다이오드의 상면도 및 그 발광다이오드의 A-A 단면도를 각각 도시한 것이다.

상기 발광 다이오드(20)는 앞서와 마찬가지로 사파이어기판(21)의 상면에 순차적으로 버퍼층(22), n형 GaN 클래드층(23a), 활성층(23b), p형 GaN 클래드층(23c)이 형성되며, 상기 형성된 활성층(23b)과 p형 GaN 클래드층(23c)를 건식 에칭하여, n형 GaN 클래드층(23a)의 일부를 노출시킨 후, 상기 노출된 n형 GaN 클래드층(23a)의 상부에는 n측 전극(26)을, 상기 에칭되지 않은 p형 GaN 클래드층(23c)의 상부에는 투명전극(24)을 개재하여 p측 전극(25)을 형성한다.

그 다음, 상기 p측 전극(25)과 n측 전극(26) 상에 각각 Au 또는 Au 합금으로 된 마이크로범퍼(microbump)(27,28)을 형성한다.

상기 발광 다이오드(20)는 도 2의 (b)에서 뒤집힌 상태에서 LED 디바이스의 리드프레임 등에 마이크로범퍼(27,28)을 본딩 공정을 통해 장착한다.

상기 미국특허번호 6,333,522호에 개시된 발광 다이오드는 Si 다이오드 요소와 기판과 일체로 형성되어, 전기적 접속을 위해 요구되는 면적을 줄이고, 휘도를 발광 효율을 높힐 수 는 있으나, 최적의 균일한 전류 흐름을 얻지는 못하여, 발광 다이오드의 동작시 공급되는 전류가 소자의 소정 부분으로 집중되며, 그로 인하여 발광 다이오드의 수명이 저하된다는 문제점이 있다.

본 발명은 상술한 종래의 문제점을 해결하기 위하여 제안된 것으로서, 그 목적은 발광다이오드에서의 전극배열을 최적화하면서 본딩을 위한 충분한 면적을 확보할 수 있고, 휘도 및 신뢰성을 향상시킬 수 있는 플립-칩 본딩용 질화갈륨계 발 광 다이오드 및 그 제조방법을 제공하는데 있다.

상술한 본 발명의 목적을 달성하기 위한 구성수단으로서, 본 발명은 사파이어 기판; 상기 기판 상에 제1GaN 클래드층, 활성층, 제2 GaN 클래드층 순으로 형성되어 이루어지며, 상기 제1 GaN 클래드층의 하나 이상의 영역이 소정 폭을 갖는 직선형태로 노출되는 발광 구조물; 상기 발광 구조물의 노출된 제1 GaN 클래드층 및 제2 GaN 클래드층 상에 최소 선폭을 갖는 라인형태로 서로 평행하게 형성되는 제1,2 전극; 상기 발광구조물 및 다수의 전극 상에 형성되며, 일부분이 천공되어 다수 전극 각각의 소정 영역을 제외한 나머지 부분 및 발광구조물을 보호하는 패시베이션 층; 및 상기 패시베이션층의 상부에 서로 절연되도록 형성되며 각각 상기 패시베이션의 천공된 부분을 통해 제1,2 전극과 접촉되는 제1,2 본딩용 전극을 포함하는 플립-칩 본딩용 질화갈륨계 발광 다이오드를 제공한다.

본 발명에 있어서, 상기 발광 구조물은 바람직하게는 서로 마주보는 양 측단부에 라인 형태로 활성층 및 제2 GaN 클래드층이 에칭되고, 상기 제1전극이 상기 발광 구조물의 서로 마주보는 양측단부의 제1 GaN 클래드층 상부에 각각 최소 선폭을 갖는 라인 형태로 형성되고, 상기 제2전극은 상기 발광 구조물의 중앙의 제2 GaN 클래드층 상부에 상기 제1전극과 평행한 최소선폭의 라인 형태로 형성된 것임을 특징으로 한다. 이에 전류가 균일하게 흐르도록 하여 전류의 집중으로 인한 수명저하 등의 문제를 제거할 수 있다.

또한, 본 발명에 있어서, 상기 플립-칩 본딩용 질화갈륨계 발광 다이오드는 상기 패시베이션 층과 제1,2본딩용 전극의 사이에 형성되는 반사층을 더 포함할 수 있다.

더하여, 본 발명은 다른 구성수단으로서, 사파이어 기판 상에 제1 GaN 클래드층, 활성층, 제2 GaN 클래드층 순으로 성장시키는 성장 단계; 상기 성장된 활성층 및 제2 GaN 클래드층의 소정 영역을 에칭하여, 제1 GaN 클래드층의 소정 영역을 외부로 노출시키는 에칭 단계; 상기 제2 GaN 클래드층의 상부에 투명전극을 형성하는 투명전극 형성 단계; 상기 투명전극의 상부와 상기 제1 GaN 클래드층의 노출영역에 각각 상호 평행한 최소 선폭을 갖는 라인형태로 제1,2전극을 동시에 형성하는 전극 형성 단계; 상기 제1,2전극이 형성된 제1,2 GaN 클래드층 상부를 패시베이션 후, 상기 제1,2전극의 소정 영역이 노출되도록 패시베이션 층을 천공하는 패시베이션 단계; 및 상기 패시베이션 층의 상부에 상기 천공된 부분을 통해 제1,2전극에 각각 접촉되며 서로 절연되도록 제1,2본딩용 전극을 형성하는 본딩전극 형성 단계를 포함하는 것을 특징으로 하는 플립-칩 본딩용 질화갈륨계 발광 다이오드의 제조방법을 제공한다.

상기 본 발명의 플립-칩 본딩용 질화갈륨계 발광 다이오드의 제조방법에 있어서, 에칭단계는 바람직하게는 상기 성장된 칩의 서로 마주보는 양 측부에서 제2GaN 클래드층 및 활성층까지 메사에칭을 실시하여 이루어질 수 있다.

또한, 상기 본 발명의 플립-칩 본딩용 질화갈륨계 발광 다이오드의 제조방법에 있어서, 상기 전극 형성 단계는 제1 GaN 클래드층과 접촉되는 제1전극을 칩의 양측단부에 각각 서로 평행하게 2개 형성하고, 제2 GaN 클래드층과 접촉되는 제2전극을 상기 두 제1전극의 사이에 상기 제1전극과 등간격을 갖도록 형성되는 것이 바람직하다.

또한, 본 발명의 플립-칩 본딩용 질화갈륨계 발광 다이오드의 제조방법에 있어서, 상기 전극 형성 단계에서 제1,2전극의 선폭은 10~20㎛로 형성할 수 있다.

또한, 본 발명의 플립-칩 본딩용 질화갈륨계 발광 다이오드의 제조방법은 상기 본딩 전극을 형성하기 전에 상기 패시베이션 층의 위에 반사층을 형성하는 단계를 더 포함할 수 있다.

또한, 본 발명의 플립-칩 본딩용 질화갈륨계 발광 다이오드의 제조방법에 있어서, 상기 본딩 전극 형성 단계는 반사물질과 배리어물질과 본딩물질로 이루어진 메탈로 제1,2전극을 형성하는 것이 바람직하다.

더하여, 상기 본 발명에 의한 플립-칩 본딩용 질화갈륨계 발광다이오드 및 그 제조방법에 있어서, 상기 반사층이나 반사물질은 Ag, Al, Pd, Rh 및 그 합금으로 구성된 그룹으로부터 선택된 물질로 이루어질 수 있으며, 상기 배리어 물질은 Ti, W, Cr, Pt, Ni 및 그 합금으로 구성된 그룹으로부터 선택될 수 있고, 상기 본딩 물질은 Au, Sn, In 및 그 합금으로 구성된 그룹으로부터 선택될 수 있다.

이하, 첨부한 도면을 참조하여 본 발명에 의한 플립-칩 본딩용 질화갈륨계 발광다이오드의 구조 및 그 제조방법에 대하여 설명한다.

도 3은 본 발명에 의한 플립-칩 본딩용 질화갈륨계 발광다이오드의 제조 공 정을 순차적으로 설명하는 플로우챠트이고, 도 4a 내지 도 4e는 상기 공정단계별 각 칩의 상태를 보이는 측단면도로서, 상기 두 도면을 참조하여 본 발명에 의한 플립-칩 본딩용 질화갈륨계 발광다이오드의 구조 및 그 제조방법에 대하여 설명한다.

먼저, 본 발명에 의한 발광 다이오드는 사파이어기판에 발광구조물을 성장시키는 것으로부터 시작된다(301).

도 4a는 사파이어 기판(41) 상에 발광구조물(43)을 성장시킨 상태를 보인 단면도로서, 상기 발광구조물(43)은 제1 GaN 클래드층으로서 n형 GaN 클래드층(43a)과, 다중 양자 우물(MQW)구조의 활성층(43b)과, 제2 GaN 클래드층으로서 p형 GaN 클래드층(43c)이 사파이어기판(41)으로부터 순차적으로 성장된다. 이때, 발광구조물(43)은 일반적으로 알려져 있는 MOCVD 등의 공정을 통해 성장될 수 있으며, 상기 발광구조물(43)이 형성되기 전 사파이어 기판(41)상에 사파이어와의 격자 정합을 위해 버퍼층(42)이 형성된다.

그 다음, 상기 단계에서 형성된 발광구조물(43)의 소정 영역을 p형 GaN 클래드층(43c)에서 활성층(43b)까지 에칭한다(302).

상기 에칭단계(302)에서는 도 4b에 도시된 바와 같이, 상기 성장된 발광구조물(43)의 서로 마주보는 양측단부에서 대략 20~30㎛의 폭으로 p형 GaN 클래드층(43c)에서 활성층(43b)까지 에칭한다.

그 다음 단계로, 도 4c에 도시된 바와 같이, 상기 발광구조물(43)의 p형 GaN 클래드층(43c)의 상부에 투명전극(44)를 형성한다(303). 상기 투명전극(44)은 휘도에 나쁜 영향을 주지 않으면서 전류 주입면적을 증가시킬 수 있는 물질, 예를 들어, Ni/Au로 이루어지며, 필요에 따라 생략될 수도 있다(303).

이어서, 상기 n형 GaN 클래드층(43a) 및 투명전극(44)(투명전극(44)이 생략된 경우에는 p형 GaN 클래드층(43c)) 상에 각각 제1전극인 n측 전극(46)과 제2전극인 p측 전극(45)을 동시에 형성한다(304).

이때, 도 4c에 도시된 바와 같이, 상기 n측 전극(46)은 칩의 양측방향의 제1 GaN 클래드층(43a)의 상부에 두 개의 라인전극(46a,46b)로 형성되고, 상기 p측 전극(45)은 상기 두 라인전극(46a,46b) 사이의 투명전극(44)(상기 투명전극(44)이 생략된 경우에는 p형 GaN 클래드층(43c)) 상에 상기 n측 전극(46a,46b)와 등간격을 갖는 라인형태로 형성된다.

이때, 상기 전극들(45,46)은 반도체 제조 기술에 의해 형성가능한 최소 선폭을 갖으며, 그 폭은 예를 들어, 10~20㎛이고, 그 길이는 되도록 칩의 길이와 거의 일치되도록 한다.

다음 단계로, 상기와 같이 전극 형성후, 그 상부에 투명한 부도체 막으로 패시베이션(passivation) 층(47)을 형성하여, 상기 칩을 보호하는데, 이때, 상기 형성된 전극들(45,46)의 일부분 또는 전부가 노출되도록 패시베이션 층의 해당 부분이 천공된다(305).

도 4d는 상기 단계 305에 의하여 형성된 패시베이션 층(47)의 측면도 및 상면도를 보인 것으로서, 상기 실시예에서는 n측 전극(46)중 한 전극(46a)와 대응되는 위치에 전극과 거의 유사한 형태(거의 동일한 선폭과 길이를 갖는 라인형태)로 천공되고, 다른 전극(46b)에서는 해당 전극(46b)의 양 끝단에 대응되는 위치에 홀 형태로 천공된다. 그리고, p측 전극(45)과 대응되는 위치에는 해당 p측 전극(45)과 유사한 형태(대략적으로 동일한 선폭과 길이를 갖는 라인형태)로 천공된다.

상기의 패시베이션 층(47)의 천공 형태는 n측 전극(46) 및 p측 전극(45)과 이후 외부에 형성된 본딩용 전극(도 4e의 부호 48)과의 전기적 접촉을 위한 것으로서, 필요에 따라 다른 형태로 변형가능하다.

그 다음 상기 패시베이션 층(47)의 위에 각각 n측 전극(46) 및 p측 전극(45)에 접촉되며 서로 절연되도록 제1,2본딩용 전극(48a,48b)를 형성한다.

도 4e는 상기의 제1,2본딩용 전극(48a,48b) 까지 형성된 상태의 칩의 단면도 및 상면도를 나타낸 것으로서, 상기 실시예에서 제1본딩용 전극(48a)은 'ㄷ'형상으로 p측 전극(45)의 위치를 기준으로 좌측의 대부분을 덮도록 형성되고, 제2본딩용 전극(48b)는 p측 전극(45)의 수직방향 위치를 포함하여 대부분의 우측 영역 상부에 형성된다. 이러한 제1,2본딩용 전극(48a,48b)는 상기 제1,2본딩용 전극(48a,48b)는 외부에서 인가된 전류를 상기 n측 및 p측 전극(46,45)에 전달하면서, 기판이나 리드프레임과의 본딩되는 부분으로서, 충분한 본딩 면적을 확보할 수 있도록 칩 면적 전체에 걸쳐, 각각 n측 전극(46)과 p측 전극(47)과의 접촉을 유지하면서 서로 절연될 수 있도록 형성되며, 그 형상은 도 4e에 보인 실시예에 한정되지 않고 변형될 수 있다.

이상 설명한 바와 같이 형성된 발광다이오드는 발광구조물(43)상에 형성되는 n측 전극(46)과 p측 전극(45)이 차지하는 면적이 최소화될 수 있다.

또한, n측 전극(46)과 p측 전극(45)이 상호 등간격으로 평행하고 배열됨으로 서, 전류가 소정 부분으로 집중하지 않고 균일하게 전달될 수 있다.

따라서, 발광 면적의 희생없이 이상적인 균일한 전류 전달 효과를 얻을 수 있다.

또한, 상술한 구조의 발광 다이오드는 n측 전극(46) 및 p측 전극(45)에 더하여 2차적으로 제1,2본딩용 전극(48a,48b)를 구비함으로서, 충분한 본딩 면적을 확보할 수 있게 되고, 상기 제1,2본딩용 전극(48a,48b)를 통해 열전도성이 좋은 Si 서브-마운트(sub-mount)를 플립-칩 본딩 기술로 결합함으로서, 발광동작시 칩에서 발생되는 열을 외부로 용이하게 방출할 수 있게 된다.

또한, 상기 제1,2본딩용 전극(48a,48b)를 형성하기 전에 패시베이션층(47) 상에 반사층을 형성하여, 휘도를 증가시킬 수 있다.

또한, 상기 제1,2본딩용 전극(48a,48b)를 반사 물질과 배리어 물질과 본딩 물질이 합하여진 물질로 형성함으로서, 반사 효과 및 배리어 효과를 더할 수 있다.

이때, 반사물질은 Ag, Al, Pd, Rh 및 그 합금으로 이루어진 그룹에서 선택될 수 있고, 배리어물질은 Ti, W, Cr, Pt, Ni 및 그 합금으로 이루어진 그룹에서 선택될 수 있고, 본딩 물질은 Au, Sn, In 미 그 합금으로 이루어진 그룹에서 선택될 수 있다.

상기와 같이, 제1,2본딩용 전극(48a, 48b)를 반사막으로 사용함으로서, 플립칩 구현시 발광다이오드(40) 칩과 Si 기판의 사이에 YAG가 낄 필요가 없으며, 그로 인해 발생되었던 문제점을 제거할 수 있다. 또한, 화이트 발광 다이오드의 구현시 언더필(under-fill)이 불필요하게 된다.

도 5는 앞서 설명한 바와 같이 제조된 발광다이오드 칩의 전체 구조를 보인 단면도 및 상면도로서, 상기 발광다이오드(40)는 사파이어 기판(41)과, 상기 기판 (41)상에 n형 GaN 클래드층(43a), 활성층(43b), p형 GaN 클래드층(43c) 순으로 형성되어 이루어지며, 상기 n형 GaN 클래드층(43a)의 하나 이상의 영역이 소정 폭을 갖는 직선형태로 노출되는 발광 구조물(43)과, 상기 발광 구조물(43)의 p형 GaN 클래드층(43c) 상에 형성되는 투명전극(44)과, 상기 발광 구조물(43)의 노출된 n형 GaN 클래드층(43a) 및 투명전극(44) 상에 각각 최소 선폭을 갖는 라인형태로 서로 평행하게 형성되는 n측 및 p측 전극(46,45)과, 상기 발광구조물(43) 및 다수의 전극(45,46) 상에 형성되며, 일부분이 천공되어 다수 전극(45,46) 각각의 소정 영역을 제외한 나머지 부분 및 발광구조물을 보호하는 패시베이션 층(47)과, 상기 패시베이션층(47)의 상부에 서로 절연되도록 형성되며 각각 상기 패시베이션의 천공된 부분을 통해 n측 전극(46)과 p측 전극(45)과 접촉되는 제1,2 본딩용 전극(48a,48b)로 구성된다.

다음으로, 도 6은 본 발명에 의한 발광다이오드(40)를 Si 기판에 플립-칩 본딩 기술을 적용하여 결합한 실시예를 보인 것으로서, 신호 패턴(62)이 형성된 Si 기판(61)의 상부에 Au 범퍼(bump)(63)를 형성하고, 상기 발광다이오드(40)의 제1,2본딩용 전극(48a,48b) 상에 Au를 증착한 후 상기 제1,2본딩용 전극(48a,48b)와 Si기판(61)을 마주보게 하여, Au-Au 초음파 접합을 실시한다.

이때, 상기 제1,2본딩용 전극(48a,48b)가 충분한 면적을 확보함으로서, 본딩을 위한 Au 범퍼의 수는 기존의 2개에서 4개로 증가시킬 수 있다. 도 5에서 미 설 명된 부호 49는 상기 Si기판(61)의 Au 범퍼(63)와 접합될 Au 증착부를 나타낸 것으로서, 도시된 바와 같이, 4개를 형성할 수 있다.

이상과 같이 열전도성이 좋은 Si기판(61)과의 접합 면적을 증가시킴으로서, 열 방출 특성을 더 개선할 수 있다.

상술한 바와 같이, 본 발명에 의한 발광 다이오드는 발광용 반도체 물질에 전원을 인가하는 전극의 면적을 최소화함으로서, 발광 면적을 증가시켜 휘도를 증가시킬 수 있고, 더불어, 발광면적의 희생없이 전극 배치를 최적화함으로서 균일한 전류확산효과를 얻어, 일정 부분의 전류 집중에 따른 수명감소를 개선할 수 있으며, 별도의 본딩용 전극을 구비함으로서, 충분한 본딩 면적을 얻어, 플립-칩 구조로 구현시 Si 기판을 통해 열 방출 특성을 극대화시킬 수 있는 우수한 효과가 있는 것이다.

Claims

사파이어 기판;

상기 기판 상에 제1GaN 클래드층, 활성층, 제2 GaN 클래드층 순으로 형성되어 이루어지며, 상기 제1 GaN 클래드층의 상호 마주보는 양측 단부가 직선형태로 노출되는 발광 구조물;

상기 노출된 제1 GaN 클래드층의 상호 마주보는 양측 단부 상에 각각 라인 형태로 형성되는 두 개의 제1전극;

상기 제2 GaN 클래드층 상에 라인 형태로 이루어지며 상기 두 개의 제1 전극의 사이에 상기 제1전극들과 평행하도록 형성되는 제2 전극;

상기 발광구조물 및 제1,2 전극 상에 형성되며, 일부분이 천공되어 제1,2 전극의 소정 영역을 제외한 나머지 부분 및 발광구조물을 보호하는 패시베이션층; 및

상기 패시베이션층의 상부에 서로 절연되도록 형성되며 각각 상기 패시베이션의 천공된 부분을 통해 제1,2 전극과 접촉되는 제1,2 본딩용 전극을 포함하는 플립-칩 본딩용 질화갈륨계 발광 다이오드.
제 1 항에 있어서, 상기 발광 구조물은

상기 제2 GaN 클래드층 및 활성층을 메사 에칭한 것임을 특징으로 하는 플립-칩 본딩용 질화갈륨계 발광 다이오드.
제 1 항에 있어서,

상기 두 개의 제1전극과 제2전극은 상호 등간격으로 배치되는 것을 특징으로 하는 플립-칩 본딩용 질화갈륨계 발광 다이오드.
제 1 항에 있어서, 상기 플립-칩 본딩용 질화갈륨계 발광 다이오드는

상기 패시베이션 층과 제1,2본딩용 전극의 사이에 형성되는 반사층을 더 포함하는 것을 특징으로 하는 플립-칩 본딩용 질화갈륨계 발광 다이오드.
제 1 항에 있어서, 상기 제1,2 본딩용 전극은

반사 물질과 배리어(barrier) 물질과 본딩 물질을 포함하는 합금으로 이루어지는 것을 특징으로 하는 플립-칩 본딩용 질화갈륨계 발광 다이오드.
제 1 항에 있어서,

상기 기판과 발광구조물 사이에 형성되는 버퍼층을 더 포함하는 것을 특징으로 하는 플립-칩 본딩용 질화갈륨계 발광 다이오드.
제 1 항에 있어서,

상기 발광구조물의 제2 GaN 클래드층과 제2전극과의 사이에 형성되는 투명전극을 더 포함하는 것을 특징으로 하는 플립-칩 본딩용 질화갈륨계 발광 다이오드.
제 4 항에 있어서,

상기 반사층은 Ag, Al, Pd, Rh 및 그 합금으로 구성된 그룹으로부터 선택된 물질로 이루어지는 것을 특징으로 하는 플립-칩 본딩용 질화갈륨계 발광 다이오드.
제 5 항에 있어서,

상기 반사물질은 Ag, Al, Pd, Rh 및 그 합금으로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 플립-칩 본딩용 질화갈륨계 발광 다이오드.
제 5 항에 있어서,

상기 배리어 물질은 Ti, W, Cr, Pt, Ni 및 그 합금으로 구성된 그룹으로부터 선택된 것임을 특징으로 하는 플립-칩 본딩용 질화갈륨계 발광 다이오드.
제 5 항에 있어서,

상기 본딩 물질은 Au, Sn, In 및 그 합금으로 구성된 그룹으로부터 선택된 것임을 특징으로 하는 플립-칩 본딩용 질화갈륨계 발광 다이오드.
사파이어 기판 상에 제1 GaN 클래드층, 활성층, 제2 GaN 클래드층 순으로 성장시키는 성장 단계;

상기 성장된 활성층 및 제2 GaN 클래드층을 에칭하여, 상기 제1 GaN 클래드층의 상호 마주보는 양측 단부를 외부로 노출시키는 에칭 단계;

상기 제2 GaN 클래드층의 상부에 투명전극을 형성하는 투명전극 형성 단계;

상기 투명전극의 상부와 상기 제1 GaN 클래드층의 노출영역에 각각 상호 평행한 라인 형상을 갖으며 제2전극을 중심으로 제1전극이 양측에 배치되도록 두 개의 제1전극 및 제 2전극을 동시에 형성하는 전극 형성 단계;

상기 노출되어 있는 상기 제1,2전극 및 상기 투명전극과 제1 GaN 클래드층의 상부에 패시베이션층을 형성한 후, 상기 제1,2 전극들의 소정 영역이 노출되도록 형성된 패시베이션층을 천공하는 패시베이션 단계; 및

상기 패시베이션 층의 상부에 상기 천공된 부분을 통해 제1,2전극에 각각 접촉되며 상호 절연된 제1,2본딩용 전극을 형성하는 본딩전극 형성 단계를 포함하는 것을 특징으로 하는 플립-칩 본딩용 질화갈륨계 발광 다이오드의 제조방법.
제 12 항에 있어서, 상기 에칭단계는

상기 성장된 칩의 서로 마주보는 양 측부에서 제2GaN 클래드층 및 활성층까지 메사에칭을 실시하여 이루어지는 것을 특징으로 하는 플립-칩 본딩용 질화갈륨계 발광 다이오드의 제조방법.
제 12 항에 있어서, 상기 전극 형성 단계에서

상기 두 개의 제1전극과 제2전극은 상호 등 간격을 갖도록 형성되는 것을 특징으로 하는 플립-칩 본딩용 질화갈륨계 발광 다이오드의 제조 방법.
제 12 항에 있어서, 상기 전극 형성 단계에서 제1,2전극은 10~20㎛의 선폭을 갖는 것을 특징으로 하는 플립-칩 본딩용 질화갈륨계 발광 다이오드의 제조 방법.
제 12 항에 있어서, 상기 제조 방법은

상기 본딩 전극을 형성하기 전에 상기 패시베이션 층의 위에 반사층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 플립-칩 본딩용 질화갈륨계 발광 다이오드의 제조 방법.
제 12 항에 있어서, 상기 본딩 전극 형성 단계는

반사물질과 배리어물질과 본딩물질로 이루어진 메탈로 제1,2전극을 형성하는 것을 특징으로 하는 플립-칩 본딩용 질화갈륨계 발광 다이오드의 제조 방법.
제 16 항에 있어서,

상기 반사층은 Ag, Al, Pd, Rh 및 그 합금으로 구성된 그룹으로부터 선택된 물질로 형성되는 것을 특징으로 하는 플립-칩 본딩용 질화갈륨계 발광 다이오드의 제조 방법.
제 17 항에 있어서,

상기 반사물질은 Ag, Al, Pd, Rh 및 그 합금으로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 플립-칩 본딩용 질화갈륨계 발광 다이오드의 제조방법.
제 17 항에 있어서,

상기 배리어 물질은 Ti, W, Cr, Pt, Ni 및 그 합금으로 구성된 그룹으로부터 선택된 것임을 특징으로 하는 플립-칩 본딩용 질화갈륨계 발광 다이오드의 제조방법.
제 17 항에 있어서,

상기 본딩 물질은 Au, Sn, In 및 그 합금으로 구성된 그룹으로부터 선택된 것임을 특징으로 하는 플립-칩 본딩용 질화갈륨계 발광 다이오드의 제조 방법.