KR100565452B1 - 반도체 소자 및 그 제조 방법 - Google Patents
반도체 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100565452B1 KR100565452B1 KR1020030083909A KR20030083909A KR100565452B1 KR 100565452 B1 KR100565452 B1 KR 100565452B1 KR 1020030083909 A KR1020030083909 A KR 1020030083909A KR 20030083909 A KR20030083909 A KR 20030083909A KR 100565452 B1 KR100565452 B1 KR 100565452B1
- Authority
- KR
- South Korea
- Prior art keywords
- salicide
- gate electrode
- region
- layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
Claims (10)
- 살리사이드 영역과 비살리사이드 영역을 갖는 반도체 기판;상기 살리사이드 영역의 반도체 기판의 액티브 영역 상에 게이트 절연막을 개재하며 형성된 제 1 게이트 전극;상기 제 1 게이트 전극의 측벽에 형성된 스페이서;상기 제 1 게이트 전극과 스페이서를 사이에 두고 이격하며 상기 반도체 기판의 액티브 영역에 형성된 제 1 소스/드레인;상기 비살리사이드 영역의 반도체 기판의 액티브 영역 상에 게이트 절연막을 개재하며 형성된 제 2 게이트 전극;상기 제 2 게이트 전극의 살리사이드화 반응을 방지하기 위해 상기 제 2 게이트 전극을 둘러싸는 살리사이드 방지막;상기 제 2 게이트 전극과 살리사이드 방지막을 사이에 두고 이격하며 상기 반도체 기판의 액티브 영역에 형성된 제 2 소스/드레인; 및상기 제 1 게이트 전극, 제 1 소스/드레인, 제 2 소스/드레인 상에 형성된 실리사이드층을 포함하는 반도체 소자.
- 제 1 항에 있어서, 상기 살리사이드 방지막이 상기 스페이서와 동질로 형성된 것을 특징으로 하는 반도체 소자.
- 제 2 항에 있어서, 상기 살리사이드 방지막이 실리콘 질화막의 단일층 구조와, 실리콘 산화막과 실리콘 질화막의 적층 구조 중 어느 하나로 형성된 것을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서, 상기 게이트 절연막이 실리콘 산화막, 실리콘 질화막, 실리콘 산화 질화막, 탄탈륨 산화막, 알루미늄 산화막, 하프늄 산화막 등 중 어느 하나로 형성된 것을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서, 상기 실리사이드층이 티타늄 실리사이드층, 코발트 실리사이드층, 또는 니켈 실리사이드층 중 어느 하나에 의해 형성된 것을 특징으로 하는 반도체 소자.
- 반도체 기판의 살리사이드 영역과 비살리사이드 영역의 액티브 영역 상에 게이트 절연막을 위한 제 1 절연막을 형성시키는 단계;상기 살리사이드 영역과 비살리사이드 영역의 액티브 영역의 게이트 절연막 상에 각각 제 1, 2 게이트 전극을 형성시키는 단계;상기 제 1 게이트 전극의 측벽에 스페이서를 형성시킴과 아울러 상기 제 2 게이트 전극의 살리사이드화 반응을 방지하기 위해 상기 제 2 게이트 전극을 둘러싸는 살리사이드 방지막을 형성시키는 단계;상기 반도체 기판의 액티브 영역에 상기 제 1 게이트 전극과 스페이서를 사 이에 두고 이격하는 제 1 소스/드레인을 형성시킴과 아울러 상기 제 2 게이트 전극과 살리사이드 방지막을 사이에 두고 이격하는 제 2 소스/드레인을 형성시키는 단계; 및살리사이드 공정을 이용하여 상기 제 1 게이트 전극과 제 1 소스/드레인 및 상기 제 2 소스/드레인 상에 실리사이드층을 형성시키는 단계를 포함하는 반도체 소자의 제조 방법.
- 제 6 항에 있어서, 상기 스페이서와 함께 상기 살리사이드 방지막을 형성시키는 단계는상기 제 1 게이트 전극과 상기 제 2 게이트 전극을 포함하여 상기 게이트 절연막 상에 제 2 절연막을 형성시키는 단계;상기 제 2 게이트 전극 상에 위치하도록 상기 제 2 절연막 상에 식각 마스크층을 형성시키는 단계; 및상기 식각 마스크층 외측의 제 2 절연막을 이방성 식각 특성의 식각 공정에 의해 식각시킴으로써 상기 스페이서를 형성시킴과 아울러 상기 살리사이드 방지막을 형성시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 6 항 또는 제 7 항에 있어서, 상기 살리사이드 방지막을 실리콘 질화막의 단일층 구조와, 실리콘 산화막과 실리콘 질화막의 적층 구조 중 어느 하나로 형성시킨 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 6 항에 있어서, 상기 게이트 절연막을 실리콘 산화막, 실리콘 질화막, 실리콘 산화 질화막, 탄탈륨 산화막, 알루미늄 산화막, 하프늄 산화막 등 중 어느 하나로 형성시킨 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 6 항에 있어서, 상기 실리사이드층을 티타늄 실리사이드층, 코발트 실리사이드층, 또는 니켈 실리사이드층 중 어느 하나에 의해 형성시킨 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030083909A KR100565452B1 (ko) | 2003-11-25 | 2003-11-25 | 반도체 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030083909A KR100565452B1 (ko) | 2003-11-25 | 2003-11-25 | 반도체 소자 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050050211A KR20050050211A (ko) | 2005-05-31 |
KR100565452B1 true KR100565452B1 (ko) | 2006-03-30 |
Family
ID=38665718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030083909A Expired - Fee Related KR100565452B1 (ko) | 2003-11-25 | 2003-11-25 | 반도체 소자 및 그 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100565452B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100588782B1 (ko) * | 2003-12-30 | 2006-06-14 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
-
2003
- 2003-11-25 KR KR1020030083909A patent/KR100565452B1/ko not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20050050211A (ko) | 2005-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7126174B2 (en) | Semiconductor device and method of manufacturing the same | |
KR19980041851A (ko) | 게이트/소오스/드레인 영역을 도핑하기 위해 자기 정렬된옥시염화인을 사용하여 융기된 소오스/드레인 mosfet를 제조하는 방법 | |
US6784054B2 (en) | Method of manufacturing semiconductor device | |
US6242311B1 (en) | Method of fabricating a semiconductor device with silicided gates and peripheral region | |
US6610565B2 (en) | Method of forming a CMOS type semiconductor device | |
KR100731096B1 (ko) | 반도체 소자 및 이의 제조방법 | |
JPH07142589A (ja) | 半導体集積回路装置およびその製造方法 | |
KR100565452B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US6458702B1 (en) | Methods for making semiconductor chip having both self aligned silicide regions and non-self aligned silicide regions | |
KR100565448B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR100588782B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR100609239B1 (ko) | 반도체 소자의 제조 방법 | |
US6277699B1 (en) | Method for forming a metal-oxide-semiconductor transistor | |
JP4241288B2 (ja) | 半導体装置およびその製造方法 | |
KR100265595B1 (ko) | 엠엠엘 반도체소자 및 그 제조방법 | |
JP2967754B2 (ja) | 半導体装置およびその製造方法 | |
JPH11126900A (ja) | 半導体装置およびその製造方法 | |
JPH09321287A (ja) | 半導体装置の製造方法 | |
KR100672737B1 (ko) | Esd용 반도체 소자 및 그 제조방법 | |
KR20000004543A (ko) | 반도체소자의 제조방법 | |
KR20010011651A (ko) | 반도체장치의 콘택 형성방법 | |
JP2000332130A (ja) | 半導体集積回路装置の製造方法 | |
KR20000023249A (ko) | 전계 효과 트랜지스터 및 그 제조 방법 | |
KR20030050671A (ko) | 반도체소자의 제조 방법 | |
KR20050049265A (ko) | 금속실리사이드막들을 채택하여 모오스 트랜지스터를제조하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
N231 | Notification of change of applicant | ||
PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
FPAY | Annual fee payment |
Payment date: 20120221 Year of fee payment: 7 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20130323 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20130323 |
|
P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |