[go: up one dir, main page]

KR100554569B1 - 선형성 및 잡음 특성이 개선된 믹서 회로 - Google Patents

선형성 및 잡음 특성이 개선된 믹서 회로 Download PDF

Info

Publication number
KR100554569B1
KR100554569B1 KR1020030009013A KR20030009013A KR100554569B1 KR 100554569 B1 KR100554569 B1 KR 100554569B1 KR 1020030009013 A KR1020030009013 A KR 1020030009013A KR 20030009013 A KR20030009013 A KR 20030009013A KR 100554569 B1 KR100554569 B1 KR 100554569B1
Authority
KR
South Korea
Prior art keywords
terminal
input
output
mixer circuit
linearity
Prior art date
Application number
KR1020030009013A
Other languages
English (en)
Other versions
KR20040073072A (ko
Inventor
김태욱
김본기
이귀로
Original Assignee
인티그런트 테크놀로지즈(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인티그런트 테크놀로지즈(주) filed Critical 인티그런트 테크놀로지즈(주)
Priority to KR1020030009013A priority Critical patent/KR100554569B1/ko
Priority to US10/775,234 priority patent/US7342432B2/en
Publication of KR20040073072A publication Critical patent/KR20040073072A/ko
Application granted granted Critical
Publication of KR100554569B1 publication Critical patent/KR100554569B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H03F3/45089—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45496—Indexing scheme relating to differential amplifiers the CSC comprising one or more extra resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 믹서 회로의 선형성 및 잡음 특성을 개선시키기 위한 것이다. 본 발명의 일실시예에 따른 믹서 회로는 입력단 및 출력단을 구비하고, 입력단에 인가된 신호를 증폭시켜 출력단으로 출력하는 증폭부, 제1 내지 제3 입력단, 및 제1 및 제2 출력단을 구비하고, 제1 및 제2 입력단에 각각 인가되는 신호를 제3 입력단에 인가되는 신호와 혼합하여 제1 및 제2 출력단으로 각각 출력하는 혼합부, 증폭부의 출력단 및 혼합부의 제3 입력단 간에 접속되는 커패시터, 및 혼합부의 제3 입력단에 일정 전류를 공급하되, 증폭부에 흐르는 전류 보다 실질적으로 더 많은 전류가 혼합부의 제3 입력단에 흐르도록 하기 위한 전류 공급 수단을 포함한다.
믹서 회로, 선형성, 잡음 특성, 증폭부, 혼합부

Description

선형성 및 잡음 특성이 개선된 믹서 회로{Mixer Circuit having Improved Linearity and Noise Figure}
도 1은 종래의 길버트 셀 믹서 회로를 도시한 회로도.
도 2는 종래의 다른 믹서 회로를 도시한 회로도.
도 3은 본 발명의 일실시예에 따른 믹서 회로를 도시한 회로도.
도 4는 본 발명의 다른 실시예에 따른 믹서 회로를 도시한 회로도.
도 5는 본 발명의 다른 실시예에 따른 믹서 회로를 도시한 회로도.
도 6는 본 발명의 다른 실시예에 따른 믹서 회로를 도시한 회로도.
<도면의 주요 부분에 대한 부호의 설명>
310: 증폭부 330: 혼합부
301: 증폭부의 입력단 303: 증폭부의 출력단
305: 혼합부의 제1 입력단 307: 혼합부의 제2 입력단
309: 혼합부의 제3 입력단 311: 혼합부의 제1 출력단
313: 혼합부의 제2 출력단 BN31: 제1 NPN 트랜지스터
BN32: 제2 NPN 트랜지스터 BN31: 제3 NPN 트랜지스터
C31: 커패시터 I31: 제1 전류 공급 수단
본 발명은 통신 시스템에 관한 것으로서, 더욱 상세하게는 선형성 및 잡음 특성이 개선된 믹서 회로에 관한 것이다.
믹서 회로는 통상 통신 시스템에서 신호를 변조(modulation) 또는 복조(demodulation)하기 위하여 사용되며, 입력되는 2 이상의 신호를 혼합하여 양 신호의 주파수의 차 또는 합에 해당하는 주파수의 신호를 출력한다.
도 1은 종래의 전형적인 믹서 회로인 길버트 셀 믹서 회로를 도시한 회로도이다.
도 1에 도시된 바와 같이, 종래의 믹서 회로는 크게 증폭부(110) 및 혼합부(130)로 구성된다. 증폭부(110)는 제1 NPN 트랜지스터 BN11 및 퇴화 임피던스 L11를 포함하고, 입력단 Vin에 인가된 신호를 증폭시켜 혼합부(130)로 출력한다. 혼합부(130)는 제2 및 제3 NPN 트랜지스터 BN12, BN13 및 제1 및 제2 부하 저항 R11, R12을 포함하고, 상기 증폭부(110)에서 출력된 신호와 국부 발진 신호 LO+, LO-를 혼합하여, 중간 주파수(Intermediate Frequency) 또는 기저 대역(Baseband) 신호를 출력한다.
이하, 도 1에 도시된 믹서 회로의 동작 및 문제점을 설명한다.
믹서 회로의 증폭부(110)는 에미터 공통(common emitter) 구조로서, 제1 NPN 트랜지스터 BN11의 베이스에 인가된 신호 Vin를 증폭하여 혼합부(130)로 출력한다.
믹서 회로의 혼합부(130)는 베이스 공통(common base) 구조로서, 상기 증폭 부(110)의 출력 신호와 국부 발진 신호 LO+, LO-를 혼합하여 중간 주파수 또는 기저 대역 신호를 출력한다.
즉, 도 1에 도시된 믹서 회로는 에미터 공통 구조의 증폭부(110)와 베이스 공통 구조의 혼합부(130)를 접속시키고, 혼합부(130)에 포함된 제2 및 제3 NPN 트랜지스터 BN12, BN13의 베이스에 국부 발진 신호 LO+, LO-를 인가함으로써, 제1 NPN 트랜지스터 BN31의 베이스에 인가되는 RF 신호와 믹싱되도록 하고 있다.
그러나, 도 1에 도시된 바와 같은 종래의 믹서 구조에서는 증폭부(110) 및 혼합부(130)가 직접적으로 접속됨으로 인하여, 잡음 특성 및 선형성 측면에서 최적으로 활용되는데 어려움이 있었다.
좀더 구체적으로는, 증폭부(110)의 제1 NPN 트랜지스터 BN11에 흐르는 전류가 제2 및 제3 NPN 트랜지스터 BN12, BN13에 흐르는 전류의 합과 동일한 값을 가진다. 따라서, 믹서 회로의 선형성을 높이기 위하여 혼합부(130)의 제2 및 제3 NPN 트랜지스터 BN12, BN13에 흐르는 전류를 증가시키면, 증폭부(110)의 제1 NPN 트랜지스터 BN31에 흐르는 전류도 동시에 증가되고, 이로써, 증폭부(110)의 이득이 증가하게 된다. 증폭부(110)의 이득 증가는 믹서 회로의 선형성을 저해하고, 제1 NPN 트랜지스터 BN11의 콜렉터 및 에미터간 전압 Vce이 일정한데 전류만 증가시키면 오히려 증폭부의 선형성이 저해되는 문제를 초래한다. 나아가, 증폭부(110) 및 혼합부(130)의 이득을 독립적으로 제어할 수 없음으로써, 믹서 회로의 선형성 및 잡음 특성을 최적화시키는데 어려움이 있었다.
즉, 증폭부(110) 및 혼합부(130)의 잡음 특성 및 선형성의 최적화 요건이 서 로 다름에도 불구하고, 증폭부(110)를 혼합부(130)와 직접 연결하여 믹서 회로를 형성하는 것은 믹서 회로의 선형성 및 잡음 특성을 저해하는 요인이 되었다.
믹서 회로의 선형성 및 잡음 특성을 개선시키기 위한 종래 기술로서, 미합중국 특허 제 5,532,637호에 개시된 믹서 회로가 있다.
도 2는 미합중국 특허 제 5,532,637호에 개시된 믹서 회로를 도시한 회로도이다.
도 2에 도시된 바와 같이, 믹서 회로는 세개의 트랜지스터 쌍(11~18) 및 제1 및 제2 전류소오스(10, 22)를 포함한다. 제1 트랜지스터 쌍(11, 12)은 제1 입력단 I/P1+, I/P1-간에 인가되는 제1 차동 입력 신호에 의하여 콜렉터 및 에미터 간에 흐르는 전류를 제어한다. 두개의 제2 트랜지스터 쌍(15, 16), (17, 18)은 제2 입력단 I/P2+, I/P2-간에 인가되는 제2 입력 신호 및 제1 트랜지스터 쌍의 대응되는 트랜지스터에 도통되는 전류에 의하여 각각의 트랜지스터 쌍에 흐르는 전류의 양을 제어한다. 또한, 제2 전류 소오스(10)는 제1 트랜지스터 쌍(11, 12)에 의하여 도통되는 총 전류가 두개의 제2 트랜지스터 쌍(15, 16), (17, 18)에 흐르는 전류의 총합보다 많도록 한다.
도 2에 도시된 종래의 믹서 회로는 믹서의 입력단에 전류 소오스(22)를 제공함으로써, 선형성을 향상시키도록 하고 있으나, 제1 트랜지스터 쌍(11, 12)의 콜렉터 및 에미터 간의 전압 Vce이 결정된 후에 트랜지스터의 콜렉터에 제공되는 일정 전류 이상은 선형성에 도움이 되지 못하고, 잡음 특성과 전류소모만 악화시키는 것으로 알려져있다. (Guofu niu, et al., "RF Lienearity Characteristics of SiGe HBTs", IEEE, Transaction of Microwave theory and Techniques, vol. 49, no.9, Sep. 2001.)
따라서, 도 2에 도시된 바와 같이, 콜렉터 및 에미터 간의 전압이 일정한 경우, 증폭부에 전류를 더 제공함으로써 선형성을 개선시키는 데에는 한계가 있다. 또한 전류를 증가시키는 것과 동시에 콜렉터 및 에미터 간의 전압을 더 높이는 것은 VCC 때문에 한계가 있다. 나아가, 혼합부에 포함된 두개의 제2 트랜지스터 쌍(15, 16), (17, 18)에 흐르는 전류를 많이 확보하여야 높은 선형성을 얻을 수 있는데 반하여 미합중국 특허 제 5,532,637호에 개시된 믹서 회로에서는 혼합부에 흐르는 전류가 증폭부에 흐르는 전류보다 적음으로 인하여 오히려 믹서의 선형성을 저해하는 문제가 있었다.
본 발명의 목적은 선형성 및 잡음 특성이 우수한 믹서 회로를 제공함에 있다.
본 발명의 다른 목적은 믹서의 증폭부 및 혼합부를 각각 독립적으로 제어함으로써, 선형성 및 잡음 특성 면에서 최적화할 수 있는 믹서 회로를 제공함에 있다.
본 발명의 또 다른 목적은 믹서 회로의 증폭부 및 혼합부의 입력단에 발생하는 기생 커패시턴스로 인한 영향이 최소화된 믹서 회로를 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 믹서 회로는, 입력단 및 출력단을 구비하고, 입력단에 인가되는 신호를 증폭시켜 출력단으로 출력하는 증폭부, 제1 내지 제3 입력단, 및 제1 및 제2 출력단을 구비하고, 제1 및 제2 입력단에 각각 인가되는 신호를 제3 입력단에 인가되는 신호와 혼합하여 제1 및 제2 출력단으로 각각 출력하는 혼합부, 증폭부의 출력단 및 혼합부의 제3 입력단 간에 접속되는 커패시터, 및 혼합부의 제3 입력단에 일정 전류를 공급하되, 증폭부에 흐르는 전류 보다 실질적으로 더 많은 전류가 혼합부의 제3 입력단에 흐르도록 하기 위한 전류 공급 수단을 포함한다.
본 발명의 일실시예에 따른 믹서 회로에 있어서, 증폭부는 입력단을 형성하는 제1 단자, 출력단을 형성하는 제2 단자, 및 제3 단자를 구비하고, 제1 단자에 인가되는 전압의 크기에 기초하여 제2 단자에서 제3 단자로 흐르는 전류의 크기 및 방향이 가변되는 증폭 소자, 증폭 소자의 제2 단자 및 제1 전원 간에 접속되는 부하 임피던스, 및 증폭 소자의 제3 단자 및 제2 전원 간에 접속되는 퇴화 임피던스를 포함한다.
본 발명의 일실시예에 따른 믹서 회로에 있어서, 증폭부는 증폭 소자의 제1 단자 및 제2 단자간에 접속된 커패시터를 더 포함한다.
본 발명의 일실시예에 따른 믹서 회로에 있어서, 혼합부는 제1 입력단을 형성하는 제1 단자, 제1 출력단을 형성하는 제2 단자, 및 제3 단자를 구비하고, 제1 단자에 인가되는 전압의 크기에 기초하여 제2 단자로부터 제3 단자로 흐르는 전류의 크기 및 방향이 가변되는 제1 증폭 소자, 제2 입력단을 형성하는 제1 단자, 제2 출력단을 형성하는 제2 단자, 및 제1 증폭 소자의 제3 단자와 접속되어 제3 입력단을 형성하는 제3 단자를 구비하고, 제1 단자에 인가되는 전압의 크기에 기초하여 제2 단자로부터 제3 단자로 흐르는 전류의 크기 및 방향이 가변되는 제2 증폭 소자, 및 제1 및 제2 증폭 소자의 제2 단자 및 전원 간에 각각 접속되는 제1 및 제2 부하 임피던스를 포함한다.
본 발명의 일실시예에 따른 믹서 회로에 있어서, 전류 공급 수단은 LC 공진 회로를 포함한다.
본 발명의 다른 실시예에 따른 믹서 회로에 있어서, 입력단 및 출력단을 구비하고, 입력단에 인가되는 신호를 증폭시켜 출력단으로 출력하는 증폭부, 제1 및 제2 입력단, 증폭부의 출력단에 접속되는 제3 입력단, 및 제1 및 제2 출력단을 구비하고, 제1 및 제2 입력단에 각각 인가되는 신호를 제3 입력단에 인가되는 신호와 믹싱하여 제1 및 제2 출력단으로 각각 출력하는 혼합부, 및 혼합부의 제3 입력단에 일정 전류를 공급하기 위한 전류 공급 수단을 포함한다.
본 발명의 다른 실시예에 따른 믹서 회로에 있어서, 증폭부는 입력단을 형성하는 제1 단자, 출력단을 형성하는 제2 단자, 및 제3 단자를 구비하고, 제1 단자에 인가되는 전압에 크기에 기초하여 제2 단자에서 제3 단자로 흐르는 전류의 크기 및 방향이 가변되는 증폭 소자, 및 증폭 소자의 제3 단자 및 제2 전원 간에 접속되는 퇴화 임피던스를 포함한다.
본 발명의 다른 실시예에 따른 믹서 회로에 있어서, 증폭부는 증폭 소자의 제1 단자 및 제2 단자간에 접속된 커패시터를 더 포함한다.
본 발명의 다른 실시예에 따른 믹서 회로에 있어서, 혼합부는 제1 입력단을 형성하는 제1 단자, 제1 출력단을 형성하는 제2 단자, 및 제3 단자를 구비하고, 제1 단자에 인가되는 전압의 크기에 기초하여 제2 단자로부터 제3 단자로 흐르는 전류의 크기 및 방향이 가변되는 제1 증폭 소자, 제2 입력단을 형성하는 제1 단자, 제2 출력단을 형성하는 제2 단자, 및 제1 증폭 소자의 제3 단자와 접속되어 제3 입력단을 형성하는 제3 단자를 구비하고, 제1 단자에 인가되는 전압의 크기에 기초하여 제2 단자로부터 제3 단자로 흐르는 전류의 크기 및 방향이 가변되는 제2 증폭 소자, 및 제1 및 제2 증폭 소자의 제2 단자 및 전원 간에 각각 접속되는 제1 및 제2 부하 임피던스를 포함한다.
본 발명의 또 다른 실시예에 따른 믹서 회로에 있어서, 입력단 및 출력단을 구비하고, 입력단에 인가되는 신호를 증폭시켜 출력단으로 출력하는 증폭부, 및 제1 및 제2 입력단, 증폭부의 출력단에 접속되는 제3 입력단, 및 제1 및 제2 출력단을 구비하고, 제1 및 제2 입력단에 각각 인가되는 신호를 제3 입력단에 인가되는 신호와 믹싱하여 제1 및 제2 출력단으로 각각 출력하는 혼합부를 포함하되, 증폭부는 입력단을 형성하는 제1 단자, 출력단을 형성하는 제2 단자, 및 제3 단자를 구비하고, 제1 단자에 인가되는 전압에 크기에 기초하여 제2 단자에서 제3 단자로 흐르는 전류의 크기 및 방향이 가변되는 증폭 소자, 증폭 소자의 제3 단자 및 제2 전원 간에 접속되는 퇴화 임피던스, 및 증폭 소자의 제1 단자 및 제2 단자간에 접속되는 커패시터를 포함한다.
본 발명의 또 다른 실시예에 따른 믹서 회로에 있어서, 혼합부는 제1 입력단 을 형성하는 제1 단자, 제1 출력단을 형성하는 제2 단자, 및 제3 단자를 구비하고, 제1 단자에 인가되는 전압의 크기에 기초하여 제2 단자로부터 제3 단자로 흐르는 전류의 크기 및 방향이 가변되는 제1 증폭 소자, 제2 입력단을 형성하는 제1 단자, 제2 출력단을 형성하는 제2 단자, 및 제1 증폭 소자의 제3 단자와 접속되어 제3 입력단을 형성하는 제3 단자를 구비하고, 제1 단자에 인가되는 전압의 크기에 기초하여 제2 단자로부터 제3 단자로 흐르는 전류의 크기 및 방향이 가변되는 제2 증폭 소자, 및 제1 및 제2 증폭 소자의 제2 단자 및 전원 간에 각각 접속되는 제1 및 제2 부하 임피던스를 포함한다.
본 발명의 또 다른 실시예에 따른 믹서 회로에 있어서, 혼합부는 제1 및 제2 증폭 소자의 제1 단자 및 제2 단자 간에 각각 접속되는 커패시터를 더 포함한다.
본 발명의 또 다른 실시예에 따른 믹서 회로는, 입력단 및 출력단을 구비하고, 입력단에 인가된 신호를 증폭시켜 출력단으로 출력하는 증폭부, 및 제1 및 제2 입력단, 증폭부의 출력단에 접속되는 제3 입력단, 및 제1 및 제2 출력단을 구비하고, 제1 및 제2 입력단에 각각 인가되는 신호를 제3 입력단에 인가되는 신호와 믹싱하여 제1 및 제2 출력단으로 각각 출력하는 혼합부를 포함하되, 혼합부는 제1 입력단을 형성하는 제1 단자, 제1 출력단을 형성하는 제2 단자, 및 제3 단자를 구비하고, 제1 단자에 인가되는 전압의 크기에 기초하여 제2 단자로부터 제3 단자로 흐르는 전류의 크기 및 방향이 가변되는 제1 증폭 소자, 제2 입력단을 형성하는 제1 단자, 제2 출력단을 형성하는 제2 단자, 및 제1 증폭 소자의 제3 단자와 접속되어 제3 입력단을 형성하는 제3 단자를 구비하고, 제1 단자에 인가되는 전압의 크기에 기초하여 제2 단자로부터 제3 단자로 흐르는 전류의 크기 및 방향이 가변되는 제2 증폭 소자, 제1 및 제2 증폭 소자의 제1 단자 및 제2 단자간에 각각 접속되는 제1 및 제2 커패시터, 및 제1 및 제2 증폭 소자의 제2 단자 및 전원 간에 각각 접속되는 제1 및 제2 부하 임피던스를 포함한다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
본 발명에 따른 믹서 회로는 바이폴라 정션 트랜지스터(Bipolar Junction Transistor) 증폭 소자를 활용한다. 증폭 소자는 베이스, 콜렉터, 에미터를 구비한다. 바이폴라 정션 트랜지스터는 베이스에 인가되는 전압의 크기 및 극성에 따라서, 콜렉터로부터 에미터로 또는 그 역으로 흐르는 전류의 양 및 방향이 결정되는 특성을 갖는다. 이러한 증폭 소자로는 바이폴라 정션 트랜지스터(BJT), 정션 전계 효과 트랜지스터(JFET), 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET) 및 금속 반도체 전계 효과 트랜지스터(MESFET) 등이 있다.
또한, 이러한 증폭 소자의 대부분은 서로 상보적인 두개의 상보 소자, 즉 제1 상보 소자, 예를 들면, NPN 트랜지스터, 및 제2 상보 소자, 예를 들면, PNP 트랜지스터를 활용한다. 제1 상보 소자 및 제2 상보 소자는 베이스에 인가되는 전압의 크기 및 극성에 따라서, 콜렉터로부터 에미터로 또는 그 역으로 흐르는 전류의 양 및 방향이 결정되는 특성을 갖는다.
상술한 증폭 소자 중에서도 본 발명에 따른 믹서 회로에 있어서는 RF 회로에서 많이 응용되고 있는 바이폴라 정션 트랜지스터를 중심으로 설명하고자 한다. 그러나, 본 발명의 정신은 바이폴라 정션 트랜지스터 뿐만 아니라 상보적으로 동작하 는 모든 소자에 적용할 수 있음은 당업자에게 자명하다. 따라서, 비록 본 명세서에서는 바이폴라 정션 트랜지스터를 중심으로 설명하나, 본 발명의 개념과 범위가 바이폴라 정션 트랜지스터로 한정되는 것은 아니다. 또한 이하의 설명에서는 NPN 트랜지스터를 중심으로 설명하지만, 본 발명의 개념을 PNP에도 적용할 수 있음은 물론이다.
도 3은 본 발명의 일실시예에 따른 믹서 회로를 도시한 회로도이다.
도 3에 도시된 바와 같이, 본 발명에 따른 믹서 회로는 입력단(301) 및 출력단(303)을 구비하고, 입력단(301)에 인가되는 신호 Vin를 증폭시켜 출력하는 증폭부(310), 제1 내지 제3 입력단(305~309), 및 제1 및 제2 출력단(311, 313)을 구비하고, 상기 제1 및 제2 입력단(305, 307)에 각각 인가되는 국부 발진 신호 LO+, LO-를 상기 제3 입력단(309)에 인가되는 신호와 믹싱하여 상기 제1 및 제2 출력단(311, 313)으로 출력하는 혼합부(330), 제1 커패시터 C31, 및 제1 전류 공급 수단 I31을 포함한다.
이하, 도 3을 참조하여 이들 구성간의 접속관계를 설명한다.
증폭부(310)는 제1 NPN 트랜지스터 BN31, 퇴화 임피던스 DI31, 및 제1 부하 임피던스 LI31을 포함하며, 에미터 공통 구조로 형성된다. 즉, 제1 NPN 트랜지스터 BN31의 베이스는 입력단(301)을 형성하고, 콜렉터는 제1 부하 임피던스 LI31의 일단과 접속되어 출력단(303)을형성하며, 에미터는 퇴화 임피던스 DI31의 일단과 접속된다. 제1 부하 임피던스 LI31의 타단은 전원 VCC에 접속되고, 퇴화 임피던스 DI31의 타단은 접지된다.
본 발명의 일실시예에 따른 믹서 회로에 있어서, 제1 NPN 트랜지스터 BN31의 베이스 및 콜렉터 간에 제2 커패시터(도시되지 않음)가 제공될 수 있다. 이 경우, 제2 커패시터는 제1 NPN 트랜지스터 BN31의 베이스 및 콜렉터 간에 존재하는 기생 커패시턴스로 인한 영향을 제거함으로써, 믹서 회로의 선형성을 더욱 개선시킨다.
혼합부(330)는 제2 및 제3 NPN 트랜지스터 BN32, BN33, 및 제2 및 제3 부하 임피던스 LI32, LI33를 포함하고, 베이스 공통 구조로 형성된다. 즉, 제2 및 제3 NPN 트랜지스터 BN32, BN33의 베이스는 제1 및 제2 입력단(305, 307)을 형성하고, 콜렉터는 제2 및 제3 부하 임피던스 LI32, LI33의 일단과 접속되어 각각 제1 및 제2 출력단(311, 313)을 형성하며, 에미터는 서로 접속되어 혼합부(330)의 제3 입력단(309)을 형성한다. 그리고, 제2 및 제3 부하 임피던스 LI32, LI33의 타단은 전원 VCC에 접속된다.
제1 커패시터 C31는 증폭부(310)의 출력단(303) 및 혼합부(330)의 제3 입력단(309) 간에 접속되고, 제1 전류 공급 수단 I31은 혼합부(330)의 제3 입력단(309)에 접속된다.
본 발명의 일실시예에 따른 믹서 회로의 동작을 설명한다.
증폭부(310)는 입력단(301)에 인가된 신호를 증폭시켜 출력한다. 즉, 제1 NPN 트랜지스터 BN31는 입력단(301)에 인가된 전압의 크기에 기초하여 콜렉터에서 에미터로 흐르는 전류를 가변시킴으로써, 입력단(301)에 인가된 신호 Vin를 증폭시 킨다.
혼합부(330)는 제1 및 제2 입력단(305, 307)에 각각 인가되는 국부 발진 신호 LO+, LO-와 제3 입력단(309)에 인가되는 증폭부(310)의 출력신호를 혼합함으로써, 양 신호의 주파수의 차 또는 합에 해당하는 주파수의 신호를 제1 및 제2 출력단(311, 313)으로 출력한다.
제1 커패시터 C31는 증폭부(310) 및 혼합부(330) 간에 흐르는 DC 성분을 차단함으로써, 증폭부(310) 및 혼합부(330)를 서로 분리시킨다.
제1 전류 공급 수단 I31은 믹서 회로가 최적의 동작을 수행할 수 있도록 일정한 전류를 혼합부(330)의 제3 입력단(309)에 공급한다. 이 경우, 제1 전류 공급 수단 I31에 의해 공급되는 전류는 혼합부(330)의 제2 및 제3 NPN 트랜지스터 BN32, BN33의 콜렉터에 흐르는 전류 Ic의 합과 동일하며, 증폭부(310)의 제1 NPN 트랜지스터 BN31에 흐르는 전류보다 크다.
즉, 증폭부(310)와 혼합부(330)를 분리하고, 혼합부(330)의 제3 입력단(309)에 제1 전류 공급 수단 I31을 접속시킴으로써, 혼합부(330)에 흐르는 전류가 증폭부(310)에 흐르는 전류보다 더 많도록 설정할 수 있으며, 이로써, 믹서 회로의 선형성 및 잡음 특성을 개선시킬 수 있다.
본 발명의 일실시예에 따른 믹서 회로의 동작을 좀더 상세히 설명한다.
2 이상의 신호를 혼합하는 믹서 회로에 있어서, 선형성 및 잡음 특성은 믹서의 성능을 결정하는 매우 중요한 요소이다.
믹서의 선형성 측면에서 살펴볼 때, 도 3에 도시된 믹서 회로와 같이 2 이상 의 회로가 직렬(cascade)로 접속되는 경우 전체 선형성은 첫단의 이득 및 선형성, 두번째단의 이득 및 선형성과 연관이 된다. 즉, 첫단의 이득은 작을수록 전체 선형성이 높아지며, 두번째단의 선형성은 첫단의 게인만큼 높아야 전체 선형성 측면에서 최적의 선형성을 이룰 수 있다. 첫단의 이득이 높게 되면, 둘째단에는 높은 레벨의 신호가 인가되게 되어 그만큼 더 선형적으로 동작해야 한다. 따라서, 믹서의 선형성을 개선시키기 위해서는 첫단의 이득을 작게 하고, 둘째단의 이득을 높임으로써, 원하는 총이득을 유지시키고, 둘째단의 선형성을 첫단의 이득만큼 좋게 하여 전체적인 선형성을 높이는 것이 바람직하다. 즉, 믹서의 경우 증폭부(310)의 이득을 적절하게 조정하고 혼합부(330)의 선형성을 증폭부(310)의 이득만큼 더 좋게 하여야 전체적인 선형성을 최적화시킬 수 있다.
또한, 바이폴라 정션 트랜지스터와 같은 비선형 소자에 있어서, 선형성은 트랜지스터의 콜렉터에 흐르는 전류 Ic와 콜렉터 및 에미터간 전압 Vce에 비례하는 특징을 가진다. 따라서, 바이어스 전압 및 부하 임피던스를 미리 설정된 적정 값으로 설정함으로써, 믹서 회로의 선형성을 최적화할 수 있다.
그러나, 종래 믹서 회로에 있어서는 증폭부 및 혼합부가 직접적으로 접속됨으로 인하여, 혼합부에 흐르는 전류가 증폭부에 흐르는 전류에 의하여 제한되는 문제점이 있었으나, 본 발명의 경우, 증폭부(310) 및 혼합부(330)를 분리하여 각각 독립적으로 제어함으로써, 믹서의 선형성을 개선시킬 수 있다.
믹서의 잡음 특성 측면에서 살펴볼 때, 도 3에 도시된 믹서 회로와 같이 2 이상의 회로가 직렬(cascade)로 접속되는 경우, 첫단의 이득이 높을수록 잡음 특성 이 좋아지며, 증폭단(310)의 이득은 제1 NPN 트랜지스터 BN31의 트랜스컨덕턴스(gm) 및 제1 부하 임피던스 LI31의 임피던스 값에 비례한다.
즉, 종래의 믹서 회로에 있어서는 증폭부(310) 및 혼합부(330)가 서로 접속됨으로 인하여 각각이 이득을 독립적으로 제어하는데 한계가 있었으나, 본원 발명의 경우에는 증폭단(310)의 이득을 증가시킴으로써 잡음 특성을 개선시킬 수 있다.
본 발명의 일실시예에 따른 믹서 회로에 있어서, 제1 NPN 트랜지스터 BN31의 콜렉터에 흐르는 전류 Ic는 제1 NPN 트랜지스터 BN31의 베이스에 인가되는 바이어스 전압에 의하여 결정되고, 제1 NPN 트랜지스터 BN31의 콜렉터 및 에미터간의 전압 Vce은 Ic 및 제1 부하 임피던스 LI31에 의하여 결정된다. 따라서, 제1 NPN 트랜지스터 BN31에 인가되는 바이어스 전압 및 제1 부하 임피던스 LI31를 적정 값으로 설정함으로써, 증폭부(310)의 선형성 및 잡음 특성을 최적화 할 수 있다.
본 발명의 일실시예에 따른 믹서 회로에 있어서, 제2 및 제3 NPN 트랜지스터 BN32, BN33의 콜렉터에 흐르는 전류의 합은 제1 전류 공급 수단 I31에 흐르는 전류의 양과 동일하며, 제2 및 제3 NPN 트랜지스터 BN32, BN33의 콜렉터 및 에미터간 전압은 제2 및 제3 NPN 트랜지스터 BN32, BN33의 콜렉터에 흐르는 전류 및 제2 및 제3 부하 임피던스 LI32, LI33에 의하여 결정된다. 따라서, 제2 및 제3 NPN 트랜지스터 BN32, BN33의 콜렉터에 흐르는 전류 및 제2 및 제3 부하 임피던스 LI32, LI33를 적절한 값으로 설정함으로써, 혼합부(330)의 선형성 및 잡음 특성을 증폭부(310)와는 독립적으로 제어할 수 있다.
이로써, 믹서 회로의 증폭부(310) 및 혼합부(330)가 서로 분리되고, 증폭부(310) 및 혼합부(330)의 이득 및 선형성을 독립적으로 제어함으로써, 믹서 회로의 선형성 및 잡음 특성을 최적의 조건으로 설정할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 믹서 회로를 도시한 회로도이다.
도 4에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 믹서 회로는 각각 독립적으로 최적화된 증폭부(410) 및 혼합부(430)가 직접 접속되었다는 점에서 도 3에 도시된 실시예와 차이를 갖는다.
이하, 도 4에 도시된 믹서 회로의 구성 및 동작을 설명한다. 본 발명의 다른 실시예에 따른 믹서 회로의 증폭부(410)는 제1 NPN 트랜지스터 BN41 및 퇴화 임피던스 DI41를 포함한다. 제1 NPN 트랜지스터 BN41의 베이스는 증폭부(410)의 입력단(401)을 형성하고, 콜렉터는 증폭부(410)의 출력단(403)을 형성하며, 에미터는 퇴화 임피던스 DI41의 일단과 접속된다. 퇴화 임피던스 DI41의 타단은 접지된다.
본 발명의 다른 실시예에 따른 믹서 회로에 있어서도, 제1 NPN 트랜지스터 BN41의 콜렉터와 베이스 간에 커패시터가 제공될 수 있으며, 이 경우, 커패시터는 제1 NPN 트랜지스터 BN41의 콜렉터 및 베이스 간의 존재하는 기생 커패시턴스로 인한 영향을 제거한다.
혼합부(430)는 제2 및 제3 NPN 트랜지스터 BN42, BN43 및 제1 및 제2 부하 임피던스 LI41, LI42를 포함한다. 혼합부(430)의 구체적 접속관계는 도 3에 도시된 실시예와 동일하므로 여기서는 설명을 생략하기로 한다.
본 발명의 다른 실시예에 따른 믹서 회로의 동작을 설명한다.
제1 전류 공급 수단 I41이 접속되지 않은 상태에서, 제2 및 제3 NPN 트랜지스터 BN42, BN43의 베이스에 제공되는 바이어스 전압(도시되지 않음)을 제어하여, 미리 설정된 소정의 전압이 제1 NPN 트랜지스터 BN41의 콜렉터 및 에미터 간에 인가되도록 한다. 상기 설명한 바와 같이, 믹서 회로의 선형성을 개선시키기 위해서는 증폭부(410)의 제1 NPN 트랜지스터 BN41의 콜렉터에 흐르는 전류에 비례하여 에미터 및 콜렉터 간에 인가되는 전압 Vce을 높여야 한다.
따라서, 혼합부(430)의 제2 및 제3 NPN 트랜지스터 BN42, BN43의 바이어스 전압을 제어함으로써, 선형성 측면에서 최적의 전압이 제1 NPN 트랜지스터 BN41의 콜렉터 및 에미터 Vce 간에 인가되도록 한다.
이 경우, 제1 NPN 트랜지스터 BN41의 콜렉터 및 에미터 Vce 간에는 최적의 전류와 전압이 인가되지만, 제2 및 제3 NPN 트랜지스터 BN42, BN43의 콜렉터에 흐르는 전류는 혼합부(430)의 선형성, 즉, 증폭부(410)의 이득만큼 더 좋아야하는 선형성을 충족시키지 못할 수 있다.
이 때, 제1 NPN 트랜지스터 BN41의 콜렉터(즉, 증폭부(410)의 출력단(403)) 및 혼합부(430)의 제3 입력단(409) 간에 제1 전류 공급 수단 I41을 제공함으로써, 제2 및 제3 NPN 트랜지스터 BN42, BN43의 콜렉터에 선형성측면에서 최적의 전류가 흐를 수 있도록 한다.
이로써, 증폭부(410)에 포함된 제1 NPN 트랜지스터 BN41의 콜렉터에 흐르는 전류 Ic 및 제1 NPN 트랜지스터 BN41의 콜렉터 및 에미터 간의 전압 Vce, 그리고 제2 및 제3 NPN 트랜지스터 BN42, BN43의 콜렉터에 흐르는 전류를 제어함으로써, 선형성 측면에서 요구되는 최적의 전류 및 전압이 인가되도록 함으로써, 믹서 회로의 선형성을 개선시킬 수 있다.
도 5는 본 발명의 다른 실시예에 따른 믹서 회로를 도시한 회로도이다.
도 5에 도시된 믹서 회로는 도 3에 도시된 믹서 회로에 있어서, 제1 전류 공급 수단 I31을 인덕터 L51 및 커패시터 C52의 병렬접속으로 구현하였다는 점에서 차이를 갖는다. 즉, 제1 전류 소오스 I31 대신에 LC 공진 회로를 이용하면, 입력되는 무선 주파수 신호 Vin의 2차 고조파, 및 국부 발진 신호 LO+, LO-의 2차 고조파 등의 하모닉 성분을 제거할 수 있어, 하모닉 성분에 의한 선형성 퇴화를 막을 수 있게 된다.
도 5에서는 입력 신호의 고조파 성분을 제거할 수 있는 LC 공진 회로로서, 인덕터 L51 및 커패시터 C51가 병력 접속된 것을 도시하였으나, 실시예에 따라서는 인덕터 및 커패시터의 직렬 접속으로도 구현이 가능하며, 도 3에 도시된 제1 전류 소오스 I31의 결합 구조로도 구현이 가능하다.
도 6은 본 발명의 다른 실시예에 따른 믹서 회로를 도시한 회로도이다.
도 6에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 믹서 회로는 증폭부(610) 및 혼합부(630)를 포함하고, 상기 증폭부(610)에 포함된 제1 NPN 트랜지스터 BN61의 콜렉터 및 베이스 간에 커패시터 C41가 접속됨으로써, 입력단에 존재하는 기생 커패시턴스로 인한 비선형성을 제거할 수 있다.
즉, 제1 NPN 트랜지스터 BN61의 콜렉터 및 베이스간에 존재하는 기생 커패시턴스는 입력단에 인가되는 전압에 따라서 그 커패시턴스가 변화하게 되어 믹서 회 로의 선형성을 악화시킨다.
따라서, 도 6에 도시된 바와 같이, 제1 NPN 트랜지스터 BN61의 콜렉터 및 베이스간에 커패시터 C41를 접속시키면, 제1 NPN 트랜지스터 BN61의 콜렉터 및 베이스간에는 기생 커패시터와 커패시터 C41가 병렬 접속된 형태를 띄게 되고, 커패시터 C41의 커패시턴스 값을 적절히 조절하면 기생 커패시턴스로 인한 영향을 제거할 수 있다.
또한, 실시예에 따라서는 도 6에 도시된 바와 같이, 혼합부(630)에 포함된 제2 및 제3 NPN 트랜지스터 BN62, BN63의 콜렉터 및 베이스 간에도 제2 및 제3 커패시터 C42, C43을 접속시킴으로써, 제2 및 제3 NPN 트랜지스터 BN62, BN63의 콜렉터 및 베이스 간에 존재하는 기생커패시턴스의 영향을 제거할 수 있다.
상기 설명된 4개의 실시예에서는 설명의 편의를 위하여 싱글 엔디드 타입(single-ended type)의 믹서 회로를 중심으로 설명하였으나, 본 발명의 본질이 차동 쌍(differential pair)으로 이루어진 믹서 회로에도 적용될 수 있음은 당업자에게 자명하다.
본 발명에 따르면, 믹서 회로의 선형성 및 잡음 특성을 개선시킬 수 있다.
또한, 믹서 회로의 증폭부 및 혼합부를 분리하여 제어함으로써, 각각 독립적으로 최적화시킬 수 있다.
나아가, 믹서 회로의 증폭부 및 혼합부의 입력단에 발생하는 기생 커패시턴스의 영향을 제거함으로써 선형성이 개선된 믹서 회로를 제공할 수 있다.

Claims (13)

  1. 입력단 및 출력단을 구비하고, 상기 입력단에 인가되는 신호를 증폭시켜 상기 출력단으로 출력하는 증폭부, 및 제1 내지 제3 입력단, 및 제1 및 제2 출력단을 구비하고, 상기 제1 및 제2 입력단에 각각 인가되는 신호를 상기 제3 입력단에 인가되는 신호와 혼합하여 상기 제1 및 제2 출력단으로 각각 출력하는 혼합부를 포함하는 믹서 회로에 있어서,
    상기 증폭부의 상기 출력단 및 상기 혼합부의 상기 제3 입력단 간에 접속되는 커패시터, 및
    상기 혼합부의 상기 제3 입력단에 일정 전류를 공급하되, 상기 증폭부에 흐르는 전류 보다 실질적으로 더 많은 전류가 상기 혼합부의 상기 제3 입력단에 흐르도록 하여, 상기 혼합부의 선형성을 향상시킴으로써 믹서 전체의 선형성을 향상시키는 전류 공급 수단
    을 포함하는 선형성을 향상시키는 믹서 회로.
  2. 제1항에 있어서,
    상기 증폭부는
    상기 증폭부의 상기 입력단을 형성하는 제1 단자, 상기 증폭부의 상기 출력단을 형성하는 제2 단자, 및 제3 단자를 구비하고, 상기 제1 단자에 인가되는 전압에 크기에 기초하여 상기 제2 단자에서 상기 제3 단자로 흐르는 전류의 크기 및 방향이 가변되는 증폭 소자,
    제1 전원 및 상기 증폭 소자의 상기 제2 단자 간에 접속되는 부하 임피던스, 및
    제2 전원 및 상기 증폭 소자의 상기 제3 단자 간에 접속되는 퇴화 임피던스
    를 포함하는 선형성을 향상시키는 믹서 회로.
  3. 제2항에 있어서,
    상기 증폭부는 상기 증폭 소자의 상기 제1 단자 및 상기 제2 단자간에 접속된 커패시터를 더 포함하는 선형성을 향상시키는 믹서 회로.
  4. 제1항에 있어서,
    상기 혼합부는
    상기 혼합부의 상기 제1 입력단을 형성하는 제4 단자, 상기 혼합부의 상기 제1 출력단을 형성하는 제5 단자, 및 제6 단자를 구비하고, 상기 제4 단자에 인가되는 전압의 크기에 기초하여 상기 제5 단자로부터 상기 제6 단자로 흐르는 전류의 크기 및 방향이 가변되는 제1 증폭 소자,
    상기 혼합부의 상기 제2 입력단을 형성하는 제7 단자, 상기 혼합부의 상기 제2 출력단을 형성하는 제8 단자, 및 제9 단자를 구비하고, 상기 제9 단자는 상기 제1 증폭 소자의 상기 제6 단자와 접속되어 상기 혼합부의 상기 제3 입력단을 형성하고, 상기 제7 단자에 인가되는 전압의 크기에 기초하여 상기 제8 단자로부터 상기 제9 단자로 흐르는 전류의 크기 및 방향이 가변되는 제2 증폭 소자, 및
    전원과 상기 제5 단자 및 제8 단자 간에 각각 접속되는 제1 및 제2 부하 임피던스
    를 포함하는 선형성을 향상시키는 믹서 회로.
  5. 제1항에 있어서,
    상기 전류 공급 수단은 LC 공진 회로를 포함하는 선형성을 향상시키는 믹서 회로.
  6. 입력단을 형성하는 제1 단자, 출력단을 형성하는 제2 단자, 및 제3 단자를 구비하고, 상기 제1 단자에 인가되는 전압에 크기에 기초하여 상기 제2 단자에서 상기 제3 단자로 흐르는 전류의 크기 및 방향이 가변되는 증폭 소자를 포함하는 증폭부, 제1 및 제2 입력단, 상기 증폭부의 상기 출력단에 접속되는 제3 입력단, 및 제1 및 제2 출력단을 구비하고, 상기 제1 및 제2 입력단에 각각 인가되는 신호를 상기 제3 입력단에 인가되는 신호와 믹싱하여 상기 제1 및 제2 출력단으로 각각 출력하는 혼합부를 포함하는 믹서 회로에 있어서,
    상기 혼합부의 상기 제3 입력단에 일정 전류를 공급하기 위한 전류 공급 수단을 포함하되,
    상기 증폭 소자의 제2 단자에 흐르는 전류, 상기 증폭 소자의 제2 및 제3 단자 간의 전압 및 상기 전류 공급 수단에 의해 상기 혼합부의 제3 입력단에 흐르는 전류를 제어하여, 선형성을 향상시키는 믹서 회로.
  7. 제6항에 있어서,
    상기 증폭부는
    제2 전원과 상기 증폭 소자의 상기 제3 단자 간에 접속되는 퇴화 임피던스
    를 포함하는 선형성을 향상시키는 믹서 회로.
  8. 제7항에 있어서,
    상기 증폭부는 상기 증폭 소자의 상기 제1 단자 및 상기 제2 단자간에 접속된 커패시터를 더 포함하는 선형성을 향상시키는 믹서 회로.
  9. 제6항에 있어서,
    상기 혼합부는
    상기 혼합부의 상기 제1 입력단을 형성하는 제4 단자, 상기 혼합부의 상기 제1 출력단을 형성하는 제5 단자, 및 제6 단자를 구비하고, 상기 제4 단자에 인가되는 전압의 크기에 기초하여 상기 제5 단자로부터 상기 제6 단자로 흐르는 전류의 크기 및 방향이 가변되는 제1 증폭 소자,
    상기 혼합부의 상기 제2 입력단을 형성하는 제7 단자, 상기 혼합부의 상기 제2 출력단을 형성하는 제8 단자, 및 제9 단자를 구비하고, 상기 제9 단자는 상기 제1 증폭 소자의 상기 제6 단자와 접속되어 상기 혼합부의 상기 제3 입력단을 형성하고, 상기 제7 단자에 인가되는 전압의 크기에 기초하여 상기 제8 단자로부터 상기 제9 단자로 흐르는 전류의 크기 및 방향이 가변되는 제2 증폭 소자, 및
    전원과 상기 제5 단자 및 제8 단자 간에 각각 접속되는 제1 및 제2 부하 임피던스
    를 포함하는 선형성을 향상시키는 믹서 회로.
  10. 삭 제
  11. 삭 제
  12. 삭 제
  13. 삭 제
KR1020030009013A 2003-02-13 2003-02-13 선형성 및 잡음 특성이 개선된 믹서 회로 KR100554569B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030009013A KR100554569B1 (ko) 2003-02-13 2003-02-13 선형성 및 잡음 특성이 개선된 믹서 회로
US10/775,234 US7342432B2 (en) 2003-02-13 2004-02-11 Mixer circuit having improved linearity and noise figure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030009013A KR100554569B1 (ko) 2003-02-13 2003-02-13 선형성 및 잡음 특성이 개선된 믹서 회로

Publications (2)

Publication Number Publication Date
KR20040073072A KR20040073072A (ko) 2004-08-19
KR100554569B1 true KR100554569B1 (ko) 2006-03-03

Family

ID=32844817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030009013A KR100554569B1 (ko) 2003-02-13 2003-02-13 선형성 및 잡음 특성이 개선된 믹서 회로

Country Status (2)

Country Link
US (1) US7342432B2 (ko)
KR (1) KR100554569B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101470509B1 (ko) * 2008-05-06 2014-12-08 삼성전자주식회사 전압이득과 선형성이 개선된 주파수 혼합기
US10057093B2 (en) * 2016-06-29 2018-08-21 International Business Machines Corporation Using common mode local oscillator termination in single-ended commutating circuits for conversion gain improvement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572166A (en) * 1995-06-07 1996-11-05 Analog Devices, Inc. Linear-in-decibel variable gain amplifier
US5532637A (en) 1995-06-29 1996-07-02 Northern Telecom Limited Linear low-noise mixer
JP2778537B2 (ja) * 1995-07-14 1998-07-23 日本電気株式会社 Ａｇｃアンプ
GB2321352B (en) * 1997-01-11 2001-04-04 Plessey Semiconductors Ltd Image reject mixer
US5949286A (en) * 1997-09-26 1999-09-07 Ericsson Inc. Linear high frequency variable gain amplifier
US6147559A (en) * 1998-07-30 2000-11-14 Philips Electronics North America Corporation Noise figure and linearity improvement technique using shunt feedback
US6094084A (en) * 1998-09-04 2000-07-25 Nortel Networks Corporation Narrowband LC folded cascode structure
US6205325B1 (en) * 1998-12-31 2001-03-20 Nokia Mobile Phones, Limited Active radio frequency mixer circuit with feedback
US6218902B1 (en) * 1999-04-20 2001-04-17 Nortel Networks Limited Wide-band linearization technique

Also Published As

Publication number Publication date
KR20040073072A (ko) 2004-08-19
US7342432B2 (en) 2008-03-11
US20040160264A1 (en) 2004-08-19

Similar Documents

Publication Publication Date Title
US6229395B1 (en) Differential transconductance amplifier
KR101101575B1 (ko) 전력 증폭기용 셀프 믹싱 적응형 바이어스 회로 시스템 및 방법
JPH10209760A (ja) ミキサー回路装置
US8660514B1 (en) Multiple mode RF circuit
JP2004304775A (ja) 可変インピーダンス回路、可変利得型差動増幅器、乗算器、高周波回路および差動分布型増幅器
JP2000059148A (ja) 電子回路、増幅器及び混合回路
JP4170052B2 (ja) ミキサ回路
US8558605B1 (en) Frequency mixer topology providing high linearity, low noise and high gain
JP2003168938A (ja) 可変利得型差動増幅回路および乗算回路
EP2127068B1 (en) Method and arrangement for a linear mixer
KR100554569B1 (ko) 선형성 및 잡음 특성이 개선된 믹서 회로
US7109795B2 (en) Amplifier-mixer device
EP1440507A1 (en) A power amplifier module
US7002396B2 (en) Frequency converter
JP4567831B2 (ja) 電圧電流変換器
US7626461B2 (en) Transconductance stage arrangement
EP0853373A1 (en) Double balanced mixer
US6538501B2 (en) Radio frequency amplifier and tuner
JP2000059147A (ja) ミキサー回路
US7652509B2 (en) Differential input and output transconductance circuit
RU2053592C1 (ru) Усилитель
KR100351419B1 (ko) 저 전압용 발룬 회로
KR20100027758A (ko) 전류 미러링을 이용한 믹서
KR100610222B1 (ko) 저잡음 주파수 변환기
KR20080059231A (ko) 상호컨덕턴스 단 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030213

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050117

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050721

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060210

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060216

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060217

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090213

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100209

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110215

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20120203

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130117

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140121

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140121

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160109