[go: up one dir, main page]

JP4567831B2 - 電圧電流変換器 - Google Patents

電圧電流変換器 Download PDF

Info

Publication number
JP4567831B2
JP4567831B2 JP36993499A JP36993499A JP4567831B2 JP 4567831 B2 JP4567831 B2 JP 4567831B2 JP 36993499 A JP36993499 A JP 36993499A JP 36993499 A JP36993499 A JP 36993499A JP 4567831 B2 JP4567831 B2 JP 4567831B2
Authority
JP
Japan
Prior art keywords
active device
converter
terminal
tail
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36993499A
Other languages
English (en)
Other versions
JP2000209044A (ja
Inventor
アーシャッド マドニ
ニコラス ポール カウリ
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2000209044A publication Critical patent/JP2000209044A/ja
Application granted granted Critical
Publication of JP4567831B2 publication Critical patent/JP4567831B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/294Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/372Noise reduction and elimination in amplifier

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電圧を電流に変換する変換器に関する。このような変換器は多くの用途に使用でき、例えば低ノイズ増幅器(LNA)、ミクサーや自動利得制御器などとして使用できる。
【0002】
【従来の技術】
添付図面のうち図1に、第1npnトランジスターT1及び第2npnトランジスターT2として知られているロングテイルペア(long tail pair)のアクティブ装置に基づく公知形式の電圧電流変換器、即ち“トランスコンダクター増幅器”を示す。トランジスターT1及びT2のエミッターをそれぞれ抵抗器R1及びR2を介して定電流源CC1としてのテール(tail)電流源の一方の端子に接続する。なお、CC1の他方の端子は接地gndする。トランジスターT1及びT2のコレクターはそれぞれ変換器の差動電流出力OUT1及びOUT2になる。トランジスターT1及びT2のベースについては、それぞれ差動入力端子IN1及びIN2に接続するとともに、抵抗器R5及びR6を介してバイアス電圧源BSに接続する。
【0003】
図1に示す変換器に対する差動入力電圧が比較的低い場合、トランスコンダクタンスは実質的に線形であるため、差動出力電流は差動入力電圧に対して実質的に比例する。ところが、トランスコンダクタンスは実際には線形ではなく、歪みをもたらす非線形項をもつ。トランスコンダクタンスにおける原理的な非線形性は三次形、即ち立方形なので、このトランスコンダクタンスは次式で表すことができる。
gm=gml.v+α.v3 (1)式中、gmlは小さい信号トランスコンダクタンス、vは差動入力電圧、そしてαは定数である。
【0004】
【発明が解決すべき課題】
電力散逸やノイズ特性などの性能を実質的に劣化することなく、即ちこれら性能を許容できない程劣化することなく、線形性を実質的に改善した電圧電流変換器を提供することが目的である。
【0005】
【課題を解決するための手段】
本発明は、第1伝導形の第1アクティブ装置(T1)及び第2アクティブ装置(T2)と第1テール(tail)電流源(CC1)とを有する第1ロングテイルペア(long tail pair)であって、前記第1アクティブ装置(T1)は変換器の第1出力(OUT 1)を形成する出力端子、変換器の第1入力(IN 1)を形成する制御端子及び共通端子を有し、前記第2アクティブ装置(T2)は変換器の第2出力(OUT 2)を形成する出力端子、変換器の第2入力(IN 2)を形成する制御端子及び共通端子を有してなる第1ロングテイルペアと、前記第1伝導形とは逆の第2伝導形の第3アクティブ装置(T3)及び第4アクティブ装置(T4)と第2テール電流源(CC2)とからなる第2ロングテイルペアであって、前記第3アクティブ装置(T3)は、前記第1アクティブ装置(T1)の前記制御端子に接続した制御端子と前記第2アクティブ装置(T2)の前記共通端子に接続した出力端子とを有し、前記第4アクティブ装置(T4)は、前記第2アクティブ装置(T2)の前記制御端子に接続した制御端子と前記第1アクティブ装置(T1)の前記共通端子に接続した出力端子とを有してなる第2ロングテイルペアとからなり、前記第1アクティブ装置(T1)及び前記第2アクティブ装置(T2)の前記共通端子は、前記第1テール電流源(CC1)に実質的に等しい第1抵抗値をもつ第1抵抗器(R1)及び第2抵抗器(R2)を介してそれぞれ接続されることを特徴とする電圧電流変換器を提供するものである。
【0006】
本発明の場合、それぞれ、実質的に等しい第1抵抗値をもつ第1抵抗器(R1)及び第2抵抗器(R2)を介して第1テール電流源(CC1)に第1アクティブ装置(T1)及び第2アクティブ装置(T2)を接続することが好ましい。
【0007】
本発明の場合、第1テール電流源(CC1)を第1定電流源で構成することが好ましい。
【0008】
本発明の場合、それぞれ、実質的に等しい第2抵抗値をもつ第3抵抗器(R3)及び第4抵抗器(R4)を介して第2テール電流源(CC2)に第3アクティブ装置(T3)及び第4アクティブ装置(T4)の共通端子を接続し、第2抵抗値を第1抵抗値より大きくし、さらに第2抵抗値を第1抵抗値の実質的に4〜5倍にすることが好ましい。
【0009】
本発明の場合、第2テール電流源(CC2)を第2定電流源で構成するのが好ましい。
【0010】
本発明の場合、第1ロングテイルペアテール電流を第2ロングテイルペアのテール電流よりも大きくし、さらに第1ロングテイルペアテール電流を第2ロングテイルペアテール電流の実質的に10倍にすることが好ましい。
【0011】
本発明の場合、第1〜第4アクティブ装置(T1〜T4)のそれぞれをバイポーラ・トランジスターで構成し、このトランジスターの出力端子、制御端子及び共通端子をそれぞれコレクター電極、ベース電極及びエミッター電極で構成することが好ましい。
【0012】
本発明の場合、第1〜第4アクティブ装置(T1〜T4)のそれぞれを電界効果形トランジスターで構成し、このトランジスターの出力端子、制御端子及び共通端子をそれぞれドレイン電極、ゲート電極及びソース電極で構成するのが好ましい。
【0013】
【発明の実施の形態】
以下、例示のみを目的として、本発明を添付図面について説明する。
図1は、公知電圧電流変換器の回路図である。
図2は、本発明の一つの実施態様による電圧電流変換器の回路図である。
図3は、スーパーヘテロダイン受信機のミクサー段に図2の変換器を適用した例を示す回路図である。
なお、図中同符号は同部分を示す。
【0014】
図2に示す変換器は、トランジスターT1及びT2、抵抗値が同じエミッター抵抗器R1及びR2、定電流源CC1及びトランジスターT1及びT2をバイアス電圧源BSによりバイアスする抵抗器R5及びR6からなるロングテイルペアとしての主トランスコンダクタンス段で構成した点で、図1に示す公知形式の変換器と同じである。この主トランスコンダクタンス段は図1に示した変換器と実質的に同じで、同様に作動する。特に、このトランスコンダクタンスは同じ非線形性をもち、少なくとも二次近似として上記式(1)で表すことができる。
【0015】
図2に示す変換器は、ロングテイルペア式であるが、第1段に逆相接続した従属的なトランスコンダクタンス段、即ちコレクタートランスコンダクタンス段を備えている。このコレクター段は第3pnpトランジスターT3及び第4pnpトランジスターT4からなり、これらのエミッターをそれぞれ抵抗器R3及びR4を介して第2定電流源CC2の一方の端子に接続する。なお、他方の端子は給電線vccに接続する。トランジスターR3のベースについてはトランジスターT1のベースに接続し、トランジスターT4のベースについてはトランジスターT2のベースに接続する。また、トランジスターT3のコレクターについてはトランジスターT2のエミッターに接続し、トランジスターT4のコレクターについてはトランジスターT1のエミッターに接続する。従って、コレクター段は主トランスコンダクタンス段と同じ差動入力信号を受信するが、差動出力電流は抵抗器R1及びR2を介して逆相で供給されることになる。
【0016】
抵抗器R3及びR4の抵抗値は同じであり、そしてコレクター段のトランスコンダクタンスが主トランスコンダクタンス段の線形項より実質的に小さい線形項と、主トランスコンダクタンス段のトランスコンダクタンスにおける一つ以上の歪み項と実質的に等しい三次歪み項、即ち立方形歪み項などの歪み項とを有するように、定電流源が供給する電流と組み合わせる。例えば、抵抗器R3及びR4それぞれの抵抗値は抵抗器R1及びR2の抵抗値よりも4〜5倍高い。同様に、第1定電流源CC1が供給する電流は、第2定電流源CC2が供給する電流よりも実質的に10倍高い。なお、当業者ならば、非線形歪みを最小に抑えるために、例えばシミュレーション技術を使用してこれら抵抗値を容易に選定または調節できるはずである。
【0017】
図2の実施態様はバイポーラ・トランジスターに基づいているが、電界効果形CMOS装置やガリウム砒素装置などの他のアクティブ装置も使用可能である。電界効果形トランジスターや他の“二乗”伝達関数装置の場合には、三次項、即ち立方形項は既に比較的小さいが、この方法を使用すると線形性を大幅に改善でき、電力消費量やノイズ特性についてほとんど悪影響を与えることはない。
【0018】
図2に示した変換器は多数の用途に使用できる。一例のみを参考として図3に示す。図2に示すように、この変換器はシングル・エンド入力用として接続する。AC信号についてはコンデンサーC2によって入力IN2を接地し、DCをブロックするために、他方の入力IN1に結合コンデンサーC1を設ける。図3に示すように、出力OUT1及びOUT2をギルバート型周波数変換機または周波数ミクサーに接続し、局部発振器の差動出力信号lo、lo+とのスーパーヘテロダインによって入力信号rfの周波数を変換する。
【0019】
上記ミクサーの場合、トランジスターT5及びT6をロングテイルペアとして接続し、テール電流を変換器1の出力OUT1によって供給する。トランジスターT7及びT8からなる別なロングテイルペアについても同様に、そのテール電流を変換器1の出力OUT2によって供給する。トランジスターT6及びT7のベースについては入力IN3に接続し、そしてトランジスターT5及びT8のベースについては入力IN4に接続する。また、トランジスターT5及びT7のコレクターについては負荷抵抗器R7を介して給電線vccに接続し、そしてトランジスターT6及びT8のコレクターについては負荷抵抗器R8を介して給電線vccに接続する。ミクサーの出力は負荷抵抗器R7及びR8の両端に現われる。従って、バランスの取れた出力信号、即ち差動出力信号が必要な場合には、これは両抵抗器R7及びR8の両端から取り出すことができる。あるいは、シングル・エンド出力、即ちバランスの取れていない出力が必要な場合には、これは抵抗器R7、R8のいずれかの両端から取り出すことができる。
【0020】
図3に示すミクサーの場合、線形性が改善されるため、ミクサーからより純粋な出力信号が得られる。例えば、三次歪み項が減少すると、あるいはこれがなくなると、ミクサー出力における三次高調波歪み成分が減少するか、実質的になくなる。
【0021】
図3に示すのと実質的に同じ回路構成を使用すると、例えば無線受信機における利得制御を得ることができる。例えば、図3に示す形として中間周波数(IF)増幅器を構成することができる。この場合、トランジスターT5〜T8は増幅段として作用し、変換器1が自動利得制御電圧を受信し、増幅器の利得を制御する。
【0022】
【発明の効果】
以上の本発明によれば、第1の主トランスコンダクタンス段に第2トランスコンダクタンス段を逆相接続することによって、立方形項などのトランスコンダクタンスの非線形項を実質的に相殺できるか、あるいは大幅に減らすことができる。主トランスコンダクタンス段よりも電力の散逸量を実質的に少なくした第2トランスコンダクタンス段、即ち“コレクター”トランスコンダクタンス段を、ノイズを少なくするために、主トランスコンダクタンス段に並列接続する。主トランスコンダクタンス段のトランスコンダクタンスがコレクター段よりも実質的に大きいため、主トランスコンダクタンス段がそのまま支配的なノイズ源になり、従ってノイズ特性が劣化することは実質的にない。
【0023】
このように、電力散逸やノイズ特性などの性能を実質的に劣化することなく、即ちこれら性能を許容できない程劣化することなく、線形性を実質的に改善した電圧電流変換器を提供することができる。このためには、比較的ごくわずかな数の成分を変換器に付加するだけでよく、コスト高を招くこともない。
【図面の簡単な説明】
【図1】 公知電圧電流変換器回路図である。
【図2】 本発明の一つの実施態様を構成する電圧電流変換器の回路図である。
【図3】 スーパーヘテロダイン受信機のミクサー段に図2の変換器を適用した例を示す回路図である。
【符号の説明】
1:変換器
T1〜T8:トランジスター
R1〜R4:抵抗器
CC1〜CC2:定電流源
OUT1〜OUT2:出力
IN1〜IN4:入力
C1〜C2:コンデンサー

Claims (10)

  1. 第1伝導形の第1アクティブ装置(T1)及び第2アクティブ装置(T2)と第1テール(tail)電流源(CC1)とを有する第1ロングテイルペア(long tail pair)であって、前記第1アクティブ装置(T1)は変換器の第1出力(OUT 1)を形成する出力端子、変換器の第1入力(IN 1)を形成する制御端子及び共通端子を有し、前記第2アクティブ装置(T2)は変換器の第2出力(OUT 2)を形成する出力端子、変換器の第2入力(IN 2)を形成する制御端子及び共通端子を有してなる第1ロングテイルペアと、
    前記第1伝導形とは逆の第2伝導形の第3アクティブ装置(T3)及び第4アクティブ装置(T4)と第2テール電流源(CC2)とからなる第2ロングテイルペアであって、前記第3アクティブ装置(T3)は、前記第1アクティブ装置(T1)の前記制御端子に接続した制御端子と前記第2アクティブ装置(T2)の前記共通端子に接続した出力端子とを有し、前記第4アクティブ装置(T4)は、前記第2アクティブ装置(T2)の前記制御端子に接続した制御端子と前記第1アクティブ装置(T1)の前記共通端子に接続した出力端子とを有してなる第2ロングテイルペアとからなり、
    前記第1アクティブ装置(T1)及び前記第2アクティブ装置(T2)の前記共通端子は、前記第1テール電流源(CC1)に実質的に等しい第1抵抗値をもつ第1抵抗器(R1)及び第2抵抗器(R2)を介してそれぞれ接続されることを特徴とする電圧電流変換器。
  2. 前記第1テール電流源(CC1)は、第1定電流源を含む請求項1記載の変換器。
  3. 前記第3抵抗器(R3)及び第4抵抗器(R4)は、前記第2テール電流源(CC2)に実質的に等しい第2抵抗値をもつ第3抵抗器(R3)及び第4抵抗器(R4)を介してそれぞれ接続される共通端子を有する請求項1又は2記載の変換器。
  4. 前記第2抵抗値は、前記第1抵抗値より大きい請求項記載の変換器。
  5. 前記第2抵抗値は、前記第1抵抗値の実質的に4〜5倍である請求項4記載の変換器。
  6. 前記第2テール電流源(CC2)は、第2定電流源を含む請求項1〜のいずれかに記載の変換器。
  7. 前記第1ロングテイルペアテール電流は、前記第2ロングテイルペアテール電流よりも大きい請求項1〜のいずれかに記載の変換器。
  8. 前記第1ロングテイルペアテール電流は、前記第2ロングテイルペアテール電流の実質的に10倍である請求項7記載の変換器。
  9. 前記第1〜第4アクティブ装置(T1〜T4)のそれぞれバイポーラ・トランジスターを含み、このトランジスターの出力端子、制御端子及び共通端子は、それぞれコレクター電極、ベース電極及びエミッター電極を含む請求項1〜のいずれかに記載の変換器。
  10. 前記第1〜第4アクティブ装置(T1〜T4)のそれぞれ電界効果トランジスターを含み、このトランジスターの出力端子、制御端子及び共通端子は、それぞれドレイン電極、ゲート電極及びソース電極を含む請求項1〜のいずれかに記載の変換器。
JP36993499A 1999-01-09 1999-12-27 電圧電流変換器 Expired - Fee Related JP4567831B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9900344.4 1999-01-09
GB9900344A GB2345600B (en) 1999-01-09 1999-01-09 Voltage to current converter

Publications (2)

Publication Number Publication Date
JP2000209044A JP2000209044A (ja) 2000-07-28
JP4567831B2 true JP4567831B2 (ja) 2010-10-20

Family

ID=10845724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36993499A Expired - Fee Related JP4567831B2 (ja) 1999-01-09 1999-12-27 電圧電流変換器

Country Status (4)

Country Link
US (1) US6278299B1 (ja)
JP (1) JP4567831B2 (ja)
DE (1) DE10000484A1 (ja)
GB (1) GB2345600B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559686B1 (en) * 2000-05-12 2003-05-06 Cypress Semiconductor Corp. Analog envelope detector
KR100423494B1 (ko) * 2002-03-07 2004-03-18 삼성전자주식회사 교차쌍 구조의 트랜스 컨덕터
US6597207B1 (en) * 2002-05-08 2003-07-22 Analog Devices, Inc. Vernier structures that substantially eliminate offset signals
JP2004180281A (ja) * 2002-11-13 2004-06-24 Renesas Technology Corp 直交ミキサ回路及びそれを用いた携帯端末
CA2467184A1 (en) * 2004-05-12 2005-11-12 Sirific Wireless Corporation Im3 cancellation using cmos elements
CN107395146B (zh) * 2017-07-22 2021-04-27 上海军陶科技股份有限公司 一种恒定跨导放大器电路
US12191817B2 (en) 2020-08-19 2025-01-07 Kyocera International Inc. Peripheral for amplifier linearization with complimentary compensation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5668317U (ja) * 1979-10-30 1981-06-06
DE3028754C2 (de) * 1980-07-29 1982-10-28 Siemens AG, 1000 Berlin und 8000 München Dynamischer Leseverstärker für MOS-Halbleiterspeicher
EP0352009B1 (en) * 1988-07-18 1994-11-17 Sony Corporation Amplifier circuit
JP2944398B2 (ja) * 1993-07-05 1999-09-06 日本電気株式会社 Mos差動電圧電流変換回路
GB2284117B (en) * 1993-11-10 1998-06-24 Nec Corp Operational transconductance amplifier and Bi-Mos multiplier
JPH07202592A (ja) * 1995-01-23 1995-08-04 Rohm Co Ltd 差動増幅器のオフセット低減回路
US5714906A (en) * 1995-08-14 1998-02-03 Motamed; Ali Constant transductance input stage and integrated circuit implementations thereof
US5656957A (en) * 1995-10-19 1997-08-12 Sgs-Thomson Microelectronics, Inc. Comparator circuit with hysteresis
US5677646A (en) * 1995-12-27 1997-10-14 Maxim Integrated Products, Inc. Differential pair amplifier with improved linearity in low-voltage applications
JP3534375B2 (ja) * 1997-01-17 2004-06-07 株式会社ルネサステクノロジ 差動回路を含む電子回路
JP3715066B2 (ja) * 1997-03-25 2005-11-09 三菱電機株式会社 電流モードロジック回路

Also Published As

Publication number Publication date
JP2000209044A (ja) 2000-07-28
GB9900344D0 (en) 1999-02-24
US6278299B1 (en) 2001-08-21
GB2345600B (en) 2003-07-30
GB2345600A (en) 2000-07-12
DE10000484A1 (de) 2000-08-10

Similar Documents

Publication Publication Date Title
JP3575898B2 (ja) 増幅器回路
US5929710A (en) Cascode single-ended to differential converter
US6882194B2 (en) Class AB differential mixer
JPH10209760A (ja) ミキサー回路装置
JPH0143486B2 (ja)
JPH0775289B2 (ja) 相互コンダクタンス増幅回路
WO1993017495A1 (en) Amplifier circuit with switch
JP4567831B2 (ja) 電圧電流変換器
KR20030074324A (ko) 증폭기 및 튜너
US6972624B1 (en) Low-voltage high dynamic range variable-gain amplifier
JP3544954B2 (ja) 差動増幅回路、ミキサ回路および可変利得増幅回路
JP2001344559A (ja) アナログ乗算回路および可変利得増幅回路
JP2914258B2 (ja) ダブルバランスミキサ回路
JP5065280B2 (ja) トランスコンダクタンス段の構成
EP1154567B1 (en) Radio frequency amplifier and tuner
US20040170032A1 (en) Frequency converter
JP2739952B2 (ja) オーディオ増幅回路
RU2053592C1 (ru) Усилитель
US7342432B2 (en) Mixer circuit having improved linearity and noise figure
KR101045541B1 (ko) 전류 미러링을 이용한 믹서
JP2993496B1 (ja) リミッタ回路付きミキサ
GB2356307A (en) A low-noise wideband RF differential cascode amplifier with matched input impedance
JPS62154806A (ja) 差動増幅回路
JPH0359604B2 (ja)
HK1039837A (en) Radio frequency amplifier and tuner

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061130

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100713

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100806

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees