[go: up one dir, main page]

KR100548114B1 - 땜납 박 및 반도체 장치 및 전자 장치 - Google Patents

땜납 박 및 반도체 장치 및 전자 장치 Download PDF

Info

Publication number
KR100548114B1
KR100548114B1 KR1020037008310A KR20037008310A KR100548114B1 KR 100548114 B1 KR100548114 B1 KR 100548114B1 KR 1020037008310 A KR1020037008310 A KR 1020037008310A KR 20037008310 A KR20037008310 A KR 20037008310A KR 100548114 B1 KR100548114 B1 KR 100548114B1
Authority
KR
South Korea
Prior art keywords
solder
metal particles
particles
plastically deformed
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020037008310A
Other languages
English (en)
Other versions
KR20030070075A (ko
Inventor
소가다사오
하따하나에
이시다도시하루
나까쯔까데쯔야
오까모또마사히데
미우라가즈마
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20030070075A publication Critical patent/KR20030070075A/ko
Application granted granted Critical
Publication of KR100548114B1 publication Critical patent/KR100548114B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/063—Solder feeding devices for wire feeding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29201—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29211—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/15724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0143—Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0405—Solder foil, tape or wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

금속 입자로서 Cu 등의 입자와, 땜납 입자로서 Sn 입자를 포함하는 땜납 재료를 압연하여 형성한 땜납 박은, 온도 단층 접속에 있어서의 고온측 땜납 접속을 실시하는 데 적합하고, 이러한 땜납 접속을 이용하여 얻을 수 있는 반도체 장치 및 전자 장치는 기계적 특성 등이 우수하고 신뢰성이 우수하다.
카본 지그, Cu 볼, Sn 볼, 땜납 박, Au 도금 전극, 범프

Description

땜납 박 및 반도체 장치 및 전자 장치{SOLDER FOIL AND SEMICONDUCTOR DEVICE AND ELECTRONIC DEVICE}
본 발명은 금속 입자, 예를 들어 동(Cu) 입자 또는 볼과 땜납 입자, 예를 들어 주석(Sn) 입자 또는 볼을 포함하는 재료를 압연하여 형성된 땜납 박 및 그것을 이용한 반도체 장치 및 전자 장치에 관한 것이다.
Sn-Pb계 땜납에 있어서는 고온계 땜납으로서 납(Pb)이 농후한 Pb-5Sn(융점: 314 내지 310 ℃), Pb-10Sn(융점: 302 내지 275 ℃) 등을 330 ℃ 근방의 온도로 납땜하고, 그 후 이 납땜부를 녹이지 않고 저온계 땜납인 Sn-37Pb 공정(共晶)(융점: 183 ℃)으로 접속하는 온도 계층 접속이 가능하였다. 이들 땜납은, 유연하고 변형성이 풍부하여 파괴되기 쉬운 Si 칩 등을 열팽창 계수가 다른 기판에 접합시킬 수 있었다. 이러한 온도 계층 접속은 칩을 다이본드하는 타입의 반도체 장치나, 칩을 플립 칩 접속하는 BGA, CSP 등의 반도체 장치 등에서 적용되고 있다. 즉, 반도체 장치 내부에서 사용하는 땜납과 반도체 장치 자신을 기판에 접속하는 땜납은 온도 계층 접속되어 있는 것을 의미한다.
현재, 모든 분야에 있어서 무납화가 진행되고 있다.
무납 땜납의 주류는, Sn-Ag 공정계(융점: 221 ℃), Sn-Ag-Cu 공정계(융점: 221 내지 217 ℃), Sn-Cu 공정계(융점: 227 ℃)로 되어 있다. 표면 실장에 있어서의 납땜 온도는 부품의 내열성의 측면에서는 낮은 것이 바람직하지만, 신뢰성을 얻기 위해 습윤성을 확보할 필요성이 있으며 또한, 균열 제어가 우수한 노를 이용하더라도 기판 내의 온도 변동을 고려하면, 가능한 가장 낮은 온도를 갖는 Sn-Ag-Cu 공정계의 경우에 235 내지 245 ℃ 정도인 실정이다. 따라서, 이 납땜 온도를 견딜 수 있는 계층용 땜납으로서는 융점이 적어도 250 ℃ 이상일 필요가 있다. 그러나, 실제로, 이들 땜납과 조합하여 사용할 수 있는 고온측 온도 계층용 무납 땜납은 없다. 가장 가능성이 있는 조성으로서, Sn-5Sb(융점: 240 내지 232 ℃)가 있지만, 녹아 버리기 때문에 온도 계층용으로 사용할 수는 없다.
또한, 고온계 땜납으로서 Au-20Sn(융점: 280 ℃)이 알려져 있지만, 단단하고 고비용이기 때문에 사용이 좁은 범위로 한정된다. 특히, 열팽창 계수가 다른 재료에 대한 Si 칩의 접속 및 대형 칩의 접속에서는, Au-20Sn 땜납은 단단하기 때문에 Si 칩을 파괴시킬 가능성이 높아 사용되고 있지 않다.
본 발명의 목적은, 전혀 새로운 땜납 접속에 의한 반도체 장치 및 전자 장치를 제공하는 데 있다. 특히, 온도 계층 접속에 있어서의 고온측 땜납 접속을 실현하는 데 있다.
또한, 본 발명의 다른 목적은 전혀 새로운 땜납 박을 제공하는 데 있다.
본 발명은 금속 입자, 예를 들어 Cu 입자 또는 볼과 땜납 입자, 예를 들어 Sn 입자 또는 볼을 포함하는 재료를 압연하여 형성된 땜납 박을 제공한다.
본 발명은 또한 제1 전자 장치와, 제2 전자 장치와, 제3 전자 장치를 갖는 전자 장치이며, 상기 제1 전자 장치와 상기 제2 전자 장치는 상기에 기재된 제1 땜납 박에 의해 접속되고, 상기 제2 전자 장치와 상기 제3 전자 장치는 상기 제1 땜납보다 융점이 낮은 제2 땜납에 의해 접속되어 있는 것을 특징으로 하는 전자 장치를 제공한다.
본 발명은 또한 반도체 칩과, 상기 반도체 칩이 배치되는 탭(tab)과, 외부와의 접속 단자가 되는 리드를 구비하고, 상기 반도체 칩이 갖는 전극과 상기 리드가 와이어 본딩에 의해 접속된 반도체 장치이며,
상기 반도체 칩과 상기 탭은 상기의 금속 입자와 땜납 입자를 혼합하여 얻게 된 땜납 박에 의해 접속되어 있는 것을 특징으로 하는 반도체 장치를 제공한다.
도1은 복합 볼로 만든 복합체 금속의 제작 공정을 도시한 도면이다.
도2는 탄성체 플라스틱 볼을 분산시킨 상태의 압연 전, 후의 단면 모델의 도면이다.
도3은 다이본드 프로세스의 일예를 나타낸 단면 모델의 도면이다.
도4는 Cu, Sn 배합 땜납 박에 의한 다이본드 접속부의 단면 모델의 도면이다.
도5는 LSI, 캡을 기판에 접속하는 단면 모델의 도면이다.
도6은 파워 모듈의 단면 모델의 도면이다.
도7은 모듈을 프린트 기판에 실장한 단면 모델의 도면이다.
도8은 RF 모듈 실장의 단면 모델의 도면이다.
도9는 RF 모듈 실장의 프로세스를 나타낸 흐름도이다.
도10은 고출력 수지 패키지의 평면 및 단면 모델의 도면이다.
도11은 고출력 수지 패키지의 프로세스를 나타낸 흐름도이다.
도12는 플라스틱 패키지의 단면 모델도이다.
도13은 금속 섬유를 이용하여 배합한 모델의 사시도 및 단면도이다.
도14는 크로스 금속 섬유를 이용한 모델의 사시도이다.
도15는 철망 섬유를 이용한 모델의 단면도이다.
도16은 가늘고 긴 금속 섬유를 랜덤하게 두고 평탄화한 평면도 및 단면도이다.
도17은 단책 금속 및 비금속 섬유를 이용한 모델의 단면도이다.
더욱 확실히 해 두기 위해, 도면 중의 참조 번호의 설명을 덧붙인다.
1 : 카본 지그
2 : Cu 볼
3 : Sn 볼
4 : Sn
5 : 롤
6 : 플라스틱 볼
7 : 저항 가열체 공구
8 : Si 칩
9 : 진공 흡인 구멍
10 : 질소
11, 27, 40 : 땜납 박
12 : 실리콘 겔
13 : Al2O3 기판
14 : W(소결)-Cu 도금 전극
15 : 예열용 히터
16 : 온도 측정용 열전쌍
17 : Cu, Sn 혼합 박
18 : 범프
19 : 부드러운 수지
20, 26, 56 : 리드
21 : 땜납 볼 범프
22 : 프린트 기판
23 : Al 핀
24 : 핀과의 접합부
25 : 리드와의 접합부
28 : 기판 단자
29 : 모듈 기판
30 : 단자
31 : Cu
32 : 유기 기판
33 : Cu 관통 구멍 도체
34 : Ag-Pd 도체
35 : 와이어 본드
36 : AlN 중계 기판
37 : 접속 단자
38 : Cr-Cu-Au
39 : 다이본드
41 : 가압체
42 : Ni-Au 도금 메탈라이즈층
43 : 중계 기판
44 : Cr-Ni-Au 메탈라이즈층
45 : 화학 Ni 도금
46 : 전기 Ni 도금
47, 68 : 땜납
48 : Cu 디스크
49 : Cu 베이스
50 : Al2O3 절연 기판
51 : Cu 리드
52 : 칩 부품
53 : Cu 패드
54 : TQFP-LSI
55 : Sn-Ag-Cu계 땜납
57 : 댐 절단부
58 : 수지
59 : 관통 구멍
60 : W-Ni-Au 후막 전극
61 : W-Ni(혹은 Ag-Pd, Ag) 후막 도체
62 : Au 도금 전극
63 : 코오킹 부분
64 : 열확산판(헤더)
65 : 리드 프레임
66 : 탭
67 : 도전 페이스트
69 : 섬유
70 : Cu망(횡단면)
71 : Cu망(길이 단면)
72 : 땜납(바다)
73 : 가늘고 긴 섬유
74 : 단책 섬유
상기 목적을 달성하기 위해, 본 출원에 있어서 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면 다음과 같다.
(1) 금속 입자와 땜납 입자를 포함하는 재료를 압연하여 형성한 땜납 박이다.
(2) Cu 입자와 Sn 입자를 포함하는 땜납 재료를 압연하여 형성한 땜납 박이다.
(3) Cu와 Sn을 갖는 땜납에 압력을 가하여 형성한 땜납 박이며, Cu는 입자 상태이고, Sn은 상기 Cu 입자 사이를 메우는 상태인 것이다.
(4) 상기 (2) 또는 (3)에 기재된 땜납 박이며, 상기 땜납 박을 리플로우시키면 Cu 입자 표면의 적어도 일부는 Cu6Sn5에 의해 피복되는 것이다.
(5) 상기 (2) 또는 (3)에 기재된 땜납 박이며, Cu 입자와 소성 변형 후의 Sn은 상기 땜납 박을 리플로우시키면 Cu6Sn5를 포함하는 화합물에 의해 결합되는 것이다.
(6) 상기 (2) 내지 (5)에 기재된 땜납 박이며, Cu 입자의 입경은 10 내지 40 ㎛인 것이다.
(7) 상기 (2) 내지 (5)에 기재된 땜납 박이며, Cu 입자의 입경은 3 내지 10 ㎛인 것이다.
(8) 상기 (2) 내지 (7)에 기재된 땜납 박이며, 상기 Cu 입자의 표면에 Ni 도금 혹은 Ni/Au 도금층을 갖는 것이다.
(9) 상기 (2) 내지 (8)에 기재된 땜납 박이며, 상기 박의 적어도 Cu가 노출되어 있는 부분을 Sn 도금하는 것이다.
(10) 상기 (1) 내지 (9)에 기재된 땜납 박이며, 상기 땜납 박의 두께가 80 ㎛ 내지 150 ㎛인 것이다.
(11) 상기 (1) 내지 (9)에 기재된 땜납 박이며, 상기 땜납 박의 두께가 150 ㎛ 내지 250 ㎛인 것이다.
(12) 상기 (1) 내지 (11)에 기재된 땜납 박이며, 플라스틱 입자를 갖는 것이다.
(13) 상기 (2) 또는 (3)에 기재된 땜납 박이며, 상기 Cu보다도 열팽창 계수가 작은 다른 입자를 갖는 것이다.
(14) 상기 (2) 또는 (3)에 기재된 땜납 박이며, 상기 Cu보다도 열팽창 계수가 작은 다른 입자는 인바아(Invar) 합금계, 실리카, 알루미나, AlN(질화 알루미늄), SiC 입자인 것이다.
(15) 상기 (2) 또는 (3)에 기재된 땜납 박이며, 또한 In 입자를 포함하는 것이다.
(16) 상기 (2) 또는 (3)에 기재된 땜납 박이며, Cu 입자와 Sn 입자를 진공 속, 환원성 분위기 속 혹은 불활성 분위기 속에서 혼합하고, 그 후 압력을 가함으로써 박형으로 한 것이다.
(17) 상기 (2) 또는 (3)에 기재된 땜납 박이며, 압연율이 15 ％ 내지 20 ％인 것이다.
(18) 금속 섬유와 땜납 입자를 포함하는 재료를 압연하여 형성한 땜납 박이다.
(19) Cu 금속 섬유와 Sn 입자를 포함하는 땜납 재료를 압연하여 형성한 땜납 박이다.
(20) 상기 (19)에 기재된 땜납 박이며, 상기 땜납 재료 중 상기 Cu 금속 섬유는 단책형인 것이다.
(21) Al, Au, Ag 중 어느 하나의 입자와 Sn 입자를 포함하는 땜납 재료를 압연하여 형성한 땜납 박이다.
(22) Zn-Al계 합금, Au-Sn계 합금의 입자와 Sn 입자를 포함하는 땜납 재료를 압연하여 형성한 땜납 박이다.
(23) 제1 전자 장치와, 제2 전자 장치와, 제3 전자 장치를 갖는 전자 장치이며, 상기 제1 전자 장치와 상기 제2 전자 장치는 상기 (1) 내지 (22)에 기재된 제1 땜납 박에 의해 접속되고, 상기 제2 전자 장치와 상기 제3 전자 장치는 상기 제1 땜납보다 융점이 낮은 제2 땜납에 의해 접속되어 있는 것이다.
(24) 제1 전자 장치와 제2 전자 장치를 Cu 입자와 Sn 입자를 포함하는 땜납 재료를 압연하여 형성한 땜납 박으로 접속하고, 상기 제2 전자 장치와 제3 전자 장치를 상기 땜납 박보다도 융점이 낮은 땜납으로 접속한 전자 장치이다.
(25) 반도체 칩과, 상기 반도체 칩이 배치되는 탭과, 외부와의 접속 단자가 되는 리드를 구비하고, 상기 반도체 칩이 갖는 전극과 상기 리드가 와이어 본딩에 의해 접속된 반도체 장치이며, 상기 반도체 칩과 상기 탭은 금속 입자와 땜납 입자를 혼합한 땜납 박에 의해 접속되어 있는 것이다.
(26) 상기 (25)에 기재된 반도체 장치이며, 상기 땜납 박은 금속 입자와 땜납 입자를 혼합한 재료를 압연하여 형성된 땜납 박인 것이다.
(27) 상기 (25)에 기재된 반도체 장치이며, 상기 땜납 박은 Cu 입자와 Sn 입자를 포함하는 땜납 재료를 압연하여 형성된 땜납 박인 것이다.
(28) 회로 기판과 반도체 칩을 구비하고, 상기 회로 기판이 갖는 전극과 상기 반도체 칩이 갖는 전극을 와이어 본딩에 의해 접속한 전자 장치이며, 상기 회로 기판과 상기 반도체 칩은 금속 입자와 땜납 입자를 혼합한 땜납 박에 의해 접속되어 있는 것이다.
(29) 회로 기판과 반도체 칩을 구비하고, 상기 회로 기판이 갖는 전극과 상기 반도체 칩이 갖는 전극을 와이어 본딩에 의해 접속한 전자 장치이며, 상기 회로 기판과 상기 반도체 칩은 Cu 입자와 Sn 입자를 포함하는 땜납 재료를 압연하여 형성된 땜납 박을 이용하여 접속되어 있는 것이다.
또한, 땜납에 젖는 단일 부재 금속, 합금, 화합물 혹은 이들 혼합물을 포함하는 금속 볼과, Sn, In 중 어느 하나 이상을 포함하는 땜납 볼을 혼합하여, 간극 을 메워 압입 충전 후 압연한 것을 특징으로 하는 땜납 박이다.
또한, 땜납에 젖는 단일 부재 금속, 합금, 화합물 혹은 이들 혼합물을 포함하는 금속 볼과, Sn, In 중 어느 하나 이상을 포함하는 땜납 볼을 혼합하여, 균등압이 가해지는 미리 압연하기 쉬운 형태로 넣어 간극이 없도록 균등하게 압입시켜 메운 후, 상기 복합체를 압연하여 제작한 땜납 박이다.
또한, 상기 기재된 땜납 박이며, 상기 땜납은 Sn, In 이외에 Ag, Bi, Cu, Zn, Ni, Pd, Au, Sb 등 중 어느 하나 이상을 포함하는 것이다.
또한, 상기 기재된 땜납 박이며, 상기 금속 볼이 Cu, Cu 합금, Cu6Sn5 화합물, Ag, Ag-Sn 화합물, Au, Au-Sn 화합물, Al, Al-Ag 화합물, Al-Au 화합물, Zn-Al계 땜납 혹은 이들 혼합물을 포함하는 볼인 것이다.
또, 상기 기재된 땜납 박이며, 상기 압연 박 혹은 땜납 복합재에 Sn 도금, 혹은 Sn에 Bi, In, Ag, Au, Cu, Ni, Pd 중 어느 하나 이상을 함유한 도금을 실시한 것이다.
또한, 상기 기재된 땜납 박이며, 상기 단일 부재 금속, 합금, 화합물 혹은 이들 혼합물을 포함하는 금속 볼이 젖지 않는 경우는, 표면을 Ni, Ni-Au, Cu, Ag, Sn, Au 등의 도금, 혹은 이들 복합 도금, 혹은 이들에 또한 Sn계 도금 등의 땜납에 습윤 메탈라이즈층을 실시한 것이다.
또, 상기 기재된 땜납 박이며, 상기 단일 부재 금속, 합금, 화합물 혹은 이들 혼합물을 포함하는 금속 볼의 가장 밀도있는 충전을 고려한 입도 분포인 땜납 박이다.
또한, 상기 기재된 땜납 박이며, 복합 땜납의 강성 저감을 위해 표면에 땜납이 젖는 메탈라이즈를 실시한 플라스틱 볼을 분산시킨 것이다.
또한, 상기 기재된 땜납 박이며, 복합 땜납의 열팽창 계수 저감을 위해 단일 부재 금속, 합금, 화합물 혹은 이들 혼합물을 포함하는 금속보다도 저열팽창 계수를 갖는 입자이고, 표면에 땜납을 젖게 하기 위한 메탈라이즈층, 혹은 그 위에 Sn, In 등의 땜납 도금을 실시하여 분산시킨 것이다.
또한, 상기 기재된 땜납 박이며, 저열팽창 계수를 갖는 입자로서 인바아 합금계(Fe-36Ni 합금), 실리카, 알루미나, AlN, SiC 등인 것이다.
또, 상기 기재된 땜납 박이며, 상기 플라스틱 볼 소재로서 폴리이미드계 수지, 내열 에폭시계 수지, 실리콘계 수지, 각종 폴리머비즈 혹은 이들을 변성한 것, 혹은 이들을 혼합한 것이다.
또한, 상기 기재된 땜납 박이며, 띠, 선, 볼, 덩어리형인 것이다.
또한, 상기 기재된 땜납 박이며, 상기 금속 볼 대신에 금속 섬유 혹은 동 도금한 카본, 유리, 세라믹 등의 섬유를 이용한 것, 혹은 상기 금속 섬유 속에 상기 금속 볼을 분산 혼합한 것을 이용한 것이다.
또, 상기 기재된 땜납 박이며, 상기 금속 볼 대신에 금속 섬유 혹은 동 도금한 카본, 유리, 세라믹 등의 섬유를 크로스하게 겹친 것, 혹은 상기 크로스 섬유와 상기 금속 볼을 분산한 것을 이용한 것이다.
또한, 상기 기재된 땜납 박이며, 상기 금속 볼 대신에 금속 섬유 혹은 동 도 금한 카본, 유리, 세라믹 등의 섬유를 그물망형으로 한 것을 이용한 것, 혹은 상기 그물망에 상기 금속 볼을 분산한 것이다.
또한, 상기 기재된 땜납 박이며, 상기 섬유의 직경으로서 1 내지 20 ㎛, 바람직하게는 3 내지 15 ㎛인 것이다.
또한, 상기 기재된 땜납 박이며, 상기 금속 볼 대신에 금속 단섬유 혹은 동 도금한 카본, 유리, 세라믹 등의 단섬유를 이용한 것, 혹은 상기 단섬유에 상기 금속 볼을 분산한 것을 이용한 것이다.
또한, 상기 기재된 땜납 박이며, 상기 단섬유의 직경으로서 1 내지 10 ㎛, 바람직하게는 1 내지 5 ㎛, 종횡비(길이/직경): 2 내지 5인 것이다.
또, Cu 등의 금속 볼과 Sn계 땜납 볼을 약 50 ％씩 배합하여 압연하면, Cu 입자끼리가 접촉하고, Sn은 그 간극으로 인입한 복합 땜납을 얻을 수 있다. 이 박을 칩과 기판 사이에 끼워 가압 및 리플로우하면 복합 땜납부는 Cu 볼 사이가 Cu-Sn 화합물로 연결되고, 상기 복합 땜납부와 칩 및 기판 사이는 Cu 볼과 칩 전극과의 화합물, Cu 볼과 기판 단자와의 화합물 형성에 의해, 280 ℃의 고온에서도 접합 강도를 확보하는 무납화한 온도 계층 구조가 된다. 이에 따라, 무납 땜납에 있어서, 온도 계층을 설치한 접속 방법을 제공할 수 있다.
그런데, 온도 계층 접속을 고려하면, 이미 접속한 고온측의 땜납은 일부가 용융되어도 다른 나머지 부분이 용융되지 않으면 후부착 땜납 접속시의 프로세스에 있어서 견딜 수 있는 강도를 충분히 확보할 수 있다. 우리는 금속 볼(Cu, Ag, Au, 표면 처리한 Al, Zn-Al계 땜납 등)과 땜납 볼을 분산 혼입한 땜납 재료에 대해 연구를 진행하고 있다. 이 땜납 재료에 의해 접속해 두면, 예를 들어 후부착 땜납 접속시의 프로세스인 Sn-Ag-Cu계 땜납에 의한 리플로우 노(최고 250 ℃)를 거쳤다고 해도 접속 부분에 있어서의 Sn 부분은 녹지만, Cu 볼 사이, Cu 볼과 칩 사이, Cu 볼과 기판 사이는 융점이 높은 금속간 화합물(Cu6Sn5)로 접속되어 있으므로, 리플로우 노(최고 250 ℃)의 설정 온도에서는 접속은 유지되어 충분한 접속 강도를 확보할 수 있다. 즉, Sn-Ag-Cu계 땜납에 대한 온도 계층 접속을 실현할 수 있다. 또, 이 금속간 화합물 형성의 효과는 Cu-Sn에 한정되지 않고, Ni-Sn(Ni3Sn4), Ag-Sn(Ag3Sn) 등의 화합물, Au-Sn이라도 마찬가지이다. 또한, 땜납은 Sn 대신에 In이라도 마찬가지이다. 합금층 성장 속도의 차이는 있지만, 확산에 의해 형성된 합금층의 융점은 높아, 형성되면 280 ℃에서 녹는 것은 아니다.
이 땜납 재료에 의한 접속은, 완전하게는 Cu끼리가 구속되어 있지 않은 상태이므로, 예를 들어 다이본드 접속에 이용해도 상하, 좌우에 대한 어느 정도의 자유도가 있고, Cu와 땜납의 중간 단계의 기계적 특성을 기대할 수 있어, 온도 사이클 시험에서도 Sn에 의한 내열피로성과 Cu 입자(볼)에 의한 크랙 진전 방지에 의한 고신뢰성을 기대할 수 있다.
그러나, Cu 볼과 땜납 볼을 혼합한 복합 페이스트에서는 원래 Sn계 땜납은 Cu 상에는 습윤되어 퍼짐이 적은 성질을 갖는 것, 또한 Cu를 젖게 해야만 하는 부분이 많아 Cu 볼을 완전히 젖게 한다고는 단언할 수 없으며, 또한 Cu와 땜납 볼이 처음에는 가교 상태로 구속되어 있으므로, 땜납이 녹아도 그 부분이 공간이 되어 남기 때문에 공극이 되는 확률이 높은 것 등이 우리의 연구가 진행됨에 따라 명백해졌다. 이로 인해, 이 페이스트 방식은 필연적으로 공극이 많아지는 프로세스가 되어 버려, 접속 용도에 따라서는 부적합한 재료가 되어 버린다. 전자 부품을 실장할 때에 공극이 빠지면 좋지만, 예를 들어 Si 칩의 다이본드, 파워 모듈 접합 등은 면과 면을 접속하는 형태이므로 구조적으로 공극이 빠지기 어렵다. 공극이 잔존하면, 공극을 원인으로 하는 크랙의 발생이나, 필요한 열확산의 저해 등의 문제를 야기시켜 버린다.
그래서, 우리는 이 땜납 재료를 미리 압연하기 쉬운 형상의 형태로 넣어 진공 속, 환원성 분위기 속 혹은 불활성 분위기 속에서 전체를 균일하게 압축하고, Sn계 땜납 볼을 금속 볼 사이에 소성 유동시켜, 간극을 땜납(소성 변형 후의 Sn계 땜납)으로 충전한 복합 성형체로 하고 이를 압연함으로써 얻게 되는 땜납 박을 이용하기로 하였다.
예를 들어, 이 복합 성형체를 Si 칩 등의 다이본드용 땜납 박으로 압연하여 제작한 경우, Cu-Cu 등의 금속 볼 사이는 압축에 의해 접촉하여 다이본드시에는 금속 볼 사이는 용이하게 금속간 화합물을 형성하고, 전체가 고융점의 금속으로 유기적으로 이어져, 280 ℃에서도 강도를 확보하는 것을 확인할 수 있었다. 당연한 것으로서, 접속 부분에 있어서 공극은 진공 속에서 압축되어 메워져 있으므로, 공극이 적은 접속이 가능하다. 질소 중에서의 저온 핫프레스를 이용하면, Cu 볼 및 Sn계 땜납 볼의 입경이 큰 경우(약 40 ㎛), Sn계 땜납은 97 ％ 이상의 공극 충전율을 나타내는 것을 확인하였다. 또한, 박 표면을 적절한 막 두께의 Sn 도금을 실시함으로써, 산화가 현저한 재료라도 산화를 방지하는 것은 가능하다.
Cu 박 리드끼리를 이 땜납으로 접합하고, 부착한 랩형 커플링을 270 ℃에서 50 ㎜/분의 인장 속도로 전단 인장 시험을 행한 바, 약 0.3 ㎏f/㎟의 값을 얻게 됨으로써 고온에서의 강도는 충분히 확보하고 있는 것도 확인하였다.
본 방식은 땜납 재료 내부의 공간을 금속 볼로 미리 메워 버리는 방식으로, 그 만큼 공극은 적어 종래의 땜납 박의 경우와 동일한 레벨 또는 그 이하의 공극율이 되는 것이 예상된다(큰 공극은 생기기 어려운 구조임). 따라서, 본 방식에 의한 땜납에서는 대면적이기 때문에 무공극화가 중요 과제였던, 예를 들어 Si의 다이본드, 파워 모듈 접합 등에 대해 적합한 무납 재료(납을 적극적으로 포함하고 있지 않음)가 된다. 즉, 온도 계층 접속 등에 적합한 고신뢰의 고온 무납 재료를 제공할 수 있다.
또한, 페이스트 방식에서는 산화되기 쉬우므로 플럭스리스화가 곤란하였지만, 이에 의해 해결할 수도 있다. 즉, 플럭스 나머지를 꺼리는 분야에 있어서는 페이스트 방식으로 접속한 후 플럭스의 세정이 필요하였지만, 플럭스리스화에 의해 무세정화가 가능해진다.
이 밖에, 바람직한 융점을 갖는 딱딱하고 강성이 강한 땜납, 예를 들어 Au-20Sn, Au-(50 내지 55)Sn(융점: 309 내지 37O ℃), Au-12Ge(융점: 356 ℃) 등의 경우라도, 이들을 금속 볼로서 사용하여 더욱 부드럽고, 탄성이 있는 고무 입자를 Sn, In 등의 부드러운 땜납 볼과 함께 분산 혼입시킴으로써, 금속 볼에 사용하는 땜납의 고상선 온도가 약 280 ℃ 이상을 가짐으로써, 고온에서의 접속 강도를 갖고, 변형에 대해서는 입자 사이에 있는 부드러운 Sn 혹은 In 혹은 고무가 완화될 수 있어, 이들 땜납의 약점을 보완하는 새로운 효과를 기대할 수 있다.
이하, 본 발명의 실시 형태에 대해 설명한다.
도1은 복합 볼(금속 볼, 땜납 볼)로 만드는 복합체 금속의 제작 공정의 개략을 도시하고, (a)는 진공 핫프레스의 카본 지그(1) 중에 금속 볼인 Cu 볼(2)과, 땜납 볼인 Sn 볼(3)을 넣은 상태이고, (b)는 진공 핫프레스 후의 땜납이 소성 유동한 후의 복합 볼 덩어리의 단면 형상 모델로, Sn과 Cu는「해도(海島) 구조」로 변형하고 있다. (c)는 그 복합 볼 덩어리를 또한 롤(5)로 압연하여, 땜납 박을 제작하고 있는 모델이다.
도면에서는, 10 내지 40 ㎛의 Cu 볼과 10 내지 40 ㎛의 Sn 볼을 체적비에서 Cu 볼이 50 내지 60 ％가 되도록 배합하였다. Cu 볼에 대해서는 또한 미세 입자를 넣어, 가장 밀도 있는 충전 배합(예를 들어, 미와시게오; 분체 공학 통론, p39, 1981/2/5, 닛간고교 신문사)함으로써 Cu 볼 사이의 접촉을 많이 하는 것은 가능하다. 가장 밀도있는 충전이면 이론상 Cu의 체적 비율은 약 74 ％가 되고, 땜납은 26 ％가 된다. 또, 10 ㎛ 이하의 미세 입자로 해도 가능하고, 합금층의 네트워크가 미세해져, 고밀도로 양호한 접속에 적합하다. 일예로서 3 내지 8 ㎛의 Cu 볼과 10 내지 40 ㎛의 Sn 볼의 경우, 3 내지 10 ㎛의 Cu 볼과 10 내지 40 ㎛의 Sn 볼의 경우, 혹은 5 내지 15 ㎛의 Cu 볼과 10 내지 40 ㎛의 Sn 볼의 경우, 박의 땜납 충전 밀도는 내려가지만 접속은 양호한 결과를 얻을 수 있다. 또한, Cu 볼 및 Sn 볼 등의 직경(크기)에 대해서는, 반드시 모든 입자가 개시된 크기에 포함된다는 것은 아니며, 발명의 효과에 영향이 없는 범위에 있어서 개시된 크기보다도 크거나 또는 작은 볼이 포함되어 있어도 좋은 것은 물론이다. 이들 볼은 질소 속에서 혼합되고, 도1의 (a)에 도시한 카본 지그에서 생긴 압력 용기 속에 넣는다. 진공화한 후, 시간을 들여 주위로부터 균일하게 압력을 가해 가면, Sn만이 소성 변형하면서 Cu 볼 사이의 간극을 메워 간다. Sn의 융점은 232 ℃이지만, 실온에서도 시간을 들임으로써 유동시키는 것은 가능하다. 실온에서 구석구석까지 유동시킬 수 없는 경우, 약간(100 내지 150 ℃) 온도를 올림으로써 용이하게 가능해진다. 이 공정에서는 Cu와 Sn은 반응하지 않을수록, 계면에서의 구속이 없으므로 자유도가 올라가 Sn은 변형(유동)하기 쉬워진다. 그리고, 이 진공 핫프레스 등으로 형성된 복합 볼 덩어리는 또한 롤(5)로 압연되어 땜납 박을 얻는다. 압연함으로써, 보다 Cu 볼 사이의 간극이 없어져, 결과적으로 공극이 적은 땜납 박을 형성할 수 있다. 또한, 전술한 복합 볼 덩어리는, 이 경우 150 ㎛(±10 ㎛) 두께의 땜납 박 제작을 목적으로 하고 있으므로, 그에 가까운 형상의 형태로 미리 해 두는 것이 압연율을 낮출 수 있기 때문에 바람직하다. 압연율을 올리면 Cu 끼리의 접촉부가 증가되므로, 접촉 면적 향상에 따른 구속이 증가한다. 따라서, 온도 사이클 등의 변형에 대응하는 유연성을 갖게 하는 것을 고려하면 접촉부를 적게 하는 것이 바람직하고, 최종적인 압연율은 20 ％ 이하가 바람직하다. 또한, 압연율은 15 내지 20 ％가 보다 바람직하다.
또, 형성한 땜납 박에서 Cu 등이 노출되어 있는 경우는 Sn을 0.5 내지 2 ㎛의 두께로 도금함으로써, 노출부의 Cu의 산화를 방지하는 것이 바람직하다.
용이한 제작, 배합시에 용이한 균일 분산, 용이한 취급 등의 관점에서는 금속 볼, 예를 들어 Cu 볼 및 땜납 볼은 구형인 것이 바람직하지만, 반드시 구형일 필요는 없다. Cu 볼 표면의 요철이 심한 것, 막대형, 바늘형, 섬유형, 각형인 것, 나뭇가지형으로 맞추어도 좋고, 또한 이들을 조합한 것이라도 좋고, 접합 후에 Cu끼리가 서로 얽힐 수도 있다. 단, 상기한 압축에 의해 Cu끼리 지나치게 구속되어 자유도가 낮아지면 납땜시에 쿠션성이 없어지고 접속 불량이 생기기 쉬워진다. 이 경우에는, Cu 볼은 볼형보다는 표면에 요철이 심한 것, 막대형, 바늘형, 섬유형, 각형인 것, 나뭇가지형인 것, 또는 이들을 조합한 것이 바람직하다. 그리고, 도2에 도시한 바와 같이, Cu 볼(2), Sn 볼(3) 이외에 내열성이고 부드러운 탄성체인 메탈라이즈한(무전해 Ni 도금-Au 도금, 혹은 무전해 Ni 도금-땜납 도금) 플라스틱 볼(고무)(6)을 분산시켜 저 영률화하여 쿠션성을 확보할 수도 있다. 도2의 (a)는 압연 전, (b)는 압연 후를 도시한다. 수지 볼 직경은 이상적으로는 10 ㎛ 이하, 바람직하게는 1 ㎛ 레벨이 좋다. 예를 들어, 0.5 내지 5 ㎛가 바람직하다. 배합량으로서는 수 체적％라도 효과가 있다.
본 발명에 있어서 「금속」, 「땜납」에 대해 「입자」, 「볼」이라는 2개의 용어를 사용하고 있지만, 양자는 상기한 설명으로부터 알 수 있듯이 거의 동의어로 사용하고 있다. 굳이 구별을 하자면, 「입자」는「볼」을 포괄한 약간 넓은 의미로 사용하고 있다.
다음에, 다른 금속 볼의 예로서 Al을 사용하는 경우를 설명한다.
고융점의 금속은 일반적으로 단단하지만, 저비용이고 부드러운 금속으로서 순(純)Al이 있다. 순Al(99.99 ％)은 부드럽지만(Hv17), 통상은 Sn에 젖기 어렵다. 따라서, Ni-Au 도금, 혹은 Ni-Sn 도금 등을 실시하는 것이 바람직하다. Al 표면에 스퍼터링 등으로 얇게 Au을 피복해도 좋다. 부드러운 순Al의 미세 입자를 만드는 것에는 폭발 등의 안전성의 문제로 곤란함이 따르지만, 불활성 분위기에서 제조하고 표면에 Ni-Au 도금을 실시함으로써 대기 중에 Al을 접촉시키지 않음으로써 안전성을 확보할 수 있다. 또, Al 입자는 다소의 산화막을 형성해도 도금 처리로 제거할 수 있으므로 문제는 없다. 또한, 압연 공정에서도 Al의 산화막은 파괴되기 쉬우므로 Al의 신생면이 나오므로, 접속에는 그만큼 영향을 받지 않는다. 또, Al 표면으로의 메탈라이즈층으로서 이들에 한정되는 것은 아니며, 땜납 제작 후 상기 땜납이 Cu, Ni 등에 대해 젖어, 고온에서 접합 강도를 확보하는 것이 필요하다. 이로 인해, Al 입자와 Ni 도금 Cu 판 사이, 및 Al 입자와 Si 칩의 Ni 도금 사이를 Al 입자 상의 메탈라이즈층과 Ni과의 Sn 화합물의 형성에 의해 연결하는 것이 필요하다.
복합 볼 덩어리를 얻는 데에 있어서, Al은 진공 속이며 특히 고온에서 확산되기 쉬우므로, Ag이 들어간 Sn 땜납을 사용하는 등으로 Al과의 화합물을 형성할 수 있다. Ag 이외에 Al에 반응하기 쉽도록 Sn 속에 미량의 Zn, Cu, Ni, Sb 등을 넣어 Al 접속용 땜납으로 하는 것이라도 좋다. Sn 속에 미량의 Ag, Zn, Cu, Ni, Sb 등을 넣은 경우는, Al 표면으로의 메탈라이즈층은 불필요하고 비용 면에서의 장점은 크다.
Al 표면을 완전히 젖게 하는 경우와, 얼룩형으로 적게 할 수도 있다. 이는 메탈라이즈층의 영역과 관계되어, 얼룩으로 메탈라이즈층을 형성하든지 혹은 전체적으로 형성하든지의 여부에 따른다. 얼룩형으로 하면 응력이 가해진 경우, 변형시에 구속이 작아지므로 변형하기 쉽고, 또한 젖어 있지 않은 부분은 마찰 손실로서 에너지를 흡수해 주므로, 변형 능력이 우수한 재료가 된다. 당연히, 접합 강도는 확보된다.
Al을 볼형으로 하는 대신에, 20 내지 40 ㎛ 정도의 Al 선에 Sn, Ni-Sn, Au 등의 도금을 실시하고, 절단하여 입자형 및 막대형으로 한 것을 사용하는 것도 가능하다. 또한, 볼형의 Al 입자는 질소 속에서 무화법 등에 의해 저비용이면서 다량으로 제조하는 것이 가능하다.
다음에 Au 볼에 대해 설명한다.
복합 볼 덩어리를 얻는 데에 있어서, Au 볼에 대해서는 Sn계 땜납은 용이하게 젖으므로 단시간의 접속이라면 메탈라이즈층은 필요 없다. 단, 납땜 시간이 길면 Sn이 현저하게 확산되고, 약한 Au-Sn 화합물의 형성에 불안정함이 남는다. 이로 인해, 부드러운 구조로 하기 위해서는 Au 확산이 적은 In 도금 등도 유력하고, Ni, Ni-Au 등을 배리어로 해도 좋다. 배리어층은 가능한 한 얇게 함으로써, Au 볼이 변형되기 쉬워진다. Au과의 합금층 성장이 억제되는 메탈라이즈 구성이면, 다른 구성이라도 좋다. 압연까지는 온도를 억제함으로써 확산을 억제할 수 있다. 다이본드로 단시간에 접합시키는 경우 입계에 생기는 합금층은 얇기 때문에, 배리어를 설치하지 않아도 Au의 유연성에 의한 효과는 크게 기대할 수 있다. Au 볼과 In 땜납 볼의 조합도 가능하다.
다음에 Ag 볼에 대해 설명한다.
Ag 볼에 대해서도 Cu 볼과 마찬가지이지만, Ag3Sn 화합물의 기계적 성질은 나쁘지는 않으므로, 통상 프로세스에서 Ag 입자 사이를 화합물로 연결하는 것도 가능하다. Cu 등의 속에 혼합한 사용도 가능하다.
다음에 금속 볼로서 합금 재료를 사용하는 경우를 설명한다.
합금계의 대표예로서 Zn-Al계, Au-Sn계 등이 있다. Zn-Al계 땜납의 융점은 330 내지 370 ℃의 범위가 주이고, Sn-Ag-Cu, Sn-Ag, Sn-Cu계 땜납과의 계층 접속을 행하는 데 적합한 온도 영역에 있어, 이들을 금속 볼에 사용할 수 있다. Zn-Al계의 대표예로서, Zn-Al-Mg, Zn-Al-Mg-Ga, Zn-Al-Ge, Zn-Al-Mg-Ge, 또한 이들에 Sn, In, Ag, Cu, Au, Ni 등 중 어느 하나 이상을 함유한 것을 포함한다.
그러나, Zn-Al계는 산화가 심한 것, 땜납의 강성이 높은 것 등이므로, Si을 접합한 경우 Si 칩에 균열을 일으킬 우려가 지적되어 있고(시미즈 외: 「다이 어태치용 무납 땜납용 Zn-Ai-Mg-Ga 합금」 Mate 99, 1999-2), 단순히 복합 볼 덩어리의 금속 볼로서 사용하면 이들의 과제를 해결해야만 한다.
그래서, 이들 과제를 해결할 필요로부터 땜납의 강성을 낮추기 위해 Ni-땜납 도금 혹은 Au 도금을 실시한 내열성의 플라스틱 볼을 Sn 볼과 Zn-Al계 볼과 함께 균일하게 분산시켜 영률의 저감을 도모할 수 있다. Sn 볼은 전체의 10 내지 50 ％ 혼입하면, Zn-Al계 땜납 사이로 용융된 Sn이 인입한다. 이 경우, 일부는 Zn-Al 볼끼리가 접합되지만, 다른 부분은 주로 석출한 저온의 부드러운 Sn-Zn상이나, 용해되지 않는 Sn이 존재한다. 변형은 이 Sn, Sn-Zn상과 플라스틱 볼의 고무가 분담한다.
실제로 이 땜납 박을 이용하여 접속하는 경우, 예를 들어 다이본드한 경우도 그 후에 일부 Sn층을 남김으로써, Sn에 의해 변형을 흡수할 수 있다. 플라스틱 볼과 Sn층과의 복합 작용에 의해, 강성을 완화하는 것을 기대할 수 있다. 또한, 이 경우도 Zn-Al계 땜납의 고상선 온도는 280 ℃ 이상을 확보하고 있으므로, 고온에서의 강도상의 문제는 없다.
플라스틱 볼은 Zn-Al계 볼에 비해 직경을 작게 하고, 균일하게 분산시키는 것이 바람직하다. 변형시에 부드러운 탄성을 갖는 1 ㎛ 레벨의 플라스틱 볼이 변형되면, 열충격 완화 및 기계적 충격 완화의 효과는 크다. 플라스틱 볼로서 시판되고 있는 제품으로서 내열성인 것이 있다. Zn-Al계 땜납의 볼 사이로 플라스틱 볼이 거의 균일하게 들어가므로, 접속시의 단시간의 용융으로는 이 분산은 크게 무너지지 않는다. 이 내열 수지는 열분해 온도가 약 300 ℃이므로, 내열성이 있는 재료가 바람직하지만, 시간이 짧은 다이본드의 경우는 문제는 없다.
전술한 바와 같이, 진공 속에서 핫프레스로 성형하는 경우, Sn 도금한 플라스틱 볼 상의 Sn이 녹지 않는 온도(Sn의 융점: 232 ℃)로 균등하게 압축시킴으로써 소성 유동시킨다. 이 때, Zn-Al 볼은 그다지 변형하지 않는다. 균일한 압축에 의해 공간을 플라스틱 볼, Sn 등으로 균일하게 충전하고, 약 150 ㎛로 압연하여 땜납 박을 제작한다. 다이본드로 사용할 때는, 롤에 감아 연속 공정으로 공급할 수 있다.
Zn-Al은 산화되기 쉬우므로, 보관시의 경우도 고려하면 표면에 Cu 치환한 Sn 도금을 실시하는 것이 바람직하다. 이 Sn, Cu는 예를 들어 다이본드시에 Zn-Al계 땜납에 용해한다. Sn이 표면에 존재함으로써, 예를 들어 Cu 전극 상의 Ni-Au 도금 상으로의 접속이 용이해진다. Si 칩측도 예를 들어, Ti-Ni-Au 메탈라이즈에 대해서도 마찬가지로 용이하게 접합할 수 있다. 200 ℃ 이상의 고온 하에 있어서는, Ni과 Sn과의 합금층(Ni3Sn4)의 성장 속도는 Cu-Sn 이상으로 크기 때문에, 화합물 형성이 불충분해지므로 접합을 할 수 없는 일은 없다.
경우에 따라서는, Zn-Al계 땜납 볼과 플라스틱 볼로 복합 볼 덩어리를 구성해도 좋다.
또한, Zn-Al계 땜납에 고상선 온도가 280 ℃ 레벨을 확보하는 레벨까지 Sn, In량을 많이 첨가하는 계층 접속은 가능하다. Sn, In 등을 많이 넣으면, 일부 Zn-Sn의 공정 등이 낮은 상이 부분적으로 생성되지만, 접합 강도는 골격으로 되어 있는 Zn-Al계의 고상이 담당하고 있으므로 고온에서의 강도상의 문제는 없다.
그런데, Zn-Al계 땜납에 Cu로 치환한 Sn 도금을 실시하면, Zn-Al계 땜납의 액상선 온도 이상으로 온도를 올림으로써 Sn은 용이하게 습윤되어 퍼지고, 얇은 Cu를 고체 용융하면서 Zn-Al계 땜납에 용해한다. Sn은 많으면(예를 들어 약 7 ％) Zn-Al 중에는 고체 용융할 수 없어, 입계에 저온의 Sn-Zn상을 석출해 온다. 의도적으로 Sn상을 다수 분산 석출시킴으로써, 변형은 Sn-Zn상으로, 접합 강도는 Zn-Al계의 고상으로 분담시킬 수 있다. 따라서, Zn-Al계 땜납 볼에 Sn 도금을 실시하고, 볼에 고체 용융할 수 없는 Sn상을 의도적으로 남김으로써 변형을 Sn층으로 흡수시켜, Zn-Al의 강성을 완화시킬 수도 있다. 즉, 접속한 부분의 땜납 강성을 완화시킬 수 있어 접속 불량이 적어진다.
도3은 전술한 땜납 박(11)을 이용하여 Al203 기판(13) 상의 W-Cu 도금 메탈라이즈층(Ni 도금이라도 좋음)(14)에 Si 칩(8)을 다이본드하는 일예를 나타낸다. 땜납 박(11)의 대표예로서, 금속 볼이 Cu이고, 땜납이 Sn인 조합이 있다. Cu는 비교적으로 부드럽고 Sn과의 반응이 활발하고, 금속간 화합물(Cu6Sn5)의 기계적 성질은 우수하기 때문에, 두껍게 성장해도 취약함은 나오기 어렵다. 만일, 화합물 성장이 현저하여 그 폐해가 나타나는 경우, Sn 중에 Cu 등을 미량 첨가하여 합금층 성장 속도를 억제하는 것은 가능하다. 또는, Cu 상에 Ni, Ni-Au 등의 얇은 Ni 도금을 실시함으로써 합금층 성장을 억제하는 것은 가능하다. 여기서는, 단시간의 납땜 시에 Cu 볼 사이를 금속간 화합물로 확실하게 연결하는 것이 중요하고, 반응을 활발하게 하는 것이 바람직하므로, 성장 과잉이 문제가 되는 일은 없다. 그보다도, Sn과 칩 및 Sn과 기판과의 접속에 있어서, Sn의 습윤성 및 습윤 확대성의 향상이 중요하다. 이로 인해, Sn 중에 미량의 Cu, Bi 첨가에 의한 유동성의 향상, 표면 장력의 저감에 의한 습윤성 개량의 효과를 기대할 수 있다. 한편, 계면과의 강도 향상을 위해, Ni, Ag, Zn 등의 미량 첨가의 효과도 기대할 수 있다. 또한, Sn의 융점 향상에는 Sn 대신에 Sn-Sb(5 내지 10 ％)로 함으로써 Cu-Sn 화합물, Ni-Sn 화합물 형성으로 땜납 중의 Sb 농도가 증가하여 246 ℃로 땜납의 융점을 향상시킬 수 있다.
다른 대표예로서, Cu보다도 더욱 부드러운 순Al 볼의 경우, 온도 사이클에 대한 변형 능력이 우수하다. 과제는 Al 볼과 칩, 기판의 메탈라이즈층과의 반응이다. Al 표면에 Ni 도금 혹은 Ni-Au 플래시 도금을 실시함으로써, Al 볼 사이 및 Al 볼과 Ni 도금의 칩 사이, Ni 도금의 기판 사이도 마찬가지로 Sn에 의한 접합 강도는 확보된다. Ni과 Sn 사이의 금속간 화합물은 통상은 Ni3Sn4이고, 200 ℃ 이상에서는 Cu-Sn의 성장 속도보다 빠르므로 반응 부족의 우려는 없다. Cu와 Ni이 동시에 개재되는 부위에서는 일부에 (NiCu)3Sn4의 혼합된 합금층이 형성되는 경우도 있다. Al 볼에 땜납이 직접 반응할 수 있도록, Sn 중에 Ag, Ni, Zn, Ti 등을 미량 첨가함으로써, Al 볼들 사이의 접속도 접속 조건에 따라 가능하다.
Au의 볼에 대해서도 동일한 대응이 가능하다. Au은 유연하고 Sn과의 화합물을 형성하기 쉬우므로, 비용면을 제외하면 유력한 조성이다. 단, Sn이 많은 쪽에서의 화합물은 융점이 낮으므로, 280 ℃ 이상의 융점을 갖기 위해서는 Sn이 55 ％ 이하의 조성비인 AuSn, AuSn2의 화합물로 할 필요가 있다. 이로 인해, 납땜 온도를 높게 하여 접합부는 Sn이 적은 구성으로 하는 것이 필요하므로, Si 칩측의 메탈라이즈에, 예를 들어 Cr-Ni-Sn을 마련함으로써, Au-Sn, AuSn의 형성이 용이해진다. Au 볼에 비용 저감 등을 고려하여, Cu, Al, Ag 볼 등을 섞는 것도 가능하다.
Ag 볼도 마찬가지로 유력 후보이며, 고융점의 Ag3Sn 화합물의 형성으로 280 ℃에서도 녹지 않는 연결 접속이 가능해진다.
다음에, 단단하고 융점이 낮은 Zn-Al계 볼로의 적용예를 나타낸다. Zn-Al계는 융점과 취약함의 면에서, 일반적으로 3 내지 5 ％의 Al 범위로 안정되고, 또한 융점을 낮추기 위해 Mg, Ge, Ga 등을 넣고, 또한 Sn, In의 첨가로 주로 고상선 온도를 낮춘다. 그리고, 습윤성 및 강도 확보를 위해 Cu, Ag, Ni 등을 넣는 경우도 있다. 이들의 융점은 280 내지 360 ℃ 레벨이다. 예를 들어, Zn-4Al-2Mg-1Ag-10Sn의 경우, 땜납 볼로서 Sn 볼을 혼합하면 양자가 용융되도 Sn은 Zn-Al계 볼에 일부가 고체 용융하는 정도이고, 나머지 대부분은 Sn 그대로이다. 또한, 이 경우 땜납에 고체 용융할 수 없는 여분의 Sn, In 등을 입자 상태로 양호하게 분산시켜 땜납 중에 고립 분산시킬 수 있으므로, 동일한 효과를 기대할 수 있다. Zn-Al계 볼에 Sn 도금을 두껍게 실시하는 것도 Sn을 고립 분산시키는 하나의 해결책이다.
Zn-Al계 볼의 경우, 납땜시에 전체가 용융하므로, 표면 장력의 작용 등에 의한 표면 형상이 자연의 형상이 되기 쉽다는 등의 특징이 있다. 또한, Zn-Al계는 표면 산화가 심하므로, 예열 과정을 포함하여 산화시키지 않는 고안이 필요해진다. 박으로서 사용하는 경우, 표면에 Cu(0 내지 0.2 ㎛ 두께)-Sn(1 ㎛ 두께) 도금을 실시함으로써 산화 방지의 효과가 있다. 또, Zn-Al계 볼 사이에 Sn이 존재함으로써, 온도 사이클시의 변형에 대해 Sn이 완충재의 역할을 감당하지만, 그런데도 불충분한 경우, 미세한 Sn 도금 플라스틱 볼의 고무를 분산 혼합함으로써 변형성 및 내충격성을 더욱 향상시킬 수 있고, 영률은 저하하여 내열피로성도 향상시킬 수 있다.
마찬가지로 단단하고 또한 융점이 낮은 합금계로서 Au-Sn계 등이 있지만, 동일한 대응이 가능하다.
사용한 Al2O3 기판(13)에는 W(소결)-Cu 도금(3 ㎛)(14)(혹은 W-Ni 도금)을 실시한 전극이 형성되어 있다. 세라믹 기판으로서 그 밖에 멀라이트, 유리 세라믹, AlN 등이 있다. 접속시에 플럭스를 사용하는 경우, 혹은 예열 단계로부터 불활성 분위기, 혹은 환원 분위기로 사용할 수 있으면, Cu 전극 상태라도 좋다.
사용한 Si 칩(8)의 사이즈는 5 ㎜□이고, 땜납 박(11)의 사이즈는 4 ㎜□ × 두께 0.15 ㎜이지만, 칩 치수의 제약은 없어 대형 칩이라도 가능하다.
후공정의 2차 리플로우에 대해, 화합물층이 고온에서의 강도를 확보하고, 그 후의 열피로에 대해서는 Sn계 땜납 위주로 기여하고, 일부 응력적으로 엄격한 부위에서는 부분적으로 탄성 결합한 부위가 최대한의 효과를 발휘하여(일부 견딜 수 없는 곳은 파괴되지만), 탄성 결합이 없는 경우에 비해 수명은 향상된다. 따라서, 화합물층에서 강하게 구속된 이미지는 없고, 땜납 속에서 일부의 화합물이 네트워크형으로 형성되면 좋다. 큰 왜곡 및 응력이 가해지는 칩 주변부에서는 접합 계면에서 화합물을 형성시킴으로써, 견고한 접속을 위해 파괴가 일어나기 어려워진다. 한편, 동일한 주변부 위치의 땜납 박 중앙은 네트워크 결합이 적으면, 최외주부에 가해지는 응력 및 왜곡은 땜납 박 중앙의 Sn에 가해짐으로써, 상하의 계면부에 가 해지는 스트레스를 완화할 수 있다.
우선, Al2O3 기판(13)은 진공 흡인에 의해 가대에 고정되고, Si 칩(8)도 진공 흡인(9)에 의해 부착 지그가 되는 저항 가열체 공구(7)에 보유 지지된다. 그리고, 저항 가열체 공구(7)를 하강시키는 등하여 Si 칩(8)을 땜납 박(11)을 거쳐서 Al203 기판(13)과 접촉시키고, 가열(최고 380 ℃) 및 가압(초기에 2 ㎏f)에 의해 5초간 보유 지지한다. 또, 온도 측정용 열전쌍(16)은 공구의 칩이 접촉하는 근처에 매립되어 있어, 온도 제어를 할 수 있는 구성으로 되어 있다.
또한, 땜납 박(11)의 온도는 그 융점에 도달하면, 순식간에 땜납 박의 Sn 등이 녹아 금속 볼간 접합에 압력이 가해져 녹기 시작한다. 그래서, 금속 볼간 접합의 찌그러짐 방지를 위해, 설정 온도에 도달하면 저항 가열체 공구(7)를 땜납 박(11)을 가압하였을 때의 위치를 기점으로 하고, 그 위치로부터 땜납 박 두께에 대해 약 10 ％(최대 20 ％) 이하로 하여 칩으로부터의 땜납의 초과량을 제어하고 있다. 땜납 박의 두께는 열피로 수명에 영향을 끼치므로, 80 내지 150 ㎛ 정도로 하는 것이 일반적이다. 이 땜납 두께와 칩 치수에 대한 땜납 박의 치수로 찌그러짐량을 제어하게 된다. 그러나, 본 방식은 Cu가 절반 들어가고, 게다가 네트워크형으로 연결되어 있어 열전도가 우수하므로, 200 내지 250 ㎛라도 열적으로는 종래보다 우수하다.
Al203 기판(13)의 예열(15)은 약 100 ℃로 하였다. 급격한 온도 상승 및 하강은 커플링에 큰 스트레스를 주므로, 예열은 열충격을 완화시키는 의미에서도 중 요하다.
저항 가열체에 의한 다이본드의 경우, 접속시의 땜납 박(11)의 산화를 방지하기 위해 국소적으로 주위로부터 질소(10)를 분무하는 기구로 하고 있다. 또한, Si 칩(8)을 흡착하는 저항 가열체 공구(7)의 주위에도 질소(10)를 분무하여, 항상 접합부가 50 내지 10O ppm 레벨의 산소 순도로 유지되도록 하는 것이 좋다.
이 땜납 박이라면, 수소로 혹은 질소 등의 불활성 분위기로에서 최고 270 ℃ 전후로 Si 칩 등의 다이본드, 파워 모듈 등의 접합도 가능하다. 노를 사용하는 경우, 최고 온도는 Sn의 경우 260 ℃ 내지 350 ℃까지도 가능하지만 화합물의 형성 상태를 고려한 조건 선정이 필요하다.
도4는, 저항 가열체에 의한 다이본드 및 수소로 혹은 질소 등의 불활성 분위기로에 의한 다이본드한 대표적인 접합부의 단면 모델을 도시한다. 이와 같이, 다이본드된 칩의 상면으로부터 와이어 본드 등에 의해 기판의 단자에 이어져, 캡으로 칩을 밀봉하거나 수지로 밀봉하고, 또는 기판의 주위에 소형의 칩 부품 등을 접속하여(이 경우의 접속도 단자에 맞춘 박을 미리 칩 부품의 전극 등에 임시 부착한 기판에 접속시키거나, 또는 열압착한 것을 동시에 리플로우 노에서 접속하는 것도 가능함), 기판의 이면측 등으로부터 외부 접속 단자(통상은 Sn-3Ag-0.5Cu 등의 땜납으로 접합됨)를 취함으로써 모듈이 완성된다.
Cu 볼(2)끼리 Cu 볼과 칩측의 메탈라이즈층(44)(예를 들어, Cr-Ni-Au; Au은 매우 얇으므로 실질적으로는 Cu-Sn-Ni 사이에서의 합금층의 형성), Cu 볼과 기판측의 메탈라이즈층(42)(예를 들어, Ag-Pd 도체에 Ni 도금; Cu-Sn-Ni 사이에서의 합금층의 형성)은 각각 합금층이 확실히 형성되어, 연결 상태를 확보한다. 칩측의 메탈라이즈층의 조합은 다양하지만, 땜납의 Sn과 반응하는 것은 Cu나 Ni이 대부분이다. 표면층에 주로 산화 방지를 위해 Au이 사용되는 경우가 있지만, 0.1 ㎛ 레벨 이하에서 Sn에 고체 용융하고, 합금층 형성에는 관여하지 않는다. 한편, 기판측도 마찬가지로 기초는 각 종류가 있지만, Sn과의 반응층은 칩과 같은 Ni 혹은 Cu이다. 특수한 경우로서 Ag, Ag-Pt, Ag-Pd, Au-Pd 등의 후막 도체 등도 있다. 파워의 다이본드에서는, 열전도의 면에서 공극이 있으면 특성에 크게 영향을 끼치므로 무공극화가 가장 중요시된다. 땜납 페이스트의 경우는 플럭스의 반응 및 용제의 휘발 등에 의해 가스량은 많으므로, 가스가 도피하기 쉬운 커플링 구조, 예를 들어 가늘고 긴 단자, 소형 Si 칩의 다이본드 등에 적용된다. 따라서, 중, 대형 Si 칩의 다이본드에서는 불활성 분위기에서 플럭스리스로 땜납 박을 이용한 저항 가열체에 의한 다이본드 혹은 수소로 혹은 질소 등의 불활성 분위기로에 의한 다이본드의 사용이 일반적이다. 또, 본 발명에서 만들어진 땜납 박 중에 내장하는 공극은 Cu 입경이 작아지면 많아지는 경향이 있지만, 구조상 입경 이하로 미세하게 분산하므로 지금까지의 큰 공극의 이미지는 없고, 특성으로의 영향도 적을 것이 예상된다. 입경이 3 내지 8 ㎛인 Cu 입자 및 Sn 입자를 이용한 경우, 박에서의 땜납 충전율은 약 80 ％였다(공극율 20 ％). 이 박을 Sn 도금 Cu 판에 협지하여 질소 분위기 속에서 다이 본더로 가압 접합하면, Cu 볼과 Cu 판 사이는 확실히 Cu6Sn5의 금속간 화합물이 형성되고, 게다가 여분의 Sn은 땜납 내부의 미크로의 공간부(공극)에 흡수되어, 양호한 접합부를 얻을 수 있는 것을 알 수 있었다. 단면 관찰 결과에서도 접합 전 박의 충전율에 비하여, 접합 후의 충전율은 향상되어 있는 것이 확인되었다. 이로부터, 종래의 과제였던 공극의 문제는, 본 방식에 있어서는 그 만큼의 문제가 되지 않는 것을 알 수 있었다. 또한, Cu 입자 직경을 3 ㎛ 레벨 혹은 그 이하로 미세화하면, 납땜 온도가 300 ℃ 이상의 높은 온도에서 접속하거나 고온에서의 유지 시간이 길면 Sn과의 반응은 활발하므로, Cu 입자의 모양은 무너지고, Cu-Sn 화합물의 연결이 되는 경우도 있을 수 있지만, 내고온 강도 등의 특성 자체는 변하지 않는다. 특히, 반응을 억제하고 싶은 경우는 화학 Ni/Au 도금(고온에서도 화합물이 두껍게 형성되기 어려움) 등을 실시하거나, Ag 입자 등을 사용하는 것도 가능하다. Cu 입자가 30 ㎛ 레벨의 조대한 경우, 공극율은 3 ％ 이하이고, 게다가 분산된 공극이므로 특성에는 영향을 끼치지 않는 공극이라고 할 수 있다.
그런데, 상기 실시예에 나타낸 공정에서 제작한 땜납 박은 릴에 권취되어 절단 공정을 포함하여 연속 공급할 수 있다. 따라서, 온도 계층을 필요로 하는 부품의 밀봉부, 단자 접속부의 접속에 사용하는 경우는 펀칭 가공, 레이저 가공 등에서 그 형상에 맞춘 것을 이용할 수 있다. 그리고, 그 부품의 밀봉부, 단자 접속부를 펄스 방식의 가압형 히트 공구로 질소 분위기 하에서 가열 및 가압함으로써 플럭스리스로 접속할 수 있다. 예열시의 산화 방지 및 습윤성을 확보하기 위해 Sn 도금된 땜납 박이 바람직하다. 피치가 거칠고, 단자 수가 적은 부품의 접속 등은, 땜납 박의 적재, 부품 단자의 위치 결정, 펄스 전류에 의한 저항 가열 전극에 의한 가압 접속 등이 용이하여 이루어지기 쉽다.
도5의 (a)는 플럭스를 이용하지 않고, 질소 분위기 속에서 펄스 가열에 의한 저항 가열체로 칩(8)과 중계 기판(36) 사이에, 도5의 (c)에 도시한 바와 같은 전술한 땜납 박(39)을 얹어 다이본드한 후, Au선의 와이어 본드(35)로 칩 상의 단자와 중계 기판(36) 상의 단자를 이어, Ni 도금한 Al 등의 캡(23)과 중계 기판(36) 사이에 박을 얹고, 질소 분위기 속에서 저항 가열체로 플럭스리스로 밀봉을 행한 BGA, CSP식의 칩 캐리어의 단면이다. 땜납 박은 피접합체에 임시 고정 부착하여 접합할 수도 있다. 또, 중계 기판(36)은 도시하지 않는 관통 구멍에 의해 상하간의 전기적 접속, 즉 칩(8)과 외부 접속 단자와의 전기적 접속을 확보하고 있다. 본 구조는 통상의 모듈 구조의 대표예이고, 도시하고 있지 않지만 중계 기판(36) 상에는 저항 및 컨덴서 등의 칩 부품이 탑재되어도 좋다. 또, 고출력 칩의 경우 방열의 효율로부터 열전도성이 우수한 AlN 중계 기판을 사용하는 것이 바람직하다. 이 모듈의 외부 접속 단자의 땜납 조성은 Sn-3Ag-0.5Cu이고, 단자 피치가 넓은 경우는 볼로 공급되고, 피치가 좁은 경우는 페이스트로 형성된다. 또한, Cu 단자 혹은 Ni-Au 도금 단자 상태인 경우도 있다. 모듈은 이 후, 프린트 기판 상에 탑재되어, Sn-3Ag-0.5Cu 땜납(융점: 217 내지 221 ℃) 페이스트로 다른 부품과 동시에 최고 240 ℃에서 리플로우 접속되지만, 전술한 바와 같이 이 리플로우 온도에서는 땜납 박 자체의 접합은 확보되므로, 고신뢰로 프린트 기판 상에 접속할 수 있다. 즉, 모듈 실장에 있어서의 접속과 프린트 기판 상의 접속은 온도 계층 접속을 실현할 수 있다. 외부 접속 단자의 형태는 다양하지만, 어느 쪽이든 땜납 박을 이용함으로써 외부 접속 단자와 프린트 기판과의 접속에 대해 온도 계층 접속을 실현할 수 있다. 또, 본 구조는 기판 상에 반도체 칩을 땜납 박으로부터 다이본드 접속하고, 반도체 칩의 단자와 기판 상의 단자를 와이어 본딩에 의해 접속하고, 기판의 이면에 외부 접속 단자가 되는 땜납 볼을 형성한, 소위 BGA식의 반도체 장치에 대해서도 적용할 수 있는 것은 물론이다. 이 경우, 칩의 탑재면에는 수지 몰드가 실시된다. 또, 접속부 외주부의 습윤성을 보다 좋게 하기 위해 펄스 가열에 의한 저항 가열체로 접속 후, 또한 질소로 혹은 수소로 등에서 리플로우를 함으로써 양호한 커플링을 형성할 수 있다.
도5의 (b)는 도5의 (a)에 도시한 구조에 있어서, 질소 분위기 속에서 Ni 도금한 Al 핀(fin; 23)을 중계 기판(43)에 박을 얹고, 저항 가열체로 플럭스리스로 밀봉을 행한 예이다.
도5의 (b) 좌측은 Cu 볼, Sn 볼로 만들어 펀칭으로 잘라 낸 땜납 박(40)이고, 도5의 (b) 우측은 질소 분위기 속에서 펄스 가열에 의한 저항 가압체(41)이고, 땜납 박(40)(좌측 도면의 B-B′단면)과 Ni 도금한 Al 핀(23)을 가열하여 중계 기판 상의 단자[Ni-Au 플래시(42)]에 밀봉하는 모델의 단면이다. 도5의 (b)의 우측 상태에서 접속한 후는 도5의 (a)의 접합부(24)의 형상이 된다. 이 땜납 박도 전술한 바와 같이 도5의 (c)에 도시한 것을 이용하였다.
또, 수소 등의 환원 분위기로에서의 플럭스리스의 리플로우 접속도 가능하다. 또한, 장기간의 절연성을 확보할 수 있는 로진 베이스 플럭스의 경우, 부식의 문제는 없으므로 무세정의 리플로우 접속도 제품에 따라서는 사용이 가능하다.
그런데, 리플로우의 과제는 고융점의 금속 볼을 이용하는 경우 땜납 박의 양면에서 확산 접속을 하기 쉽게 하기 위해, 땜납 박과 접속되는 측이 접촉하고 있는 상태를 만드는 것이 포인트이고, 가압하여 접촉시키는 것이 바람직한 것이 된다. 따라서, 임시 부착 공정 혹은 가압 공정이 있는 프로세스를 채용하는 것이 바람직하다. 예를 들어, 리드 및 부품의 전극부에 미리 압접 등으로 고정 부착하여 공급해 두는 것이면 좋다. 또, Zn-Al계의 경우는 모두 녹는 타입이므로 그 불안정함은 없다.
도6은 파워 모듈 접속에 적용한 예이다. Si 칩(8)은 10 ㎜□ 레벨의 치수를 대상으로 하는 경우가 많다. 이로 인해, 종래는 부드러운 Pb 농후계 고온계 땜납이 사용되어 왔다. 무납화가 되면 Sn-3.5Ag(221 ℃), Sn-0.7Cu(227 ℃) 혹은 Sn-5Sb(235 ℃)이 있다. Sb은 환경에 대한 부하의 문제가 있는 것을 고려하면, Sn-3.5Ag, Sn-O.7Cu 이외는 없는 것이 실정이다. Zn-Al계는 단단하므로, 그 상태에서는 Si 칩 균열을 일으킬 가능성이 크다.
이 경우의 땜납은 계층 접속용 고온 땜납이라고 하기보다는, 고발열이므로 종래의 Sn-5Sb 등에서도 신뢰성을 확보할 수 없으므로, Pb-5Sn계를 사용해 온 경위가 있다. Pb 함량이 높은 땜납 대신에 무납화의 소프트 솔더는 없으므로, 본안이 그 대체가 된다. 차량에서는 230 ℃ 레벨에 도달하는 상태는 드물게 일어나는 정도가 요구 사양으로서 나타내어져 있다. 또는, 260 ℃의 리플로우에 견딜 수 있는 것도 요구되고 있다. 이 복합 땜납은 260 ℃의 리플로우시에 Sn은 녹지만 금속간 화합물이 네트워크로 연결되어 있으므로, 고온에서의 강도는 확보되어 있다. 또, 220 ℃ 레벨의 고온에 노출될 기회가 있는 차량 등에 있어서, 고온에서의 순간 부분 용융 방지에는 Sn계 땜납으로서 Sn-(5 내지 7) ％ Sb 땜납(융점: 236 내지 243 ℃) 볼을 사용함으로써, Sn과 Cu 볼 사이의 반응, Sn과 기판 단자(Cu, Ni)와의 반응에서 Sb 농도가 10 ％ 이상이 되고, 하한 온도를 Sn(232 ℃) 이상의 245 ℃ 레벨로 상승시킬 수 있다. 이로 인해, 220 ℃가 되어도 부분 용융의 우려는 없어진다. 또, 280 ℃에서의 본 방식의 전단 강도는 1 N/㎟ 이상을 확보하고 있다.
한편, Sn-Ag-Cu계 땜납은 Sn-Pb 공정과 달리, 강도가 높고 강성이 강해 변형성이 열화됨으로써, 소자 및 부품 등으로의 악영향이 일컬어지고 있다. 이로 인해, 유연성이 있는 Sn-In계, Sn-Cu-In계, Sn-(O 내지 1)Ag-Cu, Sn-(O 내지 1)Ag-Cu-In계 등의 땜납을 이용함으로써 땜납의 융점은 200 ℃ 레벨로 다소 내려가도, 땜납 자체가 변형에 대응해 주기 때문에 내충격성이 요구되는 휴대용 기기 등의 실장용 계층 땜납으로서의 응용을 기대할 수 있다. 당연히, 2차 납땜시에 필요한 강도는 네트워크형으로 발달한 Cu와의 화합물 연결로 고온 강도를 확보하고, 특히 최대 응력 및 왜곡이 가해지는 칩, 부품 등의 최외주부에서는 기판의 계면부에서는 Cu 볼과의 화합물 형성으로 계면 근방에서의 파괴를 저지하고, 땜납 내부에서 파괴하는 네트워크 형성이 바람직한 구성이다.
그래서, 여기서는 Cu 볼과 Sn 볼의 땜납 박을 사용한다. 10 내지 30 ㎛의 연Cu 볼과 10 내지 30 ㎛의 Sn 볼을 중량비 약 1: 1로 혼합하여 진공 속 혹은 환원 분위기 속에서 Sn을 Cu 볼 사이로 소성 유동시키고, 또한 압연하여 땜납 박을 제작한다. 또는, 3 내지 8 ㎛의 연Cu 볼과 3 내지 8 ㎛의 Sn 볼을 중량비 약 1: 1로 혼합하여 진공 속 혹은 환원 분위기 속에서 Sn을 Cu 볼 사이로 소성 유동시키고, 또한 압연하여 땜납 박을 제작해도 좋다. 이 박을 필요한 치수로 잘라 내고, Ni 도금한 Cu 리드(51)와 Si 칩 사이, Si 칩(8)과 Ni 도금(46)을 실시한 Cu 디스크판(혹은 Mo 디스크판)(48) 사이, Cu 디스크판(48)과 W 메탈라이즈 상에 Ni 도금(49)을 실시한 알루미나 절연 기판(50) 사이 및 상기 알루미나 절연 기판(50)과 전기 Ni 도금(46)을 실시한 Cu 베이스판(49) 사이에, 상기 땜납 박을 탑재하고, 280 ℃ 수소로에서 일괄하여 리플로우 접속하였다. 이에 의해, Cu 볼 사이, Cu 볼과 Cu 리드 사이, Cu 볼과 칩 사이, Cu 볼과 Ni 도금 Cu 판 사이, Cu 볼과 Ni 도금 알루미나 절연 기판 사이, Cu 볼과 Ni 도금 Cu 베이스 사이 등의 Cu와 Ni 금속간 화합물에 의한 접합이 이루어진다. 이것으로 접속한 것은, 이미 내고온의 금속간 화합물(Cu의 경우는 Cu6Sn5, Ni의 경우는 Ni3Sn4)로 연결되므로, 260 ℃(260 ℃ 내지 280 ℃에서도 가능)로 강도를 유지하여, 후공정 리플로우에서 문제가 되는 일은 없다. 이 커플링을 온도 사이클 시험 및 파워 사이클 시험에 걸쳐서도, 지금까지의 Pb 함량이 높은 땜납과 동등한 수명을 갖는 것을 확인할 수 있었다.
또한, Sn 도금된 플라스틱 볼의 고무를 분산시킴으로써 저 영률화에 의해, 보다 내열충격성을 향상시킬 수 있고, 보다 대형 Si 칩의 접합을 가능하게 한다. 또, 펄스 가열 방식의 다이 본더로 질소를 분무하고, 최대 350 ℃, 5초간(5 내지 10초 사이에서도 가능) 가압 접합하는 방식이라도 실장이 가능하다. 또한, 펄스 가열 방식으로 임시 부착하고, 계면에서의 접촉을 확실하게 한 후, 수소로에서 일괄하여 리플로우함으로써, 외주부가 습윤 확보, 접합 계면의 접속을 확실하게 하는 것이 가능하다. 또, 칩 주변부는 원활한 필릿을 형성하는 것이 바람직하므로, 땜납 박의 외주부에 Sn만큼의 층을 설치하는 것도 가능하다.
Cu 볼 대신에, Zn-Al계(Zn-Al-Mg, Zn-Al-Ge, Zn-Al-Mg-Ge, Zn-Al-Mg-Ga 등) 땜납 볼에 Sn, In 등의 볼, 또는 Sn 도금된 플라스틱 볼의 고무를 분산 혼입한 압연 박을 이용한 결과, 마찬가지로 내온도 사이클성 및 내충격성을 완화하여 고신뢰성을 확보할 수 있다. Zn-Al계 땜납만으로는 단단하고(약 Hv 120 내지 160), 강성이 높으므로 대형 Si 칩은 쉽게 파괴될 우려가 있다. 그래서, 일부 볼 주변에 부드러운 저온의 Sn 층 및 In 층이 존재함으로써, 또한 고무가 볼 주위로 분산됨으로써, 변형시키는 효과가 있어 강성을 저하시키고, 신뢰성을 향상시킬 수 있다.
또한, 저열팽창 필러(SiO2, AlN, 인바아 합금 등)에 Ni 도금, Ni-Au 도금한 입자를 혼입함으로써 Si 등에 열팽창 계수가 근접하고, 작용하는 응력이 작아져 수명 장기화를 기대할 수 있다.
도7은 휴대 전화 등에 사용되는 신호 처리용으로 사용되는 고주파용 RF(Radio Frequency) 모듈을 프린트 기판에 실장한 예를 나타낸다.
이러한 종류의 형태는 열전도성이 우수한 중계 기판에 소자 이면을 다이본드하고, 와이어 본드로 중계 기판의 단자부에 배치되는 방식이 일반적이다. 수 개의 칩과 주위에 R, C 등의 칩 부품을 배치하고, MCM(멀티칩 모듈)화하고 있는 예가 많다. 종래의 HIC(Hybrid IC), 파워 MOSIC 등은 대표예이다. 모듈 기판 재료로서 Si 박막 기판, 저열팽창 계수로 고열전도의 AlN 기판, 저열팽창 계수의 유리 세라믹 기판, 열팽창 계수가 GaAs에 가까운 Al2O3 기판, 고내열성으로 열전도를 향상시킨 인바아 합금 등의 메탈 코어 유기 기판 등이 있다.
도7의 (a)는 Si 모듈 기판(29) 상에 Si 칩(8)을 실장한 예이다. Si 모듈 기판(29) 상에서는 R, C 등은 박막으로 형성할 수 있으므로, 보다 고밀도 실장이 가능하고, 주로 Si 칩(8)만 플립 칩 실장된다. 프린트 기판(22)으로의 실장은 QFP-LSI형으로 부드러운 Cu계 리드(20)를 거쳐서 행한다. 리드(20)와 Si 모듈 기판(29)과의 접속은 본안의 절단한 땜납 박(17)을 이용하여, 가압 및 가열하여 행한다. 그 후, 실리콘 등의 부드러운 수지(19)로 마지막으로 보호 및 보강을 행한다. Si 칩의 땜납 범프(18)를 Sn-3Ag(융점: 221 ℃)으로 구성하여 중계 기판(29)에 접속한다. 프린트 기판(22)에는 Sn-Ag-Cu계 무납 땜납(21)에 의해 접속한다. 땜납 범프(18)는, Sn-Ag-Cu계 무납 땜납(21)의 리플로우시에 재용융해도 프린트 기판(22)에의 실장에 있어서의 Si 칩(8)의 자중에 의해 변화되는 것은 거의 없고, 또한 Si-Si의 접속을 위해 응력적 부담은 없어 신뢰성 면에서 문제는 없다. 프린트 기판(22)으로의 실장이 끝난 후에, Si 칩(8) 상에는 보호를 위해 실리콘 겔(12) 등을 코트하는 것도 가능하다.
또한, 다른 방법으로서 Si 칩(8)의 땜납 범프(18)를 Au의 볼 범프로 하여, 중계 기판(29) 상에 형성하는 단자에 Sn 도금을 실시하면, 열압착에 의해 Au-Sn 접합을 얻을 수 있고, 프린트 기판(22)으로의 실장에 있어서의 250 ℃의 리플로우 온도에서는 녹는 일은 없으며, 따라서 온도 계층 접속이 가능하며, 리플로우에 충분히 견딜 수 있는 접합이 된다.
땜납 박(17)에 의한 접속은, 전술한 바와 같이 Cu 등의 금속 볼 사이에 형성되는 금속간 화합물에 의해 접합이 유지되고 있고, 프린트 기판(22)으로의 실장에 있어서의 250 ℃의 리플로우 온도에 있어서도 강도를 확보할 수 있다. 이에 의해, 지금까지의 큰 과제였던 온도 계층을 부착한 무납 접속을 실현할 수 있다.
또, Si 기판 대신에 AlN 기판, 유리 세라믹 기판, Al2O3 기판 등의 후막 기판을 이용한 경우, R, C 등의 칩 부품의 탑재는 기능 소자를 만드는 면에서 필요하다. 한편, 후막 페이스트로 레이저 트리밍에 의한 R, C 형성 방법도 있다. 후막 페이스트에 의한 R, C의 경우, 상기 Si 기판과 동일한 실장 방식이 가능하다.
도7의 (b)는 GaAs 칩(8)을 열전도성 및 기계적 특성이 우수한 Al2O3 모듈 기판(29)을 이용한 모듈을 Al 핀(23)의 케이스로 절연 밀봉한 경우이다. GaAs와 Al2O3은 열팽창 계수가 가까우므로, 플립 칩 실장은 신뢰성상 문제는 없다. 이들의 칩 부품의 단자 접속은 단자 면적이 0.6 ㎜□ 이상이면, 땜납 두께(t): 0.05 내지 0.10의 박으로 하고 단자수가 적은 소자, 칩 부품에 임시 부착하거나 혹은 기판측 단자에 임시 부착하여 개별적으로 저항 가열체로 질소 분위기의 가압 접속으로, 혹은 환원 분위기 혹은 불활성 분위기의 리플로우에서의 접속이 가능하다. 또한, 땜납 두께(t): 0.15 내지 0.25의 박을 이용하는 것도 가능하다. 고출력 대응에는 여기서는 도시하고 있지 않지만, 칩 탑재법으로서는 본안의 박을 이용하여[칩 이면(8)] 다이본드하고, 단자는 와이어 본드하는 방법이 일반적이다.
Al 핀 접속의 경우는 핀의 주위를 권취하는 형상의 박을 이용하고, 질소 분위기에서 저항 가열체로 가압 접속한다. 도7의 (c)는 좌측이 단자 접속의 예이고, 우측은 Al 핀(23)의 예이며, 모두 상기 땜납 박(27)을 모듈 기판의 단자(28)와 핀 접속부의 단자 사이에 협지하여 접합한다. 이 때, 땜납 박은 미리 기판이나 핀 중 어느 한 쪽에 임시 부착해 두면 좋다. Al의 경우는 단자부는 Ni 도금 등이 실시되어 있다.
도7의 (d)는 인바아 합금 등의 C의 유기 기판(32)에 실장하는 마무리의 모델이다. 발열 칩은 저열팽창에서 내열성이 우수한 메탈 코어의 폴리이미드 수지 등의 유기 기판 및 고밀도 실장에 대응한 빌드 업 기판 등을 사용하면, GaAs 칩을 직접 탑재하는 것이 가능하다. 고발열 칩의 경우, 더미의 단자를 설치하여 직접 열이 메탈에 전도시키는 것도 가능하다.
또한, 본안의 소자로의 실시예로서 RF 모듈을 예로 들었지만, 각종 이동 부재 통신기용의 밴드 패스 필터로서 사용되고 있는 SAW(탄성 표면파) 소자 구조, PA(고주파 전력 증폭기) 모듈, 다른 모듈, 소자 등에 대해서도 동일하게 응용할 수 있다. 또한, 제품 분야로서는 휴대 전화, 노트형 퍼스널 컴퓨터 등에 한정되지 않고 디지털화 시대를 맞이하여, 새로운 가전 제품 등에 사용할 수 있는 모듈 실장품을 포함한다.
도8은 RE 모듈 실장으로의 응용을 더욱 구체화한 것이다. 도8의 (a)는 모듈의 단면도이고, 도8의 (b)는 상면에 부재(23)를 투과시켜 본 평면도의 모델이다. 실제 구조는, 전파를 발생시키는 약 2 ㎜□ 칩(8)의 MOSFET 소자가 멀티 밴드화에 대응하기 위해 수 개 페이스업 접속으로 탑재되어 있고, 또한 주변에는 효율적으로 전파를 발생시키는 고주파 회로가 R, C 칩 부품(52) 등으로 형성되어 있다. 칩 부품도 소형화되어 1005 등이 사용되고 있고, 모듈의 종횡 치수도 7 × 14 정도로 고밀도 실장되어 있다. 여기서는, 땜납의 기능면만을 고려하고, 대표 소자를 1개, 칩 부품을 1개 탑재한 모델의 예로 나타낸다. 또, 후술하는 바와 같이 칩(8), 칩 부품(52)은 Al2O3 기판(13)에 땜납 접속되어 있다. 칩(8)의 단자는 Al2O3 기판(13)이 갖는 전극에 와이어 본딩에 의해 접속되고, 또한 관통 구멍(59), 후막 도체(61)를 거쳐서 기판 이면의 외부 접속부가 되는 후막 전극(60)과 전기적으로 접속된다. 칩 부품(52)은 기판(13)이 갖는 전극과 땜납 접속되고, 또한 관통 구멍(59), 배선(61)을 거쳐서 기판 이면의 외부 접속부가 되는 후막 전극(60)과 전기적으로 접속된다. 도시하고 있지 않지만, 칩이나 칩 부품과 접속하는 기판이 갖는 전극(62)과 관통 구멍(59)은 배선에 의해 전기적으로 접속되어 있다. 모듈 전체를 덮는 부재(Al 핀)(23)와 Al203 기판(13)은 코오킹 등에 의해 접합된다. 또한, 본 모듈은 프린트 기판 등에 대해 외부 접속부가 되는 후막 전극(60)과의 땜납 접속에 의해 실장되는 것이고, 온도 계층 접속이 필요해지는 것이다.
도9는 도8에 도시한 구조에 있어서 땜납 박을 사용한 Si(혹은 GaAs) 칩의 다이본드를 전제로 한 4개의 프로세스를 나타낸 흐름도이다. (1), (2)의 프로세스는, 1005 등의 소형의 R, C 칩 부품에 대해 작업성으로부터 종래의 Ag 페이스트를 선택하는 방식으로, (1)은 기판 표면이 청정한 상태에서 플럭스리스로 질소 분위기에서 단시간에 땜납 박을 이용하여 다이본드한 후 와이어 본드하고, 그 후 Ag 페이스트로 칩 부품을 접속하는 방식이다. (2)는 우선 Ag 페이스트로 칩 부품을 접속하는 방식으로, 수지 경화를 위해 노를 이용하면 기판 표면이 오염되고, 후공정의 와이어 본드에 영향을 끼칠 우려가 있으므로, 그 경우는 세정하여 와이어 본드하게 된다. (3)은 동일하게 고온측의 온도 계층성을 확보하기 위해 접합 원리는 땜납 박과 동일하지만, 소형의 칩 부품에 대해서는 작업성이 우수한 금속 볼과 땜납 볼과의 혼합 페이스트로 공급하는 방식으로, 인쇄 혹은 디스펜서라도 가능하다. 리플로우한 후 세정하고, 고출력 Si 칩에는 가능한 한 무공극화가 요구되기 때문에, 무공극화에 적합한 땜납 박의 다이본드를 행하고, 마지막으로 와이어 본드를 행한다. 또, (3)의 공정에서 먼저 다이본드 및 와이어 본드를 행하면, 플럭스의 세정 공정을 생략하는 것도 가능하다. (4)는 먼저 다이본드 및 와이어 본드하는 방식으로, 후공정에서 2개의 사고 방식이 있다. 하나는, 후공정에서 칩 부품을 1개씩 질소 분위기에서 플럭스리스로 접속하는 방식이다. 이 방식은 시간이 걸린다는 결점이 있다. 그래서, 또 다른 하나는 (4)에 나타낸 프로세스로, 칩 부품에 대해 플럭스를 이용하여 임시 부착 정도로 하고, 나중에 리플로우로 일괄 접속하는 방식이다. 구체적으로는, 다이본드 및 와이어 본드한 후, 예를 들어 Cu 볼과 Sn 볼로 구성되고, 표면에 약 1 ㎛의 Sn 도금을 실시한 복합 땜납 박(이미 칩 부품에는 Ni 도금되어 있는 경우가 대부분이고, 그 경우는 Sn 도금은 필요하지 않음)을 대략 전극 치수로 절단하고, 부품의 전극부에 가압 가열(플럭스를 이용해도 좋음)에 의해 임시 고정 부착시키고, 임시 고정 부착한 상기 부품을 Al2O3 기판 상의 W-Ni-Au 도금 전극부에 열압착으로 땜납이 소성 변형할 정도로 임시 고정 부착시키는 것이 바람직하다. 또, 개개의 부품을 1개씩 질소 분위기 하에서 펄스의 저항 가열체로 300 내지 350 ℃에서 5초간 압박하면, 확실하게 금속간 화합물이 형성되어 연결되고, 260 ℃ 이상의 고온에서도 강도를 유지하는 것은 물론이다. 그리고, 리플로우 노(최고 270 내지 320 ℃)에 통과시키면, 압착하고 있는 부분은 Cu, Ni 모두 합금층의 연결로 이어진다. 이 연결은 완전할 필요는 없으며, 어디에선가 이어져 있으면, 강도는 작더라도 고온시에 문제가 되는 일은 없다.
소형 칩 부품은, 소자 정도는 고온이 되지 않지만 장기적으로 사용한 경우, Ag 페이스트의 열화가 문제가 되는 경우에는, 본 발명의 구성 요소의 땜납을 이용함으로써 고신뢰성을 확보할 수 있다. 과제는 소형의 칩 부품에 대해, 1개씩 확실하게 열압착으로 고정 부착하면 시간이 꽤 걸리게 된다.
도8의 (c)는 전술한 모듈을 프린트 기판(22)에 땜납 접속한 예이고, 모듈 외에 전자 부품(52)이나 BGA식 반도체 장치가 땜납 접속되어 있다. 반도체 장치는, 반도체 칩(8)을 중계 기판(43) 상에 전술한 땜납 박에 의해 페이스업의 상태로 접속하여, 반도체 칩(8)의 단자와 중계 기판(43)이 갖는 단자를 와이어 본딩(35)에 의해 접속한 것이고, 그 주위는 수지(58)에 의해 수지 밀봉되어 있다. 또한, 중계 기판(43)의 하측에는 땜납 볼 범프(21)가 형성되어 있다. 땜납 볼 범프(21)에는, 예를 들어 Sn-2.5Ag-0.5Cu의 땜납이 이용된다. 또, 땜납 볼(30)로서는 Sn-(1 내지 2.5)Ag-0.5Cu가 바람직하고, 예를 들어 Sn-1.0Ag-0.5Cu를 이용해도 좋다. 또한, 그 이면에도 전자 부품이 땜납 접속되어 있어, 이른바 양면 실장의 예로 되어 있다.
실장의 형태로서는, 우선 프린트 기판 상의 전극 부분에, 예를 들어 Sn-3Ag-0.5Cu 땜납(융점: 217 내지 221 ℃) 페이스트를 인쇄한다. 그리고, 우선 전자 부품(54)의 탑재면측으로부터 땜납 접속을 행하기 위해, 전자 부품(50)을 탑재하여 최고 240 ℃에서 리플로우 접속함으로써 실현한다. 다음에, 전자 부품, 모듈, 반도체 장치를 탑재하고, 최고 240 ℃에서 리플로우 접속함으로써 양면 실장을 실현한다. 이와 같이, 우선 내열성이 있는 가벼운 부품을 리플로우하고, 나중에 내열성이 없는 무거운 부품을 접속하는 것이 일반적이다. 이후에, 리플로우 접속하는 경우 최초에 접속한 측의 땜납을 재용융시키지 않는 것이 이상적이다.
전술한 바와 같이, 이 경우도 프린트 기판으로의 실장시의 리플로우 온도에서는 모듈 내의 접속에 이용한 땜납 박 자체의 접합은 확보되므로, 모듈이나 반도체 장치를 고신뢰로 프린트 기판 상에 접속할 수 있다. 즉, 반도체 장치나 모듈 내의 접속과 프린트 기판 상의 접속과의 온도 계층 접속을 실현할 수 있다. 또, 프린트 기판의 양면을 동일한 땜납에 의해 접속하였지만, 전자 부품(54)으로서 1005 등의 중량이 없는 소형 부품에 있어서는, 전자 부품, 모듈, 반도체 장치의 리플로우 접속에 있어서 땜납이 용융했다고 해도, 그 자체가 가볍기 때문에 중력보다도 표면 장력의 작용이 강해, 낙하되는 일은 없다. 따라서, 최악의 케이스를 고려 한 경우, 기판 단자와의 금속간 화합물은 생길 수 없어 단순히 Sn으로 접합된 것만으로도 문제는 일어나지 않는다. 또, 모듈 내에 있어서 실장한 소형 부품에 대해서는, Cu 및 Sn을 혼합한 땜납 박을 임시 고정 부착하는 방식보다 Cu, Sn을 혼합한 땜납 페이스트를 사용하는 조합이 생산성을 고려하면 바람직하다.
다음에, 모터 드라이브 IC 등의 고출력 칩의 수지 패키지에의 적용예를 나타낸다. 도10의 (a)는 리드 프레임(65)과 열확산판(64)을 붙여서 코오킹한 평면도이고, 코오킹 부위(63)는 2 군데이다. 도10의 (b)는 패키지의 단면도이고, 도10의 (c)는 그 일부의 확대도이다. 3W 레벨의 발열 칩(8)으로부터의 열은 땜납(47)을 거쳐서 헤더의 열확산판(Cu계의 저팽창 복합재)(64)으로 전달된다. 리드재는 예를 들어 42 Alloy계의 재료로 구성한다.
도11은 패키지의 공정도를 도시한다. 우선, 리드 프레임과 열확산판(히트 싱크)을 코오킹 접합한다. 그리고, 코오킹 접합된 열확산판(64) 상에 땜납, 댐(57)을 거쳐서 반도체 칩(8)을 다이본드 접속한다. 다이본드 접속된 반도체 칩(8)은, 또한 도시한 바와 같이 리드(56)와 금선(35) 등에 의해 와이어 본딩된다. 그 후, 수지 몰드되어 댐 절단 후 Sn계 땜납 도금이 실시된다. 그리고, 리드 절단 성형되고, 열확산판의 절단이 행해져 완성된다. Si 칩(8)의 이면 전극은, Cr-Ni-Au, Cr-Cu-Au, Ti-Pt-Au, Ti-Ni-Au 등의 일반적으로 사용되는 메탈라이즈층이면 가능하다. Au가 많은 경우도, Au-Sn의 융점이 높은 Au 농후측의 화합물이 형성되면 좋다. 칩의 다이본드는 질소를 분무하여, 펄스의 저항 가열체로 초기 가압 2 ㎏f, 350 ℃에서 5초간 행하였다. 땜납 두께의 제어는 초기 가압시의 위치(70 ㎛ 막 두께)로부터 10 ㎛ 내려 간 부분에서 세트되고, 내열피로성 향상을 위해, 기구 상, 막 두께를 확보하는 시스템으로 되어 있다. 상기 이외에, 초기 가압 1 ㎏f, 350 ℃에서 5 내지 10초간 행하였다. 땜납 두께의 제어는 초기 가압시의 위치(150 ㎛ 막 두께)로부터 10 ㎛ 내려 간 부분에서 세트되어도 마찬가지였다. 고출력 칩이기 때문에 공극율 저감이 중요하고, 목표의 5 ％ 이하를 달성할 수 있었다. 상기 땜납은 Cu 볼이 균일하게 분산된 상태로 들어가 있으므로, 구조적으로 큰 공극이 발생하기 어렵게 되어 있다. 엄격한 열피로에 대해서도, Sn, Sn계 땜납 자체의 내열피로성은 우수하고, 또한 변형성도 우수하다. 또는, Cu 입자 사이, Cu 입자와 전극 사이에서 네트워크 상에 금속간 화합물이 형성되므로, 260 ℃ 이상의 고온에서도 강도를 확보한다. Cu 입자 사이 등이 지나치게 강하게 결합되면(Cu 입자 사이 등에서 합금층 형성면이 많음), 구속되어 자유도가 없어져 강한 탄성체 결합이 되므로, 소자 등에 대해 좋지는 않다. 적절한 결합이 존재한다. 특히, 칩 주변부에 있어서 종래 땜납에서는 응력 집중하는 접합 계면 근방에서 파괴하여 땜납 내부에서는 파괴가 일어나기 어려운 상황이었다. 본 방식에서는 접합 계면은 Cu 볼과의 반응으로 계면 파괴가 일어나기 어려워, 땜납 내부에서 파괴할 수 있는 네트워크 형성으로 하는 것이 가능하다. 다이본드 및 와이어 본드 후, 수지 몰드되어 댐 절단되고, 리드에는 Sn-Bi, Sn-Ag, Sn-Cu계의 무납 땜납 도금이 2 내지 8 ㎛ 실시된다. 또한, 리드 절단 성형되어, 불필요한 부분의 열확산판을 절단하여 완성한다.
도12는 일반적인 플라스틱 패키지에 적용한 예이다. Si 칩 이면이 42 Alloy의 탭(tab; 66) 상에 도전 페이스트(67)로 접착되어 있다. 소자는 와이어 본드(35)를 통해 리드(56)에 이어지고, 수지(58)로 몰드된다. 그 후, 리드에는 무납화에 대응한 Sn-Bi계의 도금이 실시된다. 종래는 프린트 기판 실장에 대해, 융점: 183 ℃의 Sn-37Pb 공정 땜납을 사용할 수 있었으므로, 최고 220 ℃에서 리플로우 접속을 할 수 있었다. 무납화가 되면 Sn-3Ag-0.5Cu(융점: 217 내지 221 ℃)로 리플로우 접속을 행하게 되므로, 최고 240 ℃가 되어 최고 온도가 약 20 ℃ 높아진다. 이로 인해, Si 칩(8)과 42 Alloy의 탭(66)의 접속에 종래의 내열성 도전 페이스트 혹은 접착제를 사용하면 고온에서의 접착력은 저하하여, 그 후의 신뢰성에 영향을 끼치는 것이 예상된다. 그래서, 도전 페이스트 대신에 상기 땜납 박을 사용함으로써, 최고 270 내지 350 ℃의 고온에서의 강도를 확보하므로, 무납 땜납에 의한 계층 접속이 가능해진다. 이 플라스틱 패키지에의 응용은, Si 칩과 탭을 접속하는 플라스틱 패키지 구조에 모두 적용할 수 있다. 구조상, Gull Wing 타입, Flap 타입, J-Lead 타입, Butt-Lead 타입, Leadless 타입이 있다.
도13은 복합 땜납 박으로 하는 전단계의 모델 구조의 일예이다. 3 내지 15 ㎛ 레벨의 Sn 도금한 Cu 등의 금속 섬유(69)(높은 온도에서의 성형 및 압연하는 경우는 Cu와 Sn과의 반응을 억제하므로 Ni/Au 등의 표면 처리를 실시해도 좋음)를 일렬로 깔고, 그 위에 Sn 등의 땜납 볼 및 Sn 도금한 Cu 등의 금속 볼을 적절한 배합(약 50 ％)으로 혼합한 것을 성형 및 압연하여 150 내지 250 ㎛ 레벨로 가공한 박을 만든다. 이 중에, 또한 저 영률화를 위해 Sn 도금한 내열성의 플라스틱 볼, 혹은 금속 볼의 일부로서 Cu/Sn 도금된 저열팽창의 실리카, 인바아 합금 등을 첨가해도 좋다. 성형 및 압연한 단계에서는 부드러운 땜납 볼은 금속 볼, 금속 섬유의 간극으로 들어가 『해도 구조』의 바다 모양을 형성한다. 금속 섬유 직경은 상기 3 내지 15 ㎛로 구애되는 것이 아니고, 박의 중앙부에서 핵이 되어 피접합체와의 접합 계면에서는 금속 볼이 주요한 책임을 감당한다. 연속 압연 등에 있어서 금속 섬유를 그 방향으로 향하게 함으로써 작업은 행하기 쉬워진다. 또, 금속 섬유 대신에 세선화, 저팽창화가 가능한 카본 섬유에 Cu(혹은 Cu/땜납) 도금한 것, 그 외에 세라믹, 유리, 인바아 합금 등의 섬유에 Ni/Au, Ni/땜납, Cu(혹은 Cu/땜납) 도금 등도 가능하다.
도13은 박의 핵이 되는 금속 섬유를 일렬로 늘어 세운 예이지만, 도14는 크로스하게 늘어 세운 것(각도는 자유)으로 안정된 구조가 된다. 크로스의 간극에 Sn 등의 땜납 볼 및 Sn 도금한 Cu 등의 금속 볼을 적절한 배합(약 50 ％)으로 혼합한 것을 인입한 것이고, 응용은 도13과 마찬가지로 가능하다.
도15는 철망형의 섬유(71)를 이용한 경우의 박의 단면이고, 안쪽 방향으로 신장된 철망 단면을 ×표시(70)로 나타내었다. 도15의 (a)는 철망과 땜납으로 구성된 박이다. 철망의 메쉬를 가늘게 하는 데는 한계가 있고, 현재 시판되고 있는 제품의 최소 메쉬는 325이고, 통과하는 입경은 44 ㎛로 크며, 망을 형성하는 선 직경도 굵기 때문에 접합 계면에서의 접촉부 면적이 작으므로(화합물 형성 영역), 고온에서의 강도 확보에 과제가 있다. 그래서, 철망(70, 71)의 간극에 Sn 등의 땜납 볼 및 Sn 도금한 Cu 등의 금속 볼(2)을 적절한 배합(약 50 ％)으로 혼합한 것을 충전하여 제작한 박의 단면을 도15의 (b)에 도시한다. 땜납(72)은 간극으로 들어간 구조가 된다. 고온시의 강도 확보가 필요한 경우는, Cu 볼을 넉넉하게 배합하여 피접합체와의 계면에서의 화합물 형성에 중점을 두고, 커플링의 열피로를 중시하는 경우는 땜납을 넉넉하게 배합함으로써, 땜납의 내열피로성에 중점을 두는 제어가 가능하다. 또한, 충전하는 금속 볼은 볼에 한정되는 것은 아니며, 후술하는 섬유 등은 유력하다. 금속 볼과 땜납과의 배합 비율도 금속 형상 및 접촉 상태 등에도 관계되어, 크게 다를 가능성이 있다.
도16은 종이를 만들도록 가늘고 긴 금속 섬유(73)를 랜덤하게 평탄화하고, 골격을 만들어 양측에 Sn 등의 땜납 볼(68) 및 Sn 도금한 Cu 등의 금속 볼(2)을 적절한 배합(약 50 ％)으로 혼합한 것을 충전한 상태의 모델이다. 도16의 (a)는 평면도이고, 도16의 (b)는 단면도이다.
도17은 금속 볼 대신에 단책 금속 섬유, 혹은 저팽창화가 가능한 카본 섬유에 Cu(혹은 Cu/땜납) 도금한 것, 그 외에 세라믹, 유리, 인바아 합금 등의 섬유에 Ni/Au, Ni/땜납, Cu(혹은 Cu/땜납) 도금 단책 섬유 등이 가능하다. 단책 섬유로 함으로써 땜납의 배합량을 대폭 늘릴 수 있다. 또한, 간극에 금속 볼을 섞어 화합물 형성에 의한 네트워크를 강화하는 것도 가능하다. 금속 볼만으로는 구속되어 강체 구조가 되지만, 이와 같이 단책형 섬유를 분산시킴으로써 변형성과 탄력성이 풍부한 구조를 기대할 수 있고, 다이본드시 혹은 열피로에 대해서도 좋은 성능을 얻을 수 있는 것이라 생각한다. 단책의 길이는 박의 두께를 200 ㎛로 하면 1/10 이하가 바람직하다. 일예로서, 직경: 1 내지 5 ㎛, 길이: 5 내지 15 ㎛ 레벨의 범위에 있는 것이 바람직하다.
본 발명에 따르면, 전혀 새로운 땜납 접속에 의한 전자 장치 및 반도체 장치를 제공할 수 있다. 특히, 온도 계층 접속에 있어서의 고온측 땜납 접속을 실현할 수 있다.
또한, 새로운 땜납 박을 제공할 수 있어 산업상의 이용성이 높다.

Claims (85)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 압연 박 + 금속 입자와 금속간 화합물로 접속되어 있는 제1 전자 부품과, 제2 전자 부품과, 제3 전자 부품을 갖는 전자 장치이며,
    상기 제1 전자 부품과 상기 제2 전자 부품은,
    복수의 금속 입자와 복수의 땜납 입자를 갖는 땜납 재료에 압력을 가함으로써 상기 땜납 입자를 소성 변형시키고, 상기 소성 변형된 땜납으로 상기 금속 입자간의 간극을 메우는 상태로 한 제1 땜납을 이용하여 납땜함으로써,
    상기 제1 땜납의 납땜 온도에서는 용융되지 않는 상기 금속 입자와,
    상기 소성 변형된 땜납이 융해하여 상기 금속 입자와 반응함으로써 형성되며 또한 상기 제1 납땜 온도에서는 용융되지 않는 금속간 화합물에 의해 접속되고,
    상기 제2 전자 부품과 상기 제3 전자 부품은,
    상기 제1 땜납과 다른 융점을 갖는 제2 땜납을 이용하여 접속되어 있는 것을 특징으로 하는 전자 장치.
  31. 제30항에 있어서, 상기 제1 땜납에 있어서의 땜납 입자는 Sn계 땜납인 것을 특징으로 하는 전자 장치.
  32. 제31항에 있어서, 상기 Sn계 땜납은 Sn인 것을 특징으로 하는 전자 장치.
  33. 압연 박 + 금속 입자와 금속간 화합물로 접속되어 있는 제1 전자 부품과, 제2 전자 부품과, 제3 전자 부품을 갖는 전자 장치이며,
    상기 제1 전자 부품과 상기 제2 전자 부품은,
    Sn 도금층을 갖는 복수의 금속 입자에 압력을 가함으로써 상기 Sn을 소성 변형시키고, 상기 소성 변형된 Sn으로 상기 금속 입자간의 간극을 메우는 상태로 한 제1 땜납을 이용하여 납땜함으로써,
    상기 제1 땜납의 납땜 온도에서는 용융되지 않는 상기 금속 입자와,
    상기 소성 변형된 Sn이 융해하여 상기 금속 입자와 반응함으로써 형성되며 또한 상기 제1 납땜 온도에서는 용융되지 않는 금속간 화합물에 의해 접속되고,
    상기 제2 전자 부품과 상기 제3 전자 부품은,
    상기 제1 땜납과 다른 융점을 갖는 제2 땜납을 이용하여 접속되어 있는 것을 특징으로 하는 전자 장치.
  34. 제30항 내지 제33항 중 어느 한 항에 있어서, 상기 제1 땜납에 있어서의 금속 입자는 Cu인 것을 특징으로 하는 전자 장치.
  35. 제30항 내지 제33항 중 어느 한 항에 있어서, 상기 제1 땜납에 있어서의 금속 입자는 Al, Au, Ag, Zn-Al계 땜납, Au-20Sn, Au-(50 내지 55)Sn 중 어느 하나의 입자인 것을 특징으로 하는 전자 장치.
  36. 제34항에 있어서, 상기 금속간 화합물은 Cu6Sn5를 포함하는 화합물인 것을 특징으로 하는 전자 장치.
  37. 제30항 내지 제33항 중 어느 한 항에 있어서, 상기 금속 입자의 직경은 10 ㎛ 이상 40 ㎛ 이하인 것을 특징으로 하는 전자 장치.
  38. 제30항 내지 제33항 중 어느 한 항에 있어서, 상기 금속 입자 직경은 3 ㎛ 이상 10 ㎛ 이하인 것을 특징으로 하는 전자 장치.
  39. 제30항 내지 제33항 중 어느 한 항에 있어서, 상기 제1 땜납의 두께가 80 ㎛ 이상 150 ㎛ 이하인 것을 특징으로 하는 전자 장치.
  40. 제30항 내지 제33항 중 어느 한 항에 있어서, 상기 제1 땜납의 두께가 150 ㎛ 이상 250 ㎛ 이하인 것을 특징으로 하는 전자 장치.
  41. 제30항 내지 제33항 중 어느 한 항에 있어서, 또한 상기 제1 땜납은 플라스틱 입자를 갖는 것을 특징으로 하는 전자 장치.
  42. 제30항 내지 제33항 중 어느 한 항에 있어서, 또한 상기 제1 땜납은 상기 금속 입자보다 열팽창 계수가 작은 다른 입자를 갖는 것을 특징으로 하는 전자 장치.
  43. 제42항에 있어서, 상기 다른 입자는 SiO2, AlN, 인바아 중 어느 하나인 것을 특징으로 하는 전자 장치.
  44. 제30항 내지 제33항 중 어느 한 항에 있어서, 상기 금속 입자는 구형, 막대형, 바늘형, 각형, 나뭇가지형 중 어느 하나, 또는 이들을 조합한 것인 것을 특징으로 하는 전자 장치.
  45. 제30항 내지 제33항 중 어느 한 항에 있어서, 상기 제2 땜납은 Sn-Ag-Cu계 땜납, Sn-Ag계 땜납, Sn-Cu계 땜납 중 어느 하나인 것을 특징으로 하는 전자 장치.
  46. 압연 박 + 금속 입자와 금속간 화합물로 접속되어 있는 반도체 칩과, 상기 반도체 칩이 배치된 탭과, 외부와의 접속 단자가 되는 리드와, 상기 반도체 칩의 전극과 상기 리드를 전기적으로 접속하는 와이어를 갖는 반도체 장치이며,
    상기 반도체 칩과 상기 탭은,
    복수의 금속 입자와 복수의 땜납 입자를 갖는 땜납 재료에 압력을 가함으로써 상기 땜납 입자를 소성 변형시키고, 상기 소성 변형된 땜납으로 상기 금속 입자간의 간극을 메우는 상태로 한 제1 땜납을 이용하여 납땜함으로써,
    상기 제1 땜납의 납땜 온도에서는 용융되지 않는 상기 금속 입자와,
    상기 소성 변형된 땜납이 융해하여 상기 금속 입자와 반응함으로써 형성되며 또한 상기 제1 납땜 온도에서는 용융되지 않는 금속간 화합물에 의해 접속되어 있는 것을 특징으로 하는 반도체 장치.
  47. 제46항에 있어서, 상기 제1 땜납에 있어서의 땜납 입자는 Sn계 땜납인 것을 특징으로 하는 반도체 장치.
  48. 제47항에 있어서, 상기 Sn계 땜납은 Sn인 것을 특징으로 하는 반도체 장치.
  49. 압연 박 + 금속 입자와 금속간 화합물로 접속되어 있는 반도체 칩과, 상기 반도체 칩이 배치된 탭과, 외부와의 접속 단자가 되는 리드와, 상기 반도체 칩의 전극과 상기 리드를 전기적으로 접속하는 와이어를 갖는 반도체 장치이며,
    상기 반도체 칩과 상기 탭은,
    Sn 도금층을 갖는 복수의 금속 입자에 압력을 가함으로써 상기 Sn을 소성 변형시키고, 상기 소성 변형된 Sn으로 상기 금속 입자간의 간극을 메우는 상태로 한 제1 땜납을 이용하여 납땜함으로써,
    상기 제1 땜남의 납땜 온도에서는 용융되지 않는 상기 금속 입자와,
    상기 소성 변형된 Sn이 융해하여 상기 금속 입자와 반응함으로써 형성되며 또한 상기 제1 납땜 온도에서는 용융되지 않는 금속간 화합물에 의해 접속되어 있는 것을 특징으로 하는 반도체 장치.
  50. 제46항 내지 제49항 중 어느 한 항에 있어서, 상기 제1 땜납에 있어서의 금속 입자는 Cu인 것을 특징으로 하는 반도체 장치.
  51. 제46항 내지 제49항 중 어느 한 항에 있어서, 상기 제1 땜납에 있어서의 금속 입자는 Al, Au, Ag, Zn-Al계 땜납, Au-20Sn, Au-(50 내지 55)Sn 중 어느 하나의 입자인 것을 특징으로 하는 반도체 장치.
  52. 제50항에 있어서, 상기 금속간 화합물은 Cu6Sn5를 포함하는 화합물인 것을 특징으로 하는 반도체 장치.
  53. 제46항 내지 제49항 중 어느 한 항에 있어서, 상기 금속 입자의 직경은 10 ㎛ 이상 40 ㎛ 이하인 것을 특징으로 하는 반도체 장치.
  54. 제46항 내지 제49항 중 어느 한 항에 있어서, 상기 금속 입자의 직경은 3 ㎛ 이상 10 ㎛ 이하인 것을 특징으로 하는 반도체 장치.
  55. 제46항 내지 제49항 중 어느 한 항에 있어서, 상기 제1 땜납의 두께가 80 ㎛ 이상 150 ㎛ 이하인 것을 특징으로 하는 반도체 장치.
  56. 제46항 내지 제49항 중 어느 한 항에 있어서, 상기 제1 땜납의 두께가 150 ㎛ 이상 250 ㎛ 이하인 것을 특징으로 하는 반도체 장치.
  57. 제46항 내지 제49항 중 어느 한 항에 있어서, 또한 상기 제1 땜납은 플라스틱 입자를 갖는 것을 특징으로 하는 반도체 장치.
  58. 제46항 내지 제49항 중 어느 한 항에 있어서, 또한 상기 제1 땜납은 상기 금속 입자보다 열팽창 계수가 작은 다른 입자를 갖는 것을 특징으로 하는 반도체 장치.
  59. 제58항에 있어서, 상기 다른 입자는 SiO2, AlN, 인바아 중 어느 하나인 것을 특징으로 하는 반도체 장치.
  60. 제46항 내지 제49항 중 어느 한 항에 있어서, 상기 금속 입자는 구형, 막대형, 바늘형, 각형, 나뭇가지형 중 어느 하나, 또는 이들을 조합한 것인 것을 특징으로 하는 반도체 장치.
  61. 기판과, 상기 기판에 실장된 반도체 칩을 갖는 반도체 모듈이며,
    상기 기판과 상기 반도체 칩은,
    복수의 금속 입자와 복수의 땜납 입자를 갖는 땜납 재료에 압력을 가함으로써 상기 땜납 입자를 소성 변형시키고, 상기 소성 변형된 땜납으로 상기 금속 입자간의 간극을 메우는 상태로 한 제1 땜납을 이용하여 납땜함으로써,
    상기 제1 땜납의 납땜 온도에서는 용융되지 않는 상기 금속 입자와,
    상기 소성 변형된 땜납이 융해하여 상기 금속 입자와 반응함으로써 형성되며 또한 상기 제1 납땜 온도에서는 용융되지 않는 금속간 화합물에 의해 접속되어 있는 것을 특징으로 하는 반도체 모듈.
  62. 기판과, 상기 기판에 실장된 칩 부품을 갖는 반도체 모듈이며,
    상기 기판과 상기 칩 부품은,
    복수의 금속 입자와 복수의 땜납 입자를 갖는 땜납 재료에 압력을 가함으로써 상기 땜납 입자를 소성 변형시키고, 상기 소성 변형된 땜납으로 상기 금속 입자간의 간극을 메우는 상태로 한 제1 땜납을 이용하여 납땜함으로써,
    상기 제1 땜납의 납땜 온도에서는 용융되지 않는 상기 금속 입자와,
    상기 소성 변형된 땜납이 융해하여 상기 금속 입자와 반응함으로써 형성되며 또한 상기 제1 납땜 온도에서는 용융되지 않는 금속간 화합물에 의해 접속되어 있는 것을 특징으로 하는 반도체 모듈.
  63. 제62항에 있어서, 상기 제1 땜납에 있어서의 땜납 입자는 Sn계 땜납인 것을 특징으로 하는 반도체 모듈.
  64. 제63항에 있어서, 상기 Sn계 땜납은 Sn인 것을 특징으로 하는 반도체 모듈.
  65. 기판과, 상기 기판에 실장된 반도체 칩을 갖는 반도체 모듈이며,
    상기 기판과 상기 반도체 칩은,
    Sn 도금층을 갖는 복수의 금속 입자에 압력을 가함으로써 상기 Sn을 소성 변형시키고, 상기 소성 변형된 Sn으로 상기 금속 입자간의 간극을 메우는 상태로 한 제1 땜납을 이용하여 납땜함으로써,
    상기 제1 땜납의 납땜 온도에서는 용융되지 않는 상기 금속 입자와,
    상기 소성 변형된 Sn이 융해하여 상기 금속 입자와 반응함으로써 형성되며 또한 상기 제1 납땜 온도에서는 용융되지 않는 금속간 화합물에 의해 접속되어 있는 것을 특징으로 하는 반도체 모듈.
  66. 기판과, 상기 기판에 실장된 칩 부품을 갖는 반도체 모듈이며,
    상기 기판과 상기 칩 부품은,
    Sn 도금층을 갖는 복수의 금속 입자에 압력을 가함으로써 상기 Sn을 소성 변형시키고, 상기 소성 변형된 Sn으로 상기 금속 입자간의 간극을 메우는 상태로 한 제1 땜납을 이용하여 납땜함으로써,
    상기 제1 땜납의 납땜 온도에서는 용융되지 않는 상기 금속 입자와,
    상기 소성 변형된 Sn이 융해하여 상기 금속 입자와 반응함으로써 형성되며 또한 상기 제1 납땜 온도에서는 용융되지 않는 금속간 화합물에 의해 접속되어 있는 것을 특징으로 하는 반도체 모듈.
  67. 제61항 내지 제66항 중 어느 한 항에 있어서, 상기 반도체 모듈은 RF 모듈인 것을 특징으로 하는 반도체 모듈.
  68. 제61항 내지 제66항 중 어느 한 항에 있어서, 상기 반도체 모듈은 SAW 소자, PA 모듈 중 어느 하나인 것을 특징으로 하는 반도체 모듈.
  69. 제61항 내지 제66항 중 어느 한 항에 있어서, 상기 제1 땜납에 있어서의 금속 입자는 Cu인 것을 특징으로 하는 반도체 모듈.
  70. 제61항 내지 제66항 중 어느 한 항에 있어서, 상기 제1 땜납에 있어서의 금속 입자는 Al, Au, Ag, Zn-Al계 땜납, Au-20Sn, Au-(50 내지 55)Sn 중 어느 하나의 입자인 것을 특징으로 하는 반도체 모듈.
  71. 제69항에 있어서, 상기 금속간 화합물은 Cu6Sn5를 포함하는 화합물인 것을 특징으로 하는 반도체 모듈.
  72. 제61항 내지 제66항 중 어느 한 항에 있어서, 상기 금속 입자의 직경은 10 ㎛ 이상 40 ㎛ 이하인 것을 특징으로 하는 반도체 모듈.
  73. 제61항 내지 제66항 중 어느 한 항에 있어서, 상기 금속 입자 직경은 3 ㎛ 이상 10 ㎛ 이하인 것을 특징으로 하는 반도체 모듈.
  74. 제61항 내지 제66항 중 어느 한 항에 있어서, 상기 제1 땜납의 두께가 80 ㎛ 이상 150 ㎛ 이하인 것을 특징으로 하는 반도체 모듈.
  75. 제61항 내지 제66항 중 어느 한 항에 있어서, 상기 제1 땜납의 두께가 150 ㎛ 이상 250 ㎛ 이하인 것을 특징으로 하는 반도체 모듈.
  76. 제61항 내지 제66항 중 어느 한 항에 있어서, 또한 상기 제1 땜납은 플라스틱 입자를 갖는 것을 특징으로 하는 반도체 모듈.
  77. 제61항 내지 제66항 중 어느 한 항에 있어서, 또한 상기 제1 땜납은 상기 금속 입자보다 열팽창 계수가 작은 다른 입자를 갖는 것을 특징으로 하는 반도체 모듈.
  78. 제77항에 있어서, 상기 다른 입자는 SiO2, AlN, 인바아 중 어느 하나인 것을 특징으로 하는 반도체 모듈.
  79. 제61항 내지 제66항 중 어느 한 항에 있어서, 상기 금속 입자는 구형, 막대형, 바늘형, 각형, 나뭇가지형 중 어느 하나, 또는 이들을 조합한 것인 것을 특징으로 하는 반도체 모듈.
  80. 리드와, 상기 리드와 접속되는 칩과, 상기 칩과 접속되는 베이스를 갖는 파워 모듈이며,
    상기 리드와 상기 칩, 및 상기 칩과 상기 베이스는,
    복수의 금속 입자와 복수의 땜납 입자를 갖는 땜납 재료에 압력을 가함으로써 상기 땜납 입자를 소성 변형시키고, 상기 소성 변형된 땜납으로 상기 금속 입자간의 간극을 메우는 상태로 한 제1 땜납을 이용하여 납땜함으로써,
    상기 제1 땜납의 납땜 온도에서는 용융되지 않는 상기 금속 입자와,
    상기 소성 변형된 땜납이 융해하여 상기 금속 입자와 반응함으로써 형성되며 또한 상기 제1 납땜 온도에서는 용융되지 않는 금속간 화합물에 의해 접속되어 있는 것을 특징으로 하는 파워 모듈.
  81. 리드와, 상기 리드와 접속되는 칩과, 상기 칩과 접속되는 베이스를 갖는 파워 모듈이며,
    상기 리드와 상기 칩, 및 상기 칩과 상기 베이스는,
    Sn 도금층을 갖는 복수의 금속 입자에 압력을 가함으로써 상기 Sn을 소성 변형시키고, 상기 소성 변형된 Sn으로 상기 금속 입자간의 간극을 메우는 상태로 한 제1 땜납을 이용하여 납땜함으로써,
    상기 제1 땜납의 납땜 온도에서는 용융되지 않는 상기 금속 입자와,
    상기 소성 변형된 Sn이 융해하여 상기 금속 입자와 반응함으로써 형성되며 또한 상기 제1 납땜 온도에서는 용융되지 않는 금속간 화합물에 의해 접속되어 있는 것을 특징으로 하는 파워 모듈.
  82. 제80항 또는 제81항에 있어서, 상기 칩과 상기 베이스 사이에는 또한 디스크를 갖고,
    상기 칩과 상기 디스크, 및 상기 디스크와 상기 베이스는,
    복수의 금속 입자와 복수의 땜납 입자를 갖는 땜납 재료에 압력을 가함으로써 상기 땜납 입자를 소성 변형시키고, 상기 소성 변형된 땜납으로 상기 금속 입자간의 간극을 메우는 상태로 한 제1 땜납을 이용하여 납땜함으로써,
    상기 제1 땜납의 납땜 온도에서는 용융되지 않은 상기 금속 입자와,
    상기 소성 변형된 땜납이 용해하여 상기 금속 입자와 반응함으로써 형성되며 또한 상기 제1 납땜 온도에서는 용융되지 않는 금속간 화합물에 의해 접속되어 있는 것을 특징으로 하는 파워 모듈.
  83. 제80항 또는 제81항에 있어서, 상기 칩과 상기 베이스 사이에는 또한 디스크를 갖고,
    상기 칩과 상기 디스크, 및 상기 디스크와 상기 베이스는,
    Sn 도금층을 갖는 복수의 금속 입자에 압력을 가함으로써 상기 Sn을 소성 변형시키고, 상기 소성 변형된 Sn으로 상기 금속 입자간의 간극을 메우는 상태로 한 제1 땜납을 이용하여 납땜함으로써,
    상기 제1 땜납의 납땜 온도에서는 용융되지 않는 상기 금속 입자와,
    상기 소성 변형된 Sn이 융해하여 상기 금속 입자와 반응함으로써 형성되며 또한 상기 제1 납땜 온도에서는 용융되지 않는 금속간 화합물에 의해 접속되어 있는 것을 특징으로 하는 파워 모듈.
  84. 제82항에 있어서, 상기 디스크와 상기 베이스 사이에는 또한 절연 기판을 갖고,
    상기 디스크와 상기 절연 기판, 및 상기 절연 기판과 상기 베이스는,
    복수의 금속 입자와 복수의 땜납 입자를 갖는 땜납 재료에 압력을 가함으로써 상기 땜납 입자를 소성 변형시키고, 상기 소성 변형된 땜납으로 상기 금속 입자간의 간극을 메우는 상태로 한 제1 땜납을 이용하여 납땜함으로써,
    상기 제1 땜납의 납땜 온도에서는 용융되지 않는 상기 금속 입자와,
    상기 소성 변형된 땜납이 융해하여 상기 금속 입자와 반응함으로써 형성되며 또한 상기 제1 납땜 온도에서는 용융되지 않는 금속간 화합물에 의해 접속되어 있는 것을 특징으로 하는 파워 모듈.
  85. 제83항에 있어서, 상기 디스크와 상기 베이스 사이에는 또한 절연 기판을 갖고,
    상기 디스크와 상기 절연 기판, 및 상기 절연 기판과 상기 베이스는,
    복수의 금속 입자와 복수의 땜납 입자를 갖는 땜납 재료에 압력을 가함으로써 상기 땜납 입자를 소성 변형시키고, 상기 소성 변형된 땜납으로 상기 금속 입자간의 간극을 메우는 상태로 한 제1 땜납을 이용하여 납땜함으로써,
    상기 제1 땜납의 납땜 온도에서는 용융되지 않는 상기 금속 입자와,
    상기 소성 변형된 땜납이 융해하여 상기 금속의 입자와 반응함으로써 형성되며 또한 상기 제1 납땜 온도에서는 용융되지 않는 금속간 화합물에 의해 접속되어 있는 것을 특징으로 하는 파워 모듈.
KR1020037008310A 2000-12-21 2001-12-19 땜납 박 및 반도체 장치 및 전자 장치 Expired - Fee Related KR100548114B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00393267 2000-12-21
JP2000393267 2000-12-21
PCT/JP2001/011152 WO2002049797A1 (en) 2000-12-21 2001-12-19 Solder foil and semiconductor device and electronic device

Publications (2)

Publication Number Publication Date
KR20030070075A KR20030070075A (ko) 2003-08-27
KR100548114B1 true KR100548114B1 (ko) 2006-02-02

Family

ID=18859094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037008310A Expired - Fee Related KR100548114B1 (ko) 2000-12-21 2001-12-19 땜납 박 및 반도체 장치 및 전자 장치

Country Status (7)

Country Link
US (1) US7722962B2 (ko)
JP (1) JP2009060101A (ko)
KR (1) KR100548114B1 (ko)
CN (2) CN100578778C (ko)
AU (1) AU2002216373A1 (ko)
TW (1) TW592871B (ko)
WO (1) WO2002049797A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102061203B1 (ko) * 2018-11-08 2019-12-31 덕산하이메탈 주식회사 저융점 고 내열성 특성 솔더 페이스트 및 포일

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3800977B2 (ja) 2001-04-11 2006-07-26 株式会社日立製作所 Ｚｎ−Ａｌ系はんだを用いた製品
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器
KR100499134B1 (ko) * 2002-10-28 2005-07-04 삼성전자주식회사 압축 접합 방법
JP3999759B2 (ja) * 2004-04-02 2007-10-31 富士通株式会社 基板及び電子機器
US7983042B2 (en) * 2004-06-15 2011-07-19 Raytheon Company Thermal management system and method for thin membrane type antennas
JP4350753B2 (ja) * 2004-08-10 2009-10-21 株式会社Ｎｅｏｍａｘマテリアル ヒートシンク部材およびその製造方法
JP4524454B2 (ja) * 2004-11-19 2010-08-18 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法
JP4456503B2 (ja) * 2004-12-24 2010-04-28 富士通メディアデバイス株式会社 電子部品の製造方法
JP4569423B2 (ja) * 2005-08-31 2010-10-27 株式会社日立製作所 半導体装置の製造方法
US20070141378A1 (en) * 2005-12-21 2007-06-21 International Business Machines Corporation Low melting temperature alloy structure for enchanced thermal interface
WO2007125861A1 (ja) * 2006-04-26 2007-11-08 Senju Metal Industry Co., Ltd. ソルダペースト
US7910945B2 (en) * 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
US8643195B2 (en) * 2006-06-30 2014-02-04 Cree, Inc. Nickel tin bonding system for semiconductor wafers and devices
US7855459B2 (en) * 2006-09-22 2010-12-21 Cree, Inc. Modified gold-tin system with increased melting temperature for wafer bonding
CA2676218C (en) * 2007-01-22 2016-01-19 University Of Maryland High temperature solder materials
DE102007005853A1 (de) * 2007-02-01 2008-08-07 Braun Gmbh Haarentfernungsgerät
EP2157842B1 (en) * 2007-05-17 2018-03-14 Fujikura, Ltd. Laminated wiring board and method for manufacturing the same
CN101803009B (zh) * 2007-09-11 2012-07-04 陶氏康宁公司 组合物，包括这种组合物的热界面材料,及其制备方法和用途
KR20090042556A (ko) * 2007-10-26 2009-04-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5058766B2 (ja) * 2007-12-07 2012-10-24 山陽特殊製鋼株式会社 鉛フリー接合用材料を用いてはんだ付けしてなる電子機器
US8247267B2 (en) 2008-03-11 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level IC assembly method
JP2009283741A (ja) * 2008-05-23 2009-12-03 Fuji Electric Device Technology Co Ltd 半導体装置
US8243391B2 (en) * 2008-09-26 2012-08-14 Hitachi Global Storage Technologies, Netherlands B.V. Slider and suspension composite fiber solder joints
US8202765B2 (en) * 2009-01-22 2012-06-19 International Business Machines Corporation Achieving mechanical and thermal stability in a multi-chip package
JP2011014705A (ja) * 2009-07-01 2011-01-20 Hitachi Ltd 半導体装置および半導体装置の製造方法
JP5465942B2 (ja) * 2009-07-16 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2011044624A (ja) * 2009-08-24 2011-03-03 Hitachi Ltd 半導体装置および車載用交流発電機
US20110079630A1 (en) * 2009-10-07 2011-04-07 Babcock & Wilcox Technical Services Y-12, Llc System for reducing metallic whisker formation
JP5463845B2 (ja) 2009-10-15 2014-04-09 三菱電機株式会社 電力半導体装置とその製造方法
JP2011138968A (ja) * 2009-12-28 2011-07-14 Senju Metal Ind Co Ltd 面実装部品のはんだ付け方法および面実装部品
DE102010003330A1 (de) * 2010-03-26 2011-09-29 Robert Bosch Gmbh Wärmeleitende Anordnung zwischen zwei Bauteilen und Verfahren zum Herstellen einer wärmeleitenden Anordnung
JP5459127B2 (ja) * 2010-07-20 2014-04-02 千住金属工業株式会社 機能部品の製造方法及び機能部品
US8399969B2 (en) * 2010-07-27 2013-03-19 Visera Technologies Company Limited Chip package and fabricating method thereof
JP5700504B2 (ja) * 2010-08-05 2015-04-15 株式会社デンソー 半導体装置接合材
JP5821991B2 (ja) * 2010-08-31 2015-11-24 日立金属株式会社 半導体モジュール及び接合材料
US8633600B2 (en) * 2010-09-21 2014-01-21 Infineon Technologies Ag Device and method for manufacturing a device
EP2630267B1 (de) * 2010-10-20 2020-07-22 Robert Bosch GmbH Ausgangswerkstoff für eine sinterverbindung
CN102069314A (zh) * 2010-11-26 2011-05-25 深圳市晨日科技有限公司 用于大功率led的固晶焊锡膏及其制备方法
JP2012174927A (ja) * 2011-02-22 2012-09-10 Fujitsu Ltd 半導体装置及びその製造方法
CN102244022A (zh) * 2011-04-26 2011-11-16 哈尔滨工业大学 倒装芯片单金属间化合物微互连结构制备方法
KR101609036B1 (ko) * 2011-05-27 2016-04-04 신닛테츠스미킨 카부시키카이샤 태양 전지용 인터커넥터 및 태양 전지 모듈
KR20140063662A (ko) * 2011-08-02 2014-05-27 알파 메탈즈, 인코포레이티드 솔더 조성물
JP2013038330A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置の製造方法及び半導体装置
DE102011082537A1 (de) * 2011-09-12 2013-03-14 Robert Bosch Gmbh Leiterplatte und elektrische Bauteile zum Einsatz in aggressiver Umgebung und Verfahren zur Herstellung einer solchen Leiterplatte
US8426255B2 (en) * 2011-09-14 2013-04-23 Chipmos Technologies, Inc. Chip package structure and method for manufacturing the same
TWI544583B (zh) * 2012-04-18 2016-08-01 鴻海精密工業股份有限公司 晶片組裝結構及晶片組裝方法
JP6038564B2 (ja) * 2012-09-20 2016-12-07 Ｄｏｗａエレクトロニクス株式会社 半導体積層体接合用基板およびその製造方法
KR20160003078A (ko) 2013-05-03 2016-01-08 허니웰 인터내셔날 인코포레이티드 무연 솔더 접속을 위한 리드 프레임 구조체
KR102156373B1 (ko) 2013-05-10 2020-09-16 엘지이노텍 주식회사 솔더 페이스트
JP6421582B2 (ja) * 2013-12-19 2018-11-14 株式会社デンソー 半導体装置
JP2015123485A (ja) * 2013-12-27 2015-07-06 三菱電機株式会社 接合方法および電力用半導体装置
JP6299442B2 (ja) * 2014-06-03 2018-03-28 三菱マテリアル株式会社 パワーモジュール
KR101671062B1 (ko) * 2014-08-18 2016-10-31 주식회사 경동원 무연 솔더 합금 조성물 및 무연 솔더 합금의 제조 방법
CN104811889B (zh) * 2015-03-26 2021-08-10 华天科技（西安）有限公司 一种mems麦克风封装器件的组装方法
US20160360622A1 (en) * 2015-06-02 2016-12-08 Microchip Technology Incorporated Integrated Circuit With Sensor Printed In Situ
WO2017047293A1 (ja) * 2015-09-15 2017-03-23 株式会社村田製作所 接合用部材、接合用部材の製造方法、および、接合方法
CN107850400B (zh) 2015-09-28 2019-10-25 株式会社村田制作所 热导管、散热元件、热导管的制造方法
WO2017077824A1 (ja) * 2015-11-05 2017-05-11 株式会社村田製作所 接合用部材、および、接合用部材の製造方法
EP3407686A4 (en) * 2016-01-19 2019-08-21 Tokusen Kogyo Co., Ltd STICKABLE WIRING SHEET AND STICKABLE TOUCH SENSOR SHEET
GB2569466B (en) * 2016-10-24 2021-06-30 Jaguar Land Rover Ltd Apparatus and method relating to electrochemical migration
US10461021B2 (en) 2017-02-28 2019-10-29 Deere & Company Electronic assembly with enhanced thermal dissipation
DE102017206932A1 (de) * 2017-04-25 2018-10-25 Siemens Aktiengesellschaft Lotformteil zum Erzeugen einer Diffusionslötverbindung und Verfahren zum Erzeugen eines Lotformteils
CN108637030B (zh) * 2018-05-08 2024-03-12 安徽科技学院 脆性钎料带的液态挤压成型装置
JP7102525B2 (ja) * 2018-11-29 2022-07-19 コステックシス カンパニー リミテッド 入出力回路が内蔵された電力増幅器用パッケージの製造方法
WO2020179759A1 (ja) * 2019-03-04 2020-09-10 株式会社タムラ製作所 成形はんだおよびその製造方法、並びにはんだ接合方法
JP6936351B2 (ja) * 2019-03-04 2021-09-15 株式会社タムラ製作所 成形はんだの製造方法
US20220281035A1 (en) * 2019-08-05 2022-09-08 Nihon Superior Co., Ltd. Solder-metal mesh composite material and method for producing same
JP7200899B2 (ja) * 2019-09-30 2023-01-10 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2021078410A1 (en) * 2019-10-23 2021-04-29 Alpha Assembly Solutions Inc. Engineered materials for electronics assembly
CN111725085B (zh) * 2020-06-16 2022-04-22 杰群电子科技（东莞）有限公司 一种半导体器件的封装方法及半导体器件
JPWO2022091988A1 (ko) * 2020-10-29 2022-05-05
DE102021119288A1 (de) 2021-07-26 2023-01-26 Infineon Technologies Ag Elektronisches System, welches eine intermetallische Verbindungsstruktur mit einer zentralen intermetallischen Netzstruktur und netzfreie äußere Strukturen hat
CN114131237A (zh) * 2021-12-14 2022-03-04 浙江亚通焊材有限公司 一种泡沫焊锡及其制备方法
BE1031732B1 (nl) * 2023-06-22 2025-02-03 C Mac Electromag Bvba Halfgeleider-afdekking met soldeermateriaalpakking

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5361973A (en) 1976-11-16 1978-06-02 Fuji Electric Co Ltd Production of semiconductor element
JP2756184B2 (ja) * 1990-11-27 1998-05-25 株式会社日立製作所 電子部品の表面実装構造
JPH05136286A (ja) 1991-11-08 1993-06-01 Hitachi Ltd 半導体装置
JP2810285B2 (ja) 1993-01-20 1998-10-15 株式会社日立製作所 半導体装置及びその製造方法
JPH07235565A (ja) * 1994-02-23 1995-09-05 Toshiba Corp 電子回路装置
AT400692B (de) * 1994-04-13 1996-02-26 Plansee Ag Hartlot
JP3054056B2 (ja) * 1995-04-24 2000-06-19 株式会社日立製作所 はんだ付け方法
JPH0983128A (ja) 1995-09-08 1997-03-28 Toshiba Corp 半導体モジュールの接合構造
DE69710089T2 (de) * 1996-08-16 2002-08-22 Hugh P. Craig Druckfähige zusammensetzungen und deren auftragung auf dielektrische oberflächen für die herstellung von gedruckten leiterplatten
JP3226213B2 (ja) 1996-10-17 2001-11-05 松下電器産業株式会社 半田材料及びそれを用いた電子部品
JP3446798B2 (ja) 1996-11-29 2003-09-16 日本特殊陶業株式会社 接合バンプ付き配線基板
DE69701277T2 (de) * 1996-12-03 2000-08-31 Lucent Technologies Inc., Murray Hill Gegenstand mit dispergierten Teilchen enthaltendes feinkörniges Weichlot
JP3752064B2 (ja) * 1997-05-23 2006-03-08 内橋エステック株式会社 半田材料及びそれを用いた電子部品
JP3002965B2 (ja) 1997-12-29 2000-01-24 株式会社三井ハイテック 電子部品の面実装用接続部材
JP2000223831A (ja) * 1999-02-03 2000-08-11 Yuken Kogyo Kk Ｂｇａによる表面実装用ペーストはんだと表面実装方法
TWI230104B (en) * 2000-06-12 2005-04-01 Hitachi Ltd Electronic device
JP3800977B2 (ja) * 2001-04-11 2006-07-26 株式会社日立製作所 Ｚｎ−Ａｌ系はんだを用いた製品
JP3757881B2 (ja) * 2002-03-08 2006-03-22 株式会社日立製作所 はんだ
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102061203B1 (ko) * 2018-11-08 2019-12-31 덕산하이메탈 주식회사 저융점 고 내열성 특성 솔더 페이스트 및 포일

Also Published As

Publication number Publication date
US7722962B2 (en) 2010-05-25
CN1269612C (zh) 2006-08-16
AU2002216373A1 (en) 2002-07-01
CN1873971A (zh) 2006-12-06
JP2009060101A (ja) 2009-03-19
KR20030070075A (ko) 2003-08-27
CN1482956A (zh) 2004-03-17
CN100578778C (zh) 2010-01-06
WO2002049797A1 (en) 2002-06-27
TW592871B (en) 2004-06-21
US20060061974A1 (en) 2006-03-23

Similar Documents

Publication Publication Date Title
KR100548114B1 (ko) 땜납 박 및 반도체 장치 및 전자 장치
JP3736452B2 (ja) はんだ箔
JP3800977B2 (ja) Ｚｎ−Ａｌ系はんだを用いた製品
CN101337308B (zh) 焊料
CN100440471C (zh) 一种制造电子装置的方法
KR100724030B1 (ko) 반도체 모듈
JP4051893B2 (ja) 電子機器
KR101528030B1 (ko) 스터드 범프 구조물 및 그 제조 방법
JP2002305213A (ja) はんだ箔および半導体装置および電子装置
JP2007152385A (ja) 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置
JP2004174522A (ja) 複合はんだ、その製造方法および電子機器
JP4432541B2 (ja) 電子機器
JP4366838B2 (ja) 電子回路モジュールの製造方法
CN1977368B (zh) 软钎焊方法、芯片焊接用软钎料颗粒、芯片焊接软钎料颗粒的制造方法及电子零件
JP4339723B2 (ja) 半導体装置およびその製造方法、電子装置ならびに実装構造体
JP4639607B2 (ja) 鉛フリー半田材料およびＰｂフリー半田材料の製造方法
JP2006054227A (ja) 半導体パワーモジュール及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20030620

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050516

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20051206

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060124

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060125

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20090109

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20090109

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee