[go: up one dir, main page]

JP4051893B2 - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP4051893B2
JP4051893B2 JP2001119030A JP2001119030A JP4051893B2 JP 4051893 B2 JP4051893 B2 JP 4051893B2 JP 2001119030 A JP2001119030 A JP 2001119030A JP 2001119030 A JP2001119030 A JP 2001119030A JP 4051893 B2 JP4051893 B2 JP 4051893B2
Authority
JP
Japan
Prior art keywords
solder
electrode
substrate
connection
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001119030A
Other languages
English (en)
Other versions
JP2002314241A (ja
Inventor
英恵 秦
太佐男 曽我
寿治 石田
一真 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001119030A priority Critical patent/JP4051893B2/ja
Priority to US10/469,215 priority patent/US20040177997A1/en
Priority to PCT/JP2002/003676 priority patent/WO2002087297A1/ja
Priority to TW091107878A priority patent/TWI243082B/zh
Publication of JP2002314241A publication Critical patent/JP2002314241A/ja
Application granted granted Critical
Publication of JP4051893B2 publication Critical patent/JP4051893B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B23K35/025—Pastes, creams, slurries
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y10T428/12715—Next to Group IB metal-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、はんだ、はんだを用いた接続方法または電子機器に関する。
【０００２】
【従来の技術】
Sn-Pb系はんだにおいては、電子機器の製造に広く使われている融点が183℃の63mass%Sn-37mass%Pbの共晶はんだ（以下、Sn-37Pbのように、元素の割合をmass%を除いて示し、組成比の記述のない元素は残りとする）以外に、高温系はんだとして一般に高鉛はんだと呼ばれるPbリッチのPb-5Sn（融点：310〜314℃）、Pb-10Sn（融点：275〜302℃）等が知られている。これらは330℃近傍で加熱することにより用いられ、その後、このはんだ付け部を溶かさないで、融点の低いSn-37Pbで接続する温度階層接続が可能であった。このような温度階層接続は、チップをダイボンドするタイプの半導体装置や、チップをフリップチップ接続するＢＧＡ（Ball Grid Array）、ＣＳＰ(Chip Scale Package)などで適用されている。特に、チップをフリップチップ接続する場合には、一般にＣ４(Controlled Collapse Chip Connection) 接続と言われる、はんだバンプを電子部品の電極と基板の電極間に用いる方式によって行っている。
【０００３】
また高鉛はんだは、融点の関係からSn-37Pbとの温度階層接続が可能である以外に、軟質な鉛が多く含まれるため、はんだ全体が柔らかいという性質がある。これは、特にチップとの接続部で、基板との熱膨張係数の差から機械的ストレス等が発生する箇所において、接続部では応力緩和できる特性をもつ必要性があることから、柔らかいはんだが適していて、この軟質な高鉛はんだを使用して、シリコンチップを直接基板にはんだ付けするフリップチップ接続が可能であった。
【０００４】
【発明が解決しようとする課題】
しかし、環境を懸念してはんだ中から鉛を排除した鉛フリーはんだ材料、及びそれを用いたはんだ付け方法の開発が進められている。
【０００５】
Sn-37Pbはんだを代替するための鉛フリーはんだ材料としては、Sn-Ag系、Sn-Ag-Cu系、Sn-Cu系、Sn-Zn系、及び、これらにBiや、Inを添加して低融点化を図ったはんだ材料が提案されている。一方、高温系の高鉛はんだの代替材料としては、最も可能性のあるはんだ材料としてはSn-5Sb（融点：232〜240℃）があるが、リフロー炉内での基板内の温度ばらつき等を考慮すると、このSn-5Sbによる接続部を溶かさないで、上記のPbフリーはんだ材料を用いて温度階層接続を行うことは難しかった。他には、Au-20Sn（融点：280℃）が知られているが、この材料は硬く、コストも高いため、用途が限定される。特に、熱膨張係数の異なる材料間の接続、例えば、Siチップと基板間の接続、また、大型のSiチップの接続では、はんだが硬く、応力緩和の可能性が低いため、Siチップを破壊させる恐れがあるため、使用されていない。そこで、最近、特開平１１−１７２３５２に記述されているように、Zn-Al系はんだで、Ge、Mg等が含まれる材料が提案されてきた。この材料の融点は280℃〜380℃であり、高温はんだの代替材料として融点は適しているが、はんだ自体は硬く、また、反応性の高いZn、Alが多く含まれるため、腐食の及ぼす影響が懸念される。
【０００６】
従って、本発明の目的は、電子部品内で電極として使われてきた、鉛を多く含む融点の高いはんだの代替材料、及びこれを用いた接続方法、電子機器を提供することにある。特に、Ｃ４接続と言われる球帯型の電極等に用いる鉛フリー材料、及び、これを用いた接続方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明では、上記課題を解決するために、従来高鉛はんだを用いていた電子部品の電極と基板の電極間の接続部を次のようにする。
【０００８】
まず、単体金属、合金、化合物もしくはこれらの混合物を含む金属ボールを、Sn、もしくはInのどちらか一方のはんだとの化合物、及び該はんだで連結させた構成の接続部とする。
【０００９】
また、単体金属、合金、化合物もしくはこれらの混合物を含む金属ボールを、Sn-Cu系はんだ、Sn-Ag系はんだ、Sn-Ag-Cu系はんだ、これらにIn、Zn、Biのいずれか一つ以上を添加したはんだ、のうち一種以上のはんだとの化合物、及び該はんだで連結させた構成とする。
【００１０】
接続方法は、以下の様にする。
【００１１】
電子部品の電極と基板の電極間に、単体金属、合金、化合物もしくはこれらの混合物を含む金属ボールと、Sn、もしくはInのどちらか一方を含むはんだボールとを混合してなるペーストを供給し、これらを加熱し、該はんだボール成分を溶融させ、該金属ボール間、及び該金属ボールと該電子部品の電極、該基板の電極間を該はんだとの化合物、及び該はんだで連結させる。
【００１２】
また、電子部品の電極と基板の電極間に、単体金属、合金、化合物もしくはこれらの混合物を含む金属ボールと、Sn-Cu系はんだ、Sn-Ag系はんだ、Sn-Ag-Cu系はんだ、これらにIn、Zn、Biのいずれか一つ以上を添加したはんだ、のうち一種以上とを混合してなるペーストを供給し、これらを加熱し、該はんだボール成分を溶融させ、該金属ボール間、及び該金属ボールと該電子部品の電極、該基板の電極間を該はんだとの化合物、及び該はんだで連結させる。
【００１３】
ここで、前記金属ボールは、Cu、Ag、Au、Al、Ni、Cu合金、Cu-Sn化合物、Ag-Sn化合物、Au-Sn化合物、Al-Ag化合物、Zn-Al化合物、もしくはこれらの混合物を含むボールとする。また、前記金属ボール表面には、Auめっき、もしくはAgめっき、もしくはSnの単体金属めっき、もしくはSnを含む合金めっき、あるいは２層めっきとして下地にNiめっきし更にこの表面にAuめっき、もしくは下地にNiめっきし更にこの表面にAgめっき、のうちいずれかを施したものを用いても良い。
電極の形状は、球帯形状、円筒状、直方体、ウェスト形状とする。
【００１４】
また、以上の様に作成した電子機器を、Pbフリーはんだを用いて他の基板に接続する。
【００１５】
また、以上の様に作成した電子機器に使用される基板は、メタルコア層を有するものを用いる。
【００１６】
【発明の実施の形態】
本発明に係る鉛フリー材料、電子機器、接続方法を図面を用いて説明する。
（実施の形態１）
図１に、本発明を実施した電子機器の例を示す。この実装構造体１９は、半導体チップ１がフリップチップ接続された中間基板２が、プリント配線基板１５に実装されている。該半導体チップ１と中間基板２間の接続部の断面を図２に示した。半導体チップ１の電極３と中間基板２の電極４間のフリップチップによる接続部５は、金属ボール６が分散され、この金属ボール間６ははんだ７及びその化合物８で連結されている。また半導体チップ１の電極３と金属ボール６、中間基板２の電極４と金属ボール６も、はんだ７及びその化合物８で連結されている。
【００１７】
接続部の形状は図１では、球帯形状であるが、図３（ａ）に示したように直方体、或いは円筒状、図３（ｂ）に示したように中央が細くなったウェスト形状でも良い。また、これらの他に、図で示してはいないが、台形状としてもよい。図３（ａ）に示した直方体、円筒状の接続では、はんだの接続部の厚みを薄くすることにより、高さ方向に実装密度を上げることが可能である。従って、この図２の形状を用いたＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）接続は、小型化のみならず薄型化も重要である携帯電話、デジタルビデオカメラ、ノートブック型パーソナルコンピューター、ＰＤＡ（Personal Digital Assistant）等の携帯用電子機器の実装に適する。図３（ｂ）に示したウェスト形状では、接続端部に生じる応力を低減することができ、また、電極３、電極４間の距離を長くすることにより、長寿命化を図ることが可能である。従って、図３（ｂ）のウェスト形状の接続は、製品の寿命が非常に重要な、大型のコンピューター、自動車用の電子機器等に適する。図２から４に記載のどの形状においても、接続部の寿命を更に向上させるためには、半導体チップ１、中間基板２の熱膨張係数の差によって発生する応力を分散させることが効果があり、半導体チップ１、中間基板２間に樹脂を封入すると良い。半導体チップ１の上から樹脂でトップコートすることも効果がある。また、半導体チップ１に発生する熱を逃がすために、半導体チップ１上に放熱フィン等を取り付けてもよい。
【００１８】
図２の例では、金属ボール６はCuを用いていて、はんだ７はSn、その化合物８はCu-Sn化合物により構成される。この図１に示した実装構造体１９の製造方法を、図４、図５を用いて説明する。第１工程において、中間基板２の電極４に、混合ペースト９を印刷によって供給し、第２工程において、半導体チップ１を搭載する。この時の混合ペースト９の供給の状態を拡大して図６に示したが、混合ペースト９は、Cuからなる金属ボール６と、Snからなるはんだボール１０とをフラックス成分１１を用いて、混合してある。第３工程でこれらをリフロー加熱し、接続部５を得る。これに第４工程において、封止樹脂１２によりチップ周囲を封止する。第５工程で、半導体チップ１が実装された面と反対側の中間基板２の電極１３にはんだボール１４を供給し、第６工程で、プリント配線基板１５の配線ランド１６に迎えはんだ１７を行い、第７工程で、これらをリフロー加熱を行い、はんだボール１４と迎えはんだ１７を接続１８し、実装構造体１９を得る。
【００１９】
第３工程での加熱温度は、はんだボール１０のSnを溶融させる必要があり、はんだボール１０の大きさにもよるが、Snの融点232℃以上あれば良い。しかし、加熱後に接続部を更に高融点にするために、Snの融点に比べ十分高い温度、即ち最高温度280℃でリフローを行った。ペーストのフラックス成分１１は、Snが溶融し、Cuとのぬれが確保できることが必要であり、ＲＭＡ（Rosin mildly activated）、ＲＡ（Rosin activated）のどちらも可能であるが、今回はロジン系のＲＭＡタイプを用いて行った。雰囲気は、大気中でも良いが、よりCuとSn間のぬれ性を向上させるために、窒素等の不活性雰囲気を用いて行った。ＲＭＡタイプは、洗浄が難しい実装構造、例えば、非常に狭ピッチな構造、あるいは洗浄してもその洗浄残渣がかえって問題となりうる構造に適していて、この場合には、活性が弱いため、窒素等の不活性雰囲気下で接続を行う方が望ましい。ＲＡタイプは、洗浄が可能である構造の場合に好ましい。この場合には大気中でも接続が可能となる。また、接続後にアンダーフィルとして利用できるフラックスを使用しても良い。このアンダーフィルは半導体チップ１と中間基板２間を全て覆うことが接続部の寿命向上に望ましいが、図７の様に、電極の周囲のみが樹脂２０で覆われていても、接続端部の応力集中を緩和できるため、接続部の寿命向上に効果がある。
【００２０】
このように図６に示した構成のものを加熱すると、はんだボール１０のSnが溶融して、金属ボール６のCuとの界面で金属間化合物を形成し、Cuの金属ボール６間が連結された。この時の接続部５の金属顕微鏡による観察結果を図８に示し、模式図を図９に示したが、界面には、CuとSnの化合物８の層が形成されている。また、溶融したSnは、半導体チップ１の電極３、中間基板２の電極４とも金属間化合物を形成するため、Cuによる金属ボール６と電極３、電極４がそれぞれ連結された。このようにして、半導体チップ１の電極３と中間基板２の電極４が連結される。従って、これらの化合物層形成により、250℃以上での高温でも強度を保つことができる。最終的には、図１中の接続部５は、はんだボール１０のSnがCu-Sn金属間化合物（Cu6Sn5、融点：約630℃）となって、接触部及びその近傍は高融点化する。たとえSnの一部が残っても、他の部分が溶融しなければ、後付けのはんだ接続時のプロセスに耐えられる強度を十分に確保できる。
【００２１】
また、部品、基板間に発生する歪みは、Cuが柔らかいため、接続部内に残っているCu内である程度変形することが可能であり、高鉛はんだが使用されていた接続部にこの方式を用いて代替することができる。従って、はんだ付け後の耐熱疲労性を考慮すると、Cuの金属ボール６間の接触部は化合物化しても、変形のし易さから、残りの部分ではSn、Cuが残っていることが望ましい。即ち、最終的な接続部５内では、硬い化合物の割合が少なく、変形しやすいCuの金属ボール６の割合が多い方が耐熱疲労性が良くなるため、溶融させるSn量を調整することでCuの金属ボール６間を接触に近い状態にすることが、金属ボール６間を化合物により接合させる上で好ましい。
【００２２】
従って、図２に示したような接続部を有する電子機器に対して、この後の行程で、従来Sn-Pb系はんだを用いて行われてきた温度階層接続が可能となり、この拡散接合部は250℃程度のはんだ付け温度では溶融しないので、その部分で接合が少なくとも保たれ、後の回路基板への実装時において剥がれたりすることはない。そこで、このSn-Pb系はんだを用いて行っていた後工程を、環境を考慮して、Sn-Cu系、Sn-Ag系、Sn-Ag-Cu系、Sn-Cu系、Sn-Zn系、及び、これらにBiや、Inを添加して低融点化を図ったPbフリーはんだ材料等に代替し、別の基板に温度階層接続することが可能である。
【００２３】
尚、ここで、図１では金属ボール６にはCuを用いたが、これに限らず、Ag、Au、Al、Ni、Cu合金、Cu-Sn化合物、Ag-Sn化合物、Au-Sn化合物、Al-Ag化合物、Zn-Al化合物、を用いても良い。Auはぬれ性が良いために、接続部のボイド低減に効果が有る。また、Au自体は柔らかいため、応力緩和に適する。また、Alもこの金属自体柔らかく、応力緩和に適する他、コストもAuに比べて安くできる。
【００２４】
また、該金属ボール６の表面に、Auめっき、もしくはAgめっき、もしくはSnの単体金属めっき、もしくはSnを含む合金めっき、或いは２層めっきとして、下地にNiめっきし更にこの表面にAuめっき、もしくは下地にNiめっきし更にこの表面にAgめっき、のいずれかを施して、ぬれ性を向上、及び強度向上させることも可能である。２層めっきのメリットは保存安定性が良いことにある。このようにぬれ性を向上させると、接続部内のボイドの低減に効果がある。また、めっき処理をすることで溶融したはんだが金属ボール６に沿って濡れ拡がりやすくなり、金属ボール６間をより均等の間隔にできる。また、SnにBi等を1mass%以上微量添加することで、はんだの流動性を向上させ、端子上へのぬれ性を向上させる効果がある、但し、Biが5mass%以上であると脆さがでてくるので望ましくない。
【００２５】
接続部５全体の熱膨張を低減するためには、金属ボール６として、インバー系、シリカ、アルミナ、AlN、SiC等を用い、表面にはんだをぬらすためのメタライズ、もしくは、Sn、In等のめっき、或いははんだめっきを施して、均一分散させた混合ペースト９を用いても良い。
【００２６】
また、接続部に大きな歪みが発生する組み合わせでは、プラスチックボール素材として、ポリイミド系、耐熱エポキシ系、シリコーン系、各種ポリマービーズもしくはこれらを変成したものを用い、表面にはんだがぬれるメタライズを施したプラスチックボールを均一分散させた混合ペースト９を用い、接続部５の剛性を低減させることが可能である。
【００２７】
金属ボール６は球状である必要はなく、表面に凹凸が激しいもの、棒状、樹枝状、角状等を混ぜたものでも良い。球状が優れている点は印刷性にあり、狭ピッチの接続には、球状のものを用いることが望ましい。樹枝状晶等のメリットは隣接した樹枝状晶の接触部が多く(Cu同志の絡み合いにより化合物接合が多い)、相対的に金属の量が少なくても、高温時に強度を確保し、耐熱疲労性向上が期待できる。このため、最終的には樹枝状晶が接触で繋がれて、弾性的な動きをするのが理想的と考える。従って、Cuの樹枝状晶をSn等で一旦包んで球状化し、それをペースト成分と混ぜて、混合ペーストとする方法も可能である。
【００２８】
図２の例では、はんだボール１０には、Snを用いたが、これ以外にも、Sn-Cu系はんだ、Sn-Ag系はんだ、Sn-Ag-Cu系はんだを持ちても良い。Sn中にCuが入ると、融点が低下する他、Cuによる金属ボール６の場合に金属ボール６からのCuの溶出を抑えることができる。また、Agも融点の低下に効果がある。これらにIn、Zn、Biのいずれか一つ以上を添加したはんだ、のうち１つ以上を用いると、更に融点が低下し、図４の第３工程での接続温度を低くできる。また、Sn系以外でも、接続温度を低くできるInを用いてもよい。
【００２９】
混合ペースト９中の金属ボール６とはんだボール１０の大きさは、微細すぎるとぬれが悪くなるため、特にはんだは1μm以上あることが望ましい。上限値は、最終的に電極に１つの金属ボールを有する図１０に示した構造となればよいため、電極形状による。この構造は、金属ボール単体が接続部の多く部分を占めるため、例えばCuを用いた金属ボールである場合には熱伝導性が非常に良いため、放熱特性を期待できる。
【００３０】
リフローは最高温度が280℃で行ったが、はんだボール１０のSnが多く残ってしまう場合には、接続温度を更に高くすることで解決できる。また、接続後にエージング行程を設けて化合物成長させ、Sn量を減らすことも可能である。なお、高温で長時間エージングしすぎるとCu3Sn化合物がCu側に成長する。Cu3Snの機械的性質は硬く、脆いので、これを成長させないように制御するのが強度を確保する上で望ましい。接続温度をできる限り高くできれば、エージングの後工程は不要になる。
【００３１】
いずれにしても、本実施例による接続方法では、従来の高鉛はんだより接続温度を低温化できるため、半導体チップ１、中間基板２への熱のダメージを低減することができる。半導体チップ１としては、Siチップ、GaAsによるチップの他、CSP、BGA等でも良い。また、中間基板２は、一般的にはガラスエポキシ等の有機基板を用いるが、高密度に実装する必要がある場合にはビルドアップ基板等を用いる。また、自動車等の高耐熱を要求される電子機器には、セラミック基板等が使用可能である。また、基板を通した放熱性が必要な場合にはメタルコア基板が適している。
（実施例２）
実施例１では、混合ペースト９の供給、及び接続は、中間基板２上に印刷し、リフローすることによって行ったが、これ以外の方法を説明する。
【００３２】
一般にＷＬ−ＣＳＰ（Wafer Level Chip Size Package）といわれるように、ウェハ４０状態の各チップ４１の電極上にあらかじめバンプを作成する方法をとる。この製造工程を図１１に示す。まず、Si等のウェハ４０上にAl、Al-Cu合金等の電極パッド４２をスパッタや、エッチングを用いて形成し、更に、第２工程で、ポリイミドや、シリコン窒化膜によって表面保護膜４３を全面に被覆した後、電極パッド４２上に開口部を形成する。次の第３工程でフォトレジスト４４を必要箇所に供給し、第４工程で、Ｃｒ／Ｃｕ／Ｎｉ、或いはＣｒ／Ｃｕ／Ａｕ等からなる金属多層膜４５を成膜し、第５工程で更に表面保護膜４６を必要箇所に形成し、再配線された電極パッド４７を得る。この電極パッド４７には、ぬれ性を向上させるため、Au等の層を形成しても良い。この電極パッド４７上に混合ペースト９を印刷によって供給し、第６工程で加熱することによって、バンプ４８に得る。この後、第７工程で各チップ４１のサイズにダイシングを行い、バンプ付きのSiチップ４９を得る。このチップ４９をフェイスダウンで中間基板上に搭載し、リフロー加熱、或いは加圧・加熱方式によって、接続を行う。
【００３３】
上記実施例の様にフラックスを入れた粘着性のあるペーストで印刷するほか、この混合ペースト９をディスペンサーで供給する方式も可能である。100μmピッチの高密度な電極へ混合ペーストを供給するには、電極径が約50μmとすると、金属ボール６、はんだボール１０の粒径は、電極径の1/10程度の５μm前後が望ましい。従って、3〜8μmの粒径のCu、はんだボールを混合したペーストならば、バンプ径に対して粒径の凹凸が目立たない。Cuは微細粒が入ってもロジンで還元できるが、微細粒のSnボールはロジンで還元しにくいので、若干、ハロゲン等の活性剤を含ませたRMAタイプのフラックスにして使用すると良い。
【００３４】
また、これらの混合ペースト９をあらかじめ別な場所で加熱して球状にしておき、この金属ボールとはんだとの集合体となった球を、個別に電極上に供給しても良い。この工程を図１２に示した。第1工程ではんだにぬれない基材５０に、マスク５１を用いて、混合ペースト９を印刷、第2工程で加熱し、混合ペーストの集合体の球５２を得る（第3工程）。これを第4工程で半導体チップ１の電極３上に振り込み治具５３等を用いて供給し、これを加熱することによって、バンプ５４付き半導体チップ５５を得ることができる（第5工程）。これを第6工程バンプ５４が接続可能な表面処理５６、例えば迎えはんだや、Auめっき等、を施した中間基板２上に搭載し、第7工程で加熱し、第8工程で樹脂封止５７することによって、実装構造体５８を得る。
【００３５】
また、Cu等による金属の細線の表面に、Sn等のはんだめっき等を施し、これを細かく切断して、金属ボール６、はんだボール１０の代わりにしてペースト化し、印刷、ディスペンサー等で供給しても良い。また、Cu箔の表面にSnめっき等を行い、これを打ち抜いて円盤状にしたものを個別に供給、或いはペースト化して用いても良い。
【００３６】
基板の電極には、ぬれ性を向上させるために、Snめっき、Sn合金めっき、Auフラッシュめっき、Agめっき等の処理を施しておいてもよい。また、基板の電極にも、混合ペーストを印刷、ディスペンサー等で供給しておいてもよい。Sn、Sn合金等を用いたはんだによるはんだペーストを基板上の電極に供給しておくことも、ぬれ性向上のために効果がある。
（実施例３）
微細粒、もしくは樹枝状晶のCu粉と、ほぼ等価な径を有するSnはんだを不活性雰囲気で混合し、室温で圧縮成形すると、空間のない複合はんだを得ることができる。これを、球状、四角等に加工することができる。この状態でははんだボールであるSnを溶融させていないため、CuとSnとは未反応な状態であり、はんだ付け時に、Snが溶ける232℃以上では自由に動く状態になっている。また、これらの粒子を均一分散させ、予め端子ピッチに合わせたメタルマスク上に載せ、Siチップの端子上に位置決めして供給することが可能である。また、表面がSnにぬれる表面処理を施した低熱膨張な石英、インバー等を均一に分散することも可能である。
【００３７】
また、より柔らかくするため、同様に表面がSnにぬれる表面処理を施した約１μmの耐熱性のポリマービーズ等を均一に分散することも可能である。このポリマービーズ等のゴムの効果は耐衝撃性、耐温度サイクル性を向上させ、寿命向上につながる。特に、Si素子の端子部への応力的負担を軽減させる意義は大きい。図１３はポリマービーズを用いた接続後の断面モデルを示す。ポリマービーズ６０上にNiめっき、更にこの上にAuめっきの表面処理層６１を施して、Snはんだで加熱した接続部を示している。このとき、Auははんだ中に拡散してAu-Snの化合物が形成され、更にSnはNiとも反応してNi-Sn化合物が７中に形成され、接続部５は高融点化して連結されている。
【００３８】
なお、CSP、フリップチップ等の実装はモバイル製品等に使用されることが多い。このため、接続後に適正な物性を有する樹脂を充填することで、高信頼性を確保することができる。樹脂の熱膨張係数として、15〜40×10-6/℃の範囲に有り、望ましくはバンプに近い20×10-6/℃前後で、ヤング率は100〜2000kgf/mm2で、望ましくは素子への影響を少なくするため400〜1000kgf/mm2位が望ましい。（実施例４）
本発明の電極構成を用いて、温度階層接続を行った例を図１４に示す。これは、Siチップ２１の電極２２とインターポーザーといわれる中間基板２３の電極２４とを金属ボール、はんだ及びその化合物で接続２５し、接続構造体２６を得たものである。この接続構造体２６を、融点が220℃程度のSn-Ag-Cu系はんだ２７（例えばSn-3Ag-0.5Cu(融点：221〜217℃)）を用いてガラスエポキシ基板２８の電極２９に接続する。接続構造体２６とガラスエポキシ基板２８とを接続する時、窒素リフロー炉で、接続部の到達温度が235℃となるようにはんだ付けを行ったが、接続構造体２６の接続部２５は、高融点化しているため、再溶融することなく、また、剥がれも起きず、安定な状態を保っていた。
【００３９】
このとき、本発明による接続部２５がSiチップ２１、中間基板２３間に発生する応力に耐えられない場合には、Siチップ２１、中間基板２３間に樹脂３０を封入して、接続部２５に発生する応力を分散させても良い。
【００４０】
また、Siチップ２１の他に、該中間基板２３上に、複数のチップ、或いは、チップ部品等も一緒に本発明の方式を用いて接続し、１つの機能を有するモジュールを提供することも可能である。
【００４１】
図１５に本発明をＲＦモジュールに適用した例を示す。これはＳＡＷフィルターといわれるＬＴ（リチウムタンタレート）等の半導体チップ１０１を、セラミックによる配線基材１０２に導電性ペースト１０３、ワイヤボンディング１０４によって接続され、半導体チップを保護するためにカバー１０５が設けられている。このモジュール１０６と、チップ部品１０７、コイル部品１０８等を、ガラスエポキシ等による中間基板１０９に接続するが、この接続に、金属ボールとはんだとの混合ペーストを用いて接続１１０することが可能である。同時に全体カバー１１１も中間基板１０９に接続可能である。接続部１１０は、はんだと金属ボールとの反応によって高融点化しているため、中間基板の電極１１２を用いて、他のはんだによるマザーボードへの接続が可能である。
（実施例５）
本発明の電極構成を用いた別の例を図１６に示す。これは、基板中に金属による熱拡散経路を造って熱を逃がせる構造にした例である。図１６（１）はＳｉチップ３１の真上から電極の配置を見た図であるが、この例では、信号用の電極３２はＳｉチップ３１の外周の３列に配置されていて、内部の電極は熱を逃がすために取り付けた熱拡散用電極３３である。このSiチップ３１の基板３４への接続部について、図１６（１）のa-a'断面を図１６（２）に示したが、熱拡散用電極３３の基板３４側の電極３５に接してサーマルビア３６が形成されている。このサーマルビア３６は、基板３４の内側のメタルコア層３７につながっている。信号用電極３２、熱拡散用電極３３は、共に本発明を用いて作られていて、金属ボールにはCu、はんだにはSn-3Agを用いている。ここで、はんだの熱伝導率は、Sn-37Pb、Pb-5Snはんだの場合、それぞれ約55W/mK、約36W/mKであるのに対し、Cuの熱伝導率は約390W/mKであることから、Cuが多い接続部３８は、はんだを用いていた従来の接続部より熱伝導が良い。更に、放熱の良い接続部３８の電極から、サーマルビア３６を通して、メタルコア層３７に熱を拡散させることが可能となる。従って、本発明による接続では、接続部３８を介する熱伝導、熱放散が活発になり、高出力素子の実装に対しては優れた方式といえる。
【００４２】
ここで、信号用電極３２のうち、グランド電極３９は、基板３４のメタルコア層３７に同様にビア１００を形成してつないでも良い。即ち、メタルコア層３７を基板のグランドと兼ねることも可能である。また、サーマルビア３６、メタルコア層３７、ビア１００は今回はCuを用いて形成したが、Alなどを用いても良い。また、逆に、Siチップ３１（ＬＳＩ）の十分な性能を得られるように、金属ボール６、サーマルビア３６、メタルコア層３７の材質を選択することも可能である。
【００４３】
以上のように、本発明は、金属ボール６の材質によって熱伝導を通常のはんだ接続に比べ大きく向上させることができるため、高出力のSiチップの接続、狭ピッチのLSIとの接続には、Siチップ（ＬＳＩ）の性能を守る上でも適している。具体的な例としては、自動車用に車内に搭載される電子機器等の接続構造に適する。また、図１５に示したＲＦモジュールでも、熱によって周波数がずれるため、このような製品にも放熱特性の良い接続部を有することは、モジュールの性能を守る上で重要である。また、本実施例の様に、本発明の電極構造を信号用電極のみでなく、放熱用電極として使用することもでき、更にメタルコア層を有する基板等と共に用いると一層の放熱効果がある。
【００４４】
【発明の効果】
本発明によれば、従来、電子機器の製造に使われてきた、融点が高い鉛を多く含有する高鉛はんだの代替材料を供給できる。この材料では、接続温度は低温で可能であるが、接続後は高融点化でき、融点が220℃程度のSn-Ag-Cu系のPbフリーはんだ等による温度階層接続が可能となる。また、部品、基板材料の熱膨張係数の差により電極部に発生する応力、歪みに耐えることのできる電極構成を得ることができる。またこれを用いることにより、環境への負荷を低減できる。更には、熱伝導性の高い金属が多い構造であることから、バンプを介する熱伝導、熱放散も活発になり、高出力素子の実装に対しては優れた方式である。
【図面の簡単な説明】
【図１】本発明の実装構造体を示す図である。
【図２】本発明の電極間の接続部の構成を示す図である。
【図３】接続部の形状が直方体、円筒状、あるいはウェスト形状である例を示す図である。
【図４】図１に示した電子機器の製造工程を示す図である。
【図５】図１に示した電子機器の製造工程を示す図である。
【図６】図４に示した製造工程の第２工程での、加熱する前の混合ペースト供給時の様子を示した図である。
【図７】フラックス成分が接続後にアンダーフィルとして機能している例を示した図である。
【図８】接続部５の金属顕微鏡による観察結果を示した図である。
【図９】接続部５を模式的に示した図である。
【図１０】本発明の電極間の接続部の別の例を示す図である。
【図１１】本発明を用いた半導体チップ上の電極の製造工程を示す図である。
【図１２】本発明の別の製造工程を示す図である。
【図１３】ポリマービーズを用いた接続部を示す図である。
【図１４】本発明を温度階層接続に利用した例を示した図である。
【図１５】本発明をＲＦモジュールに適用した例を示した図である。
【図１６】本発明の構造について、更に放熱特性を向上させた例を示した図である。
【符号の説明】
１…半導体チップ、２…中間基板、３…電極、４…電極、５…接続部、６…金属ボール、７…はんだ、８…化合物、９…混合ペースト、１０…はんだボール、１１…フラックス成分、１２…封止樹脂、１３…電極、１４…はんだボール、１５…プリント配線基板、１６…配線ランド、１７…迎えはんだ、１８…接続部、１９…実装構造体、２０…樹脂、
２１…Siチップ、２２…電極、２３…中間基板、２４…電極、２５…本発明による接続部、２６…接続構造体、２７…Sn-Ag-Cu系はんだ、２８…ガラスエポキシ基板、２９…電極、３０…樹脂、３１…Siチップ、３２…信号用の電極、３３…熱拡散用電極、３４…基板、３５…基板側の電極、３６…サーマルビア、３７…メタルコア層、３８…接続部、３９…グランド電極、４０…ウェハ、４１…チップ、４２…電極パッド、４３…表面保護膜、４４…フォトレジスト、４５…金属多層膜、４６…表面保護膜、４７…電極パッド、４８…バンプ、４９…バンプ付きSiチップ、５０…基材、５１…マスク、５２…混合ペーストの集合体の球、５３…振り込み治具、５４…バンプ、５５…バンプ付きSiチップ、５６…表面処理、５７…樹脂封止、５８…実装構造体、６０…ボリマービーズ、６１…表面処理層、１００…ビア、１０１…半導体チップ、１０２…配線基材、１０３…導電性ペースト、１０４…ワイヤボンディング、１０５…カバー、１０６…モジュール、１０７…チップ部品、１０８…コイル部品、１０９…中間基板、１１０…本発明による接続部、１１１…全体カバー、１１２…電極、

Claims (6)

  1. 電極を有する電子部品と、前記電子部品を搭載する基板と、前記電子部品の電極と前記基板の電極との間を接続するＰｂフリーのはんだバンプ接続部と、を有する電子機器であって、
    前記Ｐｂフリーのはんだバンプ接続部は、
    複数のＣｕボールと、Ｃｕ６Ｓｎ５を含む金属間化合物と、Ｓｎ−Ｃｕ系はんだ又はＳｎ−Ａｇ−Ｃｕ系はんだとを含み、
    前記基板の電極と前記電子部品の電極とは、２５０℃の温度下においても、
    前記複数のＣｕボールと、
    前記複数のＣｕボール同士を連結し、かつ、
    前記複数のＣｕボールのいずれかと前記基板の電極、並びに、前記複数のＣｕボールのいずれかと前記電子部品の電極、とを接続する前記金属間化合物と、
    で接続されていることを特徴とする電子機器。
  2. 請求項１記載の電子機器であって、
    前記金属間化合物は、さらにＣｕ３Ｓｎを含むことを特徴とする電子機器。
  3. 請求項１又は２記載の電子機器であって、
    前記Ｃｕボールは、球状、棒状、樹枝状、角状のいずれかであることを特徴とする電子機器。
  4. 請求項１乃至３のいずれかに記載の電子機器であって、
    前記はんだバンプ接続部の形状は、球帯形状、円筒状、直方体、ウェスト形状のいずれかであることを特徴とする電子機器。
  5. 請求項１乃至４のいずれかに記載の電子機器であって、
    前記基板はメタルコア層を有することを特徴とする電子機器。
  6. 請求項１乃至５のいずれかに記載の電子機器を、Ｐｂフリーはんだを用いて他の基板に実装したことを特徴とする実装構造体。
JP2001119030A 2001-04-18 2001-04-18 電子機器 Expired - Fee Related JP4051893B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001119030A JP4051893B2 (ja) 2001-04-18 2001-04-18 電子機器
US10/469,215 US20040177997A1 (en) 2001-04-18 2002-04-12 Electronic apparatus
PCT/JP2002/003676 WO2002087297A1 (fr) 2001-04-18 2002-04-12 Appareil electronique
TW091107878A TWI243082B (en) 2001-04-18 2002-04-17 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001119030A JP4051893B2 (ja) 2001-04-18 2001-04-18 電子機器

Publications (2)

Publication Number Publication Date
JP2002314241A JP2002314241A (ja) 2002-10-25
JP4051893B2 true JP4051893B2 (ja) 2008-02-27

Family

ID=18969317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001119030A Expired - Fee Related JP4051893B2 (ja) 2001-04-18 2001-04-18 電子機器

Country Status (4)

Country Link
US (1) US20040177997A1 (ja)
JP (1) JP4051893B2 (ja)
TW (1) TWI243082B (ja)
WO (1) WO2002087297A1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6905342B2 (en) * 2003-04-01 2005-06-14 Hewlett-Packard Development Company, L.P. Protected electrical interconnect assemblies
TW200520123A (en) * 2003-10-07 2005-06-16 Matsushita Electric Ind Co Ltd Method for mounting semiconductor chip and semiconductor chip-mounted board
US7315081B2 (en) * 2003-10-24 2008-01-01 International Rectifier Corporation Semiconductor device package utilizing proud interconnect material
US6994570B2 (en) * 2004-01-28 2006-02-07 International Business Machines Corporation High performance interposer for a chip package using deformable button contacts
US7494041B2 (en) * 2004-06-23 2009-02-24 Intel Corporation In-situ alloyed solders, articles made thereby, and processes of making same
JP4200325B2 (ja) 2004-11-04 2008-12-24 パナソニック株式会社 半田接合用ペーストおよび半田接合方法
KR100695116B1 (ko) * 2004-12-27 2007-03-14 삼성전기주식회사 디바이스 패키지용 솔더
WO2007023284A1 (en) * 2005-08-24 2007-03-01 Fry's Metals Inc. Reducing joint embrittlement in lead-free soldering processes
US7825512B2 (en) * 2005-09-12 2010-11-02 Hewlett-Packard Development Company, L.P. Electronic package with compliant electrically-conductive ball interconnect
JP4650220B2 (ja) * 2005-11-10 2011-03-16 パナソニック株式会社 電子部品の半田付け方法および電子部品の半田付け構造
JP4647505B2 (ja) * 2006-01-26 2011-03-09 富士通株式会社 構造体および配線基板並びに配線付き構造体の製造方法
JP2007294560A (ja) * 2006-04-24 2007-11-08 Nec Electronics Corp 半導体装置およびその製造方法
EP2047943A4 (en) 2006-07-05 2012-12-19 Fuji Electric Co Ltd SOLDER PASTE AND METHOD FOR SOLDERING AN ELECTRONIC PART
JP5162851B2 (ja) * 2006-07-14 2013-03-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4873160B2 (ja) * 2007-02-08 2012-02-08 トヨタ自動車株式会社 接合方法
US9084377B2 (en) * 2007-03-30 2015-07-14 Stats Chippac Ltd. Integrated circuit package system with mounting features for clearance
US7629246B2 (en) * 2007-08-30 2009-12-08 National Semiconductor Corporation High strength solder joint formation method for wafer level packages and flip applications
US7691670B2 (en) * 2008-05-01 2010-04-06 Gem Services, Inc. Interconnection of lead frame to die utilizing flip chip process
US20090297879A1 (en) * 2008-05-12 2009-12-03 Texas Instruments Incorporated Structure and Method for Reliable Solder Joints
JP5465942B2 (ja) * 2009-07-16 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2011060875A (ja) * 2009-09-08 2011-03-24 Panasonic Corp 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
JP5412357B2 (ja) * 2010-04-01 2014-02-12 株式会社フジクラ メンブレン配線板
TWI427716B (zh) 2010-06-04 2014-02-21 矽品精密工業股份有限公司 無載具之半導體封裝件及其製法
JP2012016740A (ja) * 2010-07-09 2012-01-26 Nihon Superior Co Ltd はんだ槽への追加供給用はんだ形状及びはんだ組成調整方法
JP5597531B2 (ja) * 2010-12-28 2014-10-01 富士通コンポーネント株式会社 コネクタ、半田シート
JP2011071560A (ja) * 2011-01-11 2011-04-07 Dainippon Printing Co Ltd 部品内蔵配線板の製造方法
KR101283580B1 (ko) * 2011-12-14 2013-07-05 엠케이전자 주식회사 주석계 솔더 볼 및 이를 포함하는 반도체 패키지
JP6154110B2 (ja) * 2012-01-20 2017-06-28 京セラ株式会社 実装基板
WO2013142335A1 (en) * 2012-03-20 2013-09-26 Fry's Metals, Inc. Solder preforms and solder alloy assembly methods
CN104837579A (zh) * 2012-12-06 2015-08-12 千住金属工业株式会社 铜球
JP2015123485A (ja) * 2013-12-27 2015-07-06 三菱電機株式会社 接合方法および電力用半導体装置
JP6623508B2 (ja) 2014-09-30 2019-12-25 日亜化学工業株式会社 光源及びその製造方法、実装方法
US20170110392A1 (en) * 2015-10-15 2017-04-20 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same structure
JP2019009470A (ja) * 2018-10-09 2019-01-17 パナソニックＩｐマネジメント株式会社 実装構造体
WO2020130282A1 (ko) * 2018-12-17 2020-06-25 엘티메탈 주식회사 열전 소자 및 이에 포함되는 솔더 페이스트
US11581239B2 (en) 2019-01-18 2023-02-14 Indium Corporation Lead-free solder paste as thermal interface material
US20220108965A1 (en) * 2020-10-06 2022-04-07 Jabil Inc. Low temperature, reworkable, and no-underfill attach process for fine pitch ball grid arrays having solder balls with epoxy and solder material
US11812562B2 (en) * 2021-08-30 2023-11-07 International Business Machines Corporation Creating a standoff for a low-profile component without adding a process step
CN116316047B (zh) * 2023-05-17 2023-08-15 苏州长光华芯光电技术股份有限公司 一种高可靠性半导体封装结构及其制备方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4091266A (en) * 1975-04-08 1978-05-23 Matsushita Electric Industrial Co., Ltd. Electrical circuit for controlling a temperature of a heating element
US5028986A (en) * 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
US5173256A (en) * 1989-08-03 1992-12-22 International Business Machines Corporation Liquid metal matrix thermal paste
JPH0547812A (ja) * 1991-08-19 1993-02-26 Mitsubishi Electric Corp 半導体装置
US6319810B1 (en) * 1994-01-20 2001-11-20 Fujitsu Limited Method for forming solder bumps
US5415944A (en) * 1994-05-02 1995-05-16 Motorola, Inc. Solder clad substrate
JP3348528B2 (ja) * 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
JP2793528B2 (ja) * 1995-09-22 1998-09-03 インターナショナル・ビジネス・マシーンズ・コーポレイション ハンダ付け方法、ハンダ付け装置
JPH11514300A (ja) * 1995-10-06 1999-12-07 ブラウン ユニバーシティ リサーチ ファウンデーション はんだ付けの方法及び配合物
KR100192179B1 (ko) * 1996-03-06 1999-06-15 김영환 반도체 패키지
JP3610999B2 (ja) * 1996-06-07 2005-01-19 松下電器産業株式会社 半導体素子の実装方法
DE69830883T2 (de) * 1997-03-10 2006-04-20 Seiko Epson Corp. Halbleiterbauelement und mit diesem Bauelement bestückte Leiterplatte
US5928404A (en) * 1997-03-28 1999-07-27 Ford Motor Company Electrical solder and method of manufacturing
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
JPH10303548A (ja) * 1997-04-30 1998-11-13 Matsushita Electric Ind Co Ltd 半導体部品接合方法
US6238599B1 (en) * 1997-06-18 2001-05-29 International Business Machines Corporation High conductivity, high strength, lead-free, low cost, electrically conducting materials and applications
US6059952A (en) * 1997-07-10 2000-05-09 International Business Machines Corporation Method of fabricating coated powder materials and their use for high conductivity paste applications
US6087021A (en) * 1998-05-28 2000-07-11 International Business Machines Corporation Polymer with transient liquid phase bondable particles
US6020629A (en) * 1998-06-05 2000-02-01 Micron Technology, Inc. Stacked semiconductor package and method of fabrication
JP3204451B2 (ja) * 1999-01-26 2001-09-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 接合材料及びバンプ
JP2000223831A (ja) * 1999-02-03 2000-08-11 Yuken Kogyo Kk Ｂｇａによる表面実装用ペーストはんだと表面実装方法
JP3287328B2 (ja) * 1999-03-09 2002-06-04 日本電気株式会社 半導体装置及び半導体装置の製造方法
JP4237325B2 (ja) * 1999-03-11 2009-03-11 株式会社東芝 半導体素子およびその製造方法
JP2000323511A (ja) * 1999-05-12 2000-11-24 Mitsui High Tec Inc 面実装用接続部材
TW409377B (en) * 1999-05-21 2000-10-21 Siliconware Precision Industries Co Ltd Small scale ball grid array package
US6365973B1 (en) * 1999-12-07 2002-04-02 Intel Corporation Filled solder
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
US7036573B2 (en) * 2002-02-08 2006-05-02 Intel Corporation Polymer with solder pre-coated fillers for thermal interface materials

Also Published As

Publication number Publication date
WO2002087297A1 (fr) 2002-10-31
TWI243082B (en) 2005-11-11
US20040177997A1 (en) 2004-09-16
JP2002314241A (ja) 2002-10-25

Similar Documents

Publication Publication Date Title
JP4051893B2 (ja) 電子機器
US6872465B2 (en) Solder
KR100548114B1 (ko) 땜납 박 및 반도체 장치 및 전자 장치
JP3414388B2 (ja) 電子機器
CN100440471C (zh) 一种制造电子装置的方法
US7098072B2 (en) Fluxless assembly of chip size semiconductor packages
JP5649805B2 (ja) 半導体装置の製造方法
JP4731495B2 (ja) 半導体装置
KR20030021895A (ko) 열 방출판이 부착된 플립칩 패키지 제조 방법
JP4366838B2 (ja) 電子回路モジュールの製造方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP2006054227A (ja) 半導体パワーモジュール及び半導体装置
WO2003075337A1 (en) Fluxless assembly of chip size semiconductor packages
JPH08279576A (ja) 半導体素子の実装構造体及び半導体素子の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050216

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070808

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121214

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131214

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees