KR100547064B1 - 적외선 센서 장치 및 그 제조 방법 - Google Patents

Abstract

입사 적외선 광을 흡수하여 열로 변환하기 위한 적외선 흡수부와, 이 적외선 흡수부에서 발생된 열에 의한 온도 변화를 전기 신호로 변환하기 위한 열전 변환부를 포함한 적외선 검출 화소를, 반도체 기판(6) 상에서 중공 형상 구조(7)에 지지하기 위한 지지빔 라인을, 주변 회로에서 사용하는 메탈 다마신 게이트 MOS 트랜지스터의 게이트와 동층의 메탈 다마신에 의해 형성한다. 지지빔 라인은 단면이 U자형인 도전체 라인의 내측에 금속이 충전된다.

MOS 트랜지스터, 더미 산화막, 더미 게이트, 산화실리콘막, 폴리실리콘막, 적외선 센서, 적외선 촬상

Description

적외선 센서 장치 및 그 제조 방법{INFRARED RAYS SENSOR DEVICE AND MANUFACTURING METHOD THEREOF}

도 1은 본 발명의 제1 실시예에 따른 적외선 센서의 실체적 회로도.

도 2는 본 발명의 제1 실시예에 따른 각 부분의 단면 개략도.

도 3은 본 발명의 제1 실시예에 따른 적외선 검출 화소의 평면도.

도 4는 본 발명의 제1 실시예에 따른 지지빔 라인의 확대 단면도.

도 5의 (a)는 CVD 실리콘 질화막, 도 5의 (b)는 CVD 실리콘 산화막 및 도 5의 (c)는 열 산화에 의한 실리콘 산화막의 각 10㎛ 대에서의 적외선의 흡수 특성도.

도 6은 본 발명의 제1 실시예에 따른 MOS 트랜지스터의 제조 공정을 설명하기 위한 공정도.

도 7은 본 발명의 제1 실시예에 따른 지지빔 라인의 제조 공정을 설명하기 위한 공정도.

도 8의 (a)는 본 발명의 제2 실시예에 따른 적외선 검출 화소의 평면도, 도 8의 (b)는 지지빔 라인의 확대 단면도, 도 8의 (c)는 적외선 검출 화소의 컨택트부의 확대 단면도.

도 9의 (a)는 본 발명의 제3 실시예에 따른 적외선 검출 화소의 평면도, 도 9의 (b)는 지지빔 라인의 확대 단면도.

도 10의 (a)는 본 발명의 제4 실시예에 따른 적외선 검출 화소의 평면도, 도 10의 (b)는 지지빔 라인의 확대 단면도, 도 10의 (c)는 적외선 검출 화소의 컨택트부의 확대 단면도.

도 11의 (a)는 본 발명의 제5 실시예에 따른 적외선 검출 화소의 평면도, 도 11의 (b)는 지지빔 라인의 확대 단면도.

도 12는 본 발명의 일 변형예에 따른 적외선 검출 화소의 단면도.

도 13은 본 발명의 다른 변형예에 따른 적외선 검출 화소의 사시도.

도 14의 (a)는 종래의 적외선 센서에서의 적외선 검출 화소의 평면도, 도 14의 (b)는 도 14의 (a)를 A-A선을 따라 절단한 단면도.

〈도면의 주요 부분에 대한 부호의 설명〉

14 : SOI 영역

16 : 홀

20 : 적외선 검출 화소

23 : 적외선 흡수층

25 : 질화실리콘층

50 : 수평 어드레스 화소

60 : 열 증폭기

101 : 더미 산화막

102, 103 : 더미 게이트

105 : 측벽

본 발명은 적외선 센서 및 그 제조 방법에 관한 것으로, 특히 비냉각형의 적외선 센서의 화소 구조 및 그 제조 방법에 관한 것이다.

적외선 촬상은, 밤낮에 관계없이 촬상 가능함과 함께, 가시광보다도 연기, 안개에 대하여 투과성이 높다고 하는 특징이 있으며, 또한 피사체의 온도 정보도 얻을 수 있기 때문에, 방위 분야를 비롯하여 감시 카메라나 화재 검지 카메라로서 넓은 응용 범위를 갖는다.

최근, 종래의 주류 소자인 양자형 적외선 고체 촬상 장치의 최대의 결점인, 저온 동작을 위한 냉각 기구를 필요로 하지 않는「비냉각형 적외선 고체 촬상 소자」의 개발이 활발히 이루어지고 있다. 비냉각형 즉 열형의 적외선 고체 촬상 장치에서는, 파장 10㎛ 정도의 입사 적외선을 흡수 구조에 의해 열로 변환한 후에, 이 미약한 열에 의해 발생되는 감열부의 온도 변화를 어떤 열전 변환 수단에 의해 전기적 신호로 변환하고, 이 전기적 신호를 판독함으로써 적외선 화상 정보를 얻고 있다.

이러한 비냉각형 적외선 센서의 감도를 향상시키기 위해서는, 크게 분류하여 3종류의 방법이 있다.

제1 방법은, 피사체의 온도 변화: dTs에 대한, 적외선 검출부에 입사하는 적 외선 파워: dP의 비, 즉, dP/dTs를 향상시키는 방법이다. 이 방법은, 주로 광학계에 의한 감도 향상이며, 적외선 렌즈의 대구경화, 반사 방지막 코트, 저흡수 렌즈 재료의 사용이나, 적외선 검출부의 적외선 흡수율의 향상, 적외선 흡수 면적의 향상 등이 이것에 해당한다. 최근의 비냉각형 적외선 센서의 다화소화와도 함께, 단위 화소의 사이즈는 40㎛×40㎛ 정도가 주류로 되어 있으며, 상술한 항목 중, 적외선 검출부에서의 적외선 흡수 면적의 향상이, 비교적 중요 과제로서 남겨져 있었다. 그러나, 적외선 흡수층을 화소 상부에 적층 형성함으로써 적외선 흡수 면적을 화소 면적의 약 90%로까지 향상된 것이 보고되어 있으나(Tomohiro Ishikawa, et al., Proc. SPIE Vol.3698, p.556, 1999), 이 이상의 대폭적인 감도 향상을, 광학적 수단으로 얻는 것은 어렵다.

제2 방법은, 입사 적외선 파워: dP와, 적외선 검출부의 온도 변화: dTd와의 비, 즉, dTd/dP를 향상하는 방법으로, 상술한 방법이 광학적 수법인데 대하여, 이것은 열적인 방법이라고 할 수 있다. 일반적으로, 진공 패키지에 실장되는 비냉각형 적외선 센서에서는, 현재, 적외선 검출부로부터의 지지 기판에의 열 수송은, 적외선 검출부를 지지 기판 내부의 중공 형상 구조 상에 지지하는 지지 구조의 열전도에 의한 것이 지배적이다. 따라서, 저열전도율의 재료를 포함하는 다리형상의 지지 구조를, 설계 상 가능한 범위에서, 보다 가늘고, 보다 길게 레이아웃하는 것이 행해지고 있다 (예를 들면, Tomohiro Ishikawa, et al., Proc. SPIE Vol.3698, p.556, 1999).

예를 들면 도 14의 (a), (b)에 도시한 바와 같이, 화소(200)의 주위에 이중 나선의 가는 슬릿(201)을 형성하고, 화소 바닥부에 공동(204)을 형성하는 구조이다. 이 나선의 채널(202)을 지지 구조로서 화소(200)를 중공(中空) 지지하고, 배선(203)을 배치하여 주변 회로에 접속한다. 그러나, 화소 사이즈가 40㎛×40㎛ 정도로 미세화되어 가고 있는 가운데, 이미 실리콘 LSI 프로세스 레벨의 미세 가공을 행하고 있기 때문에 지지 구조의 레이아웃 상 고안에 의해, 이 이상의 대폭적인 감도 향상을 실현하는 것은 어렵다.

마찬가지로, 지지 구조의 재료 특성인 열전도율을 더욱 저감시키는 것도 곤란하며, 특히, 적외선 검출부로부터의 전기 신호를 출력하기 위한 배선에 대해서는, 그 기구가 유사한 전기 전도와 열전도에 대하여 상반된 요구가 있으며, 재료적으로 대폭적인 감도 향상을 실현하는 것도 어렵다.

제3 방법은, 적외선 검출부의 온도 변화: dTd와, 열전 변환 수단에 의해 발생하는 전기 신호 변화: dS와의 비, 즉 dS/dTd를 향상하는 수단이며, 이것은 전기적인 방법이다. 이 방법에 대해서는, 다른 2가지 방법과 달리, 단순한 고감도 변화 즉, dS/dTd의 향상을 목적으로 하면서도, 동시에 발생하는 각종 전기적인 잡음을 저감시키는 것이 매우 중요하여, 지금까지 다양한 열전 변환의 수단이 검토되어왔다.

예를 들면 지벡 효과(Seebeck Effect)에 의해 온도 차를 전위차로 변환하는 써모파일(Toshio-Kanno, etal., Proc. SPIE Vol.2269, pp.450-459, 1994), 저항체의 변화 온도에 의해 온도 변화를 저항 변화로 변환하는 볼로미터(bolometer). (A.Wood, Proc. IEDM, pp.175-177,1993), 초전 효과에 의해 온도 변화를 전하로 변 환하는 초전 소자(Charles Hanson, et al., Proc. SPIE Vol.2020, pp.330-339, 1993), 그리고, 일정한 순방향 전류에 의해 온도 변화를 전압 변화로 변환하는 실리콘 pn 접합(Tomohiro Ishikawa, et al., Proc. SPIE Vol.3698, p.556, 1999) 등이 보고되어 있다.

그러나, 각 방식의 비교에 있어서, 그 열전 변환 특성이나 잡음 특성, 그리고 제조 방법을 종합적으로 보아, 다른 방식보다 결정적으로 우수한 방식이 있다고는 말할 수 없는 것이 현상으로서, 온도 분해능적으로는 볼로미터가 우수하지만, 제조 공정 상에서는 실리콘 LSI 공정만 제조할 수 있는 실리콘 pn 접합이 우수한 상황에 있다.

상술한 바와 같이, 비냉각형 적외선 센서를 고감도화하기 위한 방법의 하나로서, 입사 적외선 파워: dP와, 적외선 검출부의 온도 변화: dTd와의 비, 즉, dTd/dP를 향상시킨다고 하는, 열적인 상기 제2 방법이 있다. 일반적으로, 적외선 검출부로부터의 지지 기판에의 열 수송은, 적외선 검출부를 지지 기판 내부의 중공 형상 구조 상에 지지하는 지지 구조의 열전도에 의한 것이 지배적이며, 저열전도율의 재료를 포함하는 다리형상의 지지 구조를, 설계 상 가능한 범위에서, 보다 가늘고, 보다 길게 레이아웃하는 것이 행해지고 있지만, 화소 사이즈가 40㎛×40㎛ 정도로 미세화되어 가고 있는 가운데, 이미 실리콘 LSI 프로세스 레벨의 미세 가공을 행하고 있기 때문에 지지 구조의 레이아웃 상 고안에 의해서, 이 이상의 대폭적인 감도 향상을 실현하는 것은 어렵다.

또한, 실리콘 LSI 프로세스에서의 미세 가공 기술의 진보에 따른, 화소의 미 세화나 지지 구조의 미세화의 추세에서는, 화소 바닥부 및 지지 구조로부터의 복사에 의한 열 수송의 영향을 무시할 수 없게 되는 것이 예측되며, 지지 구조의 미세화에 의한 열전도 저감에만 따른 고감도화는, 상기한 복사에 기인한 감도 한계에 의해 제한되는 것이 예상된다.

또한, 적외선 검출부로부터의 신호 판독을 위해, 지지 구조 내부에 형성되는 지지빔 라인에는, 저열전도율 재료를 포함하는 독자의 배선층을 형성할 필요가 있어, 예를 들면 티탄 재료를 이용한 지지빔 라인 구조의 유효성이 알려져 있다.

그러나, 이 티탄 자체를 열전 변환 재료로서 사용하는 경우를 제외하면, 소자 주변 회로에서의 배선 형성 공정과는 달리, 지지빔 라인 구조만을 형성하는 공정이 필요하다.

본 발명은 상기 지지 구조를 개선하여, 고감도화를 실현한 적외선 센서 및 그 제조 방법을 제공하는 것이다.

본 발명의 일 양태에 따르면, 일주면에 홀을 형성하는 벽부를 갖는 반도체 기판-상기 반도체 기판의 일주면측에서는 적외선을 흡수하여 열로 변환하는 적외선 흡수부와 생성된 열을 전기 신호로 변환하는 열전 변환부를 포함함-, 상기 홀 내에 배치된 적외선 검출 화소와, 상기 기판의 일주면에 배치되고, 상기 적외선 검출 화소로부터 전기 신호를 추출하는 반도체 주변 회로와, 상기 적외선 검출 화소와 상기 홀을 형성하는 벽부 사이에 걸쳐 상기 적외선 검출 화소를 상기 홀 내에 상기벽 부에 비접촉으로 부양시켜 지지하고, 또한 상기 반도체 주변 회로에 전기적으로 접속하는, 단면이 U자형의 지지빔 라인(supporting beam line with U-shaped cross section)을 포함하는 적외선 센서 장치를 제공한다.

본 발명의 다른 양태에 따르면, 일주면에 홀을 형성하는 벽부를 갖는 반도체 기판-상기 반도체 기판의 일주면측에서는 적외선을 흡수하여 열로 변환하는 적외선 흡수부와 생성된 열을 전기 신호로 변환하는 열전 변환부를 포함함-, 상기 홀 내에 배치된 복수의 적외선 검출 화소와, 상기 기판의 일주면에 배치되고, 상기 적외선 검출 화소로부터 전기 신호를 추출하는 반도체 주변 회로-상기 반도체 주변 회로는, 적어도 소스, 드레인 방향의 단면이 U자형상인 도전체와 이 도전체 내에 충전된 금속을 구비하는 게이트를 갖는 MOS 트랜지스터를 포함함-, 상기 적외선 검출 화소와 상기 홀을 형성하는 벽부 사이에 걸쳐 상기 적외선 검출 화소를 상기 홀 내에 상기 벽부에 비접촉으로 부양시켜 지지하며, 또한 상기 반도체 주변 회로에 전기적으로 접속하는 지지빔 라인을 포함하며, 상기 지지빔 라인은 적어도 단면이 U자형상인 도전체를 포함하고, 상기 MOS 트랜지스터의 게이트와 동일층에 형성되어 있는 것을 특징으로 하는 적외선 센서 장치를 제공한다.

또한, 본 발명의 다른 양태에 따르면, 반도체 지지 기판과 이 위에 절연층과 반도체층을 적층하여, 상기 반도체층측의 주면에 형성된 복수의 홀을 상기 반도체층과 상기 절연층을 관통하여 상기한 반도체 지지 기판에 도달하도록 형성한 반도체 기판-상기 반도체 기판의 상기 주면측에서는 적외선을 흡수하여 열로 변환하는 적외선 흡수부와 생성된 열을 전기 신호로 변환하는 열전 변환부를 포함함-, 상기 홀마다 배치된 복수의 적외선 검출 화소와, 상기 반도체층에 형성되고, 상기 적외선 검출 화소를 구동하여 상기 전기 신호를 추출하며, 적어도 상기 주면 상에 형성된 메탈 다마신 게이트를 갖는 MOS 트랜지스터를 포함하는 반도체 주변 회로와, 상기 적외선 검출 화소의 벽부와 상기 반도체 기판의 상기 홀을 형성하는 벽부 사이에 걸쳐 상기 적외선 검출 화소를 상기 홀 내에 부양시켜 지지하고, 또한 상기 반도체 주변 회로에 전기적으로 접속함과 함께 상기 주면 상에 상기 메탈 다마신 게이트와 동일층에 배치된 메탈 다마신 지지빔 라인을 포함하는 적외선 센서 장치를 제공한다.

적외선 검출 화소와 기판 사이의 지지빔 라인을, 주변 회로의 MOS 트랜지스터의 메탈 다마신 게이트와 동일층에서 형성함으로써, 횡단면 U자형상의 빔 라인을 강고하고 또한 미세하게 만들 수 있어, 지지빔 라인의 단면적을 대폭 저감시키는 것이 가능하다.

따라서, 적외선 검출 화소와 기판과의 사이의 열 수송을 지배하는, 지지빔 라인의 열전도를 대폭 저감시키는 것이 가능해져서, 그 결과, 매우 고감도의 비냉각형 적외선 센서 장치를 얻을 수 있다.

또한, 본 발명의 다른 양태에 따르면, 단결정 실리콘 지지 기판과, 이 단결정 실리콘 지지 기판 상에 형성된 매립 실리콘 산화막층과, 이 매립 실리콘 산화막층의 상에 형성된 단결정 실리콘층을 포함하는 기판 상에 있어서 그 단결정 실리콘층의 소정 영역에 산화 실리콘층을 매립하는 공정과, 상기 단결정 실리콘층에 적외선 검출 화소를 구성하는 열전 변환용 pn 접합을 형성하는 공정과, 상기 산화 실리 콘층 상에 U자형상의 도전체를 포함하는 지지빔 라인층을 형성하고, 상기 단결정 실리콘층 상에 주변 회로에 형성되는 MOS 트랜지스터의 단면이 U자형상인 도전체에 금속을 매립한 게이트 전극을 동시에 형성하는 공정과, 상기 단결정 실리콘층 상에 적외선 흡수층을 형성하는 공정과, 상기 기판의 상기 적외선 검출 화소를 상기 기판으로부터 분리하는 홀을 에칭에 의해 형성하고, 상기 홀 내에 상기 적외선 검출 화소를 상기 지지빔 라인으로 현수하는 공정를 포함하는 적외선 센서의 제조 방법을 제공한다.

적외선 검출 화소의 주위를 홀에 의해 기판으로부터 분리하는 에칭의 단계에서, 지지빔 라인을 최소한의 단면적으로 형성함으로써, 지지빔 라인의 길이를 대폭 단축하는 것이 가능하며, 단위 화소 면적에 대한 적외선 검출부 면적으로서 정의되는 개구율을 대폭 향상할 수 있고, 또한, 지지빔 라인의 길이를 줄임으로써 기계 강도를 높여, 동작을 안정화함과 동시에 적외선에 대한 고감도화가 가능하게 된다. 또한 지지빔 라인의 직선화에 따라서, 그 제조 공정은 매우 안정화되고, 제조 수율이 향상함에 따른 저비용화도 가능하다.

동시에, 본 발명에 따르면, 주변 회로의 미세화에 의한 칩 면적의 축소도 가능하며, 따라서, 저비용화가 가능해지는 것은 물론이다.

이상 설명한 바와 같이, 본 발명에 따르면, 저비용 또한 고감도의 비냉각 적외선 센서를 얻을 수 있다.

이하, 본 발명의 실시예를 설명한다. 그 실시예에 관하여, 도면을 참조하여 상세히 설명한다.

도 1 내지 도 4는 본 발명의 제1 실시예에 따른 적외선 센서를 나타낸다.

도면에서, 반도체 기판(11)은 실리콘 단결정의 반도체 지지 기판(12)과, 이 위에 설치된 산화 실리콘의 매립 절연층(13) 및 이 위에 에피택셜 성장시킨 실리콘 단결정 반도체층(SOI층)(14)을 포함한다. 이 기판 구조는 SOI(Semiconductor On Insulator) 구조라고 한다.

기판(11) 면에 적외선 검출 영역(15)이 구획되고, 영역 내에 복수의 홀(16)이 격자 형상으로 배열된다. 각 홀(16)은 개구가 사각형이며, 기판(11)의 SOI층(14)측을 개구로 하여, SOI층(14) 및 절연층(13)을 관통하여 반도체 지지 기판(12)에 도달하고 있으며, 이 지지 기판 내에 바닥부벽(17)을 갖고 있다.

각 홀(16) 내에 적외선 검출 화소(20)가 배치되며, 적외선 검출 영역(15) 면에 2행×2열로 매트릭스 배열된다. 본 실시예에서는, 설명의 편의 상, 4 화소로 설명하지만, 실제는 적외선 이미지를 촬상하는데 있어서, 해상도에 따라서 다수의 화소가 배치된다.

반도체 기판(11) 상에, 적외선 검출 영역(15)을 둘러싸고 정전류원(30), 수직 어드레스 회로(40), 수평 어드레스 회로(50) 및 열 증폭 회로(60)가 집적되어, 반도체 주변 회로를 구성하고 있다.

적외선 검출 화소(20)는 SOI층(14) 내에 복수개의 도면에서는 2개의 pn 접합(22)을 직렬 접속한 열전 변환부(21)와, 그 기판 상에 적층된 산화 실리콘층(24)과 질화실리콘층(25)의 적외선 흡수층(23)을 포함한다. 열전 변환부(21)와 적외선 흡수층(23)과의 사이에 배선부(26)가 샌드위치되고, 배선 절 연층(27) 상에 배선되며, SOI층(14)의 n, p 영역과 컨택트하여 배선 회로를 형성하고 있다.

적외선 검출 화소(20)는, 홀(16) 내에 중공으로 부양되도록 지지빔 라인(80)에 의해 현수되고 있으며, 적외선 검출 화소(20)의 측벽(28)과 홀을 형성하는 기판의 측벽(18)과는 갭에 의해 분리되어 있다.

주변 회로는 반도체 기판(11)의 SOI층(14)에 형성되어 있으며, 회로를 구성하는 적어도 일부의 트랜지스터 및 캐패시터는 MOS형이다.

도 2는, 또한 열 증폭 회로(60)의 증폭용 MOS형 트랜지스터(61)와 MOS 캐패시터(62)를 도시하고 있다. MOS형 트랜지스터(61)는, p형 SOI층(14)에 n형의 소스, 드레인 영역(63, 64)을 형성하고, SOI층(14)의 면(14a)에 형성한 게이트 절연막(65) 아래에 채널 영역을 형성하고 있다. 게이트 구조는 소스로부터 드레인에 이르는 방향(채널 방향)에 단면이 U자형인 도전층과 이 내측에 금속을 충전한 구조이다. 이 게이트 전극(66)은 통상적으로 메탈 다마신 게이트라 불린다. SOI층(14)면을 산화 실리콘의 배선 절연층(27)으로 피복하여 컨택트홀의 플러그(112)를 통해 전극(67, 68)을 배치한다. MOS 캐패시터(62)는 p형 SOI층(14) 상에, 게이트 절연막(65)과 동일한 공정으로 산화 실리콘 절연층(69)을 형성하고, MOS 트랜지스터(61)의 메탈 다마신 게이트와 동일한 도전층(70)으로 샌드위치한 것으로, p형층(14) 및 도전층(70)으로부터 플러그(112)를 통해 전극(71, 72)을 인출하여, 회로 배선에 접속된다.

MOS 트랜지스터(61)의 메탈 다마신 게이트 전극(66), 지지빔 라인(80) 및 MOS 캐패시터(62)는 SOI층(14) 면에 이 메탈 다마신 공정으로 만들 수 있어, 따라서 동일층에 배치된다.

도 4에 횡단면을 확대하여 도시한 바와 같이, 지지빔 라인(80)은, 횡단면이 U자형인 도전체 라인(81)과 그 내부에 충전된 금속(82)을 포함한다. U자형의 도전체 라인(81)은, 또한 외측 절연층(83)으로서 양 사이드의 질화실리콘 절연층(85)과 바닥층의 산화 실리콘 절연층(86)으로 형성된다. U자형의 도전체 라인(81)은 질화 티탄, 알루미늄, 텅스텐 등의 도전체로 형성된다.

이 구조는 MOS 트랜지스터의 메탈 다마신 게이트 구조와 동일하며, 각각 U 자형의 도전체 라인(81)은 배리어 메탈, 충전 금속부(82)는 다마신 메탈, 양 사이드의 절연층(85)은 측벽, 바닥층의 절연층(86)은 게이트 절연막에 상당한다.

도 3에 도시한 바와 같이 지지빔 라인(80)은 한쌍이며, 이들 일단이 적외선 검출 화소(20)의 배선부(26)의 컨택트부(74, 75)에 전기적으로 접속되며, 이들 지지빔 라인의 타단이 주변 회로의 배선(31, 41)의 컨택트부(76, 77)에 전기적으로 접속된다.

도 1에 도시한 바와 같이 수직 어드레스 회로(40)에 의해 선택된 적외선 검출 화소의 행에는, 정전류원(30)으로부터 공급되는 순 바이어스 전류가, 수직 신호선(31), 선택 화소(20), 수평 어드레스선(41)의 전류 패스를 흘리고, 수직 신호선(31)에 발생된 신호 전압은, 열 증폭기(60)에 의해 증폭되어, 수평 어드레스 회로(50)에 의해 순차적으로 선택되어 출력된다.

도 1에서는, 가장 단순한 예로서, 수직 신호선(31)에서 발생된 신호 전압을, 수평 어드레스 회로(50)에 의해 순차적으로 선택되는 열 선택 트랜지스터(메탈 다마신 게이트 MOS 트랜지스터로 구성)(51)를 통해 직접 출력하는 구조를 나타내고 있지만, 이 신호 전압은 미약하기 때문에, 신호 전압을 행 단위로 병렬로 판독하여, 전단의 MOS 트랜지스터(61)로 증폭하고, 캐패시터(62)를 이용하여 1 수평 기간의 동안, 유지하는 구조를 설치함으로써, 신호 전압을 증폭시킴과 함께, 신호 대역의 제한에 의한 저잡음화가 가능하다.

적외선 흡수층(23)으로서는, 표면측으로부터 질화실리콘층(25) 및 산화 실리콘층(24)을 형성하고 있으며, 도 5의 적외선 흡수 특성에 도시한 바와 같이, 이들 2종류의 흡수 재료를 적층함으로써, 8∼14㎛의 적외선을 흡수하여 열로 변환하고 있다.

즉, 도 5의 (a)는, 실리콘 질화막(CVD), 도 5의 (b)는 CVD로 퇴적한 실리콘 산화막, 도 5의 (c)는 열 산화 실리콘 산화막의 각각의 10㎛ 근방에서의 적외선 흡수 특성을 도시하고 있다. 도 5로부터 명백한 바와 같이, 표면측의 실리콘 질화막(25)은, 12㎛ 근방에서 Si-N 결합의 흡수 피크를 갖고, 기판측의 실리콘 산화막(24)은, 10㎛ 근방에서 Si-O 결합의 흡수 피크를 나타내고 있다. 따라서, 흡수 피크가 다른 이들 층을 적층 형성함으로써, 효율적으로 입사 적외선을 흡수하여 열로 변환하는 것이 가능해진다.

또한, 도 3의 적외선 검출 화소(20)에서의 배선부(26)는, 예를 들면 알루미늄 등의 금속으로, 입사 적외선을 반사시키기 때문에, 이것을 매립한 적외선 흡수층(23)에서의 적외선의 흡수 효율을 높이는 효과도 있다.

적외선 검출 화소(20) 및 지지빔 라인(80)이 홀(16) 내에 설치됨으로써, 입사 적외선에 의한 화소(20)의 온도의 변조를 효율적으로 행하는 구조로 되어 있다.

즉, 도 2에 도시한 바와 같이, 적외선 검출 화소(20)는 홀(16) 내에 지지빔 라인(80)에 의해 중공으로 지지되고, 화소벽(28)이 홀벽(18)으로부터는 분리되어, 반도체 기판과의 열 분리가 이루어진 구조이기 때문에, 입사된 적외선이 적외선 흡수층(24,(25)으로 흡수되어 발생한 열은 지지빔 라인(80)의 열 전달로 기판측에 수송되는 것뿐이며, 검출 화소(20)의 온도가 열 변환량으로 충실히 상승한다.

수직 어드레스 회로(40)에 의해 선택된 행에 접속된 화소에서는, 그 온도 상승에 의해 정전류 바이어스된 SOI층(14) 내부의 pn 접합 다이오드의 동작점이 변화하여, 그 동작점의 변화에 의해, 도 1에 도시한 수직 신호선(31)의 전압이 변화하고, 신호 전압으로서 판독된다. 직렬 접속되는 복수의 pn 접합(22)은, 실시예에서는 설명을 간단히 하기 위해서, 2개의 구성으로 하였지만, 그 이상으로 많을 수록 감도를 높일 수 있다.

본 실시예에서의 특징은, 지지빔 라인(80)의 구조에 있으며 대폭 미세화되는 것이다.

미세인 지지빔 라인(80)은, 메탈 다마신 게이트 MOS 트랜지스터의 게이트 형성과 동시에 형성된다. 즉 지지빔 라인(80)의 U자형 도전 라인(81), 충전 금속부(82), 질화실리콘 절연층(85), 바닥부 절연층(86)은, MOS 트랜지스터의 배리어 메탈, 다마신 메탈, 측벽 및 게이트 절연막에 상당한다.

메탈 다마신 게이트의 MOS 트랜지스터에 대해서는, A. Yagishita et al.의 논문("High Performance Damascene Metal Gate MOSFET's for 0.1㎛ Regime", IEEE Trans.on Electron Devices, Vol.47, No.5, p.1028, MAY 2000)에 상세한 기술이 있다. 본 실시예에서도, 마찬가지의 공정에 의해 메탈 다마신 게이트를 형성하고, 동시에 매우 미세한 지지빔 라인(80)를 실현하고 있다.

메탈 다마신 게이트 MOS 트랜지스터의 제조 공정과, 그와 동시에 행해지는 메탈 다마신 배선을 포함하는 지지빔 라인의 제조 공정을, 각각, 도 6, 도 7에 도시한다. 양 도면에서의 동일 부호의 단계는 동일한 제조 단계인 것을 나타내며, 동시에 진행한다.

도 6과 도 7의 차이는, 도 6이 MOS 트랜지스터의 제조 공정이기 때문에, 트랜지스터로서의 동작을 위해 p형 반도체층(14)에 소스, 드레인의 확산층(63, 64)을 형성하고, 반도체층(14) 상에 메탈 다마신 게이트(66)를 형성하고 있다. 한편, 도 7은 배선으로서의 제조 공정이기 때문에 소자 분리 영역인 STI(Shallow-Trench-Iso1ation) 영역(100) 상에 형성하며, 당연히 불순물층의 형성도 필요없다.

도 6, 도 7에서는 설명을 간단하게 하고 이해되기 쉽게, SOI 기판의 지지 기판(12)(도 2)을 생략하고, 산화 실리콘의 매립 절연층(13) 및, 그 위에 있는 반도체(SOI)층(14)을 도시할 것이며, 이하, 제조 공정을 설명한다.

단계 (a)는, 도 6에서는 SOI층(14)에 주지의 LSI 제조 공정인 소자 분리 절연 영역(100a), 게이트 산화막(101) 형성, MOS 트랜지스터 게이트의 도중 공정이 형성된 상태이다. 도 7에서는 지지빔 라인이 형성된다.

소자 분리를 위해 도 6의 단계 (a)에서는, MOS 트랜지스터 영역을 둘러싸 산 화 실리콘 절연층의 소자 분리 영역(STI 영역)(100a)을 STI 공정으로 만들고, 도 7의 단계 (a)에서는 전체 영역에 STI 공정을 행하여 산화 실리콘이 매립된 STI 영역(100)을 형성하고 있다.

M0S의 게이트에서는, 우선적으로, 산화 실리콘이나 산화 탄탈 등의 더미 산화막(101)을 형성하고, 더미 게이트로서, 예를 들면 폴리실리콘막(102)과 그 위에 질화실리콘막(103)을 퇴적하고, 포토레지스트(104)를 마스크로 한 RIE(Reactive-on-Etching) 등에 의해 에칭 가공하여 돌출부로 하고 있다.

단계 (b)에서는, 불순물 이온 주입에 의해, 더미 게이트에 대하여 자기 정합으로 LDD(Lightly-Doped-Drain) 확산층을 형성하고, 측벽(105)은, 예를 들면 질화실리콘막을 전면에 퇴적한 후에 RIE로 전면 에칭하여, 측벽을 남긴다고 하는 일반적인 공정으로 형성된다. 재차의 불순물 이온 주입에 의해 소스, 드레인을 위한 확산층(63, 64)을 측벽(105)에 대하여 자기 정합으로 형성하고 있다.

단계 (a)에서의 포토레지스트(104)는, LDD 확산층 형성의 전후 어느 어디에선가, 측벽(105)을 형성하기 전에 산소 애셔 등에 의해 제거되어 있다.

이 때 도 7의 단계 (b)의 지지빔 라인 형성으로, 불순물층 형성의 공정은 행해지지 않지만, 측벽(105)이 형성된다.

단계 (c)에서는, 메탈 다마신 공정을 위한 절연막 퇴적과 CMP(Chemical-Mechanical-polishing)에 의한 평탄화가 행해지고 있다.

우선, PMD막(Pre-Metal-Dielectric-film)(111)으로서, 예를 들면 TEOS를 소스로 한 CVD에 의해 산화 실리콘막이 퇴적되고, CMP에 의해 평탄화된다.

이 때, 측벽(105) 및 표면측의 더미 게이트(103)를 질화실리콘막에 의해 형성하고 있기 때문에, 이들이 CMP에서의 스토퍼로서 기능한다.

단계 (d)에서는, 더미 게이트(103, 102) 및 더미 산화막(101)을 순차적으로 제거한다. 질화실리콘을 포함하는 더미 게이트(103)를 핫 인산으로, 폴리실리콘을 포함하는 더미 게이트(102) 및 더미 산화막(101)의 일부는 CDE(Chemical-Dry-Etching)로 각각 제거한다. 이 때에는, 질화실리콘을 포함하는 측벽(105)이나 SOI 영역(14)이 에칭되지 않도록, 더미 산화막(101)의 두께의 설정이나 더미 게이트 제거 공정의 최적화가 이루어지는 것은 물론이다.

최종적으로는, 약간 남은 더미 산화막(101)을 예를 들면 희불산에 의해 제거한다.

이 때, 도 7의 단계 (d)에서는, STI 영역(100)이 약간 에칭된다.

단계 (e)에서는,게이트 절연막(106)으로서, 예를 들면, 산화 실리콘막이나 산화 탄탈막 등을 형성하고, 다마신 메탈(108)로부터의 확산을 방지하기 위한 배리어 메탈(107)로서 예를 들면, 질화 티탄막을 스퍼터나 CVD 등의 기술로 퇴적한 후에, 스퍼터나 CVD 등의 퇴적 기술에 의해 다마신 메탈(108)로서 예를 들면 알루미늄이나 텅스텐을 퇴적하고, 더미 게이트(102, 103)를 제거하여 형성된 홈을 완전하게 매립하고 있다.

단계 (f)는, 다마신 메탈(108) 및 게이트 이외의 영역의 배리어 메탈(107)을 CMP에 의해 평탄화 제거하고, 메탈 다마신 게이트(66)를 갖는 MOS 트랜지스터(61)와, 게이트와 유사한 구조의 지지빔 라인(80)의 기본 구조가 얻어진다.

도 7의 지지빔 라인의 후 공정인 단계 (g)∼(i)는 후술하는 홀(16)의 형성과 관련된다.

단계 (g)에서 이방성 에칭 RIE에 의해 질화실리콘의 측벽(105)을 마스크로 하여 양측의 PMD층(111), STI층(100) 및 매립 절연층(13)이 에칭된다.

또한 단계 (h)에서는, STI층(100) 및 매립 절연층(13)이 에칭되고, 외측에 절연층(85)(측벽(105)) 및 바닥부 절연층(86)(게이트 절연막(106))으로 피복된 U자형 도전체 라인 도전층(81)(배리어 메탈(107))과 U자형 홈 내에 충전된 금속부(82)(다마신 메탈(108))가 남는다. 이것이 지지빔 라인(80)으로 된다.

단계 (i)는 에칭 시에 동시에 다마신 메탈(108)을 에칭 제거하여 단면이 U자 형인 도전체 라인(81, 85 및 86)을 남긴 것으로, 지지빔 라인(80)의 변형으로서 얻을 수 있다.

다음에, 도 2에 의해, 적외선 검출 화소의 제조 방법에 대하여 설명한다.

이하, 도 2에 도시한 적외선 검출 화소의 제조 공정을, 홀 형성 전까지의 공정과, 홀 형성 공정으로 나누어 설명한다.

우선, 홀 형성 전까지의 공정에서는, 도 2에서 소자 주변 회로에서 사용되는 MOS 트랜지스터(61)의 단면 구조, 적외선 검출 화소(20) 및 지지빔 라인(80)을 병행하여 기재하고 있다. 이 지지빔 라인(80)이 MOS 트랜지스터의 게이트 전극(66)과 SOI층(14) 상에 동층으로 형성되는 것을 설명한다.

우선, 반도체 기판(11)으로서 단결정 실리콘 지지 기판(12) 상에 매립 실리콘 산화막층(13), 단결정 실리콘층(SOI층)(14)이 순차적으로 적층된, 소위 SOI 기 판을 준비한다.

일반적인 LSI 제조 공정에서의 소자 분리의 예로서 STI 공정을 행한다. 즉, 포토리소그래피 등의 기술을 이용하여 소자 분리 영역을 구획하고, 소자 분리 영역의 단결정 실리콘층(14)을, 예를 들면 RIE 등의 기술에 의해 에칭 제거한 후에, 소자 분리 실리콘 산화막(100)을 CVD 등의 기술에 의해 매립하고, CMP 등의 기술로 평탄화한다. 이 때, 지지빔 라인의 영역도 소자 분리 영역으로서 정의되며, 소자 분리 실리콘 산화막(STI층)(100)이 매립된다.

다음에, 적외선 검출 화소(20)는 도 1의 어드레스 회로(40, 50), 출력부(60), 정전류원(30) 등의 주변 회로에 사용하기 위한 메탈 다마신 게이트 MOS 트랜지스터(61) 및 지지빔 라인(80)과 함께 앞에서 설명한 방법으로 형성한다. 즉, SOI층(14) 내의 검출 화소가 구획된 영역은 p형 반도체이며, 여기에 n형 영역을 확산하여 복수의 pn 접합(22)을 형성한다.

다음에, SOI층 상에 배선 절연층(27)을 형성하고, 컨택트홀을 RIE 등에 의해 형성하며, 필요에 따라서 컨택트홀에 플러그(112)를 매립한다. 예를 들면, CVD에 의해 텅스텐막을 기판 전면에 퇴적하고, CMP를 행함으로써 플러그(112)의 매립이 가능하다. 도시하지 않지만, 게이트 전극(66) 및 지지빔 라인(80) 단부에 대해서도, 마찬가지로 컨택트홀이 형성되고 플러그(112)가 매립 형성되게 된다.

플러그 재료를 퇴적하기 전에, 필요에 따라서 예를 들면, 티탄이나, 질화티탄 혹은, 이들 적층막을 포함하는 배리어 메탈층(89)(도 8의 (c))을 컨택트홀내에 형성하는 것도 가능하다.

이어서 플러그와 접속되는 금속 배선부(26)를 형성한다. 금속 배선(26)은 예를 들면, 알루미늄 혹은 알루미늄 합금이며, 이것을 형성한 후에, MOS 트랜지스터 등의 패시베이션을 겸하는 적외선 흡수체층(23)을 형성한다. 도면에서는, 실리콘 산화막(24)과, 실리콘 질화막(25)을 적층 형성하고 있다.

또한, 주변 회로에서 이용되는 캐패시터(62)는, 메탈 다마신 게이트 MOS 트랜지스터(61) 및 지지빔 라인(80)과 동시에 동일한 공정으로 형성한다.

이 때문에, p형 SOI층(14)을 전극의 하나로 하고, 절연층(69) 상에 배리어 메탈층을 형성하고, 다마신 메탈층(70)을 다른 전극으로서 형성한 구조의 MOS 캐패시터가 얻어지고, SOI 기판 상에서 전기적으로 완전하게 분리된다.

이 구조는 금속층이 하나이기 때문에, 얇게 하는 것이 가능하며, 그 결과로서 센서 표면을 평탄으로 하였을 때의 적외선 검출부가 얇게 되고, 적외선 검출부의 열용량을 저감하여, 응답이 향상하여, 낮은 잔상화가 가능해진다.

다음에, 홀(16)을 형성하고, 홀 내에 적외선 검출 화소를 중공으로 유지하는 공정에 대하여 설명한다.

중공 유지를 위해 화소(20)를 남겨 홀(16)을 형성할 필요가 있기 때문에, 그것을 위한 홀(16)을 RIE에 의해 SOI층(14)측에 개구를 에칭으로 형성한다. 단결정 실리콘 지지 기판(12)이 노출할 때까지 SOI층(14) 및 매립 절연층(13)을 관통하여 에칭한다.

종래 예에서 나타낸 도 14에서는, 에칭 홀(201)의 형성은 리소그래피 등의 한계에 의해 그 미세화가 저지되고 있었지만, 도 2에 도시한 바와 같이, 본 실시예 의 구조에 따르면 대폭적인 미세화가 가능하고, 에칭 홀(16)은, 지지빔 라인(80)을 수용하도록 설계가 가능하다.

즉, 화소를 중공 배치하는 홀은 화소마다 형성되고, 사각형의 화소에 맞춰 약간 큰 사이즈의 개구를 갖는 홀로 한다. 화소의 4변에 프레임 형상의 개구부를 갖는 포토레지스트 마스크를 도포한다. 정확하게 마스크 개구부 아래에 지지빔 라인(80)이 배치되도록 레이아웃한다. 이방성 에칭에 의해, 지지빔 라인(80)으로부터 기판 표면측의 적외선 흡수층(25, 24)은 전부 에칭되며, 그 후, 지지빔 라인(80)을 남겨, 자기 정합으로 STI 영역(100)의 에칭이 지지 기판(12)이 노출될 때까지 진행한다. 도 7의 단계 (g)는 이 공정으로 행해진다.

이러한 구조가 가능한 것은, 지지 기판(12)의 실리콘 에칭에서의 에칭제에 대하여, 측벽의 질화실리콘의 에칭 내성이 높은 것에 따른 것이다.

다음에, 중공 구조 형성을 위한, 실리콘 이방성 에칭을 행한다. 단결정 실리콘의 이방성 에칭제로서, 예를 들면 TMAH(Tetra-Methyl-Ammonium-Hydroxide) 등의 약액을 이용한 단결정 실리콘의 이방성 에칭을 행함으로써, 화소의 바닥부가 패여 단결정 실리콘 지지 기판(12) 내부에 홀(16)이 형성되고, 블록 형상의 화소(20)는 지지빔 라인(80)에 현수된다.

마지막으로, 도 7의 단계 (h)에서 도시한 바와 같이 지지빔 라인(80)의 하부에 남은 STI 영역(100)을 제거하기 위해, 알루미늄과의 선택비가 높은 산화 실리콘의 에칭제를 이용하여, 산화 실리콘의 에칭을 행한다.

지지빔 라인(80)의 폭은, MOS 트랜지스터의 메탈 다마신 게이트와 동일 구조 로 할 수 있기 때문에, 대폭 미세화되어 있으며, 예를 들면 메탈 다마신 게이트 길이로서 0.17μ, 측벽 폭으로서 0.03μ정도로 하였을 때, 그 폭은, 0.23μ으로 간단히 에칭으로 얻는 것이 가능하며, 도 4에 도시한 직선의 지지빔 라인 구조를 얻는 것이 가능하다.

이 때의 에칭제로서는, 알루미늄과의 에칭 선택비가 큰, 아세트산과 불화암모늄의 혼합액을 이용하는 것이 바람직하다.

또한, 초고감도화를 위해 지지빔 라인(80)을 제3 실시예(도 9)와 같이 이중 나선으로 설계하는 경우에는, 지지빔 라인(80) 하부의 STI 영역(100)을 완전하게 에칭하지 않고 남기는 것도 가능하다. 그 경우에도, STI 영역의 재료인 산화 실리콘막의 열전도 계수는 15[W/m/K] 정도이고, 적외선 검출부(20)를 지지하기 위한 기계적 강도와의 균형을 고려하여, 그 목적에 따라서 자유롭게 또한 최적으로 설계하는 것이 가능하다.

지지빔 라인의 단면적은, 대폭 저감되어 있으며, 열전도의 대폭적인 저하에 의한 대폭적인 고감도화가 가능하다. 본 구조에 따르면, 에칭 홀(16) 형성을 위한 리소그래피의 가공 한계에 의한 미세화의 한계를 넘어, 지지빔 라인의 폭을 가늘게 할 수 있을 뿐만 아니라, 사실 상, 열전도는 지지빔 라인만에 의해서 지배되는 레벨로 저감된다. 이와 동시에, MOS 트랜지스터의 게이트 전극과 동층에서 형성한다는 것은, 매우 미세한 가공이 가능한 것으로도 되어, 그 결과, 열 전달이 저감하여 고감도화가 도모된다.

구체적으로는, 충전 금속(다마신 메탈)으로서 열전도 계수가 73[W/m/K]인 텅 스텐을 이용하고, U자형 도전체 라인(배리어 메탈)으로서 열전도 계수가 21[W/m/K]의 질화 티탄을 이용하며, 또한 외측 절연층(측벽)으로서 열전도 계수가 15[W/m/K]의 질화실리콘을 이용하여, 다마신 메탈이 폭 0.15μ, 배리어 메탈 두께가 0.01μ, 측벽 폭이 편측 0.03μ으로서 계산하면, 단위 길이당 열전도율은, 1.15×10^-12[W·m/K]이고, 도 14에 도시한 일반적인 지지빔 라인의 열전도율이 1×10^-7[W/K]이기 때문에, 본 실시예의 지지빔 라인의 길이는 3.2μ으로 짧게 된다.

그 결과, 직선적인 지지빔 라인(80)을 실현할 수 있으며, 그 결과로서 화소에 차지하는 적외선 검출부(20)의 면적인 개구율이 대폭 향상되게도 된다.

또한, 도 4에 도시한 지지빔 라인이 U 자형 구조이면, 기계적인 강도, 안정성은 대폭 향상하게 되는 것은 분명하다.

또한, 다마신 메탈로서 알루미늄이나 텅스텐 등의 저전기 저항 재료를 이용하고 있기 때문에, 지지빔 라인의 전기 저항에 기인한 열 잡음을 억제 가능하며, 고감도화가 도모된다. 또한 한쌍의 지지빔 라인으로 적외선 검출 화소를 지지하는 것이, 불안정한 경우에는, 3개 이상의 지지빔 라인을 설치할 수 있다.

또한, 미세한 메탈 다마신 게이트 MOS 트랜지스터를 주변 회로에 이용함으로써, 칩 전체의 면적도 축소되어, 그 결과로서, 저비용화의 효과도 있다.

다음에 본 발명의 제2 실시예에 따른 적외선 검출 센서에 대하여 설명한다.

도 8은, 본 발명의 제2 실시예에 따르는 적외선 검출 화소부를 나타낸다. 또, 제1 실시예와 공통의 숫자 부분은 동일 또는 유사한 부분을 나타낸다.

도 2에 도시한 제1 실시예에 대하여 지지빔 라인(80a)의 단면 구조를 확대한 도 8의 (b)에 도시한 바와 같이, 도 7의 단계(I)의 구조이며, 지지빔 라인(80)으로부터 다마신 메탈(108)을 제거한 구조로 되어 있다.

또한, 도 8의 (a)의 표면 레이아웃에는, 지지빔 라인(80a)이 직선 형상으로 형성되며, 또한 길이가 대폭 단축되어 있는 것이 나타나 있다.

즉, 본 실시예에서는, 지지빔 라인(80a)에서의 열전도를 지배하는 다마신 메탈(108)을 제거한 구조에 의해, 지지빔 라인(80a)의 단위 길이당 열전도율을, 더욱 대폭 저감함으로써, 고감도화와, 구조의 간소화를 가능하게 한 것이다.

그 제조 방법은, 제1 실시예와 거의 동일하며, 기본적으로는 다마신 메탈(108)을 제거하는 공정이 부가되는 것 뿐이다.

특히, 다마신 메탈(108)로서 알루미늄을 이용한 경우에는, 도 7의 단계 (i)에 도시한 바와 같이, 지지 기판(6)을 에칭하여 홀(16)을 형성하는 공정에서, 실리콘 에칭제인 TMAH에 의해 다마신 메탈이 에칭되게 되어, 부가적인 공정은 발생되지 않는다.

단, 도 8의 (c)에 도시한 바와 같이, 지지빔 라인의 U자형 도전 라인 내측에 공간이 있기 때문에, 지지빔 라인에 대한 적외선 검출 화소 내부의 배선(26), 수직 신호선(31) 혹은 수평선 선택선(41)의 컨택트 부분(74 내지 77)에 관하여, 부가적인 구조와 부가적인 공정이 필요해진다.

구체적으로는, 화소 배선(26)과 지지빔 라인(80a)와의 컨택트부에서는, 다마신 메탈이 없는 U자 형상부의 상면을 완전하게 메탈층(89)으로 커버하는 것이 필요 하여, 이것이 부가적인 구조이며, 부가적인 공정으로 된다.

제1 실시예와 마찬가지의 치수, 파라미터를 이용하면, 본 실시예에서의 지지빔 라인의 단위 길이당 열전도율은, 1.6×10^-13[W·m/K]으로까지 대폭 저감된다. 지지빔 라인의 길이는 제1 실시예보다도 짧아 검출 화소벽으로부터 홀벽까지의 열 전달을 더욱 줄일 수 있다.

제2 실시예에서는 다마신 메탈이 없는 지지빔 라인이며, U자형 도전 라인이 전류로가 된다. 이 경우, 기계적 강도를 고려하여 지지빔 라인(11) 바닥부에 STI 영역을 남기는 것도 가능하며, 그 경우에도, 감도와 기계적 강도와의 균형을 고려한 후에, 그 목적에 따라서 자유 또한 최적의 설계가 가능하다.

도 9에 제3 실시예를 나타낸다. 또, 제1 실시예와 동일한 부호의 부분은 동일 부분을 나타낸다.

도 9의 (a)에 도시한 바와 같이, 한쌍의 지지빔 라인(80b)은 한쪽은 수직 신호선에, 다른 쪽은 수평 어드레스선에 접속된다. 이들 지지빔 라인은 각각, 사각형의 적외선 검출 화소(20)의 2변에 따라서 이중 나선 형상으로 연장되며, 홀벽(18)측의 배선 컨택트부에 접속된다. 도 9의 (b)와 같이 지지빔 라인(80b)은 외측 절연층(측벽)을 구비하고 있지 않으며, U자 형상 도전 라인(81), 바닥부 절연층(86) 및 충전 금속(82)을 포함한다.

이러한 나선 패턴의 지지빔 라인(80b)은 열 전달 패스를 길게 할 수 있기 때문에, 초고감도 센서에 적합하다. U자형 도전 라인 내의 충전 금속(82)은 지지빔 라인의 기계적 강도 및 저전기 저항화에 기여하며, 나선 패턴 구조에 적합하다.

도 10에 제4 실시예를 나타낸다. 또, 제1 실시예와 동일한 부호의 부분은 동일 또는 유사한 부분을 나타낸다.

지지빔 라인(80c)은 U자 형상 도전층(84)과 그 바닥부에 배치된 바닥부 절연층(86)을 포함하며, 직선적으로 연장되어 있다. 충전 금속은 없다.

이와 같이 제3 및 제4 실시예는 제1 및 제2 실시예와 거의 마찬가지의 화소 구조를 갖지만, 지지빔 라인(80b, 80c)에 외측 절연층(측벽)(85)이 존재하지 않는 구조인 것이 특징이다.

이 구조를 얻기 위한 제조 방법은, 각각 제1 또는 제2 실시예에서, 홀(16) 형성에서의 에칭 조건을 조정하는 것만으로 실시할 수 있어, 사실 상의 공정을 부가할 필요는 없다.

즉, 홀(16)의 에칭 가공에서, 산화 실리콘막과, 질화실리콘막의 선택비가 낮은 에칭 조건을 이용함으로써 질화실리콘의 외측 절연층을 에칭하여, 도 9, 도 10의 구조를 얻을 수 있다.

제1 및 제2 실시예와 마찬가지의 파라미터를 이용하면, 제3 실시예는 제1 실시예와 거의 동일한 결과이지만, 제4 실시예에서의 지지빔 라인의 단위 길이당 열전도율은, 7.3×10^-14[W·m/K]로까지 대폭 저감된다.

따라서, 도 14와 같은 지지빔 라인의 열전도율인 1×10^-7[W/K]로 소기의 특성을 얻는다고 한다면, 동일한 특성을 얻기 위해, 본 실시예의 지지빔 라인의 길이는 불과 1.5μ로 충분하여, 도 14의 구조의 길이의 약 1/50로 단축하는 것이 가능해진다.

그 결과, 제4 실시예에 도시한 바와 같은 지지 다리를 겸하는 지지빔 라인(80c)은 직선으로 형성하는 것이 실현 가능하며, 그 결과로서 화소에 차지하는 적외선 검출부(20)의 면적의 비로서 정의되는 개구율을 대폭 향상하는 것으로도 된다. 이에 따라 상술한 광학적인 고감도화라는 효과를 얻는 것도 가능해진다.

또한, 제4 실시예의 지지빔 라인은 직선 패턴이기 때문에, 제1 및 제2 실시예와 마찬가지로 기계적인 강도, 안정성은 대폭 향상한다.

반대로, 도 14의 나선 패턴 지지 구조에 대하여 본 실시예의 지지빔 라인을 적용하면, 감도는 약 50배로 고감도화하게 된다.

물론, 이 경우에도, 도 7의 (g)에 도시한 바와 같이 지지빔 라인(80c) 바닥부에 STI 영역(100)을 남기는 것도 가능하고, 그 경우는 열 전달이 증가한다. 그러나, 감도와 기계적 강도와의 균형을 고려한 후에, 그 목적에 따라서 자유롭고 또한 최적의 설계가 가능하다.

다음에 본 발명의 제5 실시예에 대하여 도 11에 의해 설명한다. 또, 제1 실시예와 동일 부호의 부분은 동일 또는 유사한 부분을 나타낸다.

도 11의 (a)와 같이, 적외선 검출 화소(20)의 바닥부에, SOI 기판의 매립 산화막(13)이 존재하지 않고, 홀 바닥부벽(17)에 화소의 SOI층(14) 저면(19)이 직접 대면하여, 노출되어 있다. 그 밖에는 제1 실시예와 마찬가지의 구조이다. 또한 지지빔 라인(80d)은 도 1의 (b)와 같이 제1 실시예와 동일한 구조이다.

제5 실시예의 구조를 실현하기 위한 공정은, 각각 제1 실시예와 기본적으로 동일하다. 유일하게 다른 것은 매립 산화막층(13)의 제거로서, 지지 기판(11)의 에칭 후에 지지빔 라인(80d)의 바닥부의 STI부(100)(도 7의 (g))의 산화 실리콘의 에칭하는 시간을 연장함으로써 가능하다.

이 구조에 따르면, 화소(20)의 이면(19)으로부터의 복사에 의한 열 수송이 억제되고, 지지빔 라인의 미세화에 따른 고감도화의 한계를, 보다 고감도측으로 시프트시키는 것이 가능해진다.

그 이유는 이하와 같다.

도 14의 종래 구조 및, 제1 내지 제3 실시예의 구조에 따르면, 적외선 검출 화소의 저면에는, 매립 절연층인 실리콘 산화막(13)이 형성되어 있다. 그런데, 이미 설명한 바와 같이, 실리콘 산화막은, 도 5의 (b), (c)에 도시한 바와 같이 Si-O 결합의 존재에 기인한 10㎛ 대에서의 흡수를 나타낸다. 이것은 10㎛ 대의 복사율이 높은 것이 틀림없으며, 입사 적외선에 의해 상승한 화소(20)의 온도가, 이들 저면의 실리콘 산화막에서의 복사에 의한 열 수송에 의해 저하하게 된다.

지지 구조의 미세화에 의해, 지지 구조의 열 컨덕턴스는 10^-7[W/m/K] 정도의 값이 실현되어 있지만, 본 발명에 의해, 상기한 열컨덕턴스가 10^-8[W/m/K] 정도가 된 경우에는, 앞에서 설명한 이면으로부터의 복사에 의한 열 수송이 지배적으로 되어, 고감도화의 한계가 발생된다.

이것에 대하여, 제5 실시예의 구조에서는, 센서부(19)의 이면의 대부분에서, 단결정 실리콘의 SOI층(14)이 노출되어 있다. 단결정 실리콘은, 매우 저불순물이기 때문에, Si-0에 기인한 적외선의 흡수 피크를 나타내지 않고, 따라서, 복사율도 매우 낮다.

즉, 본 실시예에 따르면, 지지빔 라인의 미세화 추세에서의 고감도화의 한계를, 더욱 고감도화하는 것이 가능해진다.

또, 본 실시예에서, 지지빔 라인을 도 8 내지 도 10의 구조로 할 수 있다.

이상 설명한 실시예는 어느 것이나, 복수의 적외선 검출 화소를 2차원적으로 매트릭스 어레이 형상으로 배치하여 구성된 적외선 센서 장치이지만, 물론 적외선 검출 화소를 1차원적으로 배열한 1차원 센서나, 어레이 형상으로 배치되지 않은 단일의 적외선 센서에 적용하여도, 마찬가지의 효과가 얻어진다.

또한, 본 발명의 변형으로서 도 12에 도시한 바와 같이, 적외선 흡수층(23a)을 적외선 검출 화소(20) 상에 이것보다도 넓은 면적의 우산 형상으로 형성하는 것도 포함한다. 이 우산 형상 흡수층(122)은 일례로서 기초층에 반사층(120)과 절연층(121)의 중간층의 적층 구조이다. 이와 같이, 넓은 면적으로 함으로써, 화소(20)의 개우율이 향상된다.

마찬가지로, 도 13에 도시한 바와 같은 측면 구조의 pn 접합(22a)을 배선(26a)으로 직렬 접속한 열전 변환부에 이용한 적외선 검출 화소에 대해서도, 본 발명의 각 실시예의 지지빔 라인(80e)을 적용할 수 있다.

또한, 본 발명은, 열전 변환 수단으로서 pn 접합을 이용하는 것에 한정되는 것이 아니라, 예를 들면, 적외선 검출부에서의 열전 변환 수단으로서 볼로미터 등 을 이용한 경우에도, 그 미세 가공성이나, 공정 단축 효과에 의한, 고감도화 및 저비용화의 효과를 마찬가지로 얻을 수 있다.

그 밖에, 본 발명의 요지를 일탈하지 않는 범위에서, 다양한 변형 실시가 가능하다.

본 발명에 따르면, 고감도로 저비용의 비냉각 적외선 센서를 얻을 수 있다.

Claims (25)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 삭제
7. 일주면에 홀을 형성하는 벽부를 갖는 반도체 기판과,

   상기 기판의 일주면측에 있어서 적외선을 흡수하여 열로 변환하는 적외선 흡수부와 생성된 열을 전기 신호로 변환하는 열전 변환부를 포함하며, 상기 홀 내에 배치된 복수의 적외선 검출 화소와,

   상기 기판의 일주면에 배치되고, 상기 적외선 검출 화소로부터 전기 신호를 추출하는 반도체 주변 회로-상기 반도체 주변 회로는 적어도 소스, 드레인 방향의 단면이 U자 형상인 도전체와 이 도전체 내에 충전된 금속을 구비하는 게이트를 갖는 MOS 트랜지스터를 포함함- 와,

   상기 적외선 검출 화소와 상기 홀을 형성하는 벽부 사이에 걸쳐 상기 적외선 검출 화소를 상기 홀 내에 상기 벽부에 비접촉으로 부양시켜 지지하며, 상기 반도 체 주변 회로에 전기적으로 접속하는 지지빔 라인

   을 포함하며, 상기 지지빔 라인은 적어도 단면이 U자 형상인 도전체를 포함하며, 상기 MOS 트랜지스터의 게이트의 U자 형상의 도전체와 동일층에 형성되어 있는 것을 특징으로 하는 적외선 센서 장치.
8. 반도체 지지 기판과 이 위에 절연층과 반도체층을 적층하고, 상기 반도체층측의 주면에 형성된 복수의 홀을 상기 반도체층과 상기 절연층을 관통하여 상기한 반도체 지지 기판에 도달하도록 형성한 반도체 기판과,

   상기 반도체 기판의 상기 주면측에 있어서 적외선을 흡수하여 열로 변환하는 적외선 흡수부와 생성된 열을 전기 신호로 변환하는 열전 변환부를 포함하며, 상기 홀마다 배치된 복수의 적외선 검출 화소와,

   상기 반도체층에 형성되고, 상기 적외선 검출 화소를 구동하여 상기 전기 신호를 추출하며, 적어도 상기 주면 상에 형성된 메탈 다마신 게이트를 갖는 MOS 트랜지스터를 포함하는 반도체 주변 회로와,

   상기 적외선 검출 화소의 벽부와 상기 반도체 기판의 상기 홀을 형성하는 벽부 사이에 걸쳐 상기 적외선 검출 화소를 상기 홀 내에 부양시켜 지지하며, 상기 반도체 주변 회로에 전기적으로 접속함과 함께 상기 주면 상에 상기 메탈 다마신 게이트와 동일층에 배치된 메탈 다마신 지지빔 라인

   를 포함하는 적외선 센서 장치.
9. 반도체 지지 기판과 이 위에 절연 층과 반도체 층을 적층하여, 이 반도체층측의 주면에 형성된 복수의 홀을 상기 반도체층과 상기 절연층을 관통하여 상기 반도체 지지 기판에 도달하도록 형성한 반도체 기판과,

   상기 반도체 기판의 상기 주면측에 있어서 적외선을 흡수하여 열로 변환하는 적외선 흡수부와 생성된 열을 전기 신호로 변환하는 열전 변환부를 포함하며, 상기 홀마다 배치되고 매트릭스 형상으로 배열되어 수평 배선 및 수직 배선에 접속된 복수의 적외선 검출 화소와,

   상기 반도체층에 형성되며, 상기 수평 배선에 접속되고 상기 적외선 검출 화소로부터의 상기 신호를 판독하기 위한 상기 적외선 검출 화소를 선택하는 화소 선택 회로와, 상기 수직 배선에 접속되며 상기 화소 선택 회로에 의해 선택된 상기 적외선 검출 화소로부터의 신호를 판독하기 위한 화소 신호 판독 회로와, 상기 판독 회로에 의해 판독된 상기 신호를 출력하는 출력 회로를 포함하고, 적어도 일부가 상기 주면 상에 형성된 메탈 다마신 게이트를 갖는 MOS 트랜지스터를 포함하는 반도체 주변 회로와,

   상기 적외선 검출 화소와 상기 홀을 형성하는 상기 반도체 기판의 벽부 단부 사이에 걸쳐 상기 적외선 검출 화소를 상기 홀 내에 부양시켜 지지하며, 수평 배선 또는 수직 배선에 접속하는, 상기 주면 상에 상기 메탈 다마신 게이트와 동일층에배치된 메탈 다마신 지지빔 라인

   을 포함하는 적외선 센서 장치.
10. 제9항에 있어서,

    상기 지지 빔 라인이 상기 적외선 검출 화소의 배선과 상기 수평 배선 및 수직 배선보다도 하층에 배치되는 적외선 센서 장치.
11. 제7항, 제8항 및 제9항 중 어느 한 항에 있어서,

    상기 지지 빔 라인이 직선인 적외선 센서 장치.
12. 제7항, 제8항 및 제9항 중 어느 한 항에 있어서,

    상기 적외선 검출 화소의 열전 변환부가 pn 접합을 갖는 반도체 기판인 적외선 센서 장치.
13. 제7항, 제8항 및 제9항 중 어느 한 항에 있어서,

    상기 적외선 흡수부는 실리콘 산화막과 그 위에 적층된 실리콘 질화막을 포함하는 적외선 센서 장치.
14. 제8항 또는 제9항에 있어서,

    상기 반도체 주변 회로는 MOS 캐패시터를 갖고, 상기 MOS 트랜지스터의 메탈 다마신 게이트 및 상기 지지빔 라인와 동층에 상기 반도체 기판의 일주면에 형성되는 적외선 센서 장치.
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 적외선 센서의 제조 방법에 있어서,

    단결정 실리콘으로 만들어진 지지 멤버, 상기 지지 멤버 상에 형성된 산화 실리콘으로 만들어진 제1 층, 및 상기 제1 층 상에 형성된 단결정 실리콘으로 만들어진 제2 층을 포함하는 기판을 준비하는 단계;

    상기 제2 층 위로 상기 기판 내에 산화 실리콘층을 매립하는 단계;

    적외선 검출 픽셀 - 상기 적외선 검출 픽셀은 열을 전기 신호로 변환하는 기능을 가짐 - 을 상기 제2 층 내에 형성하는 단계;

    주변 회로의 MOS 트랜지스터의 게이트 전극 - 상기 게이트 전극은 U자 형상 단면부의 전기 도체를 가짐 - 을 상기 제2 층 상에 형성하는 단계 동안, 상기 산화 실리콘층 상에 U자 형상 전기 도체를 포함하는 지지 빔 라인을 형성하는 단계;

    적외선 흡수층 - 상기 적외선 흡수층은 적외선 광선(infrared ray)을 열로 변환하는 기능을 가짐 - 을 상기 제2 층 상에 형성하는 단계; 및

    상기 제2 층을 에칭하여 상기 기판의 상기 적외선 검출 픽셀을 격리(isolation)시키기 위한 홀을 형성하고, 상기 홀 내에 상기 적외선 검출 픽셀을 상기 지지 빔 라인으로 매다는 단계

    를 포함하는 것을 특징으로 하는 적외선 센서의 제조 방법.
20. 제19항에 있어서,

    상기 지지 빔 라인은 질화 티타늄(titanium nitride)으로 만들어지는 것을 특징으로 하는 적외선 센서의 제조 방법.
21. 제19항에 있어서,

    상기 지지 빔 라인은 절연 층(insulating layer)을 가지는 것을 특징으로 하는 적외선 센서의 제조 방법.
22. 제21항에 있어서,

    상기 절연 층은 질화 실리콘(silicon nitride)으로 만들어지는 것을 특징으로 하는 적외선 센서의 제조 방법.
23. 제19항에 있어서,

    상기 지지 빔 라인은 금속 멤버를 가지는 것을 특징으로 하는 적외선 센서의 제조 방법.
24. 제19항에 있어서,

    상기 MOS 트랜지스터는 상기 적외선 검출 픽셀로부터의 전기 신호를 독출하는 것을 특징으로 하는 적외선 센서의 제조 방법.
25. 제19항에 있어서,

    상기 적외선 검출 픽셀은 pn 접합(pn junction)인 것을 특징으로 하는 적외선 센서의 제조 방법.

Images