KR100532403B1

KR100532403B1 - 광디스크 재생 시스템의 데이터 복원장치 및 비대칭 보정장치

Info

Publication number: KR100532403B1
Application number: KR10-1999-0022706A
Authority: KR
Inventors: 김일권
Original assignee: 삼성전자주식회사
Priority date: 1998-07-16
Filing date: 1999-06-17
Publication date: 2005-11-30
Also published as: KR20000011313A; US6483793B1

Abstract

광디스크 재생 시스템의 데이터 복원장치 및 비대칭 보정장치가 공개된다. 디스크로부터 독출된 RF신호로부터 디스크에 기록된 데이터를 복원하기 위한 광디스크 재생 시스템의 데이터 복원장치는 샘플링 클럭신호에 응답하여 RF신호를 디지털 변환하고, 디지털 변환된 신호를 디지털 RF신호로서 발생하는 아날로그/디지털 변환기, 비터비 디코딩 방식에 의해 디지털 RF신호를 디코딩하고, 디코딩된 비트열을 복원된 데이터로서 발생하는 비터비 디코더, 기준전압 부근에서 발생되는 연속되는 소정개수의 디지털 RF신호를 가산하여 가산된 결과를 RF 신호와 샘플링 클럭신호간의 위상오차로서 구하고, 위상오차에 상응하는 제어전압을 발생하는 적응형 위상보정부 및 제어 전압에 상응하여 샘플링 클럭신호의 주파수를 가변시켜 위상보정된 샘플링 클럭신호를 발생하는 전압 제어 발진기를 구비하는 것을 특징으로 하고, RF 신호가 디지털 변환된 디지털 RF신호가 기준전압을 지날때, 그 전/후값을 가산하여 위상오차 및 기준전압 오차를 정확히 추출하고, 이에 따라 위상 및 기준전압을 보정하므로 정확한 데이터를 복원할 수 있으며, 어떤 배속에도 관계없는 컷오프 주파수를 갖는 디지털 필터를 사용하므로 필터의 구현 및 제어가 간단하다는 효과가 있다.

Description

광디스크 재생 시스템의 데이터 복원장치 및 비대칭 보정장치{Data recovery appratus in optical disk reproducing system and apparatus for compensating asymmetry}

본 발명은 컴팩트 디스크 플레이어(CDP:Compact Disk Player) 또는 디지탈 비디오 디스크(DVD:Digital Video Disk 또는 Digital Versatile Disk) 플레이어와 같은 광디스크 재생 시스템에 관한 것으로서, 특히 광디스크로부터 독출된 RF(Radio Frequency)신호로부터 광디스크에 기록된 데이터를 복원하기 위한 광디스크 재생 시스템의 데이타 복원 장치에 관한 것이다.

광디스크 재생 시스템은 광다이오드등으로 구성된 픽업회로에 의해 광디스크에 가공된 피트(PIT)의 유/무에 따라 반사되는 광신호를 픽업하여 RF신호를 발생하고, RF신호가 기준전압(Vref)보다 높거나 낮음에 따라 "1" 또는 "0"의 데이터열로 디코딩한다. 디코딩된 데이터열은 이.에프.엠(Eight-to-Fourteen Modulation; 이하, EFM라함) 복조되어 유효한 8비트의 데이터로 복원된다.

이와같은 광디스크 재생 시스템에서 디스크 표면에 가공된 피트의 길이는 데이터를 구분하는 요소가 된다. 그러나, 회전하는 디스크에서 피트의 길이는 그 회전속도에 가변적인 반응을 보인다. 즉, 동일한 피트의 길이라도 회전속도가 빠르면 빠를수록 짧은 것처럼 복원된다. 이러한 문제를 해결하기 위해 RF신호로부터 데이터를 복원하기 위해 사용되는 재생 클럭신호는 RF신호에 동기되어야 한다. 즉, 가변속도 또는 부정확한 속도로 회전하는 구간에서도 재생 클럭신호의 주파수와 위상이 RF신호에 동기됨으로 정확한 데이터가 복원되도록 하며, 이처럼 재생 클럭신호의 주파수/위상을 RF신호에 동기시키기 위해 위상 동기 루프가 이용되며, 종래에는 주로 아날로그 방식의 위상동기 루프가 이용되었다.

한편, CDP의 경우 재생 클럭신호(혹은 채널비트 클럭신호)는 4.3218MHz이고, DVDP는 26.16MHz이다. 즉, 1배속 재생시 RF신호에 재생 클럭신호가 동기되도록 하면 원하는 데이터열이 얻어질 수 있다. 그러나, 점차 데이터 전송률이 빨라지고 디스크의 회전속도 제어방식도 CLV(Constant Linear Velocity)에서 CAV(Constant Angular Velocity)로 변천함에 따라 재생 클럭신호의 주파수/위상 제어는 더욱 정교하게 수행되어야 할 필요성이 대두된다. 또한, 종래의 위상동기 루프를 이용한 경우, 재생 클럭신호의 위상을 제어함에 있어 주파수를 고정하고 위상을 제어하는 것이 아니고 순간적으로 주파수를 변경하여 위상을 동기시키는 방법을 쓰고있기 때문에, 위상제어시 주파수 성분이 불안정하게 되는 문제점이 발생한다.

최근에 광 디스크의 회전 속도가 배가됨에 따라 디스크의 회전속도에 따른 데이터의 복원능력과 RF신호의 불안정한 상태 및 왜율에 의한 데이터의 복원능력이 광디스크 재생 시스템의 성능을 좌우하는 주된 요소로 등장하게 되었다. 즉, 하나의 광디스크 재생 시스템으로 다양한 배속의 디스크에 기록된 데이터가 정확히 복원될 수 있어야 하며, 주파수/위상오차 또는 기준전압 오차로 인하여 RF신호가 불안정하여도 이를 보정하여 정확한 데이터를 복원할 수 있어야 한다. 그러나, 기존의 아날로그 방식에서는 각 배속에 상응하는 컷오프 주파수를 갖는 필터들이 필요하며, 이를 제어하기 위해 별도의 회로가 필요하게 된다. 또한, 아날로그 방식의 시스템에서는 광 디스크 종류의 다양성, 광 디스크 제조 공정의 상이 및 기록 매체인 광디스크의 불안정성에 상응하여 가변적으로 데이타를 복원시킬 수 없어 데이타가 유실될 수 있다.

특히, 고속 전송과 고 밀도화가 더욱 요구되면서 아날로그 방식에 의해서 데이타를 복원할 경우 신호와 신호간의 간섭 현상에 의해 데이타 복원 능력이 더욱 저하될 수 있는 문제점이 있다.

본 발명이 이루고자 하는 기술적 과제는, 디스크로부터 독출된 RF신호로부터 데이터를 복원시 재생 클럭신호와 RF신호간의 주파수/위상 오차를 디지털적으로 계산하고, 이를 보정하여 정확한 데이터를 복원할 수 있는 광디스크 재생 시스템의 데이타 복원 장치를 제공하는 데 있다.

본 발명이 이루고자 하는 다른 기술적 과제는 디스크로부터 독출된 RF신호의 비대칭성을 디지털적으로 보정하여 정확한 데이터를 복원할 수 있는 광디스크 재생 시스템의 데이터 복원장치를 제공하는 데 있다.

본 발명이 이루고자 하는 또 다른 기술적 과제는 아날로그 신호의 비대칭성을 디지털적으로 정확히 보정하기 위한 비대칭 보정장치를 제공하는 데 있다.

상기 과제를 이루기 위해, 디스크로부터 독출된 RF신호로부터 상기 디스크에 기록된 데이터를 복원하기 위한 본 발명에 따른 광 디스크 재생 시스템의 데이터 복원장치는 샘플링 클럭신호에 응답하여 RF신호를 디지털 변환하고, 디지털 변환된 신호를 디지털 RF신호로서 발생하는 아날로그/디지털 변환기, 비터비 디코딩 방식에 의해 디지털 RF신호를 디코딩하고, 디코딩된 비트열을 복원된 데이터로서 발생하는 비터비 디코더, 기준전압 부근에서 발생되는 연속되는 소정개수의 디지털 RF신호를 가산하여 가산된 결과를 RF 신호와 샘플링 클럭신호간의 위상오차로서 구하고, 위상오차에 상응하는 제어전압을 발생하는 적응형 위상보정부 및 제어 전압에 상응하여 샘플링 클럭신호의 주파수를 가변시켜 위상보정된 샘플링 클럭신호를 발생하는 전압 제어 발진기를 구비하는 것이 바람직하다.

상기 과제를 이루기 위해, 광디스크로부터 독출된 RF신호로부터 광디스크에 기록된 데이터를 복원하기 위한 본 발명에 따른 광디스크 재생 시스템의 데이터 복원장치는 샘플링 클럭신호에 응답하여 RF신호를 디지털 변환하고, 변환된 신호를 디지털 RF신호로서 발생하는 아날로그/디지털 변환기, 디지털 RF신호를 받아들여, 디지털 RF신호가 기준전압을 지나는 에지를 검출하여 에지 검출신호로서 발생하는 에지 검출부, 디지털 RF신호와 상기 샘플링 클럭신호간의 주파수 오차를 검출하고, 검출된 주파수 오차에 따라 샘플링 클럭신호의 주파수를 보정하는 제어전압을 발생하고, 샘플링 클럭신호와 디지털 RF신호의 주파수가 동기되면 제어전압을 록시키는 주파수오차 보정부, 샘플링 클럭신호의 위상이 RF신호의 위상보다 느린가 또는 빠른가에 따른 부호를 갖는 위상오차를 구하고, 디지털 RF신호가 증가함수인가 또는 감소함수인가에 따라 디지털 RF신호에서 위상오차를 가/감산하여 위상보정된 디지털 RF신호를 발생하는 위상오차 보정부 및 비터비 디코딩 방식에 의해, 위상오차 보정부에서 발생되는 위상보정된 디지털 RF신호를 디코딩하고, 디코딩된 비트열을 복원된 데이터로서 발생하는 비터비 디코더를 구비하는 것이 바람직하다.

상기 과제를 이루기 위해, 광디스크로부터 독출된 RF신호로부터 광디스크에 기록된 데이터를 복원하기 위한 본 발명에 따른 광디스크 재생 시스템의 데이터 복원장치에 있어서, 샘플링 클럭신호에 응답하여 상기 RF신호를 디지털 변환하고, 변환된 신호를 디지털 RF신호로서 발생하는 아날로그/디지털 변환기, 디지털 RF신호를 받아들여, 디지털 RF신호가 기준전압을 지나는 에지를 검출하여 에지 검출신호로서 발생하는 에지 검출부, 소정 기간을 주기로 최장듀티를 갖는 디지털 RF신호가 입력되는 동안, 에지 검출신호가 디세이블되는 구간에서는 샘플링 클럭신호에 응답하여 K를 누산하고, 에지 검출신호가 인에이블되는 구간에서는 샘플링 클럭신호에 응답하여 디지털 RF신호를 누산하여 최장듀티 계수값을 카운트하고, 최장듀티 계수값과 기준 계수값을 비교하고, 비교된 결과에 따라 샘플링 클럭신호의 주파수를 보정하는 제어전압을 발생하고, 샘플링 클럭신호가 RF신호의 주파수와 동기되면 제어전압을 록(lock)시키는 주파수오차 보정부, 샘플링 클럭신호의 위상이 RF신호의 위상보다 느린가 또는 빠른가에 따른 부호를 갖는 위상오차를 구하고, 디지털 RF신호가 증가함수인가 또는 감소함수인가에 따라 부호를 갖는 위상오차를 가/감산하여 위상보정된 디지털 RF신호를 발생하는 위상오차 보정부 및 비터비 디코딩 방식에 의해, 상기 위상오차 보정부에서 발생되는 위상보정된 디지털 RF신호를 디코딩하고, 디코딩된 비트열을 복원된 데이터로서 발생하는 비터비 디코더를 구비하는 것이 바람직하다.

상기 다른 과제를 이루기 위해, 광디스크로부터 독출된 RF신호로부터 광디스크에 기록된 데이터를 복원하기 위한 본 발명에 따른 광디스크 재생 시스템의 데이터 복원장치는 샘플링 클럭신호에 응답하여 RF신호를 디지털 변환하는 아날로그/디지털 변환기, 기준전압 보정값과 아날로그/디지털 변환기에서 발생된는 신호를 가산하고, 가산된 신호를 디지털 RF신호로서 발생하는 가산기, 디지털 RF신호를 1T(여기서, T는 샘플링 클럭신호의 한 주기)지연한 제1지연신호가 기준전압에 근접하면, 디지털 RF신호와 디지털 RF신호가 2T 지연된 제2지연신호를 가산하여 전압 오차를 구하고, 구해진 전압 오차에 따라 기준전압 보정값을 발생하는 기준전압 보정부 및 비터비 디코딩 방식에 의해, 디지털 RF신호를 디코딩하고, 디코딩된 비트열을 복원된 데이터로서 발생하는 비터비 디코더를 구비하는 것이 바람직하다.

상기 다른 과제를 이루기 위해, 광디스크로부터 독출된 RF신호로부터 광디스크에 기록된 데이터를 복원하기 위한 본 발명에 따른 광디스크 재생 시스템의 데이터 복원장치는 샘플링 클럭신호에 응답하여 RF신호를 디지털 변환하여 디지털 변환된 신호를 발생하는 아날로그/디지털 변환기, 디지털 변환된 신호를 받아들여, 기준전압보다 큰 레벨을 갖는 디지털 RF신호의 갯수와 기준전압보다 작은 레벨을 갖는 디지털 RF신호의 갯수가 같아지도록 전압 보정값을 발생하는 비대칭 조정부 및 전압 보정값과 아날로그/디지털 변환기에서 발생된는 신호를 가산하고, 가산된 신호를 디지털 RF신호로서 발생하는 가산기, 비터비 디코딩 방식에 의해, 디지털 RF신호를 디코딩하고, 디코딩된 비트열을 복원된 데이터로서 발생하는 비터비 디코더를 구비하는 것이 바람직하다.

상기 또다른 과제를 이루기 위해, 입력되는 아날로그 신호의 비대칭성을 보정하는 본 발명에 따른 비대칭 보정장치는 재생 클럭신호에 응답하여 아날로그 신호를 디지털 변환하는 아날로그/디지털 변환기, 기준전압 보정값과 아날로그/디지털 변환기에서 발생된는 신호를 가산하고, 가산된 신호를 디지털 신호로서 발생하는 가산기 및 디지털 신호가 기준전압에 근접하면, 기준전압 부근에서 연속되는 소정 개수의 디지털 신호를 가산하여 전압 오차를 구하고, 구해진 전압 오차에 따라 기준전압 보정값을 발생하는 기준전압 보정부를 구비하는 것이 바람직하다.

상기 또다른 과제를 이루기 위해, 입력되는 아날로그 신호의 비대칭성을 보정하는 본 발명에 따른 비대칭 보정장치는 재생 클럭신호에 응답하여 아날로그 신호를 디지털 변환하는 아날로그/디지털 변환기, 아날로그/디지털 변환기에서 발생되는 디지털 신호를 받아들여, 기준전압보다 큰 레벨을 갖는 디지털 RF신호의 개수와 기준전압보다 작은 레벨을 갖는 디지털 RF신호의 개수가 같아지도록 전압 보정값을 발생하는 DSV 제어부 및 전압 보정값과 아날로그/디지털 변환기에서 발생된는 신호를 가산하고, 가산된 신호를 비대칭이 보정된 디지털 신호로서 발생하는 가산기를 구비하는 것이 바람직하다.

본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야 한다.

이하에서, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명한다.

도 1은 본 발명의 일실시예에 따른 광디스크 재생 시스템의 데이터 복원장치를 나타내는 도면이다. 본 발명에 의한 광 디스크 재생 시스템의 데이터 복원 장치는 아날로그/디지털 변환기(Analog to Digital Converter; 이하 ADC)(11), 비대칭 보정부(33), 디지털 필터(17), 비터비 디코더(19), 적응형 위상오차 보정부(31) 및 전압 제어 발진기(27)를 포함하여 구성된다.

도 1에 도시되지는 않았지만 광다이오드등으로 구성된 픽업회로(미도시)에 의해 독출된 RF신호는 입력단자 IN을 통해 수신된다. ADC(11)는 입력된 RF신호를 전압제어 발진기(27)로부터 출력되는 재생 클럭신호(PLCK)에 응답하여 디지탈 신호로 변환하고 디지털 변환된 신호 A(n)을 비대칭 보정부(33)로 출력한다. 비대칭 보정부(33)는 ADC(11)에 의해 디지털 변환된 신호를 입력하여 RF신호의 비대칭성을 디지털적으로 보정하고, 비대칭 보정된 신호 S(n)을 디지털 필터(17)로 출력한다. 바람직하게는 비대칭 보정부(33)는 가산기(13) 와 기준전압 보정부(15)를 포함하여 구성된다.

가산기(13)는 기준전압 보정부(15)에서 출력되는 기준전압 보정값(EV)과 아날로그/디지털 변환기(11)에서 출력되는 신호 A(n)을 가산하고, 가산된 신호를 비대칭 보정된 신호 S(n)으로서 기준전압 보정부(15)와 디지털 필터(17)로 출력한다. 기준전압 보정부(15)는 신호 S(n)을 받아들여 기준전압 보정값(EV)을 계산하고, 계산된 값을 가산기(13)로 피드백한다. 좀 더 상세히, 기준전압 보정부(15)는 가산기(13)로부터 입력되는 신호 S(n)의 중심전압과 기설정된 기준전압(Vref)을 비교하여 그 차를 신호 S(n)에 더해주거나 빼주므로, 가산기(13)에서 출력되는 신호 S(n)의 중심전압이 기준전압(Vref)과 같아지도록 RF신호의 비대칭성을 보정한다. 기준전압 보정부(15)의 구체적인 구성 및 동작은 후술되는 도 3을 참조하여 기술된다.

디지털 필터(17)는 비대칭 보정부(33)로부터 비대칭 보정신호 S(n)를 받아들여 파형을 정형하고, 파형 정형된 신호를 디지털 RF신호 F(n)로서 적응형 위상보정부(31)와 비터비 디코더(19)로 출력한다. 즉, RF신호는 ADC(11)를 통해 임의의 디지털 값으로 변환된 후, 디지털 필터(17)를 통과하므로, 현재 재생하는 디스크가 어떤 배속을 갖는 디스크인가에 관계없이 하나의 디지털 필터(17)를 이용하여 파형정형이 이루어질 수 있다. 비터비 디코더(19)는 디지털 필터(17)로부터 출력되는 디지털 RF신호 F(n)를 비터비 디코딩 방식에 의해 '0'과 '1'로 구성되는 비트열로 디코딩하고, 디코딩된 비트열을 EFDM부(미도시)로 출력단자 OUT를 통해 출력한다. 여기서, 비터비 디코딩 방식은 당업계에서는 통상적인 방식으로서, '86년도 5월에 출간된 "TRANSACTION DETECTION OF CLASS 4 PARTIAL RESPONSE ON A MAGNETIC RECORDING CHANNEL"에 관한 IEEE 논문지의 Vol. Com-34의 페이지 454∼461에 Roger W. Wood와 David A. Petersen에 의해 발표된 논문지에 개시되어 있다.

적응형 위상오차 보정부(31)는 디지털 RF신호 F(n)를 받아들여 기준전압(Vref) 부근에서 발생되는 연속되는 소정개수(예컨대, 3개)의 디지털 RF신호를 추출하고 그 들을 가산한다. 이 때, 가산된 결과는 RF신호와 재생 클럭신호(PLCK) 간의 위상오차이며, 적응형 위상오차 보정부(31)는 위상오차에 상응하여 전압 제어 발진기(27)를 제어하는 제어 전압을 발생한다. 바람직하게는 적응형 위상오차 보정부(31)는 위상오차 검출부(21), 적응형 제어부(25) 및 제어전압 발생부(23)를 포함하여 구성된다.

위상오차 검출부(21)는 디지털 RF신호를 받아들여, 기준전압(Vref) 부근에서 발생되는 연속되는 소정개수의 디지털 RF신호를 가산하여 위상오차(EP)를 검출하고, 검출된 위상오차(EP)를 적응형 제어부(25)로 출력한다. 적응형 제어부(25)는 소정기간을 주기로 위상오차 검출부(21)로부터 발생되는 위상오차(EP)를 누적하여 그 평균값을 오차 평균값으로서 구하고, 오차 평균값의 크기에 따라 제어전압의 크기를 제어하는 신호를 제어전압 발생부(23)로 출력한다. 제어전압 발생부(23)는 적응형 제어부(25)로부터 발생되는 신호에 따라 제어전압(Vc)을 발생하고, 이를 전압 제어 발진기(27)로 출력한다. 위상오차 검출부(21), 적응형 제어부(25) 및 제어전압 발생부(23) 각각의 구성 및 동작은 도 5, 7, 8을 참조하여 후술된다.

전압 제어 발진기(27)는 제어전압 발생부(25)에서 출력되는 제어전압(Vc)에 상응하여 재생 클럭신호(PLCK)의 주파수를 가변시켜, RF신호와 같은 위상을 갖도록 조정된 재생 클럭신호(PLCK)를 아날로그/디지털 변환기(11)로 출력한다.

본 명세서에서는 위상오차와 기준전압(Vref)를 함께 보정하는 실시예가 기술되나, 적응형 위상오차 보정부(31)와 전압 제어 발진기(27)에 의해서 위상오차를 보정하는 것만으로도 비교적 정확한 데이터를 복원할 수 있다. 또한, 비대칭 보정부(33)에 의해서 RF신호의 비대칭을 보정하는 것만으로도 비교적 정확한 데이터를 복원할 수 있다.

도 2(a)~(b)는 도 1에 도시된 디지털 필터(17)에 의한 파형의 정형화를 보여주는 파형도로서, 도 2(a)는 디지털 필터(17)를 통과하기 전에 신호간의 간섭을 포함하고 있는 RF신호의 개안도를 나타내고, 도 2(b)는 디지털 필터(17)를 통과한 후 파형 정형된 RF신호의 개안도를 나타낸다.

도 3은 도 1의 기준전압 보정부(15)를 구체적으로 나타내는 도면이다. 바람직한 실시예에 따르면, 한 기준전압 보정부(15)는 오차 검출부(41) 및 보정값 발생부(71)를 포함하여 구성된다.

도 4(a)~(c)는 도 1에 도시된 RF신호의 비대칭성을 나타내는 파형도들이다. 도 4(a)는 RF신호의 중심 전압이 기준전압(Vref)과 일치하는 경우를 나타내고, 도 4(b)는 RF신호의 중심전압이 기준전압(Vref)과 일치하지 않는 경우를 나타내고, 도 4(c)는 상/하 비대칭적인 신호를 각각 나타내는 파형도이다.

도 3에 도시된 오차 검출부(41)는 (13, 도 1참조)에서 발생되는 비대칭 보정신호S(n)를 받아들여, 이를 1T 및 2T(역기서, T는 재생 클럭신호의 1주기) 지연하여 제1지연신호 S(n-1)와 제2지연신호 S(n-2)를 구한다. 구해진 제1지연신호 S(n-1)의 절대값이 제1임계값(V1)보다 작으면 신호 S(n)과 S(n-2)를 가산하여 오차값을 구하고, 하나 이상의 연속되는 오차값을 가산하여 누적 오차값을 검출한다. 도 4를 참조하면, 도 4(a)에서와 같이 RF신호의 중심전압이 기준전압(Vref)과 일치하면, S(n)의 값은 -K이고, S(n-2)의 값은 +K로 그 절대값이 같다. 따라서, 신호 S(n)과 S(n-2)를 가산한 오차값은 영(0)이 된다. 그러나, 도 4(b) 및 (c)에서와 같이 RF신호의 중심전압이 기준전압(Vref)과 같지 않으면, S(n)과 S(n-2)의 절대값 같지 않게된다. 따라서, 신호 S(n)과 S(n-2)를 가산하면 임의의 값을 갖는 오차값이 발생하게 된다. 바람직한 실시예에 의하면, 서는 신호 S(n)과 S(n-2)를 더한 값이 영(0)이되지 않으면 RF신호의 중심전압이 기준전압(Vref)과 일치하지 않는다는 점을 이용하여 RF신호의 비대칭성을 보정하도록 한다. 그리고, RF신호가 기준전압(Vref)를 지나는 시점을 검출하기 위한 제1임계값(V1)의 설정은 K/2로 한다.

바람직하게는 오차 검출부(41)는 지연기들(43 및 45), 가산기들(47 및 55), 비교부(59), 버퍼들(51 및 53), 스위치들(49 및 57), 카운터(61) 및 제산기(63)를 포함하여 구성된다. 바람직한 실시예에서는, 오차 검출부(41)가 버퍼들(51 및 53)을 이용하여 2개의 연속되는 오차값을 가산하여 누적 오차값을 검출하는 것을 가정하여 기술된다.

지연기(43)는 비대칭 보정신호 S(n)을 받아들여 1T 지연하고, 지연된 신호를 제1지연신호 S(n-1)로서 발생하고, 지연기(43)은 제1지연신호를 받아들여 1T 지연하고, 지연된 신호를 제2지연신호 S(n-2)로서 발생한다. 비교부(59)는 제1지연신호와 제1임계값(V1)을 받아들여, 제1지연신호의 절대값이 제1임계값(V1)보다 작은가를 비교하고, 제1지연신호의 절대값이 제1임계값(V1)보다 작으면 인에이블되는 신호(N1)를 가산기(47)과 카운터(61)의 클럭단자로 발생한다. 여기서, 제1임계값(V1)은 기준전압(Vref)에 근접한 임의의 값이며, 이를 설정하는 방법은 후술된다. 비교부(59)는 제1지연신호 S(n-1)와 제1임계값(V1)을 비교하여 제1지연신호 S(n-1)이 기준전압(Vref)을 지나는 시점을 검출한다. 카운터(61)는 비교부(59)에서 발생되는 신호(N1)를 카운트하여 비대칭 보정신호 S(n)이 기준전압(Vref)을 지나는 횟수를 카운트하고, 카운트된 값의 최하위 비트(LSB:Least significant Bit)를 스위치(49)의 스위칭 동작을 제어하는 제1제어신호(CS1)로서 발생한다. 제산기(63)는 카운터(59)로부터 발생된 카운트 값을 2로 나눈 나머지를 스위치(57)의 스위칭 동작을 제어하는 제2제어신호(CS2)로서 발생한다.

가산기(47)는 비교부(59)에서 출력되는 신호(N1)에 응답하여, 비대칭 보정된 신호 S(n)과 제2지연신호 S(n-2)를 가산하고, 그 값을 오차값으로서 발생한다. 스위치(49)는 가산기(47)에서 발생되는 오차값을 제1제어신호(CS1)에 응답하여 제1버퍼(51) 또는 제2버퍼(53)로 전달하여 버퍼들(51 및 53)에 저장되도록 한다. 가산기(55)는 버퍼들(51 및 53)에 각각 저장된 값을 가산하고, 제2제어신호(CS2)에 응답하는 스위치(57)의 동작에 따라 가산된 값을 누적 오차값으로서 보정값 발생부(71)로 출력한다. 결국, 도 3에 도시된 오차 검출부(41)는 스위치(49), 버퍼들(51 및 53) 및 가산기(55)을 이용하여 연속적으로 발생되는 2개의 오차값을 가산하여 전압 오차로서 발생한다.

도 3에 도시된 보정값 발생부(71)는 오차 검출부(41)에서 제2제어신호(CS2)에 응답하여 발생되는 누적 오차값의 부호에 따라 재생 클럭신호(PLCK)를 상향 또는 하향 카운팅하고, 카운팅된 값이 양의 제2임계값(+V2)이 되면 제1전압 보정값(EV1)을 발생하고, 음의 제2임계값(-V2)이 되면 제1전압 보정값과 크기는 같고 부호는 반대인 제2전압 보정값(EV2)를 발생한다. 바람직하게는 보정값 발생부(71)는 부호 비교기(73), 상/하향 카운터(75) 및 비교부(77)를 포함하여 구성된다.

부호 비교기(73)는 오차 검출부(41)의 스위치(57)에서 발생되는 전압 오차의 부호가 양(+)인가 음(-)인가를 검출하고, 검출된 결과를 상/하향 카운터(75)로 출력한다. 상/하향 카운터(75)는 검출된 결과에 따라 재생 클럭신호(PLCK)를 상향 또는 하향 카운팅하고, 리셋신호(R)에 의해 리셋된다. 예컨대, 부호 비교기(73)에서 검출된 결과가 양의 부호를 가지면 재생 클럭신호(PLCK)를 상향 카운팅하고, 음의 부호를 가지면 재생 클럭신호(PLCK)를 하향 카운팅한다. 비교부(77)는 상/하향 카운터(75)에서 카운팅된 값을 제2임계값(V2)과 비교하고, 비교된 결과에 상응하여 기준전압 보정값(EV)을 출력한다. 예컨대, 상/하향 카운터(75)에서 카운팅된 값이 양의 제2임계값(+V2)이 되면 -1을, 상/하향 카운터(75)에서 카운팅된 값이 음의 제2임계값(-V2)이 되면 +1을 기준전압 보정값(EV)으로서 도 1에 도시된 장치의 가산기(13)로 발생하고, 상/하향 카운터(75)를 리셋시키기 위한 리셋신호(R)를 상/하향 카운터(75)로 출력한다. 즉, 가산기(13)는 ADC(11)에서 발생되는 신호 A(n)에 +1 또는 -1을 더해주면서 신호 A(n)의 중심전압 레벨이 기준전압(Vref)과 같아지도록 보정하게 된다.

여기서, 전압 보정값(EV)으로 출력되는 +1 또는 -1은 도 1에 도시된 ADC(11)가 RF신호를 디지털 변환할 때의 양자화 레벨중, 한단계의 레벨을 의미한다. 즉, 보정값 발생부(71)가 +1을 가산기(13)로 출력하면, 신호 A(n)의 레벨을 한 단계의 양자화 레벨만큼 크게 하고, 보정값 발생부(71)가 -1을 가산기(13)로 출력하면, 신호 A(n)의 레벨은 한 단계의 양자화 레벨만큼 작게 되어 신호 A(n)의 중심레벨이 기준전압(Vref)이 되도록 보정된다.

이처럼, 바람직한 실시예에 의한 비대칭 보정부(33)는 비대칭성을 갖는 RF신호가 입력되면 오차값이 '0'이 되지 않는다는 특성을 이용하여, 오차값의 부호에 상응하는 전압 보정값(EV)을 발생하여 RF신호의 비대칭성을 정확히 보정하도록 한다.

도 5는 도 1의 위상오차 검출부(21)를 구체적으로 나타내는 도면이다. 위상오차 검출부(21)는 지연기들(101 및 103), 비교기(105) 및 가산기(107)를 포함하여 구성된다.

도 5에 도시된 지연기(101)는 도 1에 도시된 디지털 필터(17)로부터 디지털 RF신호 F(n)를 받아들이고, 받아들인 디지털 RF신호를 1T 지연하여 제3지연신호 F(n-1)를 발생하고, 이를 지연기(103), 가산기(107) 및 비교기(105)로 출력한다. 지연기(103)는 제3지연신호 F(n-1)를 1T 지연하여 제4지연신호 F(n-2)를 발생하고, 이를 가산기(107)로 출력한다.

비교기(105)는 지연기(101)로부터 제3지연신호 F(n-1)를 입력하고, 기준전압(Vref) 부근에서 제3지연신호 F(n-1)의 절대값이 제3임계값(V3) 보다 작으면 인에이블되는 제3제어신호(CS3)를 가산기(107), 제어전압 발생부(23, 도 1참조) 및 적응형 제어부(25, 도 1참조)로 출력한다. 이 때, 제3임계값(V3) 역시 RF신호가 기준전압(Vref)을 지나는 시점을 검출하기 위한 임계값으로, 제1임계값(V1)과 같은 값으로 설정될 수 있다. 가산기(107)는 입력단자 IN을 통해 디지털 RF신호 F(n)와, 지연기(101)로부터 제3지연신호 F(n-1)와 지연기(103)로부터 제4지연신호 F(n-2)를 각각 받아들이고, 제3제어신호(CS3)에 응답하여 입력된 신호들을 가산한다. 가산기(107)에서 가산된 결과는 위상오차(EP)로서 출력된다.

도 6은 재생 클럭신호(PLCK)를 기준으로 여러가지 위상을 갖는 RF신호들을 나타내는 도면이다. 제1파형도(151)는 RF신호의 위상이 재생 클럭신호(PLCK)보다 빠른 경우이며, 이러한 경우 재생 클럭신호(PLCK)의 위상을 빨라지도록 조정하여 RF신호와 위상을 맞추어야 한다. 제2파형도(153)는 RF신호의 위상과 재생 클럭신호(PLCK)의 위상이 일치하는 경우이다. 제3파형도(155)는 RF신호의 위상이 재생 클럭신호(PLCK)보다 느린 경우이며, 이러한 경우 재생 클럭신호(PLCK)의 위상을 늦추어 RF신호와 위상을 맞추어야 한다.

다음 표 1은 도 6에 도시된 제1 내지 제3파형도들(151, 153, 155)을 재생 클럭신호(PLCK)에 의해 각각 샘플링하였을 때 발생되는 샘플링 값의 일예를 나타내고, 표 2는 도 6에 도시된 가산부(107)에 의해 구해지는 제1 내지 제3파형도(151, 153, 155)들 각각의 위상오차(EP)에 따라 RF신호와 재생 클럭신호(PLCK)간의 위상관계를 나타낸다.

구분	S1	S2	S3	S4	S5	S6	S7
제1 파형도	0.2	0.9	0.6	-0.2	-0.9	-0.6	0.2
제2 파형도	0	0.8	0.8	0	-0.8	-0.8	0
제3 파형도	-0.2	0.6	0.9	0.2	-0.6	-0.9	-0.2

구분	위상오차	RF신호와 PLCK의 위상관계	실제 위상 오차의 크기
제1 파형도	음수	PLCK의 위상이 느림	｜EP｜에비례
제2 파형도	0	RF신호와 PLCK의 위상이 동일	0
제3 파형도	양수	PLCK의 위상이 빠름	｜EP｜에비례

도 6과 표 1을 참조하면, 제1파형도(151)의 경우 위상오차(EP)가 -0.4이고, 제2파형도(153)의 위상오차(EP)는 0이고, 제3파형도(155)의 위상오차(EP)는 0.4이다.

표 2를 참조하면, 제1파형도(151)와 같이 재생 클럭신호(PLCK)의 위상이 RF신호보다 느린 경우에는 위상오차(EP)가 음(-)의 값을 가지고, 제3파형도(157)와 같이 재생 클럭신호(PLCK)의 위상이 RF신호보다 빠른 경우에는 위상오차(EP)가 양(+)의 값을 가지며, 제2파형도(155)와 같이 재생 클럭신호(PLCK)의 위상이 RF신호와 일치하는 경우에는 위상오차(EP)가 0가 됨을 알 수 있다. 또한, RF신호와 재생 클럭신호(PLCK)간의 실제 위상오차의 크기는 위상오차(EP)의 절대값에 비례한다. 이처럼, 도 5에 도시된 장치에서 발생되는 위상오차(EP)를 통해 재생 클럭신호(PLCK)와 RF신호간의 위상관계와 그 크기를 쉽게 알 수 있다.

도 7은 도 1의 적응형 제어부(25)를 구체적으로 나타내는 도면이다. 적응형 제어부(25)는 제어신호 발생부(169), 제1 및 제2오차 평균값 발생부(175 및 177)와 선택신호 발생부(199)를 포함하여 구성된다.

제어신호 발생부(169)는 위상오차 검출부(21)에서 발생되는 제3제어신호(CS3)를 카운트하여 디지털 RF신호가 기준전압(Vref)을 지나는 횟수를 카운트하고, 구해진 횟수가 P(여기서, P≥1인 자연수)의 정수배이면 인에이블되는 제4제어신호(CS4)를 발생한다. 바람직하게는 제어신호 발생부(169)는 비교기들(171 및 181), 스위치(173) 및 카운터(179)를 포함하여 구성된다.

비교기(171)는 위상오차 검출기(21)에서 발생되는 위상오차(EP)를 입력단자 IN으로 받아들이고, 받아들인 위상오차(EP)가 0보다 큰가를 비교한다. 비교기(171)는 비교된 결과를 제5제어신호(CS5)로서 스위치(173)로 출력한다. 스위치(173)는 제5제어신호(CS5)에 응답하여, 위상오차(EP)가 0보다 크면 a단자로 스위칭하고, 위상오차(EP)가 0보다 작으면 b단자로 스위칭한다. 카운터(179)는 오차 검출부(21)에서 발생되는 제3제어신호(CS3)를 카운트하여 디지털 RF신호 F(n)가 기준전압(Vref)를 지나는 횟수를 카운트하고, 카운트된 값을 비교기(181)로 출력한다. 비교기(181)는 카운터(179)에서 카운트된 값이 P인가를 비교하여 P이면 제4제어신호(CS4)를 발생한다.

제1오차 평균값 발생부(175)는 제5제어신호(CS5)에 응답하는 스위치(173)의 스위칭 동작에 의해 0보다 큰 위상오차(EP)를 누산한다. 제1오차 평균값 발생부(175)는 누산된 값을 제4제어신호(CS4)에 응답하여 P로 나누어, 디지털 RF신호가 기준전압(Vref)을 매 P회 지날 때 마다, 0보다 큰 위상오차(EP)의 평균값을 구한다. 제2오차 평균값 발생부(177)는 제5제어신호(CS5)에 응답하는 스위치(175)의 스위칭 동작에 의해 0보다 작은 위상오차(EP)를 누산한다. 제2오차 평균값 발생부(175)는 누산된 값을 제4제어신호(CS4)에 응답하여 P로 나누어, 디지털 RF신호가 기준전압(Vref)을 매 P회 지날 때 마다, 0보다 작은 위상오차(EP)의 평균값을 구한다. 바람직하게는 제1오차 평균값 발생부(175)는 누산기(183), 제산기(185) 및 버퍼들(187 및 189)을 포함하고, 제2오차 평균값 발생부(177)는 누산기(191), 제산기(193) 및 버퍼들(195 및 197)을 포함하여 구성된다.

제1오차 평균값 발생부(175)의 누산기(183)는 스위치(173)로부터 양의 위상오차(EP)를 입력하고, 카운터(179)의 카운터값이 P가 되는 동안 입력되는 양의 위상오차(EP)를 계속 누산한다. 카운터(179)의 카운터값이 P가 되면, 제4제어신호(CS4)에 응답하여 누산기(183)는 누산한 값을 제산부(185)로 출력하고 리셋된다. 제산기(185)는 제4제어신호(CS4)에 응답하여 누산기(183)로부터 P회동안 누산된 양의 위상오차(EP)를 입력하여 P로 나누고, 그 몫을 오차 평균값으로서 구하여 버퍼(187)로 출력한다. 즉, 제4제어신호(CS4)에 응답하여, 제산기(185)는 디지털 RF신호가 기준전압(Vref)을 P회 지나는 것을 주기로, 오차 평균값을 발생한다. 버퍼(187 및 189)는 제산기(185)에서 연속적으로 발생되는 오차 평균값들을 제3 및 제4오차 평균값(E3 및 E4)으로 각각 저장한다.

제2오차 평균값 발생부(177)의 누산기(191)는 스위치(173)로부터 음의 위상오차(EP)를 입력하고, 카운터(179)의 카운터값이 P가 되는 동안 입력되는 양의 위상오차(EP)를 계속 누산한다. 이후의 누산기(191) 및 제산기(193)의 동작은 제1오차 평균값 발생부(175)의 누산기(183) 및 제산기(185) 각각의 동작과 동일하므로, 본 발명에서는 이에 대한 구체적인 기술은 생략된다. 버퍼들(195 및 197)은 제산기(193)에서 연속적으로 발생되는 오차 평균값들을 제1 및 제2오차 평균값(E1 및 E2)으로 각각 저장한다.

선택신호 발생부(199)는 버퍼들(195, 197, 187 및 189) 각각에 저장된 제1, 제2, 제3 및 제4오차 평균값(E1, E2, E3및 E4)을 입력하여, 그들의 절대값의 크기를 제4임계값(V4)과 비교하고, 비교된 결과에 따라 펄스폭 선택신호(SEL1)를 발생한다. 다음 표 3을 참조하여 선택신호 발생부(199)의 동작을 더욱 상세히 설명한다.

구분	E1	E2	E3	E4	전압제어강도
제1경우	｜E1｜<V4	｜E2｜ <V4	｜E3｜<V4	｜E4｜<V4	유지 또는 하향
제2경우	｜E1｜>V4	｜E2｜>V4	｜E3｜<V4	｜E4｜<V4	상향
제3경우	｜E1｜<V4	｜E2｜<V4	｜E3｜>V4	｜E4｜>V4	상향
제4경우	｜E1｜>V4	｜E2｜>V4	｜E3｜>V4	｜E4｜>V4	하향

표 3에서 ｜E1｜,｜E2｜,｜E3｜ 및 ｜E4｜는 선택신호 발생부(199)로 입력되는 제1, 제2, 제3 및 제4 오차 평균값(E1, E2, E3 및 E4)의 절대 크기를 각각 나타낸다.

표 3을 참조하여 선택신호 발생부(199)의 동작을 설명하면 먼저, 제1경우에서는 선택신호 발생부(199)로 입력된 제1~제4오차 평균값(E1~E4)의 절대값이 모두 제4임계값(V4)보다 작으면 RF신호와 재생 클럭신호(PLCK)의 위상이 거의 일치된 상태이다. 즉, 제4임계값(V4)은 RF신호와 샘플링 클러신호(PLCK)간의 위상오차의 허용범위에 해당되며, 제1경우에서는 제1~제4오차 평균값(E1~E4)의 절대값이 모두 오차 허용범위내 존재한다. 이처럼, 제4임계값(V4)보다 작으면 현재의 재생 클럭신호(PLCK)의 주파수/위상을 유지되도록, 제어전압이 유지되거나 또는 그 레벨이 하향되어야 한다. 즉, 도 1에 도시된 제어전압 발생부(23)가 재생 클럭신호(PLCK)의 위상을 제어하기 위해 주파수를 높이거나 또는 낮추기 위한 업신호(UP) 또는 다운신호(DOWN)로서 발생하는 제어전압(Vc)의 레벨를 그대로 유지하거나 하향하도록, 선택신호 발생부(199)는 펄스폭 선택신호(SEL1)를 발생한다. 여기서, 제어전압(Vc)의 레벨을 하향한다는 것을 PWM신호의 펄스폭을 현재의 PWM신호의 펄스폭보다 작게 한다는 것을 의미한다.

다음으로, 표 3에서 제2경우를 살펴보면, 제1 및 제2 오차 평균값(E1 및 E2)이 모두 제4임계값(V4)보다 크며, 제3 및 제4 오차 평균값(E3 및 E4)이 모두 제4임계값(V4)보다 작게 나타난다. 이러한 경우는 현재 재생 클럭신호(PLCK)의 위상을 느리게 하도록 재생 클럭신호(PLCK)의 주파수를 낮추기 위해, 다운신호(DOWN)로서 발생되는 제어전압(Vc)의 레벨이 낮아 재생 클럭신호(PLCK)의 위상이 RF신호보다 계속 빠른 상태로 유지된다. 따라서, 재생 클럭신호(PLCK)의 위상을 빨리 RF신호와 맞추기 위해, 선택신호 발생부(99)는 제어전압(Vc)의 레벨이 상향되도록 하는 펄스폭 선택신호(SEL1)를 발생한다. 여기서, 제어전압(Vc)의 레벨을 상향하도록 한다는 것은 PWM신호의 펄스폭을 현재의 PWM신호의 펄스폭보다 크게 한다는 것을 의미한다.

다음으로, 표 3에서 제3경우를 살펴보면, 제1 및 제2 오차 평균값(E1 및 E2)은 모두 제4제어값(V4)보다 작으며, 제3 및 제4 오차 평균값(E3 및 E4)은 모두 제4임계값(V4)보다 크게 나타난다. 이러한 경우는 현재 재생 클럭신호(PLCK)의 위상을 빠르게 하도록 재생 클럭신호(PLCK)의 주파수를 높이기 위해, 업신호(UP)로서 발생되는 제어전압(Vc)의 강도가 낮아 재생 클럭신호(PLCK)의 위상이 RF신호보다 계속 느린 상태로 유지된다. 따라서, 재생 클럭신호(PLCK)의 위상을 빨리 RF신호에 맞추기 위해, 선택신호 발생부(199)는 제어전압(Vc)의 레벨이 상향되도록 하는 펄스폭 선택신호(SEL1)를 발생한다.

다음으로, 표 3에서 제4경우를 살펴보면, 제1~제4 오차 평균값(E1~E4)이 모두 제4임계값(V4)보다 크게 나타낸다. 이러한 경우는 제어전압(Vc)의 레벨이 큰 업신호(UP)와 다운신호(DOWN)가 계속 발생되어, 재생 클럭신호(PLCK)의 위상이 RF신호보다 빨라졌다 느려졌다를 반복하는 경우이다. 이러한 경우는 제어전압(Vc)의 강도가 너무 크기때문에 발생하는 경우이므로, 선택신호 발생부(199)는 제어전압(Vc)의 레벨이 하향하도록 하는 펄스폭 선택신호(SEL1)를 발생한다.

도 8은 도 1의 제어전압 발생부(23)를 구체적으로 나타내는 도면이다. 제어전압 발생부(23)는 PWM 신호 발생부(111), PWM 신호 선택부(141) 및 저역 통과 필터(143)을 포함하여 구성된다.

도 8에 도시된 PWM신호 발생부(111)는 듀티(duty)가 2T인 펄스 신호(PULSE)를 입력단자 IN으로 받아들여 복수개의 PWM신호를 발생한다. 바람직하게는 PWM신호 발생부(111)는 제1~제n 인버터(113~127)들과 제1~제m 앤드게이트(129~137)들을 포함하여 구성된다.

제1~제n 인버터(113~127)들은 지연시간이 동일하며, 직렬연결되어 제1인버터(112)로 입력된 펄스신호를 지연한 지연신호들을 발생한다. 제1~제m 앤드게이트(129~137)들 각각은, 홀수번째 인버터들 각각에서 출력되는 신호들(N1~N6)과 펄스신호를 논리합하고, 논리합된 결과를 제1 ~제mPWM신호(N7~N11)로서 발생한다. 즉, 제1인버터(113)는 입력단자 IN을 통해 입력된 펄스신호를 인버터의 지연시간(D)을 갖고 반전한다. 제1 앤드게이트(129)는 펄스신호와 제1인버터(113)의 출력신호를 논리합함으로써, 인버터의 지연시간(D)에 1정수배되는 듀티를 갖는 제1PWM신호(N7)를 발생한다. 또한, 제3인버터(117)는 입력단자 IN을 통해 입력된 펄스신호가 3정수배되는 인버터의 지연시간(3D)을 갖고 반전한다. 제2앤드게이트(131)는 펄스신호와 제3인버터(117)의 출력신호를 논리합함으로써, 인버터의 지연시간에 3정수배되는 듀티를 갖는 제2PWM신호(N8)를 발생한다. 마지막으로, 제n인버터(127)는 입력단자 IN을 통해 입력된 펄스신호가 n정수배되는 인버터의 지연시간(nD)을 갖고 반전한다. 제m앤드게이트(137)는 펄스신호와 제n인버터(127)의 출력신호를 논리합함으로써, 인버터의 지연시간에 n정수배되는 듀티를 갖는 제mPWM신호(N11)를 발생한다.

PWM신호 선택부(141)는 도 1에 도시된 위상차 검출부(21)에서 발생되는 위상오차(EP) 및 적응형 제어부(25)에서 발생되는 펄스폭 선택신호(SEL1)에 상응하여 제1~제mPWM신호(N7~N11)들중 하나의 PWM신호가 선택된다. 이때, PWM신호 선택부(141)는 위상오차(EP)의 부호에 따라, 선택된 PWM신호를 업신호(UP) 또는 다운신호(DOWN)로서 저역통과 필터(143)로 출력한다. 예컨대, 위상오차(EP)가 양(+)의 부호를 가지면, 현재 재생 클럭신호(PLCK)의 위상이 RF신호보다 빠른 상태이다. 따라서, PWM신호 선택부(141)는 재생 클럭신호(PLCK)의 위상을 늦추도록, 펄스폭 선택신호(SEL1)에 의해 선택된 PWM신호를 다운신호(DOWN)로서 저역 통과 필터(143)로 출력한다. 반면, 위상오차(EP)가 음(-)의 부호를 가지면, 현재 재생 클럭신호(PLCK)의 위상이 RF신호보다 느린 상태이다. 따라서, PWM신호 선택부(141)는 재생 클럭신호(PLCK)의 위상을 빠르게 하도록, 펄스폭 선택신호(SEL1)에 의해 선택된 PWM신호를 업(UP)신호로서 저역 통과 필터(143)로 출력한다.

저역 통과 필터(143)는 PWM신호 선택부(141)에서 출력된 업신호(UP) 또는 다운신호(DOWN)를 입력하여 저역 필터링하고, 저역 필터링된 신호를 도 1에 도시된 전압 제어 발진기(27)의 주파수 및 위상을 제어하는 제어전압(Vc)으로서 전압 제어 발진기(27, 도 1참조)로 출력한다.

이상에서와 같이, 바람직한 실시예에 의한 적응형 위상제어부(31)는 위상 오차(EP)의 부호와 소정기간동안(예컨대, 디지털 RF신호가 기준전압을 P회 지나는 동안)의 위상오차 평균값들을 이용하여, 별도의 외부 제어없이 현재의 재생 클럭신호(PLCK)와 RF신호의 위상 상태를 계속 추적하여 최적의 제어전압(Vc)을 발생하도록 할 수 있다.

도 9는 본 발명의 다른 일실시예에 따른 광디스크 재생 시스템의 데이터 복원장치를 나타내는 도면이다. 본 발명의 다른 실시예에 따른 광디스크 재생 시스템의 데이터 복원장치는 ADC(300), 비대칭 보정부(306), 디지털 필터(308), 비터비 디코더(318), 에지 검출부(310) 및 주파수오차 보정부(312), 위상오차 검출부(322) 및 전압 제어 발진기(314)를 포함하여 구성된다.

도 9에 도시된 ADC(300)는 도 1에 도시된 ADC(11)와 동일한 동작을 하므로 그 구체적인 설명은 생략된다.

도 9에 도시된 비대칭 보정부(306)는 ADC(300)에 의해 디지털 변환된 신호 A(n)을 입력하여, 기준전압(Vref)보다 큰레벨을 갖는 신호 A(n)의 갯수와 기준전압(Vref)보다 작은 레벨을 갖는 신호 A(n)의 갯수가 같아지도록 제어하고, 이를 비대칭 보정된 신호 S(n)로서 디지털 필터(17)로 출력한다. 바람직하게는 비대칭 보정부(308)는 가산기(304)와 디.에스.브이.(Digital Sum Value; 이하 DSV라함) 제어부(302)를 포함하여 구성된다.

DSV 제어부(302)는 ADC(300)의 출력 신호 A(n)을 받아들여, 기준전압(Vref)보다 큰 레벨을 갖는 신호 A(n)의 갯수와 보정된 기준전압(Vref')보다 작은 레벨을 갖는 신호 A(n)의 갯수가 같아지도록 기준전압 보정값(EV)을 가산기(304)로 출력한다. 가산기(13)는 DSV 제어부(302)에서 출력되는 기준전압 보정값(EV)과 ADC(300)에서 출력되는 신호 A(n)을 가산하고, 가산된 신호를 비대칭 보정된 신호 S(n)으로서 디지털 필터(308)로 출력한다. 즉, DSV 제어부(302)는 신호 A(n)의 중심전압이 기준전압(Vref)과 같으면 기준전압(Vref)보다 큰 레벨을 갖는 신호 A(n)의 갯수와 기준전압(Vref)보다 작은 레벨을 갖는 신호 A(n)의 갯수가 같다는 RF신호의 특성을 이용하여, 기준전압 보정값(EV)을 구하고, 구한 기준전압 보정값(EV)을 신호 A(n)에 더해주므로, 가산기(13)에서 출력되는 신호 S(n)의 중심전압이 기준전압(Vref)과 같아지도록 비대칭성을 보정한다. DSV 제어부(302)의 구체적인 구성 및 동작은 도 10을 참조하여 후술된다.

디지털 필터(308)는 가산기(304)에서 발생되는 신호 S(n)를 파형 정형하여, 파형 정형된 디지털 RF신호 F(n)을 에지 검출부(310), 주파수오차 보정부(312) 및 위상오차 보정부(322)로 출력한다. 디지털 필터를 사용함에 따른 이점은 본 발명의 제1실시예에서 설명되었으므로, 그 구체적인 설명은 생략된다. 에지 검출부(310)는 디지털 RF신호 F(n)을 받아들여, 디지털 RF신호 F(n)이 기준전압(Vref)을 지나는 구간을 검출하여 에지 검출신호(ED)로서 발생한다. 에지 검출부(310)의 구체적인 구성 및 동작은 도 11을 참조하여 후술된다.

주파수오차 보정부(312)는 소정 기간(예컨대, 588T)을 주기로 최장듀티를 갖는 디지털 RF신호가 입력되는 동안, 에지 검출신호(ED)가 디세이블되는 구간에서는 재생 클럭신호에 응답하여 K를 누산하고, 에지 검출신호가 인에이블되는 구간에서는 재생 클럭신호(PLCK)에 응답하여 디지털 RF신호를 누산하여 최장듀티 계수값(MAX_C)을 카운트한다. 주파수오차 보정부(312)는 최장듀티 계수값(MAX_C)과 기준 계수값(REF_C)을 비교하고, 비교된 결과에 따라 재생 클럭신호(PLCK)의 주파수를 제어하는 제어전압(Vc)을 발생하고, 재생 클럭신호(PLCK)가 RF신호의 주파수와 같아지면 제어전압(Vc)을 록(lock)시킨다. 주파수오차 보정부(312)의 구체적인 구성 및 동작은 도 13을 참조하여 후술된다.

위상오차 보정부(322)는 재생 클럭신호(PLCK)의 위상이 RF신호의 위상보다 느린가 또는 빠른가에 따른 부호를 갖는 위상오차(EP)를 구하고, 에지 검출신호(ED)가 인에이블되는 구간에서 디지털 RF신호가 증가함수인가 또는 감소함수인가에 따라 디지털 RF신호에서 부호를 갖는 위상오차(EP)를 가/감산하여 재생 클럭신호(PLCK)와 디지털 RF신호의 위상이 같도록 위상보정된 RF신호 R(n)을 발생한다. 좀 더 상세히, 위상오차 보정부(322)는 위상오차 검출부(316)와 위상 보정부(320)를 포함하여 구성된다.

위상오차 검출부(316)는 재생 클럭신호(PLCK)의 위상이 디지털 RF신호의 위상보다 느린가 또는 빠른가에 따른 부호를 갖는 위상오차(EP)를 구한다. 위상 보정부(320)는 에지 검출신호(ED)가 인에이블되는 구간에서 디지털 RF신호가 감소함수이면 디지털 RF신호에서 부호를 갖는 위상오차(ED)를 빼고, 디지털 RF신호가 증가함수이면 디지털 RF신호에 부호를 갖는 위상오차(ED)를 더하여 위상보정된 디지털 RF신호 R(n)을 발생하고, 이를 비터비 디코더(318)로 출력한다. 위상오차 검출부(322) 및 위상 보정부(320)의 구체적인 구성 및 동작설명은 도 16 및 도 18를 참조하여 후술된다.

이처럼, 위상오차 보정부(322)는 재생 클럭신호(PLCK)와 RF신호의 위상을 맞추기 위해 전압 제어 발진기(314)를 제어하지 않는다. 따라서, 통상적인 경우와 같이 재생 클럭신호(PLCK)와 RF신호의 주파수가 맞추어진 상태에서, 재생 클럭신호와 RF신호의 위상을 맞추기 위해 재생 클럭신호(PLCK)의 주파수를 가변시킴으로 인한 불안정성이 제거될 수 있다.

비터비 디코더(318)는 위상 보정부(320)에서 발생되는 위상보정된 RF신호 R(n)를 입력하여 디코딩하고, 디코딩된 비트열을 복원된 데이터로서 출력단자 OUT으로 출력한다.

도 10은 도 9의 DSV 제어부(302)를 구체적으로 나타내는 도면이다. DSV 제어부(302)는 가산기(336), 비교기(330), DSV 카운터(332) 및 보정값 발생부(334)를 포함하여 구성된다.

도 10에 도시된 가산기(336)는 기준전압(Vref)과 기준전압 보정값(EV)을 가산하여 보정된 기준전압(Vref')를 발생한다. 비교기(330)는 ADC(300)에서 발생되는 디지털 변환된 신호 A(n)과 보정된 기준전압(Vref')의 크기를 비교하고, 비교결과에 따라 제1카운터 인에이블신호(N20)를 발생한다. 비교기(330)에서의 비교결과, 신호 A(n)가 보정된 기준전압(Vref')보다 크면 DSV 카운터(332)는 제1카운터 인에이블신호(N20)에 응답하여 재생 클럭신호(PLCK)를 상향 카운트하고, 신호 A(n)가 보정된 기준전압(Vref')보다 작으면 DSV 카운터(332)는 제1카운터 인에이블신호(N20)에 응답하여 재생 클럭신호(PLCK)를 하향 카운트하여 DSV 카운트값(CNT1)을 발생한다.

또한, DSV 카운터(332)는 DSV 카운트값(CNT1)이 (+)제5임계값(+V5)이 되면 제1보정값(예컨대, -1)을 발생하고, DSV 카운트값(CNT1)이 (-)제5임계값(-V5)이 되면 제1보정값과 크기는 같고 부호가 반대인 제2보정값(예컨대, +1)을 발생한 후, 리셋된다. 보정값 발생부(334)는 DSV 카운터(332)에서 발생되는 제1 또는 제2보정값을 누산하고, 누산된 값을 기준전압 보정값(EV)으로서 발생한다. 가산기(13)는 ADC(11)에서 신호 A(n)에 발생되는 기준전압 보정값(EV)를 가산하므로 신호 A(n)의 중심전압 레벨이 기준전압(Vref)과 같아지도록 보정한다.

여기서, 제1 또는 제2보정값으로 출력되는 +1 또는 -1은 도 9에 도시된 ADC(300)가 RF신호를 디지털 변환할 때의 양자화 레벨중, 한단계의 레벨을 의미한다. 예컨대, 보정값 발생부(334)가 +1을 가산기(13)로 출력하면, 신호 A(n)의 레벨을 한 단계의 양자화 레벨만큼 크게 하고, 보정값 발생부(71)가 -1을 가산기(13)로 출력하면, 신호 A(n)의 레벨을 한 단계의 양자화 레벨만큼 작게 하여 신호 A(n)의 중심레벨이 기준전압(Vref)이 되도록 보정된다.

도 11은 도 9의 에지 검출부(310)를 구체적으로 나타내는 도면이다. 에지 검출부(310)는 지연기(340), 배타적 오아 게이트(344), 오아 게이트들(342 및 338), 노아 게이트(346) 및 앤드 게이트(348)을 포함하여 구성된다.

지연기(340)는 디지털 필터(308)에서 발생되는 m비트의 디지털 RF신호 F(n)를 1T 지연하여 제1지연신호 F(n-1)을 발생하고, 그를 노아 게이트(346)로 출력한다. 오아 게이트(342)는 디지털 필터(308)에서 발생되는 신호F(n)의 모든 비트들을 논리합하고, 논리합된 결과를 앤드 게이트(348)로 출력한다. 배타적 오아 게이트(344)는 지연기(342)에서 발생되는 제1지연신호의 최상위 비트(Most Significant Bit; 이하 MSB)와 디지털 RF신호의 MSB를 배타적 논리합하고, 배타적 논리합된 결과를 앤드 게이트(348로 출력한다. 앤드 게이트(348)는 오아 게이트(342)와 배타적 오아 게이트(344)에서 출력된 신호를 입력하여 논리곱하고, 논리곱된 결과를 오아 게이트(338)로 출력한다. 노아 게이트(346)는 지연기(340)에서 발생되는 신호 F(n-1)의 모든 비트들을 반전 논리합하고, 그 결과를 오아 게이트(338)로 출력한다. 오아 게이트(338)은 앤드 게이트(348)와 노아 게이트(346) 각각에서 출력되는 신호를 입력하여 논리합하고, 그 결과를 에지 검출신호(ED)로서 출력한다.

도 12(a)~(b)는 RF신호에 따른 에지 검출신호(ED)의 발생을 보이는 도면이다. 도 12(a)는 재생 클럭신호(PLCK)와 주파수/위상이 맞는 RF신호를 나타내고, 도 12(b)는 재생 클럭신호(PLCK)와 RF신호의 주파수/위상이 맞을 때, 도 11에 도시된 회로에 의해 RF신호의 에지를 검출한 에지 검출신호(ED)를 각각 나타낸다. 도 12(c)는 재생 클럭신호(PLCK)와 주파수/위상이 맞지 않는 RF신호를 나타내고, 도 12(d)는 재생 클럭신호(PLCK)와 RF신호의 주파수/위상이 맞지 않을 때, 도 11에 도시된 회로에 의해 RF신호의 에지를 검출한 에지 검출신호(ED)를 각각 나타낸다.

도 13은 도 9의 주파수오차 보정부(312)를 구체적으로 나타내는 도면이다. 주파수오차 보정부(312)는 비교기들(350 및 352), 지연기들(354 및 358), 오아 게이트들(356 및 380), 카운터들(382 및 384), 최대값 추출기(386) 및 제어전압 발생기(388)를 포함하여 구성된다.

도 13에 도시된 비교기(350)는 디지털 필터(308)에서 발생되는 디지털 RF신호 F(n)과 기준전압(Vref)의 크기를 비교하여, 디지털 RF신호가 기준전압(Vref)보다 크면 인에이블되는 신호(N22)를 발생한다. 지연기(354)는 비교기(350)에서 발생되는 신호(N22)를 1T 지연한 지연신호(N24)를 발생한다. 오아 게이트(356)는 비교기(350)에서 발생되는 신호(N22)와 지연기(354)에서 발생되는 신호(N24)를 논리합하고, 그 결과를 제2카운터 인에이블신호(N26)로서 카운터(382)의 인에이블 단자로 출력한다. 카운터(382)는 입력단자 IN1 및 IN2로 F(n) 및 K를 각각 입력하고, 제2카운터 인에이블신호(N26)에 따라 인에이블된다. 여기서, K에 대한 정의는 본 발명의 일실시예를 설명할 때 하였으므로, 그 설명은 생략된다. 카운터(382)가 인에이블되면, 선택단자 SEL로 입력되는 에지 검출신호(ED)에 따라 카운터(382) 자신의 입력단자를 선택한다. 예컨대, 에지 검출신호(ED)가 디세이블되면 입력단자 IN2로 입력되는 K를 선택하여 그 값을 카운트하고, 에지 검출신호(ED)가 인에이블되면 입력단자 IN1으로 입력되는 F(n) 또는 F(n)을 1T지연한 F(n-1)을 선택하여 그 값을 카운트한다. 이 때, 카운터(582)는 카운터(582)가 인에이블되는 동안 에지 검출신호(ED)가 인에이블되는 횟수에 따라 F(n) 또는 F(n-1)을 선택한다. 즉, 카운터(582)가 인에이블되는 동안 에지 검출신호(ED)가 처음 인에이블되면 F(n)의 값을 카운트하고, 에지 검출신호(ED)가 두 번째 인에이블되면 F(n-1)의 값을 카운트한다.

비교기(352)는 디지털 필터(308, 도 9참조)에서 발생되는 디지털 RF신호 F(n)과 기준전압(Vref)의 크기를 비교하여, 디지털 RF신호가 기준전압(Vref)보다 작으면 인에이블되는 신호(N28)를 발생한다. 지연기(358)는 비교기(352)에서 발생되는 신호(N28)를 1T 지연한 지연신호(N30)를 발생한다. 오아 게이트(380)는 비교기(352)에서 발생되는 신호(N28)와 지연기(358)에서 발생되는 신호(N30)를 논리합하고, 그 결과를 제3카운터 인에이블신호(N32)로서 카운터(384)의 인에이블 단자로 출력한다. 카운터(384)는 입력단자 IN1 및 IN2로 F(n) 및 K를 각각 입력하고, 제3카운터 인에이블신호(N32)에 따라 인에이블된다. 카운터(384)가 인에이블되면, 선택단자 SEL로 입력되는 에지 검출신호(ED)에 따라 카운터(384) 자신의 입력단자를 선택한다. 예컨대, 에지 검출신호(ED)가 디세이블되면 입력단자 IN2로 입력되는 K를 선택하여 그 값을 카운트하고, 에지 검출신호(ED)가 인에이블되면 입력단자 IN1로 입력되는 F(n) 또는 F(n)을 1T 지연한 F(n-1)을 선택하여 그 값을 카운트한다. 이 때, 카운터(584)는 카운터(582)처럼, 카운터(584)가 인에이블되는 동안 에지 검출신호(ED)가 인에이블되는 횟수에 따라 F(n) 또는 F(n-1)을 선택한다. 즉, 카운터(584)가 인에이블되는 동안 에지 검출신호(ED)가 처음 인에이블되면 F(n)의 값을 카운트하고, 에지 검출신호(ED)가 두 번째 인에이블되면 F(n-1)의 값을 카운트한다.

최대값 출력부(386)는 소정기간(예컨대, 588T)을 주기로 가산기들(382 및 384) 각각에서 발생되는 값들중 최대값을 취하여 최장듀티 계수값(MAX_C)으로서 발생한다. 제어전압 발생부(388)는 최장듀티 계수값(MAX_C)에서 소정의 기준 계수값(REF_C)을 감산하여 주파수 오차값(EF)을 구하고, 주파수 오차값(EF)에 상응하여 제어전압(Vc)을 발생하며, 주파수 오차값(EF)이 영(0)이 되면 록된다.

도 14(a) 및 (d)는 RF신호와 재생 클럭신호(PLCK) 간에 주파수가 동기하는 경우, 도 13에 도시된 카운터들(382 및 384)의 동작을 설명하기 위한 파형도들이다. 도 14(a)는 기준전압(Vref)보다 큰 신호와 작은 신호의 듀티가 각각 4T인 디지털 RF신호 F(n)을 나타내고, 도 14(b)는 에지 검출신호(ED)를 나타내고, 도 14(c)는 제2카운터 인에이블신호(N26)을 나타내고, 도 14(d)는 제3카운터 인에이블신호(N32)를 각각 나타낸다.

도 13 및 도 14를 참조하면, P1시점에서 도 14(c)에 도시된 바와 같이 하이로 되는 제2카운터 인에이블신호(N26)에 의해 카운터(382)는 인에이블되고, 에지 검출신호(ED)가 하이로 인에이블된다. 이 때, 카운터(582)가 인에이블되는 동안 에지 검출신호(ED)가 처음 인에이블된 상태이므로, 카운터(582)는 입력단자 IN1으로 입력되는 디지털 RF신호 F(n)의 절대값인 K를 카운트한다. P2, P3 및 P4시점에서는 에지 검출신호(ED)가 디세이블되므로, 카운터(582)는 입력단자 IN2로 입력되는 K의 값을 각각 카운트한다. P5시점에서 에지 검출신호(ED)는 두 번째로 인에이블된다. 따라서, 카운터(582)는 디지털 RF신호 F(n)을 1T 지연한 F(n-1)의 값을 카운트하는데, 그 값이 영(0)이므로 결국, 카운터(582)는 인에이블되는 동안 4K를 카운트하고, P6시점에서 로우로 되는 제2카운터 인에이블신호(N26)에 의해 카운터(382)는 디세이블된다.

또한, P5시점에서 도 15(d)에 도시된 바와 같이 하이로 되는 제3카운터 인에이블신호(N32)에 의해 카운터(384)는 인에이블되고, 에지 검출신호(ED)가 하이로 인에이블된다. 이 때, 카운터(584)가 인에이블되는 동안 에지 검출신호(ED)가 처음 인에이블된 상태이므로, 카운터(584)는 입력단자 IN1으로 입력되는 디지털 RF신호 F(n)의 절대값인 K를 카운트한다. P6, P7 및 P8시점에서는 에지 검출신호(ED)가 디세이블되므로, 카운터(584)는 입력단자 IN2로 입력되는 K의 값을 각각 카운트한다. P9시점에서 에지 검출신호(ED)는 두 번째로 인에이블된다. 따라서, 카운터(584)는 디지털 RF신호 F(n)을 1T 지연한 F(n-1)의 값을 카운트하는데, 그 값이 영(0)이므로 결국, 카운터(584)는 인에이블되는 동안 4K를 카운트하고, P10시점에서 로우로 되는 제3카운터 인에이블신호(N32)에 의해 카운터(384)는 디세이블된다.

이상에서와 같이, RF신호와 재생 클럭신호(PLCK)의 주파수가 동기하는 경우에, 신호의 듀티가 4T인 경우에는 카운터(582) 또는 카운터(584)가 4K를 카운트한다. 마찬가지로, 신호의 듀티가 11T 또는 14T인 경우에는 카운터(582) 또는 카운터(584)는 11K 또는 14K를 카운트함을 알 수 있다.

도 15(a)~(d)는 RF신호와 재생 클럭신호(PLCK) 간에 주파수가 동기하지 않는 경우, 도 13에 도시된 카운터들(382 및 384)의 동작을 설명하기 위한 파형도들이다. 도 15(a)는 기준전압(Vref)보다 큰 신호와 작은 신호의 듀티가 각각 4T인 디지털 RF신호 F(n)을 나타내고, 도 15(b)는 에지 검출신호(ED)를 나타내고, 도 15(c)는 제2카운터 인에이블신호(N26)을 나타내고, 도 15(d)는 제3카운터 인에이블신호(N32)를 각각 나타낸다.

도 13 및 도 15를 참조하면, P1시점에서 도 15(c)에 도시된 바와 같이 하이로 되는 제2카운터 인에이블신호(N26)에 의해 카운터(382)는 인에이블되고, 에지 검출신호(ED)가 하이로 인에이블된다. 이 때, 카운터(582)가 인에이블되는 동안 에지 검출신호(ED)가 처음 인에이블된 상태이므로, 카운터(582)는 입력단자 IN1으로 입력되는 디지털 RF신호 F(n)의 절대값인 α를 카운트한다. P2, P3 및 P4시점에서는 에지 검출신호(ED)가 디세이블되므로, 카운터(582)는 입력단자 IN2로 입력되는 K의 값을 각각 카운트한다. P5시점에서 에지 검출신호(ED)는 두 번째로 인에이블된다. 따라서, 카운터(582)는 디지털 RF신호 F(n)을 1T 지연한 F(n-1)의 절대값인 β를 카운트하고, P6시점에서 로우로 되는 제2카운터 인에이블신호(N26)에 의해 카운터(382)는 디세이블된다. 결국, 카운터(582)는 인에이블되는 동안 (3K+α+β)를 카운트한다.

또한, P5시점에서 도 15(d)에 도시된 바와 같이 하이로 되는 제3카운터 인에이블신호(N32)에 의해 카운터(384)는 인에이블되고, 에지 검출신호(ED)가 하이로 인에이블된다. 이 때, 카운터(584)가 인에이블되는 동안 에지 검출신호(ED)가 처음 인에이블된 상태이므로, 카운터(584)는 입력단자 IN1으로 입력되는 디지털 RF신호 F(n)의 절대값인 γ를 카운트한다. P6, P7 및 P8시점에서는 에지 검출신호(ED)가 디세이블되므로, 카운터(584)는 입력단자 IN2로 입력되는 K의 값을 각각 카운트한다. P9시점에서 에지 검출신호(ED)는 두 번째로 인에이블된다. 따라서, 카운터(584)는 디지털 RF신호 F(n)을 1T 지연한 F(n-1)의 절대값인 δ를 카운트하고, P10시점에서 로우로 되는 제3카운터 인에이블신호(N32)에 의해 카운터(384)는 디세이블된다. 결국, 카운터(584)는 인에이블되는 동안 (3K+γ+δ)를 카운트한다.

이상에서와 같이, RF신호와 재생 클럭신호(PLCK)의 주파수가 동기하지 않는 경우, 신호의 듀티가 4T일 때, 카운터(582) 또는 카운터(584)는 4K를 카운트하지 못한다. 마찬가지로, 신호의 듀티가 11T 또는 14T인 경우에도 카운터(582) 또는 카운터(584)는 정상적으로 11K 또는 14K를 카운트하지 못함을 알 수 있다.

일반적으로, CD의 경우 588T를 주기로 최장듀티인 11T를 갖는 신호가 2회 연속발생되며, DVD의 경우 588T를 주기로 최장듀티인 14T를 갖는 신호가 1회 발생된다. 재생 클럭신호(PLCK)의 주파수를 제어할 때는 이처럼 최장 듀티를 갖는 신호가 이용된다. 예컨대, 종래에는 최장 듀티를 갖는 신호가 입력되는 동안 재생 클럭신호(PLCK)의 주파수보다 2배 높은 주파수를 이용하여, 신호의 듀티를 카운트하였다. 따라서, 최장듀티가 11T인 경우에는 22를, 14T인 경우에는 28을 카운트한다. 반면, 본 발명에서는 최장 듀티를 갖는 신호가 입력되는 동안 K 또는 디지털 RF신호 F(n)의 값을 카운트한다. 따라서, 최장듀티가 11T인 경우 (10K+α+β) 또는 (10K+γ+δ)를 카운트하고, 최장듀티가 14T인 경우 (13K+α+β) 또는 (13K+γ+δ)를 카운트한다. 이 때, K를 14라고 가정한다면 최장듀티가 11T인 경우 (140+α+β) 또는 (140+γ+δ)를 카운트하고, 최장듀티가 14T인 경우 (182+α+β) 또는 (182+γ+δ)를 카운트한다. 결국, 본 발명에 의하면 최장듀티를 갖는 신호가 입력될 때, 단순히 재생 클럭신호(PLCK)를 카운트하지 않고, K 또는 디지털 RF신호 F(n)을 카운트하므로, 종래와 대비하여 주파수 제어의 정확도를 높일 수 있게 된다.

도 16은 도 9의 위상오차 검출부(316)를 구체적으로 나타내는 도면이다. 위상오차 검출부(316)는 지연기(360), 비교기(362), 부호 판별기(364) 및 연산부(366)를 포함하여 구성된다.

도 16에 도시된 지연기(360)는 디지털 RF신호 F(n)을 1T 지연하여 제1지연신호 F(n-1)를 발생한다. 비교기(362)는 제1지연신호 F(n-1)와 디지털 RF신호 F(n)의 절대 크기를 비교하여, 절대 크기가 작은 신호(N40)와 그의 절대값 ｜x｜을 출력한다. 부호 판별기(364)는 비교기(362)에서 발생되는 신호(N40)와 제1지연신호 F(n-1)의 부호가 같은가를 비교한다.

연산부(366)는 에지 검출신호(ED)에 응답하여, 부호 판별기(364)에서 신호(N24)와 제1지연신호 F(n-1)의 부호가 같다고 비교되면 비교기(362)에서 발생되는 절대값 ｜x｜에 양(+)의 부호를 붙여 부호를 갖는 위상오차(EP)로서 출력하고, 부호 판별기(364)에서 부호가 서로 다르다고 비교되면 제3비교기(362)에서 발생되는 절대값에 음(-)의 부호를 붙여 부호를 갖는 위상오차(EP)로서 발생한다. 이러한 부호를 갖는 위상오차(EP)는 에지 검출신호(ED)가 발생할 때 마다 그 값이 갱신된다.

도 17(a)~(d)는 위상오차 검출부(316)의 동작을 더욱 상세히 설명하기 위한 파형도이다. 도 17(a)는 재생 클럭신호(PLCK)의 위상이 디지털 RF신호보다 빠른 경우를 나타내고, 도 17(b)는 재생 클럭신호(PLCK)의 위상이 디지털 RF신호보다 빠른 경우의 에지 검출신호(ED)를 나타내고, 도 17(c)는 재생 클럭신호(PLCK)의 위상이 디지털 RF신호보다 느린 경우를 나타내고, 도 17(d)는 재생 클럭신호(PLCK)의 위상이 디지털 RF신호보다 느린 경우의 에지 검출신호(ED)를 각각 나타낸다.

도 17(a)를 참조하면, 재생 클럭신호(PLCK)의 위상이 디지털 RF신호보다 빠른 경우, 도 17(b)에 도시된 바와 같이, 에지 검출신호(ED)가 인에이블되는 구간에서 제1지연신호 F(n-1)의 절대값이 디지털 RF신호 F(n)의 절대값보다 작다. 따라서, 비교기(362)는 제1지연신호 F(n-1)를 부호 판별기(364)로 출력하고, 그의 절대값 ｜x｜을 연산부(366)로 출력한다. 부호 판별기(364)는 비교기(362)에서 출력되는 신호와 지연기(360)에서 출력되는 신호가 모두 제1지연신호 F(n-1)로서 동일하며, 그 부호가 동일하다고 판단한다. 따라서, 연산부(366)는 제1지연신호 F(n-1)의 절대값 ｜x｜에 양(+)의 부호를 붙이고, 이를 부호를 갖는 위상오차(EP)로서 발생한다.

도 17(c)를 참조하면, 재생 클럭신호(PLCK)의 위상이 디지털 RF신호보다 느린 경우, 도 17(d)에 도시된 바와 같이, 에지 검출신호(ED)가 인에이블되는 구간에서 디지털 RF신호 F(n)의 절대값이 제1지연신호 F(n-1)의 절대값보다 작다. 따라서, 비교기(362)는 디지털 RF신호 F(n)를 부호 판별기(364)로 출력하고, 그의 절대값 ｜x｜을 연산부(366)로 출력한다. 부호 판별기(364)는 비교기(362)에서 출력되는 신호 F(n)과 지연기(360)에서 출력되는 제1지연신호 F(n-1)의 부호를 비교한다. 이 때, 두 신호의 부호는 서로 반대이다. 따라서, 연산부(366)는 디지털 RF신호 F(n)의 절대값 ｜x｜에 음(-)의 부호를 붙이고, 이를 부호를 갖는 위상오차(EP)로서 발생한다.

도 18은 도 9의 위상 보정부(320)를 구체적으로 나타내는 도면이다. 위상 보정부(320)는 지연기들(370 및 372), 함수 판별부(374) 및 가/감산기(376)을 포함하여 구성된다.

도 18에서 지연기(370)는 디지털 RF신호 F(n)을 1T 지연하여 제1지연신호 F(n-1)를 발생한다. 지연기(372)는 제1지연신호 F(n-1)을 1T 지연하여 제2지연신호 F(n-2)를 발생한다. 함수 판별부(374)는 F(n), F(n-1) 및 F(n-2)를 입력하여 디지털 RF신호가 감소함수인가 또는 증가함수인가를 판단하고, 그 결과를 출력한다. 가/감산기(376)는 함수 판별부(374)의 함수 판별 결과에 따라, 디지털 RF신호가 증가함수이면 디지털 RF신호 F(n)에서 부호를 갖는 위상오차(EP)를 더하고, 디지털 RF신호가 감소함수이면 디지털 RF신호 F(n)에서 부호를 갖는 위상오차(EP)를 빼주어 디지털 RF신호의 위상이 재생 클럭신호(PLCK)와 일치하도록 위상보정을 하고, 위상보정된 디지털 RF신호 R(n)를 비터비 디코더(318)로 출력한다.

예컨대, 도 17(a)와 같이, 디지털 RF신호의 위상이 재생 클럭신호(PLCK)보다 느린 경우, A에서와 같이 디지털 RF신호가 감소함수일 경우, F(n-1)의 절대값에 양(+)의 부호를 갖는 값을 위상오차로서 구하고, 이를 디지털 RF신호에서 빼주면 디지털 RF신호와 재생 클럭신호(PLCK)의 위상이 동기될 수 있다. 그리고, 도 17(a)의 B에서와 같이 디지털 RF신호가 증가함수일 경우, F(n-1)의 절대값에 양(+)의 부호를 갖는 값을 위상오차로서 구하고, 이를 디지털 RF신호에서 더해주면, 디지털 RF의 위상이 재생 클럭신호(PLCK)에 동기될 수 있다.

또한, 도 17(c)와 같이, 디지털 RF신호의 위상이 재생 클럭신호(PLCK)의 위상보다 빠른 경우, C에서와 같이 디지털 RF신호가 감소함수일 경우, F(n)의 절대값에 음(-)의 부호를 갖는 값을 위상오차로서 구하고, 이를 디지털 RF신호에서 빼주면 디지털 RF신호의 위상이 재생 클럭신호(PLCK)에 동기될 수 있다. 그리고, 도 17(c)의 D에서와 같이, 디지털 RF신호가 감소함수일 경우, F(n)의 절대값에 음(-)의 부호를 갖는 값을 위상오차로서 구하고, 이를 디지털 RF신호에 더해주어 디지털 RF신호의 위상을 재생 클럭신호(PLCK)에 동기되도록 할 수 있다.

이처럼, 디지털 RF신호와 재생 클럭신호(PLCK) 간의 위상오차를 구한 다음, 디지털 RF신호가 증가 함수인가 또는 감소 함수인가에 따라 구한 위상오차 값을 디지털 RF신호에서 더해주거 빼주어 디지털 RF신호의 위상을 재생 클럭신호(PLCK)에 동기시킬 수 있다.

도 16, 도 17 및 도 18을 참조하여 도 16에 도시된 위상오차 검출부(316) 및 도 18에 도시된 위상 보정부(320)의 동작을 더욱 상세히 설명한다. 도 17(a)에서와 같이, 디지털 RF신호가 재생 클럭신호(PLCK)보다 위상이 느린 경우, A구간에서 에지 검출신호(ED)가 인에이블되면, 연산부(366)는 F(n-1)의 절대값에 양(+)의 부호를 갖는 위상오차(EP)를 발생한다. 이 때, 연산부(366)는 에지 검출신호(ED)가 인에이블될 때 마다, 부호를 갖는 위상오차(EP)를 갱신한다. 함수 판별부(374)는 연속되는 세개이 디지털 RF신호인 F(n), F(n-1) 및 F(n-2)의 값을 이용하여 디지털 RF신호가 감소함수인가 또는 증가함수인가를 판단한다. 가/감산기(376)는 함수 판별부(374)의 함수판별 결과에 따라, 부호를 갖는 위상오차(EP)를 디지털 RF신호 F(n)에 더하거나 빼주어, 디지털 RF신호와 재생 클럭신호(PLCK)의 위상이 동기시킨다. 그런다음, 도 17(a)의 B구간에서 에지 검출신호(ED)가 발생되면, 연산부(366)는 B구간에서의 F(n-1)의 절대값에 양(+)의 부호를 갖는 위상오차(EP)를 부호를 갖는 위상오차(EP)로서 다시 발생하고, 설명된 바와 같은 함수 판별부(374)와 가/감산기(376)의 동작에 의해 디지털 RF신호와 재생 클럭신호(PLCK)의 위상이 동기되도록 한다.

또한, 도 17(c)에서와 같이 디지털 RF신호의 위상이 재생 클럭신호(PLCK)의 의 위상보다 빠른 경우, C구간에서 에지 검출신호(ED)가 인에이블되면, 연산부(366)는 F(n)의 절대값에 음(-)의 부호를 갖는 위상오차(EP)를 발생한다. 이 때, 연산부(366)는 에지 검출신호(ED)가 인에이블될 때 마다, 부호를 갖는 위상오차(EP)를 갱신한다. 함수 판별부(374)는 연속되는 세개이 디지털 RF신호인 F(n), F(n-1) 및 F(n-2)의 값을 이용하여 디지털 RF신호가 감소함수인가 또는 증가함수인가를 판단한다. 가/감산기(376)는 함수 판별부(374)의 함수판별 결과에 따라, 부호를 갖는 위상오차(EP)를 디지털 RF신호 F(n)에 더하거나 빼주어, 디지털 RF신호와 재생 클럭신호(PLCK)의 위상이 동기시킨다. 그런다음, 도 17(c)의 D구간에서 에지 검출신호(ED)가 발생되면, 연산부(366)는 D구간에서의 F(n)의 절대값에 음(-)의 부호를 갖는 위상오차(EP)를 부호를 갖는 위상오차(EP)로서 다시 발생하고, 설명된 바와 같은 함수 판별부(374)와 가/감산기(376)의 동작에 의해 디지털 RF신호와 재생 클럭신호(PLCK)의 위상이 동기되도록 한다.

결국, 재생 클럭신호(PLCK)와 디지털 RF신호간의 위상차를 보정할 때, 종래와 같이 전압 제어 발진기를 제어하지 않고, 재생 클럭신호(PLCK)의 주파수를 고정시킨 상태에서 디지털 RF신호의 위상을 제어함으로써 시스템의 안정성이 크게 향상될 수 있다.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

상술한 바와 같이, 본 발명의 광 디스크 재생 시스템의 데이터 복원장치에 의하여, RF 신호가 디지털 변환된 디지털 RF신호가 기준전압을 지날때, 그 전/후값을 가산하여 위상오차 및 기준전압 오차를 정확히 추출하고, 이에 따라 위상 및 기준전압을 보정하므로 정확한 데이터가 복원될 수 있으며, 어떤 배속에도 관계없는 컷오프 주파수를 갖는 디지털 필터를 사용하므로, 필터의 구현 및 제어가 간단해질 수 있다는 효과가 있다.

또한, 본 발명의 광 디스크 재생 시스템의 데이터 복원장치에 의하여, 재생 클럭신호의 주파수가 RF신호와 맞으면, 재생 클럭신호의 주파수를 고정하고 RF신호의 위상을 변경시켜 재생 클럭신호와 RF신호의 위상을 동기시키므로, 위상제어시 주파수 불안정 요소를 제거하여 시스템의 안정도가 높아질 수 있다는 효과가 있다.

또한, 본 발명의 광디스크 재생 시스템의 데이터 복원장치에 의하면, 최장듀티 신호의 듀티를 계수하여 재생 클럭신호의 주파수가 제어될 때, 단순히 재생 클럭신호가 카운트되는 것이 아니라, 재생 클럭신호에 응답하여 소정값 또는 디지털 RF신호의 값을 누산하여 최장듀티 신호의 듀티가 계수되므로, 주파수 제어의 정확도가 높아질 수 있다는 효과가 있다.

도 1은 본 발명의 일실시예에 따른 광디스크 재생 시스템의 데이터 복원장치를 나타내는 도면이다.

도 2(a)~(b)는 도 1에 도시된 디지털 필터에 의한 파형의 정형화를 보여주는 파형도로서,

도 3은 도 1의 기준전압 보정부를 구체적으로 나타내는 도면이다.

도 4(a)~(c)는 도 1에 도시된 RF신호의 비대칭성을 나타내는 파형도들이다.

도 5는 도 1의 위상오차 검출부를 구체적으로 나타내는 도면이다.

도 6은 재생 클럭신호(PLCK)를 기준으로 여러가지 위상을 갖는 RF신호들을 나타내는 도면이다.

도 7은 도 1의 적응형 제어부를 구체적으로 나타내는 도면이다.

도 8은 도 1의 제어전압 발생부를 구체적으로 나타내는 도면이다.

도 9는 본 발명의 다른 일실시예에 따른 광디스크 재생 시스템의 데이터 복원장치를 나타내는 도면이다.

도 10은 도 9의 DSV 제어부를 구체적으로 나타내는 도면이다.

도 11은 도 9의 에지 검출부를 구체적으로 나타내는 도면이다.

도 12(a)~(b)는 RF신호에 따른 에지 검출신호(ED)의 발생을 보이는 도면이다.

도 13은 도 9의 주파수오차 보정부를 구체적으로 나타내는 도면이다.

도 14(a)~(d)는 RF신호와 재생 클럭신호(PLCK) 간에 주파수가 일치하는 경우, 도 13에 도시된 카운터들의 동작을 설명하기 위한 파형도들이다.

도 15(a)~(d)는 RF신호와 재생 클럭신호(PLCK) 간에 주파수가 일치하지 않는 경우, 도 13에 도시된 카운터들의 동작을 설명하기 위한 파형도들이다.

도 16은 도 9의 위상오차 검출부를 구체적으로 나타내는 도면이다.

도 17(a)~(d)는 위상오차 검출부의 동작을 더욱 상세히 설명하기 위한 파형도이다.

도 18은 도 9의 위상 보정부를 구체적으로 나타내는 도면이다.

Claims

디스크로부터 독출된 RF신호로부터 상기 디스크에 기록된 데이터를 복원하기 위한 광 디스크 재생 시스템의 데이터 복원장치에 있어서,

재생 클럭신호에 응답하여 상기 RF신호를 디지털 변환하고, 디지털 변환된 신호를 디지털 RF신호로서 발생하는 아날로그/디지털 변환기;

비터비 디코딩 방식에 의해 상기 디지털 RF신호를 디코딩하고, 디코딩된 비트열을 복원된 데이터로서 발생하는 비터비 디코더;

상기 RF 신호와 상기 재생 클럭신호간의 위상오차를 구하고, 상기 위상오차에 상응하는 제어전압을 발생하는 적응형 위상오차 보정부; 및

상기 제어 전압에 상응하여 상기 재생 클럭신호의 주파수를 가변시켜 위상보정된 상기 재생 클럭신호를 발생하는 전압 제어 발진기를 구비하며,

상기 적응형 위상오차 보정는 기준전압 부근에서 발생되는 연속되는 소정개수의 상기 디지털 RF신호를 가산하여 가산된 결과를 상기 위상오차로서 구하는 것을 특징으로 하는 광디스크 재생 시스템의 데이터 복원장치.
제1항에 있어서, 상기 데이터 복원장치는

상기 아날로그/디지털 변환기와 상기 비터비 디코더 사이에 상기 아날로그/디지털 변환기에서 발생되는 신호의 비대칭성을 디지털적으로 보정하는 애시머트리 보정부; 및

상기 애시머트리 보정부로부터 비대칭성이 보정된 신호를 입력하여 파형 정형하고, 파형정형된 신호를 상기 디지털 RF신호로서 발생하는 디지털 필터를 더 구비하는 것을 특징으로 하는 광디스크 재생 시스템의 데이터 복원장치.
제1항에 있어서, 상기 적응형 위상오차 보정부는

기준전압 부근에서 발생되는 연속되는 소정개수의 상기 디지털 RF신호를 가산하여 가산된 결과를 상기 RF 신호와 상기 재생 클럭신호간의 위상오차로서 발생하는 위상오차 검출부;

소정시간동안 상기 위상오차를 누적하여 그의 평균값을 오차 평균값으로서 구하여, 상기 오차 평균값을 제1임계값과 크기를 비교하고, 비교된 결과에 따라 펄스폭 선택신호를 발생하는 적응형 제어부; 및

다양한 펄스폭을 갖는 다수개의 펄스폭 변조(PWM)신호들을 생성하고, 상기 펄스폭 선택신호에 따라 상기 다수개의 PWM신호들중 하나를 선택하고, 선택된 PWM신호는 상기 위상오차의 부호에 따라 제어전압을 발생하는 제어전압 발생부를 구비하는 것을 특징으로 하는 광디스크 재생 시스템의 데이터 복원장치.
제3항에 있어서, 상기 위상오차 검출부는

상기 디지털 RF신호를 1T(여기서, T는 재생 클럭신호의 한 주기) 및 2T지연하여 제1 및 제2지연신호를 발생하는 제1 및 제2지연기;

상기 제1지연신호의 절대값이 제2임계값보다 작은가를 비교하여, 상기 제1지연신호의 절대값이 상기 제2임계값보다 작으면 인에이블되는 상기 제1제어신호를 발생하는 비교기; 및

상기 제1제어신호가 인에이블되면, 상기 디지털 RF신호와 상기 제1 및 제2지연신호를 가산하고, 가산된 결과를 상기 위상오차로서 출력하는 가산기를 구비하는 것을 특징으로 하는 광디스크 재생 시스템의 데이터 복원장치.
제3항에 있어서, 상기 적응형 제어부는

상기 제1제어신호를 카운트하여, 상기 디지털 RF 신호가 상기 기준전압을 지나는 횟수를 구하고, 구해진 횟수가 P(여기서, P≥1인 자연수)의 정수배이면 인에이블되는 제2제어신호를 발생하는 제어신호 발생부;

영(0)보다 큰 상기 위상오차를 누산하고, 이를 상기 제2제어신호에 응답하여 P로 나누어, 평균값을 구하는 제1오차 평균값 발생부;

영(0)보다 작은 상기 위상오차를 누산하고, 이를 상기 제2제어신호에 응답하여 P로 나누어 평균값을 구하는 제2오차 평균값 발생부; 및

상기 제2제어신호에 응답하여 상기 제1 및 제2오차 평균값 발생부에서 발생되는 오차 평균값들을 제2임계값 및 상기 제2임계값보다 큰 제3임계값을 그 크기를 비교하고, 비교결과에 따라 상기 펄스폭 선택신호를 출력하는 선택신호 발생부를 구비하는 것을 특징으로 하는 광디스크 재생 시스템의 데이터 복원장치.
제5항에 있어서, 상기 선택신호 발생부는 상기 제2제어신호에 응답하여 상기 제1오차 평균값 발생부에서 연속적으로 발생되는 제1 및 제2오차 평균값과 상기 제2오차 평균값 발생부에서 연속적으로 발생는 제3 및 제4오차 평균값을 추출하여, 다음 표1에 따라 제어전압이 발생되도록 펄스폭 선택신호를 발생하고, 상기 제어전압의 강도를 상향하기 위해 펄스폭이 현재 선택된 PWM신호보다 큰 PWM신호를 선택하고, 상기 제어전압의 강도를 하향하기 위해 펄스폭이 현재 선택된 PWM신호보다 작은 PWM신호를 선택하도록 펄스폭 선택신호를 발생하는 것을 특징으로 하는 광디스크 재생시스템에서 데이터 복원장치.

[표 1]

구분 E1 E2 E3 E4 제어전압강도 제1경우 ｜E1｜<V4 ｜E2｜<V4 ｜E3｜<V4 ｜E4｜<V4 유지 또는 상향 제2경우 ｜E1｜>V4 ｜E2｜>V4 ｜E3｜<V4 ｜E4｜<V4 상향 제3경우 ｜E1｜<V4 ｜E2｜<V4 ｜E3｜>V4 ｜E4｜>V4 상향 제4경우 ｜E1｜>V4 ｜E2｜>V4 ｜E3｜>V4 ｜E4｜>V4 하향

(여기서, E1, E2, E3 및 E4는 각각 상기 제1, 제2, 제3 및 제4오차 평균값을 나타내고, V1은 상기 제1임계값을 나타낸다.)
제3항에 있어서, 상기 제어전압 발생부는

소정의 펄스폭을 갖는 펄스 신호를 입력하여 제1~제m(여기서, m>1인 자연수) PWM신호를 발생하는 PWM신호 발생부;

상기 PWM 선택신호에 따라 상기 제1~제m PWM신호중 하나의 PWM신호를 선택하여 출력하고, 선택된 상기 PWM 신호를 상기 위상오차의 부호에 따라 상기 업신호 또는 상기 다운신호로서 출력하는 PWM 선택부; 및

상기 PWM 선택부에서 출력되는 업신호 또는 다운신호를 저역 필터링하여 상기 제어전압으로서 출력하는 저역 통과 필터를 구비하는 것을 특징으로 하는 광디스크 재생 시스템의 데이터 복원장치.
제7항에 있어서, 상기 PWM신호 발생부는

각각은, 동일한 지연특성을 가지며, 직렬 연결되어 상기 펄스 신호를 지연하는 제1 내지 제n(여기서, n>1인 자연수) 인버터들; 및

각각이, 홀수번째 상기 인버터의 출력과 상기 펄스 신호를 논리곱하고, 논리곱된 결과를 상기 제1 내지 제m PWM신호로서 출력하는 제1 내지 제m 논리곱 수단을 구비하고,

상기 제n인버터의 지연폭은 상기 펄스신호의 펄스폭보다 작은 것임을 특징으로 하는 광 디스크 재생 시스템의 데이터 복원 장치.
광디스크로부터 독출된 RF신호로부터 상기 광디스크에 기록된 데이터를 복원하기 위한 광 디스크 재생 시스템의 데이터 복원장치에 있어서,

재생 클럭신호에 응답하여 상기 RF신호를 디지털 변환하고, 변환된 신호를 디지털 RF신호로서 발생하는 아날로그/디지털 변환기;

상기 디지털 RF신호를 받아들여, 상기 디지털 RF신호가 상기 기준전압을 지나는 에지를 검출하여 에지 검출신호로서 발생하는 에지 검출부;

상기 디지털 RF신호와 상기 재생 클럭신호간의 주파수 오차를 검출하고, 검출된 주파수 오차에 따라 상기 재생 클럭신호의 주파수를 보정하는 제어전압을 발생하고, 상기 재생 클럭신호와 상기 디지털 RF신호의 주파수가 동기되면 상기 제어전압을 록시키는 주파수오차 보정부;

상기 재생 클럭신호의 위상이 상기 RF신호의 위상보다 느린가 또는 빠른가에 따른 부호를 갖는 위상오차를 구하고, 상기 위상오차를 보정한 위상보정된 디지털 RF신호를 발생하는 위상오차 보정부; 및

비터비 디코딩 방식에 의해, 상기 위상오차 보정부에서 발생되는 위상보정된 디지털 RF신호를 디코딩하고, 디코딩된 비트열을 복원된 데이터로서 발생하는 비터비 디코더를 구비하는 것을 특징으로 하는 광디스크 재생 시스템의 데이터 복원장치.
제9항에 있어서, 아날로그/디지털 변환기와 상기 에지 검출부 사이에

상기 아날로그/디지털 변환기에서 발생되는 신호의 비대칭성을 보정하는 비대칭 보정부; 및

상기 비대칭 보정부로부터 비대칭성이 보정된 신호를 입력하여 파형 정형하고, 파형정형된 신호를 상기 디지털 RF신호로서 발생하는 디지털 필터를 더 구비하는 것을 특징으로 하는 광디스크 재생 시스템의 데이터 복원장치.
제9항에 있어서, 상기 위상오차 보정부는

상기 에지 검출신호가 인에이블되는 구간에서, 상기 재생 클럭신호의 위상이 상기 RF신호의 위상보다 느린가 또는 빠른가에 따른 부호를 갖는 위상오차를 구하는 위상오차 검출부; 및

상기 디지털 RF신호가 감소함수인가 또는 증가함수인가에 따라 상기 디지털 RF신호에 상기 부호를 갖는 위상오차를 가/감산하여 상기 위상보정된 디지털 RF신호를 상기 비터비 디코더로 발생하는 위상 보정부를 구비하는 것을 특징으로 하는 광디스크 재생 시스템의 데이터 복원장치.
제11항에 있어서, 상기 위상오차 검출부는

상기 디지털 RF신호를 1T(여기서, T는 재생 클럭신호의 한 주기) 지연하여 제1지연신호를 발생하는 제1지연기;

상기 제1지연신호와 상기 디지털 RF신호의 절대 크기를 비교하여, 절대 크기가 작은 신호와 그의 절대값을 출력하는 비교기;

상기 비교기에서 발생되는 신호와 상기 제1지연신호의 부호가 같은가를 비교하는 부호 판별기; 및

상기 에지 검출신호가 인에이블되면, 상기 부호 판별기에서의 부호 판별 결과에 따라 상기 비교기에서 발생되는 절대값에 양(+) 또는 음(-)의 부호를 붙여 상기 부호를 갖는 위상오차로서 출력하는 연산부를 구비하는 것을 특징으로 하는 광디스크 재생 시스템의 데이터 복원장치.
제12항에 있어서, 상기 연산부는 상기 부호 판별기에서 부호가 같다고 비교되면 상기 비교기에서 발생되는 절대값에 양(+)의 부호를 붙이고, 상기 부호 판별기에서 부호가 서로 다르다고 비교되면 상기 비교기에서 발생되는 절대값에 음(-)의 부호를 붙여 상기 부호를 갖는 위상오차로서 발생하는 것을 특징으로 하는 광디스크 재생 시스템의 데이터 복원장치.
제11항에 있어서, 상기 위상 보정부는

상기 디지털 RF신호를 1T 및 2T 지연하여 상기 제1지연신호 및 제2지연신호를 발생하는 제2 및 제3지연기;

상기 제1 및 제2지연신호와 상기 디지털 RF 데이터를 입력하여 상기 디지털 RF신호가 증가함수인가 또는 감소함수인가를 판단하는 함수 판별부; 및

상기 함수 판별부에서 상기 디지털 RF신호가 감소함수라고 판별되면 상기 디지털 RF신호에서 상기 부호를 갖는 위상오차를 빼고, 상기 디지털 RF신호가 증가함수이면 상기 디지털 RF신호에 상기 부호를 갖는 위상오차를 더하여 상기 위상보정된 디지털 RF신호를 발생하는 가/감산기를 구비하는 것을 특징으로 하는 광디스크 재생 시스템의 데이터 복원장치.
제9항에 있어서, 상기 에지 검출부는

상기 디지털 RF신호의 각 비트들을 논리합하는 제1논리합 수단;

상기 디지털 RF신호의 최상위 비트와 상기 제1지연신호의 최상위 비트를 배타적 논리합하는 배타적 논리합 수단;

상기 제1지연신호의 각 비트들을 반전 논리합하는 반전 논리합 수단;

상기 제1논리합 수단과 상기 배타적 논리합 수단에서 각각 발생되는 신호를 논리곱하는 논리곱 수단; 및

상기 논리곱 수단과 상기 반전 논리합 수단에서 발생되는 신호를 논리합하고, 논리합된 결과를 상기 에지 검출신호로서 발생하는 제2논리합 수단을 구비하는 것을 특징으로 하는 광디스크 재생 시스템에서 데이터 복원장치.
광디스크로부터 독출된 RF신호로부터 상기 광디스크에 기록된 데이터를 복원하기 위한 광 디스크 재생 시스템의 데이터 복원장치에 있어서,

재생 클럭신호에 응답하여 상기 RF신호를 디지털 변환하고, 변환된 신호를 디지털 RF신호로서 발생하는 아날로그/디지털 변환기;

상기 디지털 RF신호를 받아들여, 상기 디지털 RF신호가 상기 기준전압을 지나는 에지를 검출하여 에지 검출신호로서 발생하는 에지 검출부;

소정 기간을 주기로 하여 최장듀티를 갖는 상기 디지털 RF신호가 입력되는 동안, 소정값 K 또는 상기 디지털 RF신호를 누산하여 최장듀티 계수값을 카운트하고, 상기 최장듀티 계수값에 따라 상기 재생 클럭신호의 주파수를 보정하는 제어전압을 발생하고, 상기 재생 클럭신호가 상기 RF신호의 주파수와 같아지면 상기 제어전압을 록시키는 주파수오차 보정부;

상기 재생 클럭신호의 위상이 상기 RF신호의 위상보다 느린가 또는 빠른가에 따른 부호를 갖는 위상오차를 구하고, 상기 보정한 위상보정된 디지털 RF신호를 발생하는 위상오차 보정부; 및

비터비 디코딩 방식에 의해, 상기 위상오차 보정부에서 발생되는 위상보정된 디지털 RF신호를 디코딩하고, 디코딩된 비트열을 복원된 데이터로서 발생하는 비터비 디코더를 구비하는 것을 특징으로 하는 광디스크 재생 시스템의 데이터 복원장치.
제16항에 있어서, 상기 데이터 복원장치는

상기 아날로그/디지털 변환기와 상기 에지 검출부 사이에 상기 아날로그/디지털 변환기에서 발생되는 신호의 비대칭성을 디지털적으로 보정하는 애시머트리 보정부; 및

상기 애시머트리 보정부로부터 비대칭성이 보정된 신호를 입력하여 파형 정형하고, 파형정형된 신호를 상기 디지털 RF신호로서 발생하는 디지털 필터를 더 구비하는 것을 특징으로 하는 광디스크 재생 시스템의 데이터 복원장치.
제16항에 있어서, 상기 주파수 오차 보정부는

상기 디지털 RF신호와 상기 기준전압을 비교하여, 상기 디지털 RF신호가 상기 기준전압보다 크면 인에이블되는 신호와, 상기 디지털 RF신호가 상기 기준전압보다 작으면 인에이블되는 신호를 발생하는 제1 및 제2비교기;

상기 제1 및 제2비교기에서 발생되는 신호를 각각 1T 지연하여 제1 및 제2지연신호를 발생하는 제1 및 제2지연기;

상기 제1비교기의 출력신호와 상기 제1지연신호를 논리합하여 제1카운터 인에이블신호를, 상기 제2비교기의 출력신호와 상기 제2지연신호를 논리합하여 제2카운터 이에이블신호를 각각 발생하는 제1 및 제2논리합 수단;

상기 제1카운터 인에이블신호에 응답하여 인에이블되면, 상기 에지 검출신호가 디세이블되는 구간에서는 상기 재생 클럭신호에 응답하여 K를 가산하고, 상기 에지 검출신호가 인에이블되는 구간에서는 상기 디지털 RF신호를 가산하는 제1카운터;

상기 제2카운터 인에이블신호에 응답하여 인에이블되면, 상기 에지 검출신호가 디세이블되는 구간에는 상기 재생 클럭신호에 응답하여 K를 가산하고, 상기 에지 검출신호가 인에이블되는 구간에서는 상기 디지털 RF신호를 가산하는 제2카운터;

상기 제1 및 제2가산기에서 발생되는 값중 최대값을 취하여 최장듀티 계수값으로서 발생하는 최대값 출력부; 및

상기 최장듀티 계수값에서 소정의 기준 계수값을 감산하여 주파수 오차값을 구하고, 상기 주파수 오차값에 상응하여 상기 제어전압을 발생하며, 상기 주파수 오차값이 영(0)이 되면 록되는 제어전압 발생기를 구비하는 것을 특징으로 하는 광디스크 재생 시스템의 데이터 복원장치.
제18항에 있어서, 상기 제1카운터는 상기 제1카운터 인에이블신호가 인에이블되면, 상기 에지 검출신호가 디세이블되는 구간에서는 상기 재생 클럭신호에 응답하여 K를 가산하고, 상기 에지 검출신호가 처음 인에이블되는 구간에서는 상기 디지털 RF신호의 값을 가산하고, 상기 에지 검출신호가 두 번째 인에이블되는 구간에서는 상기 디지털 RF신호가 1T 지연된 신호의 값을 가산하는 것을 특징으로 하는 광디스크 재생 시스템의 데이터 복원장치.
제18항에 있어서, 상기 제2카운터는 상기 제2카운터 인에이블신호가 인에이블되면, 상기 에지 검출신호가 디세이블되는 구간에서는 상기 재생 클럭신호에 응답하여 K를 가산하고, 상기 에지 검출신호가 처음 인에이블되는 구간에서는 상기 디지털 RF신호의 값을 가산하고, 상기 에지 검출신호가 두 번째 인에이블되는 구간에서는 상기 디지털 RF신호가 1T 지연된 신호의 값을 가산하는 것을 특징으로 하는 광디스크 재생 시스템의 데이터 복원장치.
광디스크로부터 독출된 RF신호로부터 상기 광디스크에 기록된 데이터를 복원하기 위한 광 디스크 재생 시스템의 데이터 복원장치에 있어서,

재생 클럭신호에 응답하여 상기 RF신호를 디지털 변환하는 아날로그/디지털 변환기;

기준전압 보정값과 상기 아날로그/디지털 변환기에서 발생된는 신호를 가산하고, 가산된 신호를 디지털 RF신호로서 발생하는 가산기;

기준전압부근에서 연속적으로 발생되는 소정 개수의 디지털 RF신호를 가산하여 전압 오차를 구하고, 구해진 전압 오차에 따라 기준전압 보정값을 발생하는 기준전압 보정부; 및

비터비 디코딩 방식에 의해, 상기 디지털 RF신호를 디코딩하고, 디코딩된 비트열을 복원된 데이터로서 발생하는 비터비 디코더를 구비하는 것을 특징으로 하는 광디스크 재생 시스템의 데이터 복원장치.
제21항에 있어서, 상기 기준전압 보정부는

상기 디지털 RF신호를 1T(여기서, T는 재생 클럭신호의 한 주기)한 제1지연신호의 절대값이 제1임계값보다 작으면, 상기 디지털 RF신호와 상기 디지털 RF신호를 2T지연한 제2지연신호를 가산하여 오차값을 구하고, 하나이상의 연속되는 상기 오차값을 가산하여 상기 전압 오차로서 발생하는 오차 검출부; 및

상기 전압 오차의 부호에 따라 상기 재생 클럭신호를 상향 또는 하향 카운팅하고, 카운팅된 값이 (+)제2임계값이 되면 제1전압 보정값을 발생하고, (-)제2임계값이 되면 상기 제1전압 보정값과 크기는 같고 부호는 반대인 제2전압 보정값을 발생하는 보정값 발생부를 구비하는 것을 특징으로 하는 광디스크 재생 시스템의 데이터 복원장치.
제22에 있어서, 상기 보정값 발생부는

상기 기준전압 오차의 부호를 검출하는 부호 검출기;

상기 부호 검출기에서 검출된 상기 기준전압 오차의 부호에 따라 1씩 상향 또는 하향 카운팅하고, 리셋신호에 응답하여 리셋되는 상/하향 카운터; 및

상기 상/하향 카운터에서 카운팅된 값이 제2임계값에 도달하면 상기 제1 또는 제2전압 보정값을 발생하고, 상기 리셋신호를 발생하는 비교기를 구비하는 것을 특징으로 하는 광디스크 재생 시스템의 데이터 복원장치.
제22항에 있어서, 상기 제1 또는 제2전압 보정값의 크기는 상기 아날로그/디지털 변환기에서 상기 RF신호를 디지털 변환할 때의 양자화 레벨중 한단계의 레벨에 해당하는 값인 것을 특징으로 하는 광디스크 재생 시스템의 데이터 복원장치.
광디스크로부터 독출된 RF신호로부터 상기 광디스크에 기록된 데이터를 복원하기 위한 광 디스크 재생 시스템의 데이터 복원장치에 있어서,

재생 클럭신호에 응답하여 상기 RF신호를 디지털 변환하여 디지털 변환된 신호를 발생하는 아날로그/디지털 변환기;

상기 디지털 변환된 신호를 받아들여, 기준전압보다 큰 레벨을 갖는 신호의 갯수와 상기 기준전압보다 작은 레벨을 갖는 신호의 갯수가 같아지도록 전압 보정값을 발생하는 DSV 제어부; 및

상기 전압 보정값과 상기 아날로그/디지털 변환기에서 발생된는 신호를 가산하고, 가산된 신호를 디지털 RF신호로서 발생하는 가산기; 및

비터비 디코딩 방식에 의해, 상기 디지털 RF신호를 디코딩하고, 디코딩된 비트열을 복원된 데이터로서 발생하는 비터비 디코더를 구비하는 것을 특징으로 하는 광디스크 재생 시스템의 데이터 복원장치.
제25항에 있어서, 상기 DSV 조정부는

상기 디지털 변환된 신호와 기준전압의 크기를 비교하는 비교기;

상기 비교기에서 상기 디지털 변환된 신호가 상기 기준전압보다 크다고 비교되면 상기 재생 클럭신호를 상향 카운트하고, 그렇지 않으면 상기 재생 클럭신호를 하향 카운트하여 제1카운트값을 구하고, 상기 제2카운트값이 (+)임계값이 되면 제1보정값 발생하고, 상기 제2카운트값이 (-)임계값이 되면 상기 제1보정값과 크기는 같고 부호가 반대인 제2보정값을 발생하고 리셋되는 DSV 카운터; 및

상기 DSV 카운터로부터 발생되는 제1 또는 제2전압 보정값을 누산하고, 누산된 값을 상기 기준전압 보정값으로서 출력하는 보정값 발생부를 구비하는 것을 특징으로 하는 광디스크 재생 시스템의 데이터 복원장치.
제26항에 있어서, 상기 제1 또는 제2전압 보정값의 크기는 상기 아날로그/디지털 변환기에서 상기 RF신호를 디지털 변환할 때의 양자화 레벨중 한단계의 레벨에 해당하는 값인 것을 특징으로 하는 광디스크 재생 시스템의 데이터 복원장치.
입력되는 아날로그 신호의 비대칭성을 보정하는 비대칭 보정장치에 있어서,

재생 클럭신호에 응답하여 상기 아날록그 신호를 디지털 변환하는 아날로그/디지털 변환기;

기준전압 보정값과 상기 아날로그/디지털 변환기에서 발생된는 신호를 가산하고, 가산된 신호를 디지털 신호로서 발생하는 가산기; 및

상기 디지털 신호가 기준전압에 근접하면, 상기 기준전압 부근에서 연속되는 소정 개수의 디지털 신호를 가산하여 전압 오차를 구하고, 구해진 전압 오차에 따라 상기 기준전압 보정값을 발생하는 기준전압 보정부를 구비하는 것을 특징으로 하는 비대칭 보정장치.
제28항에 있어서, 상기 기준전압 보정부는

상기 디지털 신호를 1T(여기서, T는 재생 클럭신호의 한 주기)한 제1지연신호의 절대값이 제1임계값보다 작으면, 상기 디지털 신호와 상기 디지털 RF신호를 2T지연한 제2지연신호를 가산하여 오차값을 구하고, 하나이상의 연속되는 상기 오차값을 가산하여 상기 전압 오차로서 발생하는 오차 검출부; 및

상기 전압 오차의 부호에 따라 상기 재생 클럭신호를 상향 또는 하향 카운팅하고, 카운팅된 값이 (+)제2임계값이 되면 제1전압 보정값을 발생하고, (-)제2임계값이 되면 상기 제1전압 보정값과 크기는 같고 부호는 반대인 제2전압 보정값을 발생하는 보정값 발생부를 구비하는 것을 특징으로 하는 비대칭 보정장치.
제29항에 있어서, 상기 보정값 발생부는

상기 기준전압 오차의 부호를 검출하는 부호 검출기;

상기 부호 검출기에서 검출된 상기 기준전압 오차의 부호에 따라 재생 클럭신호를 상향 또는 하향 카운팅하고, 리셋신호에 응답하여 리셋되는 상/하향 카운터; 및

상기 상/하향 카운터에서 카운팅된 값이 제2임계값에 도달하면 상기 제1 또는 제2전압 보정값을 발생하고, 상기 리셋신호를 발생하는 비교기를 구비하는 것을 특징으로 하는 비대칭 보정장치.
제29항에 있어서, 상기 제1 또는 제2전압 보정값의 크기는 상기 아날로그/디지털 변환기에서 상기 RF신호를 디지털 변환할 때의 양자화 레벨중 한단계의 레벨에 해당하는 값인 것을 특징으로 하는 비대칭 보정장치.
입력되는 아날로그 신호의 비대칭성을 보정하는 비대칭 보정장치에 있어서,

재생 클럭신호에 응답하여 상기 아날로그 신호를 디지털 변환하는 아날로그/디지털 변환기;

상기 아날로그/디지털 변환기에서 발생되는 디지털 신호를 받아들여, 기준전압보다 큰 레벨을 갖는 신호의 갯수와 상기 기준전압보다 작은 레벨을 갖는 신호의 갯수가 같도록 전압 보정값을 발생하는 DSV 제어부; 및

상기 전압 보정값과 상기 아날로그/디지털 변환기에서 발생된는 신호를 가산하고, 가산된 신호를 비대칭이 보정된 디지털 신호로서 발생하는 가산기를 구비하는 것을 특징으로 하는 비대칭 보정장치.
제32항에 있어서, 상기 DSV 제어부는

상기 디지털 신호와 기준전압의 크기를 비교하는 비교기;

상기 비교기에서 상기 디지털 신호가 상기 기준전압보다 크다고 비교되면 상기 재생 클럭신호를 상향 카운트하고, 그렇지 않으면 상기 재생 클럭신호를 하향 카운트하여 제1카운트값을 구하고, 상기 제1카운트값이 (+)임계값이 되면 제1보정값 발생하고, 상기 제1카운트값이 (-)임계값이 되면 상기 제1보정값과 크기는 같고 부호가 반대인 제2보정값을 발생하고 리셋되는 DSV 카운터; 및

상기 DSV 카운터로부터 발생되는 제1 또는 제2보정값을 누산하고, 누산된 값을 상기 기준전압 보정값으로서 출력하는 보정값 발생부를 구비하는 것을 특징으로 하는 비대칭 보정장치.
제33항에 있어서, 상기 제1 또는 제2전압 보정값의 크기는 상기 아날로그/디지털 변환기에서 상기 RF신호를 디지털 변환할 때의 양자화 레벨중 한단계의 레벨에 해당하는 값인 것을 특징으로 하는 비대칭 보정장치.