[go: up one dir, main page]

KR100502906B1 - 플라즈마 디스플레이 패널의 구동 방법 - Google Patents

플라즈마 디스플레이 패널의 구동 방법 Download PDF

Info

Publication number
KR100502906B1
KR100502906B1 KR10-2002-0062095A KR20020062095A KR100502906B1 KR 100502906 B1 KR100502906 B1 KR 100502906B1 KR 20020062095 A KR20020062095 A KR 20020062095A KR 100502906 B1 KR100502906 B1 KR 100502906B1
Authority
KR
South Korea
Prior art keywords
voltage
inductor
electrode
voltages
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2002-0062095A
Other languages
English (en)
Other versions
KR20040033170A (ko
Inventor
이준영
김진성
최학기
한찬영
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2002-0062095A priority Critical patent/KR100502906B1/ko
Priority to JP2003282520A priority patent/JP2004133406A/ja
Priority to US10/681,257 priority patent/US7023139B2/en
Priority to CNB2003101233227A priority patent/CN1326105C/zh
Priority to CNB2007100854929A priority patent/CN100543815C/zh
Priority to JP2003354242A priority patent/JP2004133475A/ja
Publication of KR20040033170A publication Critical patent/KR20040033170A/ko
Priority to US11/140,975 priority patent/US7471046B2/en
Application granted granted Critical
Publication of KR100502906B1 publication Critical patent/KR100502906B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널의 구동 방법에 관한 것으로, 특히 플라즈마 디스플레이 발광에 직접 기여하는 전력회수회로 및 그의 구동방법에 관한 것이다. 본 발명의 플라즈마 디스플레이 패널은 종래의 단순한 LC 공진의 원리와는 달리 제1 및 제2 인덕터(L1, L2)에 저장된 에너지를 사용하여 스위치(Ys, Yg, Xs, Xg)의 영전압 스위칭을 달성할 수 있고, 패널 캐패시터(Cp) 양단간의 전압 파형에서 상승 시간과 하강 시간을 조절할 수 있게 한다.

Description

플라즈마 디스플레이 패널의 구동 방법{DRIVING METHOD OF PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널(plasma display panel, PDP)을 구동하는 방법에 관한 것이다.
플라즈마 디스플레이 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소(pixel)가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 디스플레이 패널은 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형과 교류형으로 구분된다.
직류형 플라즈마 디스플레이 패널은 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 플라즈마 디스플레이 패널에서는 전극을 유전체층이 덮고 있어 자연스러운 캐패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.
도 1은 교류형 플라즈마 디스플레이 패널의 일부 사시도이다.
도 1에 도시한 바와 같이, 유리 기판(1) 위에는 유전체층(2) 및 보호막(3)으로 덮인 주사 전극(4)과 유지 전극(5)이 쌍을 이루어 평행하게 설치된다. 유리 기판(6) 위에는 절연체층(7)으로 덮인 복수의 어드레스 전극(8)이 설치된다. 어드레스 전극(8)들 사이에 있는 절연체층(7) 위에는 어드레스 전극(8)과 평행하게 격벽(9)이 형성되어 있다. 또한, 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 유리 기판(1, 2)은 주사 전극(4)과 어드레스 전극(8) 및 유지 전극(5)과 어드레스 전극(8)이 직교하도록 방전 공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스 전극(8)과, 쌍을 이루는 주사 전극(4)과 유지 전극(5)과의 교차부에 있는 방전 공간이 방전셀(12)을 형성한다.
도 2는 플라즈마 디스플레이 패널의 전극 배열도를 나타낸다.
도 2에 도시한 바와 같이, 플라즈마 디스플레이 패널의 전극은 m×n의 매트릭스 형태를 가지고 있으며, 구체적으로 열 방향으로는 어드레스 전극(A1~Am)이 배열되어 있고 행 방향으로는 주사 전극(Y1~Yn) 및 유지 전극(X1~Xn)이 지그재그로 배열되어 있다. 도 2에 도시된 방전셀(12)은 도 1에 도시된 방전셀(12)에 대응한다.
일반적으로 교류형 플라즈마 디스플레이 패널의 구동 방법은 리셋 기간, 어드레싱 기간, 유지 기간, 소거 기간으로 이루어진다.
리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레싱 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이며, 소거 기간은 셀의 벽전하를 감소시켜 유지방전을 종료시키는 기간이다.
교류형 플라즈마 디스플레이 패널은 그 유지방전을 위한 주사 전극 및 유지 전극이 용량성 부하로 작용하기 때문에 주사 전극 및 유지 전극에 대한 캐패시턴스가 존재하며, 유지방전을 위한 파형을 인가하기 위해서는 방전을 위한 전력 이외에 무효 전력이 필요하다. 이런 무효 전력을 회수하여 재사용하는 회로를 전력 회수 회로라고 한다.
이하에서는 종래의 교류 플라즈마 디스플레이 패널의 전력 회수 회로와 그의 구동 방법을 설명한다.
도 3 및 도 4는 종래의 전력회수회로와 그 동작 파형을 나타내는 도면이다.
도 3에서와 같이, L.F. Weber에 의해 제안된 회로(미국특허 4,866,349 및 5,081,400)는 교류형 플라즈마 디스플레이 패널의 전력 회수 회로로서, 유지 전극의 전력 회수 회로(10)와 주사 전극의 전력 회수 회로(11)(도시하지 않음)가 각각 동일하게 이루어진다. 아래에서는 편의상 하나의 전극에 대한 전력 회수 회로에 대해 설명한다.
종래의 전력 회수 회로(10)는 두 개의 스위치(Sa, Sb), 다이오드(D1, D2), 인덕터(Lc) 및 전력 회수용 캐패시터(Cc)로 이루어지는 전력 회수부와, 직렬로 연결된 두 개의 스위치(Sc, Sd)로 이루어지는 유지방전부를 포함한다.
유지방전부의 두 개의 스위치(Sc, Sd) 사이의 접점에는 플라즈마 디스플레이 패널이 연결되며, 이 플라즈마 디스플레이 패널을 등가적으로 캐패시터(Cp)로 나타내었다.
이와 같이 구성된 종래의 전력 회수 회로는 도4에서와 같이, 스위치(Sa~Sd)의 스위칭 동작에 따라 4가지 모드로 동작하고, 스위칭 동작에 따라 패널 캐패시터의 양단 전압(Vp)과 인덕터(Lc)에 흐르는 전류(IL)의 파형이 각각 나타나게 된다.
초기 상태에서는 스위치(Sa)가 턴온되기 직전에 스위치(Sd)가 턴온되어 있어서 패널 캐패시터의 양단 전압(Vp)은 0V로 유지된다. 이때, 전력 회수용 캐패시터(Cc)는 유지방전 전압(Vs)의 1/2만큼의 전압(Vs/2)으로 미리 충전되어 유지방전 개시시 돌입 전류가 발생하지 않도록 한다.
이렇게 패널 캐패시터의 양단 전압(Vp)이 0V로 유지된 상태에서, t0 시점이 되면, 스위치(Sa)가 온되고 스위치(Sb, Sc, Sd)가 오프되는 모드 1의 동작이 시작된다.
모드 1에서는 전력 회수용 캐패시터(Cc), 스위치(Sa), 다이오드(D1), 인덕터(Lc) 및 패널 캐패시터(Cp)의 경로로 LC 공진 회로가 형성된다. 따라서, 도 4에 도시한 바와 같이 인덕터(Lc)에 흐르는 전류(IL)는 LC 공진에 의해 반파형을 이루며, 패널 캐패시터의 양단 전압(Vp)은 점차적으로 증가하여 거의 유지방전 전압(Vs)이 된다. 이때, 전압(Vp)이 유지방전 전압(Vs)이 되는 시점에서는 인덕터(Lc)에는 거의 전류가 흐르지 않는다.
모드 1이 완료되면, 스위치(Sa, Sc)가 온되고 스위치(Sb, Sd)가 오프되는 모드 2가 시작된다. 모드 2에서는 외부 인가 전압(Vs)이 스위치(Sc)를 통해 그대로 패널 캐패시터(Cp)로 흐르게 되어 전압(Vp)은 Vs로 유지된다.
패널 캐패시터의 양단 전압(Vp)을 유지한 상태에서 모드 2가 완료되면, 스위치(Sb)가 온되고 스위치(Sa, Sc, Sd)가 오프되는 모드 3이 시작된다.
모드 3에서는, 모드 1에서와 반대의 경로인 패널 캐패시터(Cp), 인덕터(Lc), 다이오드(D2), 스위치(S2) 및 전력 회수용 캐패시터(Cc)로 LC 공진회로가 형성되어, 도 4에서와 같이 인덕터(Lc)에 전류(IL)가 흐르고 전압(Vp)은 감소하여 t3 시점에서 인덕터(Lc)의 전류(IL) 및 전압(Vp)은 0이 된다.
모드 4에서는 스위치(Sb, Sd)가 온되고, 스위치(Sa, Sc)가 오프되어 전압(Vp)은 0로 그대로 유지된다. 이 상태에서 스위치(Sa)가 다시 온되면 모드 1의 동작으로 사이클이 반복된다.
그런데, 상기와 같은 종래의 전력 회수 회로는 실제 회로의 기생 성분(인덕터의 기생 저항, 캐패시터 및 패널의 기생 저항, 스위치의 도통 저항)에 의해 회로를 구성하는 스위치가 영전압 스위칭하는 것이 불가능하고, 이에 따라 스위치의 턴온시에 스위칭 손실이 매우 커진다는 문제점이 있다. 즉, 종래의 전력 회수 회로에 따르면, 이상적으로 패널 캐패시터의 한쪽 단자가 유지방전 전압(Vs) 만큼 증가한 경우 인덕터(Lc)에 저장되어 있는 자기 에너지는 0이기 때문에, 실제 회로의 기생 성분에 의해 패널 캐패시터의 한쪽 단자가 유지방전 전압(Vs)에 이르지 못한 경우에 패널 캐패시터의 한쪽 단자를 Vs 전압까지 상승시킬 전압 소스가 없게 된다. 따라서, 실제 스위치(Sc)의 영전압 스위칭이 불가능하여 스위치의 턴온시에 스위칭 손실이 매우 커진다는 문제점이 있다.
또한, 종래의 전력 회수 회로에서는 발광 개시 직후 전력 회수용 캐패시터(Cc)가 항상 Vs/2 전압만큼 충전되어야 하며, 전력 회수용 캐패시터가 Vs/2 만큼 충전되고 있지 않은 상태에서는 유지방전 개시시에 매우 큰 돌입 전류가 발생하고, 이를 제한하는 보호 회로를 따로 구비해야 하는 문제점이 있다.
또한, 종래의 전력 회수 회로에서는 패널 캐패시터의 양단 전압의 상승이나 하강 시간이 길어 패널의 방전이 에너지 회수 구간(전압의 상승 또는 하강 구간)에서 일어날 수 있으며, 이 경우 패널 캐패시터 양단 전압의 드롭이 발생하여 서스테인 스위치(Sc)가 하드 스위칭을 하게 되어 스위치의 턴온시에 스위칭 손실이 매우 커진다는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 영전압 스위칭을 할 수 있는 플라즈마 디스플레이 패널의 구동 방법을 제공하는 것이다. 또한, 유지방전 동작 개시시에 돌입 전류를 제거할 수 있는 플라즈마 디스플레이 패널의 구동 방법을 제공하기 위한 것이다. 또한, 패널 전압의 상승이나 하강 구간이 짧은 플라즈마 디스플레이 패널의 구동 방법을 제공하는 것이다.
이러한 과제를 해결하기 위하여 본 발명은 인덕터에 미리 전류를 주입한 후 인덕터에 저장된 에너지를 이용하여 패널의 X 및 Y 전극 전압을 변경하며, 한 전극 전압의 상승 시간과 다른 전극 전압의 하강 시간이 겹치지 않도록 한다.
본 발명의 한 특징에 따르면, 서로 쌍을 이루어 지그재그로 배열된 제1 전극과 제2 전극을 포함하며 상기 제1 전극과 제2 전극 사이에 패널 캐패시터가 형성되는 플라즈마 디스플레이 패널의 구동 방법이 제공된다. 이 방법에 의하면, 먼저 제1 및 제2 전극의 전압이 각각 제1 전압으로 유지되고 있는 동안, 제1 전극에 연결된 제1 인덕터에 제1 방향의 전류를 주입하여 제1 에너지를 저장한다. 제2 전극의 전압이 상기 제1 전압으로 유지된 상태에서, 제1 인덕터와 패널 캐패시터 사이의 공진 및 제1 에너지를 이용하여 제1 전극의 전압을 제2 전압으로 변경한다. 제1 및 제2 전극의 전압을 각각 제2 및 제1 전압으로 유지시킨 상태에서, 제1 인덕터에 남아 있는 에너지를 회수한다. 그리고 제1 및 제2 전극의 전압을 제2 및 제1 전압으로 계속 유지한다. 다음, 제1 및 제2 전극의 전압을 각각 제2 및 제1 전압으로 유지시킨 상태에서, 제1 인덕터에 제1 방향과 반대 방향인 제2 방향의 전류를 주입하여 제2 에너지를 저장한다. 제2 전극의 전압이 제1 전압으로 유지된 상태에서, 제1 인덕터와 패널 캐패시터 사이의 공진 및 제2 에너지를 이용하여 제1 전극의 전압을 제1 전압으로 변경한다. 제1 및 제2 전극의 전압을 각각 제1 전압으로 유지시킨 상태에서, 제1 인덕터에 남아 있는 에너지를 회수한다. 그리고 제1 및 제2 전극의 전압을 각각 제1 전압으로 계속 유지한다.
이 방법에 의하면, 추가로 제1 및 제2 전극의 전압이 각각 제1 전압으로 유지되고 있는 동안, 제2 전극에 전기적으로 연결되는 제2 인덕터에 제3 방향의 전류를 주입하여 제3 에너지를 저장한다. 제1 전극의 전압이 제1 전압으로 유지된 상태에서, 제2 인덕터와 패널 캐패시터 사이의 공진 및 제3 에너지를 이용하여 제2 전극의 전압을 제2 전압으로 변경한다. 제1 및 제2 전극의 전압을 각각 제1 및 제2 전압으로 유지시킨 상태에서, 제2 인덕터에 남아 있는 에너지를 회수한다. 그리고 제1 및 제2 전극의 전압을 각각 제1 및 제2 전압으로 계속 유지한다. 다음, 제1 및 제2 전극의 전압을 각각 제1 및 제2 전압으로 유지시킨 상태에서, 제2 인덕터에 제3 방향과 반대 방향인 제4 방향의 전류를 주입하여 제4 에너지를 저장한다. 제1 전극의 전압을 제1 전압으로 유지시킨 상태에서, 제2 인덕터와 패널 캐패시터 사이의 공진 및 제4 에너지를 이용하여 제2 전극의 전압을 제1 전압으로 변경한다. 제1 및 제2 전극의 전압을 각각 제1 전압으로 유지시킨 상태에서, 제2 인덕터에 남아 있는 에너지를 회수한다. 그리고 제1 및 제2 전극의 전압을 각각 제1 전압으로 계속 유지한다.
본 발명의 다른 특징에 따르면, 제1 및 제2 전극, 제1 및 제2 전압을 각각 공급하는 제1 및 제2 전원 사이에 직렬로 연결되며 그 접점이 제1 전극에 연결되는 제1 및 제2 스위치, 제1 및 제2 전원 사이에 직렬로 연결되며 그 접점이 제2 전극에 연결되는 제3 및 제4 스위치, 그리고 제1단이 제1 전극에 연결되는 제1 인덕터를 포함하며, 제1 전극과 제2 전극 사이에 패널 캐패시터가 형성되는 플라즈마 디스플레이 패널을 구동하는 방법이 제공된다.
이 방법에 의하면, 먼저 제1 및 제3 스위치를 턴온시켜 제1 및 제2 전극의 전압을 각각 제1 전압으로 유지시킨 상태에서, 제1 인덕터의 제2단을 제3 전압으로 충전된 제1 캐패시터에 연결하여 제1 인덕터에 제1 방향의 전류를 공급하여 제1 에너지를 저장한다. 제2 전극의 전압이 제1 전압으로 유지된 상태에서 제1 스위치를 턴오프하여, 제1 인덕터와 패널 캐패시터 사이의 공진 및 제1 에너지를 이용하여 제1 전극의 전압을 제2 전압으로 변경한다. 그리고 제2 전극의 전압이 제1 전압으로 유지된 상태에서 제2 스위치를 턴온하여 제1 전극의 전압을 제2 전압으로 유지하고, 기 제1 인덕터에 남아 있는 에너지를 회수한다. 다음, 제1 및 제2 전극의 전압이 각각 제2 및 제1 전압으로 유지된 상태에서 제1 인덕터를 제1 캐패시터에 연결하여, 제1 인덕터에 제1 방향과 반대 방향인 제2 방향의 전류를 공급하여 제2 에너지를 저장한다. 제2 전극의 전압이 제1 전압으로 유지된 상태에서 제2 스위치를 턴오프하여, 제1 인덕터와 패널 캐패시터 사이의 공진 및 제2 에너지를 이용하여 제1 전극의 전압을 제1 전압으로 변경한다. 그리고 제2 전극의 전압이 제1 전압으로 유지된 상태에서 제1 스위치를 턴온하여 제1 전극의 전압을 제1 전압으로 유지하고, 제1 인덕터에 남아 있는 에너지를 회수한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
이제 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 5는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 개략적인 평면도이다.
도 5에 도시한 바와 같이, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널은 플라즈마 패널(100), 어드레스 구동부(200), 주사·유지 구동부(300) 및 제어부(400)를 포함한다.
플라즈마 패널(100)은 열 방향으로 배열되어 있는 복수의 어드레스 전극(A1~Am), 행 방향으로 지그재그로 배열되어 있는 복수의 주사 전극(이하 Y 전극이라 함)(Y1~Yn) 및 유지 전극(이하 X 전극이라 함)(X1~Xn)을 포함한다. 어드레스 구동부(200)는 제어부(400)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극(A1~Am)에 인가한다. 주사·유지 구동부(300)는 제어부(400)로부터 유지방전 제어 신호를 수신하여 Y 전극(Y1~Yn)과 X 전극(X1~Xn)에 유지방전 펄스를 번갈아 입력함으로써 선택된 방전셀에 대하여 유지방전을 수행한다. 제어부(400)는 외부로부터 영상 신호를 수신하여 어드레스 구동 제어 신호와 유지방전 제어 신호를 생성하여 각각 어드레스 구동부(200)와 주사·유지 구동부(300)에 인가한다.
본 발명의 실시예에 따른 주사·유지 구동부(300)는 무효 전력을 회수하여 재사용하는 회로인 전력 회수 회로를 포함하는데, 본 발명의 실시예에 따른 전력 회수 회로(320)를 도 6에 도시하였다.
도 6에 도시한 바와 같이, 본 발명의 실시예에 따른 전력 회수 회로(320)는 유지방전부(322), Y 전극 충방전부(324)와 X 전극 충방전부(326)를 포함한다.
유지방전부(322)는 유지방전 전압(Vs) 또는 접지 전압에 연결되며 4개의 스위치(Ys, Yg, Xs, Xg)를 포함하며, 스위치(Ys, Yg, Xs, Xg)는 각각 바디 다이오드를 가지는 MOSFET으로 이루어진다. 패널 캐패시터(Cp)의 양 단자의 전압(Vy, Vx)은 이들 4개의 스위치의 스위칭 동작에 의해 유지방전 전압(Vs) 또는 접지 전압을 유지한다.
Y 전극 충방전부(324)는 유지방전 전압(Vs)과 접지 전압 사이에 직렬로 연결되는 전력 회수용 캐패시터(Cyer1, Cyer2), 패널 캐패시터(Cp)의 양단 전압(Vp)을 상승시키거나 하강시키기 위해 캐패시터(Cyer1, Cyer2)의 사이의 접점과 병렬로 연결되는 에너지 회수 스위치(Yr, Yf), 스위치(Yr, Yf) 사이의 접점과 패널 캐패시터(Cp) 사이에 형성되는 인덕터(L1)를 포함한다. 또한, 본 발명의 실시예에 따른 Y 전극 충방전부(324)는 스위치(Yr, Yf)에 각각 연결되며 패널 캐패시터(Cp)로 공급되는 전류 경로 및 패널 캐패시터로부터 회수되는 전류 경로를 설정하는 다이오드(Dy1, Dy2)를 더 포함할 수 있다. 이러한 Y 전극 충방전부(324)는 패널 캐패시터의 Y 전극을 유지방전 전압(Vs)으로 충전하거나 접지 전압으로 방전시키는 역할을 한다.
X 전극 충방전부(326)는 유지방전 전압(Vs)과 접지 전압 사이에 직렬로 연결되는 전력 회수용 캐패시터(Cxer1, Cxer2), 패널 캐패시터(Cp)의 양단 전압(Vp)을 상승시키거나 하강시키기 위해 캐패시터(Cxer1, Cxer2)의 사이의 접점과 병렬로 연결되는 에너지 회수 스위치(Xr, Xf), 스위치(Xr, Xf) 사이의 접점과 패널 캐패시터(Cp) 사이에 형성되는 인덕터(L2)를 포함한다. 또한, X 전극 충방전부(326)는 스위치(Xr, Xf)에 각각 연결되며 패널 캐패시터(Cp)로 공급되는 전류 경로 및 패널 캐패시터(Cp)로부터 회수되는 전류 경로를 설정하는 다이오드(Dx1, Dx2)를 더 포함할 수 있다. 이러한 X 전극 충방전부(326)는 패널 캐패시터의 X 전극 단자를 유지방전 전압(Vs)으로 충전하거나 접지 전압으로 방전시키는 역할을 한다.
다음은 도 7A 내지 도 7H, 도 8을 참조하여 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법을 설명한다.
도 7A 내지 도 7H는 본 발명의 실시예에 따른 전력 회수 회로의 각 모드의 전류 경로를 나타내는 도면이며, 도 8은 본 발명의 실시예에 따른 전력 회수 회로의 동작 타이밍도를 나타내는 도면이다.
본 발명의 실시예에서는 모드 1이 시작되기 전에 스위치(Yg, Xg)가 턴온되어 있고, 캐패시터(Cyer1, Cyer2, Cxer1, Cxer2)에는 각각 V1, V2, V3 및 V4의 전압이 충전되어 있으며, 인덕터(L1, L2)의 인덕턴스를 L이라 가정한다.
① 모드 1(M1) - 도 7A 참조
모드 1 구간에서는 스위치(Yg, Xg)가 턴온된 상태에서 스위치(Yr)가 턴온된다. 스위치(Yg, Xg)가 턴온된 상태에서 Y 전극 충방전부(324)의 스위치(Yr)가 턴온되면, 도 7A에 도시한 바와 같이 캐패시터(Cyer2), 스위치(Yr), 인덕터(L1), 스위치(Yg)로 전류 경로가 형성된다.
따라서, 도 8에 도시한 바와 같이 모드 1 구간에서 인덕터(L1)에 흐르는 전류(IL1)는 V2/L의 기울기를 가지고 선형적으로 증가하며, 인덕터(L1)에는 자기(magnetic) 에너지가 축적된다.
② 모드 2(M2) - 도 7B 참조
모드 2 구간에서는 스위치(Yr, Xg)가 턴온된 상태에서 스위치(Yg)가 턴오프된다. 그러면, 도 7B에서 도시한 바와 같이, 캐패시터(Cyer2), 스위치(Yr), 인덕터(L1), 패널 캐패시터(Cp), 스위치(Xg)로 전류 경로가 형성된다. 이때, 도 8에 도시한 바와 같이 인덕터(L1)에는 패널 캐패시턴스에 의해 공진 전류가 흐르며 Y 전극 전압(Vy)은 접지 전압에서 유지방전 전압(Vs)으로 상승한다.
③ 모드 3(M3) - 도 7C 참조
모드 3에서는 스위치(Yr, Xg)가 턴온된 상태에서 스위치(Ys)가 턴온된다.
시간(t2)에서 Y 전극 전압(Vy)이 유지방전 전압인 Vs가 되면, 스위치(Ys)의 바디 다이오드가 도통하게 된다. 이때, 도 8에 도시한 바와 같이 스위치(Ys)를 턴온시키면 스위치(Ys)의 드레인-소스 사이의 전압이 0인 상태에서 도통하게 되므로, 즉 스위치(Ys)가 영전압 스위칭을 하기 때문에 스위치(Ys)의 턴온 스위칭 손실이 발생하지 않는다. 본 발명의 실시예에 따르면 이상적으로 패널 캐패시터의 Y 전극의 전압(Vp)이 유지방전 전압(Vs)에 도달하는 시점에서도 인덕터(L1)에 충분한 에너지가 저장되어 있기 때문에, 회로의 기생 성분 등이 있는 실제의 경우에도 패널 캐패시터의 Y 전극 전압(Vy)이 유지방전 전압인 Vs까지 증가할 수 있다. 따라서, 스위치(Ys)가 회로의 기생 성분이 있는 경우에도 영전압 스위칭을 할 수 있다.
모드 3에서는 도 8에 도시한 바와 같이 Y 전극 전압(Vy)이 전압(Vs)으로 유지되면서, 인덕터(L1)의 전류(IL1)는 캐패시터(Cyer1), 스위치(Yr), 인덕터(L1), 스위치(Ys)의 바디 다이오드, 전원 소스(Vs)의 경로로 -V1/L의 기울기를 가지며 선형적으로 0까지 감소한다. 즉, 인덕터(L1)에 저장된 에너지는 스위치(Ys)의 바디 다이오드를 통해 캐패시터(Cyer1)로 회수된다.
④ 모드 4(M4) - 도 7D 참조
모드 4 구간에서는 스위치(Ys, Xg)가 턴온된 상태에서 스위치(Yr)이 턴오프되며, Y 및 X 전극 전압(Vy, Vx)은 각각 유지방전 전압(Vs) 및 접지 전압으로 유지된다. 따라서 패널 캐패시터의 양단 전압(Vp)이 유지방전 전압(Vs)으로 유지되어 패널은 발광하게 된다.
⑤ 모드 5(M5) - 도 7E 참조
모드 5 구간에서는 스위치(Ys, Xg)가 턴온된 상태에서 스위치(Yf)가 턴온된다. 스위치(Ys, Xg)가 턴온된 상태에서, Y 전극 충방전부(324)의 스위치(Yf)가 턴온되면, 스위치(Ys), 인덕터(L1), 스위치(Yf), 캐패시터(Cyer2)로 전류 경로가 형성된다.
따라서, 도 8에 도시한 바와 같이 모드 5 구간에서 인덕터(L1)에 흐르는 전류(IL1)는 -V1/L의 기울기를 가지고 선형적으로 감소하며, 인덕터(L1)에는 자기 에너지가 축적된다.
⑥ 모드 6(M6) - 도 7F 참조
모드 6 구간에서는 스위치(Yf, Xg)가 턴온된 상태에서 스위치(Ys)가 턴오프된다. 그러면, 도 7F에 도시한 바와 같이, 스위치(Xg), 인덕터(L1), 스위치(Yf), 캐패시터(Cyer2)로 전류 경로가 형성된다. 이때, 도 8에 도시한 바와 같이 인덕터(L1)에는 패널 캐패시턴스에 의한 공진 전류가 흐르며, Y 전극 전압(Vy)이 유지방전 전압(Vs)에서 접지 전압으로 하강한다. X 전극 전압(Vx)은 접지 전압을 유지하고 있으므로, 패널 캐패시터의 양단 전압(Vp)이 유지방전 전압(Vs)에서 접지 전압으로 하강하게 된다.
⑦ 모드 7 (M7) - 도 7G 참조
모드 7에서는 스위치(Yf, Xg)가 턴온된 상태에서, 스위치(Yg)가 턴온된다.
시간(t6)에서 Y 전극 전압(Vy)이 접지 전압이 되면, 스위치(Yg)의 바디 다이오드가 도통하게 된다. 이때, 도 8에 도시한 바와 같이 스위치(Yg)를 턴온시키면 스위치(Yg)가 영전압 스위칭을 하기 때문에 스위치(Yg)의 턴온 스위칭 손실이 발생하지 않는다.
모드 7에서는 도 8에 도시한 바와 같이 Y 전극 전압(Vy)과 X 전극 전압(Vx)이 접지 전압을 유지하면서, Y 전극 충방전부(324)의 인덕터(L1)에 흐르고 있던 전류(IL1)는 스위치(Yg)의 바디 다이오드, 인덕터(L1), 스위치(Yf), 캐패시터(Cyer2)의 경로를 통해 V2/L의 기울기를 가지며 선형적으로 0까지 증가한다. 즉, 인덕터(L1)에 저장된 에너지는 스위치(Yf)를 통해 캐패시터(Cyer2)로 회수된다.
⑧ 모드 8(M8) - 도 7H 참조
모드 8 구간에서는 스위치(Yg, Xg)가 턴온된 상태에서 스위치(Yf)가 턴오프되어 Y 전극 전압(Vy)은 접지 전압으로 유지된다. 이 구간에서는 패널 캐패시터(Cp)의 양단 전압(Vp)이 0V로 되어 패널은 발광하지 않는다.
도 8에 나타낸 바와 같이, 모드 8(M8) 이후의 모드 9 내지 16(M9∼M16)에서의 스위치(Xr, Xs, Xf, Xg) 및 스위치(Yr, Ys, Yf, Yg)는 각각 모드 1 내지 8(M1∼M8)에서의 스위치(Yr, Ys, Yf, Yg) 및 스위치(Xr, Xs, Xf, Xg)와 동일하게 동작한다. 따라서 모드 9 내지 16(M9∼M16)에서 패널 캐패시터(Cp)의 X 전극 전압(Vx)은 모드 1 내지 8(M1∼M8)에서의 Y 전극 전압(Vy)과 동일한 파형을 가진다. 그러므로, 모드 9 내지 16(M9∼M16)에서의 패널 캐패시터(Cp)의 양단 전압(Vp)은 접지 전압에서 음의 유지방전 전압(-Vs) 사이를 스윙하게 된다. 본 발명의 실시예에 따른 전력 회수 회로의 모드 9 내지 16(M9∼M16)에서의 동작에 대한 설명은 모드 1 내지 8(M1∼M8)의 설명을 통하여 당업자라면 용이하게 알 수 있으므로 생략한다.
이상에서 설명한 본 발명의 실시예에 따르면, 모드 1 및 모드 5에서 에너지 회수를 위한 인덕터 전류를 부스팅(boosting)시키고, 모드 2 및 모드 6에서 Y 전극 전압(Vy)를 상승 및 하강시킬때 부스팅된 전류(에너지)를 사용함으로써 전력 회수율에 상관없이 패널 캐패시터의 양 단자를 유지방전 전압(Vs)으로 올리거나 접지 전압으로 내릴 수 있다. 따라서, 본 발명의 실시예에 따르면 인덕터에 부스팅된 전류를 이용하여 스위치의 영전압 스위칭을 달성할 수 있다.
한편, 도 6에 도시한 본 발명의 실시예에 따른 전력 회수 회로는 스위치(Yr, Yg)와 스위치(Ys, Yf)의 게이트 신호가 겹치는 구간을 조절함으로써 에너지 회수 캐패시터(Cyer1, Cyer2)의 전압 레벨의 조정이 가능하다.
즉, 도 8에 도시된 스위치(Yr, Yg)의 게이트 온 신호가 겹치는 시간(OLT1)과 스위치(Ys, Yf)의 게이트 온 신호가 겹치는 시간(OLT2)을 동일하게 하면, 도 9에 도시한 바와 같이, 캐패시터(Cyer2)의 충방전 전류가 같아져 캐패시터(Cyer1, Cyer2) 각각의 양단 전압 V1, V2가 Vs/2를 유지한다. 따라서, V1=V2=Vs/2가 성립한다.
한편, 시간(OLT1)을 시간(OLT2)보다 길게 해주면, 도 10에 도시한 바와 같이 캐패시터(Cyer2)의 방전 전류가 캐패시터(Cyer2)의 충전 전류보다 커지게 되어 캐패시터(Cyer1)의 양단 전압(V1)이 캐패시터(Cyer2)의 양단 전압(V2)보다 커지게 된다. 따라서, 전압(V1)은 Vs/2 보다 커진다.
반대로, 시간(OLT1)을 시간(OLT2)보다 짧게 해주면, 도 11에 도시한 바와 같이 캐패시터(Cyer2)의 방전 전류가 캐패시터(Cyer2)의 충전 전류보다 작아지게 되어 캐패시터(Cyer1)의 양단 전압(V1)은 캐패시터(Cyer2)의 양단 전압(V2)보다 작아지게 된다.
물론, 도 6에 도시한 본 발명의 실시예에 따른 전력 회수 회로는 위와 같은 에너지 회수 캐패시터(Cyer1, Cyer2)의 전압 레벨을 조정하는 것과 마찬가지 원리로 스위치(Xr, Xg)와 스위치(Xs, Xf)의 게이트 신호가 겹치는 구간을 조절함으로써 에너지 회수 캐패시터(Cxer1, Cxer2)의 전압 레벨의 조정이 가능하다.
이와 같이, 도 6에 도시한 전력 회수 회로는 도 3에 도시한 종래의 회로와 달리, 에너지 회수용 캐패시터의 전압이 전류를 부스팅해주는 전압원으로서만 존재하며, 그 전압 값을 반드시 Vs/2로 유지할 필요가 없다는 장점이 있다.
한편, 본 발명의 실시예에 따르면, 모드 2 및 모드 6에서의 Y 전극 전압(Vy)의 상승 시간(TRising)과 하강 시간(TFalling)은 다음과 같이 구할 수 있다.
먼저, 상승 및 하강 시간(TRising, TFalling)을 구하기 위해 모드 2에서의 회로 상태를 도 12와 같이 모델링한다.
여기서 Ipk는 다음의 수학식 1과 같다.
여기서, ΔT는 상승 및 하강 시간(TRising, TFalling)이 된다.
도 12의 등가회로를 바탕으로 Y 전극 전압(Vy)의 상승 시간(TRising)을 구하면 다음의 수학식 2와 같다.
여기서, 이다.
Y 전극 전압(Vy)의 하강 시간(TFalling)은 수학식 2에서 V2를 V1으로 치환하면 된다.
수학식 2로부터 알 수 있듯이, 본 발명의 실시예에 따르면 인덕터와 전력 회수용 캐패시터 값을 설정함으로써 상승 및 하강 시간을 알 수 있다. 따라서, 본 발명의 실시예에 따르면 인덕턴스와 전력 회수용 캐패시턴스를 적절히 선택함으로써 패널 전압의 상승 및 하강 구간을 제외한 유지방전 구간에서 패널이 방전을 수행할 수 있도록 패널 전압의 상승 및 하강 시간을 단축할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상에서 설명한 바와 같이 본 발명은 회로의 기생 성분에도 불구하고 영전압 스위칭을 할 수 있으며, 유지방전 동작 개시시에 돌입 전류를 방지할 수 있다. 또한 본 발명은 패널 전압의 상승 및 하강 구간을 제외한 유지방전 구간에서 패널이 방전을 수행할 수 있도록 구동 소자에 흐르는 전류의 증가 없이 패널 전압의 상승 및 하강 시간을 단축시킬 수 있다. 그리고 회로 동작이 개시될 때 에너지 회수용 캐패시터에는 입력 전압이 분할되어 충전되므로 초기 기동시 에너지 회수 스위치의 내압이 분할된 전압이 인가되므로 저내압의 스위치를 사용할 수 있어 비용 절감 및 효율 증대를 꾀할 수 있다.
도 1은 AC형 플라즈마 디스플레이 패널의 일부 사시도이다.
도 2는 플라즈마 디스플레이 패널의 전극 배열도를 나타낸다.
도 3 및 도 4는 각각 종래 전력회수회로와 그의 구동 파형을 나타내는 도면이다.
도 5는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널을 나타내는 도면이다.
도 6은 본 발명의 실시예에 따른 전력회수회로를 나타내는 도면이다.
도 7A 내지 도 7H는 각각 도 6에 도시한 전력회수회로의 동작 모드를 나타내는 도면이다.
도 8은 본 발명의 실시예에 따른 동작 타이밍을 나타내는 도면이다.
도 9 내지 도 11은 본 발명의 실시예에 따른 인덕터의 충방전 전류를 나타내는 도면이다.
도 12는 본 발명의 실시예의 모드 2의 등가회로를 나타내는 도면이다.

Claims (11)

  1. 서로 쌍을 이루어 지그재그로 배열된 제1 전극과 제2 전극을 포함하며, 상기 제1 전극과 제2 전극 사이에 패널 캐패시터가 형성되는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,
    상기 제1 및 제2 전극의 전압이 각각 제1 전압으로 유지되고 있는 동안, 상기 제1 전극에 전기적으로 연결된 제1 인덕터에 제1 방향의 전류를 주입하여 제1 에너지를 저장하는 제1 단계,
    상기 제2 전극의 전압이 상기 제1 전압으로 유지된 상태에서, 상기 제1 인덕터와 상기 패널 캐패시터 사이의 공진 및 상기 제1 에너지를 이용하여 상기 제1 전극의 전압을 제2 전압으로 변경하는 제2 단계,
    상기 제1 및 제2 전극의 전압을 각각 상기 제2 및 제1 전압으로 유지시킨 상태에서, 상기 제1 인덕터에 남아 있는 에너지를 회수하는 제3 단계,
    상기 제1 및 제2 전극의 전압을 상기 제2 및 제1 전압으로 유지하는 제4 단계,
    상기 제1 및 제2 전극의 전압을 각각 상기 제2 및 제1 전압으로 유지시킨 상태에서, 상기 제1 인덕터에 상기 제1 방향과 반대 방향인 제2 방향의 전류를 주입하여 제2 에너지를 저장하는 제5 단계,
    상기 제2 전극의 전압이 상기 제1 전압으로 유지된 상태에서, 상기 제1 인덕터와 상기 패널 캐패시터 사이의 공진 및 상기 제2 에너지를 이용하여 상기 제1 전극의 전압을 상기 제1 전압으로 변경하는 제6 단계,
    상기 제1 및 제2 전극의 전압을 각각 상기 제1 전압으로 유지시킨 상태에서, 상기 제1 인덕터에 남아 있는 에너지를 회수하는 제7 단계, 그리고
    상기 제1 및 제2 전극의 전압을 각각 상기 제1 전압으로 유지하는 제8 단계
    를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  2. 제1항에서,
    상기 제1 및 제2 전극의 전압이 각각 상기 제1 전압으로 유지되고 있는 동안, 상기 제2 전극에 전기적으로 연결되는 제2 인덕터에 제3 방향의 전류를 주입하여 제3 에너지를 저장하는 제9 단계,
    상기 제1 전극의 전압이 상기 제1 전압으로 유지된 상태에서, 상기 제2 인덕터와 상기 패널 캐패시터 사이의 공진 및 상기 제3 에너지를 이용하여 상기 제2 전극의 전압을 상기 제2 전압으로 변경하는 제10 단계,
    상기 제1 및 제2 전극의 전압을 각각 상기 제1 및 제2 전압으로 유지시킨 상태에서, 상기 제2 인덕터에 남아 있는 에너지를 회수하는 제11 단계,
    상기 제1 및 제2 전극의 전압을 각각 상기 제1 및 제2 전압으로 유지하는 제12 단계,
    상기 제1 및 제2 전극의 전압을 각각 상기 제1 및 제2 전압으로 유지시킨 상태에서, 상기 제2 인덕터에 상기 제3 방향과 반대 방향인 제4 방향의 전류를 주입하여 제4 에너지를 저장하는 제13 단계,
    상기 제1 전극의 전압을 상기 제1 전압으로 유지시킨 상태에서, 상기 제2 인덕터와 상기 패널 캐패시터 사이의 공진 및 상기 제4 에너지를 이용하여 상기 제2 전극의 전압을 상기 제1 전압으로 변경하는 제14 단계,
    상기 제1 및 제2 전극의 전압을 각각 상기 제1 전압으로 유지시킨 상태에서, 상기 제2 인덕터에 남아 있는 에너지를 회수하는 제15 단계, 그리고
    상기 제1 및 제2 전극의 전압을 각각 상기 제1 전압으로 유지하는 제16 단계
    를 더 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  3. 제1항에서,
    상기 플라즈마 디스플레이 패널은, 상기 제1 및 제2 전압을 각각 공급하는 제1 및 제2 전원 사이에 직렬로 연결되며 접점이 상기 제1 전극에 연결되는 제1 및 제2 스위치를 포함하는 유지방전부를 포함하며,
    상기 유지방전부는 상기 제1 인덕터에 존재하는 에너지를 이용하여 상기 제1 및 제2 스위치를 영전압 스위칭하는 플라즈마 디스플레이 패널의 구동 방법.
  4. 제1 및 제2 전극, 제1 및 제2 전압을 각각 공급하는 제1 및 제2 전원 사이에 직렬로 연결되며 그 접점이 상기 제1 전극에 연결되는 제1 및 제2 스위치, 상기 제1 및 제2 전원 사이에 직렬로 연결되며 그 접점이 상기 제2 전극에 연결되는 제3 및 제4 스위치, 그리고 제1단이 상기 제1 전극에 연결되는 제1 인덕터를 포함하며, 상기 제1 전극과 상기 제2 전극 사이에 패널 캐패시터가 형성되는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,
    상기 제1 및 제3 스위치를 턴온시켜 상기 제1 및 제2 전극의 전압을 각각 상기 제1 전압으로 유지시킨 상태에서, 상기 제1 인덕터의 제2단을 제3 전압으로 충전된 제1 캐패시터에 연결하여 상기 제1 인덕터에 제1 방향의 전류를 공급하여 제1 에너지를 저장하는 제1 단계,
    상기 제2 전극의 전압이 상기 제1 전압으로 유지된 상태에서 상기 제1 스위치를 턴오프하여, 상기 제1 인덕터와 상기 패널 캐패시터 사이의 공진 및 상기 제1 에너지를 이용하여 상기 제1 전극의 전압을 상기 제2 전압으로 변경하는 제2 단계,
    상기 제2 전극의 전압이 상기 제1 전압으로 유지된 상태에서 상기 제2 스위치를 턴온하여 상기 제1 전극의 전압을 상기 제2 전압으로 유지하고, 상기 제1 인덕터에 남아 있는 에너지를 회수하는 제3 단계,
    상기 제1 및 제2 전극의 전압이 각각 상기 제2 및 제1 전압으로 유지된 상태에서 상기 제1 인덕터를 상기 제1 캐패시터에 연결하여, 상기 제1 인덕터에 상기 제1 방향과 반대 방향인 제2 방향의 전류를 공급하여 제2 에너지를 저장하는 제4 단계,
    상기 제2 전극의 전압이 상기 제1 전압으로 유지된 상태에서 상기 제2 스위치를 턴오프하여, 상기 제1 인덕터와 상기 패널 캐패시터 사이의 공진 및 상기 제2 에너지를 이용하여 상기 제1 전극의 전압을 상기 제1 전압으로 변경하는 제5 단계, 그리고
    상기 제2 전극의 전압이 상기 제1 전압으로 유지된 상태에서 상기 제1 스위치를 턴온하여 상기 제1 전극의 전압을 상기 제1 전압으로 유지하고, 상기 제1 인덕터에 남아 있는 에너지를 회수하는 제6 단계
    를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  5. 제4항에서,
    상기 제3 단계는 상기 제1 인덕터에 남아 있는 에너지를 모두 회수한 후에, 상기 제1 인덕터와 상기 제1 캐패시터 사이의 연결을 차단하고 상기 제1 및 제2 전극의 전압을 각각 상기 제2 및 제1 전압으로 계속 유지하는 단계를 더 포함하며,
    상기 제6 단계는 상기 제1 인덕터에 남아 있는 에너지를 모두 회수한 후에, 상기 제1 인덕터와 상기 제1 캐패시터 사이의 연결을 차단하고 상기 제1 및 제2 전극의 전압을 각각 상기 제1 전압으로 계속 유지하는 단계를 더 포함하는
    플라즈마 디스플레이 패널의 구동 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제4항에서,
    상기 제1 단계는 상기 제1 인덕터의 제2단과 상기 제1 캐패시터 사이에 연결된 제5 스위치를 턴온시켜 상기 제1 인덕터와 상기 제1 캐패시터를 연결하고,
    상기 제4 단계는 상기 제1 인덕터의 제2단과 상기 제1 캐패시터 사이에 연결된 제6 스위치를 턴온시켜 상기 제1 인덕터와 상기 제1 캐패시터를 연결하는
    플라즈마 디스플레이 패널의 구동 방법.
  10. 제4항에서,
    상기 플라즈마 디스플레이 패널은 상기 제2 전극에 연결된 제1단이 연결된 제2 인덕터를 더 포함하며,
    상기 제1 및 제3 스위치를 턴온시켜 상기 제1 및 제2 전극의 전압을 각각 상기 제1 전압으로 유지시킨 상태에서, 상기 제2 인덕터의 제2단을 제4 전압으로 충전된 제2 캐패시터에 연결하여 상기 제2 인덕터에 제3 방향의 전류를 공급하여 제3 에너지를 저장하는 제7 단계,
    상기 제1 전극의 전압이 상기 제1 전압으로 유지된 상태에서 상기 제3 스위치를 턴오프하여, 상기 제2 인덕터와 상기 패널 캐패시터 사이의 공진 및 상기 제3 에너지를 이용하여 상기 제2 전극의 전압을 상기 제2 전압으로 변경하는 제8 단계,
    상기 제1 전극의 전압이 상기 제1 전압으로 유지된 상태에서 상기 제4 스위치를 턴온하여 상기 제2 전극의 전압을 상기 제2 전압으로 유지하고, 상기 제2 인덕터에 남아 있는 에너지를 회수하는 제9 단계,
    상기 제1 및 제2 전극의 전압이 각각 상기 제1 및 제2 전압으로 유지된 상태에서 상기 제2 인덕터를 상기 제2 캐패시터에 연결하여, 상기 제2 인덕터에 상기 제3 방향과 반대 방향인 제4 방향의 전류를 공급하여 제4 에너지를 저장하는 제10 단계,
    상기 제1 전극의 전압이 상기 제1 전압으로 유지된 상태에서 상기 제4 스위치를 턴오프하여, 상기 제2 인덕터와 상기 패널 캐패시터 사이의 공진 및 상기 제4 에너지를 이용하여 상기 제2 전극의 전압을 상기 제1 전압으로 변경하는 제11 단계, 그리고
    상기 제1 전극의 전압이 상기 제1 전압으로 유지된 상태에서 상기 제3 스위치를 턴온하여 상기 제2 전극의 전압을 상기 제1 전압으로 유지하고, 상기 제2 인덕터에 남아 있는 에너지를 회수하는 제12 단계
    를 더 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  11. 제10항에서,
    상기 제9 단계는 상기 제2 인덕터에 남아 있는 에너지를 모두 회수한 후에, 상기 제2 인덕터와 상기 제2 캐패시터 사이의 연결을 차단하고 상기 제1 및 제2 전극의 전압을 각각 상기 제1 및 제2 전압으로 계속 유지하는 단계를 더 포함하며,
    상기 제12 단계는 상기 제2 인덕터에 남아 있는 에너지를 모두 회수한 후에, 상기 제2 인덕터와 상기 제2 캐패시터 사이의 연결을 차단하고 상기 제1 및 제2 전극의 전압을 각각 상기 제1 전압으로 계속 유지하는 단계를 더 포함하는
    플라즈마 디스플레이 패널의 구동 방법.
KR10-2002-0062095A 2002-10-11 2002-10-11 플라즈마 디스플레이 패널의 구동 방법 Expired - Fee Related KR100502906B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR10-2002-0062095A KR100502906B1 (ko) 2002-10-11 2002-10-11 플라즈마 디스플레이 패널의 구동 방법
JP2003282520A JP2004133406A (ja) 2002-10-11 2003-07-30 プラズマディスプレイパネルの駆動装置及び駆動方法
US10/681,257 US7023139B2 (en) 2002-10-11 2003-10-09 Apparatus and method for driving plasma display panel
CNB2007100854929A CN100543815C (zh) 2002-10-11 2003-10-11 驱动等离子体显示板的设备和方法
CNB2003101233227A CN1326105C (zh) 2002-10-11 2003-10-11 驱动等离子体显示板的设备和方法
JP2003354242A JP2004133475A (ja) 2002-10-11 2003-10-14 プラズマディスプレイパネルの駆動装置及び駆動方法
US11/140,975 US7471046B2 (en) 2002-10-11 2005-06-01 Apparatus and method for driving plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0062095A KR100502906B1 (ko) 2002-10-11 2002-10-11 플라즈마 디스플레이 패널의 구동 방법

Publications (2)

Publication Number Publication Date
KR20040033170A KR20040033170A (ko) 2004-04-21
KR100502906B1 true KR100502906B1 (ko) 2005-07-21

Family

ID=37332705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0062095A Expired - Fee Related KR100502906B1 (ko) 2002-10-11 2002-10-11 플라즈마 디스플레이 패널의 구동 방법

Country Status (2)

Country Link
KR (1) KR100502906B1 (ko)
CN (1) CN100543815C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124042B1 (ko) 2010-04-09 2012-03-23 삼성전기주식회사 다출력 전원 공급 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4180034B2 (ja) * 2004-09-21 2008-11-12 パイオニア株式会社 プラズマ表示装置及びプラズマ表示装置に用いられる駆動方法
KR100649724B1 (ko) * 2005-03-03 2006-11-27 엘지전자 주식회사 플라즈마 디스플레이 패널의 에너지 회수장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808420A (en) * 1993-07-02 1998-09-15 Deutsche Thomson Brandt Gmbh Alternating current generator for controlling a plasma display screen
US6150999A (en) * 1998-10-07 2000-11-21 Acer Display Technology, Inc. Energy recovery driving circuit for driving a plasma display unit
KR20030035003A (ko) * 2001-10-29 2003-05-09 삼성에스디아이 주식회사 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR20030076143A (ko) * 2002-03-18 2003-09-26 삼성에스디아이 주식회사 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법
KR20040003246A (ko) * 2002-07-02 2004-01-13 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808420A (en) * 1993-07-02 1998-09-15 Deutsche Thomson Brandt Gmbh Alternating current generator for controlling a plasma display screen
US6150999A (en) * 1998-10-07 2000-11-21 Acer Display Technology, Inc. Energy recovery driving circuit for driving a plasma display unit
KR20030035003A (ko) * 2001-10-29 2003-05-09 삼성에스디아이 주식회사 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR20030076143A (ko) * 2002-03-18 2003-09-26 삼성에스디아이 주식회사 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법
KR20040003246A (ko) * 2002-07-02 2004-01-13 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124042B1 (ko) 2010-04-09 2012-03-23 삼성전기주식회사 다출력 전원 공급 장치

Also Published As

Publication number Publication date
KR20040033170A (ko) 2004-04-21
CN101013554A (zh) 2007-08-08
CN100543815C (zh) 2009-09-23

Similar Documents

Publication Publication Date Title
KR100477985B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
US6862009B2 (en) Plasma display panel and method for driving the same
US6963174B2 (en) Apparatus and method for driving a plasma display panel
US7161564B2 (en) Apparatus and method for driving a plasma display panel
KR100467448B1 (ko) 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법
CN100487766C (zh) 驱动等离子体显示面板的设备
KR100497230B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100490614B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
US7307601B2 (en) Driving method and device of plasma display panel and plasma display device
JP2005049814A (ja) プラズマディスプレイパネルの駆動装置，その駆動方法，及びプラズマ表示装置
KR100502905B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100502906B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100467450B1 (ko) 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법
KR100490615B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100490636B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100458574B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 방법
KR100502934B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100454025B1 (ko) 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20021011

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050110

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050616

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050713

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050714

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20080627

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20080627

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee