[go: up one dir, main page]

KR100467450B1 - 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법 - Google Patents

플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법 Download PDF

Info

Publication number
KR100467450B1
KR100467450B1 KR10-2002-0018266A KR20020018266A KR100467450B1 KR 100467450 B1 KR100467450 B1 KR 100467450B1 KR 20020018266 A KR20020018266 A KR 20020018266A KR 100467450 B1 KR100467450 B1 KR 100467450B1
Authority
KR
South Korea
Prior art keywords
voltage
inductor
switching element
panel
panel capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2002-0018266A
Other languages
English (en)
Other versions
KR20030076143A (ko
Inventor
이준영
김진성
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to US10/373,605 priority Critical patent/US6924779B2/en
Priority to CNB031204570A priority patent/CN1294547C/zh
Publication of KR20030076143A publication Critical patent/KR20030076143A/ko
Application granted granted Critical
Publication of KR100467450B1 publication Critical patent/KR100467450B1/ko
Priority to US11/155,861 priority patent/US7158101B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명에 따른 플라즈마 디스플레이 패널의 구동 장치는 그 접점이 패널 캐패시터의 일단에 연결되는 제1 및 제2 스위칭 소자와 충방전부를 포함한다.
충방전부는 제1 스위칭 소자에 전기적으로 연결되는 제1 및 제2 인덕터를 포함하여, 패널 캐패시터의 양단 전압이 어드레스 전압을 유지하고 있는 동안 전류를 부스팅하여 제1 인덕터에 에너지를 저장하고 제1 인덕터에 저장된 에너지를 이용하여 패널 캐패시터의 양단 전압을 접지 전압으로 바꾸고, 패널 캐패시터가 접지 전압을 유지하고 있는 동안 전류를 부스팅하여 제2 인덕터에 에너지를 저장하고 제2 인덕터에 저장된 에너지를 이용하여 패널 캐패시터의 양단 전압을 어드레스 전압으로 바꾼다.

Description

플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법 {PLASMA DISPLAY PANEL AND DRIVING APPARATUS AND METHOD THEREOF}
본 발명은 플라즈마 디스플레이 패널(plasma display panel, PDP)과 그 구동 장치 및 구동 방법에 관한 것으로, 특히 플라즈마 디스플레이 발광에 직접 기여하는 전력 회수 회로 및 그 구동 방법에 관한 것이다.
최근 액정 표시 장치(liquid crystal display, LCD), 전계 방출 표시 장치(field emission display, FED), PDP 등의 평면 표시 장치가 활발히 개발되고 있다. 이들 평면 표시 장치 중에서 PDP는 다른 평면 표시 장치에 비해 휘도 및 발광효율이 높으며 시야각이 넓다는 장점이 있다. 따라서, PDP가 40인치 이상의 대형 표시 장치에서 종래의 음극선관(cathode ray tube, CRT)을 대체할 표시 장치로서 각광받고 있다.
PDP는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 이러한 PDP는 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형(DC형)과 교류형(AC형)으로 구분된다.
직류형 PDP는 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전 공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 PDP에서는 전극을 유전체층이 덮고 있어 자연스러운 캐패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.
일반적으로 AC형 PDP의 구동 방법은 리셋(초기화) 기간, 기록(어드레싱) 기간, 유지 기간, 소거 기간으로 구성된다.
리셋 기간은 셀에 어드레싱 동작이 원할히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 기록 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이며, 소거 기간은 셀의 벽전하를 감소시켜 유지 방전을 종료시키는 기간이다.
AC형 PDP는 그 어드레싱을 위한 어드레스 전극이 용량성 부하로 작용하기 때문에 어드레스 전극에 대한 캐패시턴스가 존재하며, 어드레싱을 위한 파형을 인가하기 위해서는 어드레싱을 위한 전력 이외에 무효 전력이 필요하다. 이런 무효 전력을 회수하여 재사용하는 회로를 전력 회수 회로라고 한다.
이하, 종래의 AC형 PDP의 전력 회수 회로와 그 구동 방법에 대하여 설명한다.
도 11 및 도 12는 종래의 전력 회수 회로와 그 동작 파형을 나타내는 도면이다.
도 11에 도시한 바와 같이, L.F. Weber에 의해 제안된 전력 회수 회로(미국 특허 번호 4,866,349 및 5,081,400)는 교류형 플라즈마 디스플레이 패널의 전력 회수 회로로서, 스위칭 소자(Ma, Mb, M1), 다이오드(D1, D2, D3, D4), 인덕터(L1) 및 전력 회수용 캐패시터(C1)로 구성되는 전력 회수부와, 직렬로 연결된 두 개의 스위칭 소자(AH, AL)로 구성되는 어드레스부를 포함한다.
전력 회수부의 두 개의 스위칭 소자(AH, AL) 사이의 접점에는 패널이 연결되며, 이 패널을 등가적으로 패널 캐패시터(Cp)로 가정할 수 있다.
도 12에 도시한 바와 같이, 이와 같이 구성된 종래의 전력 회수 회로는 스위칭 소자(Ma, Mb, M1, AH, AL)의 스위칭 동작에 따라 4가지 모드로 동작하고, 스위칭 동작에 따라 패널 캐패시터 양단 전압(Vp)과 인덕터(L1)에 흐르는 전류(IL1)의 파형이 각각 나타나게 된다.
모드 1 이전의 스위칭 소자(M1, AH)가 도통된 상태에서는 스위칭 소자(M1)-스위칭 소자(AH)-패널 캐패시터(Cp)로 전류 경로가 형성되어 패널 캐패시터(Cp)에는 어드레스 전압(Va)이 충전된 상태이다. 이 상태에서 t0 시점이 되면 스위칭 소자(M1)가 차단되고 스위칭 소자(Mb)가 도통되는 모드 1의 동작이 시작된다.
모드 1의 구간(t0∼t1)에서는 전력 회수용 캐패시터(C1)-스위칭 소자(Mb)-다이오드(D2)-인덕터(L1)-스위칭 소자(AH)-패널 캐패시터(Cp)로 LC 공진 경로가 형성되어, 인덕터(L1)에는 전류가 흐르고 패널 캐패시터 양단 전압(Vp)은 접지 전압으로 감소한다. 이와 같이 하여 패널 캐패시터에 충전된 에너지를 전력 회수용 캐패시터(C1)로 회수한다.
모드 1이 완료되면, 스위칭 소자(AH, Mb)가 차단되고 스위칭 소자(AL)가 도통되는 모드 2가 시작된다. 모드 2의 구간(t1∼t2)에서는 패널 캐패시터(Cp)-스위칭 소자(AL)로 전류 경로가 형성되어 패널 캐패시터 양단 전압(Vp)이 접지 전압으로 유지된다.
다음에 모드 2가 완료되기 전에 스위칭 소자(AL)가 차단되고, 스위칭 소자(AH) 및 스위칭 소자(Ma)가 차례로 도통되면서 모드 3이 시작된다. 모드 3의 구간(t2∼t3)에서는 전력 회수용 캐패시터(C1)-스위칭 소자(Ma)-다이오드(D1)-인덕터(L1)-스위칭 소자(AH)-패널 캐패시터(Cp)로 LC 공진 경로가 형성되어, 인덕터(L1)에는 전류가 흐르고 패널 캐패시터 양단 전압(Vp)은 어드레스 전압(Va)으로 증가한다. 이와 같이 하여 전력 회수용 캐패시터(C1)로 회수된 에너지로 다시 패널 캐패시터(Cp)를 충전한다.
모드 3이 완료되면 스위칭 소자(Ma)가 차단되고 스위칭 소자(M1)가 도통되면서 모드 4가 시작된다. 모드 4의 구간(t3∼t4)에서는 스위칭 소자(M1)-스위칭 소자(AH)-패널 캐패시터(Cp)로 전류 경로가 형성되어 패널 캐패시터 양단 전압(Vp)은어드레스 전압으로 유지된다. 이 상태에서 스위칭 소자(M1)가 차단되고 스위칭 소자(Mb)가 다시 도통되면 모드 1의 동작으로 사이클이 반복된다.
그런데 이와 같은 종래의 전력 회수 회로에서는 회수 과정 중 스위칭 소자의 도통 손실이나 스위칭 손실 등 회로 자체의 손실이 존재하기 때문에 에너지를 100% 회수하지 못하는 문제점이 있다. 이로 인하여 어드레스 전압을 원하는 전압(Va)까지 올리지 못하거나 접지 전압까지 내리지 못하게 되어, 서스테인 유지 방전 구간에서 서스테인 스위칭 소자들이 하드-스위칭을 하게 되어 전력 손실이 발생하는 문제점이 있다. 또한 어드레스 전압의 상승 시간 및 하강 시간이 길어져서 어드레싱 속도가 느려지는 문제점이 있다.
이와 같은 문제점을 해결하기 위해 본 발명은 패널 전압의 상승 시간 및 하강 시간을 줄이는 것을 그 기술적 과제로 한다.
또한 본 발명은 플라즈마 디스플레이 패널을 영전압 스위칭을 할 수 있도록 하는 것을 그 기술적 과제로 한다.
또한 본 발명은 패널 전압을 어드레스 전압으로 완전히 올리거나 접지 전압으로 완전히 내리는 것을 그 기술적 과제로 한다.
도 1은 본 발명에 따른 플라즈마 디스플레이 패널을 나타내는 도면이다.
도 2는 본 발명의 제1 실시예에 따른 전력 회수 회로를 나타내는 회로도이다.
도 3a 내지 도 3e는 각각 본 발명의 제1 실시예에 따른 전력 회수 회로의 동작 모드인 모드 1 내지 모드 5를 나타내는 도면이다.
도 4는 본 발명의 제1 실시예에 따른 전력 회수 회로에서의 동작 타이밍을 나타내는 도면이다.
도 5는 발명의 제2 실시예에 따른 전력 회수 회로를 나타내는 회로도이다.
도 6a 내지 도 6e는 각각 본 발명의 제2 실시예에 따른 전력 회수 회로의 동작 모드인 모드 1 내지 모드 5를 나타내는 도면이다.
도 7은 본 발명의 제2 실시예에 따른 전력 회수 회로에서의 동작 타이밍을 나타내는 도면이다.
도 8은 본 발명의 제3 실시예에 따른 전력 회수 회로를 나타내는 회로도이다.
도 9a 내지 도 9e는 각각 모드 1 내지 모드 5에서의 동작을 나타내는 본 발명의 제3 실시예에 따른 전력 회수 회로의 동작 모드를 나타내는 도면이다.
도 10은 본 발명의 제3 실시예에 따른 전력 회수 회로에서의 동작 타이밍을 나타내는 도면이다.
도 11은 종래 기술에 따른 전력 회수 회로를 나타내는 회로도이다.
도 12는 종래 기술에 따른 전력 회수 회로에서의 동작 타이밍을 나타내는 도면이다.
본 발명은 인덕터에 에너지를 축적하고 축적된 에너지를 이용하여 패널 캐패시터 양단 전압을 변화시킴으로써 이러한 과제를 달성한다.
본 발명의 첫 번째 특징에 따르면 복수의 어드레스 전극 및 어드레스 전극에교차하며 서로 쌍을 이루어 지그재그로 배열된 복수의 주사 전극과 유지 전극을 포함하며, 어드레스 전극과 주사 전극 사이 또는 주사 전극과 유지 전극 사이에 패널 캐패시터가 형성되는 패널을 구동하는 플라즈마 디스플레이 패널의 구동 장치가 제공된다.
이 구동 장치는 제1 및 제2 캐패시터, 제1 내지 제6 스위칭 소자, 제1 및 제2 인덕터를 포함한다. 제1 및 제2 캐패시터는 제1 전압과 제2 전압 사이에 직렬로 연결되며, 제1 및 제2 스위칭 소자는 제1 및 제2 캐패시터의 접점에 병렬로 연결된다. 제3 및 제4 스위칭 소자는 제1 전압과 제2 전압 사이에 직렬로 연결되며, 제1 및 제2 인덕터는 제1 스위칭 소자와 제3 및 제4 스위칭 소자의 접점 사이 및 제2 스위칭 소자와 제3 및 제4 스위칭 소자의 접점 사이에 각각 전기적으로 연결된다. 제5 및 제6 스위칭 소자는 제3 및 제4 스위칭 소자의 접점과 제2 전압 사이에 직렬로 연결되며, 그 접점이 패널 캐패시터에 연결된다.
본 발명의 두 번째 특징에 따르면 첫 번째 특징에 따른 구동 장치에서 제1 인덕터와 제2 전압 사이에 연결되는 제7 스위칭 소자, 및 제1 전압과 제1 인덕터 사이에 연결되는 제8 스위칭 소자를 더 포함하는 구동 장치가 제공된다.
본 발명의 세 번째 특징에 따른 구동 장치는 제1 내지 제5 스위칭 소자, 제1 내지 제3 다이오드, 및 인덕터를 포함한다. 제1 스위칭 소자는 제1 전압에 일단이 연결되며, 제1 다이오드는 제1 스위칭 소자의 타단과 제2 전압 사이에 연결된다. 제2 스위칭 소자는 제1 스위칭 소자와 제1 다이오드의 접점에 일단이 연결된다. 인덕터와 제3 스위칭 소자는 제1 스위칭 소자와 제1 다이오드의 접점과 제2 전압사이에 직렬로 전기적으로 연결된다. 제2 다이오드는 제2 스위칭 소자의 타단과 인덕터와 제3 스위칭 소자의 접점 사이에 연결되며, 제3 다이오드는 제1 전압과 제2 스위칭 소자의 타단 사이에 연결된다. 제4 및 제5 스위칭 소자는 제2 스위칭 소자의 타단과 제2 전압 사이에 직렬로 연결되며, 제4 및 제5 스위칭 소자의 접점에 패널 캐패시터가 연결된다.
본 발명의 네 번째 특징에 따른 구동 장치는 제1 및 제2 스위칭 소자와 충방전부를 포함한다. 제1 및 제2 스위칭 소자는 그 접점이 패널 캐패시터의 일단에 연결된다. 충방전부는 제1 스위칭 소자에 전기적으로 연결되는 제1 및 제2 인덕터를 포함하며, 패널 캐패시터의 양단 전압이 제1 전압을 유지하고 있는 동안 전류를 부스팅하여 제1 인덕터에 에너지를 저장하고 제1 인덕터에 저장된 에너지를 이용하여 패널 캐패시터의 양단 전압을 제2 전압으로 바꾸고, 패널 캐패시터가 제2 전압을 유지하고 있는 동안 전류를 부스팅하여 제2 인덕터에 에너지를 저장하고 제2 인덕터에 저장된 에너지를 이용하여 패널 캐패시터의 양단 전압을 상기 제1 전압으로 바꾼다.
본 발명의 다섯 번째 특징에 따른 구동 장치는 제1 및 제2 스위칭 소자와 충방전부를 포함한다. 제1 및 제2 스위칭 소자는 접점이 패널 캐패시터의 일단에 연결된다. 충방전부는 제1 스위칭 소자에 전기적으로 연결되는 인덕터를 포함하며, 패널 캐패시터의 양단 전압이 제1 전압을 유지하고 있는 동안 전류를 부스팅하여 인덕터에 에너지를 저장하고 인덕터에 저장된 에너지를 이용하여 패널 캐패시터의 양단 전압을 제2 전압으로 바꾸고, 패널 캐패시터가 제2 전압을 유지하고 있는 동안 프리휠링되어 인덕터에 계속 저장되어 있는 에너지를 이용하여 패널 캐패시터의 양단 전압을 제1 전압으로 바꾼다.
이때, 충방전부는 적어도 하나의 다이오드를 더 포함하는 것이 바람직하며, 이 다이오드는 양단이 각각 상기 인덕터의 양단에 전기적으로 연결되며 각각 상기 인덕터에 흐르는 전류를 프리휠링하도록 한다.
본 발명의 여섯 번째 특징에 따르면 본 발명의 첫 번째 특징 또는 다섯 번째 특징에 따른 구동 장치를 포함하는 플라즈마 디스플레이 패널이 제공된다.
본 발명의 일곱 번째 특징에 따르면 플라즈마 디스플레이 패널을 구동하는 방법이 제공된다. 이 방법에 따르면, 먼저 패널 캐패시터 양단 전압이 제1 전압을 유지하고 있는 동안, 패널 캐패시터에 전기적으로 연결되어 있는 인덕터에 흐르는 전류를 부스팅하여 인덕터에 에너지를 저장한다. 인덕터에 저장된 에너지를 이용하여 패널 캐패시터 양단 전압을 제2 전압으로 바꾼다. 다음에 인덕터에 흐르는 전류를 프리휠링하고, 패널 캐패시터 양단 전압을 제2 전압으로 유지한다. 그리고 인덕터에 저장된 에너지를 이용하여 패널 캐패시터 양단 전압을 제1 전압으로 바꾼다. 다음에 패널 캐패시터 양단 전압을 제1 전압으로 유지하고, 인덕터에 저장된 에너지를 회수한다.
본 발명의 여덟 번째 특징에 따른 플라즈마 디스플레이 패널을 구동하는 방법에 따르면, 먼저 패널 캐패시터 양단 전압이 제1 전압을 유지하고 있는 동안, 패널 캐패시터의 일단에 전기적으로 연결되어 있는 제1 인덕터에 흐르는 전류를 부스팅하여 제1 인덕터에 에너지를 저장한다. 이 제1 인덕터에 저장된 에너지를 이용하여 패널 캐패시터 양단 전압을 제2 전압으로 바꾼다. 다음에 패널 캐패시터 양단 전압을 제2 전압으로 유지하면서 제1 인덕터에 저장된 에너지를 회수하고, 패널 캐패시터의 일단에 전기적으로 연결되어 있는 제2 인덕터에 흐르는 전류를 부스팅하여 제2 인덕터에 에너지를 저장한다. 그리고 제2 인덕터에 저장된 에너지를 이용하여 패널 캐패시터 양단 전압을 제1 전압으로 바꾸고, 다음에 패널 캐패시터 양단 전압을 제1 전압으로 유지하면서 제2 인덕터에 저장된 에너지를 회수한다.
이러한 본 발명의 첫 번째 내지 여덟 번째 특징에 따른 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법에서 제1 전압은 어드레스 전압이며 제2 전압은 접지 전압인 것이 바람직하다.
그러면 도면을 참조하여 본 발명의 바람직한 실시예에 따른 플라즈마 디스플레이 패널과 그 구동 방법 및 구동 장치에 대하여 설명한다.
먼저, 도 1을 참조하여 본 발명에 따른 플라즈마 디스플레이 패널에 대하여 설명한다.
도 1은 본 발명에 따른 플라즈마 디스플레이 패널을 나타내는 도면이다.
도 1에 도시한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널은 플라즈마 패널(100), 어드레스 구동부(200), 주사·유지 구동부(300) 및 제어부(400)를 포함한다.
플라즈마 패널(100)은 열 방향으로 배열되어 있는 다수의 어드레스 전극(A1~Am), 행 방향으로 지그재그로 배열되어 있는 다수의 주사전극(Y1~Yn) 및 유지전극(X1~Xn)을 포함한다.
어드레스 구동부(200)는 제어부(200)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가하며, 무효 전력을 회수하여 재사용하는 전력 회수 회로를 포함한다.
주사·유지 구동부(300)는 제어부(200)로부터 유지 방전 신호를 수신하여 주사 전극과 유지 전극에 유지 펄스 전압을 번갈아 입력함으로써 선택된 방전 셀에 대하여 유지 방전을 수행한다.
제어부(400)는 외부로부터 영상 신호를 수신하여 어드레스 구동 제어 신호와 유지 방전 신호를 생성하여 각각 어드레스 구동부(200)와 주사·유지 구동부(300)에 인가한다.
이하, 도 2 내지 도 4를 참조하여 어드레스 구동부(200)에 포함되어 있는 본 발명의 제1 실시예에 따른 전력 회수 회로(210)를 설명한다.
도 2는 본 발명의 제1 실시예에 따른 전력 회수 회로를 나타내는 회로도이다.
도 2에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 전력 회수 회로(210)는 어드레스부(212) 및 충방전부(214)를 포함한다.
어드레스부(212)는 어드레스 전압(Va) 및 접지 전압에 각각 연결되며 각각 바디 다이오드를 가지는 어드레스 스위칭 소자(AH, AL)를 포함한다. 어드레스 스위칭 소자가 서로 연결되는 부분에는 패널 캐패시터(Cp)가 형성되어 있으며, 패널 캐패시터(Cp)의 전압은 어드레스 스위칭 소자(AH, AL)의 스위칭 동작에 의해 어드레스전압(Va) 또는 접지 전압을 유지한다.
충방전부(214)는 스위칭 소자(M1, M2, M3, M4), 부스팅 인덕터(L1, L2), 전력 회수용 스위칭 소자(Ma, Mb) 및 캐패시터(Cr1, Cr2)를 포함한다. 스위칭 소자(M1, M2)는 어드레스 전압(Va)과 접지 전압 사이에 직렬로 전기적으로 연결되며, 스위칭 소자(M3, M4)는 스위칭 소자(M1, M2)와는 다른 경로로 어드레스 전압(Va)과 접지 전압 사이에 직렬로 전기적으로 연결된다. 이때, 스위칭 소자(M1, M2) 사이 및 스위칭 소자(M3, M4) 사이에는 각각 패널 캐패시터(Cp)로 공급되는 전류 경로 및 패널 캐패시터(Cp)로부터 회수되는 전류 경로를 설정하는 다이오드(D1, D2)가 더 포함될 수 있다.
부스팅 인덕터(L1)는 스위칭 소자(M1, M2) 사이의 접점과 전력 회수용 스위칭 소자(Ma) 사이에 형성되어 있으며, 부스팅 인덕터(L2) 또한 스위칭 소자(M3, M4) 사이의 접점과 전력 회수용 스위칭 소자(Mb) 사이에 형성되어 있다. 캐패시터(Cr1, Cr2)는 어드레스 전압(Va)과 접지 전압 사이에 직렬로 연결되어 있으며, 캐패시터(Cr1, Cr2) 사이의 접점에 전력 회수용 스위칭 소자(Ma, Mb)가 연결되어 있다.
다음에, 도 3a 내지 도 3e, 도 4를 참조하여 본 발명의 제1 실시예에 따른 플라즈마 디스플레이의 구동 방법에 대하여 설명한다.
도 3a 내지 도 3e는 각각 모드 1 내지 모드 5에서의 동작을 나타내는 본 발명의 제1 실시예에 따른 전력 회수 회로의 동작 모드를 나타내는 도면이며, 도 4는 본 발명의 제1 실시예에 따른 전력 회수 회로에서의 동작 타이밍을 나타내는 도면이다.
본 발명의 제1 실시예에서는 모드 1이 시작되기 전에 스위칭 소자(AH, M1)가 도통되어 있으며, 캐패시터(Cr1, Cr2)에는 각각 V1 및 V2(=Va-V1)의 전압이 충전되어 있다고 가정한다. 그리고 인덕터(L1, L2)의 인덕턴스가 각각 L1 및 L2라고 가정한다.
① 모드 1(t0 내지 t1)
도 3a와 도 4의 t0 내지 t1 구간을 참조하여 모드 1에서의 동작을 설명한다.
모드 1 구간(t0∼t1)에서는 스위칭 소자(AH, M1)가 도통된 상태에서 스위칭 소자(M3, Mb)가 도통된다. 스위칭 소자(AH, M1)가 도통된 상태에서는 스위칭 소자(M1)-스위칭 소자(AH)-패널 캐패시터(Cp)로 도 3a에 도시한 바와 같이 전류 경로(30)가 형성되어 패널 캐패시터(Cp)에는 어드레스 전압(Va)이 충전되어 있는 상태이다. 여기서 스위칭 소자(M3, Mb)가 도통되면 스위칭 소자(M3)-인덕터(L2)-스위칭 소자(Mb)-캐패시터(Cr1)로 다른 전류 경로(31)가 형성된다. 이 전류 경로에 의해 인덕터(L2)에 흐르는 전류(IL2)는 도 4에 도시한 바와 같이 (Va-V1)/L2의 기울기를 가지고 선형적으로 증가하게 되어 인덕터(L2)에는 에너지가 축적된다.
② 모드 2(t1 내지 t2)
도 3b와 도 4의 t1 내지 t2 구간을 참조하여 모드 2에서의 동작을 설명한다.
모드 2 구간(t1∼t2)에서는 스위칭 소자(Mb)가 도통된 상태에서 스위칭소자(AH, M1, M3)가 차단된다. 그러면 도 3b에 도시한 바와 같이 패널 캐패시터(Cp)-스위칭 소자(AH)의 바디 다이오드-인덕터(L2)-스위칭 소자(Mb)-캐패시터(Cr1)로 전류 경로(32)가 형성된다. 이때, 인덕터(L2)와 패널 캐패시터(Cp)에 의해 공진 전류가 흐르게 되어 패널 캐패시터(Cp) 양단 전압(Vp)이 어드레스 전압(Va)에서 접지 전압으로 하강하게 된다.
이와 같은 패널 캐패시터에 충전된 전압을 방전하는 과정은 인덕터(L2)에 축적된 에너지에 의해 빨리 진행될 수 있다. 즉, 패널 캐패시터(Cp) 양단 전압(Vp)의 하강 시간(t2-t1)이 감소하게 된다. 또한 회로의 기생 성분 등이 있는 실제의 경우에도 인덕터(L2)에 저장된 에너지에 의해 패널 캐패시터(Cp)의 양단 전압은 접지 전압까지 완전히 감소할 수 있다.
③ 모드 3(t2 내지 t3)
도 3c와 도 4의 t2 내지 t3 구간을 참조하여 모드 3에서의 동작을 설명한다.
모드 3 구간(t2∼t3)에서는 스위칭 소자(Mb)가 도통된 상태에서 먼저 스위칭 소자(M4)와 스위칭 소자(AL)가 차례로 도통된다.
t=t2에서 패널 캐패시터 양단 전압(Vp)이 접지 전압이 되면 스위칭 소자(M4)의 바디 다이오드가 도통하게 된다. 이때, 스위칭 소자(M4)를 도통시키면 스위칭 소자(M4)의 드레인-소스 사이의 전압이 0 전압인 상태에서 도통하게 되므로, 즉 스위칭 소자(M4)가 영전압 스위칭을 하기 때문에, 스위칭 소자(M4)의 턴온 스위칭 손실이 발생하지 않는다. 그리고 인덕터(L2)에 저장된 에너지에 의해 스위칭소자(M4)가 회로의 기생 성분이 있는 경우에도 영전압 스위칭을 할 수 있다.
이와 같이 스위칭 소자(M4)가 도통되면 도 3c에 도시한 바와 같이 패널 캐패시터(Cp)-스위칭 소자(AH)의 바디 다이오드-스위칭 소자(M4)로 전류 경로(33)가 형성되어 패널 캐패시터(Cp) 양단 전압(Vp)을 접지 전압으로 유지한다. 또한 스위칭 소자(AL)가 도통되면 패널 캐패시터(Cp)-스위칭 소자(AL)로 전류 경로(34)가 형성되어 패널 캐패시터(Cp) 양단 전압(Vp)을 접지 전압으로 유지한다.
또한 스위칭 소자(M4)의 바디 다이오드-인덕터(L2)-스위칭 소자(Mb)-캐패시터(Cr1)로 다른 전류 경로(35)가 형성된다. 이 전류 경로(35)에 의해 인덕터(L2)에 흐르는 전류(IL2)가 (-V1/L2)의 기울기를 가지고 선형적으로 0까지 감소하게 된다. 즉, 인던터(L2)에 저장된 에너지는 스위칭 소자(Mb)를 통하여 캐패시터(Cr1)로 회수된다.
다음에 스위칭 소자(Mb, AL, M4)가 도통된 상태에서 스위칭 소자(Ma, M2)가 도통된다. 그러면 캐패시터(Cr1)-스위칭 소자(Ma)-인덕터(L1)-스위칭 소자(M2)로 전류 경로(36)가 형성된다. 이 전류 경로(36)에 의해 인덕터(L1)에 흐르는 전류는 도 4에 도시한 바와 같이 V1/L1의 기울기를 가지고 선형적으로 증가하게 되어 인덕터(L1)에는 에너지가 축적된다.
다음에 모드 3이 끝나기 전에 스위칭 소자(Mb, AL)를 차례로 차단하고 스위칭 소자(AH)를 도통시킨다.
④ 모드 4(t3 내지 t4)
도 3d와 도 4의 t3 내지 t4 구간을 참조하여 모드 4에서의 동작을 설명한다.
모드 4 구간(t3∼t4)에서는 스위칭 소자(AH, Ma)가 도통된 상태에서 스위칭 소자(M2, M4)가 차단된다. 그러면 도 3d에 도시한 바와 같이 캐패시터(Cr1)-스위칭 소자(Ma)-인덕터(L1)-스위칭 소자(AH)-패널 캐패시터(Cp)로 전류 경로(37)가 형성된다. 이때, 인덕터(L1)와 패널 캐패시터(Cp)에 의해 공진 전류가 흐르게 되어 패널 캐패시터(Cp) 양단 전압(Vp)이 접지 전압에서 어드레스 전압(Va)으로 상승하게 된다.
이와 같은 패널 캐패시터에 전압을 충전하는 과정은 인덕터(L1)에 축적된 에너지에 의해 빨리 진행될 수 있다. 즉, 패널 캐패시터(Cp) 양단 전압(Vp)의 상승 시간(t4-t3)이 감소하게 된다. 또한 패널 캐패시터 양단 전압(Vp)은 인덕터(L1)에 축적된 에너지에 의해 회로의 기생 성분 등이 있는 경우에도 어드레스 전압(Va)까지 완전히 증가할 수 있다.
⑤ 모드 5(t4 내지 t5)
모드 5 구간(t4∼t5)에서는 스위칭 소자(AH, Ma)가 도통된 상태에서 스위칭 소자(M1)가 도통된다.
t=t4에서 패널 캐패시터 양단 전압(Vp)이 어드레스 전압(Va)이 되면 스위칭 소자(M1)의 바디 다이오드가 도통하게 된다. 이때, 스위칭 소자(M1)를 도통시키면 스위칭 소자 (M1)의 드레인-소스 사이의 전압이 0 전압인 상태에서 도통하게 되므로, 즉 스위칭 소자(M1)가 영전압 스위칭을 하기 때문에, 스위칭 소자(M1)의 턴온 스위칭 손실이 발생하지 않는다.
이와 같이 스위칭 소자(M1)가 도통되면 도 3e에 도시한 바와 같이 스위칭 소자(M1)-스위칭 소자(AH)-패널 캐패시터(Cp)로 전류 경로(38)가 형성되어 패널 캐패시터(Cp) 양단 전압(Vp)을 어드레스 전압(Va)으로 유지한다. 또한 스위칭 소자(Ma)-인덕터(L1)-스위칭 소자(M1)의 바디 다이오드-캐패시터(Cr2)로 다른 전류 경로(39)가 형성된다. 이 전류 경로(39)에 의해 인덕터(L1)에 흐르는 전류(IL1)가 (-V2/L1)의 기울기를 가지고 선형적으로 0까지 감소하게 된다. 즉, 인덕터(L1)에 저장된 에너지는 스위칭 소자(M1)의 바디 다이오드를 통하여 캐패시터(Cr2)로 회수된다.
이상에서 설명한 본 발명의 제1 실시예에 따르면 패널 캐패시터(Cp)에 전압을 충전(모드 4) 및 방전(모드 2)하기 전인 모드 3 및 모드 1에서 인덕터 전류를 부스팅하고, 이 부스팅된 에너지를 사용함으로써 패널 캐패시터(Cp) 양단을 어드레스 전압(Va)으로 빨리 올리거나 접지 전압으로 빨리 내릴 수 있으며, 회로의 기생 성분 등이 있는 경우에도 어드레스 전압으로 완전히 올리거나 접지 전압으로 완전히 내릴 수 있다. 또한 인덕터에 부스팅된 에너지는 모드 3 및 모드 5에서 회수되어 재사용될 수 있다.
다음에 도 5, 도 6a 내지 도 6e, 도 7을 참조하여 본 발명의 제2 실시예에 따른 전력 회수 회로 및 본 발명의 제2 실시예에 따른 플라즈마 디스플레이의 구동방법에 대하여 설명한다.
도 5는 발명의 제2 실시예에 따른 전력 회수 회로를 나타내는 회로도이다. 도 6a 내지 도 6e는 각각 모드 1 내지 모드 5에서의 동작을 나타내는 본 발명의 제2 실시예에 따른 전력 회수 회로의 동작 모드를 나타내는 도면이며, 도 7은 본 발명의 제2 실시예에 따른 전력 회수 회로에서의 동작 타이밍을 나타내는 도면이다.
도 5에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 전력 회수 회로(210)는 어드레스부(212) 및 충방전부(214)를 포함한다.
어드레스부(212)는 제1 실시예에 다른 어드레스부(212)와 동일하므로 설명을 생략한다.
본 발명의 제2 실시예에 따른 충방전부(214)는 제1 실시예에 따른 충방전부(214)에서 2개의 스위칭 소자를 제거하여 구성되었다. 자세히 설명하면, 충방전부(214)는 스위칭 소자(M1, M2), 부스팅 인덕터(L1, L2), 전력 회수용 스위칭 소자(Ma, Mb) 및 캐패시터(Cr1, Cr2)를 포함한다. 스위칭 소자(M1, M2)는 어드레스 전압(Va)과 접지 전압 사이에 직렬로 전기적으로 연결되며, 스위칭 소자(M1, M2) 사이의 접점에 어드레스부(212)가 연결되어 있다.
인덕터(L1)는 스위칭 소자(M1, M2) 사이의 접점과 전력 회수용 스위칭 소자(Ma) 사이에 형성되어 있으며, 인덕터(L2)는 스위칭 소자(M1, M2) 사이의 접점과 전력 회수용 스위칭 소자(Mb) 사이에 형성되어 있다. 인덕터(L1)와 스위칭 소자(Ma) 사이 및 인덕터(L2)와 스위칭 소자(Mb) 사이에는 각각 전류 경로를 설정하는 다이오드(D1, D2)가 더 포함될 수 있다. 캐패시터(Cr2, Cr1)는 어드레스 전압(Va)과 접지 전압 사이에 직렬로 연결되어 있으며, 캐패시터(Cr1, Cr2) 사이의 접점에 전력 회수용 스위칭 소자(Ma, Mb)가 연결되어 있다.
이하, 도 6a 내지 도 6e, 도 7을 참조하여 본 발명의 제2 실시예에 따른 플라즈마 디스플레이의 구동 방법에 대하여 설명한다.
본 발명의 제2 실시예에서도 모드 1이 시작되기 전에 제1 실시예와 동일하게 스위칭 소자(AH, M1)가 도통되어 있으며, 캐패시터(Cr1, Cr2)에는 각각 V1 및 V2(=Va-V1)의 전압이 충전되어 있다고 가정한다.
① 모드 1(t0 내지 t1)
모드 1 구간(t0∼t1)에서는 스위칭 소자(AH, M1)가 도통된 상태에서 스위칭 소자(Mb)가 도통된다. 스위칭 소자(AH, M1)가 도통된 상태에서는 도 6a에 도시한 바와 같이 전류 경로(60)가 형성되어 패널 캐패시터(Cp)에는 어드레스 전압(Va)이 충전되어 있는 상태이다. 여기서 스위칭 소자(Mb)가 도통되면 전류 경로(61)가 형성되어, 인덕터(L2)에 흐르는 전류(IL2)는 (Va-V1)/L2의 기울기를 가지고 선형적으로 증가하게 되어 인덕터(L2)에는 에너지가 축적된다.
② 모드 2(t1 내지 t2)
모드 2 구간(t1∼t2)에서는 스위칭 소자(Mb)가 도통된 상태에서 스위칭 소자(AH, M1)가 차단된다. 그러면 도 6b에 도시한 바와 같이 전류 경로(62)가 형성되어, 인덕터(L2)와 패널 캐패시터(Cp)에 의해 공진 전류가 흐르게 되어 패널 캐패시터(Cp) 양단 전압(Vp)이 어드레스 전압(Va)에서 접지 전압으로 하강하게 된다.
③ 모드 3(t2 내지 t3)
모드 3 구간(t2∼t3)에서는 스위칭 소자(Mb)가 도통된 상태에서 먼저 스위칭 소자(M2)와 스위칭 소자(AL)가 차례로 도통된다. 그러면 도 6c에 도시한 바와 같이 전류 경로(63, 64)가 형성되어 패널 캐패시터(Cp) 양단 전압(Vp)을 접지 전압으로 유지한다. 또한 전류 경로(65)가 형성되어 인덕터(L2)에 흐르는 전류(IL2)가 (-V1/L2)의 기울기를 가지고 선형적으로 0까지 감소하게 되고, 따라서 인덕터(L2)에 저장된 에너지는 스위칭 소자(Mb)를 통하여 캐패시터(Cr1)로 회수된다.
이때, 패널 캐패시터 양단 전압(Vp)이 접지 전압이 되어 스위칭 소자(M2)의 바디 다이오드가 도통된 상태에서 스위칭 소자(M2)가 도통되므로, 즉 스위칭 소자(M2)가 영전압 스위칭을 하기 때문에 스위칭 소자(M2)의 턴온 스위칭 손실이 발생하지 않는다.
다음에 스위칭 소자(Mb, M2, AL)가 도통된 상태에서 스위칭 소자(Ma)가 도통된다. 그러면 전류 경로(66)가 형성되어, 인덕터(L1)에 흐르는 전류는 V1/L1의 기울기를 가지고 선형적으로 증가하게 되어 인덕터(L1)에는 에너지가 축적된다.
다음에 모드 3이 끝나기 전에 스위칭 소자(Mb, AL)를 차례로 차단하고 스위칭 소자(AH)를 도통시킨다.
④ 모드 4(t3 내지 t4)
모드 4 구간(t3∼t4)에서는 스위칭 소자(AH, Ma)가 도통된 상태에서 스위칭 소자(M2)가 차단된다. 그러면 도 6d에 도시한 바와 같이 전류 경로(67)가 형성되고, 인덕터(L1)와 패널 캐패시터(Cp)에 의해 공진 전류가 흐르게 되어 패널 캐패시터(Cp) 양단 전압(Vp)이 접지 전압에서 어드레스 전압(Va)으로 상승하게 된다.
⑤ 모드 5(t4 내지 t5)
모드 5 구간(t4∼t5)에서는 스위칭 소자(AH, Ma)가 도통된 상태에서 스위칭 소자(M1)가 도통된다. 그러면 도 6e에 도시한 바와 같이 전류 경로(68)가 형성되어 패널 캐패시터(Cp) 양단 전압(Vp)을 어드레스 전압(Va)으로 유지한다.
이때, 패널 캐패시터 양단 전압(Vp)이 어드레스 전압(Va)이 되어 스위칭 소자(M1)의 바디 다이오드가 도통된 상태에서 스위칭 소자(M1)가 도통되므로, 즉 스위칭 소자(M1)가 영전압 스위칭을 하기 때문에 스위칭 소자(M1)의 턴온 스위칭 손실이 발생하지 않는다.
또한 전류 경로(69)가 형성되어 인덕터(L1)에 흐르는 전류(IL1)가 (-V2/L1)의 기울기를 가지고 선형적으로 0까지 감소하게 된다. 즉, 인덕터(L1)에 저장된 에너지는 스위칭 소자(M1)의 바디 다이오드를 통하여 캐패시터(Cr2)로 회수된다.
이와 같이 본 발명의 제2 실시예에서도 패널 캐패시터(Cp)에 전압을 충전(모드 4) 및 방전(모드 2)하기 전인 모드 3 및 모드 1에서 인덕터 전류를 부스팅하고, 이 부스팅된 에너지를 사용함으로써 패널 캐패시터(Cp) 양단을 어드레스 전압(Va)으로 빨리 올리거나 접지 전압으로 빨리 내릴 수 있게 되어 상승 및 하강 시간이 감소한다. 또한 인덕터에 부스팅된 에너지는 모드 3 및 모드 5에서 회수되어 재사용될 수 있다.
다음에 도 8, 도 9a 내지 도 9e, 도 10을 참조하여 본 발명의 제3 실시예에 따른 전력 회수 회로 및 본 발명의 제3 실시예에 따른 플라즈마 디스플레이의 구동 방법에 대하여 설명한다.
먼저, 도 8을 참조하여 어드레스 구동부(200)에 포함되어 있는 본 발명의 제3 실시예에 따른 전력 회수 회로(210)를 설명한다.
도 8은 본 발명의 제3 실시예에 따른 전력 회수 회로를 나타내는 회로도이다.
도 8에 도시한 바와 같이, 본 발명의 제3 실시예에 따른 전력 회수 회로(210)는 어드레스부(212) 및 충방전부(214)를 포함한다.
어드레스부(212)는 제1 실시예에 다른 어드레스부(212)와 동일하므로 설명을 생략한다.
충방전부(214)는 스위칭 소자(M1, M2, M3), 인덕터(L), 프리휠링(freewheeling) 다이오드(D1, D2) 및 회수용 다이오드(D3)를 포함한다. 스위칭 소자(M1), 인덕터(L) 및 스위칭 소자(M3)는 전원(Va)과 접지 전압 사이에 직렬로 전기적으로 연결되어 있으며, 스위칭 소자(M1)와 인덕터(L)의 접점과 접지 전압 사이에는 다이오드(D1)가 연결되어 있다.
스위칭 소자(M2)는 스위칭 소자(M1)와 인덕터(L)의 접점과 어드레스부(212)의 스위칭 소자(AH) 사이에 연결되어 있다. 다이오드(D2)는 인덕터와 스위칭 소자(M3)의 접점과 스위칭 소자(AH) 사이에 연결되어 있다. 다이오드(D3)는 전원(Va)과 스위칭 소자(M2)와 스위칭 소자(AH)의 접점 사이에 연결되어 인덕터(L)에 흐르는 전류를 전원(Va)으로 회수한다.
이때, 인덕터(L)와 스위칭 소자(M3) 사이에는 패널 캐패시터(Cp)로부터 회수되는 전류 경로를 설정하는 다이오드(D4)가 더 포함될 수 있다.
다음에 도 9a 내지 도 9e, 도 10을 참조하여 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법에 대하여 설명한다.
도 9a 내지 도 9e는 각각 모드 1 내지 모드 5에서의 동작을 나타내는 본 발명의 제3 실시예에 따른 전력 회수 회로의 동작 모드를 나타내는 도면이며, 도 10은 본 발명의 제3 실시예에 따른 전력 회수 회로에서의 동작 타이밍을 나타내는 도면이다.
본 발명의 제3 실시예에서는 모드 1이 시작되기 전에 패널 캐패시터(Cp)에는 어드레스 전압(Va)이 충전되어 있으며, 스위칭 소자(M1)와 어드레스부(212)의 스위칭 소자(AH)는 도통되어 있다고 가정한다. 또한 인덕터(L)의 인덕턴스를 L1로 가정한다.
① 모드 1(t0 내지 t1)
도 9a와 도 10의 t0 내지 t1 구간을 참조하여 모드 1에서의 동작을 설명한다.
모드 1 구간(t0∼t1)에서는 스위칭 소자(M1, AH)가 도통된 상태에서 스위칭 소자(M2, M3)가 도통된다.
스위칭 소자(M1, AH)가 도통된 상태에서 스위칭 소자(M2)가 도통되면 스위칭 소자(M1)-스위칭 소자(M2)-스위칭 소자(AH)-패널 캐패시터(Cp)로 도 9a에 도시한 바와 같이 전류 경로(91)가 형성되어 패널 캐패시터(Cp) 양단 전압(Vp)은 어드레스 전압(Va)을 계속 유지한다.
또한 스위칭 소자(M1)가 도통된 상태에서 스위칭 소자(M3)가 도통되면 스위칭 소자(M1)-인덕터(L)-다이오드(D4)-스위칭 소자(M3)로 전류 경로(92)가 형성된다. 이 전류 경로(92)에 의해 인덕터(L)에 흐르는 전류(IL)는 (Va/L)의 기울기를 가지고 선형적으로 증가하게 되어, 인덕터에 에너지가 축적된다(부스팅).
② 모드 2(t1 내지 t2)
도 9b와 도 10의 t1 내지 t2 구간을 참조하여 모드 2에서의 동작을 설명한다.
모드 2 구간(t1∼t2)에서는 스위칭 소자(AH, M2, M3)가 도통된 상태에서 스위칭 소자(M1)가 차단된다. 그러면 도 9b에 도시한 바와 같이 패널 캐패시터(Cp)-스위칭 소자(AH)-스위칭 소자(M2)-인덕터(L)-다이오드(D4)-스위칭 소자(M3)로 전류 경로(93)가 형성된다. 이때, 패널 캐패시터(Cp)와 인덕터(L)에 의해 LC 공진 전류가 흐르게 되어, 패널 캐패시터(Cp) 양단 전압(Vp)은 어드레스 전압(Va)에서 접지전압으로 하강하고 인덕터(L)에 흐르는 전류(IL)는 계속 증가한다.
이와 같이 패널 캐패시터(Cp)에 충전된 전압을 회수하는 과정은 모드 1에서 인덕터(L)에 축적한 에너지에 의해 빨리 진행될 수 있다. 즉, 패널 캐패시터(Cp) 양단 전압(Vp)의 하강 시간(t2-t1)이 감소하게 되어 고속 어드레스 회수가 가능하다. 또한 회로의 기생 성분 등이 있는 실제의 경우에도 인덕터(L)에 저장된 에너지에 의해 패널 캐패시터(Cp)의 양단 전압은 접지 전압까지 완전히 감소할 수 있다.
③ 모드 3(t2 내지 t3)
도 9c와 도 10의 t2 내지 t3 구간을 참조하여 모드 3에서의 동작을 설명한다.
모드 3 구간(t2∼t3)에서는 스위칭 소자(M2, M3)가 도통된 상태에서 스위칭 소자(AH)가 차단되고 이어서 스위칭 소자(AL)가 도통된다.
스위칭 소자(M2, M3)가 도통된 상태에서 스위칭 소자(AH)가 차단되면, 프리휠링 다이오드(D1, D2)에 의해, 인덕터(L)에 흐르던 전류는 각각 인덕터(L)-다이오드(D4)-스위칭 소자(M3)-다이오드(D1)의 전류 경로(94) 및 인덕터(L)-다이오드(D2)-스위칭 소자(M2)의 전류 경로(95)로 프리휠링한다. 이와 같은 프리휠링에 의해 인덕터(L)에 흐르는 전류(IL)는 도 10에 도시한 바와 같이 계속 일정한 값을 유지할 수 있다.
다음에 스위칭 소자(AL)가 도통되면 패널 캐패시터(Cp)-스위칭 소자(AL)로 전류 경로(96)가 형성되어 패널 캐패시터(Cp)의 양단 전압(Vp)은 접지 전압으로 유지된다.
다음에 모드 3의 동작이 끝나기 전에 스위칭 소자(AL)를 차단한다.
④ 모드 4(t3 내지 t4)
도 9d와 도 10의 t3 내지 t4 구간을 참조하여 모드 4에서의 동작을 설명한다.
모드 4 구간(t3∼t4)에서는 스위칭 소자(M2, M3)가 차단되고 스위칭 소자(AH)가 도통된다. 그러면 도 9d에 도시한 바와 같이 다이오드(D1)-인덕터(L)-다이오드(D2)-스위칭 소자(AH)-패널 캐패시터(Cp)의 전류 경로(97)가 형성된다.
이 전류 경로(97)에서 인덕터(L)와 패널 캐패시터(Cp)에 의해 공진 전류가 흐르게 되어 패널 캐패시터(Cp)의 양단 전압(Vp)이 접지 전압에서 어드레스 전압(Va)으로 상승한다. 이와 같이 패널 캐패시터(Cp)에 전압을 충전하는 과정은 인덕터(L)에 축적된 에너지에 의해 빨리 진행될 수 있다. 즉, 패널 캐패시터(Cp) 양단 전압(Vp)의 상승 시간(t4-t3)이 감소한다. 또한 패널 캐패시터 양단 전압(Vp)은 인덕터(L)에 축적된 에너지에 의해 회로의 기생 성분 등이 있는 경우에도 어드레스 전압(Va)까지 완전히 증가할 수 있다.
패널 캐패시터(Cp) 양단 전압(Vp)이 어드레스 전압(Va)까지 충전된 후, 다이오드(D1)-인덕터(L)-다이오드(D2)-다이오드(D3)의 전류 경로(98)가 형성된다. 이전류 경로(98)에 의해 인덕터(L)에 흐르는 전류(IL)는 전원으로 회수되어 0으로 감소한다.
⑤ 모드 5(t4 내지 t5)
모드 5 구간(t4∼t5)에서는 스위칭 소자(AH)가 도통된 상태에서 스위칭 소자(M1)가 도통된다. 그러면 도 9e에 도시한 바와 같이 스위칭 소자(M1)-스위칭 소자(M2)의 바디 다이오드-스위칭 소자(AH)-패널 캐패시터(Cp)로 전류 경로(99)가 형성되어 패널 캐패시터(Cp)의 양단 전압(Vp)은 어드레스 전압(Va)으로 유지된다.
다음에 모드 1부터 모드 5의 과정이 반복되어 패널 캐패시터(Cp) 양단 전압(Vp)은 어드레스 전압(Va)과 접지 전압을 반복적으로 전환한다.
이상에서 설명한 본 발명의 제3 실시예에 따르면 인덕터 전류를 부스팅하고, 이 부스팅된 에너지를 사용함으로써 패널 캐패시터(Cp) 양단을 접지 전압으로 빨리 내리거나 빨리 올릴 수 있으며, 또한 회로의 기생 성분 등이 있는 경우에도 어드레스 전압으로 완전히 올리거나 접지 전압으로 완전히 내릴 수 있다.
이상에서 본 발명의 제1 내지 제3 실시예에 대하여 설명하였으나, 본 발명은 상기한 실시예에만 한정되는 것은 아니며, 그 외의 다양한 변형이나 변경이 가능하다.
또한 본 발명의 제1 및 제2 실시예에 따른 전력 회수 회로는 플라즈마 디스플레이 패널의 어드레스 구동 회로를 예로서 사용한 것이나, 그 외의 용량성 부하를 갖는 소자의 전력 회수 회로로서도 사용할 수 있다. 예를 들면 주사·유지 구동부(300)의 X 전극(유지 전극)의 전력 회수 회로 및 Y 전극(주사 전극)의 전력 회수 회로에도 적용될 수 있다.
이와 같이 본 발명에 의하면, 어드레스 전극의 전극에 펄스를 인가하기 전에 전력 회수 회로의 인덕터의 전류를 부스팅하고, 펄스를 인가할 때 부스팅된 에너지를 사용함으로써 어드레스 전압을 원하는 전압(Va)까지 올리거나 접지 전압으로 내릴 수 있다. 또한 부스팅된 에너지를 이용하여 패널 전압의 상승 시간 및 하강 시간을 줄일 수 있다.

Claims (21)

  1. 복수의 어드레스 전극 및 상기 어드레스 전극에 교차하며 서로 쌍을 이루어 지그재그로 배열된 복수의 주사 전극과 유지 전극을 포함하며, 상기 어드레스 전극과 상기 주사 전극 사이 또는 상기 주사 전극과 유지 전극 사이에 패널 캐패시터가 형성되는 패널을 구동하는 플라즈마 디스플레이 패널의 구동 장치에 있어서,
    제1 전압과 제2 전압 사이에 직렬로 연결되는 제1 및 제2 캐패시터,
    상기 제1 및 제2 캐패시터의 접점에 병렬로 연결되는 제1 및 제2 스위칭 소자,
    상기 제1 전압과 제2 전압 사이에 직렬로 연결되는 제3 및 제4 스위칭 소자,
    상기 제1 스위칭 소자와 상기 제3 및 제4 스위칭 소자의 접점 사이 및 상기 제2 스위칭 소자와 상기 제3 및 제4 스위칭 소자의 접점 사이에 각각 전기적으로 연결되는 제1 및 제2 인덕터, 그리고
    상기 제3 및 제4 스위칭 소자의 접점과 상기 제2 전압 사이에 직렬로 연결되며, 그 접점이 상기 패널 캐패시터에 연결되는 제5 및 제6 스위칭 소자
    를 포함하는 플라즈마 디스플레이 패널의 구동 장치.
  2. 제1항에 있어서,
    상기 제1 인덕터와 상기 제2 전압 사이에 연결되는 제7 스위칭 소자, 그리고
    상기 제1 전압과 상기 제1 인덕터 사이에 연결되는 제8 스위칭 소자
    를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 및 제3 스위칭 소자 사이와 상기 제2 및 제4 스위칭 소자 사이에 각각 형성되어, 각각 상기 패널 캐패시터로 공급되는 전류 경로 및 상기 패널 캐패시터로부터 회수되는 전류 경로를 설정하는 제1 및 제2 다이오드를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 제3 내지 제5 스위칭 소자는 각각 바디 다이오드를 가지는 플라즈마 디스플레이 패널의 구동 장치.
  5. 복수의 어드레스 전극 및 상기 어드레스 전극에 교차하며 서로 쌍을 이루어 지그재그로 배열된 복수의 주사 전극과 유지 전극을 포함하며, 상기 어드레스 전극과 상기 주사 전극 사이 또는 상기 주사 전극과 유지 전극 사이에 패널 캐패시터가 형성되는 패널을 구동하는 플라즈마 디스플레이 패널의 구동 장치에 있어서,
    제1 전압에 일단이 연결되는 제1 스위칭 소자,
    상기 제1 스위칭 소자의 타단과 제2 전압 사이에 연결되는 제1 다이오드,
    상기 제1 스위칭 소자와 상기 제1 다이오드의 접점에 일단이 연결되는 제2 스위칭 소자,
    상기 제1 스위칭 소자와 상기 제1 다이오드의 접점과 상기 제2 전압 사이에 직렬로 전기적으로 연결되는 인덕터 및 제3 스위칭 소자,
    상기 제2 스위칭 소자의 타단과 상기 인덕터와 상기 제3 스위칭 소자의 접점 사이에 연결되는 제2 다이오드,
    상기 제1 전압과 상기 제2 스위칭 소자의 타단 사이에 연결되는 제3 다이오드, 그리고
    상기 제2 스위칭 소자의 타단과 상기 제2 전압 사이에 직렬로 연결되며, 그 접점에 상기 패널 캐패시터가 연결되는 제4 및 제5 스위칭 소자
    를 포함하는 플라즈마 디스플레이 패널의 구동 장치.
  6. 제5항에 있어서,
    상기 인덕터와 상기 제3 스위칭 소자 사이에 연결되는 제4 다이오드를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치.
  7. 제5항에 있어서,
    상기 제2 스위칭 소자는 바디 다이오드를 가지는 플라즈마 디스플레이 패널의 구동 장치.
  8. 복수의 어드레스 전극 및 상기 어드레스 전극에 교차하며 서로 쌍을 이루어 지그재그로 배열된 복수의 주사 전극과 유지 전극을 포함하며, 상기 어드레스 전극과 상기 주사 전극 사이 또는 상기 주사 전극과 상기 유지 전극 사이에 패널 캐패시터가 형성되는 패널 및 상기 패널을 구동하는 구동 장치를 포함하는 플라즈마 디스플레이 패널에 있어서,
    상기 구동 장치는
    그 접점이 상기 패널 캐패시터의 일단에 연결되는 제1 및 제2 스위칭 소자, 그리고
    상기 제1 스위칭 소자에 전기적으로 연결되는 제1 및 제2 인덕터를 포함하며, 상기 패널 캐패시터의 양단 전압이 제1 전압을 유지하고 있는 동안 전류를 부스팅하여 제1 인덕터에 에너지를 저장하고 상기 제1 인덕터에 저장된 에너지를 이용하여 상기 패널 캐패시터의 양단 전압을 제2 전압으로 하고, 상기 패널 캐패시터가 상기 제2 전압을 유지하고 있는 동안 전류를 부스팅하여 제2 인덕터에 에너지를 저장하고 상기 제2 인덕터에 저장된 에너지를 이용하여 상기 패널 캐패시터의 양단 전압을 상기 제1 전압으로 하는 충방전부
    를 포함하는 플라즈마 디스플레이 패널.
  9. 제8항에 있어서,
    상기 충방전부는
    상기 제1 인덕터와 상기 제1 전압 사이에 전기적으로 연결되는 제3 스위칭 소자, 및
    상기 제2 인덕터와 상기 제2 전압 사이에 전기적으로 연결되는 제4 스위칭소자
    를 더 포함하는 플라즈마 디스플레이 패널.
  10. 제9항에 있어서,
    상기 패널 캐패시터의 양단 전압이 각각 상기 제1 및 제2 전압으로 바뀐 후 상기 제1 및 제2 인덕터에 존재하는 에너지를 이용하여 상기 제3 및 제4 스위칭 소자를 각각 영전압 스위칭하는 플라즈마 디스플레이 패널.
  11. 제9항에 있어서,
    상기 제1, 제3 및 제4 스위칭 소자는 각각 바디 다이오드를 가지는 플라즈마 디스플레이 패널.
  12. 복수의 어드레스 전극 및 상기 어드레스 전극에 교차하며 서로 쌍을 이루어 지그재그로 배열된 복수의 주사 전극과 유지 전극을 포함하며, 상기 어드레스 전극과 상기 주사 전극 사이 또는 상기 주사 전극과 유지 전극 사이에 패널 캐패시터가 형성되는 패널 및 상기 패널을 구동하는 구동 장치를 포함하는 플라즈마 디스플레이 패널에 있어서,
    상기 구동 장치는
    그 접점이 상기 패널 캐패시터의 일단에 연결되는 제1 및 제2 스위칭 소자, 그리고
    상기 제1 스위칭 소자에 전기적으로 연결되는 인덕터를 포함하며, 상기 패널 캐패시터의 양단 전압이 제1 전압을 유지하고 있는 동안 전류를 부스팅하여 상기 인덕터에 에너지를 저장하고 상기 인덕터에 저장된 에너지를 이용하여 상기 패널 캐패시터의 양단 전압을 상기 제2 전압으로 바꾸고, 상기 패널 캐패시터가 상기 제2 전압을 유지하고 있는 동안 프리휠링되어 상기 인덕터에 계속 저장되어 있는 에너지를 이용하여 상기 패널 캐패시터의 양단 전압을 상기 제1 전압으로 바꾸는 충방전부
    를 포함하는 플라즈마 디스플레이 패널.
  13. 제12항에 있어서,
    상기 충방전부는
    양단이 각각 상기 인덕터의 양단에 전기적으로 연결되며 각각 상기 인덕터에 흐르는 전류를 프리휠링하도록 하는 적어도 하나의 다이오드를 더 포함하는 플라즈마 디스플레이 패널.
  14. 제12항에 있어서,
    상기 제2 스위칭 소자는 타단이 상기 제2 전압에 연결되어 상기 패널 캐패시터의 양단 전압이 상기 제2 전압을 유지하도록 스위칭하며,
    상기 충방전부는 상기 제1 전압과 상기 인덕터 사이에 연결되어 상기 패널 캐패시터의 양단 전압을 상기 제1 전압으로 유지하도록 스위칭하는 제3 스위칭 소자를 더 포함하는 플라즈마 디스플레이 패널.
  15. 제12항에 있어서,
    상기 충방전부는
    상기 제1 전압과 상기 인덕터 사이에 전기적으로 연결되어 상기 인덕터에 흐르는 전류를 회수하는 경로를 형성하는 다이오드를 더 포함하는 플라즈마 디스플레이 패널.
  16. 제8항 또는 제12항에 있어서,
    상기 제1 전압은 어드레스 전압이며 상기 제2 전압은 접지 전압인 플라즈마 디스플레이 패널.
  17. 복수의 어드레스 전극 및 상기 어드레스 전극에 교차하며 서로 쌍을 이루어 지그재그로 배열된 복수의 주사 전극과 유지 전극을 포함하며, 상기 어드레스 전극과 상기 주사 전극 사이 또는 상기 주사 전극과 유지 전극 사이에 패널 캐패시터가 형성되는 패널을 포함하는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,
    상기 패널 캐패시터 양단 전압이 제1 전압을 유지하고 있는 동안, 상기 패널 캐패시터에 전기적으로 연결되어 있는 제1 인덕터에 흐르는 전류를 부스팅하여 상기 인덕터에 에너지를 저장하는 제1 단계,
    상기 제1 인덕터에 저장된 에너지를 이용하여 상기 패널 캐패시터 양단 전압을 제2 전압으로 바꾸는 제2 단계,
    상기 제1 인덕터에 흐르는 전류를 프리휠링하거나, 또는 상기 제1 인덕터에 저장된 에너지를 회수하고 상기 패널 캐패시터에 전기적으로 연결되어 있는 제2 인덕터에 에너지를 저장하고, 상기 패널 캐패시터 양단 전압을 상기 제2 전압으로 유지하는 제3 단계,
    상기 제1 또는 제2 인덕터에 저장된 에너지를 이용하여 상기 패널 캐패시터 양단 전압을 상기 제1 전압으로 바꾸는 제4 단계, 그리고
    상기 패널 캐패시터 양단 전압을 상기 제1 전압으로 유지하고, 상기 제1 또는 제2 인덕터에 저장된 에너지를 회수하는 제5 단계
    를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  18. 제17항에 있어서,
    상기 플라즈마 디스플레이 패널은 양단이 각각 상기 제1 인덕터 양단에 전기적으로 연결되는 적어도 하나의 다이오드를 더 포함하며,
    상기 제3 단계는 상기 제1 인덕터에 흐르는 전류를 상기 다이오드를 통하여 프리휠링도록 하는
    플라즈마 디스플레이 패널의 구동 방법.
  19. 제17항에 있어서,
    상기 플라즈마 디스플레이 패널은 상기 제1 전압과 상기 제1 인덕터 사이에연결되는 제1 스위칭 소자 및 상기 패널 캐패시터와 상기 제2 전압 사이에 연결되는 제2 스위칭 소자를 더 포함하며,
    상기 제3 단계는 상기 제2 스위칭 소자를 스위칭하여 상기 패널 캐패시터 양단 전압을 상기 제2 전압으로 유지하는
    상기 제5 단계는 상기 제1 스위칭 소자를 스위칭하여 상기 패널 캐패시터 양단 전압을 상기 제1 전압으로 유지하는
    플라즈마 디스플레이 패널의 구동 방법.
  20. 제17항에 있어서,
    상기 플라즈마 디스플레이 패널은 상기 제1 인덕터와 상기 제2 전압 사이에 전기적으로 연결되는 제1 스위칭 소자, 및 상기 제1 전압과 상기 제2 인덕터 사이에 전기적으로 연결되는 제2 스위칭 소자를 더 포함하며,
    상기 제3 단계는 상기 패널 캐패시터의 양단 전압이 상기 제2 전압으로 바뀐 후 상기 제1 인덕터에 존재하는 에너지를 이용하여 상기 제1 스위칭 소자를 영전압 스위칭하는 단계를 더 포함하며,
    상기 제5 단계는 상기 패널 캐패시터의 양단 전압이 상기 제1 전압으로 바뀐 후 상기 제2 인덕터에 존재하는 에너지를 이용하여 상기 제2 스위칭 소자를 영전압 스위칭하는 단계를 더 포함하는
    플라즈마 디스플레이 패널의 구동 방법.
  21. 제17항에 있어서,
    상기 제1 전압은 어드레스 전압이며 상기 제2 전압은 접지 전압인 플라즈마 디스플레이 패널의 구동 방법.
KR10-2002-0018266A 2002-03-18 2002-04-03 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법 Expired - Fee Related KR100467450B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/373,605 US6924779B2 (en) 2002-03-18 2003-02-24 PDP driving device and method
CNB031204570A CN1294547C (zh) 2002-03-18 2003-03-18 等离子显示板的驱动装置和方法
US11/155,861 US7158101B2 (en) 2002-03-18 2005-06-16 PDP driving device and method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20020014480 2002-03-18
KR1020020014480 2002-03-18

Publications (2)

Publication Number Publication Date
KR20030076143A KR20030076143A (ko) 2003-09-26
KR100467450B1 true KR100467450B1 (ko) 2005-01-24

Family

ID=32225162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0018266A Expired - Fee Related KR100467450B1 (ko) 2002-03-18 2002-04-03 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법

Country Status (2)

Country Link
KR (1) KR100467450B1 (ko)
CN (1) CN100428304C (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502906B1 (ko) * 2002-10-11 2005-07-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법
KR100521489B1 (ko) 2003-10-06 2005-10-12 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 장치와 구동 방법 및 플라즈마표시 장치
KR100599649B1 (ko) * 2003-11-24 2006-07-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치
KR100612507B1 (ko) * 2004-09-07 2006-08-14 엘지전자 주식회사 플라즈마 디스플레이 패널 구동장치
KR100588019B1 (ko) * 2004-12-31 2006-06-12 엘지전자 주식회사 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
KR100746256B1 (ko) * 2006-03-14 2007-08-03 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100885495B1 (ko) * 2007-07-03 2009-02-24 삼성전자주식회사 고전력 어드레스 드라이버 및 이를 채택하는 디스플레이장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1011019A (ja) * 1986-09-25 1998-01-16 Univ Illinois 電力を有効に使えるプラズマパネルの駆動回路
KR19980023076A (ko) * 1996-09-25 1998-07-06 배순훈 피디피(pdp)의 전력회수장치
US5808420A (en) * 1993-07-02 1998-09-15 Deutsche Thomson Brandt Gmbh Alternating current generator for controlling a plasma display screen
KR20030016871A (ko) * 2001-08-22 2003-03-03 주식회사 아크로텍 에너지 회수 회로를 구비한 교류형 플라즈마 디스플레이패널의 유지 구동 장치
KR20030035003A (ko) * 2001-10-29 2003-05-09 삼성에스디아이 주식회사 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081400A (en) * 1986-09-25 1992-01-14 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
US5642018A (en) * 1995-11-29 1997-06-24 Plasmaco, Inc. Display panel sustain circuit enabling precise control of energy recovery
KR100297853B1 (ko) * 1998-07-27 2001-10-26 구자홍 멀티스텝형에너지회수장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1011019A (ja) * 1986-09-25 1998-01-16 Univ Illinois 電力を有効に使えるプラズマパネルの駆動回路
US5808420A (en) * 1993-07-02 1998-09-15 Deutsche Thomson Brandt Gmbh Alternating current generator for controlling a plasma display screen
KR19980023076A (ko) * 1996-09-25 1998-07-06 배순훈 피디피(pdp)의 전력회수장치
KR20030016871A (ko) * 2001-08-22 2003-03-03 주식회사 아크로텍 에너지 회수 회로를 구비한 교류형 플라즈마 디스플레이패널의 유지 구동 장치
KR20030035003A (ko) * 2001-10-29 2003-05-09 삼성에스디아이 주식회사 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법

Also Published As

Publication number Publication date
CN100428304C (zh) 2008-10-22
CN1920912A (zh) 2007-02-28
KR20030076143A (ko) 2003-09-26

Similar Documents

Publication Publication Date Title
KR100467448B1 (ko) 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법
CN100433089C (zh) 等离子显示屏及其驱动装置和方法
US6924779B2 (en) PDP driving device and method
CN1326103C (zh) 等离子体显示面板及其驱动方法
KR100463187B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
US6806655B2 (en) Apparatus and method for driving plasma display panel
JP2004133475A (ja) プラズマディスプレイパネルの駆動装置及び駆動方法
KR100490614B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
KR100450203B1 (ko) 플라즈마 디스플레이 패널과 그 구동 장치 및 그 구동 방법
KR100578854B1 (ko) 플라즈마 표시 장치와 그 구동 방법
KR100467450B1 (ko) 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법
KR100502905B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
CN101013555B (zh) 用于驱动等离子显示板的装置和方法
KR100490615B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100502906B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR20060020810A (ko) 플라즈마 표시 장치와 그 구동 방법
KR100454025B1 (ko) 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법
KR100490636B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100502913B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100502934B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020403

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040330

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20041221

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050112

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050113

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080104

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090105

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20091229

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20101229

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20111216

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20121221

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20121221

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee