[go: up one dir, main page]

KR100458574B1 - 플라즈마 디스플레이 패널의 구동 장치 및 방법 - Google Patents

플라즈마 디스플레이 패널의 구동 장치 및 방법 Download PDF

Info

Publication number
KR100458574B1
KR100458574B1 KR10-2002-0070383A KR20020070383A KR100458574B1 KR 100458574 B1 KR100458574 B1 KR 100458574B1 KR 20020070383 A KR20020070383 A KR 20020070383A KR 100458574 B1 KR100458574 B1 KR 100458574B1
Authority
KR
South Korea
Prior art keywords
voltage
inductor
electrode
voltages
current
Prior art date
Application number
KR10-2002-0070383A
Other languages
English (en)
Other versions
KR20040042208A (ko
Inventor
이준영
창승우
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2002-0070383A priority Critical patent/KR100458574B1/ko
Priority to JP2003282520A priority patent/JP2004133406A/ja
Priority to US10/681,257 priority patent/US7023139B2/en
Priority to CNB2003101233227A priority patent/CN1326105C/zh
Priority to JP2003354242A priority patent/JP2004133475A/ja
Publication of KR20040042208A publication Critical patent/KR20040042208A/ko
Application granted granted Critical
Publication of KR100458574B1 publication Critical patent/KR100458574B1/ko
Priority to US11/140,975 priority patent/US7471046B2/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

플라즈마 디스플레이 패널에서, 패널 캐패시터의 Y 전극에 인덕터가 전기적으로 연결되어 있다. 패널 캐패시터의 Y 및 X 전극의 전압이 각각 제1 전압으로 유지되고 있는 동안, 인덕터에 제1 방향의 전류를 주입하여 제1 에너지를 저장한다. 그리고 인덕터와 패널 캐패시터 사이의 공진 및 제1 에너지를 이용하여 Y 전극의 전압을 제2 전압으로 변경한 후에, 인덕터에 남아 있는 에너지를 회수한다. Y 전극의 제2 전압과 X 전극의 제1 전압의 차이에 의해 패널에는 유지 방전이 발생한다. 다음, Y 및 X 전극의 전압을 각각 제2 및 제1 전압으로 유지시킨 상태에서, 인덕터에 제1 방향과 반대 방향인 제2 방향의 전류를 주입하여 제2 에너지를 저장한다. 그리고 인덕터와 패널 캐패시터 사이의 공진 및 제2 에너지를 이용하여 Y 전극의 전압을 제1 전압으로 변경한 후에, 인덕터에 남아 있는 에너지를 회수한다. 이때, 인덕터에 제1 방향의 전류를 주입하는 양을 인덕터에 제2 방향의 전류를 주입하는 양보다 많게 하면, 패널 전압의 상승 시간을 짧게 하고 하강 시간을 길게 할 수 있다.

Description

플라즈마 디스플레이 패널의 구동 장치 및 방법{APPARATUS AND METHOD FOR DRIVING PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법에 관한 것이다.
플라즈마 디스플레이 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 디스플레이 패널은 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형과 교류형으로 구분된다.
직류형 플라즈마 디스플레이 패널은 전극이 방전 공간이 절연되지 않은 채 노출되어 있어서 전압이 인가되는 동안 전류가 방전 공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 플라즈마 디스플레이 패널에서는 전극을 유전체층이 덮고 있어 자연스러운 캐패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.
교류형 플라즈마 디스플레이 패널에는 그 한쪽 면에 서로 평행인 주사 전극 및 유지 전극이 형성되고 다른 쪽 면에 이들 전극과 직교하는 방향으로 어드레스 전극이 형성된다. 그리고 유지 전극은 각 주사 전극에 대응해서 형성되며, 그 일단이 서로 공통으로 연결되어 있다.
일반적으로 교류형 플라즈마 디스플레이 패널의 구동 방법은 시간적인 동작 변화로 표현하면 리셋 기간, 어드레싱 기간, 유지 방전 기간, 소거 기간으로 이루어진다.
리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레싱 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하기 위하여 켜지는 셀(어드레싱된 셀)에 어드레스 전압을 인가하여 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 방전 기간은 유지 방전 펄스를 인가하여 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이며, 소거 기간은 셀의 벽전하를 감소시켜 유지 방전을 종료시키는 기간이다.
이때, 주사 전극과 유지 전극 사이, 어드레스 전극이 형성된 면과 주사 및 유지 전극이 형성된 면 사이의 방전 공간 등은 용량성 부하(이하 "패널 캐패시터"라 함)로 작용하기 때문에 패널에는 캐패시턴스가 존재하게 된다. 따라서 유지 방전을 위한 파형을 인가하기 위해서는 무효 전력이 필요하며, 이에 따라 플라즈마 디스플레이 패널의 구동 회로는 무효 전력을 회수하여 재사용하는 전력 회수 회로를 포함한다. 이러한 전력 회수 회로로서 L.F. Weber에 의해 제안된 회로(미국특허 제4,866,349호 및 제5,081,400호)가 있다.
Weber의 회로는 패널 캐패시터와 인덕터 사이의 공진을 이용하여 패널의 에너지를 전력 회수용 캐패시터로 옮기거나 전력 회수용 캐패시터에 저장된 에너지를 패널로 옮기는 동작을 반복함으로써 무효 전력을 회수한다. 그러나 Weber의 회로에서는 인덕터의 인덕턴스(L)와 패널 캐패시터의 캐패시턴스(C)에 의한 시정수(LC)에 의해 패널 전압의 상승 및 하강 시간이 결정된다. 그런데, Weber 회로에서 시정수(LC)는 항상 일정하므로 패널 전압의 상승 시간과 하강 시간이 동일하게 된다. 만약 패널 전압의 상승 시간을 빠르게 하려면 패널 전압의 상승 중에 전원과 연결된 스위칭 소자를 하드 스위칭하여야 하므로, 스위칭 소자의 스트레스가 증가하게 된다. 또한 하드 스위칭으로 인해 전력 손실이 발생하고 EMI(electromagnetic interference)의 영향이 증가한다.
본 발명이 이루고자 하는 기술적 과제는 패널 전압의 상승 시간과 하강 시간을 개별적으로 조정할 수 있는 플라즈마 디스플레이 패널의 구동 회로를 제공하는 것이다.
도 1은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 개략적인 블록도이다.
도 2는 본 발명의 제1 실시예에 따른 유지 방전 회로의 개략적인 회로도이다.
도 3은 본 발명의 제1 실시예에 따른 유지 방전 회로의 구동 타이밍도이다.
도 4a 내지 도 4h는 본 발명의 제1 실시예에 따른 유지 방전 회로에서 각 모드의 전류 경로를 나타내는 회로도이다.
도 5는 방전 셀에서의 벽전하 상태를 나타내는 도면이다.
도 6 및 도 8은 각각 본 발명의 제2 및 제3 실시예에 따른 유지 방전 회로의 개략적인 회로도이다.
도 7 및 도 9는 각각 본 발명의 제2 및 제3 실시예에 따른 유지 방전 회로의 구동 타이밍도이다.
이러한 과제를 해결하기 위해 본 발명은 인덕터에 미리 전류를 주입하고 인덕터에 주입된 전류와 공진을 이용하여 패널 전압을 바꾸며, 인덕터에 주입되는 전류의 양을 조절하여 패널 전압의 상승 및 하강 시간을 조절한다.
본 발명에 따르면, 제1 및 제2 전극 사이에 패널 캐패시터가 형성되는 플라즈마 디스플레이 패널을 구동하는 방법과 장치가 제공된다.
본 발명의 첫 번째 특징에 따른 플라즈마 디스플레이 패널을 구동하는 방법에 의하면, 먼저 제1 및 제2 전극의 전압이 각각 제1 전압으로 유지되고 있는 동안, 제1 전극에 인덕터가 전기적으로 연결되어 있는 인덕터에 제1 방향의 전류를 주입하여 제1 에너지를 저장한다. 그리고 인덕터와 패널 캐패시터 사이의 공진 및 제1 에너지를 이용하여 제1 전극의 전압을 제2 전압으로 변경한 후, 인덕터에 남아 있는 에너지를 회수한다. 다음, 제1 및 제2 전극의 전압을 각각 제2 및 제1 전압으로 유지시킨 상태에서, 인덕터에 제1 방향과 반대 방향인 제2 방향의 전류를 주입하여 제2 에너지를 저장한다. 그리고 인덕터와 패널 캐패시터 사이의 공진 및 제2 에너지를 이용하여 제1 전극의 전압을 제1 전압으로 변경한 후, 인덕터에 남아 있는 에너지를 회수한다. 인덕터에 제1 방향의 전류를 주입하는 양은 인덕터에 제2 방향의 전류를 주입하는 양보다 많은 것이 바람직하다.
본 발명의 두 번째 특징에 따른 플라즈마 디스플레이 패널의 구동 방법에 의하면, 먼저 제2 전극의 전압을 제1 전압으로 유지시킨 상태에서 제1 전극에 전기적으로 연결된 제1 인덕터와 패널 캐패시터 사이의 공진을 이용하여 제1 전극의 전압을 제2 전압으로 변경하고, 제1 및 제2 전극의 전압을 각각 제2 및 제1 전압으로 유지한다. 다음, 제1 전극에 전기적으로 연결된 제2 인덕터와 패널 캐패시터 사이의 공진을 이용하여 제1 전극의 전압을 제1 전압으로 변경하고, 제1 및 제2 전극의 전압을 각각 제1 전압으로 유지한다. 제1 인덕터는 제2 인덕터보다 큰 인덕턴스를 가지는 것이 바람직하다.
본 발명의 세 번째 특징에 따른 플라즈마 디스플레이 패널의 구동 장치는, 제1 전극에 전기적으로 연결되는 인덕터를 포함한다. 제1 및 제2 전극의 전압이 각각 제1 전압으로 유지되고 있는 동안, 제1 및 제2 전압 사이의 크기를 가지는 제3 전압을 공급하는 신호선, 인덕터 및 제1 전압을 공급하는 제1 전원으로 제1 경로가 형성되어 인덕터에 제1 방향의 전류가 주입된다. 제1 방향의 전류가 인덕터에 흐르고 있는 동안, 신호선, 인덕터 및 패널 캐패시터로 형성되는 제2 경로에 의해, LC 공진이 발생되어 제1 전극의 전압이 제1 전압에서 제2 전압으로 변경된다. 그리고 제1 및 제2 전극의 전압이 각각 제2 및 제1 전압으로 유지되고 있는 동안,제2 전압을 공급하는 제2 전원, 인덕터 및 신호선으로 제3 경로가 형성되어 인덕터에 제1 방향과 반대 방향인 제2 방향의 전류가 주입된다. 제2 방향의 전류가 인덕터에 흐르고 있는 동안, 패널 캐패시터, 인덕터 및 신호선으로 형성되는 제4 경로에 의해, LC 공진가 발생되어 제1 전극의 전압이 제2 전압에서 제1 전압으로 변경된다. 인덕터에 제1 방향의 전류가 주입된 양은 인덕터에 제2 방향의 전류가 주입된 양보다 많은 것이 바람직하다.
본 발명의 세 번째 특징에 따른 플라즈마 디스플레이 패널의 구동 장치에서, 제1 전극의 전압이 상기 제2 전압으로 변경된 후에 제1 전극을 제2 전원에 전기적으로 연결하는 경로가 형성되어 제1 전극의 전압을 제2 전압으로 유지하고, 제1 전극의 전압이 제1 전압으로 변경된 후에 제1 전극을 제1 전원에 전기적으로 연결하는 경로가 형성되어 제1 전극의 전압을 제1 전압으로 유지하는 것이 바람직하다.
그리고 제1 전극의 전압이 제2 전압으로 변경된 후에 인덕터 및 제2 전원으로 경로가 형성되어 인덕터에 흐르는 제1 방향의 전류를 회수하고, 제1 전극의 전압이 제1 전압으로 변경된 후에 인덕티 및 신호선으로 경로가 형성되어 인덕터에 흐르는 제2 방향의 전류를 회수하는 것이 좋다.
이때, 제1 전압은 제2 전압과 크기는 같고 부호가 반대이며, 신호선은 접지단에 연결되어 있을 수 있다. 또는, 제1 전압은 접지 전압이고 제3 전압은 제2 전압의 절반에 해당하는 전압이며, 신호선은 제3 전압을 충전하고 있는 캐패시터에 연결되어 있을 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
이제 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 개략적인 블록도이다.
도 1에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널은 플라즈마 패널(100), 어드레스 구동부(200), 주사·유지 구동부(300) 및 제어부(400)를 포함한다.
플라즈마 패널(100)은 열 방향으로 배열되어 있는 복수의 어드레스 전극(A1∼Am), 행 방향으로 지그재그로 배열되어 있는 복수의 주사 전극(Y1∼Yn)(이하 Y 전극이라 함) 및 복수의 유지 전극(X1∼Xn)(이하 X 전극이라 함)을 포함한다. X 전극(X1∼Xn)은 각 Y 전극(Y1∼Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다. 제어부(400)는 외부로부터 영상 신호를 수신하여 어드레스 구동 제어 신호와 유지 방전 제어 신호를 생성하여 각각 어드레스 구동부(200)와 주사·유지 구동부(300)에 인가한다.
어드레스 구동부(200)는 제어부(400)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다. 주사·유지 구동부(300)는 제어부(400)로부터 유지 방전 제어신호를 수신하여 Y 전극과 X 전극에 유지 방전 펄스를 번갈아 입력한다. 입력된 유지 방전 펄스에 의해 선택된 방전 셀에서 유지 방전이 일어난다.
아래에서는 도 2 내지 도 4를 참조하여 본 발명의 제1 실시예에 따른 주사·유지 구동부(300)의 유지 방전 회로에 대해서 상세하게 설명한다.
도 2는 본 발명의 제1 실시예에 따른 유지 방전 회로의 개략적인 회로도이다. 도 3은 본 발명의 제1 실시예에 따른 유지 방전 회로의 구동 타이밍도이며, 도 4a 내지 도 4h는 본 발명의 제1 실시예에 따른 유지 방전 회로에서 각 모드의 전류 경로를 나타내는 회로도이다.
도 2에 나타낸 바와 같이 본 발명의 제1 실시예에 따른 유지 방전 회로는 Y 전극 구동부(310), X 전극 구동부(320), Y 전극 전력 회수부(330), X 전극 전력 회수부(340)를 포함한다.
Y 전극 구동부(310)와 X 전극 구동부(320)는 패널 캐패시터(Cp)를 사이에 두고 연결되어 있다. Y 전극 구동부(310)는 스위칭 소자(Ys, Yg)를 포함하며, X 전극 구동부(320)는 스위칭 소자(Xs, Xg)를 포함한다. Y 전극 전력 회수부(330)는 인덕터(Lp1) 및 스위칭 소자(Yr, Yf)를 포함하며, X 전극 전력 회수부(340)는 인덕터(Lp2) 및 스위칭 소자(Xr, Xf)를 포함한다. 이러한 스위칭 소자(Ys, Yg, Xs, Xg, Yr, Yf, Xr, Xf)는 바디 다이오드를 가지는 MOSFET으로 이루어지는 것이 바람직하지만, 아래에서 설명하는 기능을 만족하는 다른 스위칭 소자가 사용되어도 된다.
스위칭 소자(Ys, Yg)는 Vs/2 전압을 공급하는 전원(Vs/2) 및 -Vs/2 전압을 공급하는 전원(-Vs/2) 사이에 직렬로 연결되며 접점이 패널 캐패시터(Cp)의 Y 전극에 연결되어 있다. 마찬가지로, 스위칭 소자(Xs, Xg)는 전원(Vs/2) 및 전원(-Vs/2) 사이에 직렬로 연결되며 접점이 패널 캐패시터(Cp)의 X 전극에 연결되어 있다.
인덕터(Lp1)의 일단은 패널 캐패시터(Cp)의 Y 전극에 연결되며, 스위칭 소자(Yr, Yf)는 인덕터(Lp1)의 타단과 접지단(0) 사이에 병렬로 연결되어 있다. 마찬가지로, 인덕터(Lp2)의 일단은 패널 캐패시터(Cp)의 X 전극에 연결되며, 스위칭 소자(Xr, Xf)는 인덕터(Lp2)의 타단과 접지단(0) 사이에 병렬로 연결되어 있다. X 전극 전력 회수부(330)는 스위칭 소자(Yr, Yf)의 바디 다이오드에 의해 생성될 수 있는 전류 경로를 방지하기 위한 다이오드(D1, D2)를 더 포함할 수 있다. 마찬가지로 Y 전극 전력 회수부(340)도 다이오드(D3, D4)를 더 포함하여 스위칭 소자(Xr, Xf)의 바디 다이오드에 의해 생성될 수 있는 전류 경로를 방지할 수 있다. 또한, X 및 Y 전극 전력 회수부(330, 340)는 각각 인덕터(Lp1, Lp2)의 타단의 전압이 Vs/2보다 커지거나 -Vs/2보다 작아지지 않도록 클램핑하기 위한 다이오드(D5, D6, D7, D8)를 더 포함할 수 있다.
다음, 도 3, 도 4a 내지 도 4h를 참조하여 본 발명의 제1 실시예에 따른 유지 방전 회로의 시계열적 동작 변화를 설명한다. 여기서, 동작 변화는 16개의 모드(M1∼M16)로 일순하며, 모드 변화는 스위칭 소자의 조작에 의해 생긴다. 그리고 여기서 LC 공진으로 칭하고 있는 현상은, 연속적 발진은 아니며 스위칭 소자(Yr, Yf, Xr또는 Xf)의 턴온시에 생기는, 인덕터(Lp1또는 Lp2)와 패널 캐패시터(Cp)의 조합에 의한 전압 및 전류의 변화 현상이다.
본 발명의 제1 실시예에 따른 동작을 수행하기 전에 스위칭 소자(Yg, Xg)가 턴온되어 있어 패널 캐패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)이 각각 -Vs/2로 유지되어 있는 것으로 한다. 그리고 패널 캐패시터(Cp)의 캐패시턴스를 C, 인덕터(Lp1, Lp2)의 인덕턴스를 각각 L1, L2로 가정한다.
도 3 및 도 4a에 나타낸 바와 같이, 모드 1(M1)에서는 스위칭 소자(Yg, Xg)가 턴온된 상태에서 스위칭 소자(Yr)가 턴온된다. 그러면 접지단(0), 스위칭 소자(Yr), 인덕터(Lp1), 스위칭 소자(Yg)로의 경로에 의해 인덕터(Lp1)에는 흐르는 전류(IL1)는 Vs/2L1의 기울기를 가지고 증가한다. 즉, 모드 1(M1)에서는 패널 캐패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)이 각각 -Vs/2 전압으로 유지된 상태에서 인덕터(Lp1)에 전류가 주입된다. 만약 모드 1(M1)이 Δtp1시간동안 지속된다면 모드 1(M1)이 끝나는 시점에서 인덕터(Lp1)에 흐르는 전류(Ip1)는 [수학식 1]과 같이된다.
다음, 모드 2(M2)에서는 스위칭 소자(Yg)가 턴오프되어, 도 4b에 나타낸 바와 같이 접지단(0), 스위칭 소자(Yr), 인덕터(Lp1), 패널 캐패시터(Cp), 스위칭 소자(Xg), 전원(-Vs/2)으로 전류 경로가 형성되어 LC 공진이 발생한다. LC 공진에 의해 패널 캐패시터(Cp)의 Y 전극 전압(Vy)은 증가하는데, 스위칭 소자(Ys)의 바디 다이오드에 의해 Vs/2까지 증가한다. 그런데, 이 LC 공진은 인덕터(Lp1)에 일정량의 전류가 흐르고 있는 상태에서 발생하므로, 패널 캐패시터(Cp)의 Y 전극 전압(Vy)이 Vs/2까지 증가하는데 걸리는 시간(ΔT1)은 공진시에 인덕터(Lp1)에 흐르는 전류(Ip1)에 의해 결정된다. 즉, [수학식 2]에 나타낸 것처럼 Y 전극 전압(Vy)의 상승 시간(ΔT1)은 전류(Ip1), 즉 모드 1(M1)의 전류 주입 시간(Δtp1)에 의해 결정된다.
모드 3(M3)에서는 패널 캐패시터(Cp)의 Y 전극 전압(Vy)이 Vs/2까지 증가하면스위칭 소자(Ys)가 턴온되어, Y 전극 전압(Vy)이 Vs/2로 유지된다. 그리고 도 4c에 나타낸 바와 같이, 인덕터(Lp1)에 흐르던 전류(IL1)는 스위칭 소자(Yr), 인덕터(Lp1), 스위칭 소자(Ys)의 바디 다이오드의 경로에서 -Vs/2L1의 기울기를 가지고 0A까지 감소한다. 즉, 인덕터(Lp1)에 흐르던 전류(IL1)는 전원(Vs/2)으로 회수된다.
도 3 및 도 4d를 보면, 모드 4(M4)에서는 인덕터(Lp1)에 흐르는 전류(IL1)가 0A로 된 이후에 스위칭 소자(Yr)가 턴오프된다. 그리고 스위칭 소자(Ys, Xg)는 턴온되어 있으므로 패널 캐패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)은 각각 Vs/2 및 -Vs/2 전압로 계속 유지된다. Y 및 X 전극의 전압 차이(Vy-Vx)가 유지 방전에 필요한 전압인 Vs전압으로 되므로 유지 방전이 발생한다.
모드 5(M5)에서는 스위칭 소자(Ys, Xg)가 턴온된 상태에서 스위칭 소자(Yf)가 턴온된다. 그러면 도 4e에 나타낸 바와 같이 전원(Vs/2), 스위칭 소자(Ys), 인덕터(Lp1), 스위칭 소자(Yf), 접지단(0)으로 전류 경로가 형성되어, 인덕터(Lp1)에 흐르는 전류는 -Vs/2L1의 기울기를 가지고 감소한다. 즉, 모드 5(M5)에서는 패널 캐패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)을 각각 Vs/2 및 -Vs/2로 유지시킨 상태에서 모드 1(M1)과는 반대 방향의 전류를 인덕터(Lp1)에 주입한다.
모드 6(M6)에서는 스위칭 소자(Ys)가 턴오프되어 스위칭 소자(Xg)의 바디 다이오드, 패널 캐패시터(Cp), 인덕터(Lp1), 스위칭 소자(Yf), 접지단(0)으로 전류 경로가 형성되어 LC 공진이 발생한다. LC 공진에 의해 패널 캐패시터(Cp)의 Y 전극 전압(Vy)은 감소하는데, 스위칭 소자(Xg)의 바디 다이오드에 의해 -Vs/2까지 감소한다. 그런데, 이 LC 공진은 모드 2(M2)에서처럼 인덕터(Lp1)에 일정량의 전류가 흐르고 있는 상태에서 발생하므로, 패널 캐패시터(Cp)의 Y 전극 전압(Vy)이 -Vs/2까지 감소하는데 걸리는 시간(ΔT2)은 공진시에 인덕터(Lp1)에 흐르는 전류에 의해 결정된다. 모드 1(M1)에서 설명한 것처럼 공진시에 인덕터(Lp1)에 흐르는 전류는 인덕터(Lp1)에 전류가 주입되는 기간인 모드 5(M5)의 기간(Δtp2)에 의해 결정된다.
다음, 모드 7(M7)에서는 패널 캐패시터(Cp)의 Y 전극 전압(Vy)이 -Vs/2까지 감소하면 스위칭 소자(Yg)가 턴온되어, Y 전극 전압(Vy)이 -Vs/2로 유지된다. 그리고 도 4g에 나타낸 것처럼 인덕터(Lp1)에 흐르던 전류(IL1)는 스위칭 소자(Yg)의 바디 다이오드, 인덕터(Lp1), 스위칭 소자(Yf)의 경로에서 Vs/2L1의 기울기를 가지고 0A까지 증가한다.
도 3 및 도 4h를 보면, 모드 8(M8)에서는 인덕터(Lp1)에 흐르는 전류(IL1)가 0A로 된 이후에 스위칭 소자(Yf)가 턴오프된다. 그리고 스위칭 소자(Yg, Xg)는 턴온되어 있으므로 패널 캐패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)은 각각 -Vs/2로 계속 유지된다.
모드 1 내지 8(M1∼M8)의 과정을 통해 패널 캐패시터(Cp)의 양단 전압(Vy-Vx)(이하, 패널 전압이라 함)은 0V에서 Vs사이를 스윙할 수 있다. 그리고 도 3에 나타낸 바와 같이 모드 8(M8) 이후의 모드 9 내지 16(M9∼M16)에서의 스위칭 소자(Xs, Xg, Xr, Xf) 및 스위칭 소자(Ys, Yg, Yr, Yf)는 각각 모드 1 내지 8(M1∼M8)에서의 스위칭 소자(Ys, Yg, Yr, Yf) 및 스위칭 소자(Xs, Xg, Xr, Xf)와 동일하게 동작한다. 따라서 모드 9 내지 16(M9∼M16)에서 패널 캐패시터(Cp)의 X 전극 전압(Vx)은 모드 1 내지 8(M1∼M8)에서의 Y 전극 전압(Vy)과 동일한 파형을 가진다. 그러므로, 모드 9 내지 16(M9∼M16)에서의 패널 전압(Vy-Vx)은 0V에서 -Vs사이를 스윙하게 된다. 본 발명의 제1 실시예에 따른 유지 방전 회로의 모드 9 내지 16(M9∼M16)에서의 동작에 대한 자세한 설명은 모드 1 내지 8(M1∼M8)의 설명을 통하여 당업자라면 용이하게 알 수 있으므로 생략한다.
이와 같이 본 발명의 제1 실시예에 의하면, 모드 1(M1)에서 인덕터(Lp1)에 전류를 주입하는 시간(Δtp1)을 조정함으로써 패널 전압의 상승 시간(ΔT1)을 조정할 수 있으며, 마찬가지로 모드 5(M5)에서 인덕터(Lp1)에 전류를 주입하는 시간(Δtp2)을 조정함으로써 패널 전압의 하강 시간(ΔT2)을 조정할 수 있다.
그런데, 도 5에 나타낸 것처럼 패널 캐패시터(Cp)의 X 전극과 Y 전극 사이, 즉 방전 셀의 벽전하(wall charge) 상태는 균일하지 않으므로, 벽전압이 방전 셀마다 달라진다. 방전 셀(51)과 같이 벽전하가 적게 쌓여 있으면 벽전압(Vw1)이 낮으므로 방전을 개시하기 위한 전압이 높게 되며, 방전 셀(52)과 같이 벽전하가 많이 쌓여 있으면 벽전압(Vw2)이 높으므로 방전을 개시하기 위한 전압이 높게 된다. 방전 셀(52)과 같이 벽전압이 높은 경우에는 패널 전압(Vy-Vx)의 상승 중에 방전이 개시될 수 있다. 즉, 스위칭 소자(Ys)가 턴오프되어 있는 모드 2(M2)의 중간에서 방전이 개시되므로, 전원(Vs/2)에서 방전을 유지하기 위한 전력이 공급되지 않고 인덕터(Lp1)에서 전력이 공급되어야 한다. 그리고 모드 3(M3) 개시 시에 스위칭 소자(Ys)가 턴온되어 방전이 다시 발생한다. 이와 같이 방전이 두 번 발생하게 되어 패널 전체적으로 균일한 광이 발생하지 않게 된다. 따라서 불균일한 방전이 일어나지 않도록 패널 전압(Vy-Vx)의 상승 기간(Δtp1)을 짧게 하는 것이 바람직하다.
또한, 패널 전압(Vy-Vx)이 급격하게 줄어들면 급격한 전계의 변화로 인한 공전 전하의 이동에 의해 벽전하의 자기 소거(self-erasing)가 발생하여 방전 셀간 벽전하 분포가 불균해질 수 있다. 그러나 패널 전압(Vy-Vx)의 하강 기간이 길면 공간 전하의 재결합으로 인해 벽전압이 낮아져 자기 소거가 발생하지 않는다. 따라서 패널 전압(Vy-Vx)의 하강 기간(Δtp2)을 패널 전압(Vy-Vx)의 상승 기간(Δtp1)보다 길게 하는 것이 바람직하다.
도 3을 보면, 제1 실시예의 모드 9(M9)에서 인덕터(Lp1)에 흐르는 전류를 모두 회수한 후에 인덕터(Lp2)에 전류를 주입하였다. 그러나 모드 7 및 8(M7, M8)의 어느 기간에서도 인덕터(Lp2)에 전류를 주입할 수 있다. 즉, 모드 9(M9)가 모드 7 및 8(M7, M8)의 기간 내에서 발생될 수 있다. 이와 같이 하면, 패널 전압(Vy-Vx)이 0V로 유지되는 기간이 제1 실시예보다 짧아진다.
그리고 본 발명의 제1 실시예에서는 전원(Vs/2, -Vs/2)이 공급하는 전압을 각각 Vs/2 및 -Vs/2로 하여, Y 및 X 전극 전압(Vy, Vx)의 차이를 유지 방전에 필요한 전압(Vs)으로 하였다. 그러나 전원(Vs/2, -Vs/2)이 공급하는 전압을 각각 Vh, Vh-Vs로 하고 도 2의 접지단(0)에 (2Vh-Vs)/2에 해당하는 전압을 충전하고 있는 캐패시터를 연결할 수 있다. 그러면 패널 캐패시터의 각 전극 전압은 Vh와 Vh-Vs사이를 스윙하고, 따라서 패널 전압(Vy-Vx)이 0V에서 Vs사이를 스윙하게 할 수 있다.
그리고 본 발명의 제1 실시예에 따른 구동 방법은 도 6에 나타낸 회로의 구동 방식에도 적용할 수 있다.
도 6은 본 발명의 제2 실시예예 따른 유지 방전 회로의 개략적인 회로도이며, 도 7은 본 발명의 제2 실시예에 따른 유지 방전 회로의 구동 타이밍도이다.
도 6에 나타낸 바와 같이, 본 발명의 제2 실시예에 따른 유지 방전 회로는 -Vs/2의 전압을 전원(-Vs/2)을 사용하지 않고 캐패시터(C1, C2)를 사용하여 공급한다는 점을 제외하면 제1 실시예와 동일하다.
자세하게 설명하면, 제2 실시예에 따른 유지 방전 회로는 스위칭 소자(Yh, Yl, Xh, Xl), 캐패시터(C1, C2) 및 다이오드(D9, D10)를 더 포함하며, 캐패시터(C1, C2)에는 Vs/2의 전압이 충전되어 있다. 스위칭 소자(Yh, Yl)는 전원(Vs/2)과 접지단(0) 사이에 직렬로 연결되며, 스위칭 소자(Yh, Yl)의 접점과 접지단(0) 사이에는 캐패시터(C1)와 다이오드(D9)가 직렬로 연결되어 있다. 스위칭 소자(Ys)는 스위칭 소자(Yh, Yl)의 접점에 연결되며, 스위칭 소자(Yg)는 캐패시터(C1)와 다이오드(D9)의 접점에 연결된다. 마찬가지로, 스위칭 소자(Xh, Xl)는 전원(Vs/2)과 접지단(0) 사이에 직렬로 연결되며, 그 접점과 접지단(0) 사이에는 캐패시터(C2)와 다이오드(D10)가 직렬로 연결되어 있다. 스위칭 소자(Xs)는 스위칭 소자(Xh, Xl)의 접점에 연결되며, 스위칭 소자(Xg)는 캐패시터(C2)와 다이오드(D10)의 접점에 연결된다.
이러한 제2 실시예에 따른 유지 방전 회로의 동작은 도 7에 나타낸 것처럼 스위칭 소자(Ys,Yg, Xs, Xg)가 동작하는 시점에 각각 스위칭 소자(Yh,Yl, Xh, Xl)가동시에 동작한다는 점을 제외하면 제1 실시예와 동일하다. 자세하게 설명하면, 스위칭 소자(Ys, Yh)가 동시에 턴온되어 패널 캐패시터(Cp)에 전원(Vs/2)의 전압(Vs/2)을 공급한다. 마찬가지로 스위칭 소자(Xs, Xh)가 동시에 턴온되어 패널 캐패시터(Cp)에 전원(Vs/2)의 전압(Vs/2)을 공급한다. 또한 스위칭 소자(Yg, Yl)가 동시에 턴온되어 접지단(0), 스위칭 소자(Yl), 캐패시터(C1), 스위칭 소자(Yg)의 경로를 통하여 -Vs/2의 전압을 패널 캐패시터(Cp)에 공급한다. 마찬가지로 스위칭 소자(Xg, Xl)가 동시에 턴온되어 접지단(0), 스위칭 소자(Xl), 캐패시터(C1), 스위칭 소자(Xg)의 경로를 통하여 -Vs/2의 전압을 패널 캐패시터(Cp)에 공급한다.
이러한 본 발명의 제2 실시예에 의하면 Vs/2 전압을 공급하는 전원으로 Vs/2 전압과 -Vs/2 전압을 패널 캐패시터(Cp)에 공급할 수 있다.
그리고 본 발명의 제1 및 제2 실시예에서는 Y 전극 전압(Vy)의 상승 및 하강에 동일한 인덕터(Lp1)를 사용하였지만, Y 전극 전압(Vy)의 상승 및 하강에 서로 다른 인덕터(도 8의 Lp11, Lp12)를 사용할 수 있다. 즉, Y 전극 전압(Vy)의 상승 시에 인덕터(Lp11)를 사용하고 Y 전극 전압(Vy)의 하강 시에 인덕터(Lp12)를 사용할 수 있다. 그리고 두 개의 인덕터(Lp11, Lp12)를 사용하는 경우에는 제1 실시예에서처럼 인덕터에 전류를 주입하는 단계(도 3의 M1, M5)를 생략할 수 있으며, 아래에서는 이러한 실시예에 대해 도 8 및 도 9를 참조하여 상세하게 설명한다.
도 8은 본 발명의 제3 실시예에 따른 유지 방전 회로의 개략적인 회로도이며, 도 9는 본 발명의 제3 실시예에 따른 유지 방전 회로의 구동 타이밍도이다.
도 8에는 패널 캐패시터(Cp)의 X 전극 전압은 0V로 유지하는 것으로 가정하고 유지 방전 회로 중 Y 전극 부분만을 도시하였다. 제3 실시예에 따른 유지 방전 회로는 인덕터(Lp11, Lp12), 캐패시터(Cer), 전원(Vs) 및 접지단(0)을 제외하면 제1 실시예에와 동일하다.
자세하게 설명하면, 스위칭 소자(Ys, Yg)는 전원(Vs)과 접지단(0) 사이에 직렬로 연결되어 있다. 인덕터(Lp11)는 스위칭 소자(Ys, Yg)의 접점과 스위칭 소자(Yr) 사이에 연결되며, 인덕터(Lp12)는 스위칭 소자(Ys, Yg)의 접점과 스위칭 소자(Yf) 사이에 연결되어 있다. 그리고 스위칭 소자(Yr, Yf)의 접점과 접지단(0) 사이에는 캐패시터(Cer)가 연결되어 있다. 전원(Vs)은 Vs전압을 공급하며, 캐패시터(Cer)에는 Vs/2 전압이 충전되어 있다. 즉, 전원(Vs)과 접지단(0)에 의해 Y 전극 전압(Vy)은 제1 실시예와는 다르게 0에서 Vs사이를 스윙하게 된다.
도 9를 보면, 모드 1(M1)에서는 스위칭 소자(Yr)가 턴온되어 캐패시터(Cer), 스위칭 소자(Yr), 인덕터(Lp11), 패널 캐패시터(Cp)의 경로에서 LC 공진이 발생한다.이 LC 공진에 의해 패널 전압(Vp)은 증가하게 되고, 인덕터(Lp11)의 전류(IL11)는 사인파의 반주기를 형성한다. 모드 2(M2)에서는 패널 전압(Vp)이 Vs전압까지 증가했을 때 스위칭 소자(Yr)가 턴오프되고 스위칭 소자(Ys)가 턴온되어, 패널 전압(Vp)은 Vs로 유지된다. 즉, 모드 2(M2)에서 패널은 유지 방전하게 된다.
다음, 모드 3(M3)에서는 스위칭 소자(Ys)가 턴오프되고 스위칭 소자(Yf)가 턴온되어, 패널 캐패시터(Cp), 인덕터(Lp12), 스위칭 소자(Yf), 캐패시터(Cer)의 경로에서 LC 공진이 발생한다. 이 공진에 의해 패널 전압(Vp)은 감소하게 되고, 인덕터(Lp12)의 전류(IL12)는 사인파의 반주기를 형성한다. 모드 4(M4)에서는 패널 전압(Vp)이 0V까지 감소했을 때 스위칭 소자(Yf)가 턴오프되고 스위칭 소자(Yg)가 턴온되어, 패널 전압(Vp)은 0V로 유지된다.
그리고 Y 전극 전압(Vy)을 0V로 유지시키면서 모드 1 내지 4(M1∼M4)에 대응되는 과정을 통하여 X 전극 전압(Vx)을 0V에서 Vs전압 사이에서 스윙시킨다. 이와 같이 하여 패널에 유지 방전에 필요한 전압(Vs)을 공급할 수 있다.
[수학식 3]에 나타낸 것처럼 패널 전압(Vp)의 상승 및 하강 시간(ΔT3, ΔT4)은 각각 인덕터(Lp11, Lp12)의 인덕턴스(L11, L12)의 함수이므로, 인덕턴스(L11, L12)를조절하여 패널 전압(Vp)의 상승 및 하강 시간(ΔT3, ΔT4)을 조절할 수 있다. 이때, 앞에서 설명한 것처럼 인덕턴스(L11)를 크게 하고 인덕턴스(L12)를 작게 하여, 패널 전압(Vp)의 상승 시간(ΔT3)을 짧게 하고 하강 시간(ΔT4)을 길게 하는 것이 바람직하다.
그리고 본 발명의 제3 실시예에서도 제1 실시예에서처럼 전원(Vs/2, -Vs/2)을 사용할 수 있다. 즉, 스위칭 소자(Ys, Yg)에 각각 전원(Vs/2, -Vs/2)을 연결하고 스위칭 소자(Yr, Yf)의 접점에 캐패시터(Cer) 대신에 접지단(0)을 연결할 수 있다. 이와 같이 하면, 제1 실시예에서처럼 패널 캐패시터(Cp)의 Y 전극 전압(Vy)을 -Vs/2 전압에서 Vs/2 전압 사이에서 스윙시킬 수 있다. Y 전극 전압(Vy)이 Vs/2 전압일 때 X 전극 전압(Vx)을 -Vs/2로 유지하여, 패널에 유지 방전에 필요한 전압(Vs)을 공급할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의권리범위에 속하는 것이다.
본 발명에 의하면, 패널 전압의 상승 시간 및 하강 시간을 조절할 수 있다. 특히, 패널 전압의 상승 시간을 빠르게 해서 패널 전압 상승 중에 방전이 두 번 발생하지 않도록 하여 방전을 균일하게 할 수 있다. 또한, 패널 전압의 하강 시간을 상승 시간보다 느리게 해서 벽전하의 자기 소거가 발생하지 않도록 하여 방전 셀간 벽전하 분포를 균일하게 할 수 있다.

Claims (15)

  1. 제1 및 제2 전극 사이에 패널 캐패시터가 형성되는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,
    상기 제1 및 제2 전극의 전압이 각각 제1 전압으로 유지되고 있는 동안, 상기 제1 전극에 전기적으로 연결된 인덕터에 제1 방향의 전류를 주입하여 제1 에너지를 저장하는 제1 단계,
    상기 제2 전극의 전압이 상기 제1 전압으로 유지된 상태에서, 상기 인덕터와 상기 패널 캐패시터 사이의 공진 및 상기 제1 에너지를 이용하여 상기 제1 전극의 전압을 제2 전압으로 변경하는 제2 단계,
    상기 제1 및 제2 전극의 전압을 각각 상기 제2 및 제1 전압으로 유지시킨 상태에서, 상기 인덕터에 남아 있는 에너지를 회수하는 제3 단계,
    상기 제1 및 제2 전극의 전압을 각각 상기 제2 및 제1 전압으로 유지시킨 상태에서, 상기 인덕터에 상기 제1 방향과 반대 방향인 제2 방향의 전류를 주입하여 제2 에너지를 저장하는 제4 단계,
    상기 제2 전극의 전압이 상기 제1 전압으로 유지된 상태에서, 상기 인덕터와 상기 패널 캐패시터 사이의 공진 및 상기 제2 에너지를 이용하여 상기 제1 전극의 전압을 상기 제1 전압으로 변경하는 제5 단계, 그리고
    상기 제1 및 제2 전극의 전압을 각각 상기 제1 전압으로 유지시킨 상태에서, 상기 인덕터에 남아 있는 에너지를 회수하는 제6 단계
    를 포함하며,
    상기 제1 단계에서 상기 인덕터에 상기 제1 방향의 전류를 주입하는 양이 상기 제4 단계에서 상기 인덕터에 상기 제2 방향의 전류를 주입하는 양보다 많은 플라즈마 디스플레이 패널의 구동 방법.
  2. 제1항에 있어서,
    상기 제2 전압은 상기 제1 전압보다 높은 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  3. 제1항에 있어서,
    상기 제1 및 제2 전압은 각각 제1 및 제2 신호선에 의해 공급되며,
    상기 제1 단계는 상기 제1 및 제2 전압 사이의 크기를 가지는 제3 전압을 공급하는 제3 신호선, 상기 인덕터 및 상기 제1 신호선으로 형성되는 경로에서 상기 인덕터에 상기 제1 방향의 전류를 주입하며,
    상기 제4 단계는 상기 제2 신호선, 상기 인덕터 및 상기 제3 신호선으로 형성되는 경로에서 상기 인덕터에 상기 제2 방향의 전류를 주입하는
    플라즈마 디스플레이 패널의 구동 방법.
  4. 제3항에 있어서,
    상기 제2 단계는 상기 제3 신호선, 상기 인덕터 및 상기 패널 캐패시터로 형성되는 경로에서 공진을 발생시키며, 상기 제5 단계는 상기 패널 캐패시터, 상기 인덕터 및 상기 제3 신호선으로 형성되는 경로에서 공진을 발생시키는 플라즈마 디스플레이 패널의 구동 방법.
  5. 제1 및 제2 전극 사이에 패널 캐패시터가 형성되는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,
    상기 제2 전극의 전압을 제1 전압으로 유지시킨 상태에서, 상기 제1 전극에 전기적으로 연결된 제1 인덕터와 상기 패널 캐패시터 사이의 공진을 이용하여 상기 제1 전극의 전압을 제2 전압으로 변경하는 제1 단계,
    상기 제1 및 제2 전극의 전압을 각각 상기 제2 및 제1 전압으로 유지하는 제2 단계,
    상기 제2 전극의 전압을 상기 제1 전압으로 유지시킨 상태에서, 상기 제1 전극에 전기적으로 연결된 제2 인덕터와 상기 패널 캐패시터 사이의 공진을 이용하여 상기 제2 전극의 전압을 상기 제1 전압으로 변경하는 제3 단계, 그리고
    상기 제1 및 제2 전극의 전압을 각각 상기 제1 전압으로 유지하는 제4 단계
    를 포함하며,
    상기 제1 인덕터는 상기 제2 인덕터보다 큰 인덕턴스를 가지는 플라즈마 디스플레이 패널의 구동 방법.
  6. 제5항에 있어서,
    상기 제2 전압은 상기 제1 전압보다 높은 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  7. 제5항에 있어서,
    상기 제1 단계는 상기 제1 및 제2 전압 사이의 크기를 가지는 제3 전압을 공급하는 신호선, 상기 제1 인덕터 및 상기 패널 캐패시터로 형성되는 경로에서 공진을 발생시키며,
    상기 제3 단계는 상기 패널 캐패시터, 상기 제2 인덕터 및 상기 신호선으로 형성되는 경로에서 공진을 발생시키는
    플라즈마 디스플레이 패널의 구동 방법.
  8. 제1 및 제2 전극 사이에 패널 캐패시터가 형성되는 플라즈마 디스플레이 패널을 구동하는 장치에 있어서,
    상기 제1 전극에 전기적으로 연결되는 인덕터,
    상기 제1 및 제2 전극의 전압이 각각 제1 전압으로 유지되고 있는 동안, 상기 제1 및 제2 전압 사이의 크기를 가지는 제3 전압을 공급하는 신호선, 상기 인덕터 및 상기 제1 전압을 공급하는 제1 전원으로 형성되어 상기 인덕터에 제1 방향의 전류가 주입되는 제1 경로,
    상기 제2 전극의 전압이 상기 제1 전압으로 유지되고 상기 제1 방향의 전류가 상기 인덕터에 흐르고 있는 동안, 상기 신호선, 상기 인덕터 및 상기 패널 캐패시터로 LC 공진을 발생시켜 상기 제1 전극의 전압을 상기 제1 전압에서 상기 제2 전압으로 변경하는 제2 경로,
    상기 제1 및 제2 전극의 전압이 각각 상기 제2 및 제1 전압으로 유지되고 있는 동안, 상기 제2 전압을 공급하는 제2 전원, 상기 인덕터 및 상기 신호선으로 형성되어 상기 인덕터에 상기 제1 방향과 반대 방향인 제2 방향의 전류가 주입되는 제3 경로, 그리고
    상기 제2 전극의 전압이 상기 제1 전압으로 유지되고 상기 제2 방향의 전류가 상기 인덕터에 흐르고 있는 동안, 상기 패널 캐패시터, 상기 인덕터 및 상기 신호선으로 LC 공진을 발생시켜 상기 제1 전극의 전압을 상기 제2 전압에서 상기 제1 전압으로 변경하는 제4 경로
    를 포함하며,
    상기 인덕터에 상기 제1 방향의 전류가 주입되는 양이 상기 인덕터에 상기 제2 방향의 전류가 주입되는 양보다 많은 플라즈마 디스플레이 패널의 구동 장치.
  9. 제8항에 있어서,
    상기 제1 전극의 전압이 상기 제2 전압으로 변경된 후, 상기 제1 전극을 상기 제2 전원에 전기적으로 연결하여 상기 제1 전극의 전압을 상기 제2 전압으로 유지하는 제5 경로, 그리고
    상기 제1 전극의 전압이 상기 제1 전압으로 변경된 후, 상기 제1 전극을 상기 제1 전원에 전기적으로 연결하여 상기 제1 전극의 전압을 상기 제1 전압으로 유지하는 제6 경로
    를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치.
  10. 제8항에 있어서,
    상기 제1 전극의 전압이 상기 제2 전압으로 변경된 후, 상기 인덕터 및 상기 제2 전원으로 형성되어 상기 인덕터에 흐르는 상기 제1 방향의 전류를 회수하는 제5 경로, 그리고
    상기 제1 전극의 전압이 상기 제1 전압으로 변경된 후, 상기 인덕티 및 상기 신호선으로 형성되어 상기 인덕터에 흐르는 상기 제2 방향의 전류를 회수하는 제6 경로
    를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치.
  11. 제8항에 있어서,
    상기 제2 전극은 상기 제1 전원에 전기적으로 연결되어 상기 제1 전압으로 유지되는 플라즈마 디스플레이 패널의 구동 장치.
  12. 제8항에 있어서,
    상기 제1 전원과 상기 제1 전극 사이에 연결되는 제1 스위칭 소자,
    상기 제2 전원과 상기 제1 전극 사이에 연결되는 제2 스위칭 소자, 그리고
    상기 인덕터와 상기 신호선 사이에 병렬로 연결되는 제3 및 제4 스위칭 소자
    를 더 포함하며,
    상기 제1 경로는 상기 제1 및 제3 스위칭 소자의 턴온, 그리고 상기 제2 및 제4 스위칭 소자의 턴오프에 의해 형성되며,
    상기 제2 경로는 상기 제3 스위칭 소자의 턴온, 그리고 상기 제1, 제2 및 제4 스위칭 소자의 턴오프에 의해 형성되며,
    상기 제3 경로는 상기 제2 및 제4 스위칭 소자의 턴온, 그리고 상기 제1 및 제3 스위칭 소자의 턴오프에 의해 형성되며,
    상기 제4 경로는 상기 제4 스위칭 소자의 턴온, 그리고 상기 제1 내지 제3 스위칭 소자의 턴오프에 의해 형성되는
    플라즈마 디스플레이 패널의 구동 장치.
  13. 제8항에 있어서,
    상기 제1 전압은 상기 제2 전압과 크기는 같고 부호가 반대이며, 상기 신호선은 접지단에 연결되어 있는 플라즈마 디스플레이 패널의 구동 장치.
  14. 제8항에 있어서,
    상기 제1 전압은 접지 전압이고 상기 제3 전압은 상기 제2 전압의 절반에 해당하는 전압이며, 상기 신호선은 상기 제3 전압을 충전하고 있는 캐패시터에 연결되어 있는 플라즈마 디스플레이 패널의 구동 장치.
  15. 제1 및 제2 전극 사이에 패널 캐패시터가 형성되는 플라즈마 디스플레이 패널을 구동하는 장치에 있어서,
    상기 제1 전극에 각각 전기적으로 연결된 제1 및 제2 인덕터,
    상기 제2 전극의 전압이 제1 전압으로 유지된 상태에서, 상기 제1 인덕터와 상기 패널 캐패시터 사이에 공진이 발생하여 상기 제1 전극의 전압이 제2 전압으로 변경되는 제1 공진 경로, 그리고
    상기 제2 전극의 전압이 상기 제1 전압으로 유지시킨 상태에서, 상기 제2 인덕터와 상기 패널 캐패시터 사이에 공진이 발생하여 상기 제1 전극의 전압이 상기 제1 전압으로 변경되는 제2 공진 경로
    를 포함하며,
    상기 제1 인덕터는 상기 제2 인덕터보다 큰 인덕턴스를 가지는 플라즈마 디스플레이 패널의 구동 장치.
KR10-2002-0070383A 2002-10-11 2002-11-13 플라즈마 디스플레이 패널의 구동 장치 및 방법 KR100458574B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2002-0070383A KR100458574B1 (ko) 2002-11-13 2002-11-13 플라즈마 디스플레이 패널의 구동 장치 및 방법
JP2003282520A JP2004133406A (ja) 2002-10-11 2003-07-30 プラズマディスプレイパネルの駆動装置及び駆動方法
US10/681,257 US7023139B2 (en) 2002-10-11 2003-10-09 Apparatus and method for driving plasma display panel
CNB2003101233227A CN1326105C (zh) 2002-10-11 2003-10-11 驱动等离子体显示板的设备和方法
JP2003354242A JP2004133475A (ja) 2002-10-11 2003-10-14 プラズマディスプレイパネルの駆動装置及び駆動方法
US11/140,975 US7471046B2 (en) 2002-10-11 2005-06-01 Apparatus and method for driving plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0070383A KR100458574B1 (ko) 2002-11-13 2002-11-13 플라즈마 디스플레이 패널의 구동 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20040042208A KR20040042208A (ko) 2004-05-20
KR100458574B1 true KR100458574B1 (ko) 2004-12-03

Family

ID=37339025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0070383A KR100458574B1 (ko) 2002-10-11 2002-11-13 플라즈마 디스플레이 패널의 구동 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100458574B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051990B1 (ko) * 2004-09-07 2011-07-26 엘지전자 주식회사 플라즈마 표시 패널의 구동 회로
KR101124042B1 (ko) * 2010-04-09 2012-03-23 삼성전기주식회사 다출력 전원 공급 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866349A (en) * 1986-09-25 1989-09-12 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
US5081400A (en) * 1986-09-25 1992-01-14 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
US5808420A (en) * 1993-07-02 1998-09-15 Deutsche Thomson Brandt Gmbh Alternating current generator for controlling a plasma display screen
KR20000009131A (ko) * 1998-07-21 2000-02-15 구자홍 플라즈마 표시장치의 전력 회수장치
WO2002011111A2 (en) * 2000-07-28 2002-02-07 Thomson Licensing S.A. Method and apparatus for power level control of a display device
KR20030035003A (ko) * 2001-10-29 2003-05-09 삼성에스디아이 주식회사 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR20030047533A (ko) * 2001-12-11 2003-06-18 삼성전자주식회사 전압 스트레스를 개선한 고효율 플라즈마 디스플레이 패널구동 장치 및 방법
KR20030081935A (ko) * 2002-04-15 2003-10-22 삼성에스디아이 주식회사 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866349A (en) * 1986-09-25 1989-09-12 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
US5081400A (en) * 1986-09-25 1992-01-14 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
US5808420A (en) * 1993-07-02 1998-09-15 Deutsche Thomson Brandt Gmbh Alternating current generator for controlling a plasma display screen
KR20000009131A (ko) * 1998-07-21 2000-02-15 구자홍 플라즈마 표시장치의 전력 회수장치
WO2002011111A2 (en) * 2000-07-28 2002-02-07 Thomson Licensing S.A. Method and apparatus for power level control of a display device
KR20030035003A (ko) * 2001-10-29 2003-05-09 삼성에스디아이 주식회사 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR20030047533A (ko) * 2001-12-11 2003-06-18 삼성전자주식회사 전압 스트레스를 개선한 고효율 플라즈마 디스플레이 패널구동 장치 및 방법
KR20030081935A (ko) * 2002-04-15 2003-10-22 삼성에스디아이 주식회사 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법

Also Published As

Publication number Publication date
KR20040042208A (ko) 2004-05-20

Similar Documents

Publication Publication Date Title
US7839358B2 (en) Apparatus and method for driving a plasma display panel
US20030193454A1 (en) Apparatus and method for driving a plasma display panel
US6933679B2 (en) Apparatus and method for driving plasma display panel
US7023139B2 (en) Apparatus and method for driving plasma display panel
KR100515330B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
KR100497230B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100521489B1 (ko) 플라즈마 표시 패널의 구동 장치와 구동 방법 및 플라즈마표시 장치
KR20050051824A (ko) 플라즈마 표시 장치 및 플라즈마 표시 패널의 구동 방법
KR100578802B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법 및구동 장치
KR100551051B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
JP2005049814A (ja) プラズマディスプレイパネルの駆動装置，その駆動方法，及びプラズマ表示装置
JP2002372946A (ja) ディスプレイパネルの駆動装置
KR100458574B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 방법
CN100407263C (zh) 等离子显示设备及其驱动方法
KR100502906B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100884531B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법 및구동 장치
KR100649191B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100649193B1 (ko) 플라즈마 표시 장치 및 그의 구동 방법
KR20050120201A (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20021113

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20041028

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20041116

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20041117

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20071029

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20081029

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20091026

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20091026

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee