KR100487209B1

KR100487209B1 - 룩업 테이블을 사용하여 전력 증폭기의 비선형 왜곡특성을 보상하는 전치보상 장치 및 방법

Info

Publication number: KR100487209B1
Application number: KR10-2003-0007604A
Authority: KR
Inventors: 김동현
Original assignee: 삼성전자주식회사
Priority date: 2003-02-06
Filing date: 2003-02-06
Publication date: 2005-05-04
Also published as: KR20040071557A

Abstract

본 발명은 복소 변조된 기저대역 신호의 증폭 특성을 선형화하기 위한 전치보상에 관한 것이다. 적응 제어기는 운영자에 의해 지시된 또는 주기적인 학습 모드에서 입력된 신호 샘플들을 가지고 전력 증폭기의 역 비선형 왜곡 특성을 모델링하여 다항식 계수들을 결정하고, 상기 결정된 다항식 계수들을 이용하여 가능한 입력 신호의 크기 범위에 대한 전치보상 이득들을 계산하며, 상기 계산된 전치보상 이득들로, 입력 신호의 크기들로 어드레스된 복소 전치보상 이득들을 저장하고 있는 룩업 테이블을 갱신한다. 복소 변조된 기저대역의 입력 신호가 전치보상기로 입력되면, 상기 전치보상기는 상기 입력 신호의 크기에 대응하는 복소 전치보상 이득을 상기 룩업 테이블에서 액세스하여, 상기 복소 전치보상 이득을 상기 입력 신호에 곱하여 전력 증폭기로 출력한다. 이러한 본 발명은 메모리 효과를 가지는 전력 증폭기의 비선형 왜곡 특성을 보상함에 있어서 적은 계산량과 빠른 수렴속도를 얻을 수 있다.

Description

룩업 테이블을 사용하여 전력 증폭기의 비선형 왜곡 특성을 보상하는 전치보상 장치 및 방법{PREDISTORTION APPARATUS AND METHOD FOR COMPENSATING NON-LINEARILITY OF THE POWER AMPLIFIER USING LOOK-UP TABLE}

본 발명은 광대역 전력증폭에 관한 것으로서, 특히 복소 변조된 기저대역 신호의 전력 증폭기에 의한 비선형 왜곡 특성을 선형화하기 위한 전치보상기(Predistorter) 및 전치보상 방법에 관한 것이다.

고주파(Radio Frequency: RF) 신호를 사용하여 통신하는 전형적인 이동통신시스템에서 고주파 증폭기(RF Amplifier)는 저전력 저잡음 수신 증폭기와 고전력 송신 증폭기로 분류된다. 고전력 송신 증폭기에 있어서 잡음보다는 효율이 더 중요한 고려대상이다. 이로 인해 이동통신 시스템에서 널리 쓰이고 있는 고전력 증폭기(High Power Amplifier: HPA)는 고효율을 얻을 수 있도록 비선형 동작점에 근접하여 동작하게 된다.

이러한 경우 증폭기의 출력은 혼 변조 왜곡(inter modulation distortion: IMD) 성분을 만들어 내어 대역내(in-band) 뿐만 아니라 다른 주파수 대역에 스퓨리어스(spurious) 신호로 영향을 주게 된다. 스퓨어리스 성분을 제거하기 위해서는 주로 피드 포워드(feed forward) 방식이 사용된다. 피드 포워드 방식은 스퓨어리스 성분을 거의 완벽하게 제거할 수 있지만 증폭 효율이 낮아질 뿐만 아니라 고주파단(RF stage)에서의 제어가 필요하므로 부피가 커지고 시스템의 가격이 높다는 단점이 있다.

이동통신 시스템 분야에서는 높은 효율과 적은 비용을 고려하여 디지털 전치보상(Digital Predistortion: DPD) 방식이 연구되고 있다. 디지털 전치보상 방식은 디지털부(digital stage)에서 전력 증폭기의 비선형 특성(Nonlinearity)에 대한 역(inverse)을 취하여 입력신호를 전치보상함으로써 전력 증폭기의 출력신호를 선형화한다. 비선형 특성은 입력신호의 크기에 따라서 출력신호의 크기가 바뀌는 AM/AM(Amplitude Modulation to AM) 특성과 입력신호의 크기에 따라서 출력신호의 위상이 바뀌는 AM/PM(AM to Phase Modulation) 특성으로 구분될 수 있다.

전력 증폭기의 비선형 특성을 보상하는 대표적인 방식으로는 복소 다항식(Complex Polynomial)을 사용하는 방식이 있다. 복소 다항식형 전치보상기는 전력 증폭기의 역 비선형 왜곡 특성을 정확히 모델링한 다항식을 사용하므로, 전력 증폭기의 비선형성을 제거하는데 걸리는 시간이 짧다. 즉 수렴 속도가 빠르다. 메모리 효과를 고려하지 않을 경우, P차의 전치보상 다항식은 하기의 <수학식 1>과 같이 나타내어진다.

여기서 d(n)는 전치보상 신호이며, 입력 신호 x(n)에 곱하여지는 { }안의 부분은 x(n)의 전치보상 이득으로 볼 수 있다.

현재까지 대부분의 전치보상기는 단일 톤이나 협대역 주파수의 신호에 대해서 많이 연구되었으므로, 전력 증폭기의 비기억성(Memoryless) 비선형 특성(즉 현재의 입력만이 현재의 출력에 영향을 미침)에 대해서만 보상하는 방식이 거의 대부분이었다. 그러나 광대역 주파수에서 비선형 증폭기의 메모리 비선형 특성은 현재 입력신호 뿐만 아니라 과거의 입력된 신호들이 현재의 비선형 증폭기의 출력에 영향을 줌으로써 AM/AM 특성과 AM/PM 특성을 확연하게 변화시킨다. 이러한 현상을 메모리 효과(Memory Effects)라고 하며, 전력 증폭기의 비선형성은 입력신호의 주파수 대역폭에 따라 달라지게 된다. 최근 이동통신 시스템의 사용 주파수 대역이 점차 광대역화 되면서 비선형 증폭기의 메모리 효과를 고려한 연구와 개발이 보다 활발하게 진행되고 있다. 이산 볼테라 급수(discrete Volterra series) 방식은 과거 입력 샘플들을 고려하는 다항식을 사용하여 메모리 효과를 보상한다.

다항식형 전치보상기의 비선형성 제거 능력은 얼마나 많은 과거의 입력 샘플들을 고려하느냐와 다항식의 차수를 얼마로 할 것인가에 따라 달려 있다. 고려하여야 할 과거의 입력 샘플을 하나 늘릴 때마다 계산량이 기하급수적으로 증가하므로, 다항식형 전치보상기는 수렴 속도는 빠르지만 수식이 매우 복잡하고 계산량이 많아 구현하기가 용이하지 않을 뿐 아니라 많은 수의 고속 곱셈기들이 필요하게 되어 로직의 크기가 커지게 된다.

이러한 문제점을 해소할 수 있는 전치보상 기술로는 룩업 테이블(Look-up table: LUT)을 이용하는 기술이 있다. 룩업 테이블은 입력 신호의 가능한 진폭 레벨 범위에 대한 전치보상 이득들을 저장하기 때문에, 일반적으로 매우 적은 계산량만을 필요로 한다. 그러나 메모리 효과를 가지는 전력 증폭기의 비선형성을 정확히 제거하기 위해서는 룩업 테이블의 각 요소들(entries), 즉 전치보상 이득들에 대하여 각각 적응 알고리즘을 적용하여야 하므로, 전력 증폭기를 선형화하는데 걸리는 시간이 길다는, 즉 수렴 속도가 느리다는 단점을 가진다.

따라서 상기한 바와 같이 동작되는 종래 기술의 문제점을 해결하기 위하여 창안된 본 발명은, 룩업 테이블을 사용하여 메모리 효과를 가지는 전력 증폭기의 비선형 왜곡 특성을 보상하는 전치보상기 및 전치보상 방법을 제공한다.

본 발명은, 전치보상 다항식을 통해 추출한 전치보상 파라미터들을 이용하여 룩업 테이블의 구성요소들을 계산하는 전치보상기 및 전치보상 방법을 제공한다.

본 발명의 바람직한 실시예에 따른 장치는, 전력 증폭기의 비선형 왜곡 특성을 보상하는 다항식형 전치보상 장치에 있어서,

복소 변조된 기저대역의 입력 신호를 입력받으면, 입력 신호의 크기들로 어드레스된 복소 전치보상 이득들을 저장하고 있는 룩업 테이블에서 입력 신호의 크기에 대응하는 복소 전치보상 이득을 액세스하여, 상기 복소 전치보상 이득을 상기 입력 신호에 곱하여 전력 증폭기로 출력하는 전치보상기와,

상기 전력 증폭기의 역 비선형 왜곡 특성을 모델링하여 다항식 계수들을 결정하고, 상기 결정된 다항식 계수들을 이용하여 가능한 입력 신호의 크기 범위에 대한 전치보상 이득들을 계산하며, 상기 계산된 전치보상 이득들로 상기 룩업 테이블을 갱신하는 적응 제어기를 포함하는 것을 특징으로 한다.

본 발명의 바람직한 실시예에 따른 방법은, 전력 증폭기의 비선형 왜곡 특성을 보상하는 다항식형 전치보상 방법에 있어서,

전력 증폭기의 역 비선형 왜곡 특성을 모델링하여 다항식 계수들을 결정하는 과정과,

상기 결정된 다항식 계수들을 이용하여 가능한 모든 입력 신호의 크기들에 대한 전치보상 이득들을 계산하는 과정과,

상기 계산된 전치보상 이득들로, 전력 증폭기에 의한 비선형 왜곡 특성을 보상하기 위해 입력 신호의 크기들로 어드레스된 복소 전치보상 이득들을 저장하고 있는 룩업 테이블을 갱신하는 과정과,

복소 변조된 기저대역의 입력 신호를 입력받으면, 상기 입력 신호의 크기에 대응하는 복소 전치보상 이득을 상기 룩업 테이블에서 액세스하는 과정과,

상기 복소 전치보상 이득을 가지고 상기 입력 신호를 전치보상하여 전력 증폭기로 출력하는 과정을 포함하는 것을 특징으로 한다.

하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

후술되는 본 발명의 특징은 전력 증폭의 선형화를 위한 전치보상 파라미터들을 전치보상 다항식에 의해 계산하고, 상기 계산된 전치보상 파라미터들을 룩업 테이블(Look-up Table: LUT) 형태로 변환하는 것이다. 여기서 전치보상 파라미터들은 특히 복소 다항식 계수들을 의미한다.

도 1은 본 발명의 일 실시예에 따라 룩업 테이블을 가지는 전치보상기를 사용하여 선형화된 증폭신호를 출력하는 송신기를 나타낸 블럭 구성도이다. 이러한 구조의 송신기는 예를 들어 고주파(Radio Frequency: RF)를 사용하여 무선통신을 수행하는 이동통신 시스템에서 사용된다.

상기 도 1을 참조하면, 송신기(100)의 전송경로(Forward Path)는 디지털 전치보상기(Digital Pre-Distorter: DPD)(102)와 디지털 변조기(Modulator: MOD)(104)와 디지털/아날로그 변환기(Digital to Analog Converter: DAC)(106)와 중간주파수(Intermediate Frequency: IF) 대역통과필터(Band Pass Filter: BPF)(108)와 주파수 상승 변환기(Frequency Up Converter)(110)와 고주파(Radio Frequency: RF) 대역통과필터(BPF)(112)와 전력 증폭기(Power Amplifier: PA)(114)와 송신 안테나(132)로 구성된다. 상기 송신기(100)의 궤환경로(Feedback Path)는 상기 전력 증폭기(114)와 상기 송신 안테나(132) 사이의 방향성 결합기(Directional Coupler: DC)(116)와 주파수 하강 변환기(Frequency Down Converter)(122)와 피드백 대역통과필터(FB BPF)(124)와 아날로그/디지털 변환기(Analog to Digital Converter: ADC)(126)와 디지털 복조기(De-Modulator: DEM)(128)와 적응 제어기(Adaption Controller: ADAP)(130)로 구성된다.

동위상(In phase: I) 신호성분과 직교위상(Quadrature: Q) 신호성분으로 이루어진 기저대역의 디지털 입력 신호는 상기 전치보상기(102)로 입력된다. 상기 전치보상기(102)는 상기 전력 증폭기(114)에서 일어나는 왜곡을 보상하기 위하여 상기 동위상 및 직교위상 입력 신호들을 변환한다. 본 발명에 따르면 상기 전치보상기(102)는 상기 전력 증폭기(114)의 역 비선형 왜곡 특성을 모델링한 다항식 계수들을 이용하여 전치보상 이득들을 구하고, 상기 구해진 전치보상 이득들을 룩업 테이블에 저장하여 사용한다. 이러한 전치보상 방식에 대한 보다 상세한 설명은 후술될 것이다.

상기 전치보상기(102)의 출력은 디지털 변조기(104)에 인가되며, 상기 디지털 변조기(104)는 상기 동위상 및 직교위상 입력 신호들을 직교 변조방식(Quadrature Modulation)에 의해 단일 디지털 신호로 변환한다. 상기 디지털 변조기(104)로부터의 상기 디지털 신호는 상기 디지털/아날로그 변환기(106)에 의해 중간 주파수(IF)의 아날로그 신호로 변환된다. 상기 중간주파수 대역통과필터(108)는 상기 디지털/아날로그 변환기(106)로부터의 중간주파수 신호에서 대역외 성분을 제거한다.

상기 중간주파수 대역통과필터(108)로부터의 필터링된 출력은 주파수 상승 변환기(110)에 의해 이동통신 시스템의 주파수 대역내의 주파수를 가지는 고주파 신호로 변환된다. 보다 상세하게 상기 주파수 상승 변환기(110)는 위상동기루프(Phase Locked Loop: PLL)(118)로부터의 기준 클럭(Reference Clock: Ref. CLK)을 가지고 발진기(Oscillator)(120)에 의해 생성된 송신 국부발진 신호(Transmit Local Oscillation Signal: LO_TX)를 상기 필터링된 중간주파수 출력에 혼합하여 원하는 주파수를 생성하는 믹서(Mixer)이다. 상기 기준 클럭은 상기 디지털 변조기(104)에서의 변조 동작을 위해서도 사용된다.

상기 고주파 대역통과필터(112)는 상기 주파수 상승 변환기(110)에 의해 변환된 상기 고주파 신호에서 대역외 성분을 제거한다. 상기 전력 증폭기(114)는 상기 고주파 대역통과필터(112)로부터의 필터링된 고주파 출력을 증폭하여 송신 안테나(132)로 전달한다.

상기 전치보상기(102)의 전치보상 동작을 위한 궤환경로는 상기 전력 증폭기(114)로부터의 증폭된 신호를 감시한다. 이를 위하여 상기 방향성 결합기(116)는 상기 전력 증폭기(114)로부터 상기 송신 안테나(132)로 출력되는 신호의 일부를 상기 주파수 하강 변환기(122)로 전달한다. 상기 주파수 하강 변환기(122)는 상기 주파수 상승 변환기(112)의 반대되는 방식으로 동작한다. 특히 상기 주파수 하강 변환기(122)는 상기 전력 증폭기(114)에 의해 증폭된 신호의 주파수를 중간주파수로 낮춘다. 이를 위하여 상기 주파수 하강 변환기(122)는 상기 발진기(120)에 의해 생성된 수신 국부발진 신호(Receive Local Oscillation Signal: LO_RX)를 상기 증폭된 고주파 출력에 혼합하여 원하는 주파수를 생성하는 믹서로 구성된다. 상기 궤환 대역통과필터(124)는 상기 주파수 하강 변환기(122)로부터의 중간주파수 출력에서 대역외 신호를 제거한다.

상기 궤환 대역통과필터(124)에 의해 필터링된 아날로그 중간주파수 출력은 상기 아날로그/디지털 변환기(126)에 의해 디지털 신호로 변환된다. 상기 디지털 복조기(128)는 상기 기준클럭에 동기하여 상기 디지털 변조기(104)의 반대되는 방식으로 상기 디지털 신호를 복조함으로써 동위상 신호성분 신호와 직교위상 신호성분 신호를 상기 적응 제어기(130)로 출력한다.

상기 적응 제어기(130)는 또한 상기 전치보상기(102)로부터의 출력 신호를 주기적으로 감시한다. 이로써 상기 적응 제어기(130)는 상기 전치보상기(102)로부터의 출력 신호(전송하고자 하는 신호)와 상기 디지털 복조기(128)로부터의 출력 신호(실제로 전송되는 신호)를 입력받게 되고, 이 입력들을 이용하여 전치보상 다항식을 계산하기 위한 계수들을 결정하며 상기 결정된 다항식 계수들을 이용하여 입력 신호의 가능한 모든 크기들에 대한 전치보상 이득들을 계산한다. 상기 계산된 전치보상 이득들은 상기 전치보상기(102)내의 룩업 테이블에 저장된다.

룩업 테이블을 포함하는 상기 전치보상기(102)의 상세한 구성은 도 2에 나타내었다. 상기 도 2를 참조하면, 상기 전치보상기(102)는 입력 신호의 순간적인 크기를 계산하는 크기 계산기(Magnitude Calculator)(202)를 포함한다. 상기 계산된 크기는 룩업 테이블(LUT)(204)에서 상기 계산된 크기에 대응하는 복소 전치보상 이득을 액세스하는데 이용된다. 상기 복소 전치보상 이득들은 상기 전력 증폭기(114)의 전송 특성을 보상하기 위한 것이다. 상기 룩업 테이블(204)은 상기 적응 제어기(130)에 의하여, 상기 복소 전치보상 이득들이 상기 전력 증폭기(114)의 전송 특성 변화를 반영할 수 있도록 주기적으로 갱신된다.

상기 룩업 테이블(204)로부터 상기 복소 전치보상 이득은 곱셈기(206)로 제공되며, 상기 곱셈기(206)는 상기 입력 신호에 상기 복소 전치보상 이득을 곱하여 상기 입력 신호를 전치보상한다. 상기 전치보상된 신호가 상기 전력 증폭기(114)에 의해 증폭될 때 상기 전력 증폭기(114)에 의해 야기되는 비선형 왜곡이 제거된다.

이하 다항식 형태로 주어진 전치보상 특성을 룩업-테이블 형태로 변환하는 동작에 대해, 상기 적응 제어기(130)의 상세 구성을 나타낸 도 3을 참조하여 설명한다. 상기 도 3을 참조하면, 상기 적응 제어기(130)는 메모리(130a)와 디지털 신호처리 프로세서(Digital Signalling Processor: DSP)(130b)로 구성되며, 상기 디지털 신호처리 프로세서(130b)는 기능적으로 계수 계산기(Coefficient Calculator: Coeff Cal.)(130c)와 이득 계산기(Gain Calculator: Gain Cal.)(130d)로 구분된다.

이하에서는 입력신호와 과거의 전치보상된 신호를 고려하여 전치보상 다항식 계수들을 결정하며 복소 벡터 곱셈을 이용하여 입력신호를 전치보상하는 다항식 방식을 예로 하여 설명할 것이나, 본 발명의 특징은 다항식 방식에 의해 구해진 전치보상 이득들을 룩업 테이블에 저장하는 것으로 이해되어야 하며 여기서 사용된 전치보상 방식에 의해 제한되는 것이 아님은 물론이다.

이 다항식 방식에 따르면, 입력신호의 전치보상은 하기의 <수학식 2>와 같이 표현된다.

여기서 A와 B는 입력 신호의 동위상 신호성분과 직교위상 신호성분을 각각 나타내며, p,q,r,s는 적응 알고리즘을 이용하여 추출된 동위상 및 직교위상 전치보상 이득들을 각각 나타낸다. 앞서 언급한 바와 같이 p와 r은 입력 신호의 동위상 신호성분 A를 전치보상하기 위한 동위상 및 직교위상 전치보상 이득이며, q와 s는 입력 신호의 직교위상 신호성분 B를 전치보상하기 위한 동위상 및 직교위상 전치보상 이득이다.

상기 전치보상 이득들은 복소 다항식 계수들을 이용하여 전치보상 다항식을 계산함으로써 구해진다. 입력 신호 x(n)를 이용하면, 전치보상 신호 d(n)는 하기의 <수학식 3>와 같이 주어진다.

여기서 n은 샘플 단위의 시간 인덱스이며, c_i, c_q는 입력 신호 x(n)를 위한 복소 다항식 계수의 동위상 신호성분 및 직교위상 신호성분이다.

입력 신호 x(n)와 과거의 전치보상된 신호들 d(n-1) 내지 d(n-m)는 상기 메모리(130a)에 저장되며, 계수 계산기(130c)는 상기 메모리(130a)에 저장된 신호들을 가지고 RLS(Recursive Least Square)/LMS(Least Mean Square) 등의 알려진 적응 알고리즘을 사용하여 상기 전력 증폭기(114)에 의한 왜곡을 최소화하는 복소 다항식 계수들을 계산한다. P차의 다항식을 사용하고 최대 M 샘플 시간까지의 과거 샘플들을 고려한다고 할 때, 상기 입력 신호 x(n)와 상기 복소 다항식 계수들은 하기의 <수학식 4>과 같은 행렬의 형태로 주어진다.

여기서 c_i는 입력 신호의 동위상 신호성분에 영향을 미치는 c_ii와 직교위상 신호성분에 영향을 미치는 c_iq로 이루어지는 동위상 다항식 계수이고, c_q는 입력 신호의 동위상 신호성분에 영향을 미치는 c_ii와 직교위상 신호성분에 영향을 미치는 c_iq로 이루어지는 직교위상 다항식 계수이고, [ ]^T는 전치행렬을 나타낸다. 그러면 상기 다항식 계수들을 가지고 상기 이득 계산기(130d)에 의해 계산되는 전치보상 이득들 중에서 현재 입력 신호 샘플에 해당하는 이득들은 하기의 <수학식 5>과 같다.

여기서 p,q는 입력 신호의 동위상 신호성분과 직교위상 신호성분에 각각 곱해지는 동위상 전치보상 이득들이고, q,s는 입력 신호의 직교위상 신호성분와 직교위상 신호성분에 각각 곱해지는 직교위상 전치보상 이득들이다. 상기 <수학식 5>은 입력 신호 x(n)에 대해서 나타내었으나, m번째 과거의 전치 보상된 신호 d(n-m)에 대한 전치보상 이득들도 c_ii,m,(0~P-1), c_iq,m,(0~P-1), c_qi,m,(0~P-1), c_qq,m,(0~P-1)를 사용하여 유사하게 나타낼 수 있다.

각 입력 신호 샘플에 곱해지는 동위상 이득 부분을 구분하여 정리하면 하기의 <수학식 6>과 같다.

그러면 x_i(n)에 대한 전치보상 이득은 하기의 <수학식 7>과 같다.

또는

이는 x(n)의 크기 |x(n)|에 의하여 어드레스된 상기 룩업 테이블(204)의 엔트리들이 된다.

상기 이득 계산기(130d)는 입력 신호의 최대 크기를 상기 룩업 테이블(204)에 저장될 수 있는 엔트리들의 개수 N_LUT로 나누어 입력 신호의 해상도를 결정하고, 상기 해상도에 따라 입력 신호의 가능한 모든 크기들에 대응하는 전치보상 이득들을 계산한다. 따라서 x_i(n)에 대한 전치보상 이득은 하기의 <수학식 8>에 의해 계산된다.

여기서 k는 0,1,2, ... N_LUT-1 이고, 는 입력 신호의 크기를 균등 분할하여 어드레싱하는 경우에 으로 정해진다. 입력 신호의 크기를 균등 분할하지 않는 경우, 는 비균일하도록 정해지는 소정 스텝 크기를 가지게 된다.

상기 <수학식 6> 내지 <수학식 8>은 다른 신호 샘플 x_i(n), d_i(n-1), d _q(n-1), ..., d_i(n-M), d_q(n-M)에 대해서도 동일하게 적용된다. 예를 들어 x_i(n)에 대한 룩업 테이블(204)의 전치보상 이득들을 도 4에 나타내었다. 여기서 x축은 룩업 테이블의 엔트리 개수를 나타내며 y축은 전치보상 이득을 나타낸다.

도 5는 입력 신호 x(n)에 대하여 전치보상 신호 d(n)를 출력하는 상기 전치보상기(102) 구성의 일 예를 나타낸 것이다. 여기에서는 과거 2개의 전치보상된 신호 샘플들을 이용하는 구성을 도시하였다.

상기 도 5를 참조하면, 제1 복소 곱셈기(Complex Multiplier)(310)는 현재 입력 신호 x(n)(x_n이라 표기함)의 동위상 신호성분와 직교위상 신호성분에 각각 해당하는 전치보상 이득들을 곱하여 출력하며, 상기 제1 복소 곱셈기(310)의 출력은 제2 및 제3 복소 곱셉기들(320,330)의 출력들과 결합되어 전치보상 신호 d(n)(d_n이라 표기함)가 된다. 상기 제2 복소 곱셈기(320)는 상기 전치보상 신호 d(n)를 지연기(354)에 의해 1 샘플 시간만큼 지연시킨 신호 d(n-1)(d_n-1이라 표기함)에 각각 해당하는 전치보상 이득을 곱하여 출력하며, 상기 제3 복소 곱셈기(330)는 상기 제1 전치보상 신호 d(n)를 지연기들(354,356)에 의해 2 샘플 시간만큼 지연시킨 신호 d(n-2)(d_n-2라 표기함)에 각각 해당하는 전치보상 이득을 곱하여 출력한다.

보다 상세히 설명하면, 상기 제1 복소 곱셈기(310)는 상기 입력 신호 x(n)를 가지고 실수 검출기(312a)에 의해 동위상 신호성분 Re{x(n)}을 검출하고, 허수 검출기(312b)에 의해 직교위상 신호성분 Im{x(n)}을 검출한다. 상기 검출된 신호성분들은 4개의 곱셈기들(314a,314b,314c,314d)로 제공된다.

또한 상기 제1 복소 곱셈기(310)는 입력 신호 x(n)를 가지고 절대값 계산기(318a)에 의해 상기 입력 신호 x(n)의 크기 |x(n)|을 검출하여 룩업 테이블(318)로 어드레스로서 제공한다. 상기 룩업 테이블(318)은 상기 입력 신호의 크기 |x(n)|에 대응하는 동위상의 전치보상 이득들 p,q와 직교위상의 전치보상 이득들 r,s를 출력한다.

상기 p,r은 상기 곱셈기들(114a,114b)에 의하여 상기 동위상 신호성분 Re{x(n)}에 곱해지며, 상기 r,s는 상기 곱셈기들(114c,114d)에 의해 상기 직교위상 신호성분 Im{x(n)}에 곱해진다. 즉, 상기 전치보상 이득들 p,r은 상기 입력 신호 x(n)의 동위상 신호성분을 위한 동위상 및 직교위상 전치보상 이득들이며, 상기 전치보상 이득들 q,s는 상기 입력 신호 x(n)의 직교위상 신호성분을 위한 동위상 및 직교위상 전치보상 이득들이다. 마지막으로 덧셈기(316a)는 상기 곱셈기들(314a,314c)의 출력들을 합하여 동위상 신호성분으로서 출력하고, 덧셈기(316b)는 상기 곱셈기들(314b,314d)의 출력들을 합하여 직교위상 신호로서 출력한다.

마찬가지로 나머지 제2 및 제3 복소 곱셈기들(320 내지 330)들도 각각 해당하는 입력 신호의 크기들 |d(n-1)|, |d(n-2)|에 대응하는 전치보상 이득들을 룩업 테이블(328,338)로부터 읽어내어 해당하는 입력 신호 d(n-1), d(n-2)의 동위상 신호성분 및 직교위상 신호성분에 각각 곱하여 출력한다.

합산기(320)는 상기 제1 내지 제3 복소 곱셈기들(310 내지 330)의 동위상 및 직교위상 출력들을 동위상 덧셈기들(342,346)과 직교위상 덧셈기들(344,348)에 의해 각각 합산하며, 상기 합산된 직교위상 신호성분은 곱셈기(352)에 의해 90도만큼 천이된 후 덧셈기(350)에 의해 상기 합산된 동위상 신호성분과 합해져서 상기 전치보상 신호 d(n)가 된다.

상기 도 5에는 또한 상기 룩업 테이블들(318 내지 338)을 갱신하기 위한 디지털 신호처리 프로세서(360)가 도시되어 있다. 이는 도 2에 나타낸 적응 제어기(130)에 포함되는 것으로서, 상기 디지털 신호처리 프로세서(360)는 메모리(364)로부터 제공받은 현재 및 과거 샘플들을 가지고 다항식 계수들을 결정하고 상기 룩업 테이블들(318 내지 338)에 저장되기 위한 전치보상 이득들을 계산한다. 이를 위하여 샘플 메모리(364)는 다중화기(362)를 통해 현재 샘플 x(n) 및 과거 샘플들 d(n)를 입력받아 저장하고, 상기 디지털 신호처리 프로세서(360)로 제공한다. 여기서 상기 샘플 메모리(364)는 소정 길이의 샘플들을 저장할 수 있는 메모리 크기를 가진다.

본 발명의 구현 예로서, 학습 모드(training mode)에서 도 2에 나타낸 송신기는 소정 개수, 예를 들어 수백 개의 복소 변조된 신호 샘플들을 입력받아 전력 증폭기의 역 비선형 왜곡 특성을 정확히 모델링한 전치보상 이득들을 적응 알고리즘에 의해 계산하고, 상기 계산된 전치보상 이득들을 전치보상기내의 룩업 테이블에 저장한다. 이후 상기 송신기는 동작 모드로 진입하여 실제 전송하고자 하는 복소 변조된 신호를 상기 룩업 테이블에 의해 전치보상한 후 전력 증폭기에 의해 증폭한다. 상기 송신기는 주기적으로 또는 운영자에 의해 지시되었을 때 학습 모드에서 동작할 수 있다.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

이상에서 상세히 설명한 바와 같이 동작하는 본 발명에 있어서, 개시되는 발명중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.

본 발명은, 전력 증폭기의 선형화에 사용되는 전치보상기에서 다항식을 이용한 전치보상 방식에서 얻을 수 있는 빠른 수렴성과 룩업 테이블 이용한 전치보상 방식에서 얻을 수 있는 작은 계산량의 장점을 모두 취할 수 있다. 또한 메모리 효과를 보이는 전력 증폭기의 비선형 특성을 보상하기 위하여 필요한 메모리 능력을 갖는 전치보상기의 구성이 매우 간단하게 된다.

도 1은 본 발명의 일 실시예에 따라 전치보상기를 사용하여 선형화된 증폭신호를 출력하는 송신기의 구성을 나타낸 블럭도.

도 2는 룩업 테이블을 포함하는 전치보상기의 상세한 구성을 나타낸 블럭도.

도 3은 본 발명에 따라 룩업 테이블을 갱신하는 적응 제어기의 상세 구성을 나타낸 블럭도.

도 4는 입력 신호의 크기에 대해 룩업 테이블에 저장된 전치보상 이득들을 나타낸 도면.

도 5는 입력 신호 x(n)에 대하여 전치보상 신호 d(n)를 출력하는 전치보상기 구성의 일 예를 나타낸 도면.

Claims

전력 증폭기의 비선형 왜곡 특성을 보상하는 다항식형 전치보상 장치에 있어서,

복소 변조된 기저대역의 입력 신호를 입력받으면, 입력 신호의 크기들로 어드레스된 복소 전치보상 이득들을 저장하고 있는 룩업 테이블에서 입력 신호의 크기에 대응하는 복소 전치보상 이득을 액세스하며, 상기 복소 전치보상 이득을 가지고 상기 입력 신호를 전치보상하여 전력 증폭기로 출력하는 전치보상기와,

상기 전력 증폭기의 역 비선형 왜곡 특성을 모델링하여 다항식 계수들을 결정하고, 상기 결정된 다항식 계수들을 이용하여 가능한 모든 입력 신호의 크기 범위에 대한 전치보상 이득들을 계산하며, 상기 계산된 전치보상 이득들로 상기 룩업 테이블을 갱신하는 적응 제어기를 포함하는 것을 특징으로 하는 전치보상 장치.
제 1 항에 있어서, 상기 적응 제어기는,

운영자에 의해 지시된 또는 주기적인 학습 모드에서 상기 전치보상 이득들을 계산하여 상기 룩업 테이블을 갱신하는 것을 특징으로 하는 전치보상 장치.
제 1 항에 있어서, 상기 전치보상 이득들 중 k번째 전치보상 이득은, 다항식 계수 c₀,c₁,...c_P-1과 입력 신호 x(n)와 입력 신호의 크기 해상도 와 다항식 차수 P에 따라 에 의해 계산되며, 여기서 k는 0,1,2, ... N_LUT-1이고 N_LUT-1은 상기 룩업 테이블의 엔트리 개수인 것을 특징으로 하는 전치보상 장치.
제 3 항에 있어서, 상기 입력 신호의 크기를 균등 분할하여 어드레싱하는 경우에 상기 는 인 것을 특징으로 하는 전치보상 장치.
제 1 항에 있어서, 상기 입력 신호는,

상기 전치보상 장치에 의해 이전에 처리된 과거 입력 신호 샘플들과 상기 현재 입력 신호 샘플들의 조합으로 이루어지는 것을 특징으로 하는 전치보상 장치.
제 1 항에 있어서, 상기 입력 신호는,

상기 전치보상 장치에 의해 이전에 처리된 과거 전치보상된 신호 샘플들과 상기 현재 입력 신호 샘플들의 조합으로 이루어지는 것을 특징으로 하는 전치보상 장치.
제 6 항에 있어서, 상기 전치보상기는,

상기 현재 입력 신호의 크기에 대응하여 상기 룩업 테이블에서 액세스한 복소 전치보상 이득들을 상기 현재 입력 신호의 동위상 신호성분과 직교위상 신호성분에 각각 곱하여 출력하는 제1 복소 곱셈기와,

각각 해당하는 하나의 과거 전치 보상된 신호의 크기에 대응하여 상기 룩업 테이블에서 액세스한 복소 전치보상 이득들을 상기 해당하는 과거 전치 보상된 신호의 동위상 신호성분과 직교위상 신호성분에 각각 곱하여 출력하는 적어도 하나의 제2 복소 곱셈기와,

상기 제1 및 제2 복소 곱셈기들의 출력들을 합산하여 전치보상된 신호를 상기 전력 증폭기로 출력하는 합산기를 포함하는 전치보상 장치.
제 7 항에 있어서, 상기 전치보상된 신호는 하기의 수학식과 같이 계산되는 것을 특징으로 하는 전치보상기.

여기서 d(n)는 동위상 신호성분 d_i(n)와 직교위상 신호성분 d_q(n)로 이루어지는 전치보상된 신호이고, x(n)는 동위상 신호성분 x_i(n)와 직교위상 신호성분 x_q(n)로 이루어지는 입력 신호이고, c_i는 입력 신호의 동위상 신호성분에 영향을 미치는 c_ii와 직교위상 신호성분에 영향을 미치는 c_iq로 이루어지는 동위상 다항식 계수이고, c_q는 입력 신호의 동위상 신호성분에 영향을 미치는 c_qi와 직교위상 신호성분에 영향을 미치는 c_qq로 이루어지는 직교위상 다항식 계수이고, P는 다항식의 차수이고, M은 고려하여야 하는 과거 신호들의 개수임.
전력 증폭기의 비선형 왜곡 특성을 보상하는 다항식형 전치보상 방법에 있어서,

전력 증폭기의 역 비선형 왜곡 특성을 모델링하여 다항식 계수들을 결정하는 과정과,

상기 결정된 다항식 계수들을 이용하여 가능한 모든 입력 신호의 크기들에 대한 전치보상 이득들을 계산하는 과정과,

상기 계산된 전치보상 이득들로, 전력 증폭기에 의한 비선형 왜곡 특성을 보상하기 위해 입력 신호의 크기들로 어드레스된 복소 전치보상 이득들을 저장하고 있는 룩업 테이블을 갱신하는 과정과,

복소 변조된 기저대역의 입력 신호를 입력받으면, 상기 입력 신호의 크기에 대응하는 복소 전치보상 이득을 상기 룩업 테이블에서 액세스하는 과정과,

상기 복소 전치보상 이득을 가지고 상기 입력 신호를 전치보상하여 전력 증폭기로 출력하는 과정을 포함하는 것을 특징으로 하는 전치보상 방법.
제 9 항에 있어서, 상기 전치보상 이득들 중 k번째 전치보상 이득은, 다항식 계수 c₀,c₁,...c_P-1과 입력 신호 x(n)와 입력 신호의 크기 해상도 와 다항식 차수 P에 따라 에 의해 계산되며, 여기서 k는 0,1,2, ... N_LUT-1이고 N_LUT-1은 상기 룩업 테이블의 엔트리 개수인 것을 특징으로 하는 전치보상 방법.
제 10 항에 있어서, 상기 입력 신호의 크기를 균등 분할하여 어드레싱하는 경우에 상기 는 인 것을 특징으로 하는 전치보상 방법.
제 9 항에 있어서, 상기 입력 신호는,

상기 전치보상 장치에 의해 이전에 처리된 과거 입력 신호 샘플들과 상기 현재 입력 신호 샘플들의 조합으로 이루어지는 것을 특징으로 하는 전치보상 방법.
제 9 항에 있어서, 상기 입력 신호는,

상기 전치보상 장치에 의해 이전에 처리된 과거 전치보상된 신호 샘플들과 상기 현재 입력 신호 샘플들의 조합으로 이루어지는 것을 특징으로 하는 전치보상 방법.
제 13 항에 있어서, 상기 전치보상하는 과정은,

상기 현재 입력 신호의 크기에 대응하여 상기 룩업 테이블에서 액세스한 복소 전치보상 이득들을 상기 현재 입력 신호의 동위상 신호성분과 직교위상 신호성분에 각각 곱하여 출력하는 단계와,

각각 해당하는 하나의 과거 전치 보상된 신호의 크기에 대응하여 상기 룩업 테이블에서 액세스한 복소 전치보상 이득들을 상기 해당하는 과거 전치 보상된 신호의 동위상 신호성분과 직교위상 신호성분에 각각 곱하여 출력하는 단계와,

상기 곱셈 결과들을 합산하여 전치보상된 신호를 상기 전력 증폭기로 출력하는 단계를 포함하는 전치보상 방법.
제 14 항에 있어서, 상기 전치보상된 신호는 하기의 수학식과 같이 계산되는 것을 특징으로 하는 전치보상 방법.

여기서 d(n)는 동위상 신호성분 d_i(n)와 직교위상 신호성분 d_q(n)로 이루어지는 전치보상된 신호이고, x(n)는 동위상 신호성분 x_i(n)와 직교위상 신호성분 x_q(n)로 이루어지는 입력 신호이고, c_i는 입력 신호의 동위상 신호성분에 영향을 미치는 c_ii와 직교위상 신호성분에 영향을 미치는 c_iq로 이루어지는 동위상 다항식 계수이고, c_q는 입력 신호의 동위상 신호성분에 영향을 미치는 c_qi와 직교위상 신호성분에 영향을 미치는 c_qq로 이루어지는 직교위상 다항식 계수이고, P는 다항식의 차수이고, M은 고려하여야 하는 과거 신호들의 개수임.