[go: up one dir, main page]

KR100480278B1 - 광대역 전력 증폭기를 위한 디지털 전치보상기 및 그적응화 방법 - Google Patents

광대역 전력 증폭기를 위한 디지털 전치보상기 및 그적응화 방법 Download PDF

Info

Publication number
KR100480278B1
KR100480278B1 KR10-2002-0083377A KR20020083377A KR100480278B1 KR 100480278 B1 KR100480278 B1 KR 100480278B1 KR 20020083377 A KR20020083377 A KR 20020083377A KR 100480278 B1 KR100480278 B1 KR 100480278B1
Authority
KR
South Korea
Prior art keywords
digital
lookup table
predistorter
memory
memoryless
Prior art date
Application number
KR10-2002-0083377A
Other languages
English (en)
Other versions
KR20040056800A (ko
Inventor
송유승
황기환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0083377A priority Critical patent/KR100480278B1/ko
Priority to US10/744,087 priority patent/US7333559B2/en
Publication of KR20040056800A publication Critical patent/KR20040056800A/ko
Application granted granted Critical
Publication of KR100480278B1 publication Critical patent/KR100480278B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3224—Predistortion being done for compensating memory effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 이동통신 기지국 시스템의 송신기에서 비선형 전력 증폭기의 스퓨어리스를 제거하는 장치 및 방법에 관한 것이다. 제1 실시예에 따른 디지털 전치 보상기는 각각 룩업 테이블을 사용하는 메모리리스 비선형화 부분과 FIR 필터를 사용하는 메모리 비선형화 부분을 포함하는 제1 및 제2 전치 보상기들로 구성되고, 상기 제1 전치 보상기는 상기 룩업 테이블을 적응적으로 갱신하며 상기 제2 전치 보상기는 상기 FIR 필터의 필터링 계수들을 적응적으로 갱신한다. 제2 실시예에 따른 디지털 전치 보상기는 룩업 테이블을 사용하는 메모리리스 비선형화 부분과 FIR 필터를 사용하는 메모리 비선형화 부분으로 구성되어 상기 룩업 테이블과 상기 FIR 필터의 필터링 계수들을 적응적으로 갱신한다. 이러한 본 발명은 비선형 증폭기의 메모리리스 비선형 특성과 메모리 효과를 각각 동시에 미리 보상하여 비선형 증폭기의 스퓨어리스를 제거하며, 저차원의 벡터연산을 통한 적응적 알고리즘을 사용하여 기존의 방식에 비해 계산 속도가 빠르고 실 구현이 가능하게 된다.

Description

광대역 전력 증폭기를 위한 디지털 전치보상기 및 그 적응화 방법{DIGITAL PREDISTORTER OF A WIDEBAND POWER AMPLIFIER AND ADAPTATION METHOD THEREFOR}
본 발명은 광대역 전력증폭에 관한 것으로서, 특히 광대역 무선주파수(Radio Frequency: RF) 신호를 선형적으로 증폭하기 위한 전치보상기 및 상기 전치보상기를 적응화하는 방법에 관한 것이다.
무선주파수 신호를 사용하여 통신하는 전형적인 이동통신시스템에서 무선주파수 증폭기(RF Amplifier)는 저전력 저잡음 수신 증폭기와 고전력 송신 증폭기로 분류된다. 고전력 송신 증폭기에 있어서 잡음보다는 효율이 더 중요한 고려대상이다. 고효율을 얻기 위해 이동통신 시스템에서 널리 쓰이고 있는 고전력 증폭기(High Power Amplifier: HPA)는 비선형 동작점에 근접하여 동작한다.
이러한 경우 증폭기의 출력은 혼 변조 왜곡(inter modulation distortion: IMD) 성분을 만들어 내어 대역내(in-band) 뿐만 아니라 다른 주파수 대역에 스퓨리어스(spurious) 신호로 영향을 주게 된다. 스퓨어리스 성분을 제거하기 위해서는 주로 피드 포워드(feed forward) 방식이 사용된다. 피드 포워드 방식은 스퓨어리스 성분을 거의 완벽하게 제거할 수 있지만 증폭 효율이 낮아질 뿐만 아니라 무선 주파수단(RF stage)에서의 제어가 필요하므로 부피가 커지고 시스템의 가격이 높다는 단점이 있다.
이동통신 시스템 분야에서는 높은 효율과 적은 비용을 고려하여 디지털 전치보상(Digital Predistortion: DPD) 방식이 연구되고 있다. 디지털 전치보상 방식은 디지털부(digital stage)에서 비선형 증폭기의 비선형 특성(Nonlinearity)에 대한 역을 취하여 입력신호를 전치보상함으로써 비선형 증폭기의 출력신호가 선형화 되도록 만들어 준다. 비선형 증폭기의 비선형 특성은 입력신호의 크기에 따라서 출력신호의 크기가 바뀌는 AM/AM(Amplitude Modulation to AM) 특성과 입력신호의 크기에 따라서 출력신호의 위상이 바뀌는 AM/PM(AM to Phase Modulation) 특성으로 다시 나눌 수 있다.
현재까지 대부분의 전치보상기는 단일 톤이나 협대역 주파수의 신호에 대해서 많이 연구되었다. 따라서 메모리 효과를 고려하지 않고 비선형 증폭기의 메모리리스 비선형 특성(즉 현재의 입력만이 현재의 출력에 영향을 미침)에 대해서만 보상하는 방식이 거의 대부분 이었다. 그러나 광대역 주파수에서 비선형 증폭기의 메모리 비선형 특성은 현재 입력신호 뿐만 아니라 과거의 입력된 신호들이 현재의 비선형 증폭기의 출력에 영향을 줌으로써 AM/AM과 AM/PM 특성을 확연하게 변화시킨다. 이러한 현상을 메모리 효과(Memory Effects)라고 하며, 전력 증폭기의 비선형성은 입력신호의 주파수에 따라 달라지게 된다.
최근 이동통신 시스템의 사용 주파수 대역이 점차 광대역화 되면서 비선형 증폭기의 메모리 효과를 고려한 연구와 개발이 보다 활발하게 진행되고 있다. 비선형 증폭기의 메모리리스 비선형 특성과 메모리 효과 모두를 보상하는 대표적인 방식들로는 볼테라 간소화 모델(simplified Volterra model)이나 메모리 다항식(memory polynomial) 방식 그리고 해머스테인 전치보상(Hammerstein Predistortion) 방식이 있다.
볼테라 시리즈(Volterra series)는 테일러 씨리즈(Taylor series)에 메모리(memory)를 추가한 형태로서 비선형 시스템을 정확하게 모델링하기 위해 사용된다. 따라서 볼테라 모델 전치보상기는 비선형 증폭기를 정확히 모델링한 볼테라 시리즈의 역(Inverse)를 취하여 비선형 증폭기의 비선형성을 제거하는 방식이다. 이 방식은 비선형 증폭기의 비선형 특성을 완전히 제거할 수 있지만 고차의 역변환을 위한 수식이 너무나 복잡하고 계산양이 많아서 실제 구현은 거의 불가능하다.
메모리 다항식 방식은 볼테라 방식을 좀더 간략화한 것으로서 출력을 현재 입력과 과거 입력들에 대한 다항식으로 표현한다. 증폭기의 비선형성 제거 능력은 얼마나 많은 과거의 입력들을 고려하느냐와 다항식의 차수를 얼마로 할 것인가에 따라 달려 있다. 메모리 다항식에서는 고려하여야 할 과거의 입력을 하나 늘릴 때마다 풀어야할 다항식이 하나씩 늘어나므로 역시 계산양이 많아질 우려가 있다.
해머스테인 전치보상 방식이란 메모리리스(memoryless) 비선형 시스템에 선형 시불변(Linear Time Invariant: LTI) 시스템을 직렬로 연결한 구조를 일컫는다. 기존의 해머스테인 전치보상 방식에서는 메모리리스 비선형 시스템과 선형 시불변 시스템의 정확한 계수들을 구하기 위해 매트릭스 역변환(matrix inversion) 방식을 사용해 왔다. 매트릭스 역변환이란 정해진 조건들을 만족하는 방정식들을 매트릭스 형태로 정리하고 그 역을 취하여 계수들의 해를 구하는 방식이다. 그러나 이러한 방식 또한 곱셈 연산의 개수가 많아서 실제 구현에 거의 불가능하다는 문제점이 있었다.
따라서 상기한 바와 같이 동작되는 종래 기술의 문제점을 해결하기 위하여 창안된 본 발명의 목적은, 비선형 전력 증폭기를 통과시 발생하는 왜곡을 제거하기 위해 효율이 높으면서도 저렴한 전치보상기 및 전치보상 방법을 제공하는 것이다.
본 발명의 다른 목적은, 광대역 이동통신 시스템에서는 적은 계산량과 메모리를 필요로 하는 전치보상기 및 전치보상 방법을 제공하는 것이다.
본 발명의 다른 목적은, 디지털단에서 전력 증폭기의 메모리리스 비선형 특성과 메모리 효과로 나타나는 메모리 비선형 특성을 효과적으로 제거하는 전치보상기와 전치보상 방법을 제공하는 것이다.
본 발명의 다른 목적은, 전력증폭기를 위한 디지털 전치보상기에서 간접학습 구조를 이용하여 메모리리스 비선형화 부분과 선형 시불변(LTI) 부분을 적응적으로 갱신하는 전치보상기와 전치보상 방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여 창안된 본 발명의 실시예는, 디지털 입력 신호를 증폭하는 광대역 전력 증폭기에 의해 나타나는 메모리리스 및 메모리 비선형 특성을 전치보상하기 위한 디지털 전치보상기에 있어서,
상기 디지털 입력 신호를 입력받으며 아날로그/디지털 변환기와 주파수 상승 변환기를 통해 상기 전력 증폭기로 연결되고, 제1 룩업 테이블을 사용하여 상기 메모리리스 비선형 특성을 보상하는 제1 메모리리스 비선형화 부분과, 제1 유한임펄스응답(FIR) 필터를 사용하여 상기 메모리 비선형 특성을 보상하는 제1 메모리 비선형화 부분으로 구성되는 제1 전치 보상기와,
상기 전력 증폭기로부터 주파수 하강 변환기와 디지털/아날로그 변환기를 통해 상기 제1 전치 보상기에 연결되고, 상기 제1 룩업 테이블과 동일한 값들을 가지는 제2 룩업 테이블을 사용하여 상기 메모리리스 비선형 특성을 보상하는 제2 메모리리스 비선형화 부분과, 상기 제1 FIR 필터와 동일한 필터링 계수들을 가지는 FIR 필터를 사용하여 상기 메모리 비선형 특성을 보상하는 제2 메모리 비선형화 부분으로 구성되는 제2 전치 보상기를 포함하며,
상기 제1 전치 보상기는 상기 제1 룩업 테이블을 직접적으로 적응화하고, 상기 제2 전치 보상기는 상기 제2 FIR 필터를 이용하여 상기 제1 FIR 필터를 간접적으로 적응화한다.
본 발명의 다른 실시예는, 디지털 입력 신호를 증폭하는 광대역 전력 증폭기에 의해 나타나는 메모리리스 및 메모리 비선형 특성을 전치보상하기 위한 디지털 전치보상기에 있어서,
상기 디지털 전치보상기는, 상기 디지털 입력 신호를 입력받으며 아날로그/디지털 변환기와 주파수 상승 변환기를 통해 상기 전력 증폭기로 연결되고, 상기 전력 증폭기로부터 주파수 하강 변환기와 디지털/아날로그 변환기를 통해 제공되는 피드백 신호를 가지고 상기 디지털 입력 신호를 전치보상하며,
룩업 테이블을 사용하여 상기 메모리리스 비선형 특성을 보상하며 상기 피드백 신호에 따라 상기 룩업 테이블을 적응화하는 메모리리스 비선형화 부분과, 유한임펄스응답(FIR) 필터를 사용하여 상기 메모리 비선형 특성을 보상하며 상기 피드백 신호를 이용하여 상기 피드백 신호에 따라 상기 FIR 필터의 필터링 계수들을 적응화하는 메모리 비선형화 부분으로 구성된다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대한 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
후술되는 본 발명은 광대역 이동통신 시스템에서 송신 신호를 증폭할 때 발생하는 왜곡을 제거하는 것으로서, 특히 전력증폭기를 위한 디지털 전치보상기에서 메모리리스 비선형화 부분과 메모리 비선형화 부분을 적응적으로 갱신하는 것이다. 또한 본 발명은 고속 데이터율(high data rate) 환경에서 FPGA(Field Programmable Gate Array)나 DSP(Digital Signaling Processor)로 쉽게 구현 가능한 적응적 알고리즘(addaptive algorithm)을 제공한다. 적응적 알고리즘이란 초기값에서 특정 오차를 줄이는 방법으로 계속해서 값을 갱신하면서 최적의 값을 찾아 나가는 방법을 말한다.
광대역 이동통신 시스템을 위한 전력 증폭기에서 발생하는 메모리리스 비선형 특성과 메모리 효과를 제거하기 위해 해머스테인 전치보상기는 전력 증폭기의 메모리리스 비선형 특성, 즉 AM(Amplitude Modulation)/AM 및 AM/PM(Phase Modulation) 특성을 보상하기 위한 메모리리스 비선형 시스템과, 메모리 비선형 특성, 즉 메모리 효과를 보상하기 위한 선형 시불변(Linear Time Invariant: LTI) 시스템을 사용한다.
본 발명의 제1 실시예에서 메모리리스 비선형 시스템은 룩업 테이블을 사용하므로 직접학습구조(direct learning architecture)로 빠르게 갱신할 수 있으며, 메모리 비선형 시스템, 즉 LTI 시스템은 간접학습 구조(indirect learning architecture)를 사용하여 갱신한다. 여기서 간접학습 구조는 실제(actual) 전치보상기와 동일한 구조를 가지는 별도의 트레이닝 전치보상기를 사용하여 전력 증폭기의 역 특성식을 간접적으로 구한 다음 그것을 동일한 구조의 다른 전치보상기에 적용하는 것이다.
도 1은 본 발명의 제1 실시예에 따라 전치보상을 사용하여 선형화된 증폭신호를 출력하는 송신기를 나타낸 블럭 구성도이다.
도시된 바와 같이 본 발명에 따른 송신기는, 전력 증폭기(140)에 의해 나타나는 비선형 왜곡 특성을 예측하기 위하여 각각 메모리리스 비선형화 부분(102,128)과 메모리 비선형화 부분(114,120)으로 구성된 해머스테인 전력증폭기 구조를 가지는 2개의 전치보상기들(100,118)을 포함한다. 제1 전치보상기(100)은 디지털/아날로그 변환기(Digital to Analog Converter: DAC)(136)와 주파수 상승변환기(Frequency Up Converter)(138)를 통해 전력 증폭기(140)에 연결되고, 상기 전력 증폭기(140)는 주파수 하강변환기(Frequency Down Converter)(142)와 아날로그/디지털 변환기(Analog to Digital Converter: ADC)(144)를 통해 제2 전치보상기(118)에 연결된다.
상기 제1 및 제2 전치보상기(100,118)는 각각 비선형 증폭기의 메모리리스 비선형 특성과 메모리 효과를 보상하기 위해 쓰인다. 또한, 상기 제1 전치보상기(100)는 메모리리스 비선형화 부분(102,128)을 적응적으로 갱신하고 상기 제2 전치보상기(118)는 메모리 비선형화 부분(114,120)을 적응적으로 갱신한다.
먼저 상기 제1 전치보상기(100)에서, 상기 메모리리스 비선형화 부분(102)의 크기 계산기(104)는 디지털 입력의 크기를 계산하여 상기 입력에 대응하는 왜곡 제어값을 읽어내기 위한 룩업 테이블(106)의 주소를 결정한다. 여기서 상기 크기는 상기 입력의 실수측 성분(In phase: I)과 허수측 성분(Quadrature phase: Q)을 각각 제곱한 뒤 합산하여 구한다.(I2+Q2)
상기 룩업 테이블(106)는 상기 결정된 주소에 대응하는 왜곡 제어값을 출력한다. 상기 룩업 테이블(106)는 상기 전력 증폭기(140)의 메모리리스 비선형화 특성에 따라 입력의 모든 크기들에 대응하는 왜곡 제어값들을 디지털 데이터로서 저장한다. 최초에 상기 룩업 테이블(106)에는 미리 정해진 초기값, 예를 들어 1 또는 제조업체에 의하여 결정된 디폴트 값들이 저장되어 있다.
지연기(108)는 상기 입력을 소정 시간만큼 지연시킨 후 제1 적응 제어기(Adaptation Controller)(110)로 제공한다. 상기 제1 적응 제어기(110)는 상기 전력 증폭기(140)으로부터 상기 주파수 하강변환기(142)와 상기 아날로그/디지털 변환기(144)를 통과하여 제공된 피드백(feed back) 신호와 상기 지연기(108)로부터의 신호를 비교하여 시컨트 알고리즘에 따라 적응화(adaptation)함으로써 상기 룩업 테이블(106)을 갱신한다.
상기 시컨트 알고리즘은, 초기 근사해를 포함하는 직선은 상기 초기 근사해가 함수의 근에 가까워질수록 그 기울기가 제로로 수렴한다는 특성을 이용하여 미분식을 사용하지 않고 근을 찾는 기법으로, 하기의 <수학식 1>과 같이 표현된다.
여기서 k는 갱신회수를 나타내는 인덱스이며 i는 룩업 테이블의 주소를 나타내는 인덱스이다. 또한 Fi(k)는 k번째 갱신된 룩업 테이블의 i번째 주소에 저장된 왜곡 제어값이며, ei(k)는 상기 전력 증폭기(140) 출력의 피드백 신호에서 상기 지연기(108)으로부터의 신호에 대해 예측된 증폭값을 뺀 오차 값이다. 상기 예측된 증폭값은 상기 지연기(103)으로부터의 신호에 상기 전력 증폭기(140)의 이상적인 이득(Gain)을 곱한 것이다.
곱셈기(112)는 상기 디지털 입력에 대응하여 상기 룩업 테이블(106)에서 읽어낸 왜곡 제어값을 가지고 복소수 곱셈을 수행함으로써, 상기 전력 증폭기(140)의 메모리리스 비선형화 특성을 보상한다. 즉, 상기 디지털 입력의 실수성분과 허수성분에 대해 상기 룩업 테이블(106)에서 읽어낸 실수성분과 허수성분을 각각 곱한 다음 서로 더한다. 이때 상기 허수성분들의 곱에는 -1이 곱하여져서 실수성분들의 곱에 더해진다.
상기 메모리 비선형화 부분(104)에서는 상기 곱셈기(112)로부터의 신호를 소정 탭수를 가지는 유한 임펄스 응답(Finite Impulse Response: FIR) 필터(116)을 가지고 필터링하여 전치왜곡된 신호를 생성한다. 여기서 상기 FIR 필터(116)은 상기 전력 증폭기(140)의 비선형 특성이 입력신호의 주파수에 종속되는 특성, 즉 메모리 효과를 보상하기 위한 선형 시불변(LTI) 시스템을 형성한다.
상기 디지털/아날로그 변환기(136)는 상기 메모리 비선형화 부분(114)로부터의 전치왜곡된 신호를 아날로그 신호로 변환하고, 상기 주파수 상승 변환기(138)는 상기 변환된 아날로그 신호를 원하는 반송파 주파수 대역으로 상향변환한다. 그러면 상기 전력 증폭기(140)에서 상기 상향 변환된 신호를 증폭할 시 비선형 성분이 상쇄된다.
한편, 피드백 경로에서 상기 주파수 하강 변환기(142)는 상기 전력 증폭기(140)에 의해 증폭된 신호를 중간 주파수 대역으로 하향변환하고, 상기 아날로그/디지털 변환기(144)는 상기 하향 변환된 신호를 디지털 신호로 변환하여 상기 전력 증폭기(140) 출력의 피드백 신호를 생성한다. 상기 피드백 신호는 상기 제1 전치보상기(100)의 제1 적응 제어기(110)로 제공되는 한편, 상기 제2 전치보상기(118)의 상기 메모리리스 비선형화 부분(128)으로 제공된다.
상기 제2 전치보상기(118)는 상기 전력 증폭기(140)의 메모리 효과를 보상하기 위한 상기 제1 전치보상기(100)의 상기 FIR 필터(116)의 파라미터들, 즉 필터링 계수들을 갱신한다. 이를 위하여 상기 메모리리스 비선형화 부분(128)의 크기 계산기(130)은 상기 아날로그/디지털 변환기(144)로부터 제공된 피드백 신호의 크기를 계산하여 룩업 테이블(132)의 주소를 결정한다.
상기 룩업 테이블(132)는 상기 결정된 주소에 대응하는 왜곡 제어값을 출력한다. 최초에 상기 룩업 테이블(132)에는 상기 룩업 테이블(106)과 마찬가지로 미리 정해진 초기값, 예를 들어 1 또는 제조업체에 의하여 결정된 디폴트 값들이 저장되어 있다. 상기 제2 전치보상기(118)의 룩업 테이블(132)은 상기 제1 전치보상기(100)의 상기 룩업 테이블(106)과 연결되어 있으므로, 상기 룩업 테이블(106)의 갱신된 값들은 상기 룩업 테이블(132)에 반영되어 있다.
곱셈기(134)는 상기 아날로그/디지털 변환기(144)로부터 제공된 피드백 신호에 대응하여 상기 룩업 테이블(132)에서 읽어낸 왜곡 제어값을 가지고 복소수 곱셈을 수행한다. 상기 메모리 비선형화 부분(120)에서는 상기 곱셈기(134)로부터의 신호를 상기 FIR 필터(116)과 동일한 탭수를 가지는 FIR 필터(126)을 가지고 필터링하여 제2 적응 제어기(124)로 제공한다.
지연기(122)는 상기 제1 전치보상기(100)으로부터의 전치왜곡된 신호를 소정 시간만큼 지연시킨 후 상기 제2 적응 제어기(124)로 제공한다. 상기 제2 적응 제어기(124)는 상기 지연기(122)로부터의 신호를 상기 FIR 필터(126)로부터의 신호와 비교하여 NLMS(Normalized Least Mean Square)에 따라 적응화(adaptation)함으로써 상기 FIR 필터(126)의 필터링 계수들을 갱신한다. 상기 NLMS는 상기 FIR 필터(126)의 출력값과 원하는 목표값 사이의 오차가 제로가 되도록 최적의 필터링 계수들을 찾아나가는 기법으로서 하기의 <수학식 2>과 같이 표현된다.
여기서 w(k)는 FIR 필터의 k번째 계수를 나타내고 u(k)는 FIR 필터로 들어오는 신호를 나타내며 e는 상기 지연기(122)로부터의 신호에서 상기 FIR 필터(126)으로부터의 신호를 뺀 값이다. 또한 μ는 수렴(convergence) 계수이고(μ<1), *는 공액(conjugate)을 나타내며, 는 입력 벡터의 요소들(elements)을 제곱하여 더한 값을 나타낸다.
상기 제2 전치보상기(118)의 상기 FIR 필터(126)은 상기 제1 전치보상기(100)의 상기 FIR 필터(116)과 연결되어 있으므로, 상기 FIR 필터(126)의 갱신된 계수들은 상기 FIR 필터(116)에 반영된다.
이상과 같은 동작이 반복됨에 따라 상기 제1 전치보상기(100)의 룩업 테이블(106)과 FIR 필터(116)는 상기 전력 증폭기(140)의 메모리리스 비선형 특성과 메모리 비선형 특성을 보상하기에 최적의 상태로 수렴된다.
이상과 같이 구성되는 본 발명의 제1 실시예는 간접학습 구조를 사용하기 때문에 비선형 증폭기의 특성에 대한 정보가 필요없게 된다.
본 발명의 제2 실시예에서는 송신기를 보다 간략화 하기 위하여 간접학습 구조를 사용하지 않고 메모리리스 비선형 시스템과 LTI 시스템을 갱신한다.
도 2는 본 발명의 제2 실시예에 따라 전치보상을 사용하여 선형화된 증폭신호를 출력하는 송신기를 나타낸 블럭 구성도이다.
도시된 본 발명에 따른 송신기는, 전력 증폭기(224)에 의해 나타나는 비선형 왜곡 특성을 예측하기 위하여 메모리리스 비선형화 부분(202)과 메모리 비선형화 부분(214)으로 구성된 해머스테인 전력증폭기 구조를 가지는 전치보상기(200)를 포함한다. 상기 전치보상기(200)은 디지털/아날로그 변환기(DAC)(220)와 주파수 상승변환기(222)를 통해 상기 전력 증폭기(224)에 연결되고, 상기 전력 증폭기(240)는 주파수 하강변환기(226)와 아날로그/디지털 변환기(ADC)(228)를 통해 다시 상기 전치보상기(200)에 연결된다. 상기 전치보상기(200)는 메모리리스 비선형화 부분(202)과 메모리 비선형화 부분(214)을 적응적으로 갱신한다.
상기 전치보상기(200)에서, 상기 메모리리스 비선형화 부분(202)의 크기 계산기(204)는 디지털 입력의 크기를 계산하여 상기 입력에 대응하는 왜곡 제어값을 읽어내기 위한 룩업 테이블(206)의 주소를 결정한다. 상기 룩업 테이블(206)는 상기 결정된 주소에 대응하는 왜곡 제어값을 출력한다. 상기 룩업 테이블(206)는 상기 전력 증폭기(224)의 메모리리스 비선형화 특성에 따라 입력의 모든 크기들에 대응하는 왜곡 제어값들을 디지털 데이터로서 저장한다. 최초에 상기 룩업 테이블(206)에는 미리 정해진 초기값, 예를 들어 1 또는 제조업체에 의하여 결정된 디폴트 값들이 저장되어 있다.
지연기(208)는 상기 디지털 입력을 소정 시간만큼 지연시킨 후 제1 적응 제어기(210) 및 메모리 비선형화 부분(214)의 제2 적응 제어기(218)로 각각 제공한다. 상기 제1 적응 제어기(210)는 상기 전력 증폭기(224)으로부터 상기 주파수 하강변환기(226)와 상기 아날로그/디지털 변환기(228)를 통과하여 제공된 피드백 신호와 상기 지연기(208)으로부터의 신호를 비교하여 시컨트 알고리즘에 따라 적응화함으로써 상기 룩업 테이블(206)을 갱신한다. 상기 시컨트 알고리즘은 앞서 언급한 <수학식 1>과 같이 표현된다.
곱셈기(212)는 상기 디지털 입력에 대응하여 상기 룩업 테이블(206)에서 읽어낸 왜곡 제어값을 가지고 복소수 곱셈을 수행함으로써, 상기 전력 증폭기(224)의 메모리리스 비선형화 특성을 보상한다. 즉, 상기 디지털 입력의 실수성분과 허수성분에 대해 상기 룩업 테이블(206)에서 읽어낸 실수성분과 허수성분을 각각 곱한 다음 서로 더한다. 이때 상기 허수성분들의 곱에는 -1이 곱하여져서 실수성분들의 곱에 더해진다.
상기 메모리 비선형화 부분(214)에서는 상기 곱셈기(212)로부터의 신호를 소정 탭수를 가지는 유한 임펄스 응답(FIR) 필터(216)을 가지고 필터링하여 전치왜곡된 신호를 생성한다. 여기서 상기 FIR 필터(216)은 상기 전력 증폭기(224)의 비선형 특성이 입력신호의 주파수에 종속되는 특성, 즉 메모리 효과를 보상하기 위한 선형 시불변(LTI) 시스템을 형성한다.
상기 디지털/아날로그 변환기(220)는 상기 메모리 비선형화 부분(214)로부터의 전치왜곡된 신호를 아날로그 신호로 변환하고, 상기 주파수 상승 변환기(222)는 상기 변환된 아날로그 신호를 원하는 반송파 주파수 대역으로 상향변환한다. 그러면 상기 전력 증폭기(224)에서 상기 상향 변환된 신호를 증폭할 시 비선형 성분이 상쇄된다.
한편, 피드백 경로에서 상기 주파수 하강 변환기(226)는 상기 전력 증폭기(224)에 의해 증폭된 신호를 중간 주파수 대역으로 하향변환하고, 상기 아날로그/디지털 변환기(228)는 상기 하향 변환된 신호를 디지털 신호로 변환하여 상기 전력 증폭기(224) 출력의 피드백 신호를 생성한다. 상기 피드백 신호는 상기 메모리리스 비선형화 부분(202)의 상기 제1 적응 제어기(210)로 제공되는 한편, 상기 메모리 비선형화 부분(214)의 상기 제2 적응 제어기(218)로 제공된다.
상기 제2 적응 제어기(218)는 상기 지연기(208)로부터의 신호를 상기 아날로그/디지털 변환기(228)로부터의 신호와 비교하여 NLMS(Normalized Least Mean Square)에 따라 적응화(adaptation)함으로써 상기 FIR 필터(216)의 필터링 계수들을 갱신한다. 상기 NLMS는 앞서 언급한 <수학식 2>과 같이 표현된다.
이상과 같은 동작이 반복됨에 따라 상기 전치보상기(200)의 상기 룩업 테이블(206)과 상기 FIR 필터(216)는 상기 전력 증폭기(224)의 메모리리스 비선형 특성과 메모리 비선형 특성을 보상하기에 최적의 상태로 수렴된다.
이상에서 설명한 전치보상기 구조에 있어서 메모리리스 비선형화 부분을 적응화하기 위해 단일 톤의 트레이닝 신호가 필요하며, 메모리 비선형화 부분을 적응화하기 위해서는 다중 톤의 신호가 필요하다. 따라서 하기에서는 본 발명에 따른 전치보상기를 적응화하기 위한 동작을 설명할 것이다. 이하에서 본 발명에 따른 적응화 동작은 앞서 나타낸 제1 실시예의 구성과 제2 실시예의 구성 모두에 동일하게 적용 가능하므로, 제1 실시예의 구성과 제2 실시예의 구성을 구분하지 않을 것이다.
도 3은 본 발명에 따른 전치보상기를 적응화하기 위한 동작을 나타낸 흐름도이다. 여기서 나타낸 동작은 도 1 및 도 2에는 도시하지 않았지만 전치보상기를 제어하는 주 제어기에 의하여 수행되는 것이다.
상기 도 3을 참조하면 과정(300)에서 룩업 테이블은 모두 1로 초기화되고 FIR 필터의 계수들은 현재 입력에 해당하는 계수는 1이 되며 나머지 계수들은 모두 0으로 초기화된다. 과정(302)에서는 먼저 메모리리스 비선형화 부분을 적응화하기 위한 모드(이하 모드 1이라 한다.)로 설정한다. 과정(304)에서는 전치보상기의 입력신호 유형을 결정하기 위하여 현재 설정된 모드를 판단한다.
만일 모드 1인 것으로 판단되면, 과정(306)에서 단일 톤의 트레이닝 신호가 송신기로 입력된다. 상기 단일 톤의 트레이닝 신호는 예를 들어 여현파(cosine) 신호 또는 정현파(sine) 신호이다. 과정(308)에서 전치보상기는 상기 입력된 트레이닝 신호를 가지고 전치보상 동작을 수행한다. 이 과정에서 상기 전치보상기의 적응 제어기는 상기 입력된 트레이닝 신호 및 그 증폭된 신호를 이용하여 룩업 테이블의 최적화 값을 결정하고 상기 룩업 테이블을 갱신한다.
과정(310)에서는 상기 룩업 테이블이 더 이상 갱신될 필요가 없는지, 즉 상기 룩업 테이블의 값들이 충분히 수렴되었는지를 판단한다. 여기서의 판단은 미리 정해진 트레이닝 시간이 만기되었는지를 확인하거나 또는 룩업 테이블의 갱신되는 정도가 소정 기준 이하인지를 확인함으로써 수행된다. 만일 수렴되었으면 과정(314)로 진행하고, 그렇지 않으면 과정(306)으로 복귀하여 상기 룩업 테이블을 계속해서 갱신한다.
한편, 상기 과정(304)에서 모드 1이 아니면 메모리 비선형화 부분을 적응화하기 위한 모드(이하 모드 2라 한다.)인 것으로 판단하고, 과정(316)에서 다중 톤의 트레이닝 신호가 송신기로 입력된다. 상기 다중 톤의 트레이닝 신호는 예를 들어 비교적 넓은 대역폭을 가지는 광대역 주파수 신호이다. 과정(318)에서 전치보상기는 상기 입력된 트레이닝 신호를 가지고 전치보상 동작을 수행한다. 이 과정에서 상기 전치보상기의 적응 제어기는 상기 입력된 트레이닝 신호 및 그 증폭된 신호를 이용하여 FIR 필터의 최적화된 계수들을 결정하고 상기 FIR 필터를 갱신한다. 여기서 상기 전치 보상기의 룩업 테이블은 갱신되지 않는다.
{{모드에 따라 룩업 테이블과 FIR 필터를 갱신하는 적응 제어기의 동작이 이네이블 또는 디세이블 되는 것이라고 이해해도 될지요?}}
과정(320)에서는 상기 FIR 필터가 더 이상 갱신될 필요가 없는지, 즉 필터링 계수들이 충분히 수렴되었는지를 판단한다. 여기서의 판단은 미리 정해진 트레이닝 시간이 만기되었는지를 확인하거나 또는 FIR 필터링 계수들의 갱신되는 정도가 소정 기준 이하인지를 확인함으로써 수행된다. 만일 수렴되었으면 과정(314)로 진행하고, 그렇지 않으면 과정(316)으로 복귀하여 상기 FIR 필터를 계속해서 갱신한다.
과정(314)로 진행하면 트레이닝이 완료되었는지를 판단한다. 이는 전치보상기가 만족스럽게 최적화될 때까지 룩업 테이블과 FIR 필터를 반복하여 교대로 갱신하기 위함이다. 트레이닝이 완료되지 않았으면 과정(304)로 복귀하여 소정 주기마다 상기 룩업 테이블과 상기 FIR 필터를 갱신하고 그렇지 않으면 과정(324)로 진행하여 데이터 신호를 입력한다. 과정(326)에서 전력 증폭기는 상기 데이터 신호를 증폭하는 한편 상기 전치보상기는 상기 데이터 신호를 이용하여 계속적으로 룩업 테이블과 FIR 필터를 적응화하게 된다.
도 4는 본 발명의 제1 실시예에 따른 전치보상기에서 비선형 증폭기의 메모리리스 비선형 특성을 보상하기 위해 룩업 테이블에 저장되는 왜곡 제어값을 나타낸 것이며, 도 5는 본 발명의 제1 실시예에 따른 전치보상기에서 메모리 비선형 특성을 보상하기 위한 필터링 계수들의 수렴을 보인 것이다.
상기 도 4를 참조하면, 룩업 테이블에는 입력의 레벨(dBm)에 따라 상기 입력의 왜곡 제어를 위한 이득 제어값들과 위상 제어값들이 저장된다. 이 값들은 적응적 알고리즘을 통해 예측(estimation)된다. 상단의 이득 그래프를 보면, 비선형 증폭기는 높은 레벨의 입력에서는 이득이 적어지는 특성을 보이므로 이를 보상하기 위한 이득 제어값은 입력 레벨이 20dBm가 되는 이후부터 큰 폭으로 증가한다. 하단의 위상 그래프를 보면, 비선형 증폭기는 높은 레벨의 입력에 대해 위상을 변화시키므로 이를 보상하기 위한 위상 제어값은 입력 레벨에 따라 변화하게 되며 특히 입력 레벨이 20dBm이상이 되는 이후부터 큰 폭으로 변화한다.
상기 도 5는 4개의 탭수를 가지는 FIR 필터의 예를 든 것으로서 상기 FIR 필터의 4개의 계수들은 w0,w1,w2,w3으로 표시되었으며 상기 계수들은 실수성분(I)과 허수성분(Q)으로 구성된다. 도시된 바와 같이, FIR 필터의 계수들 wI 0, wQ 0, wI 1, wQ 1, wI 2, wQ 2, wI 3, wQ 3은 시간이 지남에 따라 비선형 증폭기의 메모리 효과를 보상하도록 최적의 값으로 수렴한다.
또한 도 6은 본 발명의 제2 실시예에 따른 전치보상기에서 비선형 증폭기의 메모리리스 비선형 특성을 보상하기 위해 룩업 테이블에 저장되는 왜곡 제어값을 나타낸 것이며, 도 7은 본 발명의 제2 실시예에 따른 전치보상기에서 메모리 비선형 특성을 보상하기 위한 필터링 계수들의 수렴을 보인 것이다.
상기 도 6에서 상단의 이득 그래프를 보면, 비선형 증폭기의 이득 비선형 특성을 을 보상하기 위한 이득 제어값은 입력 레벨이 20dBm가 되는 이후부터 큰 폭으로 증가한다. 하단의 위상 그래프를 보면, 비선형 증폭기의 위상 비선형 특성을 보상하기 위한 위상 제어값은 입력 레벨이 20dBm이상이 되는 이후부터 큰 폭으로 변화한다.
상기 도 7을 참조하면 4개의 탭수를 가지는 FIR 필터에서 복소 필터링 계수들 wI 0, wQ 0, wI 1, wQ 1, wI 2, wQ 2, wI 3, wQ 3은 시간이 지남에 따라 비선형 증폭기의 메모리 효과를 보상하도록 최적의 값으로 수렴한다.
도 8a 내지 도 8b는 본 발명에 따른 전치보상기를 사용하는 송신기에서 신호의 증폭을 보인 것이다.
도 8a은 전치보상기의 디지털 입력 신호에 대해 기저대역에서 고속 푸리에 변환(Fast Fourier Transform: FFT)을 취한 스펙트럼을 나타낸 것이다. 여기서는 3개의 주파수 할당(Frequency Assignment)을 지원하는 CDMA 2000 1x 시스템에서 칩당 24배로 오버 샘플링(over-sampling)한 신호를 가정하였다.
도 8b는 상기 도 8a에 나타낸 입력 스펙트럼을 전치보상하지 않고 비선형 증폭기에 의해 증폭한 출력 스펙트럼의 스퓨어리스를 기저대역 상에서 나타낸 것으로서, 도시된 바와 같이 비선형 증폭기의 메모리리스 비선형 특성과 메모리 효과 모두가 스퓨어리스로 나타나고 있다. 입력 스펙트럼과 비교하여 보면 스퓨어리스 성분이 20dB 정도 증가하였음을 알 수 있다.
도 8c는 상기 도 8a에 나타낸 입력 스펙트럼을 본 발명에 따라 전치보상하여 비선형 증폭기에 의해 증폭한 출력 스펙트럼을 기저대역 상에서 나타낸 것이다. 도시된 바와 같이 비선형 증폭기의 메모리리스 비선형 특성과 메모리 효과 모두가 제거되어 입력 스펙트럼을 선형적으로 증폭하였음을 알 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
이상에서 상세히 설명한 바와 같이 동작하는 본 발명에 있어서, 개시되는 발명중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.
본 발명은 고효율의 전력 증폭기를 사용시 대역내 잡음신호(spurious) 뿐만 아니라 대역외에서 나타나는 스퓨어리스까지 효과적으로 제거하므로 이동통신 송신기의 효율과 성능을 증가시킨다. 또한 본 발명의 전치보상기는 저차원의 벡터연산을 통해 보다 적은 계산량으로 실제 구현이 가능한 알고리즘을 사용하기 때문에 데이터를 빠르게 처리할 수 있고 고속 데이터 전송률을 지원하는 이동통신 시스템에 적용되기에 적합하다.
도 1은 본 발명의 제1 실시예에 따라 전치보상을 사용하여 선형화된 증폭신호를 출력하는 송신기를 나타낸 블럭 구성도.
도 2는 본 발명의 제2 실시예에 따라 전치보상을 사용하여 선형화된 증폭신호를 출력하는 송신기를 나타낸 블럭 구성도.
도 3은 본 발명에 따른 전치보상기를 적응화하기 위한 동작을 나타낸 흐름도.
도 4는 본 발명의 제1 실시예에 따른 전치보상기에서 비선형 증폭기의 메모리리스 비선형 특성을 보상하기 위해 룩업 테이블에 저장되는 왜곡 제어값을 나타낸 도면.
도 5는 본 발명의 제1 실시예에 따른 전치보상기에서 메모리 비선형 특성을 보상하기 위한 필터링 계수들의 수렴을 보인 도면.
도 6은 본 발명의 제2 실시예에 따른 전치보상기에서 비선형 증폭기의 메모리리스 비선형 특성을 보상하기 위해 룩업 테이블에 저장되는 왜곡 제어값을 나타낸 도면.
도 7은 본 발명의 제2 실시예에 따른 전치보상기에서 메모리 비선형 특성을 보상하기 위한 필터링 계수들의 수렴을 보인 도면.
도 8a 내지 도 8b는 본 발명에 따른 전치보상기를 사용하는 송신기에서 스펙트럼의 비선형적 및 선형적 증폭을 보인 도면.

Claims (20)

  1. 디지털 입력 신호를 증폭하는 광대역 전력 증폭기에 의해 나타나는 메모리리스 및 메모리 비선형 특성을 전치보상하기 위한 디지털 전치보상기에 있어서,
    상기 디지털 입력 신호를 입력받으며 아날로그/디지털 변환기와 주파수 상승 변환기를 통해 상기 전력 증폭기로 연결되고, 제1 룩업 테이블을 사용하여 상기 메모리리스 비선형 특성을 보상하는 제1 메모리리스 비선형화 부분과, 제1 유한임펄스응답(FIR) 필터를 사용하여 상기 메모리 비선형 특성을 보상하는 제1 메모리 비선형화 부분으로 구성되는 제1 전치 보상기와,
    상기 전력 증폭기로부터 주파수 하강 변환기와 디지털/아날로그 변환기를 통해 상기 제1 전치 보상기에 연결되고, 상기 제1 룩업 테이블과 동일한 값들을 가지는 제2 룩업 테이블을 사용하여 상기 메모리리스 비선형 특성을 보상하는 제2 메모리리스 비선형화 부분과, 상기 제1 FIR 필터와 동일한 필터링 계수들을 가지는 FIR 필터를 사용하여 상기 메모리 비선형 특성을 보상하는 제2 메모리 비선형화 부분으로 구성되는 제2 전치 보상기를 포함하며,
    상기 제1 전치 보상기는 상기 제1 룩업 테이블을 직접적으로 적응화하고, 상기 제2 전치 보상기는 상기 제2 FIR 필터를 이용하여 상기 제1 FIR 필터를 간접적으로 적응화하는 것을 특징으로 하는 상기 전치보상기.
  2. 제 1 항에 있어서, 상기 제1 전치 보상기는 단일 톤의 디지털 입력 신호를 사용하여 상기 제1 룩업 테이블을 적응적으로 갱신하는 것을 특징으로 하는 상기 전치보상기.
  3. 제 2 항에 있어서, 상기 제1 전치 보상기는 하기의 수학식에 나타낸 시컨트 알고리즘에 따라 상기 제1 룩업 테이블을 갱신하는 것을 특징으로 하는 상기 전치보상기.
    여기서 k는 갱신회수를 나타내는 인덱스이며, i는 룩업 테이블의 주소를 나타내는 인덱스이며, Fi(k)는 k번째 갱신된 룩업 테이블의 i번째 주소에 저장된 값이며, ei(k)는 전력 증폭기 출력의 피드백 신호에서 디지털 입력 신호에 대해 예측된 증폭값을 뺀 오차 값이며, 상기 예측된 증폭값은 디지털 입력 신호에 전력 증폭기의 이상적인 이득을 곱한 것임.
  4. 제 1 항에 있어서, 상기 제1 메모리리스 비선형화 부분은,
    상기 디지털 입력 신호의 크기를 계산하여 상기 제1 룩업 테이블의 주소를 결정하는 크기 계산기와,
    상기 계산된 주소를 이용하여 상기 제1 룩업 테이블에서 읽어낸 값을 상기 디지털 입력 신호에 곱하여 상기 제1 메모리 비선형화 부분으로 제공하는 곱셈기와,
    상기 디지털 입력 신호를 소정 시간만큼 지연시키는 지연기와,
    상기 지연된 디지털 입력 신호를 상기 전력 증폭기로부터 상기 주파수 하강 변환기와 상기 디지털/아날로그 변환기를 통해 제공된 피드백 신호와 비교하여 상기 제1 룩업 테이블을 갱신하는 적응 제어기를 포함하여 구성되는 것을 특징으로 하는 상기 방법.
  5. 제 1 항에 있어서, 상기 제1 전치 보상기는 광대역 디지털 입력 신호를 사용하여 상기 제2 FIR 필터의 필터링 계수들을 적응적으로 갱신하는 것을 특징으로 하는 상기 전치보상기.
  6. 제 5 항에 있어서, 상기 제2 전치 보상기는 하기의 수학식에 나타낸 NLMS(Normalized Least Mean Square) 알고리즘에 따라 상기 제2 FIR 필터의 필터링 계수들을 갱신하는 것을 특징으로 하는 상기 전치보상기.
    여기서 w(k)는 FIR 필터의 k번째 계수이며, u(k)는 FIR 필터의 입력 신호이며 e는 디지털 입력 신호에서 FIR 필터의 출력 신호를 뺀 값이며, μ는 1보다 작도록 미리 정해지는 수렴 계수임.
  7. 제 1 항에 있어서, 상기 제2 메모리리스 비선형화 부분은,
    상기 지연된 디지털 입력 신호를 상기 전력 증폭기로부터 상기 주파수 하강 변환기와 상기 디지털/아날로그 변환기를 통해 제공된 피드백 신호의 크기를 계산하여 상기 제2 룩업 테이블의 주소를 결정하는 크기 계산기와, 상기 계산된 주소를 이용하여 상기 제2 룩업 테이블에서 읽어낸 값을 상기 피드백 신호에 곱하여 상기 제2 메모리 비선형화 부분으로 제공하는 곱셈기를 포함하여 구성되며,
    상기 제2 메모리 비선형화 부분은,
    상기 제1 전치 보상기로부터의 신호를 소정 시간만큼 지연시키는 지연기와, 상기 곱셈기로부터의 신호를 상기 제2 FIR 필터를 사용하여 필터링한 신호와 비교하여 상기 제2 FIR 필터의 필터링 계수들을 갱신하는 적응 제어기를 포함하여 구성되는 것을 특징으로 하는 상기 방법.
  8. 디지털 입력 신호를 증폭하는 광대역 전력 증폭기에 의해 나타나는 메모리리스 및 메모리 비선형 특성을 전치보상하기 위하여, 상기 디지털 입력 신호를 입력받으며 아날로그/디지털 변환기와 주파수 상승 변환기를 통해 상기 전력 증폭기로 연결되고, 상기 메모리리스 비선형 특성을 보상하는 제1 메모리리스 비선형화 부분과 상기 메모리 비선형 특성을 보상하는 제1 메모리 비선형화 부분으로 구성되는 제1 전치 보상기와, 상기 전력 증폭기로부터 주파수 하강 변환기와 디지털/아날로그 변환기를 통해 상기 제1 전치 보상기에 연결되고, 상기 메모리리스 비선형 특성을 보상하는 제2 메모리리스 비선형화 부분과 상기 메모리 비선형 특성을 보상하는 제2 메모리 비선형화 부분으로 구성되는 제2 전치 보상기를 포함하는 디지털 전치 보상기를 적응화하는 방법에 있어서,
    상기 디지털 전치 보상기로 단일 톤의 트레이닝 신호를 입력하고 상기 제1 메모리리스 비선형화 부분의 룩업 테이블을 적응적으로 갱신하는 제1 과정과,
    상기 룩업 테이블의 갱신된 내용을 상기 제2 메모리리스 비선형화 부분의 룩업 테이블에 적용하는 제2 과정과,
    상기 디지털 전치 보상기로 광대역 트레이닝 신호를 입력하고 상기 제2 메모리 비선형화 부분의 FIR 필터의 필터링 계수들을 적응적으로 갱신하는 제3 과정과,
    상기 갱신된 필터링 계수들을 상기 제1 메모리 비선형화 부분의 FIR 필터에 적용하는 제4 과정을 포함하는 것을 특징으로 하는 상기 방법.
  9. 제 8 항에 있어서, 상기 제1 과정은, 상기 룩업 테이블의 갱신되는 정도가 소정 기준 이하가 될 때까지 수행되는 것을 특징으로 하는 상기 방법.
  10. 제 8 항에 있어서, 상기 제3 과정은, 상기 필터링 계수들의 갱신되는 정도가 소정 기준 이하가 될 때까지 수행되는 것을 특징으로 하는 상기 방법.
  11. 제 8 항에 있어서, 상기 제1 내지 제4 과정들을 소정 주기에 따라 반복적으로 수행하는 것을 특징으로 하는 상기 방법.
  12. 디지털 입력 신호를 증폭하는 광대역 전력 증폭기에 의해 나타나는 메모리리스 및 메모리 비선형 특성을 전치보상하기 위한 디지털 전치보상기에 있어서,
    상기 디지털 전치보상기는, 상기 디지털 입력 신호를 입력받으며 아날로그/디지털 변환기와 주파수 상승 변환기를 통해 상기 전력 증폭기로 연결되고, 상기 전력 증폭기로부터 주파수 하강 변환기와 디지털/아날로그 변환기를 통해 제공되는 피드백 신호를 가지고 상기 디지털 입력 신호를 전치보상하며,
    룩업 테이블을 사용하여 상기 메모리리스 비선형 특성을 보상하며 상기 피드백 신호에 따라 상기 룩업 테이블을 적응화하는 메모리리스 비선형화 부분과, 유한임펄스응답(FIR) 필터를 사용하여 상기 메모리 비선형 특성을 보상하며 상기 피드백 신호를 이용하여 상기 피드백 신호에 따라 상기 FIR 필터의 필터링 계수들을 적응화하는 메모리 비선형화 부분으로 구성되는 것을 특징으로 하는 상기 전치보상기.
  13. 제 12 항에 있어서, 상기 전치 보상기는 단일 톤의 디지털 입력 신호를 사용하여 상기 룩업 테이블을 적응적으로 갱신하는 것을 특징으로 하는 상기 전치보상기.
  14. 제 13 항에 있어서, 상기 전치 보상기는 하기의 수학식에 나타낸 시컨트 알고리즘에 따라 상기 룩업 테이블을 갱신하는 것을 특징으로 하는 상기 전치보상기.
    여기서 k는 갱신회수를 나타내는 인덱스이며, i는 룩업 테이블의 주소를 나타내는 인덱스이며, Fi(k)는 k번째 갱신된 룩업 테이블의 i번째 주소에 저장된 값이며, ei(k)는 전력 증폭기 출력의 피드백 신호에서 디지털 입력 신호에 대해 예측된 증폭값을 뺀 오차 값이며, 상기 예측된 증폭값은 디지털 입력 신호에 전력 증폭기의 이상적인 이득을 곱한 것임.
  15. 제 12 항에 있어서, 상기 전치 보상기는 광대역 디지털 입력 신호를 사용하여 상기 FIR 필터의 필터링 계수들을 적응적으로 갱신하는 것을 특징으로 하는 상기 전치보상기.
  16. 제 15 항에 있어서, 상기 전치 보상기는 하기의 수학식에 나타낸 NLMS(Normalized Least Mean Square) 알고리즘에 따라 상기 FIR 필터의 필터링 계수들을 갱신하는 것을 특징으로 하는 상기 전치보상기.
    여기서 w(k)는 FIR 필터의 k번째 계수이며, u(k)는 FIR 필터의 입력 신호이며 e는 디지털 입력 신호에서 FIR 필터의 출력 신호를 뺀 값이며, μ는 1보다 작도록 미리 정해지는 수렴 계수임.
  17. 디지털 입력 신호를 증폭하는 광대역 전력 증폭기에 의해 나타나는 메모리리스 및 메모리 비선형 특성을 전치보상하기 위하여, 상기 디지털 입력 신호를 입력받으며 아날로그/디지털 변환기와 주파수 상승 변환기를 통해 상기 전력 증폭기로 연결되고, 상기 전력 증폭기로부터 주파수 하강 변환기와 디지털/아날로그 변환기를 통해 제공되는 피드백 신호를 가지고 상기 디지털 입력 신호를 전치보상하며, 룩업 테이블을 사용하여 상기 메모리리스 비선형 특성을 보상하며 상기 피드백 신호에 따라 상기 룩업 테이블을 적응화하는 메모리리스 비선형화 부분과, 유한임펄스응답(FIR) 필터를 사용하여 상기 메모리 비선형 특성을 보상하며 상기 피드백 신호를 이용하여 상기 피드백 신호에 따라 상기 FIR 필터의 필터링 계수들을 적응화하는 메모리 비선형화 부분으로 구성되는 디지털 전치 보상기를 적응화하는 방법에 있어서,
    상기 디지털 전치 보상기로 단일 톤의 트레이닝 신호를 입력하고 상기 메모리리스 비선형화 부분의 룩업 테이블을 적응적으로 갱신하는 제1 과정과,
    상기 디지털 전치 보상기로 광대역 트레이닝 신호를 입력하고 상기 메모리 비선형화 부분의 FIR 필터의 필터링 계수들을 적응적으로 갱신하는 제2 과정을 포함하는 것을 특징으로 하는 상기 방법.
  18. 제 17 항에 있어서, 상기 제1 과정은, 상기 룩업 테이블의 갱신되는 정도가 소정 기준 이하가 될 때까지 수행되는 것을 특징으로 하는 상기 방법.
  19. 제 17 항에 있어서, 상기 제2 과정은, 상기 필터링 계수들의 갱신되는 정도가 소정 기준 이하가 될 때까지 수행되는 것을 특징으로 하는 상기 방법.
  20. 제 17 항에 있어서, 상기 제1 내지 제4 과정들을 소정 주기에 따라 반복적으로 수행하는 것을 특징으로 하는 상기 방법.
KR10-2002-0083377A 2002-12-24 2002-12-24 광대역 전력 증폭기를 위한 디지털 전치보상기 및 그적응화 방법 KR100480278B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0083377A KR100480278B1 (ko) 2002-12-24 2002-12-24 광대역 전력 증폭기를 위한 디지털 전치보상기 및 그적응화 방법
US10/744,087 US7333559B2 (en) 2002-12-24 2003-12-24 Digital predistorter for a wideband power amplifier and adaptation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0083377A KR100480278B1 (ko) 2002-12-24 2002-12-24 광대역 전력 증폭기를 위한 디지털 전치보상기 및 그적응화 방법

Publications (2)

Publication Number Publication Date
KR20040056800A KR20040056800A (ko) 2004-07-01
KR100480278B1 true KR100480278B1 (ko) 2005-04-07

Family

ID=32960117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0083377A KR100480278B1 (ko) 2002-12-24 2002-12-24 광대역 전력 증폭기를 위한 디지털 전치보상기 및 그적응화 방법

Country Status (2)

Country Link
US (1) US7333559B2 (ko)
KR (1) KR100480278B1 (ko)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1177449C (zh) * 2002-04-23 2004-11-24 华为技术有限公司 基于基带数字预失真技术的提高射频功率放大器效率的方法
US8811917B2 (en) 2002-05-01 2014-08-19 Dali Systems Co. Ltd. Digital hybrid mode power amplifier system
US8380143B2 (en) 2002-05-01 2013-02-19 Dali Systems Co. Ltd Power amplifier time-delay invariant predistortion methods and apparatus
AU2002343259A1 (en) * 2002-11-22 2004-06-18 Telefonaktiebolaget Lm Ericsson (Publ) Real-time digital phase and gain adaptation method using feedback and arrangement using such a method
US7149257B2 (en) * 2003-07-03 2006-12-12 Powerwave Technologies, Inc. Digital predistortion system and method for correcting memory effects within an RF power amplifier
US7071777B2 (en) * 2003-12-02 2006-07-04 Motorola, Inc. Digital memory-based predistortion technique
JP4255849B2 (ja) * 2004-01-29 2009-04-15 株式会社エヌ・ティ・ティ・ドコモ べき級数型ディジタルプリディストータ
US20080146168A1 (en) * 2004-02-09 2008-06-19 Sige Semiconductor Inc. Methods of Enhancing Power Amplifier Linearity
US7577211B2 (en) * 2004-03-01 2009-08-18 Powerwave Technologies, Inc. Digital predistortion system and method for linearizing an RF power amplifier with nonlinear gain characteristics and memory effects
US7298570B1 (en) 2004-10-27 2007-11-20 Marvell International Ltd. Asymmetry correction in read signal
US7511910B1 (en) * 2004-10-27 2009-03-31 Marvell International Ltd. Asymmetry correction in read signal
EP1833214B1 (en) * 2004-12-21 2013-03-13 ZTE Corporation A method and system for out of band predistortion linearization
DE602006000525T2 (de) * 2005-06-03 2009-02-05 Ntt Docomo Inc. Mehrbandvorverzerrer mit Korrekturwertetabellen
US8224265B1 (en) * 2005-06-13 2012-07-17 Rf Micro Devices, Inc. Method for optimizing AM/AM and AM/PM predistortion in a mobile terminal
US7486939B2 (en) * 2005-06-21 2009-02-03 Motorola, Inc. Apparatus for removing distortions created by an amplifier
US20060291384A1 (en) * 2005-06-28 2006-12-28 Harris John M System and method for discarding packets
US7436339B2 (en) * 2005-07-20 2008-10-14 M/A-Com, Inc. Method and apparatus to emulate a filter using digital elements
US7307570B2 (en) * 2005-07-20 2007-12-11 M/A-Com, Inc. Method and apparatus to emulate a filter
JP4323470B2 (ja) * 2005-08-08 2009-09-02 富士通株式会社 アドレス生成装置およびその方法
KR100646855B1 (ko) * 2005-10-07 2006-11-23 한국전자통신연구원 고전력 증폭기의 특성 모델링을 이용한 비선형 왜곡 보상장치 및 그 방법
US8498590B1 (en) * 2006-04-04 2013-07-30 Apple Inc. Signal transmitter linearization
JP4835241B2 (ja) * 2006-04-11 2011-12-14 株式会社日立製作所 ディジタルプリディストーション送信機
US7729446B2 (en) * 2006-12-01 2010-06-01 Texas Instruments Incorporated System and method for digitally correcting a non-linear element using a multiply partitioned architecture for predistortion
US7822146B2 (en) * 2006-12-01 2010-10-26 Texas Instruments Incorporated System and method for digitally correcting a non-linear element
US8149950B2 (en) 2006-12-26 2012-04-03 Dali Systems Co. Ltd. Method and system for baseband predistortion linearization in multi-channel wideband communication systems
KR100879335B1 (ko) 2007-02-23 2009-01-19 (주)에어포인트 전치 왜곡 기능을 구비한 귀환간섭신호 제거 중계 시스템및 그 방법
WO2008102943A1 (en) * 2007-02-23 2008-08-28 Airpoint Repeating system and method for cancellation of feedback interference signal with pre-distortion function
US7957707B2 (en) * 2007-03-30 2011-06-07 Freescale Semiconductor, Inc. Systems, apparatus and method for performing digital pre-distortion based on lookup table gain values
US8238849B2 (en) * 2007-10-18 2012-08-07 Freescale Semiconductor, Inc. Method and system of adaptive predistortion of a wireless transmitter
CN101159458A (zh) * 2007-11-15 2008-04-09 中兴通讯股份有限公司 一种数字预失真系统和方法
CN101217522A (zh) * 2007-12-27 2008-07-09 华为技术有限公司 确定开环预失真参数的方法和装置、发信机和发信方法
WO2009090825A1 (ja) * 2008-01-15 2009-07-23 Mitsubishi Electric Corporation プレディストータ
US7688138B2 (en) * 2008-03-24 2010-03-30 Harris Corporation Electronic device having a predistortion filter and related methods
ATE510350T1 (de) * 2008-06-18 2011-06-15 Nokia Siemens Networks Spa Verfahren zur übertragungsfunktionslinearisierung von hochleistungsverstärkern mittels adaptiver berechnung der hauptintermodulationsprodukte hochfrequenter harmonischer auflösung
WO2010001357A1 (en) * 2008-07-02 2010-01-07 Innovaradio S.A. A pre-distortion method and device to enhance the power utility of power amplifiers in wireless digital communication applications
US7970360B2 (en) * 2008-10-24 2011-06-28 Harris Corporation Electronic device with a distortion correction circuit for a power amplifier, and associated methods
US7733177B1 (en) 2008-12-11 2010-06-08 Texas Instruments Incorporated Method and system for calculating the pre-inverse of a nonlinear system
JP5251565B2 (ja) * 2009-02-05 2013-07-31 富士通株式会社 プリディストータ及びその遅延調整方法
US8509343B2 (en) * 2009-06-03 2013-08-13 Qualcomm Incorporated Methods and apparatus for amplifying and transmitting signals
US7948310B2 (en) * 2009-07-08 2011-05-24 Vyycore Ltd. System and a method for signal processing
US8542062B2 (en) 2009-11-16 2013-09-24 Innovaradio Sa Adaptive digital pre-distortion method and device to enhance the power utility of power amplifiers in wireless digital communication applications
CN101977020B (zh) * 2010-02-26 2013-09-04 京信通信系统（中国）有限公司 数字上、下变频系统及其实现方法
US8599962B1 (en) * 2010-07-16 2013-12-03 Marvell International Ltd. Power control using distortion measurement
US8649743B2 (en) * 2010-08-03 2014-02-11 Crestcom, Inc. Transmitter linearized using inversing and non-inversing transform processing sections and method therefor
CN105141513B (zh) 2010-09-14 2018-12-14 大力系统有限公司 操作分布式天线系统的方法和在该系统中进行通信的方法
JP5459158B2 (ja) * 2010-09-21 2014-04-02 富士通株式会社 送信装置及び歪補償方法
JP5664116B2 (ja) * 2010-10-21 2015-02-04 富士通株式会社 電力増幅装置及びその歪補償係数更新方法及び送信装置
US8489047B2 (en) * 2010-11-02 2013-07-16 Crestcom, Inc. Transmitter linearized using bias deviation gain adjustment and method therefor
US8615208B2 (en) 2010-11-02 2013-12-24 Crestcom, Inc. Transmitter linearized in response to signal magnitude derivative parameter and method therefor
CA2815541A1 (en) * 2010-11-16 2012-05-24 Telefonaktiebolaget Lm Ericsson (Publ) Joint process estimator with variable tap delay line for use in power amplifier digital predistortion
CN103299542B (zh) 2010-11-16 2016-03-23 瑞典爱立信有限公司 用于数字预失真器的正交基函数集
US8903015B2 (en) * 2010-11-22 2014-12-02 Samsung Electronics Co., Ltd. Apparatus and method for digital predistortion of non-linear amplifiers
KR101386239B1 (ko) * 2010-12-21 2014-04-17 한국전자통신연구원 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법
ES2542974T3 (es) * 2010-12-23 2015-08-13 Huawei Technologies Co., Ltd. Disposición de procesamiento de señal y método de procesamiento de señal
WO2013145748A1 (ja) * 2012-03-30 2013-10-03 日本電気株式会社 増幅器および増幅方法
US8976893B2 (en) 2012-06-25 2015-03-10 Telefonaktiebolaget L M Ericsson (Publ) Predistortion according to an artificial neural network (ANN)-based model
US20140029683A1 (en) 2012-07-26 2014-01-30 Telefonaktiebolaget L M Ericsson (Publ) Multi-Band Observation Receiver
US8824980B2 (en) * 2012-09-05 2014-09-02 Analog Devices, Inc. System and method to implement a radio transmitter with digital predistortion having reduced noise
CN103023842B (zh) * 2012-11-26 2016-08-24 大唐移动通信设备有限公司 一种多频段预失真系数查找表更新方法和系统
CN103107967B (zh) * 2013-01-25 2016-02-03 大唐移动通信设备有限公司 一种预失真系数的更新方法和系统
US8989307B2 (en) 2013-03-05 2015-03-24 Qualcomm Incorporated Power amplifier system including a composite digital predistorter
US9172334B2 (en) * 2013-05-09 2015-10-27 King Fahd University Of Petroleum And Minerals Digital predistortion system and method with extended correction bandwidth
US20140333376A1 (en) * 2013-05-09 2014-11-13 King Fahd University Of Petroleum And Minerals Scalable digital predistortion system
US9214969B2 (en) 2013-05-09 2015-12-15 King Fahd University Of Petroleum And Minerals Scalable digital predistortion system
CN104426485B (zh) * 2013-08-30 2018-01-16 富士通株式会社 数字预失真装置以及方法
US20150160279A1 (en) * 2013-12-09 2015-06-11 Qualcomm Incorporated Quantitative characterization of nonlinearity and memory effect in nonlinear circuits
US20150244413A1 (en) * 2014-02-25 2015-08-27 Broadcom Corporation Method and Device for Cancelling Interference
KR102216715B1 (ko) 2015-02-13 2021-02-17 한국전자통신연구원 광대역 신호 송신이득 조절 장치 및 그 신호 처리 방법
CN109075745B (zh) 2015-11-10 2020-07-14 华为技术有限公司 预失真装置
US10797750B2 (en) 2016-02-24 2020-10-06 Cisco Technology, Inc. System architecture for supporting digital pre-distortion and full duplex in cable network environments
US9712193B1 (en) * 2016-04-12 2017-07-18 Cisco Technology, Inc. High power efficient amplifier through digital pre-distortion and machine learning in cable network environments
US9735814B1 (en) * 2016-04-12 2017-08-15 Cisco Technology, Inc. High power efficient amplification at cable modems through digital pre-distortion and machine learning in cable network environments
CN107453717B (zh) * 2017-07-07 2020-09-22 东莞理工学院 一种构造串型多厢深度有记忆非线性行为模型的系统
RU2676017C1 (ru) * 2017-07-25 2018-12-25 Акционерное общество "Концерн "Созвездие" Устройство и способ адаптивной линеаризации аналогового радиотракта с помощью двухблочного цифрового корректора
US10560305B1 (en) * 2017-10-10 2020-02-11 Harmonic, Inc. Digital compensation for RF imperfections of a system composed of multiple modules
FR3080723B1 (fr) 2018-04-25 2021-08-06 Wupatec Systeme et procede de linearisation en bande de base pour un amplificateur de puissance radiofrequence de classe g
US11791776B2 (en) * 2018-08-29 2023-10-17 Sumitomo Electric Industries, Ltd. Distortion compensation device, wireless communicator, predistorter, distortion compensation method, and computer program
US10985951B2 (en) 2019-03-15 2021-04-20 The Research Foundation for the State University Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers
US10892786B1 (en) * 2019-10-17 2021-01-12 Analog Devices International Unlimited Company Digital predistortion with out-of-band and peak expansion regularization
CN113037224B (zh) * 2019-12-25 2024-06-25 珠海全志科技股份有限公司 跳频数字预失真训练装置、方法和跳频数字预失真装置
CN111064439B (zh) * 2019-12-31 2023-09-05 西安烽火电子科技有限责任公司 一种改善短波数字预失真性能的系统及方法
US20220416729A1 (en) * 2021-06-25 2022-12-29 Intel Corporation Method and system for digital correction for a dynamically varying non-linear system
CN113794515B (zh) * 2021-08-09 2022-10-21 北京交通大学 一种基于lstm的可见光通信系统非线性抑制方法
US11770145B2 (en) 2021-08-27 2023-09-26 Samsung Electronics Co., Ltd System and method for efficient initialization of memory digital pre-distorter coefficients to reduce calibration time
CN114050795B (zh) * 2021-10-28 2024-11-15 深圳市兆驰数码科技股份有限公司 一种数字预失真处理系统及方法
CN114421902B (zh) * 2022-01-21 2023-06-06 上海物骐微电子有限公司 适用于WiFi无记忆功放的预失真校准方法及应用
WO2024135883A1 (ko) * 2022-12-21 2024-06-27 삼성전자 주식회사 증폭기의 비선형성 보상을 위한 다중 파일럿 운용 방법 및 장치
CN116436539B (zh) * 2023-06-15 2023-10-03 中星联华科技（北京）有限公司 放大器非线性校准装置及方法
CN118536449B (zh) * 2024-07-26 2024-10-25 长光卫星技术股份有限公司 一种基于新型学习结构的星载功放数字预失真设计方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583933A (en) * 1994-08-05 1996-12-10 Mark; Andrew R. Method and apparatus for the secure communication of data
US5923712A (en) * 1997-05-05 1999-07-13 Glenayre Electronics, Inc. Method and apparatus for linear transmission by direct inverse modeling
GB0011326D0 (en) * 2000-05-11 2000-06-28 Nortel Networks Corp A linear amplifier arrangement
US6990083B1 (en) * 2000-10-27 2006-01-24 Tioga Technologies, Ltd. Method and device for computing echo-cancellation coefficients using FFT
US6928122B2 (en) * 2001-06-07 2005-08-09 Motorola, Inc. Amplifier predistortion system and method
US20030058959A1 (en) * 2001-09-25 2003-03-27 Caly Networks. Combined digital adaptive pre-distorter and pre-equalizer system for modems in link hopping radio networks
US7006474B2 (en) * 2001-11-21 2006-02-28 Itt Manufacturing Enterprises, Inc. Channelized receiver system
US6775330B2 (en) * 2002-04-29 2004-08-10 The Boeing Company Predistorted modulation system for bandwidth efficient satellite links
US7194043B2 (en) * 2002-05-31 2007-03-20 Lucent Technologies Inc. System and method for predistorting a signal to reduce out-of-band error
KR100448892B1 (ko) * 2002-06-04 2004-09-18 한국전자통신연구원 고전력 증폭기의 비선형 왜곡 보상을 위한 전치 왜곡 장치및 그 방법
EP1573993B1 (en) * 2002-10-31 2010-01-13 ZTE Corporation A method and system for broadband predistortion linearizaion

Also Published As

Publication number Publication date
US7333559B2 (en) 2008-02-19
KR20040056800A (ko) 2004-07-01
US20040179629A1 (en) 2004-09-16

Similar Documents

Publication Publication Date Title
KR100480278B1 (ko) 광대역 전력 증폭기를 위한 디지털 전치보상기 및 그적응화 방법
US11129076B2 (en) Method and system for baseband predistortion linearization in multi-channel wideband communication systems
CA2679114C (en) Linearization of rf power amplifiers using an adaptive subband predistorter
KR100724934B1 (ko) 광대역 전력 증폭기를 위한 디지털 전치 왜곡 장치 및 방법
KR101126401B1 (ko) 전력 증폭기에 디지털 전치 왜곡 장치 및 방법
JP4417174B2 (ja) プリディストータ
KR100789125B1 (ko) 광대역 향상된 디지털 주입 전치왜곡 시스템 및 방법
KR101058733B1 (ko) 전력 증폭기의 비선형 왜곡 특성을 보상하는 전치보상 장치
KR20040071556A (ko) 복소 벡터 곱셈을 이용하는 다항식형 전치보상기 및 방법
EP2795792B1 (en) Adaptive predistortion for a non-linear subsystem based on a model as a concatenation of a non-linear model followed by a linear model
Braithwaite et al. General principles and design overview of digital predistortion
US6765440B2 (en) Model-based feed-forward linearization of amplifiers
US20060091949A1 (en) Signal correction by predistortion
KR20050064485A (ko) 전력 증폭기의 비선형 왜곡 특성을 보상하는 전치보상장치 및 방법
KR100487209B1 (ko) 룩업 테이블을 사용하여 전력 증폭기의 비선형 왜곡특성을 보상하는 전치보상 장치 및 방법
KR20060068065A (ko) 씨디엠에이 기지국의 디지털 송수신 장치 및 그 방법
KR20090125597A (ko) 협대역 신호를 이용한 광대역 신호의 비선형 모델 파라미터추출 방법 및 이를 이용한 전치 왜곡 장치 및 그 방법
Chen et al. Adaptive algorithms for feed-forward power amplifier linearizer

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20021224

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040701

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050221

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050323

Patent event code: PR07011E01D

PR1001 Payment of annual fee

Payment date: 20050324

Start annual number: 1

End annual number: 3

PR1002 Payment of registration fee

Payment date: 20050324

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080211

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090226

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100225

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110225

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20120228

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20130227

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20140227

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20150226

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20160226

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180103