KR100483588B1 - 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법 - Google Patents
난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법 Download PDFInfo
- Publication number
- KR100483588B1 KR100483588B1 KR10-2002-0040466A KR20020040466A KR100483588B1 KR 100483588 B1 KR100483588 B1 KR 100483588B1 KR 20020040466 A KR20020040466 A KR 20020040466A KR 100483588 B1 KR100483588 B1 KR 100483588B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- layer
- polysilicon layer
- patterning
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000000059 patterning Methods 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 110
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 55
- 229920005591 polysilicon Polymers 0.000 claims description 55
- 229910021332 silicide Inorganic materials 0.000 claims description 29
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 29
- 238000002955 isolation Methods 0.000 claims description 19
- 239000011229 interlayer Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 101150013423 dsl-1 gene Proteins 0.000 description 22
- 101100049574 Human herpesvirus 6A (strain Uganda-1102) U5 gene Proteins 0.000 description 20
- 101150064834 ssl1 gene Proteins 0.000 description 20
- 102100031885 General transcription and DNA repair factor IIH helicase subunit XPB Human genes 0.000 description 16
- 101000920748 Homo sapiens General transcription and DNA repair factor IIH helicase subunit XPB Proteins 0.000 description 16
- 239000012535 impurity Substances 0.000 description 7
- 101100492681 Arabidopsis thaliana ATE1 gene Proteins 0.000 description 3
- 101100223955 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DLS1 gene Proteins 0.000 description 3
- 101150079532 SLS2 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/031—Manufacture or treatment of data-storage electrodes
- H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법에 관한 것으로, 플로팅 게이트, 유전체막 및 콘트롤 게이트의 적층 구조로 이루어진 셀렉트 라인에서 콘트롤 게이트의 가장 자리에 제1 돌출부가 형성되도록 콘트롤 게이트를 패터닝하고, 자기 정렬 식각 공정으로 플로팅 게이트를 형성하되, 한쪽 끝단이 제1 돌출부와 중첩되는 제2 돌출부가 플로팅 게이트의 가장 자리에 형성되도록 플로팅 게이트를 패터닝한 후 콘택 플러그와 금속 배선으로 제1 및 제2 돌출부를 전기적으로 연결하여 저항이 낮은 콘트롤 게이트와 플로팅 게이트에 전압이 같이 인가되도록 함으로써, 전압 강하(Voltage drop)가 발생되는 것을 최소화하여 전기적 특성을 향상시키고 플로팅 게이트와 콘트롤 게이트를 전기적으로 연결하기 위한 유전체막의 제거 공정을 생략하여 공정 단계를 단순화할 수 있는 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법이 개시된다.
Description
본 발명은 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법에 관한 것으로, 특히 플래시 메모리 셀과 동일한 구조로 이루어진 셀렉트 트랜지스터에서 저항이 큰 플로팅 게이트용 폴리실리콘층에 바이어스를 인가하는 경우 전압 감소(Voltage drop)에 의해 전기적 특성이 저하되는 것을 방지할 수 있는 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법에 관한 것이다.
적층(Stack) 구조의 난드형 플래시 메모리(NAND flash memory) 소자는 블록(Block) 단위로 동작을 하는데, 이때, 셀렉트 트랜지스터를 이용하여 블록을 구분하여 선택한다.
도 1은 일반적인 난드형 플래시 메모리 어레이의 레이 아웃도이다. 도 2는 도 1의 선A-A'에 따른 단면도이다. 도 3은 도 1의 선B-B'에 따른 단면도이다.
도 1 내지 도 3을 참조하면, 반도체 기판(101)의 소정영역에 소자 분리막(102)이 형성되어 서로 평행한 복수개의 활성 영역(ACT)이 정의된다. 반도체 기판(101) 상부에는 활성 영역(ACT)과 수직 방향으로 드레인 셀렉트 라인(Drain Select Line; DSL0, DSL1, ...), 제1 내지 제n 워드 라인(WL1 내지 WLn) 및 소오스 셀렉트 라인(SSL1, SSL2, ...)이 형성된다. 상기의 라인들은 터널 산화막(103), 플로팅 게이트(104), 유전체막(105) 및 콘트롤 게이트(106)의 적측 구조로 이루어지며, 콘트롤 게이트(106)는 폴리실리콘층 및 실리사이드층의 적층 구조로 이루어진다. 한편, 드레인 셀렉트 라인(DSL0, DSL1, ...), 제1 내지 제n 워드 라인(WL1 내지 WLn) 및 소오스 셀렉트 라인(SSL1, SSL2, ...) 사이의 활성 영역(ACT)에는 불순물 영역들(107d, 107 및 107s)이 형성된다. 여기서, 제1 워드 라인(WL1) 반대편의 드레인 셀렉트 라인(DSL1)의 가장 자리에 형성된 불순물 영역(107d)은 드레인 역할을 하고, 제n 워드 라인(WLn) 반대편의 소오스 선택 라인(SSL1)의 가장 자리에 형성된 불순물 영역(107s)은 소오스 역할을 한다. 한편, 드레인 선택 라인(DSL1) 및 활성 영역(ACT)이 교차하는 부분에는 드레인 선택 트랜지스터(Td)가 형성되고, 소오스 선택 라인(SSL1) 및 활성영역(ACT)이 교차하는 부분에는 접지 선택 트랜지스터(Ts)가 형성된다. 이와 마찬가지로, 제1 내지 제n 워드 라인(WL1 내지 WLn) 및 활성영역(ACT)이 교차하는 부분에는 플래시 메모리 셀(Cell1 내지 Celln)이 형성된다. 이때, 활성 영역(ACT)은 소자 분리막(102)에 의해 격리되어 있으나, 접지 선택 트랜지스터(Ts) 사이에서는 활성 영역(ACT)들을 접지 단자로 용이하게 연결시키기 위하여 접지 선택 트랜지스터(Ts) 사이의 활성 영역(ACT)들이 서로 연결(도면에서는 격리된 상태로 도시됨)되도록 활성 영역(ACT)을 형성할 수도 있다. 이로써, 반도체 기판(101) 상에는 활성 영역(ACT)에 직렬 연결된 스트링 선택 트랜지스터(Td), 복수개의 플래시 메모리 셀(Cell1 내지 Celln) 및 접지 선택 트랜지스터(Ts)로 구성된 블럭(B100)이 형성된다.
상기에서, 플래시 메모리 셀(Cell1 내지 Celln)의 플로팅 게이트(103)는 플로팅 게이트 격리(Floating Gate Isolation; FGI) 패턴에 의해 소자 분리 영역 상부에서 서로 격리된다. 하지만, 드레인 선택 라인(DSL0, DSL1, ...) 및 접지 선택 라인(SSL1, SSL2, ...)은, 도 3에서와 같이, 소자 분리(102) 상부에서도 격리되지 않고 모든 층(102 내지 106)이 연속적으로 연결된다.
이때, 드레인 선택 트랜지스터(Td)와 소오스 선택 트랜지스터(Ts)는 플래시 메모리 셀의 구조로 형성되기 때문에 정상적인 트랜지스터의 동작을 얻기 위해서는 셀렉트 라인(DSL 또는 SSL) 또는 플로팅 게이트로 고전압을 인가해야 하거나, 드레인 선택 라인(DSL0, DSL1, ...) 및 소오스 선택 라인(SSL1, SSL2, ...)에서 콘트롤 게이트(106) 및 플로팅 게이트(104) 사이의 유전체막(105)을 제거해야 한다.
이 경우 플로팅 게이트의 높은 저항으로 인하여 전압 강하(Voltage drop)가 심하게 발생되며, 소자의 집적도가 높아짐에 따라, 드레인 선택 라인(DSL0, DSL1, ...) 및 소오스 선택 라인(SSL1, SSL2, ...)에서 콘트롤 게이트(106) 및 플로팅 게이트(104) 사이의 유전체막(105)을 제거하기 위한 공정의 마진을 확보하기 어려워 전체 공정의 난이도가 높아지는 문제점이 발생된다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 플로팅 게이트, 유전체막 및 콘트롤 게이트의 적층 구조로 이루어진 셀렉트 라인에서 콘트롤 게이트의 가장 자리에 제1 돌출부가 형성되도록 콘트롤 게이트를 패터닝하고, 자기 정렬 식각 공정으로 플로팅 게이트를 형성하되, 한쪽 끝단이 제1 돌출부와 중첩되는 제2 돌출부가 플로팅 게이트의 가장 자리에 형성되도록 플로팅 게이트를 패터닝한 후 콘택 플러그와 금속 배선으로 제1 및 제2 돌출부를 전기적으로 연결하여 저항이 낮은 콘트롤 게이트와 플로팅 게이트에 전압이 같이 인가되도록 함으로써, 전압 강하(Voltage drop)가 발생되는 것을 최소화하여 전기적 특성을 향상시키고 플로팅 게이트와 콘트롤 게이트를 전기적으로 연결하기 위한 유전체막의 제거 공정을 생략하여 공정 단계를 단순화할 수 있는 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법은 소자 분리막이 형성된 반도체 기판 상에 터널 산화막 및 제1 폴리실리콘층을 순차적으로 형성한 후 비트 라인 방향으로 1차 패터닝하는 단계와, 전체 상부에 유전체막, 제2 폴리실리콘층 및 실리사이드층을 형성하는 단계와, 드레인 선택 라인 영역 사이의 소자 분리 영역 상부의 실리사이드층 및 제2 폴리실리콘층 가장자리에 제1 돌출부가 구비되도록 실리사이드층 및 제2 폴리실리콘층을 2차 패터닝하는 단계와, 드레인 선택 라인 영역 사이의 소자 분리 영역 상부의 제1 폴리실리콘층 가장자리에 한쪽 끝단이 제1 돌출부와 중첩되는 제2 돌출부가 구비되도록 유전체막 및 제1 폴리실리콘층을 3차 패터닝하여 드레인 셀렉트 라인을 형성하는 단계와, 전체 상부에 층간 절연막을 형성한 후 제1 및 제2 돌출부가 개방되는 콘택홀을 형성하는 단계와, 콘택홀을 전도성 물질로 매립하여 콘택 플러그를 형성하고, 층간 절연막 상부에는 제1 및 제2 돌출부 상에 형성된 콘택 플러그를 연결하는 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기에서, 2차 패터닝 공정 시 셀 영역에서는 워드 라인을 형성하기 위하여 실리사이드층 및 제2 폴리실리콘층의 패터닝이 이루어지는 것을 특징으로 한다.
3차 패터닝 공정은 제1 폴리실리콘층의 가장자리에 제2 돌출부가 구비되도록 제2 돌출부 상에 식각 마스크를 형성한 상태에서 실시되는 것을 특징으로 하며, 3차 패터닝 공정 시 셀 영역에서는 워드 라인을 형성하기 위하여 자기 정렬 식각이 진행되어 유전체막 및 제1 폴리실리콘층의 패터닝이 이루어지는 것을 특징으로 한다.
제 1 항에 있어서, 3차 패터닝을 실시한 후 층간 절연막을 형성하기 전에, 드레인 셀렉트 라인의 측벽에 절연막 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 한다.
콘택홀 및 콘택 플러그 형성 시 셀 영역의 활성 영역에도 비트 라인과 활성 영역을 연결하기 위한 콘택홀 및 콘택 플러그가 형성되는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법은 소자 분리막이 형성된 반도체 기판 상에 터널 산화막 및 제1 폴리실리콘층을 순차적으로 형성한 후 비트 라인 방향으로 1차 패터닝하는 단계와, 전체 상부에 유전체막, 제2 폴리실리콘층 및 실리사이드층을 형성하는 단계와, 콘트롤 게이트 마스크를 이용한 식각 공정으로 실리사이드층 및 제2 폴리실리콘층을 2차 패터닝하는 단계와, 전체 상부에 층간 절연막을 형성한 후 제1 및 제2 폴리실리콘층의 소정 영역이 각각 개방되는 콘택홀을 형성하는 단계와, 콘택홀을 전도성 물질로 매립하여 콘택 플러그를 형성하고, 층간 절연막 상부에는 제1 및 제2 돌출부 상에 형성된 콘택 플러그를 연결하는 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기에서, 2차 패터닝 공정 시 셀 영역에서는 워드 라인을 형성하기 위하여 실리사이드층 및 제2 폴리실리콘층의 패터닝이 이루어지는 것을 특징으로 한다.
2차 패터닝을 실시하고 층간 절연막을 형성하기 전에, 자기 정렬 식각 공정으로 셀 영역의 유전체막 및 제1 폴리실리콘층을 3차 패터닝하는 단계를 더 포함하는 것을 특징으로 하며, 소오스 셀렉트 라인의 측벽에 절연막 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 한다.
콘택홀 및 콘택 플러그 형성 시 셀 영역의 활성 영역에도 비트 라인과 활성 영역을 연결하기 위한 콘택홀 및 콘택 플러그가 형성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 한편, 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 4는 본 발명에 따른 난드형 플래시 메모리 어레이의 레이 아웃도이다.
도 4를 참조하면, 본 발명에 따른 난드형 플래시 메모리 블록(B400)은 활성 영역(ACT)과 수직 방향으로 형성된 드레인 셀렉트 라인(Drain Select Line; DSL0, DSL1, ...), 제1 내지 제n 워드 라인(WL1 내지 WLn) 및 소오스 셀렉트 라인(SSL1, SSL2, ...)과, 드레인 셀렉트 라인(DSL0, DSL1, ...), 제1 내지 제n 워드 라인(WL1 내지 WLn) 및 소오스 셀렉트 라인(SSL1, SSL2, ...) 사이의 활성 영역(ACT)에 형성된 불순물 영역들과, 드레인 선택 라인(DSL1) 및 활성 영역(ACT)이 교차하는 부분에 형성된 드레인 선택 트랜지스터(Td)와, 소오스 선택 라인(SSL1) 및 활성영역(ACT)이 교차하는 부분에 형성된 접지 선택 트랜지스터(Ts)와, 제1 내지 제n 워드 라인(WL1 내지 WLn) 및 활성영역(ACT)이 교차하는 부분에 형성된 플래시 메모리 셀(Cell1 내지 Celln)로 이루어진다.
이때, 드레인 셀렉트 라인(DSL0, DSL1, ...)에서 제1 및 제2 콘택 플러그(410a 및 410b)와 금속 배선(411)에 의해 드레인 셀렉트 라인(DSL0, DSL1, ...)의 콘트롤 게이트와 플로팅 게이트가 전기적으로 연결된다.
좀 더 상세하게 설명하면, 플로팅 게이트, 유전체막 및 콘트롤 게이트의 적층 구조로 이루어진 드레인 셀렉트 라인(DSL0, DSL1, ...)에서 콘트롤 게이트의 가장 자리에 제1 돌출부(400a)가 형성되도록 콘트롤 게이트를 패터닝하고, 자기 정렬 식각 공정으로 플로팅 게이트를 형성하되, 한쪽 끝단이 제1 돌출부(400a)와 중첩되는 제2 돌출부(400b)가 플로팅 게이트의 가장 자리에 형성되도록 플로팅 게이트를 패터닝한 후 콘택 플러그(410a 및 410b)와 금속 배선(411)으로 제1 및 제2 돌출부(400a 및 400b)를 전기적으로 연결하여 드레인 셀렉트 라인(DSL0, DSL1, ...)으로 인가된 전압이 저항이 낮은 콘트롤 게이트와 저항이 높은 플로팅 게이트에 동시에 인가되도록 한다.
이하, 도 5a 내지 도 5f 및 도 6a 내지 도 6g를 참조하여, 본 발명에 따른 셀렉트 라인의 형성 방법을 설명하기로 한다.
도 5a 내지 도 5f는 도 4의 선C-C'에 따른 단면도이다. 도 6a 내지 도 6f는 도 4의 선D-D'에 따른 단면도이다.
도 4, 도 5a 및 도 6a를 참조하면, 반도체 기판(401)의 소정 분리 영역에 소자 분리막(402)을 형성하여 소자가 형성될 활성 영역(ACT)을 정의한다.
도 4, 도 5b 및 도 6b를 참조하면, 전체 상부에 터널 산화막(403) 및 플로팅 게이트용 제1 폴리실리콘층(404)을 순차적으로 형성한다. 이후, 도면에는 나타나지 않지만, 플로팅 게이트를 형성하기 위한 1차 패터닝 공정으로 제1 폴리실리콘층(404) 및 터널 산화막(403)이 소자 분리막(402) 상부에서 격리되도록 워드 라인과 수직 방향으로 제1 폴리실리콘층(404) 및 터널 산화막(403)을 패터닝한다.
도 4, 도 5c 및 도6c를 참조하면, 전체 상부에 유전체막(405), 콘트롤 게이트용 제2 폴리실리콘층(406) 및 실리사이드층(407)을 순차적으로 형성한다.
도 4, 도 5d 및 도 6d를 참조하면, 콘트롤 게이트 마스크를 이용한 식각 공정으로 실리사이드층(407) 및 제2 폴리실리콘층(406)을 패터닝한다. 이때, 두개의 드레인 선택 라인(DSL0 및 DSL1) 사이의 소자 분리 영역 상부의 실리사이드층(407) 및 제2 폴리실리콘층(406) 가장자리에 제1 돌출부(400a)가 형성되도록 실리사이드층(407) 및 제2 폴리실리콘층(406)을 패터닝한다. 또한, 식각 공정으로 실시하기 전에, 패터닝 특성을 향상시키기 위하여 실리사이드층(407) 상부에 하드 마스크(도시되지 않음) 및 반사 방지막(도시되지 않음)을 형성한 후 식각 공정을 실시한다.
한편, 실리사이드층(407) 및 제2 폴리실리콘층(406)은 유전체막(405)을 식각 정지층으로 이용하는 식각 공정에 의해 패터닝되는데, 실리사이드층(407) 및 제2 폴리실리콘층(406)을 패터닝한 후에 유전체막(405)을 추가로 패터닝할 수도 있다.
도 4, 도 5e 및 도 6e를 참조하면, 자기 정렬 식각(Self-Aligned Etch; SAE) 공정으로 하부의 유전체막(405) 및 제1 폴리실리콘층(404)을 패터닝한다. 이때, 두개의 드레인 선택 라인(DSL0 및 DSL1) 사이의 소자 분리 영역 상부의 제1 폴리실리콘층(404) 가장자리에 한쪽 끝단이 제1 돌출부(400a)와 중첩되는 제2 돌출부(400b)가 형성되도록 식각 마스크(도시되지 않음)를 형성한 후 유전체막(405) 및 제1 폴리실리콘층(404)을 패터닝한다.
이로써, 실리사이드층(407) 및 제2 폴리실리콘층(406)의 가장자리에는 제1 돌출부(400a)가 형성되고, 제1 폴리실리콘층(404) 가장자리에는 한쪽 끝단이 제1 돌출부(400a)와 중첩되는 제2 돌출부(400b)가 형성된 드레인 셀렉트 라인(DSL0, DLS1, ...)이 형성되며, 드레인 셀렉트 라인(DSL0, DLS1, ...)과 활성 영역(ACT)이 중첩되는 영역에는 드레인 셀렉트 트랜지스터(Td)가 제조된다. 한편, 셀 영역에서는 터널 산화막, 제1 폴리실리콘층으로 이루어진 플로팅 게이트, 유전체막, 제2 폴리실리콘층 및 실리사이드층으로 이루어진 콘트롤 게이트가 적층된 워드 라인(WL1 내지 WLn)이 형성되면서, 워드 라인(WL1 내지 WLn)과 활성 영역(ACT)이 중첩되는 영역에는 플래시 메모리 셀(Cell1 내지 Celln)이 제조된다.
이후, 도면에는 도시되어 있지 않지만, 이온 주입 공정을 실시하여 드레인 셀렉트 라인(DSL0, DLS1, ...), 워드 라인(WL1 내지 WLn) 및 소오스 셀렉트 라인(SSL1, SLS2, ...) 사이의 활성 영역(ACT)에 불순물 영역을 형성한다. 불순물 영역은 드레인 셀렉트 트랜지스터(Td)의 드레인이나 소오스 셀렉트 트랜지스터(Ts)의 소오스 역할을 한다.
도 4, 도 5f 및 도 6f를 참조하면, 각 워드 라인(DSL0, DSL1, ... , WL1 내지 WLn, SSL1, SSL2, ...)의 측벽에 절연막 스페이서(408)를 형성한 후 전체 상부에 층간 절연막(409)을 형성한다. 이후, 활성 영역의 소정 부분과 제1 및 제2 돌출부(400a 및 400b)가 개방되는 콘택홀을 형성한다. 활성 영역의 소정 부분이 개방되는 콘택홀(도면에서는 도시되지 않음)은 활성 영역(ACT)과 비트 라인(도시되지 않음)을 전기적으로 연결하기 위하여 형성되며, 제1 및 제2 돌출부(400a 및 400b)가 개방되는 콘택홀은 제1 및 제2 돌출부(400a 및 400b)를 전기적으로 연결하기 위하여 형성된다.
콘택홀이 형성되면, 콘택홀을 전도성 물질로 매립하여 콘택 플러그(410a 및 410b)를 형성한다. 이후, 층간 절연막(409) 상부에 비트 라인(편의상 도시되지 않음)을 형성하기 위하여 금속층 형성 공정 및 패터닝 공정을 실시하는 과정에서, 제1 돌출부(400a) 상부에 형성된 제1 콘택 플러그(410a)와 제2 돌출부(400b) 상부에 형성된 제2 콘택 플러그(410b)가 전기적으로 연결되도록 제1 및 제2 콘택 플러그(410a 및 410b)를 연결하는 금속 배선(411)을 함께 형성한다.
이로써, 실리사이드층(407) 및 제2 폴리실리콘층(406)의 제1 돌출부(400a)와 제1 폴리실리콘층(404)의 제2 돌출부(400b)가 제1 및 제2 콘택 플러그(410a 및 410b) 및 금속 배선(411)을 통해 전기적으로 연결된다. 즉, 드레인 선택 라인(DSL0, DSL1, ...)의 콘트롤 게이트와 플로팅 게이트가 제1 및 제2 돌출부(400a 및 400b), 제1 및 제2 콘택 플러그(410a 및 410b) 및 금속 배선(411)을 통해 전기적으로 연결된다. 이로써, 드레인 셀렉트 라인(DSL0, DSL1, ...)으로 인가된 전압이 저항이 낮은 콘트롤 게이트와 저항이 높은 플로팅 게이트에 동시에 인가되어 전압 강하(Voltage drop)가 발생되는 것을 최소화하면서 드레인 셀렉트 트랜지스터(Td)가 정상적으로 동작될 수 있도록 한다.
한편, 도면에는 도시되어 있지 않지만, 상기의 드레인 셀렉트 라인(DSL0, DSL1, ...)을 형성하는 방법을 이용하여 소오스 셀렉트 라인(SSL1, SSL2, ...)을 형성할 수도 있다. 이때, 드레인 셀렉트 라인(DSL0, DSL1, ...)의 경우에는 서로 독립적으로 동작해야 하므로, 플로팅 게이트인 제1 폴리실리콘층이 서로 격리되어야 한다. 하지만, 소오스 셀렉트 라인(SSL1, SSL2, ...)의 경우에는 동시에 함께 동작해도 무방하므로, 소오스 셀렉트 라인(SSL1 및 SSL2)의 플로팅 게이트 가장 자리에 돌출부가 구비되도록 플로팅 게이트를 형성하지 않고, 인접한 소오스 셀렉트 라인(SSL1 및 SSL2)의 플로팅 게이트가 서로 연결되도록 소오스 셀렉트 라인(SSL1 및 SSL2)을 형성할 수도 있다. 또한, 소오스 셀렉트 라인(SSL1 및 SSL2)의 콘트롤 게이트에도 돌출부를 형성하지 않고 소오스 셀렉트 라인(SSL1 및 SSL2) 사이에 잔류하는 콘트롤 게이트와 플로팅 게이트 상부에 각각 콘택 플러그를 형성한 후 금속 배선을 형성하여 콘트롤 게이트와 플로팅 게이트를 전기적으로 연결할 수도 있으며, 아예 콘트롤 게이트가 서로 연결되도록 형성할 수도 있다.
상술한 바와 같이, 본 발명은 셀렉트 라인의 플로팅 게이트 및 콘트롤 게이트에 각각 돌출부를 형성하고, 콘택 플러그와 금속 배선으로 돌출부를 연결하여 저항이 큰 플로팅 게이트 및 저항이 낮은 콘트롤 게이트를 전기적으로 연결함으로써, 셀렉트 라인에 인가되는 전압이 콘트롤 게이트와 플로팅 게이트에 같이 인가되어 전압 강하(Voltage drop)량이 줄어들고 플로팅 게이트와 콘트롤 게이트를 전기적으로 연결하기 위한 유전체막의 제거 공정이 생략되어, 소자의 전기적 특성을 향상시키고 공정 단계를 단순화할 수 있다.
도 1은 일반적인 난드형 플래시 메모리 어레이의 레이 아웃도이다.
도 2는 도 1의 선A-A'에 따른 단면도이다.
도 3은 도 1의 선B-B'에 따른 단면도이다.
도 4는 본 발명에 따른 난드형 플래시 메모리 어레이의 레이 아웃도이다.
도 5a 내지 도 5f는 도 4의 선C-C'에 따른 단면도이다.
도 6a 내지 도 6f는 도 4의 선D-D'에 따른 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
ACT : 활성 영역 B100, B400 : 블록
DSL0, DSL1 : 드레인 셀렉트 라인 Td : 드레인 셀렉트 트랜지스터
SSL1, SSL2 : 소오스 셀렉트 라인 Ts : 소오스 셀렉트 트랜지스터
WL1 내지 WLn : 워드 라인 Cell1 내지 Celln : 플래시 메모리 셀
FGI : 플로팅 게이트 격리 패턴 101, 401 : 반도체 기판
102, 402 : 소자 분리막 103, 403 : 터널 산화막
104 : 플로팅 게이트 105, 405 : 유전체막
106 : 콘트롤 게이트 107 : 불순물 영역
107d : 드레인 107s : 소오스
404 : 제1 폴리실리콘층 400b : 제1 폴리실리콘층의 돌출부
406 : 제2 폴리실리콘층 407 : 실리사이드층
400a : 실리사이드층 및 제2 폴리실리콘층의 돌출부
408 : 절연막 스페이서 409 : 층간 절연막
410a, 410b : 콘택 플러그 411 : 금속 배선
Claims (11)
- 소자 분리막이 형성된 반도체 기판 상에 터널 산화막 및 제1 폴리실리콘층을 순차적으로 형성한 후 비트 라인 방향으로 1차 패터닝하는 단계;전체 상부에 유전체막, 제2 폴리실리콘층 및 실리사이드층을 형성하는 단계;드레인 선택 라인 영역 사이의 상기 소자 분리 영역 상부의 상기 실리사이드층 및 상기 제2 폴리실리콘층 가장자리에 제1 돌출부가 구비되도록 상기 실리사이드층 및 상기 제2 폴리실리콘층을 2차 패터닝하는 단계;상기 드레인 선택 라인 영역 사이의 소자 분리 영역 상부의 상기 제1 폴리실리콘층 가장자리에 한쪽 끝단이 상기 제1 돌출부와 중첩되는 제2 돌출부가 구비되도록 상기 유전체막 및 상기 제1 폴리실리콘층을 3차 패터닝하여 드레인 셀렉트 라인을 형성하는 단계;전체 상부에 층간 절연막을 형성한 후 상기 제1 및 제2 돌출부가 개방되는 콘택홀을 형성하는 단계;상기 콘택홀을 전도성 물질로 매립하여 콘택 플러그를 형성하고, 상기 층간 절연막 상부에는 상기 제1 및 제2 돌출부 상에 형성된 콘택 플러그를 연결하는 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법.
- 제 1 항에 있어서,상기 2차 패터닝 공정 시 셀 영역에서는 워드 라인을 형성하기 위하여 실리사이드층 및 제2 폴리실리콘층의 패터닝이 이루어지는 것을 특징으로 하는 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법.
- 제 1 항에 있어서,상기 3차 패터닝 공정은 상기 제1 폴리실리콘층의 가장자리에 상기 제2 돌출부가 구비되도록 상기 제2 돌출부 상에 식각 마스크를 형성한 상태에서 실시되는 것을 특징으로 하는 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법.
- 제 1 항 또는 제 3 항에 있어서,상기 3차 패터닝 공정 시 셀 영역에서는 워드 라인을 형성하기 위하여 자기 정렬 식각이 진행되어 유전체막 및 제1 폴리실리콘층의 패터닝이 이루어지는 것을 특징으로 하는 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법.
- 제 1 항에 있어서, 상기 3차 패터닝을 실시한 후 상기 층간 절연막을 형성하기 전에,상기 드레인 셀렉트 라인의 측벽에 절연막 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법.
- 제 1 항에 있어서,상기 콘택홀 및 상기 콘택 플러그 형성 시 셀 영역의 활성 영역에도 비트 라인과 상기 활성 영역을 연결하기 위한 콘택홀 및 콘택 플러그가 형성되는 것을 특징으로 하는 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법.
- 소자 분리막이 형성된 반도체 기판 상에 터널 산화막 및 제1 폴리실리콘층을 순차적으로 형성한 후 비트 라인 방향으로 1차 패터닝하는 단계;전체 상부에 유전체막, 제2 폴리실리콘층 및 실리사이드층을 형성하는 단계;콘트롤 게이트 마스크를 이용한 식각 공정으로 상기 실리사이드층 및 상기 제2 폴리실리콘층을 2차 패터닝하는 단계;전체 상부에 층간 절연막을 형성한 후 상기 제1 및 제2 폴리실리콘층의 소정 영역이 각각 개방되는 콘택홀을 형성하는 단계;상기 콘택홀을 전도성 물질로 매립하여 콘택 플러그를 형성하고, 상기 층간 절연막 상부에는 상기 제1 및 제2 돌출부 상에 형성된 콘택 플러그를 연결하는 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법.
- 제 7 항에 있어서,상기 2차 패터닝 공정 시 셀 영역에서는 워드 라인을 형성하기 위하여 실리사이드층 및 제2 폴리실리콘층의 패터닝이 이루어지는 것을 특징으로 하는 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법.
- 제 7 항 또는 제 8 항에 있어서, 상기 2차 패터닝을 실시하고 상기 층간 절연막을 형성하기 전에,자기 정렬 식각 공정으로 셀 영역의 유전체막 및 제1 폴리실리콘층을 3차 패터닝하는 단계를 더 포함하는 것을 특징으로 하는 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법.
- 제 7 항에 있어서, 상기 2차 패터닝을 실시한 후 상기 층간 절연막을 형성하기 전에,상기 소오스 셀렉트 라인의 측벽에 절연막 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법.
- 제 7 항에 있어서,상기 콘택홀 및 상기 콘택 플러그 형성 시 셀 영역의 활성 영역에도 비트 라인과 상기 활성 영역을 연결하기 위한 콘택홀 및 콘택 플러그가 형성되는 것을 특징으로 하는 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0040466A KR100483588B1 (ko) | 2002-07-11 | 2002-07-11 | 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법 |
| TW092117971A TWI239076B (en) | 2002-07-11 | 2003-07-01 | Method of forming a select line in a NAND type flash memory device |
| JP2003191714A JP4443152B2 (ja) | 2002-07-11 | 2003-07-04 | Ｎａｎｄ型フラッシュメモリ素子のセレクトライン形成方法 |
| US10/616,715 US6777294B2 (en) | 2002-07-11 | 2003-07-10 | Method of forming a select line in a NAND type flash memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0040466A KR100483588B1 (ko) | 2002-07-11 | 2002-07-11 | 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040007867A KR20040007867A (ko) | 2004-01-28 |
| KR100483588B1 true KR100483588B1 (ko) | 2005-04-18 |
Family
ID=30439299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0040466A Expired - Fee Related KR100483588B1 (ko) | 2002-07-11 | 2002-07-11 | 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6777294B2 (ko) |
| JP (1) | JP4443152B2 (ko) |
| KR (1) | KR100483588B1 (ko) |
| TW (1) | TWI239076B (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100437466B1 (ko) * | 2001-12-27 | 2004-06-23 | 삼성전자주식회사 | 비휘발성 메모리소자 및 그 제조방법 |
| ES2336913T3 (es) * | 2003-08-08 | 2010-04-19 | Biovail Laboratories International Srl | Comprimido de liberacion modificada de hidrocloruro de bupropion. |
| KR100538075B1 (ko) * | 2003-09-01 | 2005-12-20 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
| US6861697B1 (en) * | 2004-03-10 | 2005-03-01 | Micron Technology, Inc. | Interconnecting conductive layers of memory devices |
| US6951790B1 (en) * | 2004-03-24 | 2005-10-04 | Micron Technology, Inc. | Method of forming select lines for NAND memory devices |
| KR100635924B1 (ko) | 2004-11-17 | 2006-10-18 | 삼성전자주식회사 | 플래시 메모리 장치의 동작 방법 |
| KR100624962B1 (ko) * | 2005-07-04 | 2006-09-15 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| KR100798267B1 (ko) * | 2006-09-22 | 2008-01-24 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자 및 그 제조 방법 |
| JP2009010011A (ja) * | 2007-06-26 | 2009-01-15 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2015060895A (ja) * | 2013-09-17 | 2015-03-30 | 株式会社東芝 | 半導体装置 |
| US9911665B2 (en) * | 2014-12-30 | 2018-03-06 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits, methods of forming the same, and methods of determining gate dielectric layer electrical thickness in integrated circuits |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10209405A (ja) * | 1996-11-20 | 1998-08-07 | Sony Corp | 半導体不揮発性記憶装置 |
| JP2000269465A (ja) * | 1999-03-12 | 2000-09-29 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置 |
| KR20010081246A (ko) * | 2000-02-11 | 2001-08-29 | 윤종용 | 플래쉬 메모리 장치 및 그 형성 방법 |
| KR20020065113A (ko) * | 2001-02-05 | 2002-08-13 | 삼성전자 주식회사 | 낸드형 플레시 메모리 제조방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3540579B2 (ja) * | 1997-11-07 | 2004-07-07 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| JP3279263B2 (ja) * | 1998-09-04 | 2002-04-30 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
| JP3175705B2 (ja) * | 1998-09-18 | 2001-06-11 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
| FR2803096B1 (fr) * | 1999-12-28 | 2002-04-12 | St Microelectronics Sa | Circuit integre comprenant des transistors haute tension et logiques et des cellules eprom |
| KR100373855B1 (ko) * | 2001-01-20 | 2003-02-26 | 삼성전자주식회사 | 낸드형 플래시 메모리 장치 및 그 형성방법 |
-
2002
- 2002-07-11 KR KR10-2002-0040466A patent/KR100483588B1/ko not_active Expired - Fee Related
-
2003
- 2003-07-01 TW TW092117971A patent/TWI239076B/zh not_active IP Right Cessation
- 2003-07-04 JP JP2003191714A patent/JP4443152B2/ja not_active Expired - Fee Related
- 2003-07-10 US US10/616,715 patent/US6777294B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10209405A (ja) * | 1996-11-20 | 1998-08-07 | Sony Corp | 半導体不揮発性記憶装置 |
| JP2000269465A (ja) * | 1999-03-12 | 2000-09-29 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置 |
| KR20010081246A (ko) * | 2000-02-11 | 2001-08-29 | 윤종용 | 플래쉬 메모리 장치 및 그 형성 방법 |
| KR20020065113A (ko) * | 2001-02-05 | 2002-08-13 | 삼성전자 주식회사 | 낸드형 플레시 메모리 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4443152B2 (ja) | 2010-03-31 |
| TWI239076B (en) | 2005-09-01 |
| US6777294B2 (en) | 2004-08-17 |
| JP2004048007A (ja) | 2004-02-12 |
| TW200416963A (en) | 2004-09-01 |
| KR20040007867A (ko) | 2004-01-28 |
| US20040014286A1 (en) | 2004-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100323140B1 (ko) | 낸드형 플래쉬 메모리소자 및 그 제조방법 | |
| KR100399363B1 (ko) | 반도체 장치 및 그 형성 방법 | |
| US6380032B1 (en) | Flash memory device and method of making same | |
| KR100487560B1 (ko) | 선택 트랜지스터를 갖는 이이피롬 및 그 제조방법 | |
| US8193058B2 (en) | Method of manufacturing semiconductor device | |
| US20060231822A1 (en) | Flash memory devices and methods of fabricating the same | |
| KR20040086702A (ko) | 낸드 플래시 메모리 소자의 제조 방법 | |
| KR100629357B1 (ko) | 퓨즈 및 부하저항을 갖는 낸드 플래시메모리소자 형성방법 | |
| KR101022666B1 (ko) | 메모리 소자 및 그 제조 방법 | |
| KR100483588B1 (ko) | 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법 | |
| KR20000073972A (ko) | 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된 플래쉬 메모리 소자 | |
| US20070196983A1 (en) | Method of manufacturing non-volatile memory device | |
| US20050230738A1 (en) | NAND type flash memory device, and method for manufacturing the same | |
| KR20090074332A (ko) | 반도체 소자의 제조 방법 | |
| KR100475092B1 (ko) | 제조 공정이 간단한 이이피롬(ｅｅｐｒｏｍ) 소자 및 그제조 방법 | |
| KR100289814B1 (ko) | 비휘발성메모리장치및그제조방법 | |
| KR100671615B1 (ko) | 낸드 플래쉬 메모리 소자의 제조 방법 | |
| KR100645197B1 (ko) | Ｎａｎｄ형 플래쉬 메모리 소자의 제조 방법 | |
| KR100528470B1 (ko) | 플래시 기억 소자 및 그 제조방법 | |
| KR100469334B1 (ko) | 마스크 롬 및 그 제조 방법 | |
| KR20080022950A (ko) | 반도체 메모리 소자 및 그것의 제조 방법 | |
| JP2008192890A (ja) | 半導体装置およびその製造方法 | |
| KR20060054576A (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| KR19980026196A (ko) | 불휘발성 반도체 메모리 장치 및 그 제조방법법 | |
| KR20020013193A (ko) | 플레시 메모리 장치의 공통 소오스 라인 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20020711 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20030619 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20020711 Comment text: Patent Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20050331 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20050407 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20050408 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20080320 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090327 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100325 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110325 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120323 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130325 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130325 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140324 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140324 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160321 Year of fee payment: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160321 Start annual number: 12 End annual number: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170323 Year of fee payment: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170323 Start annual number: 13 End annual number: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20180326 Year of fee payment: 14 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180326 Start annual number: 14 End annual number: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20190325 Year of fee payment: 15 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190325 Start annual number: 15 End annual number: 15 |
|
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20210118 |