[go: up one dir, main page]

KR100458571B1 - 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 - Google Patents

플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 Download PDF

Info

Publication number
KR100458571B1
KR100458571B1 KR10-2002-0037897A KR20020037897A KR100458571B1 KR 100458571 B1 KR100458571 B1 KR 100458571B1 KR 20020037897 A KR20020037897 A KR 20020037897A KR 100458571 B1 KR100458571 B1 KR 100458571B1
Authority
KR
South Korea
Prior art keywords
switching elements
voltage
panel capacitor
panel
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2002-0037897A
Other languages
English (en)
Other versions
KR20040003245A (ko
Inventor
이준영
최학기
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2002-0037897A priority Critical patent/KR100458571B1/ko
Priority to JP2003171281A priority patent/JP2004038158A/ja
Priority to US10/610,873 priority patent/US7193586B2/en
Publication of KR20040003245A publication Critical patent/KR20040003245A/ko
Application granted granted Critical
Publication of KR100458571B1 publication Critical patent/KR100458571B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

플라즈마 디스플레이 패널에서, 제1 및 제2 스위칭 소자가 전원(Vs)과 패널 캐패시터의 일단 사이에 직렬로 연결되고, 제3 및 제4 스위칭 소자가 패널 캐패시터의 일단과 전원(-Vs) 사이에 직렬로 연결된다. 패널 캐패시터의 일단이 -Vs 전압으로 실질적으로 고정된 상태에서 제1 및 제2 스위칭 소자의 접점과 접지단 사이를 전기적으로 연결하고, 패널 캐패시터의 일단이 Vs 전압으로 실질적으로 고정된 상태에서 제3 및 제4 스위칭 소자의 접점과 접지단 사이를 전기적으로 연결한다. 이와 같이 하면, 패널 캐패시터의 일단에 -Vs 전압이 인가되는 동안 제1 및 제2 스위칭 소자의 내압을 Vs로 클램핑할 수 있으며, 마찬가지로 패널 캐패시터의 일단에 Vs 전압이 인가되는 동안 제3 및 제4 스위칭 소자의 내압을 Vs로 클램핑할 수 있다.

Description

플라즈마 디스플레이 패널의 구동 장치 및 구동 방법{DRIVING APPARATUS AND METHOD OF PLASM DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널(plasma display panel, PDP)의 구동 장치와 구동 방법에 관한 것이다.
최근 액정 표시 장치(liquid crystal display, LCD), 전계 방출 표시 장치(field emission display, FED), 플라즈마 디스플레이 패널 등의 평면 표시 장치가 활발히 개발되고 있다. 이들 평면 표시 장치 중에서 플라즈마 디스플레이 패널은 다른 평면 표시 장치에 비해 휘도 및 발광효율이 높으며 시야각이 넓다는 장점이 있다. 따라서, 플라즈마 디스플레이 패널이 40인치 이상의 대형 표시 장치에서 종래의 음극선관(cathode ray tube, CRT)을 대체할 표시 장치로서 각광받고 있다.
플라즈마 디스플레이 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 디스플레이 패널은 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형(DC형)과 교류형(AC형)으로 구분된다.
직류형 플라즈마 디스플레이 패널은 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전 공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 플라즈마 디스플레이 패널에서는 전극을 유전체층이 덮고 있어 자연스러운 캐패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.
일반적으로 교류형 플라즈마 디스플레이 패널의 구동 방법은 리셋(초기화)기간, 기록(어드레싱) 기간, 유지 방전 기간, 소거 기간으로 구성된다.
리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 기록 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 방전 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간으로, 유지 방전 기간이 되면 주사 전극(이하 "Y 전극"이라 함)과 유지 전극(이하 "X 전극"이라 함)에 서스테인 펄스가 교대로 인가되어 유지 방전이 행하여져 영상이 표시된다. 소거 기간은 셀의 벽전하를 감소시켜 유지 방전을 종료시키는 기간이다.
교류형 플라즈마 디스플레이 패널은 그 유지 방전을 위한 Y 전극 및 X 전극이 용량성 부하로 작용하기 때문에 주사 전극 및 유지 전극에 대한 캐패시턴스가 존재하는데, 아래에서는 이를 패널 캐패시터(Cp)라 한다.
이하, 종래의 교류형 플라즈마 디스플레이 패널의 구동 회로와 그 구동 방법에 대하여 설명한다.
도 1 및 도 2는 종래의 구동 회로와 그 동작 파형을 나타내는 도면이다.
도 1에 도시한 바와 같이, Kishi 등에 의해 제안된 서스테인 펄스를 생성하는 구동 회로(일본특허 제3201603호)는 Y 전극 구동부(11), X 전극 구동부(12), Y 전극 전원부(13) 및 X 전극 전원부(14)를 포함한다. X 전극 구동부 및 전원부(12, 14)는 Y 전극 구동부(11) 및 전원부(13)와 동일한 구성으로 되어 있으므로, X 전극 구동부 및 전원부(12, 14)의 구조와 동작에 대해서는 설명을 생략하고, 아래에서는Y 전극 구동부 및 전원부(11, 13)에 대해서만 설명한다.
Y 전극 전원부(13)는 캐패시터(C1)와 3개의 스위칭 소자(SW1, SW2, SW3)를 포함하며, Y 전극 구동부(11)는 2개의 스위칭 소자(SW4, SW5)를 포함한다. Y 전극 전원부(13) 내의 스위칭 소자(SW1, SW2)는 전원(Vs)과 접지 전압(GND) 사이에 직렬로 연결된다. 스위칭 소자(SW1, SW2)의 접점에는 캐패시터(C1)의 일단이 연결되며, 이 캐패시터(C1)의 타단과 접지 전압 사이에는 스위칭 소자(SW3)가 연결되어 있다.
Y 전극 구동부(11)의 스위칭 소자(SW4, SW5)는 Y 전극 전원부(13)의 캐패시터(C1)의 양단에 직렬로 연결되며, 그 접점에는 패널 캐패시터(Cp)가 연결되어 있다.
이때, 도 2에 도시한 바와 같이 스위칭 소자(SW1, SW3, SW2')가 도통되고 스위칭 소자(SW2, SW4, SW5)가 차단된 후 스위칭 소자(SW4, SW4')가 도통되면, Y 전극 전압(Vy)은 Vs로 상승하고 캐패시터(C1)에는 Vs의 전압이 충전된다.
다음에, 스위칭 소자(SW4)가 차단되고 스위칭 소자(SW5)가 도통되면 Y 전극 전압(Vy)은 접지 전압까지 하강한다. 이후, 스위칭 소자(SW1, SW3, SW4)가 차단되고 스위칭 소자(SW2, SW5)가 도통되면, 캐패시터(C1)에 충전되어 있는 Vs 전압에 의해 Y 전극 전압(Vy)은 -Vs로 하강한다. 그리고 다음의 타이밍에서 스위칭 소자(SW5)가 차단되고 스위칭 소자(SW4)가 도통되면, Y 전극 전압(Vy)은 접지 전압(0V)까지 상승한다.
이와 같이 구동함으로써 Y 전극에 양의 전압(+Vs)과 음의 전압(-Vs)을 교대로 인가할 수 있으며, 마찬가지로 X 전극에도 양의 전압(+Vs)과 음의 전압(-Vs)을 교대로 인가할 수 있다. 이 때, X 전극 및 Y 전극의 각각에 인가하는 전압(±Vs)은 서로 위상이 반전되도록 인가한다. 이와 같이 -Vs와 Vs 사이를 스윙하는 서스테인 펄스를 생성함으로써, X 전극과 Y 전극간의 전위차를 유지 방전 전압(2Vs)으로 할 수 있다.
이러한 회로에서 사용되는 각 소자의 내압은 Vs로 하면 되므로 내압이 작은 소자를 사용할 수 있다. 그러나, 이러한 구동 회로는 -Vs에서 Vs로 스윙하는 펄스를 사용하는 플라즈마 디스플레이 패널에서만 사용할 수 있다는 문제점이 있다.
그리고 이러한 회로에서는 음의 전압에 이용되는 전압을 저장하기 위한 캐패시터의 용량이 커야 하므로, 이러한 캐패시터에 의해 초기 기동시 상당한 양의 돌입 전류가 흐른다는 문제점이 있다.
이러한 문제점을 해결하기 위하여 본 발명은 초기 기동시 흐르는 돌입 전류를 방지하고 저내압 스위칭 소자를 사용하는 것을 기술적 과제로 한다.
도 1은 종래 기술에 따른 구동 회로를 나타내는 도면이다.
도 2는 종래 기술에 따른 구동 회로의 동작 타이밍을 나타내는 도면이다.
도 3은 본 발명에 따른 플라즈마 디스플레이 패널을 나타내는 도면이다.
도 4 및 도 7은 각각 본 발명의 제1 및 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동 회로를 나타내는 도면이다.
도 5a 및 도 5b는 본 발명의 제1 실시예에 따른 구동 회로에서 각 모드의 전류 경로를 나타내는 도면이다.
도 6 및 9는 각각 본 발명의 제1 및 제2 실시예에 따른 구동 회로의 동작 타이밍을 나타내는 도면이다.
도 8a 내지 도 8h는 본 발명의 제2 실시예에 따른 구동 회로에서 각 모드의 전류 경로를 나타내는 도면이다.
본 발명에 따른 플라즈마 디스플레이 패널의 구동 장치는 제1 구동부와 제1 클램핑부를 포함하며, 제1 구동부는, 제1 전압을 공급하는 제1 전원과 패널 캐패시터의 일단 사이에 직렬로 연결되는 제1 및 제2 스위칭 소자, 및 패널 캐패시터의 일단과 제2 전압을 공급하는 제2 전원 사이에 직렬로 연결되는 제3 및 제4 스위칭 소자를 포함한다.
본 발명의 한 실시예에 따르면, 제1 클램핑부는 제1 및 제2 스위칭 소자의 접점과 제3 및 제4 스위칭 소자의 접점 사이에 연결되며 그 접점이 제3 전압을 공급하는 제3 전원에 연결되는 제5 및 제6 스위칭 소자를 포함한다.
이때, 제1 클램핑부는 제1 전원과 제2 전원 사이에 직렬로 연결되며 그 접점이 제5 및 제6 스위칭 소자의 접점에 연결되는 제1 및 제2 캐패시터를 더 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 제1 구동부는 제1 및 제2 스위칭 소자와 제3 및 제4 스위칭 소자의 구동에 의해 패널 캐패시터의 일단에 각각 제1 및 제2 전압을 교대로 인가한다. 그리고 제1 클램핑부는 패널 캐패시터의 일단이 제2 전압으로 실질적으로 고정된 상태에서 제1 및 제2 스위칭 소자의 접점과 제3 전원 사이에 전기적으로 연결되는 제1 신호선, 및 패널 캐패시터의 일단이 제1 전압으로 실질적으로 고정된 상태에서 제3 및 제4 스위칭 소자의 접점과 제3 전원 사이에 전기적으로 연결되는 제2 신호선을 포함한다.
이때, 제1 클램핑부는 제1 및 제2 신호선 상에 형성되며 각각 바디 다이오드를 가지는 제5 및 제6 스위칭 소자를 더 포함하는 것이 바람직하다. 제5 스위칭 소자는 제1 및 제2 스위칭 소자가 차단되고 제3 및 제4 스위칭 소자가 도통된 상태에서 도통되며, 제6 스위칭 소자는 제1 및 제2 스위칭 소자가 도통되고 제3 및 제4 스위칭 소자가 차단된 상태에서 도통된다.
그리고 제1 신호선에 의해 제1 및 제2 스위칭 소자의 내압은 각각 제1 및 제3 전압의 차와 제3 및 제2 전압의 차로 클램핑되며, 제2 신호선에 의해 제3 및제4 스위칭 소자의 내압은 각각 제1 및 제3 전압의 차와 제3 및 제2 전압의 차로 클램핑된다.
본 발명의 구동 장치는, 패널 캐패시터의 일단에 전기적으로 연결되는 적어도 하나의 인덕터를 포함하며, 인덕터와 패널 캐패시터 사이에서 발생하는 공진을 이용하여 패널 캐패시터의 단자 전압을 바꾸는 전력 회수부를 더 포함하는 것이 바람직하다.
이때, 전력 회수부는 패널 캐패시터의 일단이 제1 또는 제2 전압을 유지하고 있는 동안 인덕터에 에너지를 저장하고, 인덕터에 저장된 에너지와 공진을 이용하여 패널 캐패시터의 단자 전압을 바꿀 수 있다.
본 발명의 플라즈마 디스플레이 패널을 구동하는 방법은, 패널 캐패시터의 일단에 연결된 제1 및 제2 경로를 통하여 각각 제1 및 제2 전압을 번갈아 인가한다. 제1 경로는 패널 캐패시터의 일단과 상기 제1 전압을 공급하는 제1 전원 사이에 직렬로 전기적으로 연결되는 복수의 제1 스위칭 소자를 포함하고, 제2 경로는 패널 캐패시터의 일단과 제2 전압을 공급하는 제2 전원 사이에 직렬로 전기적으로 연결되는 복수의 제2 스위칭 소자를 포함한다. 이때, 제1 경로를 통하여 패널 캐패시터의 일단이 제1 전압으로 고정된 상태에서, 직렬로 연결된 복수의 제2 스위칭 소자 사이의 접점 중 어느 하나의 접점에 제3 전압이 인가된다. 다음, 제2 경로를 통하여 패널 캐패시터의 일단이 제2 전압으로 고정된 상태에서, 직렬로 연결된 복수의 제1 스위칭 소자 사이의 접점 중 어느 하나의 접점에 제4 전압이 인가된다.
이때, 패널 캐패시터의 일단에 전기적으로 연결되는 인덕터와 패널 캐패시터 사이의 공진을 이용하여 패널 캐패시터의 일단 전압을 제1 전압까지 올리고, 인덕터와 패널 캐패시터 사이의 공진을 이용하여 패널 캐패시터의 일단 전압을 제2 전압까지 낮추는 것이 바람직하다.
또한 패널 캐패시터의 일단 전압을 바꾸기 전에, 제3 전압, 인덕터 및 제2 신호선으로 형성되는 경로를 통하여 인덕터에 에너지를 저장하고, 제1 신호선, 인덕터 및 제3 전압으로 형성되는 경로를 통하여 상기 인덕터에 에너지를 저장할 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다.
이제 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 3을 참조하여 본 발명에 따른 플라즈마 디스플레이 패널에 대하여 설명한다.
도 3은 본 발명에 따른 플라즈마 디스플레이 패널을 나타내는 도면이다.
도 3에 도시한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널은 플라즈마 패널(100), 어드레스 구동부(200), 주사·유지 구동부(300) 및 제어부(400)를 포함한다.
플라즈마 패널(100)은 열 방향으로 배열되어 있는 복수의 어드레스 전극(A1∼Am), 행 방향으로 지그재그로 배열되어 있는 복수의 주사전극(Y1∼Yn) 및 유지전극(X1∼Xn)을 포함한다.
어드레스 구동부(200)는 제어부(400)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.
주사·유지 구동부(300)는 제어부(400)로부터 유지 방전 신호를 수신하여 주사 전극과 유지 전극에 서스테인 펄스 전압을 번갈아 입력함으로써 선택된 방전 셀에 대하여 유지 방전을 수행한다.
제어부(400)는 외부로부터 영상 신호를 수신하여 어드레스 구동 제어 신호와 유지 방전 신호를 생성하여 각각 어드레스 구동부(200)와 주사·유지 구동부(300)에 인가한다.
이하, 도 4 내지 도 6을 참조하여 본 발명의 제1 실시예에 따른 주사·유지 구동부(300)의 구동 회로를 설명한다.
도 4는 본 발명의 제1 실시예에 따른 구동 회로를 나타내는 도면이다.
도 4에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 구동 회로는 Y 전극 구동부(310), X 전극 구동부(320), Y 전극 클램핑부(330) 및 X 전극 클램핑부(340)를 포함한다.
Y 전극 구동부(310) 및 X 전극 구동부(320)는 패널 캐패시터(Cp)를 사이에 두고 연결되어 있다. Y 전극 구동부(310)는 전원(Vs)과 패널 캐패시터(Cp)의 Y 전극 사이에 직렬로 연결되어 있는 스위칭 소자(Ys, Yh) 및 패널 캐패시터(Cp)의 Y전극과 전원(-Vs) 사이에 직렬로 연결되어 있는 스위칭 소자(YL, Yg)를 포함한다.
마찬가지로 X 전극 구동부(320)는 전원(Vs)과 패널 캐패시터(Cp)의 X 전극 사이에 직렬로 연결되어 있는 스위칭 소자(Xs, Xh) 및 패널 캐패시터(Cp)의 X 전극과 전원(-Vs) 사이에 직렬로 연결되어 있는 스위칭 소자(XL, Xg)를 포함한다.
Y 전극 클램핑부(330)는 스위칭 소자(Yu, Yb)를 포함하며, 이 스위칭 소자(Yu, Yb)는 각각 스위칭 소자(Ys, Yh)의 접점과 접지단 사이 및 스위칭 소자(YL, Yg)의 접점과 접지단 사이에 연결되어 있다. 그리고 실제 회로를 구현하는 전원(Vs) 및 전원(-Vs)의 전압을 충전하고 있는 캐패시터(C1, C2)가 더 형성될 수 있다.
마찬가지로 X 전극 클램핑부(340)는 스위칭 소자(Xu, Xb)를 포함하며, 이 스위칭 소자(Xu, Xb)는 각각 스위칭 소자(Xs, Xh)의 접점과 접지단 사이 및 스위칭 소자(XL, Xg)의 접점과 접지단 사이에 연결되어 있다. 그리고 전원(Vs) 및 전원(-Vs)의 전압을 충전하고 있는 캐패시터(C3, C4)가 더 형성될 수 있다.
도 4에서는 Y 및 X 전극 구동부(310, 320)와 Y 및 X 전극 클램핑부(330, 340)에 포함되는 스위칭 소자(Ys, Yh, YL, Yg, Yu, Yb, Xs, Xh, XL, Xg, Xu, Xb)를 MOSFET으로 표시하였지만 이에 한정되지 않고 동일 또는 유사한 기능을 수행한다면 어떠한 스위칭 소자를 사용하여도 관계없다. 그리고 이러한 스위칭 소자는 바디 다이오드를 가지는 것이 바람직하다.
다음에 도 5a 및 도 5b, 도 6을 참조하여 본 발명의 제1 실시예에 따른 구동 회로의 구동 방법을 설명한다.
도 5a 및 도 5b는 본 발명의 제1 실시예에 따른 구동 회로에서 각 모드의 전류 경로를 나타내는 도면이며, 도 6은 본 발명의 제1 실시예에 따른 구동 회로의 동작 타이밍을 나타내는 도면이다.
본 발명의 제1 실시예에서는 전원(Vs, -Vs)이 공급하는 전압을 각각 Vs 및 -Vs로 가정하고, 캐패시터(C1, C2, C3, C4)에는 Vs의 전압이 충전되어 있는 것으로 한다. 그리고 전압(Vs)은 패널의 유지방전에 필요한 전압인 유지방전 전압(2Vs)의 절반에 해당하는 전압으로 가정한다.
먼저 도 5a 및 도 6을 참조하여 모드 1(M1)에서의 동작을 설명한다. 모드 1에서는 스위칭 소자(Xs, Xh, Yg, YL, Xb, Yu)가 차단된 상태에서 스위칭 소자(Ys, Yh, Xg, XL, Yb, Xu)가 도통된다.
그러면 도통된 스위칭 소자(Ys, Yh)에 의해 패널 캐패시터(Cp)의 Y 전극에는 전원(Vs)의 전압(Vs)이 인가되고, 도통된 스위칭 소자(XL, Xg)에 의해 패널 캐패시터(Cp)의 X 전극에는 전원(-Vs)의 전압(-Vs)이 인가된다. 따라서 패널 캐패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)은 각각 Vs 및 -Vs로 되어, 패널 캐패시터(Cp)의 양단에 인가되는 전압은 2Vs로 된다. 즉, 유지방전에 필요한 전압인 2Vs를 인가할 수 있다.
그리고 스위칭 소자(Yb)가 도통되면 캐패시터(C1), 스위칭 소자(Ys, Yh, YL) 및 스위칭 소자(Yb)의 바디 다이오드의 루프를 통하여 캐패시터(C1)에 충전되어 있는 전압(Vs)이 스위칭 소자(YL)의 양단에 인가되며, 캐패시터(C2), 스위칭 소자(Yb) 및 스위칭 소자(Yg)의 루프를 통하여 캐패시터(C2)에 충전되어 있는전압(Vs)이 스위칭 소자(Yg)의 양단에 인가된다.
또한 스위칭 소자(Xu)가 도통되면 캐패시터(C3), 스위칭 소자(Xs, Xu)의 루프를 통하여 캐패시터(C3)에 충전되어 있는 전압(Vs)이 스위칭 소자(Xs)의 양단에 인가되며, 캐패시터(C4), 스위칭 소자(Xu)의 바디 다이오드, 스위칭 소자(Xh, XL, Xg)의 루프를 통하여 캐패시터(C4)에 충전되어 있는 전압(Vs)이 스위칭 소자(Xh)의 양단에 인가된다.
따라서 모드 1에서는 도통되지 않은 스위칭 소자(YL, Yg, Xs, Xh)의 내압은 Vs로 클램핑된다.
다음에, 도 5b 및 도 6을 참조하여 모드 2(M2)에서의 동작을 설명한다. 모드 2(M2)에서는 스위칭 소자(Ys, Yh, Xg, XL, Yb, Xu)가 차단되고 스위칭 소자(Xs, Xh, Yg, YL, Xb, Yu)가 도통된다.
그러면 도통된 스위칭 소자(Yg, YL)에 의해 패널 캐패시터(Cp)의 Y 전극에는 전원(-Vs)의 전압(-Vs)이 인가되고, 도통된 스위칭 소자(Xs, Xh)에 의해 패널 캐패시터(Cp)의 X 전극에서는 전원(Vs)의 전압(Vs)이 인가된다. 따라서 패널 캐패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)은 각각 -Vs 및 Vs로 되어, 패널 캐패시터(Cp)의 양단에 인가되는 전압은 -2Vs로 된다. 즉, 유지방전에 필요한 전압인 2Vs를 인가할 수 있다.
그리고 스위칭 소자(Xb)가 도통되면 캐패시터(C3), 스위칭 소자(Xs, Xh, XL) 및 스위칭 소자(Xb)의 바디 다이오드의 루프를 통하여 스위칭 소자(XL)의 양단에는 캐패시터(C3)에 충전되어 있는 전압(Vs)이 인가되며, 캐패시터(C4) 및 스위칭소자(Xb, Xg)의 루프를 통하여 스위칭 소자(Xg)의 양단에는 캐패시터(C4)에 충전되어 있는 전압(Vs)이 인가된다.
또한 스위칭 소자(Yu)가 도통되면 캐패시터(C1) 및 스위칭 소자(Ys, Yu)의 루프를 통하여 스위칭 소자(Ys)의 양단에는 캐패시터(C1)에 충전되어 있는 전압(Vs)이 인가되며, 캐패시터(C2), 스위칭 소자(Yu)의 바디 다이오드, 스위칭 소자(Yh, YL, Yg)의 루프를 통하여 스위칭 소자(Yh)의 양단에는 캐패시터(C2)에 충전되어 있는 전압이 인가된다.
따라서 모드 2에서는 도통되지 않은 스위칭 소자(Ys, Yh, XL, Xg)의 내압은 Vs로 클램핑된다.
이와 같이 본 발명의 제1 실시예에 의하면, 스위칭 소자(Yu, Yb, Xu, Xb)를 동작시켜 스위칭 소자(Ys, Yh, YL, Yg, Xs, Xh, XL, Xg)에 인가되는 전압을 Vs로 클램핑할 수 있으므로, 이러한 스위칭 소자(Ys, Yh, YL, Yg, Xs, Xh, XL, Xg)로서 낮은 내압의 스위칭 소자를 사용할 수 있다. 또한 캐패시터(C1, C2, C3, C4)는 패널 캐패시터(Cp)의 Y 또는 X 전극에 음의 전압을 인가하는 데 사용되지 않으므로, 종래 기술과 같이 초기 기동시 큰 돌입 전류가 발생하지 않는다.
이때, 패널 캐패시터(Cp)의 캐패시턴스 성분 때문에 유지 방전을 위한 파형을 인가하기 위해서는 방전을 위한 전력 이외에 무효 전력이 필요하다. 이러한 무효 전력을 회수하여 재사용하는 회로를 전력 회수 회로라고 한다. 아래에서는 본 발명의 제1 실시예에 따른 구동 회로에 전력 회수 회로를 추가한 실시예에 대하여 도 7 내지 도 9를 참조하여 설명한다.
도 7은 본 발명의 제2 실시예에 따른 구동 회로를 나타내는 도면이다.
도 7에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 구동 회로는 제1 실시예에 따른 구동 회로에 Y 및 X 전극 전력 회수부(350, 360)가 추가되어 형성된다.
Y 전극 전력 회수부(350)는 인덕터(L1) 및 스위칭 소자(Yr, Yf)를 포함한다. 인덕터(L1)는 일단이 Y 전극 구동부(310)의 스위칭 소자(Yh, YL)의 접점, 즉 패널 캐패시터(Cp)의 Y 전극에 연결되며, 스위칭 소자(Yr, Yf)는 인덕터(L1)의 타단과 접지 단자 사이에 병렬로 연결되어 있다. 이러한 Y 전극 전력 회수부(350)는 스위칭 소자(Yr, Yf)와 인덕터(L1) 사이에 각각 연결되는 다이오드(D1, D2)를 더 포함할 수 있다. 이러한 다이오드(D1, D2)는 인덕터(L1)로의 전류 경로와 인덕터(L1)로부터의 전류 경로를 형성한다.
X 전극 전력 회수부(360)는 인덕터(L2) 및 스위칭 소자(Xr, Xf)를 포함하며, 또한 다이오드(D3, D4)를 더 포함할 수 있다. X 전극 전력 회수부(360)의 구조에 대해서는 Y 전극 전력 회수부(350)의 구조와 동일하므로 설명을 생략한다. 그리고 Y 및 X 전극 전력 회수부(350, 360)의 스위칭 소자(Yr, Yf, Xr, Xf)는 MOSFET 등으로 이루어질 수 있다.
아래에서는 도 8a 내지 도 8h, 도 9를 참조하여, 본 발명의 제2 실시예에 따른 구동 회로의 구동 방법에 대하여 설명한다.
도 8a 내지 도 8h는 본 발명의 제2 실시예에 따른 구동 회로에서 각 모드의 전류 경로를 나타내는 도면이며, 도 9는 본 발명의 제2 실시예에 따른 구동 회로의동작 타이밍을 나타내는 도면이다.
본 발명의 제2 실시예에서는 아래의 모드 1이 시작되기 전에 스위칭 소자(Xs, Xh, Yg, YL, Xb, Yu)가 도통되어 있으며, 스위칭 소자(Ys, Yh, Xg, XL, Yf, Xr, Yr, Xf, Yb, Xu)는 차단되어 있는 것으로 가정한다. 또한 캐패시터(C1, C2, C3, C4)에는 Vs의 전압이 충전되어 있으며, 인덕터(L1, L2)의 인덕턴스는 L로 가정한다.
① 모드 1(M1)
도 8a 및 도 9의 M1 구간을 참조하여 모드 1에서의 동작을 설명한다.
모드 1이 시작되기 전에는 전원(Vs), 스위칭 소자(Xs, Xh), 패널 캐패시터(Cp), 스위칭 소자(YL, Yg) 및 전원(-Vs)으로 전류 경로(81)가 형성된다. 그러면 전원(Vs)에 의해 패널 캐패시터(Cp)의 X 전극 전압(Vx)은 Vs로 유지되고, Y 전극은 전원(-Vs)에 의해 그 전압(Vy)이 -Vs로 유지된다.
그리고 스위칭 소자(Xb)가 도통되어 있으므로 제1 실시예에서 설명한 바와 같이 캐패시터(C3, C4)에 각각 충전된 전압(Vs)에 의해 스위칭 소자(XL, Xg)의 내압이 Vs로 클램핑된다. 마찬가지로 스위칭 소자(Yu)가 도통되어 있으므로 캐패시터(C1, C2)에 각각 충전된 전압(Vs)에 의해 스위칭 소자(Ys, Yh)의 내압이 항상 Vs로 클램핑된다.
이 때 스위칭 소자(Yr, Xf)가 도통되면, 접지 단자, 스위칭 소자(Yr), 다이오드(D1), 인덕터(L1), 스위칭 소자(YL, Yg) 및 전원(-Vs)으로의 전류 경로(82)와 전원(Vs), 스위칭 소자(Xs, Xh), 인덕터(L2), 다이오드(D4), 스위칭 소자(Xf) 및접지 단자로의 전류 경로(83)가 형성된다. 이 전류 경로(82, 83)에 의해 인덕터(L1, L2)에 흐르는 Vs/L의 기울기를 가지고 전류(IL1, IL2)는 선형적으로 증가하며, 이 전류(IL1, IL2)에 의해 인덕터(L1, L2)에는 에너지가 축적된다.
② 모드 2(M2)
도 8b 및 도 9의 M1 구간을 참조하여 모드 2에서의 동작을 설명한다.
모드 2에서는 스위칭 소자(Yr, Xf)가 도통된 상태에서 스위칭 소자(Xs, Xh, Yg, YL, Xb, Yu)가 차단된다. 그러면 스위칭 소자(Yr), 다이오드(D1), 인덕터(L1), 패널 캐패시터(Cp), 인덕터(L2), 다이오드(D4) 및 스위칭 소자(Xf)로 전류 경로(84)가 형성되어, 인덕터(L1, L2)와 패널 캐패시터(Cp)에 의한 공진 전류가 흐른다. 이 공진 전류에 의해 패널 캐패시터(Cp)의 Y 전극 전압(Vy)은 Vs로 증가하고 X 전극 전압(Vx)은 -Vs로 감소하게 되며, 이들 전압은 각각 스위칭 소자(Ys, Yh) 및 스위칭 소자(XL, Xg)의 바디 다이오드에 의해 Vs 및 -Vs를 넘지 않는다.
이와 같이 미리 인덕터(L1, L2)에 에너지를 축적하고 이 에너지와 공진 전류를 이용하여 패널 캐패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)을 변화시키기 때문에, 회로의 기생 성분 등이 있는 실제의 경우에도 Y 및 X 전극 전압(Vy, Vx)을 각각 Vs 및 -Vs까지 변화시킬 수 있다.
③ 모드 3(M3)
도 8c 및 도 9의 M3 구간을 참조하여 모드 3에서의 동작을 설명한다.
모드 3에서는 스위칭 소자(Yr, Xf)가 도통된 상태에서 스위칭 소자(Ys, Yh, Xg, XL)가 도통되어, 전원(Vs), 스위칭 소자(Ys, Yh), 패널 캐패시터(Cp), 스위칭 소자(XL, Xg) 및 전원(-Vs)으로 전류 경로(85)가 형성된다. 그러면 전원(Vs) 및 전원(-Vs)에 의해 패널 캐패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)은 각각 Vs 및 -Vs로 유지된다.
또한 인덕터(L1)에 흐르던 전류(IL1)는 스위칭 소자(Yr), 다이오드(D1), 인덕터(L1), 스위칭 소자(Yh)의 바디 다이오드, 스위칭 소자(Ys)의 바디 다이오드로 형성되는 경로(86)를 통하여 전원(Vs)으로 회수되고, 인덕터(L2)에 흐르던 전류(IL2)는 스위칭 소자(Xg)의 바디 다이오드, 스위칭 소자(XL)의 바디 다이오드, 인덕터(L2), 다이오드(D4) 및 스위칭 소자(Xf)로 형성되는 경로(87)를 통하여 접지 단자로 회수된다.
그리고 스위칭 소자(Yb)가 도통되어 본 발명의 제1 실시예에서 설명한 바와 같이, 캐패시터(C1, C2)에 각각 충전된 전압(Vs)에 의해 도통되지 않은 스위칭 소자(YL, Yg)의 내압은 항상 Vs로 클램핑된다. 마찬가지로 스위칭 소자(Xu)가 도통되어 캐패시터(C3, C4)에 각각 충전된 전압(Vs)에 의해 스위칭 소자(Xs, Xh)의 내압은 항상 Vs로 클램핑된다.
④ 모드 4(M4)
도 8d 및 도 9의 M4 구간을 참조하여 모드 4에서의 동작을 설명한다.
모드 4에서는 스위칭 소자(Ys, Yh, Xg, XL, Yb, Xu)가 도통된 상태에서 스위칭 소자(Yr, Xf)가 차단된다. 그러면 모드 3에서의 전류 경로(85)에 의해 패널 캐패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)은 각각 Vs 및 -Vs를 계속 유지한다. 그리고 도통된 스위칭 소자(Yb, Xu)에 의해 스위칭 소자(Xs, Xh, YL, Yg)의 내압은 Vs로 계속 클램핑되어 있다.
⑤ 모드 5(M5)
도 8e 및 도 9의 M5 구간을 참조하여 모드 5에서의 동작을 설명한다.
모드 5에서는 스위칭 소자(Ys, Yh, Xg, XL, Yb, Xu)가 도통된 상태에서 스위칭 소자(Yf, Xr)가 도통된다. 그러면 전류 경로(85)에 의해 패널 캐패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)은 각각 Vs 및 -Vs를 유지한다.
그리고 도통된 스위칭 소자(Yf, Xr)에 의해 전원(Vs), 스위칭 소자(Ys, Yh), 인덕터(L1), 다이오드(D2), 스위칭 소자(Yf) 및 접지 단자로의 전류 경로(88)와 접지 단자, 스위칭 소자(Xr), 다이오드(D3), 인덕터(L2), 스위칭 소자(XL, Xg) 및 전원(-Vs)으로의 전류 경로(89)가 형성된다. 이 전류 경로(88, 89)에 의해 인덕터(L1, L2)에 흐르는 전류(IL1, IL2)의 크기는 각각 Vs/L의 기울기를 가지고 선형적으로 증가하며(모드 1에서 흐르는 전류와 방향이 반대이므로 도 9에서는 이 전류를 음수로 표시함), 이 전류(IL1, IL2)에 의해 인덕터(L1, L2)에는 에너지가 축적된다.
또한 도통된 스위칭 소자(Yb, Xu)에 의해 스위칭 소자(Xs, Xh, YL, Yg)의 내압은 Vs로 계속 클램핑되어 있다.
⑥ 모드 6(M6)
도 8f 및 도 9의 M6 구간을 참조하여 모드 6에서의 동작을 설명한다.
모드 6에서는 스위칭 소자(Yf, Xr)가 도통된 상태에서 스위칭 소자(Ys, Yh, Xg, XL, Yb, Xu)가 차단된다. 그러면 스위칭 소자(Xr), 다이오드(D3), 인덕터(L2), 패널 캐패시터(Cp), 인덕터(L1), 다이오드(D2) 및 스위칭 소자(Yf)로 전류 경로(90)가 형성되어, 인덕터(L1, L2)와 패널 캐패시터(Cp)에 의한 공진 전류가 흐른다. 이 공진 전류에 의해 패널 캐패시터(Cp)의 Y 전극 전압(Vy)은 -Vs로 감소하고 X 전극 전압(Vx)은 Vs로 증가하게 되며, 이들 전압은 각각 스위칭 소자(YL, Yg) 및 스위칭 소자(Xs, Xh)의 바디 다이오드에 의해 -Vs 및 Vs를 넘지 않는다.
모드 2에서 설명한 것과 마찬가지로, 미리 인덕터(L1, L2)에 축적된 에너지를 이용하기 때문에, 회로의 기생 성분 등이 있는 실제의 경우에도 Y 및 X 전극 전압(Vy, Vx)을 각각 -Vs 및 Vs까지 변화시킬 수 있다.
⑦ 모드 7(M7)
도 8g 및 도 7의 M7 구간을 참조하여 모드 7에서의 동작을 설명한다.
모드 7에서는 스위칭 소자(Yf, Xr)가 도통된 상태에서 스위칭 소자(Xs, Xh, Yg, YL)가 도통되어, 전원(Vs), 스위칭 소자(Xs, Xh), 패널 캐패시터(Cp), 스위칭 소자(YL, Yg) 및 전원(-Vs)으로 전류 경로(81)가 형성된다. 그러면 전원(Vs) 및 전원(-Vs)에 의해 패널 캐패시터(Cp)의 X 및 Y 전극 전압(Vx, Vy)은 각각 Vs 및 -Vs로 유지된다.
또한 인덕터(L1)에 흐르던 전류(IL1)는 스위칭 소자(Yg)의 바디 다이오드, 스위칭 소자(YL)의 바디 다이오드, 인덕터(L1), 다이오드(D2) 및 스위칭 소자(Yf)로 형성되는 경로(91)를 통하여 접지 단자로 회수되고, 인덕터(L2)에 흐르던 전류(IL2)는 스위칭 소자(Xr), 다이오드(D3), 인덕터(L2), 스위칭 소자(Xh)의 바디 다이오드 및 스위칭 소자(Xs)의 바디 다이오드를 통하여 전원(Vs)으로 회수된다. 즉, 인덕터(L1, L2)에 각각 흐르는 전류(IL1, IL2)의 크기는 Vs/L의 기울기를 가지고 선형적으로 0A까지 감소한다.
그리고 스위칭 소자(Yu, Xb)가 도통되므로 모드 1에서 설명한 바와 같이 스위칭 소자(Ys, Yh, XL, Xg)의 내압은 항상 Vs로 클램핑된다.
⑧ 모드 8(M8)
도 8h 및 도 9의 M8 구간을 참조하여 모드 8에서의 동작을 설명한다.
모드 8에서는 스위칭 소자(Xs, Xh, Yg, YL, Xb, Yu)가 도통된 상태에서 스위칭 소자(Yf, Xr)가 차단된다. 그러면 모드 7에서의 전류 경로(81)에 의해 패널 캐패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)은 각각 -Vs 및 Vs를 계속 유지한다. 그리고 모드 7에서와 마찬가지로 도통된 스위칭 소자(Yu, Xb)에 의해 스위칭 소자(Ys, Yh, XL, Xg)의 내압은 항상 Vs로 클램핑된다.
이후, 모드 1 내지 모드 8의 사이클을 계속 반복하여 Vs 및 -Vs 사이를 스윙하는 Y 및 X 전극 전압(Vy, Vx)을 생성함으로써, X 전극과 Y 전극간의 전위차를 유지방전 전압(2Vs)으로 할 수 있다.
본 발명의 제2 실시예에서는 Y 전극 및 X 전극 전력 회수부(350, 360)에 각각 인덕터를 하나씩 사용하였지만, 이에 한정되지 않고 다른 변형된 모든 전력 회수부를 사용할 수 있다. 예를 들면, Y 전극 전력 회수부(350)에 서로 다른 경로를 형성하는 인덕터(L11, L12)를 사용할 수 있다. 자세하게 설명하면, Y 전극 전압이 Vs를 유지하고 있는 동안에는 인덕터(L11)에 에너지를 축적하고 이 에너지를 이용하여 Y 전극 전압을 -Vs로 바꾼다. 다음에 Y 전극 전압이 -Vs를 유지하고 있는 동안에는 인덕터(L11)의 에너지를 회수하면서 인덕터(L12)에는 에너지를 축적하고, 이 에너지를 이용하여 Y 전극 전압을 Vs로 바꾼다.
본 발명의 실시예에서는 캐패시터(C1, C2, C3, C4)가 있는 것으로 가정하고 캐패시터(C1, C2, C3, C4)에 충전된 전압에 의해 스위칭 소자에 내압이 걸리는 것으로 설명하였다. 그러나 앞에서 설명한 것처럼 캐패시터(C1, C2, C3, C4)도 없어도 되며, 이러한 캐패시터가 없는 경우에는 전원(Vs, -Vs)에 의해 스위칭 소자에 내압이 인가된다.
그리고 본 발명의 제1 및 제2 실시예에서는 전원(Vs) 및 전원(-Vs)이 공급하는 전압을 각각 Vs 및 -Vs로 하였지만, 두 전원의 전압 차이가 유지방전에 필요한 전압인 2Vs로 된다면 다른 전압을 사용하여도 된다. 즉, 전원(Vs) 및 전원(-Vs)이 공급하는 전압을 각각 Vh 및 (Vh-2Vs)로 해서, Y 및 X 전극 전압(Vy, Vx)이 Vh 및 (Vh-2Vs) 사이를 스윙하도록 할 수 있다. 이와 같이 전원을 바꿈으로써 패널 캐패시터(Cp)의 X 전극 및 Y 전극에 Vs 및 -Vs가 아닌 다른 전압이 인가되는 경우에도 이러한 구동 회로를 적용할 수 있다.
또한 본 발명의 제1 및 제2 실시예에서는 전원과 패널 캐패시터(Cp)의 X 또는 Y 전극 사이에 스위칭 소자가 두 개 형성되는 경우에 대하여 설명하였지만, 이에 한정되지 않고 스위칭 소자가 여러 개 형성되는 경우에도 적용 가능하다. 예를 들어 전원(Vs)과 패널 캐패시터의 Y 전극 사이에 네 개의 스위칭 소자(S1, S2, S3, S4)가 직렬로 연결되는 경우에 스위칭 소자(S2, S3)의 접점에 스위칭 소자(Yu)를 연결시키면, 스위칭 소자(S1, S2) 전체 및 스위칭 소자(S3, S4) 전체에 각각 Vs의 내압이 걸린다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이 본 발명에 의하면, 스위칭 소자의 내압을 유지방전에 필요한 전압(2Vs)의 절반으로 할 수 있으므로 낮은 내압의 스위칭 소자를 사용할 수 있으며, 이에 따라 생산 단가를 줄일 수 있다. 그리고 외부 캐패시터에 충전된 전압을 사용하여 패널 캐패시터의 단자 전압을 바꾸는 경우에 발생할 수 있는 돌입 전류를 제거할 수 있다. 또한 구동 회로에 인가되는 전원을 바꿈으로써 서스테인 펄스의파형에 관계없이 본 발명에 따른 구동 회로를 적용할 수 있다.

Claims (18)

  1. 패널 캐패시터가 형성되는 플라즈마 디스플레이 패널의 구동 장치에 있어서,
    제1 전압을 공급하는 제1 전원과 상기 패널 캐패시터의 일단 사이에 직렬로 연결되는 제1 및 제2 스위칭 소자, 및 상기 패널 캐패시터의 일단과 제2 전압을 공급하는 제2 전원 사이에 직렬로 연결되는 제3 및 제4 스위칭 소자를 포함하는 제1 구동부, 그리고
    상기 제1 및 제2 스위칭 소자의 접점과 상기 제3 및 제4 스위칭 소자의 접점 사이에 연결되며 그 접점이 제3 전압을 공급하는 제3 전원에 연결되는 제5 및 제6 스위칭 소자를 포함하는 제1 클램핑부
    를 포함하는 플라즈마 디스플레이 패널의 구동 장치.
  2. 제1항에 있어서,
    상기 제1 클램핑부는 상기 제1 전원과 상기 제2 전원 사이에 직렬로 연결되며 그 접점이 상기 제5 및 제6 스위칭 소자의 접점에 연결되는 제1 및 제2 캐패시터를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치.
  3. 제1항에 있어서,
    상기 패널 캐패시터의 일단과 상기 제3 전원 사이에 형성되며 상기 패널 캐패시터에서 사용된 무효 전력을 회수하는 전력 회수부를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치.
  4. 제3항에 있어서,
    상기 전력 회수부는
    상기 패널 캐패시터의 일단에 일단이 연결되는 적어도 하나의 인덕터, 그리고 상기 인덕터의 타단과 상기 제3 전원 사이에 병렬로 전기적으로 연결되는 제7 및 제8 스위칭 소자를 포함하는 플라즈마 디스플레이 패널의 구동 장치.
  5. 제1항에 있어서,
    상기 제1 내지 제6 스위칭 소자는 바디 다이오드를 가지는 플라즈마 디스플레이 패널의 구동 장치.
  6. 제1항에 있어서,
    상기 제1 전원과 상기 패널 캐패시터의 타단 사이에 직렬로 연결되는 제7 및 제8 스위칭 소자, 및 상기 패널 캐패시터의 타단과 상기 제2 전원 사이에 직렬로 연결되는 제9 및 제10 스위칭 소자를 포함하는 제2 구동부,
    상기 제7 및 제8 스위칭 소자의 접점과 상기 제9 및 제10 스위칭 소자의 접점 사이에 연결되며 그 접점이 상기 제3 전원에 연결되는 제11 및 제12 스위칭 소자를 포함하는 제2 클램핑부
    를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치.
  7. 패널 캐패시터가 형성되는 플라즈마 디스플레이 패널의 구동 장치에 있어서,
    제1 전압을 공급하는 제1 전원과 상기 패널 캐패시터의 일단 사이에 직렬로 전기적으로 연결되는 제1 및 제2 스위칭 소자, 및 상기 패널 캐패시터의 일단과 제2 전압을 공급하는 제2 전원 사이에 직렬로 전기적으로 연결되는 제3 및 제4 스위칭 소자를 포함하며, 상기 제1 및 제2 스위칭 소자와 상기 제3 및 제4 스위칭 소자의 구동에 의해 상기 패널 캐패시터의 일단에 각각 상기 제1 및 제2 전압을 교대로 인가하는 제1 구동부, 그리고
    상기 패널 캐패시터의 일단이 상기 제2 전압으로 실질적으로 고정된 상태에서 상기 제1 및 제2 스위칭 소자의 접점과 제3 전압을 공급하는 제3 전원 사이에 전기적으로 연결되는 제1 신호선, 및 상기 패널 캐패시터의 일단이 상기 제1 전압으로 실질적으로 고정된 상태에서 상기 제3 및 제4 스위칭 소자의 접점과 상기 제3 전원 사이에 전기적으로 연결되는 제2 신호선을 포함하는 제1 클램핑부
    을 포함하는 플라즈마 디스플레이 패널의 구동 장치.
  8. 제7항에 있어서,
    상기 제1 클램핑부는, 상기 제1 및 제2 신호선 상에 형성되며 각각 바디 다이오드를 가지는 제5 및 제6 스위칭 소자를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치.
  9. 제8항에 있어서,
    상기 제1 및 제2 스위칭 소자가 차단되고 상기 제3 및 제4 스위칭 소자가 도통된 상태에서 상기 제5 스위칭 소자가 도통되며, 상기 제1 및 제2 스위칭 소자가 도통되고 상기 제3 및 제4 스위칭 소자가 차단된 상태에서 상기 제6 스위칭 소자가 도통되는
    플라즈마 디스플레이 패널의 구동 장치.
  10. 제7항에 있어서,
    상기 제1 내지 제4 스위칭 소자는 바디 다이오드를 가지는 플라즈마 디스플레이 패널의 구동 장치.
  11. 제7항에 있어서,
    상기 제1 신호선에 의해 상기 제1 및 제2 스위칭 소자의 내압은 각각 상기 제1 및 제3 전압의 차와 상기 제3 및 제2 전압의 차로 각각 클램핑되며,
    상기 제2 신호선에 의해 상기 제3 및 제4 스위칭 소자의 내압은 각각 상기 제1 및 제3 전압의 차와 상기 제3 및 제2 전압의 차로 각각 클램핑되는
    플라즈마 디스플레이 패널의 구동 장치.
  12. 제7항에 있어서,
    상기 제1 전원과 상기 패널 캐패시터의 일단 사이에 직렬로 전기적으로 연결되는 제5 및 제6 스위칭 소자, 및 상기 패널 캐패시터의 일단과 상기 제2 전원 사이에 직렬로 전기적으로 연결되는 제7 및 제8 스위칭 소자를 포함하며, 상기 제5 및 제6 스위칭 소자와 상기 제7 및 제8 스위칭 소자의 구동에 의해 상기 패널 캐패시터의 일단에 각각 상기 제1 및 제2 전압을 교대로 인가하는 제2 구동부, 그리고
    상기 패널 캐패시터의 일단이 상기 제2 전압으로 실질적으로 고정된 상태에서 상기 제5 및 제6 스위칭 소자의 접점과 상기 제3 전원 사이에 전기적으로 연결되는 제3 신호선, 및 상기 패널 캐패시터의 일단이 상기 제1 전압으로 실질적으로 고정된 상태에서 상기 제7 및 제8 스위칭 소자의 접점과 상기 제3 전원 사이에 전기적으로 연결되는 제4 신호선을 포함하는 제2 클램핑부
    을 더 포함하는 플라즈마 디스플레이 패널의 구동 장치.
  13. 제7항에 있어서,
    상기 패널 캐패시터의 일단에 전기적으로 연결되는 적어도 하나의 인덕터를 포함하며, 상기 인덕터와 상기 패널 캐패시터 사이에서 발생하는 공진을 이용하여 상기 패널 캐패시터의 단자 전압을 바꾸는 전력 회수부
    를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치.
  14. 제13항에 있어서,
    상기 전력 회수부는
    상기 패널 캐패시터의 일단이 상기 제1 및 제2 전압을 유지하고 있는 동안상기 인덕터에 에너지를 저장하고, 상기 인덕터에 저장된 에너지와 상기 공진을 이용하여 상기 패널 캐패시터의 단자 전압을 바꾸는
    플라즈마 디스플레이 패널의 구동 장치.
  15. 패널 캐패시터의 일단에 연결된 제1 및 제2 경로를 통하여 각각 제1 및 제2 전압을 번갈아 인가하면서 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,
    상기 제1 경로는 상기 패널 캐패시터의 일단과 상기 제1 전압을 공급하는 제1 전원 사이에 직렬로 전기적으로 연결되는 복수의 제1 스위칭 소자를 포함하고, 상기 제2 경로는 상기 패널 캐패시터의 일단과 상기 제2 전압을 공급하는 제2 전원 사이에 직렬로 전기적으로 연결되는 복수의 제2 스위칭 소자를 포함하며,
    상기 구동 방법은,
    상기 제1 경로를 통하여 상기 패널 캐패시터의 일단이 상기 제1 전압으로 고정된 상태에서, 상기 직렬로 연결된 복수의 제2 스위칭 소자 사이의 접점 중 어느 하나의 접점에 제3 전압을 인가하는 제1 단계, 그리고
    상기 제2 경로를 통하여 상기 패널 캐패시터의 일단이 상기 제2 전압으로 고정된 상태에서, 상기 직렬로 연결된 복수의 제1 스위칭 소자 사이의 접점 중 어느 하나의 접점에 제4 전압을 인가하는 제2 단계
    를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  16. 제15항에 있어서,
    상기 제3 전압과 상기 제4 전압은 상기 제1 전압과 상기 제2 전압 사이의 전압인 플라즈마 디스플레이 패널의 구동 방법.
  17. 제15항에 있어서,
    상기 제1 단계는 상기 패널 캐패시터의 일단에 전기적으로 연결되는 인덕터와 상기 패널 캐패시터 사이의 공진을 이용하여 상기 패널 캐패시터의 일단 전압을 상기 제1 전압까지 올리는 단계를 더 포함하며,
    상기 제2 단계는 상기 인덕터와 상기 패널 캐패시터 사이의 공진을 이용하여 상기 패널 캐패시터의 일단 전압을 상기 제2 전압까지 낮추는 단계를 더 포함하는
    플라즈마 디스플레이 패널의 구동 방법.
  18. 제17항에 있어서,
    상기 제1 단계는 상기 제3 전압, 상기 인덕터 및 상기 제2 전원으로 형성되는 경로를 통하여 상기 인덕터에 에너지를 저장하는 단계를 더 포함하며,
    상기 제2 단계는 상기 제1 전원, 상기 인덕터 및 상기 제3 전압으로 형성되는 경로를 통하여 상기 인덕터에 에너지를 저장하는 단계를 더 포함하는
    플라즈마 디스플레이 패널의 구동 방법.
KR10-2002-0037897A 2002-07-02 2002-07-02 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 Expired - Fee Related KR100458571B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0037897A KR100458571B1 (ko) 2002-07-02 2002-07-02 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
JP2003171281A JP2004038158A (ja) 2002-07-02 2003-06-16 プラズマディスプレイパネルの駆動装置及び駆動方法
US10/610,873 US7193586B2 (en) 2002-07-02 2003-07-02 Apparatus and methods for driving a plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0037897A KR100458571B1 (ko) 2002-07-02 2002-07-02 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법

Publications (2)

Publication Number Publication Date
KR20040003245A KR20040003245A (ko) 2004-01-13
KR100458571B1 true KR100458571B1 (ko) 2004-12-03

Family

ID=31713072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0037897A Expired - Fee Related KR100458571B1 (ko) 2002-07-02 2002-07-02 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법

Country Status (3)

Country Link
US (1) US7193586B2 (ko)
JP (1) JP2004038158A (ko)
KR (1) KR100458571B1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467458B1 (ko) * 2002-10-22 2005-01-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100458585B1 (ko) * 2003-01-22 2004-12-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
KR100515330B1 (ko) * 2003-01-29 2005-09-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
JP2005181890A (ja) * 2003-12-22 2005-07-07 Fujitsu Hitachi Plasma Display Ltd 駆動回路及びプラズマディスプレイ装置
KR101022116B1 (ko) * 2004-03-05 2011-03-17 엘지전자 주식회사 플라즈마 디스플레이 패널 구동 방법
JP4611677B2 (ja) * 2004-07-15 2011-01-12 日立プラズマディスプレイ株式会社 駆動回路
EP1632928A3 (en) * 2004-09-07 2006-10-11 LG Electronic Inc. Energy recovery apparatus and method for a plasma display panel
KR100588019B1 (ko) * 2004-12-31 2006-06-12 엘지전자 주식회사 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
KR100623452B1 (ko) * 2005-02-23 2006-09-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
JP4538354B2 (ja) * 2005-03-25 2010-09-08 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
US7352344B2 (en) * 2005-04-20 2008-04-01 Chunghwa Picture Tubes, Ltd. Driver circuit for plasma display panels
TWI345755B (en) * 2005-06-21 2011-07-21 Chunghwa Picture Tubes Ltd Method of switching a high-side switch of a pdp scan circuit in a zero-voltage-switching mode
TWI340949B (en) * 2005-06-22 2011-04-21 Chunghwa Picture Tubes Ltd Driving circuit of plasma display panel
TWI345756B (en) * 2005-06-22 2011-07-21 Chunghwa Picture Tubes Ltd Driving circuit of plasma display panel
TWI349917B (en) * 2005-06-22 2011-10-01 Chunghwa Picture Tubes Ltd Multi-mode switch for plasma display panel
TWI344130B (en) * 2005-06-22 2011-06-21 Chunghwa Picture Tubes Ltd Driving circuit of plasma display panel
US7397446B2 (en) * 2005-06-22 2008-07-08 Chunghwa Picture Tubes, Ltd. Plasma display panel driving circuit
TWI349916B (en) * 2005-06-22 2011-10-01 Chunghwa Picture Tubes Ltd Driving circuit of plasma display panel
WO2007057957A1 (ja) * 2005-11-17 2007-05-24 Fujitsu Hitachi Plasma Display Limited プラズマディスプレイ装置
KR100766924B1 (ko) * 2006-05-23 2007-10-17 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치
KR100823504B1 (ko) 2006-08-21 2008-04-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100749491B1 (ko) 2006-09-06 2007-08-14 삼성에스디아이 주식회사 소비 전력 저감을 위한 플라즈마 표시 장치의 구동 방법
KR100869794B1 (ko) 2006-09-07 2008-11-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
US8926509B2 (en) * 2007-08-24 2015-01-06 Hmicro, Inc. Wireless physiological sensor patches and systems

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1115426A (ja) * 1997-06-24 1999-01-22 Victor Co Of Japan Ltd 容量負荷駆動回路
JP2000132141A (ja) * 1998-10-27 2000-05-12 Nec Corp プラズマディスプレイ及びその駆動方法
US6150999A (en) * 1998-10-07 2000-11-21 Acer Display Technology, Inc. Energy recovery driving circuit for driving a plasma display unit
JP2001306041A (ja) * 2000-02-01 2001-11-02 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動方法
KR20020024614A (ko) * 2000-09-26 2002-04-01 윤종용 교류 플라즈마 디스플레이 패널의 유지방전 회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2891280B2 (ja) * 1993-12-10 1999-05-17 富士通株式会社 平面表示装置の駆動装置及び駆動方法
KR100295455B1 (ko) * 1999-06-15 2001-07-12 구자홍 플라즈마 디스플레이 패널의 전압분리 구동방법 및 장치
JP3201603B1 (ja) 1999-06-30 2001-08-27 富士通株式会社 駆動装置、駆動方法およびプラズマディスプレイパネルの駆動回路
US6653795B2 (en) * 2000-03-14 2003-11-25 Lg Electronics Inc. Method and apparatus for driving plasma display panel using selective writing and selective erasure
JP2002351388A (ja) * 2001-05-22 2002-12-06 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
KR100458572B1 (ko) * 2002-07-09 2004-12-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
KR100467458B1 (ko) * 2002-10-22 2005-01-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1115426A (ja) * 1997-06-24 1999-01-22 Victor Co Of Japan Ltd 容量負荷駆動回路
US6150999A (en) * 1998-10-07 2000-11-21 Acer Display Technology, Inc. Energy recovery driving circuit for driving a plasma display unit
JP2000132141A (ja) * 1998-10-27 2000-05-12 Nec Corp プラズマディスプレイ及びその駆動方法
JP2001306041A (ja) * 2000-02-01 2001-11-02 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動方法
KR20020024614A (ko) * 2000-09-26 2002-04-01 윤종용 교류 플라즈마 디스플레이 패널의 유지방전 회로

Also Published As

Publication number Publication date
JP2004038158A (ja) 2004-02-05
US7193586B2 (en) 2007-03-20
KR20040003245A (ko) 2004-01-13
US20040135746A1 (en) 2004-07-15

Similar Documents

Publication Publication Date Title
KR100458571B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100463187B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
US6963174B2 (en) Apparatus and method for driving a plasma display panel
KR100467458B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100467448B1 (ko) 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법
KR100458572B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 방법
KR100599649B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
KR100515330B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
KR100497230B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100490614B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
KR100502905B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100560503B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100490615B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100542211B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
KR100560524B1 (ko) 플라즈마 표시 장치
KR100454025B1 (ko) 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법
KR100502913B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020702

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040624

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20041020

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20041116

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20041117

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20071029

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20081029

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20091026

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20091026

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee