KR100456701B1

KR100456701B1 - 다중 반송파 전송 시스템

Info

Publication number: KR100456701B1
Application number: KR10-2002-0068872A
Authority: KR
Inventors: 박준현; 김동규
Original assignee: 삼성전자주식회사
Priority date: 2002-11-07
Filing date: 2002-11-07
Publication date: 2004-11-10
Anticipated expiration: 2022-11-07
Also published as: TW200408219A; US7480336B2; JP2004159324A; TWI238614B; CN100558020C; JP4339078B2; CN1499754A; US20040120413A1; KR20040040678A

Abstract

여기에 개시된 다중 반송파 전송 시스템은, 전송하고자 하는 데이터를 부반송파들로 변환하는 인코더, 상기 인코더로부터 제공된 한 프레임내의 각 부반송파들의 위상을 쉬프트하는 제 1 쉬프터, 상기 위상 쉬프트된 주파수 영역 내의 부반송파들을 시간 영역 내의 디지털 데이터 열로 변환하는 반전 고속 푸리에 변환(inverse fast Fourier transform) 유닛, 상기 IFFT 유닛으로부터의 상기 시간 영역 내의 디지털 데이터 열의 순서를 재배열하는 제 2 쉬프터 그리고 상기 제 2 쉬프터로부터의 상기 재배열된 데이터 열의 후반부에 상기 재배열된 데이터 열의 일부를 복사해서 부가하는 삽입기를 포함한다. 이와 같은 다중 반송파 전송 시스템은 간단한 소자들을 이용하여 부반송파 재배치 기능과 보호 구간 삽입 기능을 수행함으로써 데이터 처리 시간이 감소된다. 그 결과, 통신 시스템 전체의 전송 효율이 향상된다.

Description

다중 반송파 전송 시스템{MULTI CARRIER TRANSMISSION SYSTEM}

본 발명은 다중 반송파 전송 시스템에 관한 것으로, 좀 더 구체적으로는OFDM(Orthogonal Frequency Division multiplexing) 방식에 따른 다중 반송파 전송 시스템의 부반송파 재배치와 보호 구간 삽입에 관한 것이다.

OFDM(Orthogonal Frequency Division multiplexing) 방식은 전송하고자 하는 데이터를 M-QAM(M-array Quadrature Amplitude modulation) 형태의 복소 심벌(complex symbol)로 변환하고, 복소심벌의 수열인 복소 심벌열(complex symbol sequence)을 직병렬전환을 통해 다수의 병렬 복소심벌로 전환한 후 병렬 복소심벌들 각각을 구형파성형화(rectangular pulseshaping)하고 부반송파(sub-carrier) 변조하는 다중반송파변조(Multi-Carrier Modulation) 방식이다. 여기서 부반송파변조된(sub-carrier modulated) 모든 병렬 구형파신호들이 서로 직교(orthogonal)하도록 부반송파 사이의 주파수 간격이 설정된다.

OFDM 방식을 사용하지 않고 무선 페이딩(fading) 채널을 통해 M_QAM 변조신호를 전송할 경우, 다중경로지연(multipath delay)에 의해 발생하는 채널의 지연확산(delay spread)이 변조신호의 심벌주기보다 크면, 심벌간상호간섭(inter-symbol interference : ISI)이 발생하여 수신단에서 올바른 신호복원이 불가능해진다. 따라서, 랜덤(random) 지연 확산을 보상하는 등화기(equalizer)를 사용해야 하지만, 등화기의 구현이 매우 복잡할 뿐만 아니라 수신단에서 입력잡음에 의한 전송 성능의 열화가 커지는 단점이 있다.

반면, OFDM 방식은 각 병렬 구형파신호의 심벌주기를 채널의 지연확산보다 훨씬 길게 할 수 있으므로 심벌간상호간섭을 상대적으로 작게 할 수 있다. 특히, OFDM은 보호 구간(Guard Interval)을 지연확산보다 길게 설정함으로써 심벌간 상호간섭을 완전히 제거하고, 심볼 구간에서의 부반송파의 직교성을 유지하고 채널간 간섭을 제거한다. 따라서, OFDM 방식은 무선 페이딩 채널을 통한 데이터 전송에 매우 효과적이므로 현재 유럽의 지상파(TERRESTRIAL) 디지털 텔레비전 및 오디오 방송 시스템에 대한 표준 전송 방식으로 채택되어 있다. 또한 디지털가입자망(digital subscriber loop : DSL) 및 전력선통신(powerline communication) 등의 유선 채널을 통한 데이터 전송 시스템 등에서도 선로망 환경에서 발생하는 다중 경로 반사(multipath reflection)에 의한 전송 성능 열화를 제거하는데 많이 사용되고 있다.

도 1은 OFDM 방식을 이용한 데이터 전송 시스템의 송신단을 보여주는 도면이다. 도 1을 참조하면, OFDM 방식을 이용한 데이터 전송 시스템의 송신단(10)은, 인코더(11), 부반송파 재배치기(12), IFFT(inverse fast Fourier transform) 유닛(13), 보호 구간(guard interval) 삽입기(14), 로우 패스 필터(15) 그리고 디지털-아날로그 변환기(16)를 포함한다.

인코더(11)는 전송하고자 하는 데이터를 먼저 부호화 데이터(coded data)로 바꾸고, 부호화 데이터를 매핑기(mapper)를 통해 M-QAM, PSK(phase shift keying) 및 DPSK(differential PSK) 등 형태의 부반송파들로 변환한다. 상기 인코더(11)의 채널부호화 방법에는 길쌈부호화(convolutional encoding), 블록부호화(block encoding), 터보부호화(turbo encoding) 등을 포함하는 다수의 방법 또는 그들의 적절한 조합이 이용된다.

부반송파 재배치기(12)는 인코더(11)로부터 제공된 부반송파들의 순열을IFFT(13)에서 처리하기에 적합한 순열로 재배치한다. IFFT(13)는 표본화이론(sampling theorem)에 근거하여 주파수 영역 내의 부반송파들을 시간 영역 내의 신호들로 변환한다. 보호 구간 삽입기(14)는 심벌간 상호 간섭을 제거하기 위해 IFFT(13)로부터 출력되는 한 프레임의 신호들의 앞에 보호 구간을 삽입한다. 로우 패스 필터(15)는 보호 구간 삽입기(14)를 통해 출력되는 신호에 포함된 노이즈 성분을 제거한다. 디지털-아날로그 변환기(16)는 로우 패스 필터(15)로부터 출력되는 디지털 신호를 아날로그 신호로 변환한다. 디지털-아날로그 변환기(16)에 의해서 변환된 아날로그 신호는 무선 또는 유선 채널을 통해 전송된다.

도 2는 OFDM 방식을 이용한 데이터 전송 시스템의 수신단을 보여주는 도면이다. 도 2를 참조하면, 수신단(20)은 아날로그-디지털 변환기(21), 로우 패스 필터(22), 보호 구간 제거기(23), FFT(fast Fourier transform) 유닛(24), 부반송파 재배치기(25) 그리고 디코더(26)를 포함한다.

아날로그-디지털 변환기(21)는 무선 또는 유선 채널을 통해 수신된 아날로그 신호를 디지털 신호로 변환한다. 보호 구간 제거기(23)는 로우 패스 필터(22)를 통해 제공되는 신호에서 보호 구간을 제거한다. FFT(24)는 보호 구간 제거기(23)로부터 출력되는 시간 영역의 신호를 주파수 영역의 신호로 변환한다. 부반송파 재배치기(25)는 FFT(24)로부터 출력되는 주파수 영역의 부반송파 신호들의 순열을 디코더(26)에서 처리하기에 적합한 순열로 재배치한다. 디코더(26)는 수신된 신호를 복조하고 채널복호화를 수행한다. 디코더(26)는 디-인터리버(de-interleaver)와 비터비 디코더(viterbi decoder)를 포함한다.

도 1 및 도 2에서 알 수 있는 바와 같이, 송신단(10)과 수신단(20)에 포함된 구성 요소들은 상반된 동작을 수행하므로 이하 설명에서는 송신단(10)을 기준으로 설명하고, 수신단(20)에 대한 설명은 생략한다.

도 1에 도시된 부반송파 재배치기(12)의 구성 및 동작은 도 3을 참조하여 상세히 설명한다. 도 3을 참조하면, 부반송파 재배치기(12)는 인코더(11)로부터 제공된 부반송파의 순열을 재배열해서 IFFT(13)로 제공한다.

본 명세서에서는 IFFT(13) 및 FFT(24)의 크기가 각각 64인 것으로 가정한다. 그러나, IFFT(13) 및 FFT(24)의 크기는 다양하게 변경될 수 있으며, IFFT(13) 및 FFT(24)의 크기에 따라서 각 구성 요소들을 변경 수 있다. 또한, 본 발명의 데이터 전송 시스템은 IEEE 802.11a Wireless LAN 표준을 따른다. 이하의 설명에서 IEEE 802.11a Wireless LAN 표준에 개시된 내용들이 참조 및 인용될 것이다.

인코더(11)는 각 주파수(angular frequency) 0부터 π까지에 대응하는 부반송파들(x0-x31)과 각 주파수 π부터 2 π까지에 대응하는 부반송파들(x32-x63)을 순차적으로 출력한다. 통상의 기술자들이 잘 알고 있는 바와 같이, IFFT(13)에는 각 주파수 π부터 2 π까지(다시 말하면, 각 주파수 -π부터 0까지)에 대응하는 부반송파들(x32-x63)부터 각 주파수 0부터 π까지에 대응하는 부반송파들(x0-x31) 순으로 입력되어야 한다. 부반송파 재배치기(12)는 이와 같이, 인코더(11)로부터 출력되는 부반송파들의 순열(x0-x63)을 새로운 순열(x32-x63, x0-x31)로 재배열한다.

이와 같은 부반송파 재배치기(12)의 내부 회로 구성이 도 4에 도시되어 있고, 부반송파 재배치기(12)의 동작을 설명하기 위한 타이밍도가 도 5에 도시되어 있다. 도 4를 참조하면, 부반송파 재배치기(12)는 컨트롤러(C1) 메모리들(M1, M2) 그리고 멀티플렉서(U1)를 포함한다. 인코더(11)로부터 각 주파수 0부터 π까지에 대응하는 부반송파들(x0-x31)과 각 주파수 π부터 2 π까지에 대응하는 부반송파들(x32-x63)이 부반송파 재배치기(12)로 순차적으로 제공된다. 컨트롤러(C1)는 인코더(11)로부터 부반송파들(x0-x31)이 제공될 때 그들이 메모리(M1)에 저장되도록 제어한다. 이어서, 컨트롤러(C1)는 인코더(11)로부터 부반송파들(x32-x63)이 제공될 때 그들이 멀티플렉서(U1)를 통해 출력되도록 제어한다. 부반송파들(x32-x63)이 모두 출력되면 컨트롤러(C1)는 메모리(M1)에 저장된 부반송파들(x0-x31)이 독출되도록 제어하고, 독출된 부반송파들이 멀티플렉서(U1)를 통해 외부로 출력되도록 제어한다.

부반송파들(x0-x31)이 멀티플렉서(U1)를 통해 출력되는 동안 다음 프레임에 속하는 부반송파들(x0-x31)이 인코더(11)로부터 제공되면, 컨트롤러(C1)는 부반송파들(x0-x31)이 메모리(M2)에 저장되도록 제어한다. 이어서, 컨트롤러(C1)는 인코더(11)로부터 부반송파들(x32-x63)이 제공될 때 그들이 멀티플렉서(U1)를 통해 출력되도록 제어한다. 부반송파들(x32-x63)이 모두 출력되면 컨트롤러(C1)는 메모리(M2)에 저장된 부반송파들(x0-x31)이 독출되도록 제어하고, 독출된 부반송파들이 멀티플렉서(U1)를 통해 외부로 출력되도록 제어한다. 부반송파 재배치기(12)는 상술한 바와 같은 방법으로 인코더(11)로부터 제공되는 부반송파의 순열을IFFT(13)에 적합한 순열로서 재배열하여 출력한다.

그러나 종래의 부반송파 재배치기(12)는 두 개의 메모리들(M1, M2)을 필요로 한다. 또, 한 프레임의 부반송파의 개수가 N 개이고, 매 클럭마다 부반송파 재배치기(12)로부터 하나의 부반송파가 출력될 때 부반송파 재배치기(12)에 의해서 N/2 클럭 만큼의 지연이 발생한다.

도 6은 도 1에 도시된 보호 구간 삽입기(14)의 동작 방법을 개념적으로 보여주는 도면이다. 도 6을 참조하면, 보호 구간 삽입기(14)는 후반부 16 개의 부반송파들(x48-x63)을 프레임의 전반부에 복사(copy)해서 80 개의 부반송파들(x48-x63, x0-x63)로 구성된 새로운 프레임을 구성한다.

도 7은 보호 구간 삽입기(14)의 내부 회로 구성을 보여주는 블록도이고, 도 8은 보호 구간 삽입기(14)의 동작을 보여주는 타이밍도이다. 도 7을 참조하면, 보호 구간 삽입기(14)는 컨트롤러(C2), 메모리들(M3, M4) 그리고 멀티플렉서(U2)를 포함한다. 컨트롤러(C2)는 IFFT(13)로부터 출력되는 64 개의 부반송파들(x0-x63)이 메모리(M1)에 저장되도록 제어한다. IFFT(13)로부터 출력되는 부반송파의 인덱스가 48이면 기입 동작이 중지되도록 제어하고, 멀티플렉서(U2)를 통해서 IFFT(13)로부터의 부반송파들이 로우 패스 필터(15)로 제공되도록 제어한다. IFFT(13)로부터의 부반송파들(x48-x63)이 멀티플렉서(U2)를 통해 모두 출력되면 컨트롤러(C2)는 메모리(M3)에 저장된 부반송파들(x0-x63)이 독출되어서 멀티플렉서(U2)를 통해 출력되도록 제어한다. 그러므로, 보호 구간 삽입기(14)는 새로 구성된 한 프레임의 부반송파들(x48, x49, …,x63, x0, x1,…,x63)을 출력한다.

메모리(M3)로부터 독출된 부반송파들(x0-x63)이 멀티플렉서(U2)를 통해 출력되고 있는 동안 IFFT(13)로부터 다음 프레임에 속하는 부반송파들(x0-x63)이 입력되면 컨트롤러(C2)는 입력된 부반송파들(x0-x63)을 메모리(M4)에 저장한다. 컨트롤러(C2)는 메모리(M3)에 저장된 부반송파들(x0-x63)이 모두 독출되어서 멀티플렉서(U2)를 통해 출력되고 난 후 IFFT(13)로부터 입력되는 다음 프레임의 부반송파들(x48-x63)이 멀티플렉서(U2)를 통해 출력되도록 제어한다. 부반송파(x63)가 멀티플렉서(U2)를 통해 출력되면 컨트롤러(C2)는 메모리(M4)에 저장된 부반송파들(x0-x63)이 독출되어서 멀티플렉서(u2)를 통해 출력되도록 제어한다.

상술한 바와 같이, 종래의 보호 구간 삽입기(14)는 두 개의 메모리들(M3, M4)을 사용하여 한 프레임의 전반부에 보호 구간을 삽입함으로써 심볼간 간섭을 줄일 수 있었다. 그러나, 종래의 보호 구간 삽입기(14)는, 한 프레임의 부반송파의 개수가 N 개이고, 보호 구간에 속하는 부반송파의 개수가 G개이며, 매 클럭마다 부반송파 재배치기(12)로부터 하나의 부반송파가 출력된다고 가정할 때, N-G 클럭 만큼의 지연이 발생한다. 앞서 설명한 부반송파 재배치기(12)의 지연 시간과 보호 구간 삽입기(14)에 의한 지연 시간의 합은 N/2+(N-G)가 된다. 그러므로, 송신단(10)과 수신단(20)에서의 전체 지연 시간은 N/2+(N-G)+N/2 = 2N-G이다. 이와 같은 지연 시간은 전체 통신 시스템의 전송 효율을 떨어뜨린다.

따라서 본 발명의 목적은 회로 구성이 간단하고 동작 지연 시간이 감소된 다중 반송파 전송 시스템을 제공하는데 있다.

본 발명의 다른 목적은 동작 지연 시간이 감소된 다중 반송파 전송 시스템의 데이터 전송 방법을 제공하는데 있다.

본 발명의 또다른 목적은 동작 지연 시간이 감소된 다중 반송파 전송 시스템의 데이터 수신 방법을 제공하는데 있다.

도 1은 OFDM 방식을 이용한 데이터 전송 시스템의 송신단을 보여주는 도면;

도 2는 OFDM 방식을 이용한 데이터 전송 시스템의 수신단을 보여주는 도면;

도 3은 도 1에 도시된 부반송파 재배치기의 블록도;

도 4는 도 1에 도시된 부반송파 재배치기의 블록도;

도 5는 부반송파 재배치기의 동작을 설명하기 위한 타이밍도;

도 6은 도 1에 도시된 보호 구간 삽입기의 동작을 개념적으로 보여주는 도면;

도 7은 보호 구간 삽입기의 내부 회로 구성을 보여주는 블록도;

도 8은 보호 구간 삽입기의 동작을 보여주는 타이밍도;

도 9는 본 발명의 바람직한 실시예에 따른 OFDM 방식을 이용한 데이터 전송 시스템의 송신단의 블록도;

도 10은 도 9에 도시된 송신단의 제어 흐름을 보여주는 플로우차트;

도 11은 OFDM 방식을 이용한 데이터 전송 시스템의 수신단을 보여주는 도면;

도 12는 수신단의 제어 흐름을 보여주는 플로우차트;

도 13a 및 도 13b는 IFFT로 입력될 신호들의 주파수 스펙트럼;

도 14는 주파수 쉬프터의 블록도;

도 15는 주파수 쉬프터의 제어 수순을 보여주는 플로우차트;

도 16a 및 도 16b는 도 9에 도시된 시간 쉬프터의 실시예들;

도 17은 도 16a에 도시된 시간 쉬프터의 동작 수순을 보여주는 플로우차트;

도 18은 도 9에 도시된 보호 구간 삽입기의 블록도;

도 19는 도 18에 도시된 보호 구간 삽입기의 타이밍도; 그리고

도 20은 본 발명의 바람직한 실시예에 따른 보호 구간 삽입기의 동작 수순을 보여주는 플로우차트이다.

*도면의 주요부분에 대한 설명

100 : 송신단 110 : 인코더

120 : 시간 쉬프터 130 : 반전 고속 푸리에 변환(IFFT)

140 : 주파수 쉬프터 150 : 보호 구간 삽입기

160 : 로우 패스 필터 170 : 디지털-아날로그 변환기

200 : 수신단 210 : 아날로그-디지털 변환기

220 : 로우 패스 필터 230 : 보호 구간 제거기

240 : 주파수 쉬프터 250 : FFT

260 : 디코더

(구성)

상술한 바와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 다중 반송파 전송 시스템은: 전송하고자 하는 데이터를 부반송파들로 변환하는 인코더와, 상기 인코더로부터 제공된 한 프레임내의 각 부반송파들의 위상을 쉬프트하는 제 1 쉬프터와, 상기 위상 쉬프트된 주파수 영역 내의 부반송파들을 시간 영역 내의 디지털 데이터 열로 변환하는 반전 고속 푸리에 변환(inverse fast Fourier transform) 유닛과, 상기 IFFT 유닛으로부터의 상기 시간 영역 내의 디지털 데이터 열의 순서를 재배열하는 제 2 쉬프터 그리고 상기 제 2 쉬프터로부터의 상기 재배열된 데이터 열의 후반부에 상기 재배열된 데이터 열의 일부를 복사해서 부가하는 삽입기를 포함한다.

바람직한 실시예에 있어서, 상기 데이터 열의 길이는 N(N은 양의 정수)이고, 상기 재배열된 데이터 열의 일부는 길이가 G(G는 <N인 양의 정수)인 보호 구간이다.

이 실시예에 있어서, 상기 보호 구간은, 상기 인코더로부터 출력되는 한 프레임의 부반송파들 중 마지막 G 개의 부반송파들에 대응한다.

이 실시예에 있어서, 상기 제 1 쉬프터는, 상기 보호 구간이 상기 데이터 열의 전반부에 위치하도록 상기 각 부반송파들의 위상을 쉬프트한다.

바람직한 실시예에 있어서, 상기 보호 구간의 길이 G는 상기 데이터 열의 길이 N의 1/4이다. 이 때, 상기 제 1 쉬프터는, 상기 인코더로부터 출력되는 상기 부반송파의 각 주파수를 -90°쉬프트시키기 위한 제 1 위상 쉬프터와, 상기 인코더로부터 출력되는 상기 부반송파의 각 주파수를 -180°쉬프트시키기 위한 제 2 위상 쉬프터와, 상기 인코더로부터 출력되는 상기 부반송파의 각 주파수를 90°쉬프트시키기 위한 제 3 위상 쉬프터 그리고 상기 인코더로부터 출력되는 상기 부반송파 또는 상기 제 1 내지 제 3 위상 쉬프터들로부터 출력되는 부반송파들 중 하나를 상기 위상 쉬프트된 부반송파로서 출력하는 선택기를 포함한다.

이 실시예에 있어서, 상기 제 1 위상 쉬프터는, 상기 인코더로부터 출력되는 상기 부반송파에 -j를 곱하는 제 1 곱셈기이고, 상기 제 2 위상 쉬프터는, 상기 인코더로부터 출력되는 상기 부반송파에 -1을 곱하는 제 2 곱셈기이다. 또, 상기 제 3 위상 쉬프터는, 상기 인코더로부터 출력되는 상기 부반송파에 j를 곱하는 제 3 곱셈기이다. 상기 선택기는, 클럭 신호에 응답해서 카운트 값을 증가시키는 카운터 그리고 상기 카운트 값에 응답해서 상기 인코더로부터 출력되는 상기 부반송파 또는 상기 제 1 내지 제 3 곱셈기들로부터 출력되는 부반송파들 중 하나를 상기 위상 쉬프트된 부반송파로서 출력하는 멀티플렉서를 포함한다.

이 실시예에 있어서, 상기 카운터는 2-비트 카운터이다.

바람직한 실시예에 있어서, 상기 인코더로부터 출력되는 상기 부반송파들은 I채널 부반송파와 Q채널 부반송파를 각각 포함한다.

이 실시예에서, 상기 제 1 쉬프터는, 상기 I채널 부반송파에 -1을 곱하는 제 1 곱셈기와, 상기 Q채널 부반송파에 -1을 곱하는 제 2 곱셈기와, 클럭 신호에 응답해서 카운트 값을 증가시키는 카운터와, 상기 I채널 부반송파, 상기 Q채널 부반송파, 상기 제 1 곱셈기로부터의 출력 그리고 상기 제 2 곱셈기로부터의 출력 중 하나를 상기 위상 쉬프트된 부반송파로서 출력하는 제 1 멀티플렉서 그리고 상기 Q채널 부반송파, 상기 제 1 곱셈기로부터의 출력, 상기 제 2 곱셈기로부터의 출력 그리고 상기 I채널 부반송파 중 하나를 상기 위상 쉬프트된 부반송파로서 출력하는 제 2 멀티플렉서를 포함한다. 상기 카운터는 2-비트 카운터이다.

바람직한 실시예에 있어서, 상기 보호 구간의 길이 G는 상기 데이터 열의 길이 N의 1/2이다. 상기 제 1 쉬프터는, 상기 인코더로부터 출력되는 상기 부반송파의 각 주파수를 180°쉬프트시키기 위한 위상 쉬프터 그리고 상기 인코더로부터 출력되는 상기 부반송파 또는 상기 위상 쉬프터로부터 출력되는 부반송파 중 하나를 상기 위상 쉬프트된 부반송파로서 출력하는 선택기를 포함한다.

바람직한 실시예에 있어서, 상기 제 1 쉬프터로부터 상기 IFFT 유닛으로 입력되는 상기 부반송파들은 각 주파수 0부터 2π까지에 대응한다. 상기 주파수 쉬프터는, 상기 제 1 쉬프터로부터의 상기 부반송파들에 -1을 곱하는 곱셈기 그리고 클럭 신호에 응답하여 상기 제 1 쉬프터로부터의 상기 부반송파와 상기 곱셈기로부터의 상기 부반송파를 번갈아 출력하는 선택기를 포함한다.

이 실시예에 있어서, 상기 선택기는, 클럭 신호에 응답하여 카운트 값을 증가시키는 카운터 그리고 상기 카운트 값에 응답하여 상기 제 1 쉬프터로부터의 상기 부반송파와 상기 곱셈기로부터의 상기 부반송파를 선택적으로 출력하는 멀티플렉서를 포함한다. 상기 카운터는 1-비트 카운터이다.

바람직한 실시예에 있어서, 상기 삽입기는, 상기 주파수 쉬프터로부터의 데이터 열 중 상기 보호 구간을 저장하기 위한 쉬프트 레지스터와, 상기 주파수 쉬프터로부터의 데이터 또는 상기 쉬프트 레지스터의 데이터 중 하나를 선택적으로 출력하는 멀티플렉서 그리고 상기 쉬프트 레지스터와 상기 멀티플렉서를 제어하기 위한 제어 신호들을 출력하는 컨트롤러를 포함한다.

바람직한 실시예에 있어서, 상기 시스템은, 채널을 통해 수신된 아날로그 신호를 디지털 데이터로 변환하는 변환기와, 상기 변환기로부터의 디지털 데이터 열에 포함된 상기 보호 구간을 제거하는 보호 구간 제거기와, 상기 디지털 데이터 열의 순서를 재배열하는 제 3 쉬프터와, 상기 제 3 쉬프터로부터의 상기 시간 영역 내의 디지털 데이터 열을 상기 주파수 영역 내의 부반송파들로 변환하는 고속 푸리에 변환(fast Fourier transform) 유닛 그리고 상기 부반송파들을 복조하는 디코더를 더 포함한다.

본 발명의 다른 특징에 의하면, 다중 반송파 전송 시스템의 데이터 전송 방법은, 전송하고자 하는 데이터를 부반송파들로 변환하는 단계와, 상기 각 부반송파들의 위상을 쉬프트하는 단계와, 위상 쉬프트된 주파수 영역 내의 부반송파들을 시간 영역 내의 디지털 데이터 열로 변환하는 반전 고속 푸리에 변환(inverse fastFourier transform) 단계와, 반전 고속 푸리에 변환된 디지털 데이터 열의 순서를 재배열하는 단계 그리고 재배열된 데이터 열의 후반부에 상기 재배열된 데이터 열의 일부를 복사해서 부가하는 단계를 포함한다.

바람직한 실시예에 있어서, 상기 디지털 데이터 열의 순서를 재배열하는 단계는, 상기 반전 고속 푸리에 변환된 디지털 데이터를 수신하는 단계와, 상기 수신 데이터의 인덱스를 판별하는 단계와, 상기 수신 데이터의 인덱스가 짝수일 때 상기 수신 데이터를 상기 재배열된 데이터로서 출력하는 단계와, 상기 수신 데이터의 인덱스가 홀수일 때 상기 수신 데이터에 (-1)을 곱해서 상기 재배열된 데이터로서 출력하는 단계 그리고 상기 반전 고속 푸리에 변환된 디지털 데이터가 모두 수신될 때까지 상기 단계들을 반복적으로 수행하는 단계를 포함한다.

바람직한 실시예에 있어서, 상기 부반송파들의 위상을 쉬프트하는 단계는, 상기 부반송파들을 수신하는 단계와, 상기 수신 부반송파의 인덱스를 판별하는 단계와, 상기 수신 부반송파의 인덱스가 4i(단, i=0, 1, 2, 3,…, 4/N-1)일 때 상기 수신 부반송파를 상기 위상 쉬프트된 부반송파로서 출력하는 단계와, 상기 수신 부반송파의 인덱스가 4i+1일 때 수신 부반송파를 -90도 회전시켜서 상기 위상 쉬프트된 부반송파로서 출력하는 단계와, 상기 수신 부반송파의 인덱스가 4i+2일 때 수신 부반송파를 -180도 회전시켜서 상기 위상 쉬프트된 부반송파로서 출력하는 단계와, 상기 수신 부반송파의 인덱스가 4i+3일 때 수신 부반송파를 90도 회전시켜서 상기 위상 쉬프트된 부반송파로서 출력하는 단계 그리고 한 프레임동안 상기 부반송파들이 모두 수신될 때까지 상기 단계들을 반복적으로 수행하는 단계를 포함한다.

이 실시예에 있어서, 상기 재배열된 데이터 열의 일부를 복사해서 부가하는 단계는, 상기 재배열된 데이터 열을 순차적으로 수신하는 단계와, 상기 수신 데이터가 보호 구간 데이터인 지를 판별하는 단계와, 상기 수신 데이터가 상기 보호 구간 데이터일 때 상기 보호 구간 데이터를 저장하는 단계와, 상기 수신 데이터를 출력하는 단계와, 상기 데이터 열이 모두 수신되었는 지를 판별하는 단계와, 상기 데이터 열이 모두 수신되었을 때 상기 저장된 보호 구간 데이터를 독출해서 출력하는 단계그리고 상기 데이터 열이 모두 수신될 때까지 상기 단계를 반복적으로 수행하는 단계를 포함한다.

본 발명의 또 다른 특징에 의하면, 다중 반송파 전송 시스템의 데이터 수신 방법은: 채널을 통해 아날로그 신호를 수신하는 단계와, 상기 수신된 아날로그 신호를 디지털 데이터 열로 변환하는 단계와, 상기 디지털 데이터 열에 포함된 보호 구간을 제거하는 단계와, 상기 디지털 데이터 열을 재배열하는 단계와, 상기 재배열된 시간 영역의 디지털 데이터 열을 주파수 영역의 부반송파들로 변환하는 단계 그리고 상기 부반송파들을 복조하는 단계를 포함한다.

이와 같은 구성의 다중 반송파 전송 시스템은, 데이터 처리 시간이 감소된다. 그 결과, 통신 시스템 전체의 전송 효율이 향상된다. 또한, 본 발명의 데이터 전송 시스템은 간단한 소자들을 이용하여 부반송파 재배치 기능과 보호 구간 삽입 기능을 수행한다. 그러므로, 데이터 전송 시스템의 가격을 낮출 수 있으며 회로 면적을 줄일 수 있다.

(실시예)

이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.

도 9는 본 발명의 바람직한 실시예에 따른 OFDM 방식을 이용한 데이터 전송 시스템의 송신단의 블록도이고, 도 10은 도 9에 도시된 송신단(100)의 제어 흐름을 보여주는 플로우차트이다. 도 9를 참조하면, 상기 송신단(100)은 인코더(110), 시간 쉬프터(120), IFFT(130), 주파수 쉬프터(140), 보호 구간 삽입기(150), 로우 패스 필터(160) 그리고 디지털-아날로그 변환기(170)를 포함한다.

단계 S300에서, 인코더(110)는 전송하고자 하는 데이터를 먼저 부호화 데이터(coded data)로 바꾸고, 부호화 데이터를 매핑기(mapper)를 통해 M-QAM, PSK(phase shift keying) 및 DPSK(differential PSK) 등 형태의 부반송파들로 변환한다. 상기 인코더(110)의 채널부호화 방법에는 길쌈부호화(convolutional encoding), 블록부호화(block encoding), 터보부호화(turbo encoding) 등을 포함하는 다수의 방법 또는 그들의 적절한 조합이 이용된다.

단계 S310에서, 시간 쉬프터(120)는 인코더(110)로부터 제공된 부반송파들의 순열을 재배열해서 출력한다.

단계 S320에서, IFFT(130)는 표본화이론(sampling theorem)에 근거하여 시간 쉬프터(120)로부터의 주파수 영역 내의 반송파 신호들을 시간 영역 내의 신호들로 변환한다.

단계 S330에서, 주파수 쉬프터(140)는 IFFT(130)로부터 출력되는 시간 영역 내의 신호들에 본 발명의 특징에 따른 연산을 수행한다. 이와 같은 연산에 의하면, IFFT(130)로 입력되는 부반송파 신호들의 순열을 변경한 것과 동일한 효과를 얻을 수 있다.

단계 S340에서, 보호 구간 삽입기(150)는 주파수 쉬프터(140)로부터 출력되는 한 프레임의 신호들의 끝에 보호 구간을 삽입한다. 시간 쉬프터(120)와 보호 구간 삽입기(150)에 의해서 인코더(110)로부터 출력되는 N 개의 부반송파들의 전반부에 G(G<N) 개의 보호 구간이 삽입된다.

단계 S350에서, 로우 패스 필터(160)는 보호 구간 삽입기(150)를 통해 출력되는 신호에 포함된 노이즈 성분을 제거한다. 단계 S360에서, 디지털-아날로그 변환기(170)는 로우 패스 필터(160)로부터 출력되는 디지털 신호를 아날로그 신호로 변환한다. 단계 S370에서, 디지털-아날로그 변환기(170)에 의해서 변환된 아날로그 신호는 무선 또는 유선 채널을 통해 전송된다.

도 11은 OFDM 방식을 이용한 데이터 전송 시스템의 수신단을 보여주는 도면이고, 도 12는 수신단의 제어 흐름을 보여주는 플로우차트이다. 도 11을 참조하면, 수신단(200)은 아날로그-디지털 변환기(21), 로우 패스 필터(220), 보호 구간 제거기(230), 주파수 쉬프터(240), FFT(fast Fourier transform) 유닛(250) 그리고 디코더(260)를 포함한다.

단계 S400에서, 수신단(200)은 무선 또는 유선 채널을 통해 아날로그 신호를 수신한다. 단계 S410에서, 아날로그-디지털 변환기(210)는 무선 또는 유선 채널을 통해 수신된 아날로그 신호를 디지털 신호로 변환한다. 단계 S420에서, 로우 패스 필터(220)는 수신된 신호에 포함된 노이즈 성분들을 제거한다. 단계 S430에서, 보호 구간 제거기(230)는 로우 패스 필터(220)를 통해 제공되는 신호에서 보호 구간을 제거한다. 단계 S440에서, 주파수 쉬프터(240)는 보호 구간 제거기(230)로부터 출력되는 시간 영역의 신호들을 재배열해서 출력한다. 단계 S450에서, FFT(250)는 주파수 쉬프터(240)로부터 출력되는 시간 영역의 신호를 주파수 영역의 신호로 변환한다. 단계 S460에서, 디코더(260)는 수신된 신호를 복조하고 채널복호화를 수행한다. 디코더(260)는 디-인터리버(de-interleaver)와 비터비 디코더(viterbi decoder)를 포함한다.

먼저, 도 9를 참조하여, 송신단(100)의 주파수 쉬프터(140)의 구체적인 구성 및 동작을 이하 상세히 설명한다. 여기서, 설명의 편의를 위하여 인코더(110)로부터 출력되는 부반송파들이 시간 쉬프터(120)를 거치지 않고 IFFT(130)로 곧바로 입력되는 것으로 가정하고 설명한다. 시간 쉬프터(120)에 대해서는 추후 상세히 설명한다.

수학식 1과 같이, 시간 영역 내의 함수 x(n)을 푸리에 변환을 통하여 주파수 영역 내의 함수 X(k)를 구했을 때 이 한 쌍의 함수를 푸리에 쌍이라 한다. 수학식 1에서 x(n)은 시간 t에 대한 아날로그 신호 x(t)를 일정 간격으로 샘플링한 값 중 n 번째 값을 의미하며, X(k)는 x(t)의 주파수 f에 대한 스펙트럼인 X(f)에서 k번째 주파수에 해당하는 값을 의미하며 그리고 양방향 화살표는 푸리에 변환을 의미한다. 여기서, n과 k는 각각 시간 영역과 주파수 영역의 인덱스(index)이다.

수학식 2와 수학식 3은 푸리에 변환의 특성 중에 시간 쉬프트(time shift)와 주파수 쉬프트(frequency shift) 특성을 각각 표현한 것이다.

수학식 2에서 알 수 있는 바와 같이, 시간 영역의 신호 x(n)을 i 샘플만큼 이동시켰을 때 이는 주파수 영역에서 각 주파수에 대하여만큼 위상 회전한 것과 동일하다. 반대로, 수학식 3에 나타난 바와 같이, 주파수 영역의 신호 X(k)를 m만큼 주파수 이동시켰을 때 시간 영역의 신호 x(n)는 매 샘플마다만큼의 위상 회전이 발생한다. 본 발명에서는 수학식 2 및 수학식 3의 원리를 이용하여 IFFT(130)로부터 출력되는 데이터의 순열을 변경할 수 있다.

IFFT(130)로부터 출력되는 데이터의 순열을 변경하는 방법을 설명하기 위해 도 13a 및 도 13b는 IFFT(130)로 입력될 신호들의 주파수 스펙트럼을 예시적으로 보여주는 도면들이다. 먼저, 도 13a를 참조하면, 각 주파수 -π부터 π까지는 부반송파 x32부터 x63까지 그리고 x0부터 x31까지에 대응한다. 또한, 주파수 스펙트럼에서 알 수 있는 바와 같이, 2π의 정수배를 중심으로 허상이 배치된다.

종래의 부반송파 재배치기(12)는 인코더(11)로부터 제공되는 데이터순열(x0-x63)을 변경해서 새로운 데이터 순열(x32-x63, x0-x31)을 만들었다. 즉, 각 주파수 0부터 2π까지에 대응하는 데이터 순열(x0-x63)이 각 주파수 -π부터 π까지에 대응하는 데이터 순열(x32-x63, x0-x31)로 변경된다.

본 발명에서는 인코더(110)로부터 출력되는, 각 주파수 0부터 2π까지에 대응하는, 데이터 순열(x0-x63)을 그대로 IFFT(130)로 입력한다. 그런 다음, IFFT(130)로부터 출력되는 시간 영역 내의 데이터의 순열을 변경함으로써 데이터 순열(x32-x63, x0-x31)에 대한 IFFT를 수행한 것과 동일한 효과를 얻는다. 각 주파수 0부터 2π까지에 대응하는 데이터 순열(x0-x63)의 주파수 스펙트럼은 도 13b와 같다.

각 주파수 0부터 2π까지에 대응하는 데이터 순열(x0-x63)을 IFFT(130)로 입력한다는 것은 각 주파수 -π부터 π까지에 대응하는 데이터 순열(x32-x63, x0-x31)을 N/2(이 실시예에서, N=64) 샘플만큼 이동시킨다는 것과 같은 의미이다. m=N/2을 수학식 3에 대입하면,가 되고 이는 수학식 4와 같이, IFFT(130)의 출력값에을 곱하므로써 구현할 수 있다.

즉, IFFT(130)로부터 출력되는 데이터 순열의 홀수 번째 데이터(x1, x3, x5, …)에 -1을 곱하고, 짝수 번째 데이터(x0, x2, x4, …)에 +1을 곱하면 된다.

도 14는 주파수 쉬프터(140)의 내부 구성을 보여주는 블록도이다. 도 14를참조하면, 주파수 쉬프터(140)는 곱셈기(141), 멀티플렉서(142) 그리고 1-비트 카운터(143)를 포함한다. 곱셈기(141)는 IFFT(130)로부터 출력되는 데이터에 -1을 곱한다. 1-비트 카운터(143)는 클럭 신호(CLK)에 응답해서 0, 1, 0, 1…과 같이 변화하는 카운트 값을 출력한다. 멀티플렉서(142)는 카운터(143)의 카운트 값에 응답해서 IFFT(130)로부터의 데이터 또는 IFFT(130)로부터의 데이터에 -1이 곱해진 데이터 중 하나를 출력한다. 그러므로, IFFT(130)로부터 출력되는 데이터 순열의 홀수 번째 데이터에는 -1이 곱해지고, 짝수 번째 데이터는 그대로 출력된다.

도 14에 도시된 주파수 쉬프터(140)의 제어 수순은 도 15와 같다. 단계 S331에서, 주파수 쉬프터(140)는 IFFT(130)로부터 출력되는 데이터를 수신한다. 단계 S332에서, 주파수 쉬프터(140)는 수신 데이터를 재배열된 데이터로서 출력한다. 단계 S333에서, 주파수 쉬프터(140)는 수신 데이터에 (-1)을 곱해서 재배열된 데이터로서 출력한다. 단계 S334에서 주파수 쉬프터(140)는 데이터 열이 모두 수신된 것으로 판별되면 재배열 동작을 종료하고, 그렇지 않으면 단계 S331로 리턴한다.

상술한 바와 같이, 본 발명의 주파수 쉬프터(140)는 IFFT(130)로부터 출력되는 시간 영역의 데이터의 순열에 곱셈 연산을 수행한다. 그 결과, 각 주파수 -π부터 π까지에 대응하는 데이터 순열(x32-x63, x0-x31)에 대한 IFFT 연산을 수행하는 것과 동일한 효과를 얻는다.

계속해서 송신단(100)의 보호 구간 삽입 기능에 관하여 설명한다. 앞서 설명한 수학식 3은 본 발명의 보호 구간 삽입 기능에도 적용된다. 본 발명의 시간쉬프터(120)는 인코더(110)로부터 출력되는 데이터 순열(x0-x63)을 새로운 데이터 순열(x48-x63, x0-x47)로 변경해서 출력한다. 이를 위하여 시간 쉬프터(120)는 인코더(110)로부터 출력되는 데이터에을 곱한다.

특히, 부반송파 데이터 순열의 길이 N이 보호 구간 데이터 순열의 길이인 G의 2배일 때 부반송파에 곱해지는 승수는 수학식 5와 같으며, 부반송파 데이터 순열의 길이 N이 보호 구간 데이터 순열의 길이인 G의 4배일 때 부반송파에 곱해지는 승수는 수학식 6과 같다.

수학식 5에서 구해진 승수 {-1, 1}은 복소 데이터인 부반송파를 {180°, 0°} 위상 회전시키는 것을 의미하고, 수학식 6에서 구해진 승수 {-1, -j, j, 1}은 부반송파를 {-180°,-900°, 90°, 0°} 위상 회전시키는 것을 의미한다. 다음 수학식 7은 보호 구간 삽입 길이 G에 따른 승수를 정리해서 보여주고 있다.

도 16a 및 도 16b는 도 9에 도시된 시간 쉬프터(120)의 실시예들을 보여주는 도면들이다. 먼저 도 16a를 참조하면, 시간 쉬프터(120a)는 곱셈기들(121a-123a), 멀티플렉서(124a) 그리고 2-비트 카운터(125a)를 포함한다.

송신단(100)에서 송신된 신호가 수신단(200)에서 정확하게 복조될 수 있도록하기 위해 송신단(100)은 I 채널과 Q 채널로 각각 부반송파들을 전송한다. 그러므로, 인코더(110)는 I 채널의 부반송파(W_I)와 Q 채널의 부반송파(W_Q)를 포함하는 부반송파 W(W_I, W_Q)를 출력한다. 곱셈기(121a)는 인코더(110)로부터 출력되는 부반송파 W(W_I, W_Q)에 -j를 곱한다. 곱셈기(122a)는 인코더(110)로부터 출력되는 부반송파 W(W_I, W_Q)에 -1을 곱한다. 곱셈기(123a)는 인코더(110)로부터 출력되는 부반송파 W(W_I, W_Q)에 j를 곱한다. 2-비트 카운터(125a)는 클럭 신호(CLK)에 응답해서 카운트 값을 0, 1, 2, 3, 0, 1, 2, 3, …순으로 변화시킨다. 멀티플렉서(124a)는 카운터(125a)의 카운트 값에 응답해서 인코더(110)로부터 입력되는 부반송파 W(W_I, W_Q) 또는 곱셈기들(121a-123a)로부터 출력되는 부반송파들 가운데 하나를 시간 쉬프트된 신호 Z(Z_I, Z_Q)로서 출력한다.

이와 같은 시간 쉬프터(120a)에 의하면, 인코더(110)로부터 출력되는 0, 4, 8, 12, …번째 부반송파들은 멀티플렉서(124a)를 통해 그대로 출력되고, 인코더(110)로부터 출력되는 1, 5, 9, 13, …번째 부반송파들은 곱셈기(121a)에 의해서 -j가 곱해지고, 인코더(110)로부터 출력되는 2, 6, 10, 14, …번째 부반송파들은 곱셈기(122a)에 의해서 -1이 곱해지고, 그리고 인코더(110)로부터 출력되는 3, 7, 11, 15, …번째 부반송파들은 곱셈기(123a)에 의해서 j가 곱해진다. 따라서, IFFT(130)로부터 출력되는 시간 영역 내의 데이터의 순열은 x48-x63 그리고 x0-x47로 된다.

도 17은 도 16a에 도시된 시간 쉬프터(120a)의 동작 수순을 보여주는 플로우차트이다. 도 17을 참조하면, 단계 S311에서, 시간 쉬프터(120a)는 인코더(110)로부터 부반송파를 수신한다. 단계 S312에서, 시간 쉬프터(120a)는 수신된 부반송파의 인덱스(k)를 판별한다. 판별 결과, 수신 부반송파의 인덱스(k)가 4의 배수 즉, 4i(i=0, 1, 2, 3,…, 4/N-1)이면 그 제어는 단계 S313으로 진행하여 수신 부반송파를 위상 쉬프트된 부반송파로서 출력한다. 판별 결과, 수신 부반송파의 인덱스(k)가 4i+1이면 그 제어는 단계 S314로 진행하여 수신 부반송파에 (-j)를 곱해서 위상 쉬프트된 부반송파로서 출력한다. 판별 결과, 수신 부반송파의 인덱스(k)가 4i+2이면 그 제어는 단계 S315로 진행하여 수신 부반송파에 (-1)을 곱해서 위상 쉬프트된 부반송파로서 출력한다. 판별 결과, 수신 부반송파의 인덱스(k)가 4i+3이면 그 제어는 단계 S316으로 진행하여 수신 부반송파에 j를 곱해서 위상 쉬프트된 부반송파로서 출력한다. 단계 S317에서, 시간 쉬프터(120a)는 한 프레임의 부반송파들이 모두 수신되었는 지의 여부를 판별한다. 만일, 한 프레임의 부반송파들이 모두 수신되었다면 시간 쉬프터(120a)의 동작은 종료되고, 그렇지 않으면 그 제어는 단계 S311로 리턴한다.

다른 실시예로서 도 16b에 도시된 시간 쉬프터(120b)는 곱셈기들(121b,122b), 멀티플렉서들(123b, 124b) 그리고 2-비트 카운터(125b)를 포함한다. 곱셈기(121b)는 인코더(110)로부터 제공되는 I 채널의 부반송파(W_I)에 -1을 곱한다. 곱셈기(122b)는 인코더(110)로부터 제공되는 Q 채널의 부반송파(W_Q)에 -1을 곱한다. 2-비트 카운터(125b)는 클럭 신호(CLK)에 응답해서 카운트 값을 0, 1, 2, 3, 0, 1, 2, 3, …순으로 변화시킨다. 멀티플렉서(123b)는 카운터(125a)의 카운트 값에 응답해서 인코더(110)로부터 제공되는 I 채널의 부반송파(W_I), Q 채널의 부반송파(W_Q), -1이 곱해진 I 채널의 부반송파(W_I), 그리고 -1이 곱해진 Q 채널의 부반송파(W_Q) 가운데 하나를 I 채널 부반송파(Z_I)로서 출력한다. 멀티플렉서(124b)는 카운터(125a)의 카운트 값에 응답해서 인코더(110)로부터 제공되는 Q 채널의 부반송파(W_Q), -1이 곱해진 I 채널의 부반송파(W_I), -1이 곱해진 Q 채널의 부반송파(W_Q), 그리고 I 채널의 부반송파(W_I) 가운데 하나를 Q 채널 부반송파(Z_Q)로서 출력한다.

이와 같은 시간 쉬프터(120a)에 의하면, 인코더(110)로부터 출력되는 0, 4, 8, 12, …번째 부반송파들은 멀티플렉서들(123b, 124b)을 통해 그대로 출력되고, 인코더(110)로부터 출력되는 1, 5, 9, 13, …번째 부반송파들은 -j가 곱해지고, 인코더(110)로부터 출력되는 2, 6, 10, 14, …번째 부반송파들은 -1이 곱해지고, 그리고 인코더(110)로부터 출력되는 3, 7, 11, 15, …번째 부반송파들은 j가 곱해진 후 멀티플렉서들(123b, 124b)을 통해 출력된다. 따라서, IFFT(130)로부터 출력되는 시간 영역 내의 데이터의 순열은 x48-x63 그리고 x0-x47로 된다.

도 18은 도 9에 도시된 보호 구간 삽입기(150)의 바람직한 실시예에 따른 블록도이고, 도 19는 도 18에 도시된 보호 구간 삽입기(150)의 동작을 보여주는 타이밍도이다. 도 19를 참조하면, 보호 구간 삽입기(150)는 쉬프트 레지스터(151), 멀티플렉서(152) 그리고 컨트롤러(153)를 포함한다. 앞서 설명한 바와 같이, 시간 쉬프터(120)에 의해서 주파수 쉬프터(140)로부터 보호 구간 삽입기(150)로 입력되는 부반송파의 순열은(x48-x63, x0-x47)이다. 컨트롤러(153)는 주파수 쉬프터(140)로부터 출력되는 데이터가 (x48-x63)일 때 주파수 쉬프터(140)로부터 출력되는 데이터가 쉬프트 레지스터(151)에 저장되도록 제어한다. 쉬프트 레지스터(151)는 컨트롤러(153)로부터의 제어 신호와 클럭 신호(CLK)에 응답해서 주파수 쉬프터(140)로부터 제공되는 데이터를 1만큼씩 쉬프트하며 저장한다. 한편, 컨트롤러(153)는 주파수 쉬프터(140)로부터 출력되는 데이터(x48-x63)가 쉬프트 레지스터(151)에 저장됨과 동시에 멀티플렉서(152)를 통해 출력되도록 제어한다. 주파수 쉬프터(140)로부터 제공되는 데이터가 (x0-x47)일 때 컨트롤러(153)는 주파수 쉬프터(140)로부터 제공되는 데이터가 쉬프트 레지스터(151)에 저장되지 않고 멀티플렉서(152)를 통해 출력되도록 제어한다. 그리고 컨트롤러(153)는 데이터(x47)가 멀티플렉서(152)를 통해 출력되고 나면 쉬프트 레지스터(151)에 저장된 데이터(x48-x63)가 멀티플렉서(152)를 통해 하나씩 순차적으로 출력되도록 제어한다.

결과적으로, 시간 쉬프터(120)와 보호 구간 삽입기(150)에 의해서 보호 구간 삽입기(150)로부터 출력되는 한 프레임의 데이터는 (x47-x63, x0-x63)이 된다.

한편, 부반송파 데이터 순열의 길이 N이 보호 구간 데이터 순열의 길이인 G의 정수 배(예컨대, 2배 또는 4배)일 때 시간 쉬프터(120)의 회로 구성은 간단하나 그렇지 않을 경우 시간 쉬프터(120)의 회로 구성은 복잡해진다. 이러한 문제를 해결하기 위하여, 예컨대,일 때 시간 쉬프터(120)는 수학식 6를 이용하여 부반송파의 순열을 변경한다. 보호 구간 삽입기(150)는개의 데이터를 쉬프트 레지스터(151)에 저장한 후,개의 데이터 이후에 입력되는 데이터를 그대로 출력한다. 그리고 보호 구간 삽입기(150)는 쉬프트 레지스터(151)에 저장된 데이터를 독출해서 출력한다. 또 다른 예로써,일 때 시간 쉬프터(120)는 수학식 5를 이용하여 부반송파의 순열을 변경한다. 보호 구간 삽입기(150)는개의 데이터를 쉬프트 레지스터(151)에 저장한 후개의 데이터 이후에 입력되는 데이터를 그대로 출력한다. 그리고, 보호 구간 삽입기(150)는 쉬프트 레지스터(151)에 저장된 데이터를 독출해서 출력한다. 이와 같은 방법에 의하면, 부반송파 데이터 순열의 길이 N이 보호 구간 데이터 순열의 길이인 G의 정수배가 아니더라도 그 복잡도를 그대로 유지할 수 있다.

도 20은 본 발명의 바람직한 실시예에 따른 보호 구간 삽입기(150)의 동작 수순을 보여주는 플로우차트이다. 도 20을 참조하면, 단계 S341에서, 보호 구간 삽입기(150)는 주파수 쉬프터(140)로부터 데이터를 수신한다. 단계 S342에서, 수신된 데이터가 보호구간에 속하는 데이터인 지의 여부가 판별된다. 판별 결과, 수신된 데이터가 보호구간에 속하는 데이터이면 그 제어는 단계 S344로 진행하고, 수신된 보호구간 데이터는 쉬프트 레지스터(151)에 저장된다. 만일 수신된 데이터가 보호구간에 속하지 않은 데이터이면 그 제어는 단계 S343으로 진행해서 수신 데이터를 그대로 출력한다.

단계 S345에서, 보호 구간 삽입기(150)는 데이터 열이 모두 수신되었는 지의 여부를 판별한다. 만일 데이터 열이 모두 수신되었으면 그 제어는 단계 S346으로 진행하고, 그렇지 않으면 그 제어는 단계 S341로 리턴한다. 단계 S346에서, 보호 구간 삽입기(150)는 쉬프트 레지스터(151)에 저장된 데이터를 독출해서 출력한다.

한편, 수신단(200)에서는 채널로부터 수신되어서 아날로그-디지털 변환기(210)와 로우 패스 필터(220)를 통해 출력되는 한 프레임의 전반부에 부가된 보호 구간(x47-x63)이 보호 구간 제거기(230)에 의해서 제거된다. 그리고 주파수 쉬프터(240)에 의해서 FFT(250)로부터 출력되는 부반송파 순열이 (x0-x63)으로 정렬된다.

상술한 바와 같은 본 발명의 다중 반송파 전송 시스템은 부반송파 재배치와 보호 구간 삽입에 소요되는 시간이 감소된다. 예컨대, 도 1에 도시된 종래 기술에 의하면, 부반송파 재배치와 보호 구간 삽입에 소요되는 시간은 2N-G 클럭이었으나 본 발명에 의하면 지연 시간이 거의 없다. 이와 같이, 다중 반송파 전송 시스템의 송신단 및 수신단에서의 데이터 처리 시간이 감소하는 것은 전체 통신 시스템의 전송 효율을 높이는 효과를 가져온다. 또한, 본 발명의 다중 반송파 전송 시스템은회로 구성이 간단하다. 예컨대, 종래의 부반송파 재배치기는 N/2 개의 부반송파들을 저장하기 위한 메모리를 요구하였으나 본 발명의 주파수 쉬프터는 메모리를 필요로 하지 않는다. 또한, 종래의 보호 구간 삽입기는 부반송파들을 저장하기 위한 N-G 개의 부반송파들을 저장하기 위한 2 개의 메모리들을 요구하였으나 본 발명에서는 단지 16-비트 쉬프트 레지스터만을 필요로 한다.

예시적인 바람직한 실시예를 이용하여 본 발명을 설명하였지만, 본 발명의 범위는 개시된 실시예들에 한정되지 않는다는 것이 잘 이해될 것이다. 오히려, 본 발명의 범위에는 다양한 변형 예들 및 그 유사한 구성들이 모두 포함될 수 있도록 하려는 것이다. 따라서, 청구범위는 그러한 변형 예들 및 그 유사한 구성들 모두를 포함하는 것으로 가능한 폭넓게 해석되어야 한다.

이와 같은 본 발명에 의하면, 데이터 전송 시스템의 데이터 처리 시간이 감소된다. 그 결과, 통신 시스템 전체의 전송 효율이 향상된다. 또한, 본 발명의 데이터 전송 시스템은 간단한 소자들을 이용하여 부반송파 재배치 기능과 보호 구간 삽입 기능을 수행한다. 그러므로, 데이터 전송 시스템의 가격을 낮출 수 있으며 회로 면적을 줄일 수 있다.

Claims

다중 반송파 전송 시스템에 있어서:

전송하고자 하는 데이터를 부반송파들로 변환하는 인코더와;

상기 인코더로부터 제공된 한 프레임내의 각 부반송파들의 위상을 쉬프트하는 제 1 쉬프터와;

상기 위상 쉬프트된 주파수 영역 내의 부반송파들을 시간 영역 내의 디지털 데이터 열로 변환하는 반전 고속 푸리에 변환(inverse fast Fourier transform) 유닛과;

상기 IFFT 유닛으로부터의 상기 시간 영역 내의 디지털 데이터 열의 순서를 재배열하는 제 2 쉬프터; 그리고

상기 제 2 쉬프터로부터의 상기 재배열된 데이터 열의 후반부에 상기 재배열된 데이터 열의 일부를 복사해서 부가하는 삽입기를 포함하는 것을 특징으로 하는 다중 반송파 전송 시스템.
제 1 항에 있어서,

상기 데이터 열의 길이는 N(N은 양의 정수)이고, 상기 재배열된 데이터 열의 일부는 길이가 G(G는 <N인 양의 정수)인 보호 구간인 것을 특징으로 하는 다중 반송파 전송 시스템.
제 2 항에 있어서,

상기 보호 구간은, 상기 인코더로부터 출력되는 한 프레임의 부반송파들 중 마지막 G 개의 부반송파들에 대응하는 것을 특징으로 하는 다중 반송파 전송 시스템.
제 3 항에 있어서,

상기 제 1 쉬프터는,

상기 보호 구간이 상기 데이터 열의 전반부에 위치하도록 상기 각 부반송파들의 위상을 쉬프트하는 것을 특징으로 하는 다중 반송파 전송 시스템.
제 4 항에 있어서,

상기 보호 구간의 길이 G는 상기 데이터 열의 길이 N의 1/4인 것을 특징으로 하는 다중 반송파 전송 시스템.
제 5 항에 있어서,

상기 제 1 쉬프터는,

상기 인코더로부터 출력되는 상기 부반송파의 각 주파수를 -90°쉬프트시키기 위한 제 1 위상 쉬프터와;

상기 인코더로부터 출력되는 상기 부반송파의 각 주파수를 -180°쉬프트시키기 위한 제 2 위상 쉬프터와;

상기 인코더로부터 출력되는 상기 부반송파의 각 주파수를 90°쉬프트시키기 위한 제 3 위상 쉬프터; 그리고

상기 인코더로부터 출력되는 상기 부반송파 또는 상기 제 1 내지 제 3 위상 쉬프터들로부터 출력되는 부반송파들 중 하나를 상기 위상 쉬프트된 부반송파로서 출력하는 선택기를 포함하는 것을 특징으로 하는 다중 반송파 전송 시스템.
제 6 항에 있어서,

상기 제 1 위상 쉬프터는,

상기 인코더로부터 출력되는 상기 부반송파에 -j를 곱하는 제 1 곱셈기인 것을 특징으로 하는 다중 반송파 전송 시스템.
제 6 항에 있어서,

상기 제 2 위상 쉬프터는,

상기 인코더로부터 출력되는 상기 부반송파에 -1을 곱하는 제 2 곱셈기인 것을 특징으로 하는 다중 반송파 전송 시스템.
제 6 항에 있어서,

상기 제 3 위상 쉬프터는,

상기 인코더로부터 출력되는 상기 부반송파에 j를 곱하는 제 3 곱셈기인 것을 특징으로 하는 다중 반송파 전송 시스템.
제 7 항 내지 제 9 항에 있어서,

상기 선택기는,

클럭 신호에 응답해서 카운트 값을 증가시키는 카운터; 그리고

상기 카운트 값에 응답해서 상기 인코더로부터 출력되는 상기 부반송파 또는 상기 제 1 내지 제 3 곱셈기들로부터 출력되는 부반송파들 중 하나를 상기 위상 쉬프트된 부반송파로서 출력하는 멀티플렉서를 포함하는 것을 특징으로 하는 다중 반송파 전송 시스템.
제 10 항에 있어서,

상기 카운터는 2-비트 카운터인 것을 특징으로 하는 다중 반송파 전송 시스템.
제 5 항에 있어서,

상기 인코더로부터 출력되는 상기 부반송파들은 I채널 부반송파와 Q채널 부반송파를 각각 포함하는 것을 특징으로 하는 다중 반송파 전송 시스템.
제 12 항에 있어서,

상기 제 1 쉬프터는,

상기 I채널 부반송파에 -1을 곱하는 제 1 곱셈기와;

상기 Q채널 부반송파에 -1을 곱하는 제 2 곱셈기와;

클럭 신호에 응답해서 카운트 값을 증가시키는 카운터와;

상기 I채널 부반송파, 상기 Q채널 부반송파, 상기 제 1 곱셈기로부터의 출력 그리고 상기 제 2 곱셈기로부터의 출력 중 하나를 상기 위상 쉬프트된 부반송파로서 출력하는 제 1 멀티플렉서; 그리고

상기 Q채널 부반송파, 상기 제 1 곱셈기로부터의 출력, 상기 제 2 곱셈기로부터의 출력 그리고 상기 I채널 부반송파 중 하나를 상기 위상 쉬프트된 부반송파로서 출력하는 제 2 멀티플렉서를 포함하는 것을 특징으로 하는 다중 반송파 전송 시스템.
제 12 항에 있어서,

상기 카운터는 2-비트 카운터인 것을 특징으로 하는 다중 반송파 전송 시스템.
제 4 항에 있어서,

상기 보호 구간의 길이 G는 상기 데이터 열의 길이 N의 1/2인 것을 특징으로 하는 다중 반송파 전송 시스템.
제 15 항에 있어서,

상기 제 1 쉬프터는,

상기 인코더로부터 출력되는 상기 부반송파의 각 주파수를 180°쉬프트시키기 위한 위상 쉬프터; 그리고

상기 인코더로부터 출력되는 상기 부반송파 또는 상기 위상 쉬프터로부터 출력되는 부반송파 중 하나를 상기 위상 쉬프트된 부반송파로서 출력하는 선택기를 포함하는 것을 특징으로 하는 다중 반송파 전송 시스템.
제 1 항에 있어서,

상기 제 1 쉬프터로부터 상기 IFFT 유닛으로 입력되는 상기 부반송파들은 각 주파수 0부터 2π까지에 대응하는 것을 특징으로 하는 다중 반송파 전송 시스템.
제 17 항에 있어서,

상기 주파수 쉬프터는,

상기 제 1 쉬프터로부터의 상기 부반송파들에 -1을 곱하는 곱셈기; 그리고

클럭 신호에 응답하여 상기 제 1 쉬프터로부터의 상기 부반송파와 상기 곱셈기로부터의 상기 부반송파를 번갈아 출력하는 선택기를 포함하는 것을 특징으로 하는 다중 반송파 전송 시스템.
제 18 항에 있어서,

상기 선택기는,

클럭 신호에 응답하여 카운트 값을 증가시키는 카운터; 그리고

상기 카운트 값에 응답하여 상기 제 1 쉬프터로부터의 상기 부반송파와 상기 곱셈기로부터의 상기 부반송파를 선택적으로 출력하는 멀티플렉서를 포함하는 것을 특징으로 하는 다중 반송파 전송 시스템.
제 19 항에 있어서,

상기 카운터는 1-비트 카운터인 것을 특징으로 하는 다중 반송파 전송 시스템.
제 3 항에 있어서,

상기 삽입기는,

상기 주파수 쉬프터로부터의 데이터 열 중 상기 보호 구간을 저장하기 위한 쉬프트 레지스터와;

상기 주파수 쉬프터로부터의 데이터 또는 상기 쉬프트 레지스터의 데이터 중 하나를 선택적으로 출력하는 멀티플렉서; 그리고

상기 쉬프트 레지스터와 상기 멀티플렉서를 제어하기 위한 제어 신호들을 출력하는 컨트롤러를 포함하는 것을 특징으로 하는 다중 반송파 전송 시스템.
제 1 항에 있어서,

채널을 통해 수신된 아날로그 신호를 디지털 데이터로 변환하는 변환기와;

상기 변환기로부터의 디지털 데이터 열에 포함된 상기 보호 구간을 제거하는보호 구간 제거기와;

상기 디지털 데이터 열의 순서를 재배열하는 제 3 쉬프터와;

상기 제 3 쉬프터로부터의 상기 시간 영역 내의 디지털 데이터 열을 상기 주파수 영역 내의 부반송파들로 변환하는 고속 푸리에 변환(fast Fourier transform) 유닛; 그리고

상기 부반송파들을 복조하는 디코더를 더 포함하는 것을 특징으로 하는 다중 반송파 전송 시스템.
다중 반송파 전송 시스템의 데이터 전송 방법에 있어서:

전송하고자 하는 데이터를 부반송파들로 변환하는 단계와;

상기 각 부반송파들의 위상을 쉬프트하는 단계와;

위상 쉬프트된 주파수 영역 내의 부반송파들을 시간 영역 내의 디지털 데이터 열로 변환하는 반전 고속 푸리에 변환(inverse fast Fourier transform) 단계와;

반전 고속 푸리에 변환된 디지털 데이터 열의 순서를 재배열하는 단계; 그리고

재배열된 데이터 열의 후반부에 상기 재배열된 데이터 열의 일부를 복사해서 부가하는 단계를 포함하는 것을 특징으로 하는 다중 반송파 전송 시스템의 데이터 전송 방법.
제 23 항에 있어서,

상기 디지털 데이터 열의 순서를 재배열하는 단계는,

상기 반전 고속 푸리에 변환된 디지털 데이터를 수신하는 단계와;

상기 수신 데이터의 인덱스를 판별하는 단계와;

상기 수신 데이터의 인덱스가 짝수일 때 상기 수신 데이터를 상기 재배열된 데이터로서 출력하는 단계와;

상기 수신 데이터의 인덱스가 홀수일 때 상기 수신 데이터에 (-1)을 곱해서 상기 재배열된 데이터로서 출력하는 단계; 그리고

상기 반전 고속 푸리에 변환된 디지털 데이터가 모두 수신될 때까지 상기 단계들을 반복적으로 수행하는 단계를 포함하는 것을 특징으로 하는 다중 반송파 전송 시스템의 데이터 전송 방법.
제 23 항에 있어서,

상기 부반송파들의 위상을 쉬프트하는 단계는,

상기 부반송파들을 수신하는 단계와;

상기 수신 부반송파의 인덱스를 판별하는 단계와;

상기 수신 부반송파의 인덱스가 4i(단, i=0, 1, 2, 3,…, 4/N-1)일 때 상기 수신 부반송파를 상기 위상 쉬프트된 부반송파로서 출력하는 단계와;

상기 수신 부반송파의 인덱스가 4i+1일 때 수신 부반송파를 -90도 회전시켜서 상기 위상 쉬프트된 부반송파로서 출력하는 단계와;

상기 수신 부반송파의 인덱스가 4i+2일 때 수신 부반송파를 -180도 회전시켜서 상기 위상 쉬프트된 부반송파로서 출력하는 단계와;

상기 수신 부반송파의 인덱스가 4i+3일 때 수신 부반송파를 90도 회전시켜서 상기 위상 쉬프트된 부반송파로서 출력하는 단계; 그리고

한 프레임동안 상기 부반송파들이 모두 수신될 때까지 상기 단계들을 반복적으로 수행하는 단계를 포함하는 것을 특징으로 하는 다중 반송파 전송 시스템의 데이터 전송 방법.
제 25 항에 있어서,

상기 재배열된 데이터 열의 일부를 복사해서 부가하는 단계는,

상기 재배열된 데이터 열을 순차적으로 수신하는 단계와;

상기 수신 데이터가 보호 구간 데이터인 지를 판별하는 단계와;

상기 수신 데이터가 상기 보호 구간 데이터일 때 상기 보호 구간 데이터를 저장하는 단계와;

상기 수신 데이터를 출력하는 단계와;

상기 데이터 열이 모두 수신되었는 지를 판별하는 단계와;

상기 데이터 열이 모두 수신되었을 때 상기 저장된 보호 구간 데이터를 독출해서 출력하는 단계; 그리고

상기 데이터 열이 모두 수신될 때까지 상기 단계를 반복적으로 수행하는 단계를 포함하는 것을 특징으로 하는 다중 반송파 전송 시스템의 데이터 전송 방법.
다중 반송파 전송 시스템의 데이터 수신 방법에 있어서:

채널을 통해 아날로그 신호를 수신하는 단계와;

상기 수신된 아날로그 신호를 디지털 데이터 열로 변환하는 단계와;

상기 디지털 데이터 열에 포함된 보호 구간을 제거하는 단계와;

상기 디지털 데이터 열을 재배열하는 단계와;

상기 재배열된 시간 영역의 디지털 데이터 열을 주파수 영역의 부반송파들로 변환하는 단계; 그리고

상기 부반송파들을 복조하는 단계를 포함하는 것을 특징으로 하는 다중 반송파 전송 시스템의 데이터 수신 방법.