[go: up one dir, main page]

KR100449180B1 - 반도체소자의정전기방지회로용트랜지스터구조 - Google Patents

반도체소자의정전기방지회로용트랜지스터구조 Download PDF

Info

Publication number
KR100449180B1
KR100449180B1 KR1019970081109A KR19970081109A KR100449180B1 KR 100449180 B1 KR100449180 B1 KR 100449180B1 KR 1019970081109 A KR1019970081109 A KR 1019970081109A KR 19970081109 A KR19970081109 A KR 19970081109A KR 100449180 B1 KR100449180 B1 KR 100449180B1
Authority
KR
South Korea
Prior art keywords
gate
semiconductor device
terminals
disposed
antistatic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970081109A
Other languages
English (en)
Other versions
KR19990060863A (ko
Inventor
양종열
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970081109A priority Critical patent/KR100449180B1/ko
Publication of KR19990060863A publication Critical patent/KR19990060863A/ko
Application granted granted Critical
Publication of KR100449180B1 publication Critical patent/KR100449180B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

1.청구범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 소자의 정전기 방지회로용 트랜지스터 구조에 관한 것이다.
2.발명이 해결하려고 하는 기술적 과제
반도체 소자의 정전기 방지용 트랜지스터 제조시 폴리실리콘으로만 게이트를 형성할 경우 폴리실리콘 가장자리 부위로부터 국부적인 전류의 흐름이 발생되어 정전기 방지회로의 신뢰성이 저하된다.
3.발명의 해결방법의 요지
본 발명은 정전기 방지회로의 게이트 폴리실리콘막 상부에 저항이 낮은 금속을 게이트 상부에 적층 후 균일한 간격으로 콘택 시켜 소자 동작 시간을 일치시킴으로서 주입된 전하의 균일한 분산을 유도하여 정전기 방지회로의 신뢰성을 향상시킨다.
4.발명의 중요한 용도
정전기 방지회로의 제조공정

Description

반도체 소자의 정전기 방지 회로용 트랜지스터 구조
본 발명은 반도체 소자의 정전기 방지회로용 트랜지스터 구조에 관한 것이다.
일반적으로, 정전기 방지 회로를 형성하는 방법에는 필드 트랜지스터 또는 액티브(Active) 트랜지스터를 사용한다. 도 1a 및 도 1b를 참조하여 종래 정전기 방지회로를 설명하면 다음과 같다.
도 1a에 도시된 바와같이 종래 정전기 방지회로용 트랜지스터 구조는 액티브 트랜지스터(1) 및 필드 트랜지스터(2)를 포함하여 구성된다.
도 1b는 종래 정전기 방지회로의 레이아웃도로서, 반도체 소자의 액티브 영역(3)에 전원전압(VCC)단자(5), 입력단자(6) 및 게이트 폴리실리콘막(4)이 배치되며, 게이트 폴리실리콘막(4)의 끝단에 연결되도록 금속선(7)이 배치된다. 도 1b에 도시된 바와같이 게이트 폴리실리콘막(4) 만을 사용하여 트랜지스터를 구성함에 따라 게이트 폴리실리콘막(4)의 가장자리 부위에 국부적인 전류흐름이 발생되어 게이트 산화막 또는 게이트 폴리실리콘막(4) 라인이 파열되는 현상이 발생되어 소자의 신뢰성이 저하된다. 즉, 정전기가 사람이나 장비를 통해 제품 입력 단자에 순간적(200NS)으로 주입될 경우 내부 소자를 보호하기 위한 정전기 방지회로는 주입된 전하를 그라운드 라인(Ground line)으로 유도해야 한다. 이때, 정전기 보호회로 소자 중 하나인 트랜지스터는 장축의 폭(Width)과 단축의 길이(Length)로 구성되어지는데 정전기 방지를 위한 소자동작시 장축 방향에 따라 트랜지스터 소자의 동작 시간 차이가 발생되어 게이트 폴리실리콘막(4) 가장자리의 열화를 가져온다.
따라서, 본 발명은 정전기 방지회로의 게이트 폴리실리콘막 상부에 저항이 낮은 금속을 게이트 상부에 적층 후 균일한 간격으로 콘택시켜 장축방향으로 발생되었던소자 동작 시간을 일치시킴으로서 주입된 전하의 균일한 분산을 유도하여 소자의 신뢰성을 향상시키는 반도체 소자의 정전기 방지회로용 트랜지스터 구조를 제공하는데 그 목적이 있다.
도 1a 및 도 1b는 종래 반도체 소자의 정전기 방지회로용 트랜지스터 구조를 설명하기 위한 도면.
도 2a 및 도 2b는 본 발명에 따른 반도체 소자의 정전기 방지회로용 트랜지스터 구조를 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호 설명>
1 : 액티브 트랜지스터 2 : 필드 트랜지스터
3 : 액티브 영역 4 : 제 1 층간절연막
5 및 13 : 전원전압단자 6 및 14 :입력단자
20 : 반도체 기판 21: 필드산화막
22: 게이트 산화막 7, 25 및 15 : 금속선
12 및 23 : 게이트 폴리실리콘막
24 : 산화막
상기한 목적을 달성하기 위한 본 발명은 반도체 기판 상부에 배치된 제1 및 제2 단자와, 상기 제1 및 제2 단자의 하부의 상기 반도체 기판에 배치되며, 상기 제1 및 제2 단자와 각각 접속된 액티브 영역과, 상기 액티브 영역 사이에 배치되며, 장축방향으로 상부면이 다수의 콘택 홀에 매립된 금속층을 통해 금속라인과 전기적으로 접속된 게이트를 포함하는 반도체 소자의 정전기 방지회로용 트랜지스터 구조를 제공한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 2a 및 도 2b는 본 발명에 따른 반도체 소자의 정전기 방지회로용 트랜지스터 구조를 설명하기 위한 도면이다.
도 2a는 본 발명에 따른 반도체 소자의 정전기 방지회로용 트랜지스터의 구조의 레이아웃도로서, 액티브 영역(11)에 게이트 폴리실리콘막(12)이 배치되고, 게이트 폴리실리콘막(12) 상부에 금속선(15)이 배치된다. 전원전압단자(13) 및 입력단자(14)는 종래와 동일한 구조로 배치된다.
도 2b는 도 2a의 AA' 단면도로서, 필드산화막(21)이 형성된 반도체 기판(20) 상에 게이트 산화막(22), 게이트 폴리실리콘막(23) 및 절연막인 산화막(24)을 순차적으로 형성한다. 그후 게이트 폴리실리콘막(23)이 노출되도록 산화막(24)을 식각하여다수의 콘택 홀을 일정 간격으로 형성한 후 금속층(25)을 형성하여 콘택 홀을 매립한다. 이는 소자 동작 시간을 일치시킴으로서 주입된 전하의 균일한 분산을 유도하기 위함이다.
상술한 바와 같이 본 발명은 반도체 소자의 정전기 방지 회로의 이상적인 동작을 확보하기 위하여 게이트 폴리실리콘막 상부에 금속선을 형성하므로 신뢰성 측정 항목인 ESD(Electro Static Discharge) 레벨을 향상시킬 수 있어 소자의 신뢰성이 향상되는 효과가 있다.

Claims (2)

  1. 반도체 기판 상부에 배치된 제1 및 제2 단자;
    상기 제1 및 제2 단자의 하부의 상기 반도체 기판에 배치되며, 상기 제1 및 제2 단자와 각각 접속된 액티브 영역; 및
    상기 액티브 영역 사이에 배치되며, 장축방향으로 상부면이 다수의 콘택 홀에 매립된 금속층을 통해 금속라인과 전기적으로 접속된 게이트를 포함하는 반도체 소자의 정전기 방지회로용 트랜지스터 구조.
  2. 제 1 항에 있어서,
    상기 콘택 홀은 절연막 내에 형성되되, 상기 절연막은 산화막으로 이루어진 반도체 소자의 정전기 방지회로용 트랜지스터 구조.
KR1019970081109A 1997-12-31 1997-12-31 반도체소자의정전기방지회로용트랜지스터구조 Expired - Fee Related KR100449180B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970081109A KR100449180B1 (ko) 1997-12-31 1997-12-31 반도체소자의정전기방지회로용트랜지스터구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081109A KR100449180B1 (ko) 1997-12-31 1997-12-31 반도체소자의정전기방지회로용트랜지스터구조

Publications (2)

Publication Number Publication Date
KR19990060863A KR19990060863A (ko) 1999-07-26
KR100449180B1 true KR100449180B1 (ko) 2005-01-05

Family

ID=37366780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081109A Expired - Fee Related KR100449180B1 (ko) 1997-12-31 1997-12-31 반도체소자의정전기방지회로용트랜지스터구조

Country Status (1)

Country Link
KR (1) KR100449180B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987989B2 (en) 2010-12-16 2015-03-24 Samsung Display Co., Ltd. Organic light-emitting display device and input pad thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000067235A (ko) * 1999-04-26 2000-11-15 김영환 정전기 보호용 트랜지스터

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4821089A (en) * 1985-10-15 1989-04-11 American Telephone And Telegraph Company, At&T Laboratories Protection of IGFET integrated circuits from electrostatic discharge
JPH06326092A (ja) * 1993-05-11 1994-11-25 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
US5477413A (en) * 1994-01-26 1995-12-19 Cypress Semiconductor Corp. ESD protection structure for P-well technology
KR960030394A (ko) * 1995-01-11 1996-08-17 가네꼬 히사시 정전보호기능을 갖는 반도체 집적 회로 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4821089A (en) * 1985-10-15 1989-04-11 American Telephone And Telegraph Company, At&T Laboratories Protection of IGFET integrated circuits from electrostatic discharge
JPH06326092A (ja) * 1993-05-11 1994-11-25 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
US5477413A (en) * 1994-01-26 1995-12-19 Cypress Semiconductor Corp. ESD protection structure for P-well technology
KR960030394A (ko) * 1995-01-11 1996-08-17 가네꼬 히사시 정전보호기능을 갖는 반도체 집적 회로 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987989B2 (en) 2010-12-16 2015-03-24 Samsung Display Co., Ltd. Organic light-emitting display device and input pad thereof

Also Published As

Publication number Publication date
KR19990060863A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
KR100203054B1 (ko) 개선된 정전기 방전 능력을 갖는 집적 회로
JP4017187B2 (ja) 静電放電保護回路
US20070176239A1 (en) Trenched MOSFETS with improved ESD protection capability
KR100649808B1 (ko) 고 전압 차폐
KR101051684B1 (ko) 정전기 방전 보호소자 및 그 제조방법
EP0253105A1 (en) Integrated circuit with improved protective device
KR930011167A (ko) 반도체장치로서의 칩주변 구조와 그 제조방법
KR100449180B1 (ko) 반도체소자의정전기방지회로용트랜지스터구조
US6844600B2 (en) ESD/EOS protection structure for integrated circuit devices
KR100209375B1 (ko) 정전기 방전회로를 구비한 반도체 소자
KR100342638B1 (ko) 입/출력 보호 장치
JPH0917879A (ja) ヒューズバンク
EP0917200A1 (en) Semiconductor device, electrostatic discharge protection device, and dielectric breakdown preventing method
EP0198468A2 (en) Protective device for integrated circuit
CN100367497C (zh) 半导体装置及其制造方法
KR20010102013A (ko) 집적 회로의 정전기 방전 보호
KR0171646B1 (ko) 금속 배선을 갖는 접점부를 구비한 반도체 장치
EP1672701B1 (en) Method for fabricating and packaging Zener diodes
JP4006023B2 (ja) 集積回路
US20230061337A1 (en) High voltage finger layout transistor
JP2990736B2 (ja) 半導体入出力保護回路
KR100393200B1 (ko) 정전기적 방전으로부터의 보호를 위한 필드 트랜지스터 및그 제조방법
JP2001102461A (ja) 入力保護回路
KR100258363B1 (ko) 반도체 소자의 정전기 방지용 트랜지스터 제조방법
KR0125583Y1 (ko) 반도체 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19971231

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20021008

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19971231

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040429

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040831

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040907

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040908

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070827

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080820

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20090828

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20100825

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee