[go: up one dir, main page]

KR100445073B1 - 듀얼 다이 패키지 - Google Patents

듀얼 다이 패키지 Download PDF

Info

Publication number
KR100445073B1
KR100445073B1 KR10-2001-0050302A KR20010050302A KR100445073B1 KR 100445073 B1 KR100445073 B1 KR 100445073B1 KR 20010050302 A KR20010050302 A KR 20010050302A KR 100445073 B1 KR100445073 B1 KR 100445073B1
Authority
KR
South Korea
Prior art keywords
lead
semiconductor chip
connection
lead frame
connection part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2001-0050302A
Other languages
English (en)
Other versions
KR20030017676A (ko
Inventor
최일흥
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0050302A priority Critical patent/KR100445073B1/ko
Priority to US10/157,585 priority patent/US6864566B2/en
Priority to JP2002236998A priority patent/JP4195804B2/ja
Publication of KR20030017676A publication Critical patent/KR20030017676A/ko
Application granted granted Critical
Publication of KR100445073B1 publication Critical patent/KR100445073B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 듀얼 다이 패키지에 관한 것으로, 기존의 반도체 패키지 제조 공정으로 제 1 리드와 제 2 리드 사이의 전기적 연결 및 기계적인 공정을 구현하기 위해서, 제 1 리드 프레임과 제 2 리드 프레임의 마주보는 사이드 레일 사이에 접착층을 개재하여 제 1 및 제 2 반도체 칩의 배면이 서로 접촉되게 적층하고, 제 1 리드들 사이에 형성된 연결 패드와 연결 패드가 형성된 제 1 리드 위에 배치되는 제 2 리드를 제 3 본딩 와이어로 전기적으로 연결된 듀얼 다이 패키지를 제공한다. 특히, 제 1 리드와 제 2 리드의 전기적 연결이 제 3 본딩 와이어로 구현되기 때문에, 신규 설비의 투자없이 기존의 반도체 제조 장치인 와이어 본딩 장치를 이용하여 제 1 리드와 제 2 리드 사이의 전기적 연결을 용이하게 구현할 수 있다.

Description

듀얼 다이 패키지{Dual die package}
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 두 개의 반도체 칩이 두 개의 리드 프레임에 실장되어 하나의 패키지로 구현되는 듀얼 다이 패키지(Dual Die Package; DDP)에 관한 것이다.
최근의 반도체 산업 발전과 더불어 사용자의 요구에 따라 전자 기기는 더욱 더 소형화 및 경량화가 요구되고 있다. 이에 주로 적용되는 기술중의 하나가 복수의 반도체 칩을 리드 프레임에 탑재하여 하나의 패키지로 구성하는 멀티 칩 패키징(multi chip packaging) 기술이다.
멀티 칩 패키징 기술은 특히 소형화와 경량화가 요구되는 노트북, 휴대용 전화기 등에서 실장면적의 축소와 경량화를 위해 많이 적용되고 있다. 예를 들어, 메모리 기능을 수행하는 플래시 메모리(flash memory) 소자와 에스램(SRAM; Synchronous RAM) 소자를 하나의 TSOP(Thin Small Outline Package)로 구성하면 각각의 반도체 칩을 내재하는 단위 반도체 패키지 두 개를 이용하는 것보다 크기나 무게 및 실장면적에서 소형화와 경량화에 유리하다.
일반적으로 두 개의 반도체 칩을 하나의 패키지 내에 구성하는 방법에는 두 개의 반도체 칩을 적층시키는 방법과 병렬로 배열시키는 방법이 있다. 전자의 경우 반도체 칩을 적층시키는 구조이므로 공정이 복잡하고 한정된 두께에서 안정된 공정을 확보하기 어려운 단점이 있고, 후자의 경우 평면상에 두 개의 반도체 칩을 배열시키는 구조이므로 크기 감소에 의한 소형화의 장점을 얻기가 어렵다. 보통 소형화와 경량화가 필요한 패키지에 적용되는 형태로서 반도체 칩을 적층시키는 형태가 많이 사용된다. 이와 같은 적층 형태의 멀티 칩 패키지 중에서 두 개의 반도체 칩을 두 개의 리드 프레임에 실장하는 형태의 멀티 칩 패키지를 듀얼 다이 패키지라 하며 이의 예를 소개하면 다음과 같다.
도 1은 종래기술에 따른 듀얼 다이 패키지(200)를 나타내는 단면도이다. 도 1을 참조하면, 듀얼 다이 패키지(200)는 집적회로가 형성된 활성면의 중앙부에 전극 패드(112, 132)가 배치되도록 형성된 2개의 반도체 칩(110, 130)을 내재한다. 상부에 위치한 제 2 반도체 칩(130)은 제 2 리드(141)의 상향 절곡된 부분의 하부에 실장되고, 하부에 위치한 제 1 반도체 칩(110)은 제 1 리드(121)의 하향 절곡된 부분의 하부에 부착된다. 각각의 반도체 칩(110, 130)은 리드(121, 141)에 접착 테이프(152)로 부착된다. 이때, 제 2 반도체 칩(130)은 상부의 이격된 제 2 리드(141)들의 사이에 전극 패드(132)가 위치하도록 상부의 제 2 리드(141) 하부에 부착되며, 제 1 반도체 칩(110) 역시 제 1 리드(121)들의 사이에 전극 패드(112)가 위치하도록 하부의 제 1 리드(121)에 부착된다. 따라서, 제 1 및 제 2 반도체 칩(110, 130)은 제 1 리드(121)와 제 2 리드(141)의 사이에 위치한다. 제 1 리드(121)는 제 1 반도체 칩(110)의 활성면에 위치하는 제 1 접속부(123)와, 제 1 접속부(123)와 일체로 형성되어 제 1 반도체 칩(110)의 배면쪽으로 단차지게 형성되는 제 1 연결부(125)로 구성되며, 제 2 리드(141) 또한 제 2 접속부(143)와, 제 2 연결부(145)로 구성된다.
제 1 및 제 2 반도체 칩의 전극 패드(112, 132)와 그 활성면에 부착된 제 1 접속부(123) 및 제 2 접속부(143)에 본딩 와이어(162, 164)로 본딩되어 전기적으로 연결된다. 그리고, 이러한 전기적 연결 부분은 제 1 반도체 칩(110) 및 제 2 반도체 칩(130)이 실장된 부분을 봉합하는 패키지 몸체(180)에 의해 외부환경으로부터 보호된다.
이때, 제 1 연결부(125)와 제 2 연결부(145)는 서로 접합되어 전기적으로 연결되며, 패키지 몸체(154)의 외부로 돌출된 리드들 중에서 제 1 리드(121)가 절단되어 있고 제 2 리드(141)가 실장에 적합한 형태를 가지며 하나의 공통 접속단자로서의 역할을 수행하게 된다. 제 1 연결부(125)와 제 2 연결부(145)의 접합 방법으로, 제 1 및 제 2 연결부(125, 145)에 솔더(solder) 또는 은(Ag)과 같은 금속막(170)을 형성한 이후에 서로 대응되는 제 1 연결부(125)와 제 2 연결부(145)를 정렬시킨 상태에서 소정의 열과 압력을 가하여 압착하는 방법이 활용되고 있다.
그런데, 종래의 듀얼 다이 패키지(200)의 제조 공정은 통상적인 반도체 패키지 제조 공정과 비교하면, 제 1 리드(121)와 제 2 리드(141)에 금속막을 형성하는 공정과 더불어 제 1 리드(121)와 제 2 리드(141)를 접합하는 공정을 별도로 진행해야 하기 때문에, 신규 설비 투자가 수반되어야 하고, 공정이 추가됨에 따른 제조 비용 상승된다.
그리고, 제 1 리드 프레임의 제 1 리드(121)와 제 2 리드 프레임의 제 2 리드(141)를 서로 정렬하여 열압착 방법으로 접합하기 때문에, 접합하는데 고신뢰성의 접합기술이 요구된다.
따라서, 본 발명의 목적은 기존의 반도체 패키지 제조 공정으로 제 1 리드와 제 2 리드 사이의 전기적 연결 및 기계적인 고정을 구현할 수 있도록 하는 데 있다.
본 발명의 다른 목적은 제 1 리드와 제 2 리드 사이의 전기적 연결을 용이하게 구현할 수 있도록 하는 데 있다.
도 1은 종래기술에 따른 듀얼 다이 패키지를 보여주는 단면도이다.
도 2는 본 발명의 실시예에 따른 듀얼 다이 패키지의 와이어 본딩된 상태를 보여주는 사시도이다.
도 3은 본 발명의 실시예에 따른 듀얼 다이 패키지를 보여주는 단면도이다.
도 4는 도 2의 제 1 리드 프레임을 보여주는 평면도이다.
도 5는 도 2의 제 2 리드 프레임을 보여주는 평면도이다.
* 도면의 주요 부분에 대한 설명 *
10, 110 : 제 1 반도체 칩 20, 120 : 제 1 리드 프레임
30, 130 : 제 2 반도체 칩 40, 140 : 제 2 리드 프레임
52, 152 : 접착 테이프 54 : 접착층
62, 162 : 제 1 본딩 와이어 64, 164 : 제 2 본딩 와이어
66 : 제 3 본딩 와이어 80, 180 : 패키지 몸체
100, 200 : 듀얼 다이 패키지
상기 목적을 달성하기 위하여, 본 발명은 제 1 리드 프레임과 제 2 리드 프레임의 마주보는 사이드 레일 사이에 접착층을 개재하여 제 1 및 제 2 반도체 칩의 배면이 서로 접촉되게 적층하고, 제 1 리드들 사이에 형성된 연결 패드와 연결 패드가 형성된 제 1 리드 위에 배치되는 제 2 리드를 제 3 본딩 와이어로 전기적으로 연결된 듀얼 다이 패키지를 제공한다.
특히, 제 1 리드와 제 2 리드의 전기적 연결이 제 3 본딩 와이어로 구현되기 때문에, 신규 설비의 투자없이 기존의 반도체 제조 장치인 와이어 본딩 장치를 이용하여 제 1 리드와 제 2 리드 사이의 전기적 연결을 용이하게 구현할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 2는 본 발명의 실시예에 따른 듀얼 다이 패키지의 와이어 본딩된 상태를 보여주는 사시도이다. 도 3은 본 발명의 실시예에 따른 듀얼 다이 패키지를 보여주는 단면도이다.
도 2 및 도 3을 참조하면, 본 발명의 실시예에 따른 듀얼 다이 패키지(100)는 제 1 및 제 2 반도체 칩(10, 30)의 배면이 서로 마주보게 배치되고, 제 1 반도체 칩(10)의 활성면에 제 1 리드 프레임(20)의 제 1 리드(21)가 부착되어 전기적으로 연결되고, 제 2 반도체 칩(30)의 활성면에 제 2 리드 프레임(40)의 제 2 리드(41)가 부착되어 전기적으로 연결된다. 제 1 반도체 칩(10)과 제 2 반도체 칩(30)을 포함한 제 1 및 제 2 리드 프레임(20, 40)의 전기적 연결 부분은 액상의 성형수지로 봉합하여 패키지 몸체(80)를 형성한다. 특히, 제 1 및 제 2 반도체 칩(10, 30) 외측의 제 1 및 제 2 리드(21, 41) 부분의 전기적 연결 구조에 있어서, 본 발명에서는 제 1 및 제 2 리드(21, 41) 부분이 서로 근접하게 배치되며, 전기적 연결은 본딩 와이어(66; 이하 제 3 본딩 와이어라 한다)에 의해 이루어진다.
본 발명의 실시예에 따른 듀얼 다이 패키지(100)의 구조에 대해서 좀더 상세히 설명하면, 집적회로가 형성된 활성면의 중앙부에 전극 패드(12, 32)가 배치되도록 형성된 2개의 반도체 칩(10, 30)을 내재한다. 상부에 위치한 제 2 반도체 칩(30)은 제 2 리드 프레임의 제 2 리드(41)의 상향 절곡된 부분의 하부에 부착되고, 하부에 위치한 제 1 반도체 칩(10)은 제 1 리드 프레임의 제 1 리드(21)의 하향 절곡된 부분의 하부에 부착된다. 각각의 반도체 칩(10, 30)은 리드(21, 41)에 접착 테이프(52)로 부착된다. 이때, 제 2 반도체 칩(30)은 상부의 이격된 제 2 리드(41)들의 사이에 전극 패드(32)가 위치하도록 상부의 제 2 리드(41) 하부에 부착되며, 제 1 반도체 칩(10) 역시 제 1 리드(21)들의 사이에 전극 패드(12)가 위치하도록 하부의 제 1 리드(21)에 부착된다. 따라서, 제 1 및 제 2 반도체 칩(10, 30)은 제 1 리드(21)와 제 2 리드(41)의 사이에 위치한다. 제 1 리드(21)는 제 1 반도체 칩(10)의 활성면에 위치하는 제 1 접속부(23)와, 제 1 접속부(23)와 일체로 형성되어 제 1 반도체 칩(10)의 배면쪽으로 단차지게 형성되는 제 1 연결부(25)를포함하며, 제 2 리드(41) 또한 제 2 접속부(43)와, 제 2 연결부(45)를 포함한다.
제 1 및 제 2 반도체 칩의 전극 패드(12, 32)와 그 활성면에 부착된 제 1 접속부(23) 및 제 2 접속부(43)는 본딩 와이어(62, 64)에 의해 전기적으로 연결된다. 도면부호 162는 제 1 본딩 와이어를 가리키고, 도면부호 164는 제 2 본딩 와이어를 가리킨다. 제 1 및 제 2 본딩 와이어(62, 64)가 본딩되는 제 1 및 제 2 접속부(23, 43)에는 양호한 와이어 본딩성을 확보할 수 있도록, 은 도금막이 형성되어 있다.
한편, 제 1 리드 프레임(20)은, 도 4에 도시된 바와 같이, 제 1 연결부(25)에 연결 패드(27)가 돌출되게 형성된 리드 온 칩용 리드 프레임으로서, 제 1 연결부(25)의 말단은 사이드 레일(24)에 연결되어 되어 있다. 그리고, 제 1 리드 프레임의 사이드 레일(24) 부분을 따라서 불연속적으로 접착층(54)이 형성된다. 이때, 제 1 연결부(25)의 말단이 연결되는 사이드 레일(24) 부분은 댐바의 역할도 함께 담당한다.
제 2 리드 프레임(40)은, 도 5에 도시된 바와 같이, 통상적인 리드 온 칩 용 리드 프레임으로서 제 2 연결부(45) 외측에 외부 리드(49)가 형성된 것을 제외하면 제 1 리드 프레임(20)과 동일한 구조를 갖는다. 즉, 제 2 연결부(45) 외측에 외부 리드(49)가 형성되고, 제 2 연결부(45)와 외부 리드(49) 사이를 수직으로 가로지르는 방향으로 댐바(46)가 형성되고, 댐바(46)의 양단은 사이트 레일(44)에 연결되어 있다.
이와 같이 제 1 및 제 2 반도체 칩(10, 30)이 부착된 제 1 리드 프레임(20)과 제 2 리드 프레임(40)은 제 1 및 제 2 반도체 칩(10, 30)의 배면이 서로 마주보도록 적층하게 되는데, 적층되는 제 1 리드 프레임(20) 및 제 2 리드 프레임(40)을 서로 고정할 수 있도록, 제 1 리드 프레임(20)과 제 2 리드 프레임(40)의 마주보는 사이드 레일(24, 44) 사이에 접착층(54)이 개재된다. 접착층(54)은 제 1 리드 프레임(20) 또는 제 2 리드 프레임(40)의 적어도 일측의 사이트 레일(24, 44) 부분에 형성되며, 접착층(54)으로는 액상의 접착제, 양면 접착 테이프 등이 사용될 수 있다. 본 발명의 실시예에서는 제 2 리드 프레임(40)과 마주보는 제 1 리드 프레임(20)의 사이드 레일(44) 부분에 접착층(54)을 형성하였다.
그리고, 접착층(54)이 형성된 사이드 레일(24, 44) 부분은 성형 공정이 완료된 이후의 트림/포밍(trim/forming) 공정에서 제거된다. 특히, 제 1 리드 프레임(20)과 제 2 리드 프레임(40)의 적층 시, 제 1 및 제 2 반도체 칩(10, 30) 외측의 제 1 및 제 2 연결부(25, 45)는 근접하지만 이격되게 배치되어 있다. 물론, 제 1 및 제 2 연결부의 단차율을 조절하여 서로 접촉하게 배치시킬 수도 있다.
서로 근접하지만 이격되게 배치되는 제 1 연결부(25)와 제 2 연결부(45)를 제 3 본딩 와이어(66)로 전기적으로 연결할 수 있도록, 제 1 연결부(25)의 일측에서 이웃하는 제 1 연결부(25)쪽으로 연결 패드(27)가 돌출되어 있다. 따라서, 제 1 연결부(25)의 일측으로 돌출된 연결 패드(27)와 그에 대응되는 제 2 연결부(45)를 제 3 본딩 와이어(66)를 이용하여 전기적으로 연결한다. 와이어 본딩 공정은 연결 패드(27)에 볼 본딩(ball bonding)을 실시하고, 이어서 제 2 연결부(45)에 스티치 본딩(stitch bonding)을 실시하여 와이어 본딩 공정을 마무리한다. 물론, 제1 연결부(25) 위에 배치되는 제 2 연결부(45)와 제 3 본딩 와이어(66)로 연결한다. 그리고, 제 3 본딩 와이어(66)의 양호한 와이어 본딩성을 확보하기 위해서, 연결 패드(27)와 제 3 본딩 와이어(66)가 본딩되는 부분에 은(Ag) 도금막을 형성하는 것이 바람직하다. 한편, 본 발명의 실시예에서는 연결 패드(27)에 볼 본딩하고 제 2 연결부(45)에 스티치 본딩 순으로 와이어 본딩을 하였지만, 반대로 진행할 수도 있고 웨지 본딩법(wedge bonding method)으로 연결 패드와 제 2 연결부를 와이어 본딩할 수도 있다.
따라서, 접착층(54)에 의해 제 1 및 제 2 리드 프레임(20, 40)이 서로 고정되고, 제 3 본딩 와이어(66)에 의해 제 1 리드(21)와 제 2 리드(41)가 전기적으로 연결되기 때문에, 반도체 패키지 제조 장치 예컨대 와이어 본딩 장치를 그대로 이용하여 듀얼 다이 패키지(100)의 구현이 가능하다. 즉, 종래와 같이 제 1 리드와 제 2 리드를 열압착에 의한 접합 방법이 필요없다.
제 1 내지 제 3 본딩 와이어(62, 64, 66)를 포함한 전기적 연결 부분은 제 1 및 제 2 반도체 칩(10, 30)이 실장된 부분을 봉합하는 패키지 몸체(80)에 의해 외부환경으로부터 보호된다.
그리고, 패키지 몸체(80) 밖으로 돌출된 제 2 리드(41)의 제 2 연결부(45)와 일체로 형성된 외부 리드(49)는 실장 형태에 맞게 절곡된다. 예컨대, 본 발명의 실시예에 따른 외부 리드(49)는 걸 윙 타입(gull wing type)으로 절곡되어 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
따라서, 본 발명의 구조를 따르면 제 1 리드 프레임과 제 2 리드 프레임의 마주보는 사이드 레일 사이에 접착층을 개재하여 적층하기 때문에, 제 1 리드와 제 2 리드의 와이어 본딩 공정을 비롯한 이후에 진행되는 반도체 패키지 제조 공정을 안정적으로 진행할 수 있다.
그리고, 제 1 리드와 제 2 리드 사이의 전기적 연결은 제 1 리드의 제 1 연결부에서 돌출된 연결 패드와 제 1 연결부 위의 제 2 연결부를 제 3 본딩 와이어로 연결함으로써 구현함으로써, 신규 설비의 투자없이 기존의 반도체 제조 장치인 와이어 본딩 장치를 이용하여 제 1 리드와 제 2 리드 사이의 전기적 연결을 구현할 수 있다.
또한, 종래의 제 1 리드 프레임의 제 1 리드와 제 2 리드 프레임의 제 2 리드를 서로 정렬하여 열압착 방법으로 접합하는 것에 비하여, 와이어 본딩 공정을 통하여 제 1 리드 와 제 2 리드 사이의 전기적 연결을 구현하기 때문에, 제 1 리드와 제 2 리드 사이의 전기적 연결을 용이성과 더불어 제 1 리드와 제 2 리드 사이의 전기적 접속 신뢰성을 확보할 수 있는 장점도 있다.

Claims (4)

  1. 활성면의 중심부분을 따라서 제 1 전극 패드가 형성된 제 1 반도체 칩과;
    상기 제 1 전극 패드를 중심으로 상기 제 1 반도체 칩의 활성면 양쪽에 부착되는 제 1 리드들을 갖는 제 1 리드 프레임으로, 상기 제 1 리드는 상기 제 1 반도체 칩의 활성면에 위치하는 제 1 접속부와, 상기 제 1 접속부와 일체로 형성되어 상기 제 1 반도체 칩의 배면쪽으로 단차지게 형성되는 제 1 연결부와, 상기 제 1 연결부에서 이웃하는 상기 제 1 연결부쪽으로 돌출된 연결 패드를 포함하는 제 1 리드 프레임과;
    상기 제 1 전극 패드와 상기 제 1 접속부를 전기적으로 연결하는 제 1 본딩 와이어와;
    활성명의 중심부분을 따라서 제 2 전극 패드가 형성되고, 배면이 상기 제 1 반도체 칩의 배면에 접촉하는 제 2 반도체 칩과;
    상기 제 2 전극 패드를 중심으로 상기 제 2 반도체 칩의 활성면 양쪽에 부착되는 제 2 리드들을 갖는 제 2 리드 프레임으로, 상기 제 2 리드는 상기 제 2 반도체 칩의 활성면에 위치하는 제 2 접속부와, 상기 제 2 접속부와 일체로 형성되어 상기 제 2 반도체 칩의 배면쪽으로 단차지게 형성되어 상기 제 1 반도체 칩의 제 1 연결부에 근접하게 배치되는 제 2 연결부를 포함하는 제 1 리드 프레임과;
    상기 제 2 전극 패드와 상기 제 2 접속부를 전기적으로 연결하는 제 2 본딩 와이어와;
    상기 제 1 연결부의 연결 패드와 상기 제 1 연결부 위의 제 2 연결부를 전기적으로 연결하는 제 3 본딩 와이어; 및
    상기 제 1 반도체 칩, 제 2 반도체 칩, 제 1 내지 제 3 본딩 와이어, 제 1 및 제 2 리드의 제 1 연결부와 제 2 연결부가 포함되게 봉합하여 형성된 패키지 몸체;를 포함하는 것을 특징으로 하는 듀얼 다이 패키지.
  2. 제 1항에 있어서, 상기 제 2 리드 프레임은, 상기 제 2 리드의 제 2 연결부와 일체로 형성되어 패키지 몸체 밖으로 돌출된 외부 리드를 더 포함하는 것을 특징으로 하는 듀얼 다이 패키지.
  3. 제 1항에 있어서, 상기 제 3 본딩 와이어로 연결되는 상기 연결 패드와 상기 제 2 연결부의 상부면에는 은 도금막이 형성되어 있는 있는 것을 특징으로 하는 듀얼 다이 패키지.
  4. 삭제
KR10-2001-0050302A 2001-08-21 2001-08-21 듀얼 다이 패키지 Expired - Fee Related KR100445073B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0050302A KR100445073B1 (ko) 2001-08-21 2001-08-21 듀얼 다이 패키지
US10/157,585 US6864566B2 (en) 2001-08-21 2002-05-28 Duel die package
JP2002236998A JP4195804B2 (ja) 2001-08-21 2002-08-15 デュアルダイパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0050302A KR100445073B1 (ko) 2001-08-21 2001-08-21 듀얼 다이 패키지

Publications (2)

Publication Number Publication Date
KR20030017676A KR20030017676A (ko) 2003-03-04
KR100445073B1 true KR100445073B1 (ko) 2004-08-21

Family

ID=19713399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0050302A Expired - Fee Related KR100445073B1 (ko) 2001-08-21 2001-08-21 듀얼 다이 패키지

Country Status (3)

Country Link
US (1) US6864566B2 (ko)
JP (1) JP4195804B2 (ko)
KR (1) KR100445073B1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262074B2 (en) * 2002-07-08 2007-08-28 Micron Technology, Inc. Methods of fabricating underfilled, encapsulated semiconductor die assemblies
KR100470897B1 (ko) * 2002-07-19 2005-03-10 삼성전자주식회사 듀얼 다이 패키지 제조 방법
US7205647B2 (en) * 2002-09-17 2007-04-17 Chippac, Inc. Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US7064426B2 (en) 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US7053477B2 (en) * 2002-10-08 2006-05-30 Chippac, Inc. Semiconductor multi-package module having inverted bump chip carrier second package
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
JP5197961B2 (ja) * 2003-12-17 2013-05-15 スタッツ・チップパック・インコーポレイテッド マルチチップパッケージモジュールおよびその製造方法
US20050269692A1 (en) * 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US8552551B2 (en) 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US20050258527A1 (en) 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US7202105B2 (en) * 2004-06-28 2007-04-10 Semiconductor Components Industries, L.L.C. Multi-chip semiconductor connector assembly method
JP2006019652A (ja) * 2004-07-05 2006-01-19 Toshiba Corp 半導体装置
US7253511B2 (en) * 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
JP5346578B2 (ja) * 2005-03-31 2013-11-20 スタッツ・チップパック・リミテッド 半導体アセンブリおよびその作製方法
WO2006105514A2 (en) * 2005-03-31 2006-10-05 Stats Chippac Ltd. Semiconductor stacked package assembly having exposed substrate surfaces on upper and lower sides
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7582960B2 (en) * 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
US7394148B2 (en) 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
SG130055A1 (en) * 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
US7768125B2 (en) 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
SG135979A1 (en) * 2006-03-08 2007-10-29 Micron Technology Inc Microelectronic device assemblies including assemblies with recurved leadframes, and associated methods
US7808088B2 (en) * 2006-06-07 2010-10-05 Texas Instruments Incorporated Semiconductor device with improved high current performance
SG139573A1 (en) 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
TWI352416B (en) * 2006-09-12 2011-11-11 Chipmos Technologies Inc Stacked chip package structure with unbalanced lea
SG149726A1 (en) 2007-07-24 2009-02-27 Micron Technology Inc Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
SG150396A1 (en) * 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04284664A (ja) * 1991-03-13 1992-10-09 Hitachi Ltd 半導体装置及び製造方法
KR19980034119A (ko) * 1996-11-05 1998-08-05 김광호 반도체 칩 적층형 패키지
US5804874A (en) * 1996-03-08 1998-09-08 Samsung Electronics Co., Ltd. Stacked chip package device employing a plurality of lead on chip type semiconductor chips
KR19990085220A (ko) * 1998-05-15 1999-12-06 김영환 스택 패키지 및 그 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04320365A (ja) 1991-04-19 1992-11-11 Hitachi Ltd 樹脂封止型半導体装置およびメモリカード
JP2917575B2 (ja) 1991-05-23 1999-07-12 株式会社日立製作所 樹脂封止型半導体装置
JP2634516B2 (ja) * 1991-10-15 1997-07-30 三菱電機株式会社 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール
JPH05291486A (ja) 1992-04-07 1993-11-05 Hitachi Ltd 樹脂封止型半導体装置
JPH08316403A (ja) 1995-05-19 1996-11-29 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
AU712769B2 (en) 1996-03-29 1999-11-18 Dow Chemical Company, The In situ block copolymer formation during polymerization of a vinyl aromatic monomer
KR0149271B1 (ko) 1996-06-04 1999-10-01 배순훈 냉장고의 도어
US6407333B1 (en) * 1997-11-04 2002-06-18 Texas Instruments Incorporated Wafer level packaging
KR100265091B1 (ko) 1997-07-01 2000-09-01 김영환 이중화 시간/주파수 발생 시스템의 시간 오차 제어 장치
JP3937265B2 (ja) * 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
JP2000150572A (ja) 1998-11-06 2000-05-30 Nec Kyushu Ltd Ｂｇａ型半導体パッケージ、その製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04284664A (ja) * 1991-03-13 1992-10-09 Hitachi Ltd 半導体装置及び製造方法
US5804874A (en) * 1996-03-08 1998-09-08 Samsung Electronics Co., Ltd. Stacked chip package device employing a plurality of lead on chip type semiconductor chips
KR19980034119A (ko) * 1996-11-05 1998-08-05 김광호 반도체 칩 적층형 패키지
KR19990085220A (ko) * 1998-05-15 1999-12-06 김영환 스택 패키지 및 그 제조방법

Also Published As

Publication number Publication date
US20030038348A1 (en) 2003-02-27
JP2003115573A (ja) 2003-04-18
US6864566B2 (en) 2005-03-08
KR20030017676A (ko) 2003-03-04
JP4195804B2 (ja) 2008-12-17

Similar Documents

Publication Publication Date Title
KR100445073B1 (ko) 듀얼 다이 패키지
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
KR100204753B1 (ko) 엘오씨 유형의 적층 칩 패키지
US6080264A (en) Combination of semiconductor interconnect
KR100344927B1 (ko) 적층 패키지 및 그의 제조 방법
JP2002222889A (ja) 半導体装置及びその製造方法
KR20020013281A (ko) 듀얼 칩 패키지의 제조 방법
KR100621547B1 (ko) 멀티칩 패키지
US7332803B2 (en) Circuit device
US6753597B1 (en) Encapsulated semiconductor package including chip paddle and leads
JP3497775B2 (ja) 半導体装置
JPH10335366A (ja) 半導体装置
JP3842241B2 (ja) 半導体装置
KR100422608B1 (ko) 적층칩패키지
KR100639700B1 (ko) 칩 스케일 적층 칩 패키지
JP2009141229A (ja) 半導体装置およびその製造方法
JP2000277559A (ja) 半導体パッケージ及びその製造方法
KR19990026494A (ko) 듀얼 적층패키지 및 그 제조방법
KR19980034119A (ko) 반도체 칩 적층형 패키지
KR950006129Y1 (ko) 반도체 조립장치
KR20030046794A (ko) 다중 적층 칩 패키지
JP3434633B2 (ja) 樹脂封止型半導体装置
KR100631945B1 (ko) 스택 패키지
KR20010066269A (ko) 반도체 패키지 및 그 제조방법
JPH04359457A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010821

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030731

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20040330

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20030731

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20040429

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20040330

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20040806

Appeal identifier: 2004101001907

Request date: 20040429

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20040529

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20040429

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20030923

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20040806

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20040607

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040810

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040811

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070801

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080729

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20090714

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20100729

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20110729

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20120801

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20130731

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150709