KR100436016B1 - 위상시프트마스크및이마스크를이용한전자장치의제조방법 - Google Patents
위상시프트마스크및이마스크를이용한전자장치의제조방법 Download PDFInfo
- Publication number
- KR100436016B1 KR100436016B1 KR10-1998-0026379A KR19980026379A KR100436016B1 KR 100436016 B1 KR100436016 B1 KR 100436016B1 KR 19980026379 A KR19980026379 A KR 19980026379A KR 100436016 B1 KR100436016 B1 KR 100436016B1
- Authority
- KR
- South Korea
- Prior art keywords
- light
- transmitting
- region
- regions
- phase shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/28—Phase shift masks [PSM]; PSM blanks; Preparation thereof with three or more diverse phases on the same PSM; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/30—Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
레벤손형 위상 시프트 마스크로 형성할 수 없는 불규칙한 콘택트 홀 패턴을 형성한다.
위상 시프트 마스크의 투광부분에는 제 1 방향 및 상기 제 1 방향과는 다른 제 2 방향을 따라 주기적으로 배열된 복수의 제 1 투광영역 이외에, 복수의 제 1 투광영역 중 인접하는 4개의 제 1 투광영역에 둘러싸인 영역 내에 설치된 제 2 투광영역이 형성되어 있다. 제 1 투광영역은 노광광에 대하여 서로 실질적으로 180° 의 위상차를 형성하도록 기판을 인쇄함으로써 형성되어 있다. 제 2 투광영역은 노광광에 대하여 제 1 투광영역과의 사이에서 실질적으로 90°의 위상차를 형성한다. 이렇게 해서 제 1 투광영역 및 제 2 투광영역에 대응하여 고밀도로 배열된 고립패턴을 형성할 수 있다.
Description
본 발명은 위상 시프트 마스크 및 이 마스크를 이용한 전자장치의 제조방법에 관한 것이다. 본 발명은 특히 반도체 집적회로 장치에서 고밀도로 배열된 콘택트 홀의 형성에 적합하다.
다이나믹 랜덤 액세스 메모리(Dynamic Random Access Memory, 이하 DRAM이라 함)는 반도체 집적회로 장치의 테크놀로지 드라이버로서 기능하여, 반도체 집적회로 장치의 소자의 미세화 및 고집적화의 추진역으로서의 역활을 다하여 왔다. 현재로서는 0.25μm 룰에 따라 설계된 64메가 비트(Mbit) DRAM이 양산되기에 이르고 있다. 또한 0.18μm 룰에 따라 설계된 1기가 비트(Gbit) DRAM의 생산이 예정되어있다.
1기가 비트 DRAM에서는 0.3μ㎡ 정도의 영역에 각 메모리 셀을 형성하는 것이 필요하게 되므로 0.4μm 이하의 셀 피치의 실현이 요구되어 있다. 범용 메모리인 8F2 구성의 메모리 셀은 1개의 셀 내에 1개의 스토리지 노드 콘택트를 포함한다. 이 때문에 0.4μm 이하의 피치로 0.2μm 직경 정도의 콘택트 홀을 형성하는 기술이 필요하게 된다.
콘택트 홀의 노광에 의한 패터닝의 해상도를 올리는 기술로서, 노광 기판의 필드 영역에 반투광성 막을 형성하고, 그 위상을 투광홀 영역과 180°어긋나게 함으로써, 양 영역의 투과광을 간섭시켜 패턴 에지 강조를 행하는 하프톤(half-tone) 위상 시프트 마스크가 제안되어 있다. 이 기술을 이용함으로써 0.2μ m 직경 정도의 고립 콘택트 홀의 형성이 가능해지고 있다. 그러나 이 기술에 의하면 콘택트 피치가 0.5μm 정도 이하가 되면 각 콘택트를 분리하는 것이 곤란하게 된다.
따라서 더욱 간섭도가 높은 레벤손형 위상 시프트 마스크를 이용하여 좁은 피치의 콘택트를 형성하는 것이 제안되어 있다(일본국 특개소 62-50811 호 공보). 레벤손형 위상 시프트 마스크는 인접하는 패턴을 투과하는 광의 위상이 서로 180° 차이 나도록 형성하는 콘택트 홀을 규정하는 투광영역 하나 건너 위상 시프터를 설치한 마스크이다. 이 위상 시프터는 통상 마스크 기판을 에칭함으로써 형성된다. 이 기술을 이용함으로써 0.3μm 피치 정도의 콘택트 홀을 형성하는 것이 가능하다.
상술한 위상 시프트 마스크는 2차원적으로 행렬 형상으로 규칙적으로 배열된콘택트 홀 어레이의 형성에는 유효하다. 그러나 이 행렬 형상의 배치 위치로부터 시프트된 위치에 콘택트 홀을 형성해야 하는 경우 위상 시프터를 규칙적으로 배치하는 것이 곤란하게 된다.
0.3μ㎡ 이하의 DRAM 메모리 셀을 형성하는 경우, 예를 들면 아이 이 디 엠 '96 테크니컬 다이제스트(IEDM '96 Technical Digest), p.593에 개시(開示)된 바와 같이, 스토리지 노드 콘택트 홀과 비트라인 콘택트 홀에 금속 플러그를 형성하는 것이 바람직하다. 양 콘택트 홀을 동시에 형성하는 경우, 스토리지 노드 콘택트 홀은 행렬 형상으로 규칙적으로 배열되어 있는데 대하여, 비트라인 콘택트 홀은 1/2피치 어긋난 위치에 배치된다. 이 때문에 레벤손형 위상 시프트 마스크를 이용하여 양 콘택트 홀을 일괄 형성하는 것은 곤란하다. 따라서 스토리지 노드 콘택트 홀은 레벤손형 위상 시프트 마스크를 이용하여 형성한 후, 비트라인 콘택트 홀은 하프톤 위상 시프트 마스크 등을 이용하여 별도 형성해야 한다. 이 때문에 양 콘택트 홀 사이의 위치 어긋남을 피할 수 없고 이것이 미세한 메모리 셀 개발의 큰 장해가 되고 있다.
도 1은 본 발명에 의한 전사 노광용 위상 시프트 마스크의 제 1 실시예의 평면도
도 2는 시뮬레이션에 의해 구한 도 1의 위상 시프트 마스크에 의한 투과광 강도 분포를 도시한 그래프
도 3의 (a)는 시뮬레이션에 의해 구한 도 1의 위상 시프트 마스크에 의한 노광패턴을 도시한 평면도이고, (b)는 도 1의 위상 시프트 마스크를 DRAM의 제조방법에 사용하는 경우에 있어서, DRAM의 메모리 셀 어레이부의 활성 영역과 콘택트 홀의 관계의 일례를 모식적으로 도시한 평면 레이아웃도
도 4는 본 발명에 의한 전사 노광용 위상 시프트 마스크의 제 2 실시예의 평면도
도 5는 시뮬레이션에 의해 구한 도 4의 위상 시프트 마스크에 의한 투과광 강도 분포를 도시한 그래프
도 6은 시뮬레이션에 의해 구한 도 4의 위상 시프트 마스크에 의한 노광 패턴을 도시한 평면도
도 7은 본 발명에 의한 전사 노광용 위상 시프트 마스크의 제 3 실시예의 평면도
도 8은 시뮬레이션에 의해 구한 도 7의 위상 시프트 마스크에 의한 투과광 강도 분포를 도시한 그래프
도 9는 시뮬레이션에 의해 구한 도 7의 위상 시프트 마스크에 의한 노광 패턴을 도시한 평면도
도 10은 본 발명에 의한 전사 노광용 위상 시프트 마스크의 제 4 실시예의 평면도
도 11은 본 발명에 의한 전사 노광용 위상 시프트 마스크의 제 4 실시예의 단면도
도 12는 시뮬레이션에 의해 구한 도 10의 위상 시프트 마스크의 변형예에 의한 노광 패턴을 도시한 평면도
도 13은 시뮬레이션에 의해 구한 도 10의 위상 시프트 마스크에 의한 노광 패턴을 도시한 평면도
도 14의 (a)∼(f)는 본 발명에 의한 전자장치의 제조방법의 실시예를 설명하기 위한 공정 단면도이다.
도 15의 (a)는 통상 조명법에 사용되는 애퍼처의 평면도, (b)는 변형 조명법에 사용되는 애퍼처의 평면도, (c)는 통상 조명법에 의한 노광에 의해 형성된 전사패턴의 평면도, (d)는 변형 조명법에 의한 노광에 의해 형성된 전사 패턴의 평면도
* 도면의 주요 부분에 대한 부호의 설명 *
11, 12, 13, 21, 22, 23, 31, 32, 33, 41, 42, 43 : 투광영역
14, 24, 34, 44 : 차광부분
45 : 투광성 마스크 기판 46 : 차광성 재료막
47, 48 : 인쇄 시프터 부착 투광영역
49 : 인쇄 시프터 없는 투광영역
5O : P형 반도체 기판 51 : 소자 분리영역
55 : 저농도 N형 확산영역
59 : 스토리지 노드 콘택트 매립 플래그
60 : 비트라인 콘택트 매립 플래그
62 : 비트라인 64 : 스토리지 노드 콘택트
본 발명에 의한 위상 시프트 마스크는 투광성 마스크 기판과, 상기 투광성 마스크 기판에 형성된 차광 부분과, 상기 투광성 마스크 기판에 형성된 투광 부분을 구비한 위상 시프트 마스크로서, 상기 투광 부분은 제 1 방향 및 상기 제 1 방향과는 다른 제 2 방향을 따라 주기적으로 배열된 복수의 제 1 투광영역과, 상기 복수의 제 1 투광영역 중 인접하는 4개의 제 1 투광영역에 둘러싸인 영역 내에 설치된 적어도 1개의 제 2 투광영역을 갖고, 상기 복수의 제 1 투광영역 중 인접하는 2개의 제 1 투광영역은 노광광에 대하여 서로 실질적으로 180°의 위상차를 형성하고, 상기 제 2 투광영역은 상기 노광광에 대하여 상기 제 2 투광영역을 둘러싸는 상기 4개의 제 1 투광영역과의 사이에서 실질적으로 90°의 위상차를 형성한다.
상기 복수의 제 1 투광영역의 적어도 일부의 표면은 상기 투광성 마스크 기판의 주면과는 다른 레벨에 위치하고 있는 것이 바람직하다.
상기 복수의 제 1 투광영역의 상기 적어도 일부의 표면은 상기 투광성 마스크 기판의 주면으로부터 내부로 인쇄되는 것이 바람직하다.
상기 제 2 투광영역의 표면은 상기 복수의 제 1 투광영역의 표면과는 다른 레벨에 위치하고 있는 것이 바람직하다.
상기 제 2 투광영역의 표면은 상기 투광성 마스크 기판의 주면과 동일 레벨에 위치하고 있는 것이 바람직하다.
상기 복수의 제 1 투광영역 중 인접하는 2개의 제 1 투광영역 사이에 형성되는 위상차는 160°이상 200°이하의 범위 내에 포함되어 있는 것이 바람직하다.
상기 제 2 투광영역과 상기 제 1 투광영역 사이에 형성되는 위상차는 70° 이상 110°이하의 범위 내에 포함되어 있는 것이 바람직하다.
상기 제 1 방향과 상기 제 2 방향은 수직이어도 된다.
바람직한 실시예로서는 상기 복수의 제 1 투광영역의 각각은 홀 형상을 갖고 있다.
상기 2 투광영역의 크기는 상기 제 1 투광영역의 크기보다 큰 것이 바람직하다.
상기 제 1 방향을 따라 계측한 상기 제 1 투광영역의 배열 간격은 상기 제 2 방향을 따라 계측한 상기 제 1 투광영역의 배열 간격의 약 2배이어도 된다.
상기 제 2 방향을 따라 계측한 상기 제 1 투광영역의 크기는 상기 제 1 방향을 따라 계측한 상기 제 1 투광영역의 크기보다 작은 것이 바람직하다.
본 발명에 의한 전자장치의 제조방법은 투광성 마스크 기판과, 상기 투광 성마스크 기판에 형성된 차광 부분과, 상기 투광성 마스크 기판에 형성된 투광부분을 구비한 위상 시프트 마스크를 이용하는 전자장치의 제조방법으로서, 상기 위상 시프트 마스크의 상기 투광부분은 제 1 방향 및 상기 제 1 방향과는 다른 제 2 방향을 따라 주기적으로 배열된 복수의 제 1 투광영역과, 상기 복수의 제 1 투광영역 중 인접하는 4개의 제 1 투광영역에 둘러싸인 영역 내에 설치된 적어도 1개의 제 2 투광영역을 갖고, 상기 복수의 제 1 투광영역 중 인접하는 2개의 제 1 투광영역은 노광광에 대하여 서로 실질적으로 180°의 위상차를 형성하며, 상기 제 2 투광영역은 상기 노광광에 대하여 상기 제 2 투광영역을 둘러싸는 상기 4개의 제 1 투광영역과의 사이에서 실질적으로 90°의 위상차를 형성하며, 상기 전자장치의 제조방법은 상기 전자장치의 일부를 형성하기 위해 사용되는 막 위에 레지스트층을 형성하는 공정과, 상기 레지스트층에 대하여 상기 위상 시프트 마스크를 통해 노광광을 조사하는 공정과, 상기 레지스트층을 현상하는 공정과, 상기 레지스트층에서 부분적으로 덮힌 상기 막을 패터닝하는 공정을 포함한다.
상기 전자장치는 반도체 집적회로 장치이며, 상기 제 1 투광영역 및 상기 제2 투광영역은 상기 막에 형성되는 개구부를 규정하도록 해도 된다.
상기 반도체 집적회로 장치는 다이내믹 램 메모리이고, 상기 제 1 투광영역은 메모리 셀과 스토리지부를 접속하기 위한 스토리지 노드 콘택트 홀을 규정하고, 상기 제 2 투광영역은 상기 메모리 셀과 비트라인을 접속하기 위한 비트라인 콘택트 홀을 규정하도록 해도 된다.
상기 레지스트층에 대하여 상기 위상 시프트 마스크를 통해 상기 노광광을 조사하는 공정에서 변형 조명법을 이용해도 된다.
본 발명에 의한 다른 위상 시프트 마스크는 투광성 마스크 기판과, 상기 투광성 마스크 기판에 형성된 차광부분과, 상기 투광성 마스크 기판에 형성된 투광부분을 구비한 위상 시프트 마스크로서, 상기 투광부분은 적어도 4개의 제 1 투광영역과, 상기 제 1 투광영역 중 인접하는 4개의 제 1 투광영역에 둘러싸인 영역 내에 설치된 적어도 1개의 제 2 투광영역을 갖고, 상기 인접하는 4개의 제 1 투광영역 중 인접하는 2개의 제 1 투광영역은 노광광에 대하여 서로 실질적으로 180° 의 위상차를 형성하며, 상기 제 2 투광영역은 상기 노광광에 대하여 상기 제 2 투광영역을 둘러싸는 상기 4개의 제 1 투광영역과의 사이에서 실질적으로 90°의 위상차를 형성하고, 그것에 의해 상기 제 1 투광영역 및 상기 제 2 투광영역에 대응하는 패턴을 분리하여 결상할 수 있다.
본 발명에 의한 다른 전자장치의 제조방법은 투광성 마스크 기판과, 상기 투광성 마스크 기판에 형성된 차광부분과, 상기 투광성 마스크 기판에 형성된 투광부분을 구비한 위상 시프트 마스크를 이용하는 전자장치의 제조방법으로서, 상기 투광부분은 적어도 4개의 제 1 투광영역과, 상기 제 1 투광영역 중 인접하는 4개의 제 1 투광영역에 둘러싸인 영역 내에 설치된 적어도 한개의 제 2 투광영역을 갖고, 상기 인접하는 4개의 제 1 투광영역 중 인접하는 2개의 제 1 투광영역은 노광광에 대하여 서로 실질적으로 180°의 위상차를 형성하며, 상기 제 2 투광영역은 상기노광광에 대하여 상기 제 2 투광영역을 둘러싸는 상기 4개의 제 1 투광영역과의 사이에서 실질적으로 90°의 위상차를 형성하고, 그것에 의해 상기 제 1 투광영역 및 상기 제 2 투광영역에 대응하는 패턴을 분리하여 결상할 수 있고, 상기 전자장치의 제조방법은 상기 위상 시프트 마스크를 이용한 노광 공정을 포함한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 본 발명의 실시예를 도면을 참조하여 설명하기로 한다.
( 제 1 실시예 )
도 1은 본 발명에 의한 위상 시프트 마스크의 제 1 실시예를 도시한다. 도 1에 도시된 바와 같이, 이 위상 시프트 마스크는 예를 들면 유리 등으로 형성된 투광성 마스크 기판(두께 : 0.25인치)과, 투광성 마스크 기판에 형성된 차광부분과, 투광성 마스크 기판에 형성된 투광부분을 구비하고 있다. 차광부분은 투광성 마스크 기판 상의 차광막으로 형성되어 있다. 차광막은 크롬(Cr) 등의 금속 박막을 패터닝함으로써 형성된다. 차광막의 개구부로서 형성된 투광부분은 제 1 방향(X축 방향) 및 제 2 방향(Y축 방향)을 따라 주기적이며 이차원적으로 배열된 복수의 제 1 투광영역(11, 12)을 갖고 있다. 제 1 투광영역(11, 12)은 어느것이나 거의 장방형의 형상을 갖고 있다.
더욱 상세하게는 제 1 투광영역(11)과 제 1 투광영역(12)은 X축 방향 및 Y축 방향을 따라 교대로 등간격으로 배열되어 있다. 바꿔 말하면 제 1 투광영역(11, 12)은 X축 방향에 평행한 「행(로우 : row)」과, Y축 방향에 평행한 「열(컬럼 : column)」이 형성하는 행렬 형상으로 규칙적으로 주기적으로 배열되어 있다.
X축 방향을 따라 계측한 제 1 투광영역(11)의 배열간격(피치)은 X축 방향을 따라 계측한 제 1 투광영역(12)의 배열간격과 같다. X축 방향을 따라 인접하는 제 1 투광영역(11)과 제 1 투광영역(12)과의 배열 간격은 X축 방향을 따라 인접하는 열의 배열 간격과 같다. 한편 Y축 방향을 따라 계측한 제 1 투광영역(11)의 배열 간격은 Y축 방향을 따라 계측한 제 1 투광영역(12)의 배열 간격과 같다. Y축 방향을 따라 인접하는 제 1 투광영역(11)과 제 1 투광영역(12)의 배열 간격은 인접하는 행의 배열 간격과 같다.
제 1 투광영역(11) 및 제 1 투광영역(12)을 투과하는 광의 위상이 서로 다르도록 위상 시프팅 구조(위상 시프터)가 마스크에 설치된다. 본 실시예에서는 위상시프트를 생기도록 하기 위해 제 1 투광영역(11)의 표면 레벨과, 제 1 투광영역(12)의 표면 레벨이 다른 위치에 오도록 투광성 마스크 기판의 주면(主面)의 일부를 에칭하여 주면에 요철을 형성하고 있다. 상세한 것은 후술하기로 한다.
상기 투광부분은 또한 인접하는 4개의 제 1 투광영역(11, 12)에 둘러싸인 영역 내에 제 2 투광영역(13)을 갖고 있다. 제 2 투광영역(13)도 제 1 투광영역(11, 12)과 같이 차광막에 개구부를 형성한 영역에 위치하고 있다. 제 2 차광영역(13)의 표면 레벨은 제 1 투광영역(11)의 표면 레벨이나 제 1 투광영역(12) 표면의 레벨과는 다른 위치에 있고, 그것에 의해 제 2 투광영역(13)과 제 1 투광영역(11, 12)과의 사이에는 위상차가 형성된다. 투광영역(11∼13) 표면의 레벨차는 노광에 이용하는 광의 파장과 투광성 마스크 기판의 굴절률을 고려하여 결정된다. 투광영역(11∼13) 표면의 레벨차의 형성은 마스크 기판의 주면을 에칭 등으로 파내려가는 방법 이외에, 마스크 기판의 주면의 소정 영역 상에 위상 시프트용 박막을 퇴적하는 방법으로도 실현된다. 투광영역(11∼13) 표면에 레벨차가 형성되면 노광광이 투광성 마스크 기판을 투과할 때, 그 광이 투과하는 광로에 차가 생겨 결과적으로 광의 간섭이 생긴다. 이 광의 간섭이 본 발명에 의한 위상 시프트 마스크에 의한 패턴의 형성에 중요한 역할을 담당한다.
상술한 투광영역(11, 12, 13)의 평면배치 레이아웃은 본 실시예 위상 시프트 마스크를 이용하여 행하는 노광공정에서, 콘택트 홀의 패턴을 형성하도록 설계되어 있다. 투광성 마스크 기판에 설치한 위상 시프팅 구조에 의해 제 1 투광영역(11)과 제 2 투광영역(13) 사이에 90°의 위상차가 형성되고, 제 1 투광영역(12)과 제 2 투광영역(13) 사이에도 90°의 위상차가 형성되어 있다. 한편 제 1 투광영역(11)과 제 1 투광영역(12) 사이에 180°의 위상차가 형성되어 있다.
본 실시예의 투광영역(11∼13)은 각각이 한변 0.23μm의 정방형(이하 0.23㎛각이라 함)의 형상을 갖고 있다. 또한 X축 방향을 따라 인접하는 제 1 투광영역(11)과 제 1 투광영역(12)의 배열 간격은 0.68μm이고, Y축 방향을 따라 인접하는 제 1 투광영역(11)과 제 1 투광영역(12)의 배열 간격은 0.34m 로 설정되어 있다. 제 2 투과영역(13)은 근접하는 4개의 제 1 투광영역(11, 12)에 둘러싸인 영역의 중앙부에 배치되어 있다. 여기에서는 노광광의 광원으로서 파장 248nm의 KrF 레이저를 사용할 수 있도록 위상 시프트 구조의 디자인이 이루어지고 있다. 또 본 실시예의 위상 시프트 마스크에서는 5분의 1 축소투영 노광을 행하기 위해, 마스크 기판 상의 각 패턴의 치수가 레지스트 마스크에 전사해야 할 패턴 치수의 5배가 되도록 하고 있다. 따라서 투광영역(11∼13)의 실제 크기는 0.23μm×5이지만, 본원 명세서에서는 혼란을 피하기 위해 투영노광에 의해 형성되는 패턴의 크기를 사용하여 위상 시프트 마스크 상의 패턴의 크기를 설명하기로 한다.
도 2는 도 1의 위상 시프트 마스크를 통과한 광에 관해서 광 강도 시뮬레이터를 이용하여 구한 강도 분포를 도시한다. 도 2의 실선은 도 1 중의 a-a'선에 대응한 위치에서의 광 강도를 나타내며, 점선은 도 1의 b-b'선에 대응한 위치에서의 광 강도를 나타낸다. 도 2에서 알 수 있는 바와 같이 제 1 투광영역(11)과 제 1 투광영역(12)에는 레벤손형 위상 시프트 마스크의 원리에 의해 콘트라스트가 강한 광 강도의 피크가 나타난다. 또한 제 2 투광영역(13)에도 비교적 콘트라스트가 강한 광 강도 피크가 나타나고 있는 것이 확인된다.
도 3의 (a)는 도 1의 위상 시프트 마스크를 이용하여 네거티브 레지스트를 노광한 경우의 노광 패턴을 도시한다. 노광의 임계치 강도는 0.35로 설정하고 있다. 행렬 형상으로 규칙적으로 배열된 개구부와 함께, 어긋난 위치에서도 개구부를 형성하는 것이 가능하게 되어 있다. 도 3의 (b)는 도 1의 위상 시프트 마스크를 DRAM의 제조방법에 사용하는 경우에 DRAM의 메모리 셀 어레이부의 활성영역과,콘택트 홀의 관계의 일례를 모식적으로 도시하는 평면 레이아웃도이다. 각 활성영역(110)에는 2개의 트랜지스터가 형성되고, 각 활성영역(110)에 대해서는 도 3의 (b)에 도시된 바와 같이 3개의 콘택트 홀이 배치된다. 콘택트 홀(111)은 도 1의 제 1 투광영역(11)을 투과한 광에 의해 형성되고, 콘택트 홀(112)은 도 1의 제 1 투광영역(12)을 투과한 광에 의해 형성된다. 이들의 콘택트 홀(111, 112)은 활성영역(110)의 소스와 스토리지 전극(도시 생략)을 접속하기 위해 사용된다. 또한 콘택트 홀(113)은 도 1의 제 2 투광영역(13)을 투과한 광에 의해 형성되고, 활성영역(110) 중앙부에 위치하는 드레인과 비트라인(도시 생략)을 접속하기 위해 사용된다. 각 활성영역(111)은 소자 분리영역(100)에 의해 분리되어 있다.
이상과 같이 본 실시예의 위상 시프트 마스크에 의하면 레벤손형 위상 시프팅 구조를 형성하도록 행렬 형상으로 규칙적으로 배열한 제 1 투광영역과, 제 1 투광영역에 둘러싸인 영역 내에 주위의 제 1 투광영역에 대하여 90°의 위상차를 형성하는 제 2 투광영역에 의해 0.4μm 이하의 좁은 피치로 0.2μm 정도의 작은 직경의 개구 어레이 패턴을 형성할 수 있게 된다.
또 본원 명세서에서 「180°의 위상차」란 360°× N± 180°의 위상차를 의미하고, 「90°의 위상차」란 360°× M± 90°의 위상차를 의미한다(N 및 M은 임의의 정수). 또한 「실질적으로 180°의 위상차」란 위상차가 없으면 해상할 수 없는 패턴이 레벤손 위상 시프트 마스크의 원리에 의해서 해상되는 것과 같은 위상차를 널리 포함하는 것으로 한다. 또한 「실질적으로 90°의 위상차」란 상술한 제 2 투광영역을 투과한 광이 결상할 수 있는 것 같은 위상차를 널리 포함하는 것으로 한다. 시뮬레이션에 의하면 제 1 투광영역 중 인접하는 2개의 제 1 투광영역 사이에 형성되는 위상차는 160°이상 200°이하의 범위 내에 포함되어 있는 것이 바람직하다. 또한 제 2 투광영역과 그 주위의 제 1 투광영역 사이의 위상차는 70°이상 110°이하의 범위 내에 있는 것이 바람직하다.
( 제 2 실시예 )
도 4∼도 6을 참조하여 본 발명에 의한 위상 시프트 마스크의 제 2 실시예를 설명하기로 한다.
도 4의 위상 시프트 마스크는 도 1의 위상 시프트 마스크와 마찬가지로 투광성 마스크 기판과, 투광성 마스크 기판에 형성된 차광부분(24)과, 투광성 마스크 기판에 형성된 투광부분을 구비하고 있다. 차광막의 개구부로서 형성된 투광부분은 제 1의 방향(X축 방향)및 제 2의 방향(Y축 방향)을 따라 주기적이며 이차원적으로 배열된 복수의 제 1 투광영역(21, 22)을 갖고 있다. 제 1 투광영역(21, 22)은 모두 대략 장방형의 형상을 갖고 있다.
제 1 투광영역(21) 및 제 1 투광영역(22)의 크기나 배열은 도 1의 위상 시프트 마스크의 제 1 투광영역(11) 및 제 1 투광영역(12)의 크기나 배열과 마찬가지이다. 본 실시예가 상술의 실시예와 다른 점은 도 4와 도 1의 비교에서 알 수 있는 바와 같이 제 2 투광영역(23)의 크기(0.27μm각)가 제 1 투광영역(21, 22)의 크기(0.23μm각)보다 크게 설정되어 있는 점이다.
도 5는 광 강도 시뮬레이터를 이용하여 구한, 도 4의 위상 시프트 마스크를 통과한 광의 강도분포를 보이고 있다. 도 5의 실선은 도 4의 c-c'선에 대응한 위치에서의 광 강도를 나타니고, 점선은 도 4의 d-d'선에 대응한 위치에서의 광 강도를 나타낸다. 도 5에서 알 수 있는 바와 같이 제 1 투광영역(21)과 제 1 투광영역(22)에는 레벤손형 위상 시프트 마스크의 원리에 의해 콘트라스트가 강한 광 강도의 피크가 나타난다. 또한 제 2 투광영역(23)에도 비교적 콘트라스트가 강한 광 강도 피크가 나타나고 있는 것이 확인된다. 본 실시예에 의하면 제 2 투광영역(23)의 크기를 크게 함으로써 그 광 강도 피크값을 제 1 투광영역(21, 22)의 광 강도 피크값과 거의 같게 할 수 있다.
도 6은 도 4의 위상 시프트 마스크를 이용하여 네거티브 레지스트를 노광한 경우의 노광패턴을 도시한다. 노광의 임계치 강도는 0.35로 설정하고 있다. 행렬 형상으로 규칙적으로 배열된 개구부와 함께, 어긋난 위치에서도 거의 같은 크기의 개구부를 형성할 수 있다.
이상과 같이 본 실시예의 위상 시프트 마스크에 의하면 레벤손형 위상 시프팅 구조를 형성하도록 행렬 형상으로 규칙적으로 배열한 제 1 투광영역과, 제 1 투광영역에 둘러싸인 영역 내에 주위의 제 1 투광영역에 대하여 90°의 위상차를 형성하는 제 2 투광영역을 배치함으로써 0.4μm 이하의 좁은 피치로 0.2μm 정도의 작은 직경의 개구 패턴을 거의 같은 크기로 형성하는 것이 가능하게 된다.
( 제 3 실시예 )
도 7∼도 9를 참조하여 본 발명에 의한 위상 시프트 마스크의 제 3 실시예를 설명하기로 한다.
도 7의 위상 시프트 마스크는 도 4의 위상 시프트 마스크와 마찬가지로 투광성 마스크 기판과, 투광성 마스크 기판에 형성된 차광부분(34)과, 투광성 마스크 기판에 형성된 투광부분을 구비하고 있다. 차광막의 개구부로서 형성된 투광부분은 제 1의 방향(X축 방향) 및 제 2의 방향(Y축 방향)을 따라 주기적이며 이차원적으로 배열된 복수의 제 1 투광영역(31, 32)을 갖고 있다. 제 1 투광영역(31, 32)은 모두 대략 장방형의 형상을 갖고 있다.
제 1 투광영역(31) 및 제 1 투광영역(32)의 배열은 도 4의 위상 시프트 마스크의 제 1 투광영역(21) 및 제 1 투광영역(22)의 배열과 마찬가지이다. 본 실시예가 제 2 실시예와 다른 점은 도 7과 도 4의 비교에서 알 수 있는 바와 같이 제 1 투광영역(31, 32)의 형상 및 크기가 제 2 실시예의 제 1 투광영역(21, 22)의 형상 및 크기와 다른 점에 있다. 보다 구체적으로는 제 1 투광영역(31, 32)의 Y축 방향으로 계측한 크기(0.22μm)는 X축 방향을 따라 계측한 크기(0.19μm)보다 크게 설정되어 있다.
도 8은 광 강도 시뮬레이터를 이용하여 구한, 도 7의 위상 시프트 마스크를 통과한 광의 강도 분포를 도시한다. 도 8의 실선은 도 7의 e-e'선에 대응한 위치에 서의 광 강도를 나타내고, 점선은 도 7의 f-f'선에 대응한 위치에서의 광 강도를 나타낸다. 도 8에서 알 수 있는 바와 같이 제 1 투광영역(31)과 제 1 투광영역(32)에는 레벤손형 위상 시프트 마스크의 원리에 의해 콘트라스트가 강한 광 강도의 피크가 나타난다.
제 1 투광영역(31, 32)은 Y축 방향으로 좁은 피치로 나열되어 있으므로 Y축 방향에 인접하는 투광영역을 투과하는 광의 간섭이 강하게 된다. 이 때문에 도 3및 도 6에서는 X축 방향으로 긴 광 강도 분포를 얻을 수 있다. 본 실시예에 의하면 제 1 투광영역(31, 32)의 Y축 방향으로 계측한 크기를 X축 방향을 따라 계측한 크기보다 크게 설정함으로써 비교적 둥근형의 노광 패턴을 얻을 수 있다.
도 9는 도 7의 위상 시프트 마스크를 이용하여 네거티브 레지스트를 노광한 경우의 노광 패턴을 도시한다. 노광의 임계치 강도는 0.35로 설정하고 있다. 행렬 형상으로 규칙적으로 배열된 개구부와 함께, 어긋난 위치에서도 거의 같은 크기의 둥근 개구부를 형성할 수 있다.
이상과 같이 본 실시예의 위상 시프트 마스크에 의하면 레벤손형 위상 시프팅 구조를 형성하도록 행렬 형상으로 규칙적으로 배열한 제 1 투광영역과, 제 1 투광영역에 둘러싸인 영역 내에 주위의 제 1의 투광영역에 대하여 90°의 위상차를 형성하는 제 2 투광영역을 배치함으로써 0.4μm 이하의 좁은 피치로 0.2μm 정도의 작은 직경의 개구 패턴을 거의 같은 크기로 둥글게 형성할 수 있게 된다.
( 제 4 실시예 )
도 10은 본 발명에 의한 위상 시프트 마스크의 제 4 실시예를 도시한 평면도이다. 도 10의 위상 시프트 마스크는 도 7의 위상 시프트 마스크와 마찬가지로 투광성 마스크 기판과, 투광성 마스크 기판에 형성된 차광부분(44)과, 투광성 마스크 기판에 형성된 투광부분을 구비하고 있다. 차광막의 개구부로서 형성된 투광부분은 투광영역(41, 42, 43)을 갖고 있고, 그 평면 레이아웃은 제 3 실시예에서의 투광영역(21, 32, 33)의 평면 레이아웃과 같다.
도 11은 도 10의 위상 시프트 마스크의 g-g'선 단면을 도시한다. 도 11에도시된 바와 같이 투광성 마스크 기판(45)의 주면은 크롬(Cr)막 등의 차광성 재료막(46)에 부분적으로 덮여 있다. 투광성 마스크 기판(45)의 주면중 차광성 재료막(46)에 의해 덮여 있지 않은 부분(47, 48, 49)은 각각 제 1 투광영역(41), 제 1 투광영역(42) 및 제 2 투광영역(43)에 대응하고 있다.
인쇄형 위상 시프팅 구조는 에칭 등에 의해 투광성 마스크 기판(45)을 주면으로부터 일정한 깊이까지 파넣음으로써 형성된다. 인쇄의 형성에 의해 투광성 마스크 기판(45)의 투광영역에서의 두께가 변화하여 광로차가 형성된다. 그 결과 투광영역을 투과하는 광의 위상에 차가 생긴다.
노광광의 파장을 λ, 마스크 기판(45)의 굴절율을 n, 마스크 기판(45)의 인쇄 깊이를 d로 한 경우, 위상변화량(x)은 x=360/d(n-1)로 주어진다. 본 실시예에서는 마스크 기판(45) 중 투광영역(43)에 대응하는 부분(49)에는 인쇄 처리를 하지 않고, 제 1 투광영역(41)에 대응하는 부분(47)의 인쇄 깊이를 λ(n-1)/4, 제 1 투광영역(42)에 대응하는 부분(48)의 인쇄 깊이를 3λ(n-1)/4로 하고 있다. 그렇게 함으로써 부분(47)과 부분(49)의 사이 및 부분(48)과 부분(49)의 사이에 90°의 위상차를 형성하는 동시에 부분(47)과 부분(48)의 사이에 180°의 위상차를 형성할 수 있다.
인쇄형의 위상 시프팅 구조에 의하면 마스크 기판(45)을 에칭할 때 에칭면에 거침이 생겨 그 부분의 광투과율이 저하될 우려가 있다. 본 실시예에서는 제 2 투광영역(43)에 대해서는 그와 같은 에칭을 행하지 않기 때문에 제 2 투광영역(43)에 거침은 생기지 않고, 그 부분의 광투과율은 다른 투광영역의 그것보다 저하되지 않는다. 마스크 기판(45)의 주면을 에칭함에 의해 제 2 투광영역(43)을 형성한 경우, 제 2 투광영역(43)의 광투과율 저하가 노광 패턴의 형성에 큰 영향을 미치게 하는 경우가 있다.
도 12는 제 1 투광영역(41)에 대응하는 부분(48)과 제 2 투광영역(43)에 대응하는 부분(49)에 대하여 인쇄 처리를 행하고, 제 1 투광영역(42)에 대응하는 부분(47)에 대하여 인쇄 처리를 행하지 않은 위상 시프트 마스크를 이용하여 형성한 노광 패턴을 도시한다. 이 노광패턴은 광 강도 시뮬레이터를 이용하여 구하였다. 시뮬레이션에 있어서, 노광의 임계치 강도는 0.35, 마스크 기판(45)의 부분(48)의 광투과율은 0.8, 부분(47) 및 부분(49)의 광투과율은 1로 설정하였다. 투광 영역의 평면 레이아웃은 제 4 실시예의 평면 레이아웃과 같다.
도 12에서 알 수 있는 바와 같이 제 1 투광영역(41, 42)에 의한 홀 패턴의 크기는 다르고, 제 2 투광영역(43)의 홀 패턴은 형성되어 있지 않다. 이에 대하여 제 4 실시예의 위상 시프트 마스크에 의하면 도 13에 도시된 바와 같이 제 1 영역(41, 42)에 의한 홀 패턴은 동일한 크기가 된다. 또 제 4 실시예에 관한 시뮬레이션을 행할 때 마스크 기판(45)의 부분(47) 및 부분(48)의 광투과율은 0.8, 부분(49)의 광투과율은 1로 설정하였다.
이상과 같이 본 실시예의 위상 시프트 마스크에 의하면 인쇄에 의해 레벤손형 위상 시프팅 구조를 형성하도록 행렬 형상으로 규칙적으로 배열한 제 1 투광영역과, 제 1 투광영역에 둘러싸인 영역 내에 인쇄를 행하지 않고 형성되며, 주위의 제 1 투광영역에 대하여 90°의 위상차를 형성하는 제 2 투광영역을 배치함으로써0.4μm 이하의 협소 피치로 0.2μm 정도의 작은 직경의 개구 패턴을 거의 같은 크기로 둥글게 형성하는 것이 높은 정밀도로 가능하게 된다.
( 제 5 실시예 )
도 14의 (a)∼(f)를 참조하여 본 발명에 의한 전자장치의 제조방법의 실시예를 설명하기로 한다. 여기에서는 전자장치로서 미세한 메모리 셀을 구비한 DRAM을 예로 들어 실시예를 설명하기로 한다.
우선 도 14의 (a)에 도시된 바와 같이 공지의 반도체 제조방법을 사용하여 소자 분리영역(51)을 반도체 기판(50)에 형성한 후, MOS형 트랜지스터의 워드라인을 P형 반도체 기판(50)에 형성한다. 워드라인은 예를 들면 다결정 실리콘막(52), 텅스텐 실리사이드막(54) 및 질화막(53)의 3층을 포함한다. 워드라인을 덮도록 하여 질화막을 기판(50) 상에 퇴적한 후 질화막을 표면에서 에치백하고, 그것에 의해 워드라인의 측벽에 질화막으로 이루어지는 사이드월 스페이서를 형성한다. 그 후 예를 들면 2×1O13cm-2의 인(P)이온을 10keV의 가속에너지로 기판(50)에 주입하고, 저농도 N형 확산영역(55)을 기판(50) 내에 형성한다.
다음으로 도 14의 (b)에 도시된 바와 같이 트랜지스터 구조를 덮는 제 1 층간 절연막(56)을 형성한 후, 리소그래피 공정에서 본 발명에 의한 위상 시프트 마스크를 이용하여 포토레지스터(57)를 패터닝한다. 이 때 도 1에 도시된 투광영역(11, 12, 13)은 각각 레지스트(57)의 개구부(58', 59', 60')를 규정한다. 도 14의 (b)에서는 3개의 개구부(58', 59', 60')만이 표시되어 있지만, 실제로는 도 3의 평면 레이아웃에 나타낸 바와 같이 다수의 개구부가 형성된다. 본 실시예에서 형성하는 개구부(58', 59')의 크기는 0.24μm이고, 개구부(60')의 크기는 0.28μm이다. 또한 개구부(58'∼60')의 최소 피치는 0.38μm이다.
다음으로 도 14의 (c)에 도시된 바와 같이 포토 레지스트(57)를 에칭 마스크로 하여 제 1 층간 절연막 중에 홀을 형성한 후, N형 다결정 실리콘막에 의해 홀을 매립한다. 그 후 CMP(화학적 기계연마)법에 의해 N형 다결정 실리콘막 및 층간 절연막(56)의 표면에 대하여 평탄화 처리를 행하고, 스토리지 노드 콘택트 홀을 플러그(58, 59)로 매립하는 것과 함께 비트라인 콘택트 홀을 플러그(60)로 매설한다. 플러그(58∼60)는 N형 다결정 실리콘막으로 형성되어 있다.
다음으로 도 14의 (d)에 도시된 바와 같이 제 1 층간 절연막(56) 상에 절연막(61)을 퇴적한 후, 플러그(60)에 접속하기 위한 콘택트 홀을 절연막(61)에 개구한다. 절연막(61) 상에 텅스텐막을 퇴적한 후 텅스텐막을 패터닝함으로써 비트라인(62)을 형성한다. 비트라인(62)은 절연막(61)의 개구부를 통해 플러그(60)에 접촉한다.
다음으로 도 14의 (e)에 도시된 바와 같이 비트라인(62)을 덮도록 제 2 층간 절연막(63)을 절연막(61) 상에 퇴적한 후, 플러그(58, 59)에 접속하기 위한 콘택트 홀을 제 2 층간 절연막(63) 중에 형성한다. 다음으로 이들의 콘택트 홀을 N형 다결정 실리콘막으로 매설한 후 CMP법에 의한 평탄화 처리를 실행하고, 스토리지 노드 콘택트(64)를 형성한다.
다음으로 도 14의 (f)에 도시된 바와 같이 스토리지 전극(65), 용량 절연막(66), 플레이트 전극(67)을 제 2 층간 절연막(63) 상에 형성한다. 스토리지전극(65)은 스토리지 노드 콘택트(64)를 통해 제 1 층간 절연막 중의 플러그(58, 59)에 전기적으로 접속된다.
이러한 제조방법에 의하면 0.4μm 이하의 좁은 피치로 스토리지 노드 콘택트 홀을 형성하는 것과 함께, 스토리지 노드 콘택트 홀의 위치로부터 1/2피치 어긋난 위치에 비트라인 콘택트 홀을 동시에 형성할 수 있다. 그 결과 O.3μm2 이하의 영역에 하나의 미세한 메모리 셀을 형성하는 것이 가능하게 되고, 1기가 비트 DRAM의 집적도를 실현하는 것이 가능하게 된다.
상기 실시예의 각 노광공정에서는 도 15의 (a)에 도시된 바와 같은 형상의 애퍼처를 이용하고 있다. 도면중의 숫자는 애퍼처의 원반형상 차광부분의 반경에 대한 개구부의 위치나 크기의 비율을 나타낸다. 도 15의 (b)에 도시된 형상의 애퍼처를 이용하는 대신 도 15의 (b)에 도시된 형상의 애퍼처를 이용하여 노광을 행하여도 된다. 도 15의 (a)에 도시된 형상의 애퍼처를 이용하여 행하는 조명을 통상 조명법(on-axis 조명법)이라 하고, 도 15의 (b)에 도시된 형상의 애퍼처를 이용하여 행하는 조명을 변형 조명법(off-axis 조명법)의 하나라고 할 수 있다. 도 15의 (b)의 애퍼처는 4개의 개구부를 갖고 있다. 통상 조명법에 의한 경우에 노광시에 초점 어긋남이 생기면 도 15의 (c)에 도시된 바와 같이 전사 패턴이 왜곡되는 수가 있다. 그러나 변형 조명법에 의한 경우, 도 15의 (d)에 도시된 바와 같이 노광시에 초점 어긋남이 생겨도 왜곡이 적은 정돈된 형상의 전사 패턴을 얻을 수 있다. 또 도 15의 (c) 및 (d)의 전사 패턴은 시뮬레이션에 의해서 얻은 것이다.
본 발명의 위상 시프트 마스크는 행렬 형상으로 규칙적으로 배열된 다수의고립 패턴과, 그들의 고립 패턴의 위치로부터 시프트한 위치의 다른 고립 패턴을 포함하는 레이아웃을 형성하는 경우에 널리 적용할 수 있다. 즉 각 투광영역은 콘택트 홀 등의 개구부에 대응할 필요성은 없다. 예를 들면 각 투광영역이 양자 도트 등의 미세한 구조물에 대응하여도 된다.
또한 본 발명의 위상 시프트 마스크는 적어도 4개의 고립 패턴과, 그 4개의 고립 패턴에 둘러싸인 다른 패턴을 포함하여 각 고립 패턴이 서로 근접하는 평면 레이아웃을 실현하는 경우에도 사용할 수 있다.
또 본 발명의 위상 시프트 마스크를 레지스트의 노광 공정 이외에 사용하는 것도 가능하다. 예를 들면 박막 퇴적공정이나 에칭 공정에서 본 발명의 위상 시프트 마스크를 이용한 1종류의 노광을 행하고, 그것에 의해 박막 퇴적 프로세스나 에칭 프로세스에 광학적인 작용을 주어도 된다. 그와 같은 광학적인 작용이 상기 프로세스에 주는 영향의 정도는 면내의 광 강도 분포에 따라 변화하기 때문에 미세한 구조를 형성하는 것이 가능하게 된다.
본 발명의 위상 시프트 마스크에 의하면 인접하는 2개의 제 1 투광영역은 노광광에 대하여 서로 실질적으로 180°의 위상차를 형성하고, 제 2 투광영역은 노광광에 대하여 제 2 투광영역을 둘러싸는 4개의 제 1 투광영역과의 사이에서 실질적으로 90°의 위상차를 형성하기 때문에 행렬 형상으로 규칙적으로 배열된 고립 패턴과, 그들의 고립 패턴의 위치로부터 시프트한 위치에 배치된 고립 패턴을 동시에 노광 형성할 수 있다.
종래의 레벤손형 위상 시프트 마스크에 의하면 형성될 수 없다고 생각되던 불규칙한 위치에도 90°의 위상차를 줌으로써, 다른 패턴에 근접하는 위치에 높은 해상도로 패턴을 전사하는 것이 가능하게 된다. 이것은 특히 반도체 집적회로 장치에 있어서 불규칙하게 배열된 부분을 포함하는 고밀도 콘택트 홀 패턴의 형성에 매우 유익한 효과를 가져온다.
상술한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 첨부된 특허청구의 범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.
Claims (18)
- (정정)투광성 마스크 기판과, 상기 투광성 마스크 기판에 형성된 차광부분과, 상기투광성 마스크 기판에 형성된 투광부분을 구비한 위상 시프트 마스크에 있어서,상기 투광부분은,제 1 방향 및 상기 제 1 방향과는 다른 제 2 방향을 따라 주기적으로 배열된 복수의 제 1 투광영역과,상기 복수의 제 1 투광영역 중 인접하는 4개의 제 1 투광영역에 둘러싸인 영역 내에 설정된 제 2 투광영역을 갖고,상기 복수의 제 1 투광영역 중 인접하는 2개의 제 1 투광영역은 노광광에 대하여 서로 180°의 위상차를 형성하며,상기 제 2 투광영역은 상기 노광광에 대하여 상기 제 2 투광영역을 둘러싸는 상기 4개의 제 1 투광영역 사이에서 90°의 위상차를 형성하는 것을 특징으로 하는 위상 시프트 마스크.
- (정정)제 1항에 있어서,상기 복수의 제 1 투광영역의 일부의 표면은 상기 투광성 마스크 기판의 주면과는 다른 레벨에 위치하는 것을 특징으로 하는 위상 시프트 마스크.
- (정정)제 2항에 있어서,상기 복수의 제 1 투광영역의 상기 일부의 표면은 상기 투광성 마스크 기판의 주면으로부터 내부로 인쇄되는 것을 특징으로 하는 위상 시프트 마스크.
- 제 2항 또는 제 3항에 있어서,상기 제 2 투광영역의 표면은 상기 복수의 제 1 투광영역의 표면과는 다른 레벨에 위치하는 것을 특징으로 하는 위상 시프트 마스크.
- 제 4항에 있어서,상기 제 2 투광영역의 표면은 상기 투광성 마스크 기판의 주면과 동일 레벨에 위치하는 것을 특징으로 하는 위상 시프트 마스크.
- 제 1항에 있어서,상기 복수의 제 1 투광영역 중 인접하는 2개의 제 1 투광영역 사이에 형성되는 위상차는 160°이상 200°이하의 범위 내에 포함되는 것을 특징으로 하는 위상 시프트 마스크.
- 제 1항 또는 제 6항에 있어서,상기 제 2 투광영역과 상기 제 1 투광영역 사이에 형성되는 위상차는 70° 이상 110°이하의 범위 내에 포함되는 것을 특징으로 하는 위상 시프트 마스크.
- 제 1항에 있어서,상기 제 1 방향과 상기 제 2 방향은 수직인 것을 특징으로 하는 위상 시프트 마스크.
- 제 1항에 있어서,상기 복수의 제 1 투광영역의 각각은 홀 형상을 갖는 것을 특징으로 하는 위상 시프트 마스크.
- 제 1항에 있어서,상기 제 2 투광영역의 크기는 상기 제 1 투광영역의 크기보다 큰 것을 특징으로 하는 위상 시프트 마스크.
- (정정)제 1항에 있어서,상기 제 1 방향을 따라 계측한 상기 제 1 투광영역의 배열 간격은 상기 제 2 방향을 따라 계측한 상기 제 1 투광영역의 배열 간격의 2배인 것을 특징으로 하는 위상 시프트 마스크.
- 제 1항에 있어서,상기 제 2 방향을 따라 계측한 상기 제 1 투광영역의 크기는 상기 제 1 방향을 따라 계측한 상기 제 1 투광영역의 크기보다 작은 것을 특징으로 하는 위상 시프트 마스크.
- (정정)투광성 마스크 기판과, 상기 투광성 마스크 기판에 형성된 차광부분과, 상기투광성 마스크 기판에 형성된 투광부분을 구비한 위상 시프트 마스크를 이용하는 전자장치의 제조방법에 있어서,상기 위상 시프트 마스크의 상기 투광부분은,제 1 방향 및 상기 제 1 방향과는 다른 제 2 방향을 따라 주기적으로 배열된 복수의 제 1 투광영역과,상기 복수의 제 1 투광영역 중 인접하는 4개의 제 1 투광영역에 둘러싸인 영역 내에 설치된 제 2 투광영역을 갖고,상기 복수의 제 1 투광영역 중 인접하는 2개의 제 1 투광영역은 노광광에 대하여 서로 180°의 위상차를 형성하며,상기 제 2 투광영역은 상기 노광광에 대하여 상기 제 2 투광영역을 둘러싸는 상기 4개의 제 1 투광영역과의 사이에서 90°의 위상차를 형성하고,상기 전자장치의 제조방법은,상기 전자장치의 일부를 형성하기 위해 사용되는 막 위에 레지스트층을 형성하는 공정과,상기 레지스트층에 대하여 상기 위상 시프트 마스크를 통해 노광광을 조사하는 공정과,상기 레지스트층을 현상하는 공정과,상기 레지스트층에서 부분적으로 덮인 상기 막을 패터닝하는 공정을 포함하는 것을 특징으로 하는 전자장치의 제조방법.
- 제 13항에 있어서,상기 전자장치는 반도체 집적회로 장치이며,상기 제 1 투광영역 및 상기 제 2 투광영역은 상기 막에 형성되는 개구부를 규정하는 것을 특징으로 하는 전자장치의 제조방법.
- 제 14항에 있어서,상기 반도체 집적회로 장치는 다이내믹 램 메모리이고,상기 제 1 투광영역은 메모리 셀과 스토리지부를 접속하기 위한 스토리지 노드 콘택트 홀을 규정하며,상기 제 2 투광영역은 상기 메모리 셀과 비트라인을 접속하기 위한 비트라인 콘택트 홀을 규정하는 것을 특징으로 하는 전자장치의 제조방법.
- 제 13항, 제 14항 및 제 15항 중 어느 한 항에 있어서,상기 레지스트층에 대하여 상기 위상 시프트 마스크를 통해 상기 노광광을 조사하는 공정에서 변형 조명법을 이용하는 것을 특징으로 하는 전자장치의 제조방법.
- (정정)투광성 마스크 기판과, 상기 투광성 마스크 기판에 형성된 차광부분과, 상기투광성 마스크 기판에 형성된 투광부분을 구비한 위상 시프트 마스크에 있어서,상기 투광부분은,4개의 제 1 투광영역과,상기 제 1 투광영역 중 인접하는 4개의 제 1 투광영역에 둘러싸인 영역 내에 설치된 제 2 투광영역을 갖고,상기 인접하는 4개의 제 1 투광영역 중 인접하는 2개의 제 1 투광영역은 노광광에 대하여 서로 180도의 위상차를 형성하며,상기 제 2 투광영역은 상기 노광광에 대하여 상기 제 2 투광영역을 둘러싸는 상기 4개의 제 1 투광영역과의 사이에서 90도의 위상차를 형성하고,그것에 의해 상기 제 1 투광영역 및 상기 제 2 투광영역에 대응하는 패턴을 분리하여 결상할 수 있는 것을 특징으로 하는 위상 시프트 마스크.
- (정정)투광성 마스크 기판과, 상기 투광성 마스크 기판에 형성된 차광부분과, 상기 투광성 마스크 기판에 형성된 투광부분을 구비한 위상 시프트 마스크를 이용하는 전자장치의 제조방법에 있어서,상기 투광부분은,4개의 제 1 투광영역과,상기 제 1 투광영역 중 인접하는 4개의 제 1 투광영역에 둘러싸인 영역 내에 설치된 제 2 투광영역을 갖고,상기 인접하는 4개의 제 1 투광영역 중 인접하는 2개의 제 1 투광영역은 노광광에 대하여 서로 180°의 위상차를 형성하며,상기 제 2 투광영역은 상기 노광광에 대하여 상기 제 2 투광영역을 둘러싸는 상기 4개의 제 1 투광영역과의 사이에서 90°의 위상차를 형성하고,그것에 의해 상기 제 1 투광영역 및 상기 제 2 투광영역에 대응하는 패턴을 분리하여 결상할 수 있고,상기 전자장치의 제조방법은 상기 위상 시프트 마스크를 이용한 노광 공정을 포함하는 것을 특징으로 하는 전자장치의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP???9-175423 | 1997-07-01 | ||
| JP17542397 | 1997-07-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990013509A KR19990013509A (ko) | 1999-02-25 |
| KR100436016B1 true KR100436016B1 (ko) | 2005-01-15 |
Family
ID=15995846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0026379A Expired - Fee Related KR100436016B1 (ko) | 1997-07-01 | 1998-07-01 | 위상시프트마스크및이마스크를이용한전자장치의제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6114095A (ko) |
| KR (1) | KR100436016B1 (ko) |
| TW (1) | TW365654B (ko) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW365654B (en) * | 1997-07-01 | 1999-08-01 | Matsushita Electronics Corp | Electronic device phase shift mask and method using the same |
| US6306558B1 (en) * | 1999-04-29 | 2001-10-23 | Taiwan Semiconductor Manufacturing Company | Method of forming small contact holes using alternative phase shift masks and negative photoresist |
| US6296987B1 (en) * | 1999-10-20 | 2001-10-02 | United Microelectronics Corp. | Method for forming different patterns using one mask |
| US6406819B1 (en) * | 1999-12-21 | 2002-06-18 | United Microelectronics Corp. | Method for selective PSM with assist OPC |
| KR100353406B1 (ko) * | 2000-01-25 | 2002-09-18 | 주식회사 하이닉스반도체 | 위상 반전 마스크 및 그 제조 방법 |
| US6348287B1 (en) * | 2000-01-31 | 2002-02-19 | United Microelectronics Corp. | Multiphase phase shifting mask |
| US6335130B1 (en) * | 2000-05-01 | 2002-01-01 | Asml Masktools Netherlands B.V. | System and method of providing optical proximity correction for features using phase-shifted halftone transparent/semi-transparent features |
| JP4145003B2 (ja) * | 2000-07-14 | 2008-09-03 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| DE10048151B4 (de) * | 2000-09-28 | 2009-04-09 | Qimonda Ag | Verfahren zum lithographischen Strukturieren einer Photoresistschicht |
| TW479159B (en) * | 2001-02-09 | 2002-03-11 | Nanya Technology Corp | Interlacing phase shift mask and its manufacturing method |
| US6803157B2 (en) * | 2002-03-01 | 2004-10-12 | Micron Technology, Inc. | Pattern mask with features to minimize the effect of aberrations |
| US6883159B2 (en) * | 2002-03-19 | 2005-04-19 | Intel Corporation | Patterning semiconductor layers using phase shifting and assist features |
| KR100475083B1 (ko) * | 2002-07-25 | 2005-03-10 | 삼성전자주식회사 | 미세한 콘택홀 어레이를 위한 포토마스크, 그 제조방법 및사용방법 |
| US7052808B2 (en) * | 2003-02-11 | 2006-05-30 | Infineon Technologies Ag | Transmission mask with differential attenuation to improve ISO-dense proximity |
| US7141337B2 (en) * | 2003-04-03 | 2006-11-28 | United Microelectronics Corp. | Phase shift mask |
| US7909396B2 (en) * | 2004-01-08 | 2011-03-22 | Audiovox Corporation | Automobile entertainment system |
| US7435533B2 (en) | 2004-06-14 | 2008-10-14 | Photronics, Inc. | Method of forming a semiconductor layer using a photomask reticle having multiple versions of the same mask pattern with different biases |
| US7396617B2 (en) | 2004-06-14 | 2008-07-08 | Photronics, Inc. | Photomask reticle having multiple versions of the same mask pattern with different biases |
| KR100807083B1 (ko) * | 2006-08-11 | 2008-02-25 | 동부일렉트로닉스 주식회사 | 컨택홀 형성을 위한 마스크, 마스크 제작 방법 및 상기마스크를 이용한 플래시 메모리 소자 제조 방법 |
| KR100834267B1 (ko) * | 2007-05-07 | 2008-05-30 | 주식회사 하이닉스반도체 | 노광 마스크 및 이를 이용한 반도체 소자의 콘택홀 제조방법 |
| US9005848B2 (en) * | 2008-06-17 | 2015-04-14 | Photronics, Inc. | Photomask having a reduced field size and method of using the same |
| US9005849B2 (en) * | 2009-06-17 | 2015-04-14 | Photronics, Inc. | Photomask having a reduced field size and method of using the same |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950004968B1 (ko) * | 1991-10-15 | 1995-05-16 | 가부시키가이샤 도시바 | 투영노광 장치 |
| JPH05142749A (ja) * | 1991-11-25 | 1993-06-11 | Toshiba Corp | 露光用マスク |
| JP3328323B2 (ja) * | 1992-07-20 | 2002-09-24 | 株式会社日立製作所 | 位相シフトマスクの製造方法および半導体集積回路装置の製造方法 |
| US5415952A (en) * | 1992-10-05 | 1995-05-16 | Fujitsu Limited | Fine pattern lithography with positive use of interference |
| JP3279758B2 (ja) * | 1992-12-18 | 2002-04-30 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
| JPH06267822A (ja) * | 1993-03-17 | 1994-09-22 | Toshiba Corp | 微細パタン形成方法 |
| JPH08297359A (ja) * | 1995-02-27 | 1996-11-12 | Hitachi Ltd | 位相シフトマスクの製造方法および半導体集積回路装置の製造方法 |
| JPH08279452A (ja) * | 1995-03-16 | 1996-10-22 | Lg Semicon Co Ltd | 位相シフトマスクの製造方法 |
| US5680588A (en) * | 1995-06-06 | 1997-10-21 | International Business Machines Corporation | Method and system for optimizing illumination in an optical photolithography projection imaging system |
| KR0161879B1 (ko) * | 1995-09-25 | 1999-01-15 | 문정환 | 위상 반전 마스크의 구조 및 제조방법 |
| JPH09106063A (ja) * | 1995-10-13 | 1997-04-22 | Toshiba Corp | 露光用マスク |
| JP3278558B2 (ja) * | 1995-10-13 | 2002-04-30 | 株式会社東芝 | 露光用マスクとパターン形成方法 |
| US5783336A (en) * | 1995-10-13 | 1998-07-21 | Kabushiki Kaisha Toshiba | Mask for exposure |
| KR970048985A (ko) * | 1995-12-26 | 1997-07-29 | 김광호 | 더미 패턴을 가지는 하프톤형 위상 반전 마스크 및 그 제조 방법 |
| JPH09199390A (ja) * | 1996-01-16 | 1997-07-31 | Hitachi Ltd | パターン形成方法、投影露光装置および半導体装置の製造方法 |
| JPH09304912A (ja) * | 1996-05-15 | 1997-11-28 | Mitsubishi Electric Corp | 位相シフトマスク、位相シフトマスク用ブランクスおよび位相シフトマスクの製造方法 |
| JPH1083061A (ja) * | 1996-09-06 | 1998-03-31 | Mitsubishi Electric Corp | 位相シフトマスク、位相シフトマスクの製造方法および位相シフトマスクを用いたパターン形成方法 |
| US5840448A (en) * | 1996-12-31 | 1998-11-24 | Intel Corporation | Phase shifting mask having a phase shift that minimizes critical dimension sensitivity to manufacturing and process variance |
| US5786114A (en) * | 1997-01-10 | 1998-07-28 | Kabushiki Kaisha Toshiba | Attenuated phase shift mask with halftone boundary regions |
| TW365654B (en) * | 1997-07-01 | 1999-08-01 | Matsushita Electronics Corp | Electronic device phase shift mask and method using the same |
-
1998
- 1998-06-20 TW TW087109942A patent/TW365654B/zh active
- 1998-06-30 US US09/107,443 patent/US6114095A/en not_active Expired - Fee Related
- 1998-07-01 KR KR10-1998-0026379A patent/KR100436016B1/ko not_active Expired - Fee Related
-
2000
- 2000-06-30 US US09/608,168 patent/US6280888B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990013509A (ko) | 1999-02-25 |
| US6280888B1 (en) | 2001-08-28 |
| US6114095A (en) | 2000-09-05 |
| TW365654B (en) | 1999-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100436016B1 (ko) | 위상시프트마스크및이마스크를이용한전자장치의제조방법 | |
| US8580685B2 (en) | Integrated circuit having interleaved gridded features, mask set, and method for printing | |
| KR100336194B1 (ko) | 포토마스크및그것을이용한패턴형성방법 | |
| KR19980018900A (ko) | 반도체장치의 제조방법 및 노광용 마스크(method of manufacturing the semiconductor device and mask for use in exposing) | |
| US5888678A (en) | Mask and simplified method of forming a mask integrating attenuating phase shifting mask patterns and binary mask patterns on the same mask substrate | |
| US6864021B2 (en) | Photomask and pattern forming method used in a thermal flow process and semiconductor integrated circuit fabricated using the thermal flow process | |
| JP4139859B2 (ja) | 照射パターンツール、及び照射パターンツールの形成方法 | |
| KR100436784B1 (ko) | 반도체집적회로장치의제조방법 | |
| JP2938859B2 (ja) | 位相シフトマスクおよびこのマスクを用いた電子装置の製造方法 | |
| US5879839A (en) | Photomask having a half-tone type phase shift material and chrome pattern on a transparent substrate | |
| KR20050031208A (ko) | 비직교형 반도체 메모리 소자의 자기 정렬 콘택 패드형성방법 | |
| US6767672B2 (en) | Method for forming a phase-shifting mask for semiconductor device manufacture | |
| KR100188797B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100341159B1 (ko) | 2 개의 에칭 패턴을 이용하는 반도체 메모리 장치의 제조 방법 | |
| KR20010002127A (ko) | 하프톤형 위상반전마스크 및 그 형성방법 | |
| US5712063A (en) | Phase shift mask comprising light shielding regions having a multiple box structure | |
| JP2647022B2 (ja) | パターン形成方法 | |
| GB2361551A (en) | Reticle | |
| KR100298192B1 (ko) | 포토바이어스개선을위한포토마스크 | |
| KR19980085036A (ko) | 교번형 위상반전 마스크 및 그 제조방법 | |
| KR0165360B1 (ko) | 반도체 리소그라피 방법, 이에 사용되는 포토마스크 및 그 제조방법 | |
| JPH09106062A (ja) | 露光用マスク | |
| JPH11111859A (ja) | 半導体記憶装置及びその製造方法 | |
| KR19980077148A (ko) | 반도체장치의 소자분리막 패턴 형성용 마스크를 이용한 비트라인 콘택 패턴 형성방법 | |
| US20100330465A1 (en) | Photomask For Forming A Line-Type Pattern And Method Of Fabricating The Pattern Using The Photomask |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19980701 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20010425 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19980701 Comment text: Patent Application |
|
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20010531 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20030730 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20040315 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20040603 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20040604 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20070523 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070523 Start annual number: 4 End annual number: 4 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20090509 |