KR100366672B1 - 자기저항성헤드의비선형특성을보상하기위한장치 - Google Patents
자기저항성헤드의비선형특성을보상하기위한장치 Download PDFInfo
- Publication number
- KR100366672B1 KR100366672B1 KR1019970703831A KR19970703831A KR100366672B1 KR 100366672 B1 KR100366672 B1 KR 100366672B1 KR 1019970703831 A KR1019970703831 A KR 1019970703831A KR 19970703831 A KR19970703831 A KR 19970703831A KR 100366672 B1 KR100366672 B1 KR 100366672B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- value
- baseline
- correction
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004044 response Effects 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 6
- 238000013507 mapping Methods 0.000 abstract 8
- 230000004907 flux Effects 0.000 description 8
- 230000001939 inductive effect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10203—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter baseline correction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/027—Analogue recording
- G11B5/035—Equalising
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Manufacturing & Machinery (AREA)
- Digital Magnetic Recording (AREA)
- Magnetic Heads (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Abstract
본 발명은 자기 저항성 헤드에 의해 발생된 신호내의 비대칭과 베이스 라인 시프트를 보상하는 장치에 관한 것이다. 상기 장치는 베이스 라인 시프트를 위한 제 1 교정 인자, 상기 신호의 양의 부분의 진폭을 교정하기 위한 제 2 교정 인자 및 상기 신호의 음의 부분의 진폭을 교정하기 위한 제 3 교정 인자를 저장한다. 베이스 라인 시프트를 교정하기 위한 제 1 교정 인자는 베이스 라인 교정된 신호를 발생하기 위해 마그네트론 저항성 헤드에 의해 발생된 신호에 가산된다. 다음에 상기 베이스 라인 교정된 신호는 양과 음 편위를 위해 베이스 라인으로부터 모니터링되고 양 편위는 제 2 교정 인자에 의해 증가되며 음 편위는 보상된 신호를 발생하기 위해 제 3 교정 인자에 의해 증가된다. 처리 시스템(100)은 시스템 마스터(101), 상기 마스터에 결합되는 시스템 버스(102), 및 버스(102)에 결합되는 다수의 인터페이스 회로(106)를 포함하여 개시되어 있다. 상기 버스 인터페이스(106) 중 제 1 버스 인터페이스는 상기 마스터에 결합된 매핑 신호 입력과 매핑 신호 출력을 포함한다. 상기 버스 인터페이스(106)는 상기 마스터(101)로부터 매핑 신호 입력에서 수신된 매핑 인에이블 신호에 응답하여 상기 시스템 버스상의 상기 마스터에 의해 제공된 적어도 하나의 제 1 선택된 어드레스를 래칭하도록 동작할 수 있다. 제 2 버스 인터페이스(106)는 상기 버스(102)에 결합되고 제 1 버스 인터페이스(106)의 매핑 신호 출력에 결합되는 상기 매핑 신호 입력을 가지고 제공되고, 상기 제 2 버스 인터페이스(106)는 상기 제 1 버스 인터페이스(106)로부터 상기 제 2 버스 인터페이스(106)의 매핑 입력에서 수신된 제 2 매핑 인에이블 신호에 응답하여 상기 버스(102)상의 상기 마스터(101)에 의해 제공된 적어도 하나의 제 2 선택된 어드레스를 래칭하도록 동작할 수 있다.
Description
자기 저항성 헤드는 자기 메모리 시스템의 자기 매체상에 기록된 데이터를 복원하기 위해 디스크 드라이브 시스템 같은 가요성 및 강성 메모리 시스템 둘다에 사용되고 있는 판독 전용 장치이다. 자기 저항성 헤드는 자기 저항성 헤드에 의해 감지되는 자속의 크기에 응답하고, 유도성 헤드는 상기 유도성 헤드에 의해 감지되는 자속의 변화 속도에 응답한다. 이것은 데이터가 유도성 헤드를 사용하여 이미 실현된 자기 매체에 기록될 수 있는 면적 밀도를 초래하는 자기 저항성 헤드의 특성 중 하나이다.
자기 저항성 헤드는 자속 방향의 함수로서 자속의 크기에 대한 비선형 응답을 가진다. 이것은 자기 저항성 헤드에 의해 생성된 신호가 비대칭되게 한다. 즉, 신호의 양의 부분의 크기는 신호의 음의 펄스 부분의 크기와 다르고, 모든 다른 인자는 자속의 방향을 제외하면 일정하다. 상기 신호의 비대칭은 추가로 자기 저항성 헤드에 의해 생성된 신호를 복원하는데 사용되는 AC 커플링 때문에 상기 신호의 베이스 라인 시프트를 초래한다.
상기 신호의 비대칭과 베이스 라인 시프트의 조합된 효과는 전형적 데이터 검출기가 베이스 시프트를 가지지 않는 대칭 신호라고 가정되기 때문에 상기 신호로부터 데이터를 복원하는 데이터 검출기가 디코딩된 데이터 검출기에서의 에러 수 증가를 초래할 수 있다.
많은 디스크 드라이브 시스템은 자기 저항성 헤드에 의해 생성된 아날로그 신호로부터 데이터를 복원하기 위해 디지털 데이터 검출기를 사용한다. 이런 시스템에서, 아날로그 대 디지털(A/D) 컨버터는 아날로그 신호에서 엔코딩된 데이터를 검출하도록 아날로그 신호를 데이터 검출기에 의해 사용될 일련의 디지털 신호로 변환하는데 사용된다. 상기 디지털 신호의 값은 샘플링되는 아날로그 신호의 비대칭과 베이스 라인 시프트에 의해 영향을 받고, 그결과 샘플링되는 아날로그 신호로부터 생성된 상기 디지털 신호의 값은 아날로그 신호가 대칭이고 베이스 라인 시프트를 가지지 않는다면 가지게 될 디지털 신호와 서로 다른 값을 가질 수 있다. 상기 디지털 검출기는 아날로그 대 디지털 컨버터의 출력이 아날로그 대 디지털 컨버터에 제공되는 베이스 라인 시프트없는 대칭적 아날로그 신호를 바탕으로 특정 값을 가지는 디지털 신호를 생성할 것을 기대한다. 베이스라인 시프트를 가지는 비대칭 아날로그 신호에 응답하여 아날로그 대 디지털 컨버터에 의해 생성된 디지털 신호 값의 결과적인 차이는 데이터 검출기가 아날로그 대 디지털 컨버터에 의해 생성된 디지털 신호를 잘못 해석하도록 할 수 있다.
본 발명은 일반적으로 자기 디스크상에 저장된 데이터를 복원하기 위한 디스크 드라이브 시스템에 사용되는 자기 저항성 헤드에 관한 것이다. 특히, 본 발명은 자기 저항성 헤드에 의해 제공된 자속에 대한 비선형 응답을 보상하기 위한 장치에 관한 것이다.
본 발명은 첨부된 도면을 참조하여 바람직한 실시예에 대해 기술할 것이다.
도 1은 자기 저항성 헤드에 의해 생성된 신호내의 비대칭과 베이스 라인 시프트를 보상하기 위한 디지털 장치의 블록도.
도 2a는 비대칭과 베이스 라인 시프트를 가지는 자기 저항성 헤드에 의해 생성된 아날로그 신호의 표시도.
도 2b는 베이스 라인 시프트를 수정한 도 2a의 아날로그 신호의 표시도.
도 2c는 비대칭과 베이스 라인 시프트를 수정한 도 2a의 아날로그 신호의 표시도.
요약하면, 본 발명은 베이스 라인 기준으로부터 베이스라인 시프트를 수정하기 위한 제 1 수정 인자, 특정화된 값으로 자기 저항성 헤드에 의해 생성된 신호의 양의 부분 피크 진폭을 수정하기 위한 제 2 수정 인자 및 특정화된 값으로 자기 저항성 헤드에 의해 생성된 신호의 음의 부분에 대한 음의 피크 진폭을 수정하기 위한 제 3 수정 인자를 저장하는 장치를 제공한다. 상기 장치는 베이스라인 수정 신호를 생성하도록 제 1 수정 인자를 자기 저항성 헤드에 의해 생성된 신호에 가산한다. 상기 장치는 베이스 라인 기준으로부터 양과 음의 편위를 위한 베이스 라인 수정 신호 값을 모니터링한 다음에, 제 2 수정 인자에 의한 양의 편위와 제 3 수정 인자에 의한 음의 편위를 곱셈하여 자속 방향에 대한 자기 저항성 헤드의 비선형 응답과 베이스 라인 시프트를 보상하는 보상 신호를 제공한다.
본 발명의 장점은 상기 장치가 자기 저항성 헤드에 의해 생성된 신호내의 비대칭 및 베이스 라인 시프트를 보상할 것이라는 것이다.
본 발명의 다른 장점은 보상된 신호가 데이터 검출기에 의해 검출될 때, 보다 작은 에러가 데이터 검출기에 의해 제공되는 검출된 데이터를 초래할 것이라는 것이다.
본 발명의 장치는 아날로그 대 디지털 컨버터와 디지털 판독 채널의 디지털 데이터 검출기 사이에 사용하기 위해 디지털 형식으로 설명된다. 디스크 드라이브 시스템이 아날로그 판독 채널의 아날로그 데이터 검출기를 사용하거나 본 발명의 장치가 디지털 판독 채널의 디지털 대 아날로그 컨버터 이전에 삽입되는 경우에, 상기 기술 상태에서 본 명세서에 개시된 본 발명의 디지털 장치를 동일한 기능을 수행하는 아날로그 장치로 변환하는 것이 바람직하다.
본 발명의 디지털 장치는 도 1에 도시되어 있다. 상기 자기 저항성 헤드에 의해 생성된 아날로그 신호는 라인(44)을 통해 아날로그 대 디지털 컨버터(8)에 제공된다. 상기 아날로그 신호는 상기 판독 채널에 의해 처리될 수 있지만 얻어지는 아날로그 신호는 여전히 오리지널 아날로그 신호의 비대칭과 베이스 라인 시프트를 가질 것이다. 상기 디지털 대 아날로그 컨버터(8)는 도 2a에 도시되는 아날로그 신호를 수신한다. 상기 아날로그 신호는 예를들어 양의 편위가 음의 편위보다 더 큰 진폭을 가지는 경우에 음 베이스 라인 시프트와 비대칭을 가지는 것으로서 도시된다. 양의 피크는 제 1 방향으로부터 제 2 방향으로 자속 반전의 지점을 나타내고, 음의 피크는 제 2 방향으로부터 제 1 방향으로 자속 반전의 지점을 나타낸다. 상기 아날로그 신호는 시스템 커플링 캐패시터의 양과 음전하가 평형을 이룰 때 제로 값을 가질 것이다. 데이터 검출기는 상기 신호로부터 데이터를 복원하는 중에 신호의 양의 값, 음의 값 및 제로 값을 식별하고 이상적으로 양 피크의 진폭이 +1의 값을 가지고 음 피크의 진폭이 -1의 값을 가지며 베이스 라인이 0의 값을 가질 것을 요구한다.
전형적 디스크 드라이브 시스템은 각각의 디스크의 각각의 측면이 자기 디스크의 측면상에 기록되는 데이터를 복원하기 위한 연합한 자기 저항성 헤드를 가지는 다수의 자기 디스크를 포함한다. 그러므로, 버스(30)에 의해 마이크로 프로세서(9)에 접속되는 RAM(10)의 내용물은 디스크 드라이브 시스템에 사용되는 상기 각각의 자기 저하성 헤드를 위해 참조된 베이스 라인 값으로부터 베이스라인 시프트를 보상하기 위한 제 1 수정 인자, 자기 저항성 헤드에 의해 생성된 신호의 양의 부분의 진폭을 수정하기 위한 제 2 수정 인자 및 자기 저항성 헤드에 의해 생성된 신호의 음의 부분의 진폭을 수정하기 위한 제 3 수정 인자를 포함할 것이다. 또한 RAM(10)은 보통 제로가 되지만 디스크 드라이브 시스템의 디자이너에 의해 지정된 임의의 값이 될 수 있는 베이스 라인 기준값을 포함한다. 상기 베이스 라인 기준값(B)이 제로가 아닌 경우에 상기 양 피크의 이상값은 B + A가 될 것이고 음 피크의 이상값은 B - A가 될 것이다. 여기에서 A는 양과 음 피크의 이상적 크기이다.
마이크로 프로세서(9)는 버스(31)에 의해 레지스터(11, 12, 13 및 14)에 접속된다. 상기 디스크 드라이브 시스템이 처음에 작동할 때, 마이크로 프로세서(9)는 RAM(10)으로부터 베이스 라인 기준값을 검색할 것이고 레지스터(13)내에 베이스 라인 기준값에 대한 값을 저장한다. 각각의 헤드 선택 동작 동안, 마이크로 프로세서(9)는 선택되는 자기 저항성 헤드에 대한 RAM(10)으로부터의 제 1, 제 2 및 제 3 수정 인자를 검출할 것이고 레지스터(14)내에 제 1 수정 인자를 저장하고, 레지스터(11)내에 제 2 수정 인자를 저장하며, 레지스터(12)내에 제 3 수정 인자를 저장할 것이다. 이때 상기 장치는 상기 장치가 라인(44)상의 아날로그 신호로부터 생성된 각각의 디지털 신호를 보상할 수 있도록 초기화된다.
아날로그 대 디지털 컨버터(8)에 의해 생성된 각각의 디지털 신호는 버스(42)를 통해 레지스터(15)내로 전송된다. 레지스터(15)는 만약 아날로그 대 디지털 컨버터(8)가 보상될 디지털 신호와 라인(43)상에서 추가로 처리하기 위해 제공될 관련된 보상 신호를 위해 충분한 시간동안 디지털 신호의 값을 유지한다면 제거될 수 있다. 가산기(20)는 레지스터(15)로부터 버스(41)에 제공된 디지털 신호와 레지스터(14)로부터 버스(39)에 제공된 제 1 수정 인자를 가산한다. 가산기(20)는 버스(40)상에 디지털 베이스 라인 수정 신호를 생성한다.
도 2b는 베이스 라인 시프트를 위해 도 2a의 아날로그 신호를 수정한 후 도 2a의 아날로그 신호를 도시한다. 본질적으로 베이스 라인 수정 신호는 도 2b의 아날로그 신호가 상기 아날로그 대 디지털 컨버터(8)에 제공되어진다면 상기 아날로그 대 디지털 컨버터(8)에 의해 형성될 값을 가질 것이다. 상기 베이스 라인 오프셋은 진폭 수정이 이루어지기 전에 수정되어야 한다.
비교기(16)는 라인(40)상의 베이스 라인 수정 신호와 버스(36)상의 레지스터(13)에 저장된 베이스 라인 기준값을 비교한다. 그 다음에 상기 베이스 라인 수정 신호가 베이스 라인 기준값보다 더 크다면, 비교기(16)는 버스(32)상의 제 2 수정 인자를 레지스터(11)로부터 버스(33)를 통해 곱셈기(19)로 전달하기 위하여 조건 게이트(18)쪽으로의 라인(38)상에 제 1 신호를 생성할 것이다. 상기 베이스 라인 수정 신호가 상기 베이스 라인 기준값보다 적다면 비교기(16)는 조건 게이트(17)쪽으로의 라인(37)상에 제 2 신호를 생성하여, 레지스터(12)로부터 버스(34)로의 상기 제 3 수정 인자는 버스(33)를 통해 곱셈기(19)에 전송된다. 상기 베이스 라인 수정 신호가 베이스 라인 기준값과 동일하다면, 비교기(16)는 보상된 디지털 신호로서 버스(40)상의 베이스 라인 수정 신호를 버스(43)와 비조건 게이트(22)에 전송하도록 조건 게이트(21)쪽으로 라인(35)상의 제 3 신호의 제 1 상태를 생성할 것이다. 상기 베이스 라인 수정 신호가 상기 베이스 라인 기준값과 동일하지 않다면, 비교기(16)는 보상된 디지털 신호로서 버스(44)상의 진폭 수정 신호를 곱셈기(19)로부터 버스(43) 및 비조건 게이트(21)에 전송하도록 조건 게이트(22)쪽으로의 라인(35)상의 제 3 신호의 제 2 상태를 생성할 것이다.
곱셈기(19)는 버스(44)상에 진폭 수정 신호를 생성하도록 버스(33)상에 나타나는 상기 선택된 제 2 또는 제 3 수정 인자에 의해 버스(40)상의 상기 베이스 라인 수정 디지털 신호를 곱셈한다.
도 2c는 비대칭에 대한 도 2b의 아날로그 신호를 수정후 도 2b의 아날로그 신호를 도시한다. 본질적으로 상기 진폭 수정 신호는 상기 도 2c의 아날로그 신호가 상기 아날로그 대 디지털 컨버터(8)에 공급된다면 아날로그 대 디지털 컨버터(8)에 의해 생성되어질 값을 가질 것이다.
많은 자기 저항성 헤드가 비대칭 신호의 양 또는 음 피크가 수정 진폭을 가지고 수정되서는 않되는 경우에 비대칭 신호를 생성한다는 것이 발견되어왔다. 이런 경우에 상기 수정 진폭을 가지는 비대칭 신호의 부분을 위한 수정 인자는 하나가 될 수 있고 도 1의 장치가 도시된 바와 같이 사용될 수 있다.
선택적으로, 모든 디스크 드라이브 시스템내의 자기 저항성 헤드가 수정 진폭의 양의 피크를 가진다면, 제 2 수정 인자는 RAM(10)에 저장되지 않을 것이다. 도 1은 레지스터(11)와 게이트(18)를 제거함으로써 변형될 것이다. 비교기(16)는 조건 게이트(18)에 대한 제 3 신호를 생성하지 않을 것이고, 상기 제 3 신호의 제 1 상태는 상기 베이스 라인 수정 신호가 베이스 라인 기준 신호와 동일하거나 더클 때 생성될 것이고 상기 제 3 신호의 제 2 상태는 상기 베이스 라인 수정 신호가 상기 베이스 라인 기준 신호와 동일하지 않거나 더 크지 않을 때 생성될 것이다.
상기 디스크 드라이브 시스템의 모든 자기 저항성 헤드가 상기 수정된 진폭의 음의 피크를 가진다면, 제 3 수정 인자는 RAM(10)에 저장될 필요가 없을 것이다. 도 1은 레지스터(17)와 게이트(17)를 제거함으로써 변형될 것이다. 비교기(16)는 조건 게이트(17)에 대한 제 2 신호를 생성하지 않을 것이고, 상기 제 3 신호의 제 1 상태는 상기 베이스 라인 수정된 신호가 베이스 라인 기준 신호와 동일하거나 더 작을 때 생성될 것이고 상기 제 3 신호의 제 2 상태는 상기 베이스 라인 수정된 신호가 상기 베이스 라인 기준 신호와 동일하지 않거나 더 클때 생성될 것이다.
최종적으로, 상기 베이스 라인 기준 값이 제로와 동일하다면, 게이트(21과 22)는 제거될 수 있고 보상된 디지털 신호는 항상 곱셈기(19)로부터 진폭 수정 신호일 것이다. 비교기(19)는 상기 베이스 라인 수정된 신호가 베이스 라인 기준 값과 동일할 때 조건 게이트(17 또는 18)가 될 것이다. 상기 베이스 라인 수정된 신호가 제로와 동일할 때, 곱셈기(19)는 제로의 수정값을 가지는 진폭 수정된 신호를 생성할 것이다.
디스크 드라이브 시스템의 각각의 자기 저항성 헤드를 위한 상기 제 1, 제 2, 및 제 3 수정 인자에 대한 값은 많은 방식으로 도출될 수 있다. 전형적으로 상기 수정 인자는 디스크 드라이브 시스템내의 전자 부품이 상기 아날로그 신호의 베이스 라인 시프트 또는 비대칭을 가지는 임의의 효과가 또한 보상될 수 있도록 디스크 드라이브 시스템내에 자기 저항성 헤드가 설치된 후 생성된다. 일반적으로 프로그램은 제 1, 제 2 및 제 3 수정 인자를 얻기 위하여 컴퓨터 제어하에 기입되고 실행된다. 데이터 패턴은 상기 자기 디스크상에 기록되고, 그결과 양의 피크, 음의 피크 및 제로의 베이스 라인 값의 생성 시간이 알려진다. 상기 프로그램은 레지스터(14)에 상기 베이스 라인 기준값을 저장하여 상기 베이스 라인이 제로값을 가져야할 때 데이터 베이스의 다수의 디지털 값을 수집한다. 다음에 제 1 수정 인자는 상기 아날로그 신호내의 베이스 라인 시프트를 보상하기 위한 다수의 통계적 에러 분석 기술 중 하나의 사용에 의해 상기 데이터 베이스로부터 도출된다. 다음에 상기 제 1 수정 인자는 레지스터(14)내에 저장된다. 양의 피크를 위한 다수의디지털값으로 구성되는 데이터 베이스가 수집된 다음에 제 2 수정 인자는 다수의 통계적 에러 분석 기술중 임의의 하나의 사용에 의해 특정값에 대해 양 피크의 진폭을 보상하기 위해 데이터 베이스로부터 도출된다. 음의 피크를 위한 다수의 디지털 값으로 구성되는 데이터 베이스가 수집된 다음에 제 3 수정 인자는 다수의 통계적 에러 분석 기술중 임의의 하나의 사용에 의해 특정값에 대해 음의 피크의 진폭을 보상하기 위해 데이터 베이스로부터 도출된다.
이런 절차는 디스크 드라이브 시스템에 사용되는 각각의 자기 저항성 헤드를 위해 수행되고, 상기 제 1, 제 2 및 제 3 수정 인자는 각각의 자기 저항성 헤드를 위해 지정된 어드레스에서 RAM(10)에 저장된다. 물론, 도 1의 장치가 제 2 또는 제 3 수정 인자를 사용하지 않도록 변형되었다면, 수정 인자는 각각의 자기 저항성 헤드를 위해 생성되거나 RAM(10)에 저장될 필요가 없을 것이다.
이상에서는 본 발명의 양호한 일 실시예에 따라 본 발명이 설명되었지만, 첨부된 청구 범위에 의해 한정되는 바와 같은 본 발명의 사상을 일탈하지 않는 범위 내에서 다양한 변형이 가능함은 본 발명이 속하는 기술 분야의 당업자에게는 명백하다.
Claims (10)
- 자기 메모리 시스템의 자기 저항성 헤드에 의해 생성되고, 베이스 라인 시프트를 가지며, 서로 다른 진폭을 가지는 아날로그 신호내에 양의 피크와 음의 피크 형태의 비대칭을 가지는 상기 아날로그 신호로부터 얻어지는 디지털 보상 신호를 생성하기 위한 장치에 있어서,상기 아날로그 신호를 일련의 디지털 샘플을 포함하는 디지털 신호로 변환하기 위한 컨버터 수단; 및상기 각각의 디지털 샘플을 보상된 샘플로 처리하기 위한 처리 수단을 포함하며, 상기 얻어지는 일련의 보상된 샘플은 상기 보상된 신호를 형성하고, 상기 보상된 신호는 베이스 라인 시프트와 비대칭에 대해 보상된 상기 아날로그 신호의 디지털화된 표현이고 상기 보상된 신호는 정의된 절대 디지털값의 디지털화된 양과 디지털화된 음의 피크를 가지며, 상기 처리 수단은,상기 디지털 샘플로부터 디지털 베이스 라인 수정 샘플을 생성하기 위해 상기 컨버터 수단으로부터의 디지털 샘플에 응답하는 베이스 라인 수정 수단, 및정의된 절대값 진폭의 양 및 음의 피크를 가지며 베이스라인 시프트가 없는 디지털 보상 신호를 생성하기 위해 상기 베이스라인 수정 수단으로부터 베이스라인 수정 샘플에 응답하는 비대칭 수정 수단을 포함하는 것을 특징으로 하는 디지털 보상 신호 생성 장치.
- 제 1항에 있어서, 상기 베이스 라인 수정 수단은,상기 아날로그 신호를 생성하는 자기 저항성 헤드와 관련하여 상기 베이스 라인 시프트를 수정하는 디지털 베이스라인 수정 값을 저장하기 위한 레지스터; 및상기 컨버터 수단에 현재 저장된 상기 샘플에 상기 베이스라인 수정 값을 가산함으로써 상기 베이스 라인 수정 샘플을 생성하기 위한 가산기를 포함하는 것을 특징으로 하는 디지털 보상 신호 생성 장치.
- 제 2항에 있어서, 상기 비대칭 수정 수단은,상기 아날로그 신호를 생성하는 자기 저항성 헤드와 연관된 디지털 양의 수정 값을 저장하기 위한 레지스터를 포함하는데, 상기 양의 수정 값은 상기 정의된 절대 값과 동일한 절대 피크값을 가지도록 상기 아날로그 신호의 양의 피크로부터 얻어진 상기 보상 신호의 디지털화된 양의 피크를 발생시킬 것이고;상기 아날로그 신호를 생성하는 자기 저항성 헤드와 연관된 디지털 음의 수정 값을 저장하기 위한 레지스터를 포함하는데, 상기 음의 수정값은 상기 정의된 절대값과 동일한 절대 피크 값을 가지도록 상기 아날로그 신호의 상기 음의 피크로부터 얻어진 상기 보상 신호의 디지털화된 음의 피크를 발생시킬 것이고;디지털 기준 베이스 라인값을 저장하기 위한 레지스터;상기 베이스 라인 수정 샘플이 상기 기준 베이스 라인값보다 더 클때 상기 양의 수정 값을 선택하고 상기 베이스 라인 수정 샘플이 상기 기준 베이스 라인값보다 더 작을때 상기 음의 수정 값을 선택하기 위한 선택 수단; 및상기 선택 수단에 의해 선택될 때의 상기 양의 수정 값 및 상기 선택 수단에 의해 선택될 때의 상기 음의 수정 값을 상기 베이스라인 수정 샘플과 곱셈함으로써 진폭 조절 샘플을 생성하기 위한 곱셈기를 포함하는 것을 특징으로 하는 디지털 보상 신호 생성 장치.
- 제 3항에 있어서, 상기 선택 수단은,상기 베이스 라인 수정 샘플이 상기 기준 베이스 라인값 보다 더 클 때 제 1 신호를 생성하고, 상기 베이스 라인 수정 샘플이 상기 기준 베이스 라인값 보다 더 작을 때 제 2 신호를 생성하고, 상기 베이스 라인 수정 샘플이 상기 기준 베이스 라인 값과 동일할 때 제 3 신호의 제 1 상태를 생성하며, 상기 베이스 라인 수정 샘플이 상기 기준 베이스 라인값과 동일하지 않을 때 상기 제 3 신호의 제 2 상태를 생성하기 위한 비교기 수단;상기 제 1 신호에 응답하여 상기 양의 수정 값을 상기 곱셈기에 제공하고 상기 제 2 신호에 응답하여 상기 음의 수정 값을 상기 곱셈기에 제공하기 위한 제 1 수단; 및상기 비교기가 상기 제 3 신호의 상기 제 1 상태를 생성할 때 상기 보상된 샘플로서 상기 베이스 라인 수정 샘플을 제공하고 상기 비교기가 상기 제 3 신호의 상기 제 2 상태를 생성할 때 상기 디지털 보상 샘플로서 상기 진폭 수정 샘플을 제공하기 위한 제 2 수단을 포함하는 것을 특징으로 하는 디지털 보상 신호 생성 장치.
- 제 2항에 있어서, 상기 비대칭 수정 수단은,상기 아날로그 신호를 생성하는 자기 저항성 헤드와 관련된 디지털 음의 수정 값을 저장하기 위한 레지스터를 포함하는데, 상기 디지털 음의 수정 값은 상기 정의된 절대 값과 동일한 절대 피크 값을 가지도록 상기 아날로그 신호의 음의 피크로부터 얻어진 상기 보상 신호의 상기 디지털화된 음의 피크를 발생시킬 것이고;디지털 기준 베이스 라인값을 저장하기 위한 레지스터;상기 베이스 라인 수정 샘플이 상기 기준 베이스 라인값보다 작을 때 상기 음의 수정 값을 선택하기 위한 선택 수단; 및상기 선택 수단에 의해 선택될 때 상기 음의 수정 값을 상기 베이스라인 수정 샘플과 곱셈함으로써 진폭 조절된 샘플을 생성하기 위한 곱셈기를 포함하는 것을 특징으로 하는 디지털 보상 신호 생성 장치.
- 제 5항에 있어서, 상기 선택 수단은,상기 베이스 라인 수정 샘플이 상기 베이스 라인 기준값보다 작을 때 제 1 신호를 생성하고, 상기 베이스 라인 수정 샘플이 상기 베이스 라인 기준값과 동일하거나 더 클 때 제 2 신호의 제 1 상태를 생성하며, 상기 베이스 라인 수정 샘플이 상기 기준 베이스 라인값과 동일하지 않거나 더 작을 때 상기 제 3 신호의 제 2 상태를 생성하기 위한 비교기 수단;상기 제 1 신호에 응답하여 상기 음의 수정 값을 상기 곱셈기에 제공하기 위한 제 1 수단; 및상기 비교기가 상기 제 2 신호의 상기 제 1 상태를 생성할 때 상기 보상된 샘플로서 상기 베이스 라인 수정 샘플을 제공하고 상기 비교기가 상기 제 2 신호의 상기 제 2 상태를 생성할 때 상기 보상된 샘플로서 상기 진폭 수정 샘플을 제공하기 위한 제 2 수단을 포함하는 것을 특징으로 하는 디지털 보상 신호 생성 장치.
- 제 2항에 있어서, 상기 비대칭 수정 수단은,상기 아날로그 신호를 생성하는 상기 자기 저항성 헤드와 관련된 디지털 양의 수정 값을 저장하기 위한 레지스터를 포함하는데, 상기 양의 수정 값은 상기 정의된 절대 값과 동일한 절대 피크값을 가지도록 상기 아날로그 신호의 양의 피크로부터 얻어진 상기 보상된 신호의 디지털화된 양의 피크를 발생시킬 것이고;디지털 기준 베이스 라인값을 저장하기 위한 레지스터;상기 베이스 라인 수정 샘플이 상기 기준 베이스 라인값보다 더 클 때 상기 양의 수정 값을 선택하기 위한 선택 수단; 및상기 선택 수단에 의해 선택될 때 상기 양의 수정 값과 상기 베이스라인 수정 샘플을 곱셈함으로써 진폭 조절된 샘플을 생성하기 위한 곱셈기를 포함하는 것을 특징으로 하는 디지털 보상 신호 생성 장치.
- 제 7항에 있어서, 상기 선택 수단은,상기 베이스 라인 수정 샘플이 상기 베이스 라인 기준값보다 작을 때 제 1신호를 생성하고, 상기 베이스 라인 수정 샘플이 상기 베이스 라인 기준값과 동일하거나 작을 때 제 2 신호의 제 1 상태를 생성하며, 상기 베이스 라인 수정 샘플이 상기 베이스 라인 기준값보다 클때 상기 제 3 신호의 제 2 상태를 생성하기 위한 비교기 수단;상기 제 1 신호에 응답하여 상기 양의 수정 값을 상기 곱셈기에 제공하기 위한 제 1 수단; 및상기 비교기가 상기 제 2 신호의 상기 제 1 상태를 생성할 때 상기 보상된 샘플로서 상기 베이스 라인 수정 샘플을 제공하고 상기 비교기가 상기 제 2 신호의 상기 제 2 상태를 생성할 때 상기 보상된 샘플로서 상기 진폭 수정 샘플을 제공하기 위한 제 2 수단을 포함하는 것을 특징으로 하는 디지털 보상 신호 생성 장치.
- 제 2항에 있어서, 상기 비대칭 수정 수단은,상기 아날로그 신호를 생성하는 자기 저항성 헤드와 관련된 디지털 양의 수정 값을 저장하기 위한 레지스터를 포함하는데, 상기 디지털 양의 수정 값은 상기 정의된 절대 값과 동일한 절대 피크 값을 가지도록 상기 아날로그 신호의 상기 양의 피크로부터 얻어진 상기 보상 신호의 디지털화된 양의 피크를 발생시킬 것이고;상기 아날로그 신호를 생성하는 자기 저항성 헤드와 관련된 디지털 음의 수정 값을 저장하기 위한 레지스터를 포함하는데, 상기 디지털 음의 수정 값은 상기 정의된 값과 동일한 절대 피크 값을 가지도록 상기 아날로그 신호의 음의 피크로부터 얻어진 상기 보상 신호의 디지털화된 음의 피크를 발생시킬 것이고;제로와 동일한 디지털 기준 베이스 라인값을 저장하기 위한 레지스터;상기 베이스 라인 수정 샘플이 상기 기준 베이스 라인값보다 더 클때 상기 양의 수정 값을 선택하고 상기 베이스 라인 수정 샘플이 상기 기준 베이스 라인값보다 작을때 상기 음의 수정 값을 선택하며, 상기 베이스 라인 수정 샘플이 상기 기준 베이스 라인값과 동일할 때 상기 제 2 또는 상기 양의 수정 값 또는 음의 수정 값을 선택하기 위한 선택 수단; 및상기 선택 수단에 의해 선택될때의 상기 양의 수정 값 및 상기 선택 수단에 의해 선택될때의 상기 음의 수정 값을 상기 베이스라인 수정 샘플과 곱셈함으로써 보상된 샘플을 생성하기 위한 곱셈기를 포함하는 것을 특징으로 하는 디지털 보상 신호 생성 장치.
- 제 9항에 있어서, 상기 선택 수단은,상기 베이스 라인 수정 샘플이 상기 기준 베이스 라인값보다 더 클 때 제 1 신호를 생성하고, 상기 베이스 라인 수정 샘플이 상기 기준 베이스 라인값보다 작을 때 제 2 신호를 생성하고, 상기 베이스 라인 수정 샘플이 상기 기준 베이스 라인값과 동일할 때 상기 제 1 신호 또는 제 2 신호를 생성하기 위한 비교기 수단; 및상기 제 1 신호에 응답하여 상기 양의 수정 값을 상기 곱셈기에 제공하고 상기 제 2 신호에 응답하여 상기 음의 수정 값을 상기 곱셈기에 제공하기 위한 제 1 수단을 포함하는 것을 특징으로 하는 디지털 보상 신호 생성 장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08-353681 | 1994-12-09 | ||
| US08/353,681 | 1994-12-09 | ||
| US08/353,681 US6151177A (en) | 1994-12-09 | 1994-12-09 | Apparatus for compensating for non-linear characteristics of magnetoresistive heads |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980700638A KR980700638A (ko) | 1998-03-30 |
| KR100366672B1 true KR100366672B1 (ko) | 2003-03-15 |
Family
ID=23390100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970703831A Expired - Fee Related KR100366672B1 (ko) | 1994-12-09 | 1995-12-08 | 자기저항성헤드의비선형특성을보상하기위한장치 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6151177A (ko) |
| EP (1) | EP0796491B1 (ko) |
| JP (1) | JPH10510387A (ko) |
| KR (1) | KR100366672B1 (ko) |
| DE (1) | DE69513305T2 (ko) |
| WO (1) | WO1996018189A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100445577B1 (ko) * | 2000-11-01 | 2004-08-25 | 히다치 글로벌 스토리지 테크놀로지스 네덜란드 비.브이. | 자기-저항 비대칭 보정 회로 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5943177A (en) * | 1995-05-26 | 1999-08-24 | Maxtor Corporation | MR head read signal preconditioning circuitry for reducing pulse -to-pulse baseline distortion |
| JPH10143805A (ja) * | 1996-11-14 | 1998-05-29 | Hitachi Ltd | 補正回路、等化器及びこれを用いた磁気記録再生装置 |
| JPH10312506A (ja) * | 1997-05-13 | 1998-11-24 | Fujitsu Ltd | ヘッドの出力波形補正方法及び磁気ディスク装置 |
| KR100334437B1 (ko) * | 1998-11-18 | 2002-09-26 | 삼성전자 주식회사 | 광디스크시스템의재생신호애시메트리보정장치 |
| US6587292B1 (en) | 1999-04-16 | 2003-07-01 | Infineon Technologies North America Corp. | Magneto-resistive asymmetry compensation loop |
| GB2363667B (en) * | 1999-04-21 | 2003-06-18 | Seagate Technology Llc | Method and apparatus for correcting digital asymmetric read signals |
| US6654191B2 (en) | 2001-07-12 | 2003-11-25 | International Business Machines Corporation | Restoration of hard disk drive readback signal in the presence of thermal modulation |
| EP1408503B1 (en) * | 2002-10-08 | 2013-06-26 | Thomson Licensing | Method for compensating an offset in an asymmetric reproduction signal |
| EP1408498A1 (en) | 2002-10-08 | 2004-04-14 | Deutsche Thomson-Brandt GmbH | Method for compensating an offset in an asymmetric reproduction signal |
| DE10342260B4 (de) | 2003-09-11 | 2014-11-20 | Meas Deutschland Gmbh | Magnetoresistiver Sensor in Form einer Halb- oder Vollbrückenschaltung |
| US7872824B1 (en) | 2007-06-11 | 2011-01-18 | Western Digital (Fremont), Llc | Setting an operating bias current for a magnetoresistive head by computing a target operating voltage |
| US7804657B1 (en) | 2007-06-11 | 2010-09-28 | Western Digital Technologies, Inc. | Setting an operating bias current for a magnetoresistive head using ratio of target voltage and measured voltage |
| US7760458B1 (en) | 2008-08-12 | 2010-07-20 | Western Digital Technologies, Inc. | Disk drive adjusting head bias during servo synchronization to compensate for over/under sensitivity |
| US9099158B1 (en) | 2013-10-08 | 2015-08-04 | Seagate Technology Llc | Multi-track signal dipulse extraction |
| US8947801B1 (en) | 2013-10-08 | 2015-02-03 | Seagate Technology Llc | Multi-track asymmetric read-back signal correction |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4477849A (en) * | 1982-04-12 | 1984-10-16 | Pioneer Magnetics, Inc. | Magnetic disc drive head alignment system |
| US4641324A (en) * | 1984-09-14 | 1987-02-03 | Eastman Kodak Company | Signal correction apparatus |
| JPH0770015B2 (ja) * | 1985-09-13 | 1995-07-31 | 株式会社日立製作所 | 磁気再生装置 |
| US5101395A (en) * | 1990-06-11 | 1992-03-31 | International Business Machines Corporation | Data detection employing high-speed baseline tracking compensation |
| US5220546A (en) * | 1990-09-28 | 1993-06-15 | International Business Machines Corporation | Operating optical disk drives including calibrating a tracking error signal |
| US5418660A (en) * | 1991-12-09 | 1995-05-23 | Hitachi, Ltd. | Information processing apparatus for processing reproduction signal having nonlinear characteristics |
| US5283521A (en) * | 1992-05-26 | 1994-02-01 | International Business Machines Corporation | Method and system for adaptive digital linearization of an output signal from a magnetoresistive head |
| US5311178A (en) * | 1992-08-14 | 1994-05-10 | Silicon Systems, Inc. | Method for processing sample values in an RLL channel |
| US5455730A (en) * | 1993-02-18 | 1995-10-03 | International Business Machines Corporation | Contact magnetic recording disk file with a magnetoresistive read sensor |
| US5412518A (en) * | 1993-12-16 | 1995-05-02 | International Business Machines Corporation | Individual MR transducer head/disk/channel adaptive bias current system |
| US5469305A (en) * | 1993-12-17 | 1995-11-21 | Seagate Technology, Inc. | AC timing asymmetry reduction circuit including summing DC offset voltage with timing signal |
| US5420726A (en) * | 1994-02-17 | 1995-05-30 | Maxtor Corporation | Channel qualifier for a hard disk drive which differentiates a raw data signal before peak detection and qualification of the signal |
| US5436773A (en) * | 1994-06-10 | 1995-07-25 | International Business Machines Corporation | Enhanced linearity range for magneto resistive transducer servo by changing the direction of the bias current |
-
1994
- 1994-12-09 US US08/353,681 patent/US6151177A/en not_active Expired - Fee Related
-
1995
- 1995-12-08 EP EP95943092A patent/EP0796491B1/en not_active Expired - Lifetime
- 1995-12-08 WO PCT/US1995/016212 patent/WO1996018189A1/en active IP Right Grant
- 1995-12-08 DE DE69513305T patent/DE69513305T2/de not_active Expired - Fee Related
- 1995-12-08 KR KR1019970703831A patent/KR100366672B1/ko not_active Expired - Fee Related
- 1995-12-08 JP JP8517825A patent/JPH10510387A/ja not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100445577B1 (ko) * | 2000-11-01 | 2004-08-25 | 히다치 글로벌 스토리지 테크놀로지스 네덜란드 비.브이. | 자기-저항 비대칭 보정 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69513305T2 (de) | 2000-02-17 |
| EP0796491B1 (en) | 1999-11-10 |
| WO1996018189A1 (en) | 1996-06-13 |
| EP0796491A1 (en) | 1997-09-24 |
| KR980700638A (ko) | 1998-03-30 |
| US6151177A (en) | 2000-11-21 |
| DE69513305D1 (de) | 1999-12-16 |
| JPH10510387A (ja) | 1998-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100366672B1 (ko) | 자기저항성헤드의비선형특성을보상하기위한장치 | |
| US5297184A (en) | Gain control circuit for synchronous waveform sampling | |
| US5986831A (en) | Waveshaping circuit for shaping an analog waveform having unequal positive and negative peak levels so that the positive and negative peak levels are equal | |
| US5970091A (en) | Equalizer having a processing unit for selecting a coefficient out of a coefficient table | |
| US6212144B1 (en) | Method and apparatus for reading data | |
| JP4100814B2 (ja) | 非線形信号受信機 | |
| US5508855A (en) | Tracking threshold circuit for peak detection | |
| US6314074B1 (en) | Recording information reproducing apparatus having circuits for reducing residual phase error | |
| KR100229242B1 (ko) | 데이터재생장치 | |
| EP0671737B1 (en) | Method and apparatus of reproducing digital data | |
| US7120102B2 (en) | Jitter detection apparatus and jitter detection method | |
| RU2213417C2 (ru) | Устройство обнаружения данных (варианты) и способ обнаружения данных | |
| US5982310A (en) | Digital signal processing apparatus | |
| JP3256399B2 (ja) | ディジタルオーディオ信号の直線性誤差検出装置及び検出方法ならびに直線性誤差低減装置及び低減方法 | |
| CN1109229A (zh) | 数字数据存储通道的异步数字阀值检测器 | |
| JP2824473B2 (ja) | データ検出装置 | |
| US6107945A (en) | Correlated sampled area detector | |
| KR100200097B1 (ko) | 데이타 보상을 위한 디지탈 데이타 기록 재생장치 | |
| KR0185924B1 (ko) | 디지탈데이타 검출장치 | |
| JPH03245368A (ja) | 媒体欠陥検出装置 | |
| JPH0359807A (ja) | データ記録再生装置 | |
| JPH0644200B2 (ja) | 音声記録再生装置 | |
| JPH09102172A (ja) | 磁気再生装置 | |
| JPH04153901A (ja) | 垂直磁気記録用波形等化回路 | |
| JPH0359806A (ja) | データ記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0105 | International application |
Patent event date: 19970609 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| PG1501 | Laying open of application | ||
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20000831 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20001208 Comment text: Request for Examination of Application |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20020926 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20021217 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20021218 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20050419 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050419 Start annual number: 4 End annual number: 4 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20071210 |