[go: up one dir, main page]

KR100362763B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100362763B1
KR100362763B1 KR1019990023101A KR19990023101A KR100362763B1 KR 100362763 B1 KR100362763 B1 KR 100362763B1 KR 1019990023101 A KR1019990023101 A KR 1019990023101A KR 19990023101 A KR19990023101 A KR 19990023101A KR 100362763 B1 KR100362763 B1 KR 100362763B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
semiconductor element
semiconductor
interposer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019990023101A
Other languages
English (en)
Other versions
KR20000006304A (ko
Inventor
가또요시쓰구
사또미쓰다까
이노우에히로시
오리모세이이찌
오까다아끼라
구보따요시히로
아베미쓰오
하마노도시오
아이바요시다까
후지사와데쓰야
세끼마사아끼
시바노리아끼
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20000006304A publication Critical patent/KR20000006304A/ko
Application granted granted Critical
Publication of KR100362763B1 publication Critical patent/KR100362763B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 표면실장형의 반도체장치에 관한 것이며, 저비용화 및 저배화(低背化)를 도모함과 동시에 확실한 처킹(chucking)을 행하는 것을 과제로 한다.
반도체소자(32)와, 외부 접속단자로서 기능하는 볼(34)과, 반도체소자(32)와 볼(34)을 전기적으로 접속하는 기판(33A)과, 적어도 반도체소자(32)의 일부를 밀봉하도록 설치된 몰드수지(35A)와, 기판(33A)과 반도체소자(32)와의 접속부를 밀봉하는 접속부 밀봉수지(41A)를 구비하고, 볼(34)을 통해서 실장기판(46)에 실장되는 반도체장치에 있어서, 몰드수지(35A)의 열팽창률을 실장기판(46)의 열팽창률과 정합시킴과 동시에, 몰드수지(35A)에 반도체소자(32)의 측면을 지지하는 측면지지부 (42)를 형성하여, 반도체소자(32)의 열변형을 규제하는 구성으로 한다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND FABRICATING METHOD THEREOF}
본 발명은 반도체장치 및 그 제조방법에 관한 것이며, 특히 표면 실장형의 반도체장치 및 그 제조방법에 관한 것이다.
일반적으로 표면 실장형의 반도체장치로서는 BGA(볼 Grid Array)형의 반도체장치가 알려져 있다.
이 BGA형의 반도체장치는 외부 접속단자로서 볼 형상의 돌기전극(범프)을 사용하고 있으며, 이 돌기전극을 실장기판에 접합시킴으로써 반도체장치는 실장기판에 실장된다.
근년에는 반도체장치가 탑재되는 전자기기에는 높은 신뢰성이 요구되고 있으며, 이에 따라 반도체장치를 실장기판에 실장할 때에도 높은 실장 신뢰성이 요구된다 .
도 1은 종래의 표면 실장형의 반도체장치의 일례로서 BGA형의 반도체장치(1)를 나타내고 있다. 이 반도체장치(1)는 대략 반도체소자(2), 배선기판(3)(이하, 간단히 기판이라 한다), 돌기전극(4)(이하, 볼이라 한다) 및 몰드수지(5) 등으로 구성되어 있다.
기판(3)은 폴리이미드 등의 절연성 수지 테이프(6)(이하, PI 테이프라 한다) 및 배선층(7)으로 구성되어 있다. 이 기판(3)의 상면에는 반도체소자(2)가 접착제(10)(다이 부착재)에 의해 탑재되어 있다.
기판(3)을 구성하는 PI 테이프(6)의 볼 설치위치에는 볼 장착구멍(8)이 형성되어 있다. 또 배선층(7)은 예컨대 동박을 소정 패턴으로 형성한 것이고, 이 배선 층(7)과 반도체소자(2) 사이에는 금속선(9)이 와이어 본딩됨과 동시에, 상기의 볼 장착구멍(8)을 통해서 볼(4)이 접속된다. 이에 따라, 반도체소자(2)는 금속선(9), 배선층(7)을 통해서 볼(4)과 전기적으로 접속된 구성이 된다.
볼(4)은 외부 접속단자로서 기능하는 범프이며, 예컨대 땜납으로 형성되어 있다. 상기와 같이 이 볼(4)은 PI 테이프(6)에 뚫은 장착구멍(8)을 통해서배선층(7)과 접합한 구성으로 되어 있다.
또, 볼(4)은 기판(3)의 실장면(도면의 하면)에 면 배치(area array) 형상으로 배치되어 구성되어 있으며, 이에 따라 반도체소자(20)의 고밀도화 및 반도체장치(1)의 소형화에 대응할 수 있다.
몰드수지(5)는 기판(3)의 반도체소자(2)가 탑재된 면(도면의 하면)에 형성되어 있으며, 반도체소자(2), 배선층(7) 및 금속선(9)을 보호하는 기능을 발휘하는 것이다.
상기 구성으로 된 반도체장치(1)는, 실장기판(11)에 표면실장된다. 구체적으로는, 실장기판(11)에 형성되어 있는 전극(12)과 볼(4)을 위치 결정하고 나서, 반도체장치(1)를 실장기판(11) 상에 재치하고, 리플로함으로써 볼(4)을 전극(12)에 접합한다. 이에 따라 반도체장치(1)는 실장기판(11)에 실장된 구성이 된다.
그런데 반도체장치(1)내의 반도체소자(2)가 동작하면 교번적으로 열이 발생한다. 즉 작동함에 따라 반도체소자(2)의 온도는 높아지고, 또 작동이 정지되면 반도체소자(2)의 온도는 낮아진다. 이 열에 의해, 반도체장치(1)에는 열팽창이 발생한다.
그런데 반도체장치(1)와 실장기판(11)의 열팽창률은 다르기 때문에, 반도체장치(1)와 실장기판(11) 사이에 열팽창차가 발생하고, 이에 따라 반도체장치(1)와 실장기판(11)과의 접합위치(즉 볼(4)에 의한 접합위치)에 응력이 발생하여 버린다. 이와 같이 반도체장치(1)와 실장기판(11)과의 접합위치에 응력이 발생하면, 볼(4)이 전극(12)으로부터 벗겨지어 접합불량이 발생할 우려가 있다.
따라서 이 문제점을 해결하기 위해서, 도 2에 나타낸 반도체장치(20)가 제안되어 있다. 그리고 도 2에 나타낸 반도체장치(20)에서, 도 1에 나타낸 반도체장치 (1)의 구성과 대응하는 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
반도체장치(20)는 반도체소자(2)와 기판(3) 사이에 완충부재(21)를 개장한 구성으로 한 것을 특징으로 하는 것이다. 이 완충부재(21)는 엘라스토머재(저탄성률 재료)로 되며, 탄성 변형 가능한 구성으로 되어 있다. 또 기판(3)은 완충부재( 21)의 하면(실장기판(11)과 대향하는 면)에 설치되어 있다.
반도체소자(2)는 페이스 다운(face down)구조로 되어 있으며, 완충부재(21)가 개장됨으로써 계단 형상으로 된 반도체소자(2)와 기판(3) 사이는 금속선(9)에 의해 전기적으로 접속된 구성으로 되어 있다. 또 반도체소자(2)를 밀봉하는 수지는 포팅으로 형성된 포팅수지(22)로 되어 있다.
이것은 탄성 변형하는 연한 완충부재(21)를 조립한 구성에서는 트랜스퍼 몰드를 행할수 없고, 따라서 포팅수지(22)에 의해 반도체소자(2) 및 금속선(9) 등을 밀봉하는 구성으로 하고 있다.
상기 구성으로 된 반도체장치(20)는 반도체소자(2)와 기판(3) 사이에 탄성 변형 가능한 완충부재(21)가 개장되어 있기 때문에, 반도체장치(20)와 실장기판( 11)사이에 열팽창차가 발생하여도, 이 열팽창차는 완충부재(21)가 탄성변형함으로써 흡수된다. 이에 따라 반도체소자(2)와 기판(3) 사이에 응력이 발생하는 것을 방지할 수 있어, 볼(4)과 전극(12)과의 접합신뢰성(실장 신뢰성)을 향상시킬 수 있다.
그런데 상기 구성으로 된 반도체장치(20)는 반도체소자(2)와 기판(3) 사이에 완충부재(21)를 개장할 필요가 있기 때문에, 부품 개수가 증대함과 동시에 제조공정이 복잡하게 되어, 반도체장치의 코스트가 상승하여 버리는 문제점이 있다.
또 반도체소자(2)와 기판(3) 사이에 완충부재(21)를 개장함으로써, 필연적으로 완충부재(21)의 높이분만큼 반도체장치의 높이가 커져서 반도체장치의 저배화에 적응할 수 없는 문제점이 있다.
또한 연한 완충부재(21)를 조립한 구성에서는 포팅수지(22)에 의한 밀봉밖에 할 수 없기 때문에, 포팅수지(22)의 반도체소자(2) 상면과의 계면에는 필연적으로 필릿형상의 오목부(23)가 형성되어 버린다. 이 오목부(23)가 형성됨으로써, 반도체장치(20)의 반도체소자(2)와 포팅수지(22)로 형성되는 상면은 평탄면이 되지 않으며, 따라서 처킹을 양호한 상태로 행할 수 없는 문제점이 있다.
이 문제점에 대해서 다시 상술하면, 볼(4)이 기판(3)의 실장면(하면)에 면 배치 형상으로 형성된 반도체장치(20)에서는, 진공척을 사용하여 이것을 반송하려고 한 경우, 반도체장치(20)의 상면을 처크할 필요가 있다. 특히 도 2에 나타낸 바와 같은 소형의 칩 사이즈 패키지(CSP)에서는, 반도체장치(20)의 상면 전면(즉 반도체소자(2)와 포팅수지(22)로 형성되는 상면 전면)를 진공척할 필요가 있다.
그런데 상기와 같이 포팅수지(22)에서는 그 상단부에는 필릿 형상의 오목부 (23)가 형성되어 있기 때문에, 반도체장치(20)의 상면이 평탄면으로는 되지 않는다 . 또 진공척에서는 그 전면이 반도체장치(20)의 상면과 맞닿게 할 필요가 있고, 오목부(23 )가 형성되어 있으면 이 오목부로부터 침입하는 공기에 의해 진공도가 저하하여 확실한 척을 할 수 없게 된다. 따라서 도 2에 나타낸 반도체장치(20)의 구성에서는 확실한 처킹을 행할 수 없었다.
본 발명은 상기의 점에 비추어 이루어진 것으로서, 저 코스트화 및 저배화를 도모할 수 있음과 동시에 확실한 처킹을 행할 수 있는 반도체장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
도 1은 종래의 반도체장치의 일례를 나타내는 도면(그 1).
도 2는 종래의 반도체장치의 일례를 나타내는 도면(그 2).
도 3은 본 발명의 제 1 실시예 및 제 2 실시예인 반도체장치를 설명하기 위한 단면도.
도 4는 본 발명의 제 3 실시예인 반도체장치의 단면도.
도 5는 본 발명의 제 4 실시예인 반도체장치의 단면도.
도 6은 본 발명의 제 5 실시예인 반도체장치의 단면도.
도 7은 본 발명의 제 6 실시예인 반도체장치의 단면도.
도 8은 본 발명의 제 7 실시예인 반도체장치의 단면도.
도 9는 본 발명의 제 8 실시예인 반도체장치의 단면도.
도 10은 본 발명의 제 9 실시예인 반도체장치의 단면도.
도 11은 본 발명의 제 10 실시예인 반도체장치의 단면도.
도 12는 본 발명의 제 11 실시예인 반도체장치의 단면도.
도 13은 본 발명의 제 12 실시예인 반도체장치의 단면도.
도 14는 본 발명의 제 13 실시예인 반도체장치의 단면도.
도 15는 본 발명의 제 14 실시예인 반도체장치의 단면도.
도 16은 본 발명의 제 15 실시예인 반도체장치의 단면도.
도 17은 본 발명의 제 16 실시예인 반도체장치의 단면도.
도 18은 본 발명의 제 17 실시예인 반도체장치의 단면도.
도 19는 본 발명의 제 18 실시예인 반도체장치의 단면도.
도 20은 본 발명의 제 19 실시예인 반도체장치의 단면도.
도 21은 본 발명의 제 20 실시예인 반도체장치의 단면도.
도 22는 본 발명의 제 21 실시예인 반도체장치의 단면도.
도 23은 본 발명의 제 22 실시예인 반도체장치의 단면도.
도 24는 본 발명의 제 23 실시예인 반도체장치의 단면도.
도 25는 본 발명의 제 24 실시예인 반도체장치의 단면도.
도 26은 본 발명의 제 25 실시예인 반도체장치의 단면도.
도 27은 본 발명의 제 24 실시예 및 제 25 실시예인 반도체장치의 평가결과를 나타내는 도면.
도 28은 본 발명의 제 26 실시예인 반도체장치의 단면도.
도 29는 본 발명의 제 27 실시예인 반도체장치의 단면도.
도 30은 본 발명의 제 28 실시예인 반도체장치의 단면도.
도 31은 본 발명의 제 29 실시예인 반도체장치의 단면도.
도 32는 본 발명의 제 1 실시예인 반도체장치의 제조방법을 설명하기 위한 도면으로서, 접착부재 설치공정을 설명하기 위한 도면.
도 33은 본 발명의 제 1 실시예인 반도체장치의 제조방법을 설명하기 위한 도면으로서, 제 1 분리공정을 설명하기 위한 도면.
도 34는 본 발명의 제 1 실시예인 반도체장치의 제조방법을 설명하기 위한 도면으로서, 소자탑재 공정을 설명하기 위한 도면.
도 35는 본 발명의 제 1 실시예인 반도체장치의 제조방법을 설명하기 위한 도면으로서, 몰드공정을 설명하기 위한 도면.
도 36은 본 발명의 제 1 실시예인 반도체장치의 제조방법을 설명하기 위한 도면으로서, 제 2 분리공정를 설명하기 위한 도면.
도 37은 본 발명의 제 1 실시예인 반도체장치의 제조방법을 설명하기 위한 도면으로서, 볼 설치공정을 설명하기 위한 도면.
도 38은 접착부재 설치공정을 구체적으로 설명하기 위한 도면.
도 39는 접착부재를 3층 구조로 한 실시예를 설명하기 위한 도면.
도 40은 접착부재를 몰드수지와 상용하는 재질로 한 실시예를 설명하기 위한 도면.
도 41은 접착부재를 기판에 설치한 실시예를 설명하기 위한 도면.
도 42는 기판에 슬릿을 형성한 실시예를 설명하기 위한 도면(그 1).
도 43은 기판에 슬릿을 형성한 실시예를 설명하기 위한 도면(그 2).
도 44는 기판에 슬릿을 형성한 실시예를 설명하기 위한 도면(그 3).
도 45는 기판에 슬릿을 형성한 실시예를 설명하기 위한 도면(그 4).
도 46은 슬릿위치와 다이싱 위치와의 관계를 설명하기 위한 도면.
도 47은 몰드공정에서 사용하는 금형의 제 1 실시예를 설명하기 위한 도면.
도 48은 몰드수지에 함유되는 필러를 설명하기 위한 도면(그 1).
도 49는 몰드수지에 함유되는 필러를 설명하기 위한 도면(그 2).
도 50은 기판에 형성된 캐비티 억제를 설명하기 위한 도면.
도 51은 몰드공정에서 사용하는 금형의 제 2 실시예를 설명하기 위한 도면.
도 52는 몰드공정에서 사용하는 금형의 제 3 실시예를 설명하기 위한 도면.
도 53은 접착부재를 탄성체로 구성한 실시예를 설명하기 위한 도면.
도 54는 금속선을 포팅수지로 밀봉한 실시예를 설명하기 위한 도면.
도 55는 불요수지를 제거하는 방법을 설명하기 위한 도면.
도 56은 제 2 분리공정을 구체적으로 설명하기 위한 도면.
도 57은 본 발명의 제 2 실시예인 반도체장치의 제조방법을 설명하기 위한 도면으로서, 반도체기판 설치공정를 설명하기 위한 도면.
도 58은 본 발명의 제 2 실시예인 반도체장치의 제조방법을 설명하기 위한 도면으로서, 제 1 분리공정을 설명하기 위한 도면.
도 59는 본 발명의 제 2 실시예인 반도체장치의 제조방법을 설명하기 위한 도면으로서, 확장공정을 설명하기 위한 도면(그 1).
도 60은 본 발명의 제 2 실시예인 반도체장치의 제조방법을 설명하기 위한 도면으로서, 확장공정을 설명하기 위한 도면(그 2).
도 61은 본 발명의 제 2 실시예인 반도체장치의 제조방법을 설명하기 위한 도면으로서, 확장공정을 설명하기 위한 도면(그 3).
도 62는 본 발명의 제 2 실시예인 반도체장치의 제조방법을 설명하기 위한 도면으로서, 기판 설치공정을 설명하기 위한 도면.
도 63은 본 발명의 제 2 실시예인 반도체장치의 제조방법을 설명하기 위한 도면으로서, 수지형성 공정을 설명하기 위한 도면.
도 64는 본 발명의 제 2 실시예인 반도체장치의 제조방법을 설명하기 위한 도면으로서, 외부 접속단자 형성공정 및 제 2 분리공정을 설명하기 위한 도면.
도 65는 본 발명의 제 2 실시예인 반도체장치의 제조방법을 설명하기 위한 도면으로서, 이탈공정을 설명하기 위한 도면.
도 66은 본 발명의 제 2 실시예인 반도체장치의 제조방법을 설명하기 위한 도면으로서, 기판설치 후에 기판 위에 보호 테이프를 설치한 실시예를 설명하기 위한 도면.
도 67은 기판 설치공정에서 기판과 반도체소자의 전기적인 접속수단으로서 금속선을 사용한 실시예를 설명하기 위한 도면.
도 68은 기판 설치공정에서 기판으로서 리드재를 사용한 실시예를 설명하기 위한 도면.
도 69는 제 2실시예에 적용할 수 있는 확장 시트재를 설명하기 위한 도면.
[부호의 설명]
30A∼ 30U, 70A∼ 70H … 반도체장치
32, 32A, 32B … 반도체소자
33A∼ 33G … 기판
34 … 볼
35A∼ 35K … 몰드수지
36 … PI 테이프
37A, 37B … 배선층
38A∼ 38C … 레지스트
39, 39A, 39B … 금속선
40, 71A∼ 71F … 접착부재
41A∼ 41C … 접속부 밀봉수지
42 … 측면지지부
43A, 43B … 측면지지부
45 … 개장부
46 … 실장기판
49 … 볼 장착구멍구멍
50 … 진공척(chuck)
52 … 리드부재
53 … Gnd 패턴
54 … Gnd 비아(via)
55A, 55B … 베이스재
56 … W/B 강화용 패턴
57 … 상부지지부
58 … 지지용 리드부재
59A, 59B … 접착층
60A∼ 60D … 히트 플레이트
62A,62B … 캡(cap)부재
72A, 72B … 수지측면
73A … 기판측면
74 … 리드단자
75 … 확장 시트부재
78 … 삽입 구멍
80 … 웨이퍼
81 … 다이싱 소(dicing saw)
82 … 다이싱 위치
83 … 디스펜서
84 … 접착용 지그
85 … 접착제층
86 … 금속층
87 … 계면부
88A∼ 88D … 슬릿
91 … 분사노즐
100A∼ 100C … 금형
101 … 상형
102A∼ 102C … 하형
103 … 상형 캐비티
104A∼ 104C … 하형 캐비티
108B … 클램프부
110 … 탄성 시트부재
111 … 수지 선회구멍
112 … 포팅수지
115 … 불요수지
116 … 레이저 장치
120 … 가압 분리지그
121 … 가압 분리핀
122 … 보호 테이프
상기의 과제는 다음에 기술하는 각 수단을 강구함으로써 해결할 수 있다.
청구항 l기재의 발명은
반도체소자와,
외부접속 단자로서 기능하는 돌기전극과,
상기 반도체소자와 상기 돌기전극을 전기적으로 접속하는 인터포저와,
적어도 상기 반도체소자의 일부 및 상기 인터포저의 일부를 밀봉하도록 설치된 몰드수지와,
상기 인터포저와 상기 반도체소자와의 접속부를 밀봉하는 접속부 밀봉수지를 구비하고,
상기 돌기전극을 통해서 실장기판에 실장되는 반도체장치로서,
상기 몰드수지의 열팽창률을 상기 실장기판의 열팽창률과 정합시킴과 동시에 ,
상기 몰드수지에 상기 반도체소자의 측면을 지지하는 측면지지부를 형성함으로써, 상기 반도체소자의 열변형을 규제하는 구성으로 한 것을 특징으로 하는 것이다.
상기 청구항 1기재의 발명에 의하면, 반도체소자를 밀봉하는 몰드수지의 열팽창률을 실장기판의 열팽창률과 정합시킴으로써, 실장기판과 몰드수지 사이의 열팽창차를 실질적으로 없앨 수 있다.
또 몰드수지에 반도체소자의 측면을 지지하는 측면지지부를 형성하고, 반도체소자의 열변형을 규제하는 구성으로 함으로써, 반도체소자의 열변형을 실질적으로 몰드수지의 열변형과 같게 할 수 있다.
따라서 반도체장치 전체로서의 열팽창률은 실질적으로 실장기판의 열팽창률과 같게 되어, 반도체장치와 실장기판 사이에 열팽창차는 존재하지 않은 구성으로 된다.
이에 따라 반도체소자에 온도변화가 발생하여도 반도체장치와 실장기판과의 접합위치에 응력이 발생하여 파손하는 것을 방지할 수 있어서, 실장 신뢰성의 향상을 도모할 수 있다.
또 종래로부터 반도체소자를 밀봉하기 위해 형성되고 있는 몰드수지가 반도체소자의 열변형을 규제하는 기능도 갖는 구성으로 하였기 때문에, 별도로 새로운 부재 등을 부가하지 않고 반도체장치와 실장기판 사이에 응력이 발생하는 것을 방지할 수 있다. 따라서 부품 개수의 증가를 수반하지 않고, 또한 저배화를 지지하면서 실장 신뢰성의 향상을 도모할 수 있다.
또 청구항 2기재의 발명은
반도체소자와,
외부접속 단자로서 기능하는 돌기전극과,
상기 반도체소자와 상기 돌기전극을 전기적으로 접속하는 인터포저와,
적어도 상기 반도체소자의 일부 및 상기 인터포저의 일부를 밀봉하도록 설치된 몰드수지와,
상기 인터포저와 상기 반도체소자와의 접속부를 밀봉하는 접속부 밀봉수지를 구비하고,
상기 돌기전극을 통해서 실장기판에 실장되는 반도체장치로서,
상기 몰드수지에 탄성을 갖게 하여 상기 반도체소자와 상기 실장기판과의 열팽창차에 기인하여 발생하는 응력을 상기 몰드수지가 탄성 변형함으로써 흡수하는 구성으로 한 것을 특징으로 하는 것이다.
상기 청구항 2기재의 발명에 의하면, 몰드수지에 탄성을 갖게 하여 반도체소자와 실장기판과의 열팽창차에 기인하여 발생하는 응력을 몰드수지가 탄성 변형함으로써 흡수하는 구성으로 하여, 반도체소자에 온도변화가 발생하여도 반도체장치와 실장기판과의 접합위치에 응력이 발생하여 파손하는 것을 방지할 수 있어서, 실장 신뢰성의 향상을 도모할 수 있다.
또 종래로부터 반도체소자를 밀봉하기 위해 형성되어 있는 몰드수지가 반도체소자의 열변형을 흡수하는 기능도 갖는 구성으로 하였기 때문에, 별도로 새로운 부재등을 부가하는 일 없이 반도체장치와 실장기판 사이에 응력이 발생하는 것을 방지할 수 있고, 따라서 부품 개수의 증가가 수반하지 않고, 또한 저배화를 유지하면서 실장 신뢰성의 향상을 도모할 수 있다.
또 청구항 3기재의 발명은
상기 청구항 1기재의 반도체장치에 있어서,
상기 인터포저를 접착부재를 통해서 상기 반도체소자에 접착함과 동시에 상기 접착부재에 개장부를 형성하고,
상기 개장부에 상기 몰드수지를 개장함으로써 상기 측면지지부와 상기 접속부 밀봉수지 사이에 상기 몰드수지를 형성한 것을 특징으로 하는 것이다.
상기 청구항 3기재의 발명에 의하면, 인터포저를 접착부재를 통해서 반도체소자에 접착함으로써, 반도체소자와 인터포저의 고정을 확실하게 행할 수 있다. 또 접착부재에 개장부를 형성함과 동시에 이 개장부에 몰드수지를 개장하고, 이에 따라, 측면지지부와 접속부 밀봉수지 사이에도 몰드수지가 형성되도록 구성함으로써, 몰드수지는 반도체소자의 배선 기판과 대향하는 면도 지지하기 때문에, 반도체소자의 열변형을 보다 확실하게 규제할 수 있다.
또 청구항 4기재의 발명은
청구항 1 내지 3중의 어느 한 항에 기재한 반도체장치에 있어서,
상기 인터포저를 상기 반도체소자의 외주에 연출시킴과 동시에, 상기 연출 부분에 상기 돌기전극의 적어도 일부가 설치되는 구성으로 하고,
또한 상기 몰드수지의 측면과 상기 인터포저의 측면이 동일 평면으로 되도록 구성한 것을 특징으로 하는 것이다.
상기 청구항 4기재의 발명에 의하면, 인터포저를 반도체소자의 외주에 연출시킴과 동시에, 이 연출 부분에 돌기전극의 적어도 일부가 설치되는 구성으로 함으로써 반도체소자의 면적(평면에서 본 면적)에 대하여 인터포저의 면적이 넓어지고 , 따라서 반도체소자의 전극패드의 설치 피치에 대하여 돌기전극의 설치 피치를 넓게 할 수 있게 된다. 이에 따라, 반도체소자가 다단자화 하여도 돌기전극에 의해 실장기판과 전기적 접속을 도모할 수 있어서, 반도체장치의 고밀도화에 대응할 수 있다. 또 몰드수지의 측면과 인터포저의 측면이 동일 평면으로 되도록 구성함으로써 외관의 돋보임을 향상할 수 있다.
또 청구항 5기재의 발명은,
청구항 3 또는 청구항 4기재의 반도체장치에 있어서,
복수의 상기 돌기전극이 설치되는 상기 인터포저의 각 돌기전극 설치위치에 서의 상기 인터포저와 상기 반도체소자 사이에 개재하는 재료가 각각 동일한 물성을 갖도록 구성한 것을 특징으로 하는 것이다.
상기 청구항 14기재의 발명에 의하면, 인터포저의 각 돌기전극 설치위치에서의 인터포저와 반도체소자 사이에 개재하는 재료가 각각 동일한 물성을 갖도록 구성함으로써, 실장 신뢰성의 향상을 도모할 수 있다.
즉 복수의 돌기전극 설치위치에서의 각각의 인터포저와 반도체소자 사이에 개재하는 재료가 다른 물성(예컨대, 탄성률이나 열팽창률 등)을 갖는 경우에는, 각 돌기전극 설치위치에 각각 다른 응력(스트레스)이 발생한다. 예컨대, 인접한 한 쌍의 돌기전극 설치위치를 고려한 경우, 한쪽의 돌기전극 설치위치에 강성이 높은 재료가 개재하도록 구성하고, 이것에 인접한 다른 쪽의 돌기전극 설치위치에 탄성체 재료를 개장한 경우를 상정하면, 탄성체 재료는 응력을 흡수하는 데 대하여 강성이 높은 재료에서는 응력흡수가 작기 때문에 응력의 흡수율은 작다.
이 때문에, 상기의 예에서는 강성이 높은 재료가 설치된 돌기전극 설치위치에 집중적으로 응력이 인가하게 된다. 이와 같이 특정한 돌기전극 설치위치에 집중적으로 응력이 인가되면, 이 부위에 설치된 돌기전극이 인터포저로부터 이탈하기 쉬어진다.
이에 비해서, 각 돌기전극 설치위치에 각각 동일한 물성을 갖는 재료를 설치함으로써 각 돌기전극 설치위치에 인가되는 응력을 분산시킬 수 있어서, 특정한 돌기전극 설치위치에 집중적으로 응력이 인가되는 것을 방지할 수 있다. 이에 따라, 돌기전극이 인터포저로부터 이탈하는 것을 방지할 수 있어서, 실장 신뢰성의 향상을 도모할 수 있다.
또 청구항 6기재의 발명에 의하면,
청구항 1 내지 청구항 5항중 어느 한 항에 기재한 반도체장치에 있어서,
상기 반도체소자를 복수 설치함과 동시에, 이 복수의 반도체소자를 상기 몰드수지내에 적층한 구조로 한 것을 특징으로 하는 것이다.
상기 청구항 6기재의 발명에 의하면, 반도체소자를 복수 설치함과 동시에 이 복수의 반도체소자를 몰드수지 내에서 적층한 구조로 함으로써, 예컨대 논리용 반도체소자와 메모리용 반도체소자를 동일 패키지 내에 설치할 수 있어서, 반도체장치의 더한층의 고밀도화를 도모할 수 있다. 또 각 반도체소자 사이의 배선거리를 짧게 할 수 있기 때문에, 고속화된 반도체소자에 대응할 수 있다.
또 청구항 7기재의 발명에 관한 반도체장치의 제조방법은
반도체기판 또는 인터포저의 적어도 한쪽의 소정 위치에 접착부재를 설치하는 접착부재 설치공정과,
상기 반도체기판을 절단하여 개개의 반도체소자로 분리하는 제 1분리공정과,
분리된 상기 반도체소자를 상기 접착부재를 통해서 상기 인터포저에 접착함과 동시에, 상기 반도체소자에 형성된 전극패드와 상기 인터포저를 전기적으로 접속하는 소자탑재 공정과,
적어도 상기 반도체소자의 측부 및 상기 접착부재에 의해 대향해서 떨어져 있는 상기 반도체소자와 상기 인터포저의 간극 부분에 몰드수지를 형성하는 몰드공정과,
상기 몰드수지와 상기 인터포저를 함께 일괄해서 절단함으로써 개개의 반도체장치로 분리하는 제 2 분리 공정을 갖는 것을 특징으로 하는 것이다.
상기 청구항 7기재의 발명에 의하면, 접착부재 설치공정에서 반도체기판 또는 인터포저의 적어도 한쪽에 접착부재를 설치한 후에, 제 1 분리공정을 실시해서 반도체기판을 절단하여 개개의 반도체소자로 분리하기 때문에, 분리된 개개의 작은 반도체소자에 대하여 접착부재를 설치하는 방법에 비해, 접착부재의 설치처리를 용이하게 행할 수 있다. 또 인터포저에 접착부재를 설치할 경우에는, 반도체소자에 접착부재를 설치하는 구성(접착부재는 반도체소자의 회로 형성면에 형성된다)에 비해, 반도체소자에 가해지는 손상을 적게 할 수 있다.
또 소자 탑재공정에서는 분리된 반도체소자를 접착부재를 통해서 인터포저에접착함으로써 반도체소자는 접착부재에 의해 인터포저에 고정되므로 반도체소자의전극패드와 인터포저를 전기적으로 접속하는 처리(예컨대, 리드 본딩이나 와이어 본딩)를 용이하고 확실하게 행할 수 있다.
또 몰드공정에서는 반도체소자와 인터포저 사이에 접착부재가 개재하기 때문에, 반도체소자와 인터포저가 떨어져 있는 부분은 몰드수지가 개장되는 개장부로서 기능한다. 따라서 개장부를 형성하기 위한 부재를 별도로 반도체소자와 인터포저 사이에 개장할 필요가 없어져서, 몰드공정의 간단화를 도모할 수 있다.
또 제 2 분리공정에서는 몰드수지와 인터포저를 함께 일괄해서 절단하여 개개의 반도체장치로 하기 때문에, 반도체장치의 측면에서 몰드수지와 인터포저는 동일면을 형성하게 된다. 따라서, 일반적으로 행해지고 있는 게이트 브레이크를 사용하여 반도체장치를 개편화(個片化)하는 방법에 비해, 게이트 브레이크 흔적이 잔존하지 않으므로 외관의 돋보임을 향상할 수 있음과 동시에 게이트 브레이크에 의해 몰드수지에 결핍 불량이 발생하는 것을 방지할 수 있다.
또 청구항 8기재의 발명에 의하면,
청구항 7기재의 반도체장치의 제조방법에 있어서,
상기 인터포저에 인가되는 응력을 흡수하는 응력흡수부를 형성하는 응력흡수부 형성공정을 더 설치하는 것을 특징으로 하는 것이다.
상기 청구항 8기재의 발명에 의하면, 응력흡수부 형성공정에서 인터포저 응력흡수부를 형성하고, 이 응력흡수부에 의해 인터포저에 인가되는 응력을 흡수시키는 구성으로 함으로써, 예컨대 열 인가시 등에 인터포저에 응력이 발생하여도 응력흡수부로 흡수되기 때문에, 인터포저에 변형이 발생하는 것을 방지할 수 있다. 따라서 접착부재 설치공정, 소자탑재 공정 및 몰드공정을 확실하게 행할 수 있어서,제조되는 반도체장치의 신뢰성을 높일 수 있다.
또 청구항 9기재의 발명에 의하면,
청구항 7 또는 8기재의 반도체장치의 제조방법에서,
상기 접착부재를 탄성 변형 가능한 재질로 형성한 것을 특징으로 하는 것이다.
상기 청구항 9기재의 발명에 의하면, 접착부재를 탄성 변형 가능한 재질로 형성함으로써, 인터포저 또는 반도체소자에 높이 변동의 오차가 존재하고 있다 하여도, 소자 탑재공정에서 반도체소자를 인터포저에 가압하여 접착부재를 탄성 변형시킴으로써 상기의 오차를 흡수시킬 수 있다. 따라서 정밀도가 높은 반도체장치를 제조할 수 있다.
또 청구항 10기재의 발명은
청구항 7 내지 청구항 9중의 어느 한 상에 기재한 반도체장치의 제조방법에 있어서,
상기 몰드공정에서 사용하는 금형의 캐비티에 탄성 변형 가능한 시트부재를 설치한 뒤에 몰드처리를 행하는 것을 특징으로 하는 것이다.
상기 청구항 10기재의 발명에 의하면, 몰드공정에서 사용하는 금형의 캐비티에 탄성 변형 가능한 시트부재를 설치한 뒤에 몰드처리를 행함으로써, 인터포저 또는 반도체소자에 높이 변동 등의 오차가 존재하고 있었다 하여도, 금형 장착시에 서 반도체소자 또는 인터포저를 시트부재에 가압하여 탄성 변형시킴으로써 상기의 오차를 흡수할 수 있게 된다. 따라서 정밀도가 높은 반도체장치를 제조할 수 있다.
또 청구항 11기재의 발명에 관한 반도체장치의 제조방법은
반도체기판을 균등하게 확장 가능한 시트형상 부재로 설치하는 반도체기판 설치공정과,
상기 시트형상 부재에 설치된 상기 반도체기판만을 절단하여 개개의 반도체소자로 분리하는 제 1 분리공정과,
상기 시트형상 부재를 확장시켜 분리된 각 반도체소자 사이의 거리를 확장시키는 확장공정과,
상기 반도체소자 상에 인터포저를 설치함과 동시에, 상기 반도체소자와 인터포저를 전기적으로 접속하는 인터포저 설치공정과,
적어도 상기 반도체소자의 측부 및 상기 반도체소자와 상기 인터포저와의 접속위치에 밀봉수지를 형성하는 수지 형성공정과,
상기 인터포저의 소정 위치에 외부 접속단자를 형성하는 외부 접속단자 형성공정과,
상기 밀봉수지와 상기 인터포저를 함께 일괄해서 절단함으로써 개개의 반도체장치로 분리하는 제 2 분리공정을 갖는 것을 특징으로 하는 것이다.
상기 청구항 11기재의 발명에 의하면,
반도체기판 설치공정에서 확장 가능한 시트형상 부재에 반도체기판을 설치함과 동시에, 이어지는 제 1 분리공정에서 반도체기판만을 절단하여 개개의 반도체소자로 분리함으로써, 분리된 개개의 반도체소자는 그 저면만이 시트형상 부재에 고정된 상태가 된다.
이 상태에서 확장공정을 실시하여 시트형상 부재를 확장시킴으로써 각 반도체소자 사이의 거리는 확장된다. 즉 개개의 반도체소자는 시트형상 부재에 고정된 상태를 지지하면서 인접하는 반도체소자 사이의 거리가 확대된다. 따라서, 반도체소자를 다른 시트부재에 재설치할 필요가 없어서, 용이하고 효율적으로 반도체소자 사이의 거리를 확대할 수 있다.
이어지는 인터포저 설치공정에서는 인접하는 소자간 거리가 확대된 각 반도체소자 상에 인터포저가 설치됨과 동시에, 각 반도체소자와 인터포저가 전기적으로 접속된다. 이 때, 상기와 같이 인접하는 소자간 거리는 확대되어 있으며, 이 확대된 부위에도 인터포저는 설치된 상태가 된다.
이어지는 수지형성 공정에서는 적어도 반도체소자의 측부 및 반도체소자와 인터포저와의 접속위치에 밀봉수지가 형성되고, 따라서 반도체소자 및 인터포저는 밀봉수지로 고정(밀봉)된 상태가 된다.
이어지는 제 2 분리공정을 실시함으로써 밀봉수지와 인터포저는 함께 일괄적으로 절단되고 이에 따라 개개의 반도체장치가 제조된다. 이 때, 상기와 같이 각 반도체소자 사이의 거리는 넓어지고, 또한 이 떨어진 부분에도 인터포저는 설치되기 때문에, 절단된 상태에서 인터포저는 반도체소자의 외주로 연출한 구성이 된다. 따라서, 이 연출부분에 돌기전극 등의 외부 접속단자를 설치할 수 있게 된다.
따라서, 본 방법에 의해 제조되는 반도체장치는 반도체소자의 면적(평면에서 본 면적)에 대하여 인터포저의 면적이 넓어지고, 따라서 반도체소자의 전극패드의 설치 피치에 대하여 외부접속 단자형성 공정에서 형성되는 외부 접속단자의 설치 피치를 넓게 할 수 있게 된다. 이에 따라, 반도체소자가 다단자화 하여도 돌기전극에 의해 실장기판과 전기적 접속을 도모할 수 있어서, 반도체장치의 고밀도화에 대응할 수 있다.
[실시예]
다음에, 본 발명의 실시예에 대해서 도면과 같이 설명한다.
우선, 제 1실시예에 관한 반도체장치에 대해서 설명한다. 도 3은 제 1실시예인 반도체장치(30A)의 단면도이다. 그리고 도 3에서는 설명의 편의상, 반도체장치(30A)의 하부에 실장기판(46)을, 또 상부에 진공척(50)을 아울러 도시하고 있다.
반도체장치(30A)는 대략 반도체소자(32), 배선기판(33A)(이하, 간단하게 기판이라고 한다), 돌기전극(34)(이하, 볼이라고 한다), 몰드수지(35A), 접착부재( 40) 및 접속부 밀봉수지(41A) 등으로 구성되어 있다.
반도체소자(32)는 예컨대 D-RAM 등의 메모리 소자이며, 중앙부분에 전극패드 (48)이 형성된 구성으로 되어 있다. 이 반도체소자(32)는 후술하는 접착부재(40)에 의해 기판(33A) 상에 탑재된다.
이 탑재시에 반도체소자(32)의 회로 형성면(즉 전극패드(48)의 형성면)은 기판(33A)에 대향하여 설치된다. 즉 반도체소자(32)는 기판(33A)에 페이스 다운 구조로 탑재되는 구성으로 되어 있다.
기판(33A)은 반도체소자(32)와 후술하는 볼(34)을 전기적으로 접속하는 인터포저로서 기능하는 것이며, 상부보다 절연성의 수지 테이프(36), 배선층(37A) 및 레지스트(38A)가 순차적으로 적층된 구성으로 되어 있다. 수지 테이프(36)는 예컨대 폴리이미드로 형성되어 있으며(이하 수지 테이프를 PI 테이프라고 한다), 반도 체소자(32)의 전극패드(48)와 대향하는 위치에는 개구부(63)가 형성되어 있다.
배선층(37A)은 예컨대 동박을 소정의 패턴으로 형성한 것이며, 그 내측단부와 전극패드(48) 사이에는 금속선(39)(예컨대, 금 와이어)이 와이어 본딩된다. 또 배선층(37A)의 타단부에는 후술한 바와 같이 볼(34)이 접합된다.
이 배선층(37A)과 전극패드(48) 사이에 금속선(39)을 설치할 때, 상기와 같이 반도체소자(32)는 기판(33A)에 페이스 다운된 상태에서 탑재되는 구성으로 되어 있기 때문에, 금속선(39)의 루프 높이를 낮게, 그리고 그 길이를 짧게 할 수 있다. 따라서, 반도체장치(30A)의 소형·저배화를 도모할 수 있음와 동시에, 반도체소자( 32)와 기판(33A) 사이의 전기 특성(특히 고주파 특성)의 향상을 도모할 수 있다.
한편, 레지스트(38A)는 감광성을 가진 절연성 수지이며, 볼(34)의 접합위치에는 볼 장착구멍(49)이 형성되어 있다. 또 금속선(39)이 배선층(37A)과 접합되는 부위에도, 레지스트(38A)는 제거된 구성으로 되어 있다. 이 레지스트(38A)는 배선층(37A)을 보호하는 기능을 발휘한다.
상기와 같이, 기판(33A)으로서 PI 테이프(36), 배선층(37A) 및 레지스트(3 8A)를 적층한 구조의 것을 사용함으로써, 기판(33A)은 TAB(Tape Automated Bonding ) 테이프와 같은 구성으로 된다. 따라서, 배선층(37A)을 고밀도로 형성할 수 있어서, 반도체장치(30A)의 소형화 및 반도체소자(32)의 다 핀화에 대응할 수 있다.
볼(34)은 실장기판(46)에 전기적 및 기계적으로 접합하는 외부접속 단자로서 기능하는 것이며, 예컨대 땜납볼로 구성되어 있다. 이 볼(34)은 상기한 레지스트( 38A)에 형성된 볼 장착구멍(49)을 통하여 배선층(37A)과 접합되고, 이에 따라 반도체소자(32)는 금속선(39), 배선층(37A)(기판(33A))을 통해서 볼(34)에 전기적으로 접속된 구성이 된다.
접착부재(40)는 예컨대 열경화성의 수지로 형성되어 있으며, 기판(33A)과 대향하는 면은 평활면으로 되어 있지만, 반도체소자(32)와 대향하는 면은 요철을 가진 면으로 되어 있다. 구체적으로는 접착부재(40)의 반도체소자(32)와 대향하는 면은 볼록부(44)와 오목 형상의 개장부(45)가 형성된 구성으로 되어 있다. 이 볼록부(44)는 예컨대, 원주 형상 또는 각주 형상으로 되고 있으며, 이 볼록부(44)의 형성 위치를 제외한 부분이 개장부(45)로 되어 있다.
열경화성 수지로 되는 접착부재(40)는 가열처리됨으로써 접착력이 발생하여 평활면으로 된 하면은 기판(33A)에 접착하고, 또 요철을 가진 상면은 볼록부(44)가반도체소자(32)와 접착한다. 그리고, 그 후 냉각함으로써 기판(33A)은 접착부재(40 )를 개재하여 반도체소자(32)에 고정된 상태가 된다.
이와 같이 기판(33A)을 접착부재(40)를 통해서 반도체소자(32)에 접착고정함으로써, 반도체소자(32)와 기판(33A)과의 고정을 확실하게 행할 수 있다. 또 이 고정상태에서, 상기와 같이 접착부재(40)의 도체소자(32)와 대향하는 면에는 볼록부(44) 및 개장부(45)가 형성되어 있기 때문에, 반도체소자(32)와 접착부재(40) 사이의 개장부(45)의 형성위치에는 공간부가 형성된다.
몰드수지(35A)는 적어도 반도체소자(32)의 일부 및 기판(33A)의 일부를 밀봉하도록 설치되어 있으며, 반도체소자(32) 및 기판(33A)을 보호하는 기능을 발휘하는 것이다. 또 접속부 밀봉수지(41A)는 금속선(39)에 의해 전극패드(48)와 배선층 (37A)과의 접속부를 밀봉하도록 형성되어 있으며, 이 접속부를 보호하는 기능을 발휘하는 것이다.
본 실시예에서는 몰드수지(35A) 및 접속부 밀봉수지(41A)는 일체적인 구성으로 되어 있으며, 동일한 금형을 사용하여 트랜스퍼 몰드함으로써 형성된다. 이와 같이, 몰드수지(35A)와 접속부 밀봉수지(41A)를 일괄 성형함으로써, 금형 코스트의 저감 및 몰드공정의 효율화를 도모할 수 있다.
또 몰드수지(35A) 및 접속부 밀봉수지(41A)를 금형을 사용하여 트랜스퍼 몰드할 때에, 이 금형은 반도체소자(32)의 측면과 대향하는 위치에도 몰드수지(35A)가 형성되도록 구성되어 있다. 또한 이하의 설명에서, 반도체소자(32)의 측면과 대향하는 위치에 형성된 몰드수지(35A)를 특히 측면지지부(42)라고 한다.
또한 상기와 같이 반도체소자(32)와 접착부재(40) 사이의 개장부(45)의 형성위치에는 공간부가 형성되어 있기 때문에, 몰드시에 몰드수지(35A)는 개장부(45) 내에도 충전된다. 또한 이하의 설명에서 개장부(45) 내에 충전된 몰드수지(35A)를 특히 하면지지부(43A)라고 하는 것으로 한다.
상기 구성으로 된 반도체장치(30A)는 실장기판(46)에 표면 실장된다. 실장기판(46)은 예컨대 프린트 배선기판 등의 수지제 기판이며, 그 표면에는 볼(34)의 설치위치와 대응한 전극(47)이 형성되어 있다. 그리고 반도체장치(30A)를 진공척( 50)을 사용하여 실장기판(46) 상에 탑재한 후, 가열 처리함으로써 볼(34)을 전극(4 47)에 접합하고, 이에 따라 반도체장치(30A)는 실장기판(46)에 실장된다.
그런데 본 실시예에 관한 반도체장치(30A)에서도, 반도체소자(32)가 동작함으로써 교번적으로 열이 발생한다. 또 반도체소자(32)와 실장기판(46)과의 열팽창률은 다르게 되어 있다. 이 때문에 종래의 반도체장치(1)(도 1참조)와 같이, 본 실시예에 관한 반도체장치(30A)에서도 반도체소자(32)와 실장기판(46)과의 열팽창차에 기인하여, 반도체장치(30A)와 실장기판(46)과의 접합위치(즉 볼(34)에 의한 접합위치)에 발생하는 응력이 문제가 된다.
그런데 본 실시예에 관한 반도체장치(30A)에서는, 몰드수지(35A)의 열팽창률을 실장기판(46)의 열팽창률과 정합시킨 구성으로 하고 있다. 즉 일반적으로 실장기판(46)으로서 사용되는 프린트 배선기판의 열팽창률은 약 14ppm 정도의 것이 많지만, 본 실시예에서는 몰드수지(35A)의 열팽창률이 실장기판(46)의 열팽창률과 거의 같게 되도록 구성하고 있다.
몰드수지(35A)의 열팽창률은 몰드수지(35A)에 혼입하는 필러의 종류 및 혼입량에 의해 제어할 수 있다. 예컨대 몰드수지(35A)의 기재로서 에폭시수지를 사용할 경우에는, 상기와 같이 필러의 종류 및 혼입량을 제어함으로써 선팽창률을 약 10∼ 20ppm인 범위의 임의의 값으로 설정할 수 있고, 또 영률을 약 1000∼ 3000kg/mm2인 범위의 임의의 값으로 설정할 수 있다.
따라서 상기와 같이 필러의 제어를 행함으로써, 몰드수지(35A)와 실장기판(46)의 열팽창률을 거의 같게 할 수 있다(예컨대 약 14ppm). 이와 같이, 몰드수지( 35A)의 열팽창률을 실장기판(46)의 열팽창률과 거의 같게 설정함(정합시킴)으로써, 실장기판(46)과 몰드수지(35A) 사이의 열팽창차를 실질적으로 없앨 수 있다.
한편 본 실시예에서는 몰드수지(35A)에 반도체소자(32)의 측면을 지지하는 측면지지부(42)를 형성하고 있다. 또 반도체소자(32)의 하면에는 측면지지부(42)와 일체적으로 형성된 하면지지부(43A)가 형성되어 있다.
이와 같이 반도체소자(32)의 측면 및 하면을 몰드수지(35A)(측면지지부(4 2), 하면지지부(43A))로 지지함으로써, 반도체소자(32)의 열변형을 규제할 수 있다 . 즉 상기한 교번적으로 발생하는 열에 의해 반도체소자(32)가 열변형 하고자 하여도 이 열변형은 몰드수지(35A)에 의해 억제된다(규제된다).
이에 따라 반도체소자(32)의 열변형은 몰드수지(35A)가 열변형하는 범위에 서만 허용되어 지고, 따라서 반도체소자(32)의 열변형량과 몰드수지(35A)의 열변형량을 같게 할 수 있다. 또 기판(33A)도 몰드수지(35A)와 접합하고 있기 때문에, 기판(33A)의 열변형도 몰드수지(35A)가 열변형하는 범위에서만 허용되어진다.
따라서 본 실시예의 구성에서는 실질적으로 반도체장치(30A) 전체로서의 열팽창률은 실장기판(46)의 열팽창률과 같아져서, 반도체장치(30A)와 실장기판(46) 사이에 열팽창차가 발생하지 않는 구성으로 할 수 있다. 이에 따라 반도체소자(3 2)에 온도변화가 발생하여도, 반도체장치(30A)와 실장기판(46)과의 접합위치에 응력이 발생하여 볼(34)의 접합위치에 파손이 발생하는 것을 방지할 수 있어서, 실장 신뢰성의 향상을 도모할 수 있다.
또 본 실시예에 관한 반도체장치(30A)에서는, 몰드수지(35A)가 반도체소자(3 2)를 밀봉 보호하는 기능 이외에 반도체소자(32)의 열변형을 규제하는 기능도 갖는 구성으로 하였기 때문에, 별도로 새로운 부재등을 부가하는 일이 없이 반도체장치( 30A)와 실장기판(46) 사이에 응력이 발생하는 것을 방지할 수 있다. 따라서, 부품 개수의 증가를 수반하지 않고, 또한 저배화를 지지하면서 실장 신뢰성의 향상을 도모할 수 있다.
또한 본 실시예에 관한 반도체장치(30A)에서는, 도 2에 나타낸 반도체장치(2 0)와 같이 내부에 탄성부재인 완충부재(21)가 설치되어 있지 않기 때문에, 몰드수지(35A)의 형성수단으로서 트랜스퍼 몰드를 사용할 수 있다. 이와 같이, 금형을 사용한 트랜스퍼 몰드에서는, 측면지지부(42)의 상단면(42a)과 반도체소자(32)의 소자 상면(32a)을 용이하게 동일 면으로 할 수 있다.
따라서 반도체장치(30A)의 상면 전체(상단면(42a) 및 소자 상면(32a)으로 구성된다)는 평활면이 되고, 따라서 진공척(50)을 사용하여 반도체장치(30A)의 반송을 행할 수 있다. 이와 같이, 반송수단으로서 진공척(50)을 사용할 수 있어서, 반도체장치(30A)의 반송처리를 용이하고 확실하게 행할 수 있다.
이어서 본 발명의 제 2실시예에 대해서 설명한다.
그리고 본 실시예에 관한 반도체장치는 몰드수지의 특성에 특징을 갖는 것으로서, 이 점을 제외하면 본 실시예에 관한 반도체장치의 구성은 먼저 도 3을 사용하여 설명한 반도체장치(30A)와 동일 구성이다. 이 때문에, 본 실시예의 설명은 도 3을 사용하여 설명하기로 한다.
본 실시예에 관한 반도체장치(30A)는 몰드수지(35A)에 탄성을 갖게 한 것을 특징으로 하는 것이다. 이와 같이, 몰드수지(35A)에 탄성을 갖게 하는 것은 상기와 같이 몰드수지(35A)에 혼입하는 필러의 종류 및 혼입량을 제어함으로써 용이하게 실현할 수 있다. 또 몰드수지(35A)의 탄성률은 상기한 반도체소자(32)와 실장기판(46)과의 열팽창차에 의해 발생하는 응력을 확실하게 흡수할 수 있는 값이 되도록 설정되어 있다.
이와 같이, 몰드수지(35A)에 탄성을 갖게 함으로써, 반도체소자(32)와 실장기판(46)의 열팽창차에 기인하여 발생하는 응력은 몰드수지(35A)가 탄성 변형함으로써 흡수된다. 따라서, 반도체소자(32)에 열변형이 발생하여도, 이에 따라 반도체장치(30A)와 실장기판(46)과의 접합위치에 응력이 발생하여 파손하는 것을 방지할 수 있어서, 실장 신뢰성의 향상을 도모할 수 있다.
또 본 실시예에 관한 반도체장치(30A)에서는, 몰드수지(35A)가 반도체소자(3 2)를 밀봉 보호하는 기능 이외에 반도체소자(32)의 열변형을 흡수하는 기능도 갖는 구성으로 하였기 때문에, 상기한 제 1실시예와 같이, 별도로 새로운 부재 등을 부가하는 일이 없이 반도체장치(30A)와 실장기판(46) 사이에 응력이 발생하는 것을 방지할 수 있어서, 부품 개수의 증가를 수반하지 않고, 또 저배화를 지지하면서 실장 신뢰성의 향상을 도모할 수 있다.
또한 본 실시예에서도 측면지지부(42)와 접속부 밀봉수지(41A) 사이에 탄성을 갖는 몰드수지(35A)가 개장되어 있다. 이 때문에 탄성률이 높은 몰드수지(35A)는 반도체소자(32)의 기판(33A)과 대향하는 면에도 설치되기 때문에, 반도체소자( 32)의 열변형을 보다 확실하게 흡수할 수 있다.
또 접착부재(40)를 몰드수지(35A)와 같이 탄성률이 높은 재료로 구성함으로써, 다시 반도체장치(30A)와 실장기판(46) 사이에 발생하는 응력을 저감할 수 있게된다.
이어서 본 발명의 제 3실시예에 대해서 설명한다.
도 4는 제 3실시예인 반도체장치(30B)를 나타내고 있다. 그리고 도 4에서, 도 3에 나타낸 제 1 및 제 2실시예에 관한 반도체장치(30A)와 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다. 또 이하 도 5 내지 도 22를 사용하여 설명하는 다른 실시예에도 마찬가지로 한다.
본 실시예에 관한 반도체장치(30B)는 도 3에 나타낸 제 1및 제 2실시예에 관한 반도체장치(30A)에서, 접착부재(40)를 제거한 구성으로 한 것을 특징으로 하는 것이다. 따라서 기판(33A)은 몰드수지(35B)의 일부인 하면지지부(43B)에 의해 반도체소자(32)에 접착되어 고정된 구성으로 되어 있다.
이와 같이, 접착부재(40)를 제거한 구성으로 하여도, 제 1실시예에 대응한 구성(몰드수지(35A)의 열팽창률을 실장기판(46)의 열팽창률과 정합시킨 구성)에서는 반도체소자(32)의 열변형을 확실하게 규제할 수 있고, 또 제 2실시예에 대응한 구성(몰드수지(35A)에 탄성을 갖게 한 구성)에서는 반도체장치(30B)와 실장기판(도 3에는 도시하지 않음) 사이에 발생하는 응력을 확실하게 흡수시킬 수 있다. 또 접착부재(40)를 제거함으로써 부품 개수를 삭감할 수 있어서, 반도체장치(30B)의 코스트 저감 및 제조공정의 간략화를 도모할 수 있다.
이어서 본 발명의 제 4실시예에 대해서 설명한다.
도 5는 제 4실시예인 반도체장치(30C)를 나타내고 있다. 상기한 제 1 내지 제 3실시예에 관한 반도체장치(30A,30B)에서는, 금속선(39)에 의한 전극패드(48)와 배선층(37A)과의 접속부를 밀봉하여 보호하는 접속부 밀봉수지(41A)를 트랜스퍼 몰드로 형성하고 있었다. 이에 비해서, 본 실시예에 관한 반도체장치(30C)에서는, 접속부 밀봉수지(41B)를 포팅에 의해 형성한 것을 특징으로 하는 것이다.
제 1 내지 제 3실시예와 같이 접속부 밀봉수지(41A)를 트랜스퍼 몰드로 형성하는 구성에서는, 금형에 접속부 밀봉수지(41A)의 형상에 대응한 캐비티를 형성할 필요가 있지만, 본 실시예와 같이 접속부 밀봉수지(41B)를 포팅에 의해 형성하면, 금형에 접속부 밀봉수지(41B)의 형상에 대응한 캐비티를 형성할 필요가 없어진다. 이에 따라, 금형 코스트의 저감을 도모할 수 있고, 따라서 반도체장치(30C)의 저코스트화를 도모할 수 있다.
또한 본 실시예에 관한 반도체장치(30C)에서는 포팅시에 포팅수지가 볼(34)의 설치위치까지 흐르는 것을 방지하기 때문에, 기판33A(레지스트(38A))에 댐(51)이 설치되어 있다. 또 측면지지부(42)의 성형은 예컨대 테두리재를 사용함으로써 용이하게 할 수 있다.
이어서 본 발명의 제 5실시예에 대해서 설명한다.
도 6은 제 5실시예인 반도체장치(30D)를 나타내고 있다. 본 실시예에 관한 반도체장치(30D)에서는, 접속부 밀봉수지(41C)를 스크린 인쇄법을 사용하여 형성한 것을 특징으로 하는 것이다.
본 실시예와 같이 접속부 밀봉수지(41C)를 스크린 인쇄법에 의해 형성함으로써 제 4실시예와 같이, 금형에 접속부 밀봉수지(41C)의 형상에 대응한 캐비티를 형성할 필요가 없어져서, 금형 코스트의 저감을 도모할 수 있고, 나아가서는 반도체장치(30D)의 코스트 저감을 도모할 수 있다.
이어서 본 발명의 제 6실시예에 대해서 설명한다.
도 7은 제 6실시예인 반도체장치(30E)를 나타내고 있다. 상기한 제 1 내지 제 4실시예에 관한 반도체장치(30A∼ 30C)에서는, 인터포저로서 PI 테이프(36). 배선층(37A) 및 레지스트(38A)를 적층한 구조의 기판(33A)을 사용하였다. 이에 대하여, 본 실시예에 관한 반도체장치(30E)에서는, 인터포저로서 리드부재(52)를 사용한 것을 특징으로 하는 것이다.
이 리드부재(52)는 일반적으로 리드 프레임 재료로서 알려져 있는 42합금 또는 동합금 등으로 되는 리드 프레임를 소정 형상으로 절단 가공함으로써 형성되는 것이다. 이러한 리드 프레임를 사용하여 반도체장치를 제조하는 방법은 예컨대, DlP(Dual In-line Package), QFP(Quad Flat Package) 형의 반도체장치를 제조할 때에 일반적으로 사용되고 있다.
본 실시예에 관한 반도체장치(30E)는 인터포저로서 리드부재(52)를 사용하고 있기 때문에, 이러한 주지 기술을 사용하여 제조할 수가 있게 된다. 따라서, 기존의 설비를 이용하여 반도체장치(30E)를 제조할 수 있게 되어, 제품 코스트의 저감을 도모할 수 있다.
또 리드 프레임 재료는 상기한 각 실시예에서 사용한 기판(33A)의 재료보다도 염가이다. 따라서, 이것에 의해서도 반도체장치(30E)의 코스트저감을 도모할 수 있다. 또한, 리드부재(52)는 상기한 기판(33A)에 대하여 경도가 높기 때문에, 금속선(39)의 와이어 본딩시에 와이어 본딩의 안정성 및 신뢰성을 향상시킬 수 있다.
이어서 본 발명의 제 7실시예에 대해서 설명한다.
도 8은 제 7실시예인 반도체장치(30F)를 나타내고 있다. 본 실시예에 관한 반도체장치(30F)는 도 7에 나타낸 제 6실시예에 관한 반도체장치(30E)에서 접착부재(40)를 제거한 구성으로 한 것을 특징으로 하는 것이다.
따라서, 본 실시예의 반도체장치(30F)에 의하면, 제 3실시예에 관한 반도체장치(30B)(도 4참조)와 같이 부품 개수를 삭감할 수 있어서, 제 6실시예의 설명에서 기술한 효과 이외에 반도체장치(30F)의 코스트 저감 및 제조공정의 간략화를 도모할 수 있다.
이어서 본 발명의 제 8실시예에 대해서 설명한다.
도 9는 제 8실시예인 반도체장치(30G)를 나타내고 있다. 본 실시예에 관한 반도체장치(30G)는 인터포저로서 유기재료로 되는 기판(33B)을 사용한 것을 특징으로 하는 것이다.
이 기판(33B)은 유리- 엑폭시 등의 유기재료로 되는 베이스재(55A)를 가지고 있으며, 그 상면(반도체소자(32)와 대향하는 면)에 그라운드 패턴(53)(Gnd 패턴)이 형성됨과 동시에, 하면(실장면)에는 배선층(37B)이 소정의 패턴으로 형성되어 있다 . 또 배선층(37B)은 레지스트(38C)로 덮이어 보호되는 구성으로 되어 있다.
또 기판(33B)의 소정 위치에는 Gnd 패턴(53)이 밑면에 형성된 그라운드용의 배선층(37B)에 접속하기 위한 그라운드 비어(Gnd 비어)가 형성되어 있다. 이와 같이, 기판(33B)에 Gnd 비어(54)(신호용 비어라고 할 수도 있다)를 형성함으로써 기판(33B)의 배선 설치의 자유도를 높일 수 있어서, 패턴 설계를 용이하게 할 수 있다.
또한, 베이스재(55A)의 상면 소정 위치에는 와이어 본딩 강화용 패턴(56)(이하, W/B 강화용 패턴이라고 한다)이 형성되어 있다. 이 W/B 강화용 패턴(56)의 형성위치는 금속선(39)이 배선층(37B)에 접합되는 위치의 반대측의 위치에 설정되어 있다.
주지한 바와 같이 금속선(39)을 와이어 본딩하는 데는 초음파 용접이 이용되지만, 금속선(39)의 접합 위치에서의 기판의 경도가 낮으면 기판이 진동하여 초음파 용접이 충분히 행하여지지 않을 우려가 있다. 그런데 본 실시예와 같이 금속선 (39)의 와이어 본딩 위치에 W/B 강화용 패턴(56)을 형성하여 보강하면, 와이어 본딩을 확실하게 행할 수 있다. 따라서, 본 실시예에 관한 반도체장치(30G)에 의하면, 와이어 본딩의 안정성 및 전기적 접합성의 향상을 도모할 수 있다.
이어서 본 발명의 제 9실시예에 대해서 설명한다.
도 10은 제 9실시예인 반도체장치(30H)를 나타내고 있다. 본 실시예에 관한반도체장치(30H)는 도 9에 나타낸 제 8실시예에 관한 반도체장치(30G)에서, 접착부재(40)를 제거한 구성으로 한 것을 특징으로 하는 것이다.
따라서, 본 실시예의 반도체장치(30H)에 의하면 부품 개수를 삭감할 수 있어서, 제 8실시예의 설명에서 진술한 효과 이외에, 반도체장치(30H)의 코스트 저감 및 제조공정의 간략화를 도모할 수 있다.
이어서 본 발명의 제 10실시예에 대해서 설명한다.
도 11은 제 10실시예인 반도체장치(30I)를 나타내고 있다. 본 실시예에 관한 반도체장치(30I)는 상기한 제 8및 제 9실시예와 같이 인터포저로서 유기재료로 되는 기판(33C)을 사용하고 있다. 단지 본 실시예에서는, 이 기판(33C)의 하면(실장면)에만 배선층(37B)을 형성한 구성(소위, 단층 배선의 가판)으로 한 것을 특징으로 하는 것이다.
구체적으로는 기판(33C)은 유리- 에폭시등의 유기재료로 되는 베이스재(55B)의 하면(실장면)에 배선층(37B)이 소정의 패턴으로 형성되어 있고, 또 배선층(37B)에는 레지스트(38C)가 덮이어 보호된 구성으로 되어 있었다.
상기한 각 실시예로부터 분명한 바와 같이, 반도체소자(32)와 볼(34)을 전기적으로 접속하는 기능을 발휘하는 인터포저는 여러가지의 기판 또는 리드부재 등을 사용할 수 있다.
이어서 본 발명의 제 11실시예에 대해서 설명한다.
도 12는 제 11실시예인 반도체장치(30J)를 나타내고 있다. 본 실시예에 관한 반도체장치(30J)는 도 11에 나타낸 제 10실시예에 관한 반도체장치(30I)에서 접착부재(40)를 제거한 구성으로 한 것을 특징으로 하는 것이다.
따라서, 본 실시예의 반도체장치(30J)에 의하면, 부품 개수를 삭감할 수 있어서, 제 10실시예에 관한 반도체장치(30I)에 비해 코스트 저감 및 제조공정의 간략화를 도모할 수 있다.
이어서 본 발명의 제 12실시예에 대해서 설명한다.
도 13은 제 12실시예인 반도체장치(30K)를 나타내고 있다. 본 실시예에 관한 반도체장치(30K)는 상기한 제 6실시예(도 7참조)와 같이 인터포저로서 리드부재 (52)를 사용함과 동시에, 반도체소자(32)의 소자 상면(32a)에 지지용 리드부재(58)를 설치한 구성으로 한 것을 특징으로 하고 있다. 즉 본 실시예에 관한 반도체장치(30K)는 한 쌍의 리드부재(52,58)에 의해 끼인조로 되어 있다. 이 지지용 리드부재(58)는 접착층(59A)에 의해 반도체소자(32)에 접합한 구성으로 되어 있었다.
이와 같이 반도체소자(32)의 소자 상면(32a)에 지지용 리드부재(58)를 설치함으로써 몰드수지(35C)를 트랜스퍼 몰드할 때, 반도체소자(32)를 금형내에서 확실하게 지지할 수 있기 때문에, 몰드수지(35C)의 성형을 정밀도가 좋게 행할 수 있다 . 따라서, 몰드수지(35C)를 구성하는 측면지지부(42)의 형성 정밀도를 높일 수 있어서, 제 1실시예에 대응하는 구성으로 할 경우에는 반도체소자(32)의 열변형을 확실하게 규제할 수 있다.
또 본 실시예에 관한 반도체장치(30K)는 반도체소자(32)의 소자 상면(32a) 상에도 몰드수지(35C)가 형성된 구성으로 되어있기 때문에(소자 상면(32a) 상에 형성된 몰드수지(35C)를 특히 상부 지지부(57)라고 한다), 반도체소자(32)의 열변형을 더욱 확실하게 규제할 수 있다.
또한, 소자 상면(32a)에 상부 지지부(57)가 형성됨으로써, 반도체소자(32)는 몰드수지(35C)에 의해 거의 전체가 밀봉된 구성으로 된다. 따라서, 반도체장치(30 K) 내(특히, 반도체소자(32)와 몰드수지(35C)와의 계면)에 수분이 침입하는 것을 방지할 수 있어서, 내습성이 우수한 장치를 실현할 수 있다.
이어서 본 발명의 제 13실시예에 대해서 설명한다.
도 14는 제 13실시예인 반도체장치(30L)를 나타내고 있다. 본 실시예에 관한 반도체장치(30L)는 도 13에 나타낸 제 12실시예에 관한 반도체장치(30K)에서, 접착부재(40)를 제거한 구성으로 한 것을 특징으로 하는 것이다.
따라서, 본 실시예의 반도체장치(30L)에 의하면, 부품 개수를 삭감할 수 있어서, 제 12실시예에 관한 반도체장치(30K)에 비해 코스트 저감 및 제조공정의 간략화를 도모할 수 있다.
이어서 본 발명의 제14실시예에 대해서 설명한다.
도 15는 제 14실시예인 반도체장치(30M)를 나타내고 있다. 본 실시예에 관한 반도체장치(30M)는 반도체소자(32)의 외주 전면을 몰드수지(35D)에 의하여 밀봉 한 구성으로 한 것을 특징으로 하는 것이다.
이와 같이, 반도체소자(32)의 외주 전면을 몰드수지(35D)에 의해 밀봉함으로써, 상기한 제 12 및 제 13실시예에 관한 반도체장치(30K,30L)와 같이 반도체소자( 32)의 열변형을 확실하게 규제할 수 있다.
또 제 12 및 제 13실시예의 구성의 경우는 소자 상면(32a)에 지지용 리드부재(58)가 개재하기 때문에, 이 지지용 리드부재(58)와 상부 지지부(57)와의 계면으로부터 수분이 장치내로 침입할 우려가 있었지만, 본 실시예에 관한 반도체장치(3 0M)에서는 반도체소자(32)는 몰드수지(35D)에 의해 전체가 밀봉된 구성으로 되어 있다. 따라서, 반도체장치(30M) 내에 수분이 침입하는 것을 확실하게 방지할 수 있어서, 내습성에 우수한 장치를 실현할 수 있다.
이어서 본 발명의 제 15실시예에 대해서 설명한다.
도 16은 제 15실시예인 반도체장치(30N)를 나타내고 있다. 본 실시예에 관한 반도체장치(30N)는 도 3에 나타낸 제 1실시예에 관한 반도체장치(30A)에서 반도체소자(32)의 소자 상면(32a) 상에 방열부재로서 기능하는 히트 플레이트(60A)를 설치한 것을 특징으로 하는 것이다.
상기와 같이, 몰드수지(35A)의 상단면(42a)은 트랜스퍼 몰드에 의해 반도체소자(32)의 소자 상면(32a)과 동일 면의 구성으로 되어있기 때문에 히트 플레이트( 60A)는 평판 형상으로 되어 있다. 따라서 히트 플레이트(60A)에 특히 성형처리를 행할 필요가 없기 때문에, 염가의 히트 플레이트(60A)를 사용할 수 있다. 이 히트 플레이트(60A)는 접착제층(59B)에 의해 반도체소자(32)에 접착된 구성으로 되어 있다.
본 실시예와 같이, 반도체장치(32)의 소자 상면(32a)에 히트 플레이트(60A)를 설치함으로써, 반도체소자(32)에서 발생하는 열을 좋은 효율로 방열할 수 있게 되어, 반도체장치(30N)와 실장기판(46) 사이에 발생하는 응력의 원인이 되는 반도체소자(32)의 온도상승을 억제할 수 있게 된다.
따라서, 본 실시예의 구성에 의하면, 반도체장치(30N)와 실장기판(46) 사이에 발생하는 응력 자체를 저감할 수 있게 된다. 이에 따라, 상기 응력에 기인하여 볼(34)의 접합위치에 발생하는 파손을 보다 확실하게 방지할 수 있어서, 실장 신뢰성의 더한층의 향상을 도모할 수 있게 된다.
이어서 본 발명의 제 16실시예에 대해서 설명한다.
도 17은 제 16실시예인 반도체장치(30P)를 나타내고 있다. 본 실시예에 관한 반도체장치(30P)는 도 16에 나타낸 제 15실시예에 관한 반도체장치(30N)와 같이 반도체소자(32)의 상부에 방열부재로서 기능하는 히트 플레이트(60B)를 설치한 구성으로 되어 있다.
단지, 제 15실시예에 관한 반도체장치(30N)에서는 반도체소자(32)의 소자 상면(32a)에 직접 히트 플레이트(60A)를 설치하고 있는 데 대하여, 본 실시예에 관한 반도체장치(30P)에서는 히트 플레이트(60B)와 소자 상면(32a) 사이에 상부 지지부( 57)(몰드수지(35C))가 개재하도록 구성한 것을 특징으로 하는 것이다.
히트 플레이트(60B)는 그 중앙부에 반도체소자(32)를 향하여 연출하는 볼록부 (61A)가 형성되어 있으며, 이 볼록부(61A)가 접착층(59B)에 의해 반도체소자(3 2)와 접합된 구성으로 되어 있다. 따라서, 반도체소자(32)에서 발생한 열은 볼록부(21 A)를 전도하여 히트 플레이트(60B)의 전면에서 방열된다. 따라서, 본 실시예의 구성에서도, 반도체장치(30P)와 실장기판(46) 사이에 발생하는 응력 자체를 저감할 수 있고, 따라서 실장 신뢰성의 향상을 도모할 수 있다.
또 본 실시예에 관한 반도체장치(30P)에서는 소자 상면(32a)의 상부에도 상부 지지부(57)(몰드수지(35C))가 개재한 구성이기 때문에, 반도체소자(32)의 거의 전체가 몰드수지(35C)에 의해 밀봉된 구성으로 된다. 따라서, 반도체장치(30P) 내에 수분이 침입하는 것을 방지할 수 있어서, 내습성이 우수한 장치를 실현할 수 있다.
이어서 본 발명의 제 17실시예에 대해서 설명한다.
도 18은 제 17실시예인 반도체장치(30Q)를 나타내고 있다. 본 실시예에 관한 반도체장치(30Q)는 도 16에 나타낸 제 15실시예에 관한 반도체장치(30N)과 같이 , 반도체소자(32)의 소자 상면(32a)에 방열부재로서 기능하는 히트 플레이트(60C)를 설치한 구성으로 되어 있다.
또 제 15실시예에 관한 반도체장치(30N)에서는 히트 플레이트(60A)로서 평판형상의 것을 사용하였지만, 본 실시예에서는 히트 플레이트(60C)에 요철을 형성함으로써 냉각면적을 넓히고, 이에 따라 다시 방열특성의 향상을 도모한 것을 특징으로 하고 있다.
이 구성으로 함으로써, 반도체소자(32)에서 발생한 열을 보다 효율적으로 방열할 수 있기 때문에, 반도체장치(30Q)와 실장기판(46) 사이에 발생하는 응력 자체를 다시 저감할 수 있고, 따라서 실장 신뢰성의 더한층의 향상을 도모할 수 있다.
이어서 본 발명의 제 18실시예에 대해서 설명한다.
도 19는 제 18실시예인 반도체장치(30R)를 나타내고 있다. 본 실시예에 관한 반도체장치(30R)는 도 18에 나타낸 제 17실시예에 관한 반도체장치(30Q)와 같이 , 요철을 가진 히트 플레이트(60D)를 설치한 구성으로 되어 있다.
단지, 제 17실시예에 관한 반도체장치(30Q)에서는 반도체소자(32)의 소자 상면(32a)에 직접 히트 플레이트(60C)를 설치하고 있는 데 대하여, 본 실시예에 관한 반도체장치(30R)에서는 히트 플레이트(60D)와 소자 상면(32a) 사이에 상부 지지부( 57)(몰드수지(35C))가 개재하도록 구성한 것을 특징으로 하는 것이다.
히트 플레이트(60D)는 그 중앙부에 반도체소자(32)를 향하여 연출하는 볼록부(61B)가 형성되어 있으며, 이 볼록부(61B)가 접착층(59B)에 의해 반도체소자(32)와 접합된 구성으로고 되어 있다. 따라서, 반도체소자(32)에서 발생한 열은 볼록부(6 1B)를 전도하여 히트 플레이트(60D)의 전면에서 좋은 효율로 방열되기 때문에 , 상기와 같이 실장 신뢰성의 향상을 도모할 수 있다.
또 본 실시예에 관한 반도체장치(30R)에서는 소자 상면(32a)의 상부에도 상부 지지부(57)(몰드수지(35C))가 개재한 구성이기 때문에, 반도체소자(32)의 거의 전체가 몰드수지(35C)에 의하여 밀봉된 구성으로 된다. 따라서, 반도체장치(30R) 내에 수분이 침입하는 것을 방지할 수 있어서, 내습성이 우수한 장치를 실현할 수 있다.
이어서 본 발명의 제 19실시예에 대해서 설명한다.
도 20은 제 19실시예인 반도체장치(30S)를 나타내고 있다. 본 실시예에 관한 반도체장치(30S)는 기판(33A) 상에 반도체소자(32) 및 몰드수지(35E)를 덮은 캡부재(62A)를 설치한 것을 특징으로 하는 것이다. 이 캡부재(62A)는 예컨대 42합금또는 동합금 등의 리드 프레임 재료로 형성되어 있다.
이 캡부재(62A)는 반도체소자(32) 및 몰드수지(35E)를 외부에 대하여 엄밀하게 밀봉하도록 구성되어 있고, 따라서 캡부재(62A0를 설치함으로써 반도체장치(30S ) 내(특히, 몰드수지(35E)내)에 수분이 침입하는 것을 방지할 수 있다. 이에 따라 , 몰드수지(35E)에 대한 내습성을 향상시킬 수 있어서, 반도체장치(30S)의 신뢰성을 향상시킬 수 있다.
또 반도체소자(32)는 몰드수지(35E) 이외에 금속제의 캡부재(62A)에 의해서도 보호되기 때문에, 반도체장치(30S)의 기계적 강도를 향상시킬 수 있어, 이것에 의해서도 반도체장치(30S)의 신뢰성을 향상시킬 수 있다.
이어서 본 발명의 제 20실시예에 대해서 설명한다.
도 21은 제 20실시예인 반도체장치(30T)를 나타내고 있다. 본 실시예에 관한 반도체장치(30T)는 도20에 나타낸 제 19실시예에 관한 반도체장치(30S)와 같이 반도체소자(32) 및 몰드수지(35F)를 덮은 캡부재(62A)를 설치한 구성으로 되어 있다.
단지, 제 19실시예에 관한 반도체장치(30S)에서는 반도체소자(32)의 소자 상면(32a)과 캡부재(62A) 사이에 상부 지지부(57)(몰드수지(35E))가 개재하고 있는 데 대하여, 본 실시예에 관한 반도체장치(30T)에서는 캡부재(62A)가 직접 반도체소자(32)의 소자 상면(32a)과 접촉하도록 구성한 것을 특징으로 하는 것이다.
또 본 실시예에서는 캡부재(62A)의 재질로서 방열특성이 양호한 재료가 선정되어 있다. 또한, 반도체소자(32)와 캡부재(62A)와의 접합성을 향상시키기 위해서 , 캡부재(62A)와 소자 상면(32a) 사이에는 접착층(59B)이 개장되어 있다.
본 실시예와 같이, 캡부재(62A)를 방열특성이 양호한 재료로 형성하고, 또한 반도체소자(32)에 직접 접촉하도록 구성함으로써 캡부재(62A)는 방열부재로서도 기능한다. 따라서, 본 실시예에 관한 반도체장치(30T)에 의하면 반도체소자(32 )에서 발생한 열을 보다 효율적으로 방열할 수 있게 된다. 이에 따라, 먼저 도 20을사용하여 설명한 제 19실시예에 관한 반도체장치(30S)로 실현할 수 있는 효과 이외에 반도체장치(30T)와 실장기판(46) 사이에 발생하는 응력을 저감할 수 있어서, 실장 신뢰성의 더한층의 향상을 도모할 수 있는 효과를 얻을 수가 있다.
이어서 본 발명의 제 21실시예에 대해서 설명한다.
도 22는 제 21실시예인 반도체장치(30U)를 나타내고 있다. 본 실시예에 관한 반도체장치(30U)는 도 20에 나타낸 제 19실시예에 관한 반도체장치(30S)와 같이 , 반도체소자(32)의 소자 상면(32a)의 상부에 상부 지지부(540를 개장한 구성에서 캡부재(62B)를 설치한 구성으로 되어 있다.
단지, 제 19실시예에 관한 반도체장치(30S)에서는 소자 상면(32a)과 캡부재 (62A)가 직접 접촉하지 않는 구성으로 되어 있는 데 대하여, 본 실시예에 관한 반도체장치(30U)에서는 캡부재(62B)에 반도체소자(32)를 향하여 연출한 볼록부(61C)를 형성하고, 이 볼록부(61C)가 접착층(59B)을 개재하여 반도체소자(32)에 접촉하도록 구성한 것을 특징으로 하는 것이다.
이 구성으로 함으로써 먼저 도 20을 사용하여 설명한 반도체장치(30S)로 실현할 수 있는 효과와, 도 21을 사용하여 설명한 반도체장치(30T)로 실현할 수 있는 효과의 쌍방을 실현할 수 있게 된다. 따라서, 본 실시예에 관한 반도체장치(30U)에 의하면, 내습성 및 방열특성을 다 같이 향상시킬 수 있어서, 높은 신뢰성을 실현할 수 있다.
이어서 본 발명의 제 22실시예에 대해서 설명한다.
도 23은 제 22실시예인 반도체장치(70A)를 나타내고 있다. 상기한 각 실시예에서는 D-RAM 등의 센터 패드구조의 반도체소자(32)를 예로 들어 설명하였다. 그런데, 상기한 각 실시예의 적용은 센터 패드구조의 반도체소자(32)에 한정되는 것이 아니고, 전극패드(48)를 소자 외주위치에 주변 패드 형상으로 설치한 주변 패드구조의 반도체소자(32)에 대해서도 적용할 수 있다.
본 실시예에 관한 반도체장치(70A)는 전극패드(48)를 소자 외주위치에 주변 패드 형상으로 설치한 주변 패드구조의 반도체소자(32)를 사용한 것을 특징으로 하는 것이다. 이 주변 패드구조의 반도체소자(32)를 사용함에 따라 금속선(39)을 삽입하는 삽입 구멍(78)은 33A의 외주위치 근방에 형성된 구성으로 되어 있다.
본 실시예와 같이, 전극패드(48)를 소자 외주위치에 설치한 주변 패드구조로 함으로써 전극패드(48)를 소자 외주 중앙에 설치한 구성(센터 패드구조)에 비해 패드의 설치 면적이 확대되기 때문에 다단자화를 도모할 수 있어서, 반도체장치(7 0A)의 고밀도화에 대응할 수 있게 된다.
이어서 본 발명의 제 23실시예에 대해서 설명한다.
도 24는 제 23실시예인 반도체장치(70B)를 나타내고 있다. 상기한 각 실시예에서는 평면에서 본 상태의 반도체소자(32)의 면적과 기판(33A∼ 33C)의 면적이 거의 같게 형성되어 있고, 따라서 외부 접속단자가 되는 볼(34)은 반도체소자 (32)와 대향하는 위치에 설치되어 있었다.
이에 비해서 본실시예에 관한 반도체장치(70B)는 인터포저로서 기능하는 기판(33A)을 반도체소자(32)의 외주로 연출시킴과 동시에, 이 연출 영역에 볼(34)(돌기전극)을 설치한 구성으로 한 것을 특징으로 하는 것이다. 즉 도면중 화살표( L)로 나타낸 영역이 기판(33A)의 반도체소자(32)의 외주로 연출된 연출 영역이고, 이 연출 영역(L)의 도면중 하부에 볼(34)이 설치되어 있다.
또한, 볼(34)의 설치위치는 이 기판(33A)의 연출 영역(L)에 한정되는 것은 아니고, 상기한 각 실시예와 같이 반도체소자(32)와 대향하는 영역(도면중, 화살표 (M)로 나타낸 영역)의 하부에 설치한 구성으로 하여도 좋다(이와 같이 설치된 볼을 도면중 34a로 나타내고 있다).
상기와 같이 본 실시예에서는 기판(33A)을 반도체소자(32)의 외주로 연출하여 연출 영역(L)을 형성함으로써 반도체소자(32)의 면적(평면에서 본 면적)에 대하여 기판(33A)의 면적(평면에서 볼 때의 면적)이 넓어진다. 그리고 이 넓은 면적을 가진 기판(33A)에도 볼(34)을 설치할 수 있게 된다.
따라서, 반도체소자(32)의 전극패드(48)의 설치 피치에 대하여 볼(34)의 설치 피치를 넓게 할 수 있게 된다. 이에 따라, 반도체소자(32)가 다 단자화하여도 볼(32)에 의해 실장기판과 반도체장치(70B)와의 전기적 접속을 도모할 수 있게 되어, 반도체장치(70B)의 고밀도화에 대응할 수 있다.
또 본 실시예에 관한 반도체장치(70B)는 몰드수지(35H)의 측면(72B)과 기판 (33A)(인터포저)의 측면(73A)이 동일 평면이 되도록 구성되어 있다. 이것은 후에 상술하는 바와 같이, 몰드수지(35H)와 기판(33A)을 일괄적으로 절단함으로써 형성된다.
이와 같이, 몰드수지(35H)의 측면(72B)과 기판(33A)의 측면(73A)을 동일 평면으로 함으로써, 반도체장치(70B)의 외관의 돋보임을 향상시킬 수 있다. 또한 도면중 부호(74)로 나타낸 것은 리드단자이고, 본 실시예에서는 기판(33A)과 전극패드(48)를 접속하는 데 이 리드단자(74)를 사용하고 있다.
이어서 본 발명의 제 24 및 제 25실시예에 대해서 설명한다.
도 25는 제 24실시예인 반도체장치(70C)를 나타내고 있으며, 또 도 26은 제 25실시예인 반도체장치(70D)를 나타내고 있다. 제 24 및 제 25실시예에 관한 각 반도체장치(70C,70D)는 복수의 볼(34)이 설치되는 기판(33A)의 각 볼 설치위치의 기판(33A)과 반도체소자(32) 사이에 개재하는 재료가 각각 동일한 물성을 갖도록 구성한 것을 특징으로 하는 것이다.
즉 기판(33A)의 볼(34)이 설치되는 위치에는 볼(34)을 접합하기 위한 랜드 (77)가 형성되어 있지만, 본 실시예에서는 이 랜드(77)의 도면중 상부의 기판(33A)과 반도체소자(32) 사이에 개재하는 재료가 동일 재질로 되도록 구성한 것을 특징으로 하는 것이다.
구체적으로는 도 25에 나타낸 반도체장치(70C)는 랜드(77)의 도면중 상부의 기판(33A)과 반도체소자(32) 사이에 접착부재(71B)만이 설치된 구성으로 되어 있다 . 즉 본 실시예에서는 복수 형성된 랜드(77)의 모든 상부에 접착부재(71B)가 설치된 구성으로 되어 있다.
또 도 26에 나타낸 반도체장치(70D)는 랜드77의 도면중 상부의 기판(33A)과 반도체소자(32) 사이에 하면지지부(43A)(몰드수지(35A))를 설치한 구성으로 되어 있다. 즉 본 실시예에서는 복수 형성된 랜드(77)의 모든 상부에 하면지지부(몰드수지(35A))가 설치된 구성으로 되어 있다.
상기한 각 실시예와 같이, 랜드(77)의 도면중 상부의 기판(33A)과 반도체소자(32) 사이에 접착부재(71B) 또는 하면지지부(43A)(몰드수지(35A))만이 설치되는 구성으로 함으로써, 랜드(77)의 도면중 상부의 동일한 물성을 가진 재료가 설치된 구성으로 된다. 상기 구성으로 함으로써 반도체장치(70C,70D)를 실장기판에 실장할 때의 실장 신뢰성을 향상시킬 수 있다.
즉 가령 복수의 볼 설치위치(랜드(77)의 도면중 상부위치)의 각각의 기판(33A)과 반도체소자(32) 사이에 개재하는 재료가 다른 물성(예컨대, 탄성률이나 열팽창률 등)을 갖는 경우에는, 각 볼 설치위치에서 각각 다른 응력(스트레스)이 발생한다.
예컨대, 인접한 한 쌍의 볼 설치위치를 생각한 경우, 한쪽의 볼 설치위치에 강성이 높은 재료(예컨대, 몰드수지)가 개재하도록 구성하고, 이것에 인접한 다른쪽의 볼 설치위치에 그것보다도 강성이 낮은 재료(예컨대, 접착부재)를 개장한 경우를 상정하면, 접착부재는 응력을 흡수하는 것에 대하여 몰드수지는 응력흡수가 작기 때문에 응력의 흡수율은 작다.
이 때문에, 이 구성에서는 몰드수지(강성이 높은 재료(9)가 설치된 볼 설치위치에 집중적으로 응력이 인가되게 된다. 이와 같이 특정한 볼 설치위치에 집중적으로 응력이 인가되면, 이 부위에 설치된 볼(34)이 기판(33A) 또는 실장기판으로부터 이탈하기 쉬어진다.
이에 비해서 제 24 및 제 25실시예와 같이, 볼 설치위치에 각각 동일한 물성을 갖는 재료가 설치되도록 구성함으로써, 각 볼 설치위치(랜드(77)의 설치위치)에 인가되는 응력을 분산시킬 수 있어서, 특정한 볼 설치위치에 집중적으로 응력이 인가되는 것을 방지할 수 있다. 이에 따라, 볼(34)이 기판(33A) 또는 실장기판으로부터 이탈하는 것을 방지할 수 있고, 따라서 반도체장치(70C,70D)의 실장 신뢰성의 향상을 도모할 수 있다.
도 27은 본 발명자가 실시한 제 24실시예에 관한 반도체장치(70C) 및 제 25실시예에 관한 반도체장치(70D)에 대하여 신뢰성 시험을 행하였을 때의 실험결과를 나타내고 있다. 또 도 27에서는 참고를 위해 볼 설치위치에 다른 물성을 갖는 재료를 설치한 구성의 반도체장치에 대해서도 동일한 실험을 행하고, 그 결과를 비교예로서 나타내고 있다.
또한 , 본 실험에서는 실장기판에 대하여 반도체장치를 한쪽면에 실장하고, 이것에다 -25℃∼ 125℃의 온도 사이클을 500사이클(cyc), 1000사이클(cyc ), 1500사이클(cyc), 2000사이클(cyc), 2500사이클(cyc)을 인가하여, 이 때 손상이 발생한 반도체장치수를 「(손상한 반도체장치수) / (실험을 행한 반도체장치수)」로서 나타내고 있다.
도 27의 실험결과로부터 비교예에 관한 반도체장치는 1000사이클(cyc)로부터 급격히 손상수가 증대하여 1500사이클(cyc)에서는 모든 반도체장치가 손상하여버리는 것을 알수 있다.
이에 비해서, 제 25실시예에 관한 반도체장치(70D)는 1500사이클(cyc)까지는 손상이 발생하는 일이 없고, 따라서 비교예에 비해 높은 신뢰성을 갖고 있는 것이 실증되었다. 그런데, 제 25실시예에 관한 반도체장치(70D)는 2000사이클(cyc) 이상이 되면 손상이 발생한다. 이에 비해서, 제 24실시예에 관한 반도체장치(70C)는 이번에 실험한 각 사이클에서 손상이 발생하지 않고, 따라서 가장 높은 신뢰성을 갖고 있는 것이 실증되었다.
이어서 본 발명의 제 26 내지 제 29실시예에 대해서 설명한다.
도 28은 제 26실시예인 반도체장치(70E)를 나타내고 있고, 도 29는 제 27실시예인 반도체장치(70F)를 나타내고 있고, 도 30은 제 28실시예인 반도체장치(70G)를 나타내고 있고, 또 도 31은 제 29실시예인 반도체장치(70H)를 나타내고 있다. 각 실시예에 관한 각 반도체장치(70E∼ 70H)는 몰드수지(35I∼ 35K) 내에서 복수(각 실시예에서는 2개)의 반도체소자(32A,32B)를 적층(stack)한 구조로 한 것을 특징으로 하는 것이다.
각 반도체장치(70E∼ 70H)에서 상부에 위치하는 반도체소자(32A)는 예컨대 논리 LSI이고, 전극패드(48A)가 소자 외주위치에 설치된 주변 패드구조로 되어 있다. 또 하부에 위치하는 반도체소자(32B)는 예컨대 D-RAM 등의 메모리 소자이고, 전극패드(48B)가 소자 중앙위치에 설치된 센터 패드구조로 되어 있다.
도 28 및 도 29에 나타낸 제 26 및 제 27실시예에 관한 반도체장치(70E,70F)는 반도체소자(32A. 32B)를 함께 페이스 다운(회로 형성면이 실장기판과 대향하는 측이 되도록 배치하는 구조)으로 스택한 구성으로 되어 있다. 또 하부에 위치하는 반도체소자(32B)의 크기(평면에서 볼 때의 면적)는 상부에 위치하는 반도체소자( 32A)의 크기(평면에서 볼 때의 면적)에 비해 작게 설정되어 있으며, 이 양자의 크기의 차에 의해 형성되는 단차 부분에 상부에 위치하는 반도체소자(32A)의 전극패 드(48A)가 설치되도록 구성되어 있다.
또 도 28에 나타낸 제 26실시예에 관한 반도체장치(70E)에서는 몰드수지(3 5I)가 하부에 위치하는 반도체소자(32B)의 측부는 지지하지만, 상부에 위치하는 반도체소자(32A)의 측부는 지지하지 않는 구성으로 되어 있다. 이에 비해서, 도 29에 나타낸 제 27실시예에 관한 반도체장치(70F)에서는 몰드수지(35J)가 하부 및하부에 위치하는 각 반도체소자(32A,32B)의 각 측부를 지지하는 구성으로 되어 있다.
한편, 도 30 및 도 31에 나타낸 제 28 및 제 29실시예에 관한 반도체장치(70G,70H)는 하부에 위치하는 반도체소자(32B)를 페이스 다운함과 동시에, 상부에 위치하는 반도체소자(32A)를 페이스 업(회로 형성면이 실장기판과 반대측에 위치하도록 배치하는 구조)로 스택한 구성으로 되어 있다. 또 몰드수지(35 K)는 하부 및 하부에 위치하는 각 반도체소자(32A,32B)의 각 측부를 지지하는 구성으로 되어 있다.
또 도 30에 나타낸 제 28실시예에 관한 반도체장치(70G)에서는 하부에 위치하는 반도체소자(32B)의 크기(평면에서 볼 때의 면적)는 상부에 위치하는 반도체소자 (32A)의 크기(평면에서 볼 때의 면적)에 비해 크게 설정되어 있다. 이에 비해서 , 도 31에 나타낸 제 29실시예에 관한 반도체장치(70H)에서는 하부에 위치하는 반도체소자(32B)의 크기(평면에서 볼 때의 면적)는 상부에 위치하는 반도체소자( 32A)의 크기(평면에서 볼 때의 면적)에 비해 작게 설정되어 있다.
상기한 제 26 내지 제 29실시예에 관한 반도체장치(70E∼ 70H) 에 의하면, 복수의 반도체소자(32A,32B)를 몰드수지(35I∼ 35K) 내에서 스택한 구조로 함으로써, 각 실시예와 같이 논리용 반도체소자와 메모리용 반도체소자와 같은 다른 종류의 반도체소자를 동일 패키지 내에 설치할 수 있어서, 반도체장치(70E∼ 70H)의 더한층의 고밀도화를 도모할 수 있다. 또 각 반도체소자(32A,32B) 사이의 배선거리를 짧게 할 수 있기 때문에, 각각의 반도체소자를 별개의 패키지에 수납한 구성에 비해 신호의 송신 손실을 저감할 수 있고, 따라서 고속 처리화에 대응할 수 있다
또 제 26 내지 제 29실시예의 반도체장치(70E∼ 70H)는 기판(33A)과 대향하는 최하부에 위치하는 반도체소자(32B)로서 센터 패드구조의 것을 사용한 구성으로 하였기 때문에 소형화를 도모할 수 있다.
즉 모든 반도체소자(32A,32B)를 주변 구조(반도체소자의 외주에 전극패드가 설치된 구조)로 한 경우에는, 스택 시에 반도체소자의 크기의 제약이 발생하여 전극패드를 노출시키기 위해서 필연적으로 하부에 위치하는 반도체소자의 크기를 상부에 위치하는 반도체소자의 크기에 대하여 크게 할 필요가 생기어, 반도체장치가 대형화하여 버린다.
이에 비해서 센터 패드구조의 반도체소자(32B)는 페이스 업으로 하면 반도체소자(32A)를 스택할 수 없기 때문에, 필연적으로 페이스 다운의 구조로 설치할 필요가 있다. 따라서, 센터패드구조의 반도체소자(32B)의 상부에 적층되는 반도체소자(32A)는 반도체소자(32B)의 전극패드가 형성되어 있지 않은 배면측에 적층하게 된다.
따라서, 상부에 적층되는 반도체소자(32A)는 그 크기가 하부에 위치하는 반도체소자(32B)의 크기에 제한되는 일이 없어지므로 반도체소자(32B)보다 작은 것을선정할 수 있게 되어, 반도체장치의 소형화를 도모할 수 있다(도 31참조).
이어서 본 발명의 제1실시예인 반도체장치의 제조방법에 대해서 설명한다. 이하의 제조 방법의 설명에서는 도 23에 나타낸 제 22실시예에 관한 반도체장치(70 A)의 제조방법을 예로 들어 설명하는 것으로 한다. 또, 이하의 설명에서 도 23에 나타낸 구성과 동일한 구성에 대해서는 동일부호를 붙이어 그 설명을 생략하는 것으로 한다.
본 실시예에 관한 반도체장치(70A)의 제조 방법은 접착부재 설치공정, 제 1 분리공정, 소자 탑재공정, 몰드공정, 제 2 분리공정 및 볼 설치공정 등을 가지고 있다. 우선, 상기의 각 공정의 개략에 대해서 도 32 내지 도 37을 사용하여 설명한다.
도 32는 접착부재 설치공정을 나타내고 있다. 이 접착부재 설치공정에서는 웨이퍼(80)(반도체기판) 또는 배선기판(33A)(인터포저)의 적어도 한쪽의 소정 위치에 접착부재(71A)를 설치하는 공정이다. 도 32에 나타낸 실시예에서는 웨이퍼(80)에 접착부재(71A)를 설치한 예를 나타내고 있다.
웨이퍼(80)는 이미 별도의 공정을 거침으로써 복수의 반도체소자가 형성되어 있으며, 접착부재(71A)의 설치위치는 이 각 반도체소자 상에 위치하도록 선정되어 있다. 또, 접착부재(71A)의 재질로서는, 예컨대 열경화성 또는 열가소성을 가진 수지가 사용되고 있다. 구체적으로는 에폭시계 수지의 적용이 고려된다.
또 본 실시예에서는 웨이퍼(80)에 형성된 복수의 반도체소자 형성영역(도면중, 1개의 반도체소자의 형성영역(32b)을 파선으로 나타냄)에 각각 2개의 접착부재 (71A)가 설치되도록 하고 있다. 따라서, 각 반도체소자 형성영역에서 2개의 접착부재(71A)의 설치위치에 끼인 위치가 개장부(45)로 된다.
상기의 접착부재 설치공정이 종료하면, 이어서 제 1 분리공정을 실시한다. 이 제 1 분리공정에서는 다이싱 소(도시하지 않음)를 사용하여 웨이퍼(80)를 절단하여, 개개의 반도체소자(32)를 형성한다. 도 33은 제 1 분리공정을 실시함으로써 분리된 반도체소자(32)를 나타내고 있다(또한 도시의 편의상, 도 33에는 4개의 반도체소자(32)만 나타내고 있다).
이와 같이, 접착부재 설치공정에서 웨이퍼(80)에 접착부재(71A)를 설치한 후에 제 1 분리공정을 실시하고 웨이퍼(80)를 개개의 반도체소자(32)로 분리함으로써 , 먼저 제 1 분리공정을 실시하여 분리된 개개의 작은 반도체소자에 대하여 접착부재를 설치하는 방법에 비해 접착부재(71A)의 설치처리를 용이하게 행할 수 있다.
상기의 제 1 분리공정이 종료하면, 이어서 소자 탑재공정을 실시한다. 소자 탑재공정에서는 제 1 분리공정에서 분리된 반도체소자(32)를 접착부재(71A)에 의해 인터포저가 되는 기판(33A)에 접착함과 동시에, 반도체소자(32)에 형성된 전극패드 (48)와 기판(33A)을 전기적으로 접속하는 처리가 행하여진다. 도 34는 소자탑재공정이 종료한 상태의 반도체소자(32) 및 기판(33A)을 나타내고 있다.
본 실시예에서는 전극패드(48)와 기판(33A)과의 전기적 접속에 금속선(39)(와이어)를 사용하고 있다. 이 금속선(39)은 와이어 본딩장치에 의해 접속된다. 또 기판(33A)의 소정 위치에는 삽입 구멍(78)이 형성되어 있으며, 이 삽입 구멍( 78)을 통해서 금속선(39)의 단부는 기판(33A)의 도면중 하면에 본딩되는 구성으로되어 있다.
상기와 같이 본실시예에 관한 소자 탑재공정에서는 분리된 반도체소자 (32)를 접착부재(71A)를 개재해서 기판(33A)에 접착하여 고정하기 때문에, 반도체소자 (32)의 전극패드(48)와 기판(33A)을 전기적으로 접속하는 처리(와이어 본딩)를 용이하고 확실하게 행할 수 있다. 또 접착부재(71A)는 반도체소자(32)를 기판( 33A)에 대하여 소정 거리 떨어지게(도면중, 화살표Tmold로 나타냄) 하는 스페이서(spac er)로서도 기능한다. 또 이 반도체소자(32)와 기판(33A) 사이에 형성된 떨어진 영역이 개장부(45)로서 기능한다.
또한, 본 실시예에서는 금속선(39)이 기판(33A)에 본딩되는 본딩위치와 대향하는 위치에 접착부재(71A)가 존재하도록 구성되어 있다. 따라서, 접착부재(71A)는 금속선(39)을 와이어 본딩할 때에 기판(33A)에 생기는 불필요한 진동을 규제하는 기능을 발휘하고, 따라서 금속선(39)을 기판(33A)에 확실하게 접합할 수 있다.
상기의 소자 탑재공정이 종료하면, 이어서 몰드공정을 실시한다. 도 35는 몰드수지(35A)가 형성된 상태의 반도체소자(32) 및 기판(33A)을 나타내고 있다.
몰드공정에서는 반도체소자(32)의 측부(외주측면)를 밀봉하도록, 그리고 개 장부(45)(접착부재(71A)에 의해 대향해서 떨어진 반도체소자(32)와 기판(33A)과의 간극부분)를 매립하도록 몰드수지(35A)를 충전한다. 이 개장부(45)에 충전된 몰드수지( 35A)는 상기한 하면지지부(43A)를 구성한다.
이 때, 상기와 같이 반도체소자(32)와 기판(33A) 사이에 스페이서로서도 기능하는 수지 접착부재(71A)를 설치하고, 이것에 의하여 개장부(45)를 형성하는 구성으로 하고 있기 때문에, 하면지지부(43A)를 형성하기 위해서 별도로 반도체소자 (32)와 기판(33A)을 떨어지게 하는 부재를 설치할 필요는 없어지며, 따라서 몰드공정의 간단화를 도모할 수 있다.
또, 상기와 같이 본 실시예에서는 금속선(39)이 삽입 구멍(78)을 통해서 기판(33A)의 뒷편(실장기판과 대향하는 측)에 본딩된 구성이기 때문에, 금속선 (39)의 일부는 기판(33A)의 뒷편으로 연출하고 있다. 이 때문에, 본 실시예에서는 기판(33A)의 뒷편에 접속부 밀봉수지(41D)를 형성하고, 기판(33A)에서 연출한 금속선 (39)을 보호하는 구성으로 하고 있다. 또한, 상기의 몰드수지(35A)는 후술하는 금형(100A)(도 47참조)을 사용하여 형성된다.
상기의 몰드공정이 종료하면, 이어서 제 2 분리공정을 실시한다. 제 2 분리공정에서는 몰드수지(35A)과 기판(33A)을 함께 일괄해서 절단하여, 개개의 반도체 장치(70A)를 형성한다(단, 이 상태에서는 볼(34)은 설치되어 있지 않다). 구체적으로는, 도 36에 나타낸 바와 같이, 인접하는 반도체소자(32) 사이에 설정되어 있는 다이싱 위치(82)를 다이싱 소(31)를 사용하여 절단하고, 이에 따라 개개의 반도체장치(70A)를 분리시킨다.
이와 같이, 본 실시예의 의한 제2의 분리공정에서는 몰드수지(35A)와 기판( 33A)을 함께 일괄해서 절단하는 방법을 상용하고 있기 때문에, 도 37에 나타낸 바와 같이 분리된 각 반도체장치(70A)의 측면은 몰드수지(35A)의 측면(72A)과 기판( 33A)의 측면(73A)이 동일 면을 형성한 구성으로 되어 있다.
따라서, 일반적으로 행하여지고 있는 게이트 브레이크를 사용하여 반도체장치를 개편화하는 방법에 비해, 게이트 브레이크 흔적이 잔존하지 않기 때문에 외관의 돋보임을 향상할 수 있음과 동시에, 게이트 브레이크에 의해 몰드수지(35A)에 결핍 불량이 발생하는 것을 방지할 수 있다.
상기의 제 2 분리공정이 종료하면, 이어서 볼 설치공정을 실시한다. 이 볼 설치공정에서는 분리된 반도체장치(70A)의 기판(33A)에 볼(34)을 설치한다. 구체적으로는, 기판(33A)의 소정 설치위치에는 랜드(77)가 형성되어 있고, 이 랜드(77 )에 볼(34)을 접합한다. 이 볼(34)을 랜드(77)에 접합하는 방법으로서는, 예컨대 주지의 전사법을 사용할 수 있다. 또한, 이 볼 설치공정을 제 2 분리공정 실시전에 하여, 볼(34)이 설치된 상태에서 몰드수지(35A)와 기판(33A)을 일괄 절단하는 것도 가능하다.
이상 설명한 각 공정을 실시함으로써, 도 23에 나타내는 반도체장치(70A)가 제조된다.
이어서 상기한 각 제조공정의 상세 및 상기한 각 제조공정의 다른 실시예에 대해서 설명한다.
도 38은 웨이퍼(80)에 접착부재(71A)를 형성하는 접착부재 설치공정의 구체적인 방법을 나타내고 있다. 도 38a에 나타낸 방법은 접착부재(71A)가 되는 수지( 93)를 용융한 뒤에, 이 수지(93)를 포팅법을 사용하여 웨이퍼(80)에 형성하는 방법 (이하, 포팅법이라고 한다)이다. 이 포팅법에서는 용융한 수지(93)가 충전된 디스 펜서(83)를 도면중 화살표 방향으로 이동시키면서 포팅처리를 행하고, 이에 따라 웨이퍼(80) 상에 접착부재(71A)를 설치한다.
또 도 38b에 나타낸 방법은 미리 소정의 접착부재(71A)의 형상으로 형성된 시트형상 수지(92)를 웨이퍼(80)에 전사하여 접착하는 방법(이하, 시트 접착법이라고 한다)이다. 이 시트 접착법에서는 시트형상 수지(92)를 접착용 지그(84)에 장착해 두고, 이 접착용 지그(84)를 웨이퍼(80)로 가압함으로써 시트형상 수지(92)를 웨이퍼(80)에 접착한다.
이 때, 접착용 지그(84)의 시트형상 수지(92)를 장착하는 장착면은 시트형상 수지(92)에 대하여 접착성이 불량인 재질이 선정되어 있고, 또 접착용 지그(84) 내에는 시트형상 수지(92)를 가열하는 히터가 설치되어 있다. 따라서, 단순히 접착용 지그(84)를 웨이퍼(80)에 압압하는 것만으로 시트형상 수지(92)를 웨이퍼(80)에 접착할 수 있다.
또, 도 38c에 나타낸 방법은 접착부재(71A)가 되는 수지(93)를 용융한 뒤에, 이 수지(93)를 분사노즐(91)을 사용하여 웨이퍼(80)에 분사하고, 이에 따라 접착부재(71A)를 형성하는 방법(이하, 스프레이법이라 한다)이다.
상기한 어느 방법을 사용하여도, 웨이퍼(80) 상에 접착부재(71A)를 형성할 수 있다. 그런데, 포팅법 또는 스프레이법을 사용한 경우에는 접착부재(71A)의 설치위치에 변경이 있더라도 이것에 용이하게 대응할 수 있는 이점이 있다. 또, 시트 접착법을 사용한 경우에는 접착용 지그(84)에 복수의 시트형상 수지(92)를 설치하여 둠으로써, 일괄적으로 복수의 접착부재(71A)를 웨이퍼(80)에 설치할 수 있게 되고, 따라서 접착부재 설치공정의 효율화를 도모할 수 있는 이점이 있다.
도 39는 상기한 접착부재 설치공정의 제 1 다른 실시예를 나타내고 있다. 먼저 도32를 사용하여 설명한 접착부재 설치공정에서는 접착부재(71A)를 수지만으로 형성하였지만, 본 실시예에서는 금속층(86)을 중간에 개재시키고 그 양측에 접착제층(85)을 설치함으로써 접착부재(71D)를 형성한 것을 특징으로 하는 것이다.
구체적으로는 포팅법 또는 스프레이법을 사용하여 하층이 되는 접착제층(85)을 웨이퍼(80)(반도체소자32) 상에 형성하고, 이어서 이 접착제층(85) 상에 시트 접착법에 준한 방법으로 금속층(86)을 형성하고, 또한 금속층(86) 상에 포팅법 또는 스프레이법을 사용하여 상층이 되는 접착제층(850을 형성한다.
본 실시예와 같이, 금속층(86)을 중간에 개재시키고 그 양측에 접착제층(85)을 설치하여 접착부재(71D)를 형성함으로써, 전체를 접착제로 형성한 접착부재(71A )에 비해 내부에 금속층(86)이 존재함으로써 접착부재(71D)의 강도를 증대시킬 수 있다.
도 40은 상기한 접착부재 설치공정의 제 2 다른 실시예를 나타내고 있다. 먼저 도 32를 사용하여 설명한 접착부재 설치공정에서는, 접착부재(71A)의 재질과 몰드수지(35A)의 재질과의 관계에 대하여는 특히 고려하지 않았었다. 이에 비해서 본 실시예에서는 접착부재(71E)의 재질로서 몰드수지(35A)의 재질로 상용하는 재질 (상용성이 높은 재질)을 선정한 것을 특징으로 하는 것이다.
여기서 상용성이라 함은 친화하는 정도를 나타내는 특성을 말하며, 두 개의 재질의 상용성이 높을수록 상기 두 개의 재질은 균일하게 혼화한다. 따라서, 접착부재(71E)의 재질과 몰드수지(35A)의 재질을 선정할 때, 서로 상용성이 높은 재질을 선정함으로써 몰드공정 종료후에 접착부재(71E)와 몰드수지(35A)와의계면부(87)는 균일하게 혼화한 상태가 된다.
이에 따라, 몰드수지(35A)와 접착부재(71E)와의 접합력은 증대함과 동시에, 몰드수지(35A)와 접착부재(71E) 사이에 수분 등이 진입하는 것을 방지할 수 있고, 따라서 제조되는 반도체장치의 신뢰성을 향상시킬 수 있다.
도 41은 상기한 접착부재 설치공정의 제 3의 다른 실시예를 나타내고 있다. 먼저 도 32를 사용하여 설명한 접착부재 설치공정에서는, 접착부재(71A)를 웨이퍼( 80)에 설치한 구성으로 하였다. 이에 비해서 본실시예에서는 기판(33A)에 접착부재(71A)를 형성한 것을 특징으로 하는 것이다.
기판(33A)에 접착부재(71A)를 형성하는 방법은 먼저 도 38을 사용하여 설명한 웨이퍼(80)에 접착부재(71A)를 형성하는 방법과 같은 방법을 사용할 수 있고, 구체적으로는 포팅법, 시트 접착법, 스프레이법중 어느 것이든 사용할 수 있다.
본 실시예와 같이, 기판(33A)에 접착부재(71A)를 형성함으로써 웨이퍼(80)에 접착부재(71A)를 설치하는 구성(이 경우, 접착부재(71A)는 웨이퍼(80)에 형성된 각 반도체소자(32)의 회로 형성면에 형성된다)에 비해, 반도체소자(32)에 주는 손상을 적게 할 수 있다.
즉 상기와 같이 접착부재(71A)를 웨이퍼(80)에 포팅법 또는 스프레이법으로 형성하고자 하는 경우에는, 용융된 고온의 접착부재(71A)가 웨이퍼(80)에 설치되기 때문에, 웨이퍼(80)에 형성된 반도체소자(32)가 열에 의해 손상할 우려가 있다.
그런데, 반도체소자(32)를 탑재하기 전의 기판(33A)은 배선패턴(도시하지 않음) 및 삽입 구멍(78)이 형성된 것만의 구성이기 때문에, 열 인가되어도 손상하는것은 설치되어 있지 않다. 따라서, 기판(33A)에 접착부재(71A0를 형성함으로써 반도체소자(32)의 손상은 방지되어 반도체 제조의 신뢰성을 향상시킬 수 있다.
도 42는 상기한 접착부재 설치공정의 제 4의 다른 실시예를 나타내고 있다. 먼저, 도 32를 사용하여 설명한 접착부재 설치공정에서는 반도체소자(32)를 탑재하기 전의 기판(33A)은 배선패턴(도시하지 않음) 및 삽입 구멍(78)만이 형성된 구성으로 되어 있었다. 이에 비해서 본 실시예에서는 기판(33D)에 다시 슬릿(88A)(도면에서는 검게 칠하여 나타내고 있음)을 형성한 것을 특징으로 하는 것이다.
구체적으로는, 슬릿(88A)은 접착부재(71A)의 설치방향(도면중, 화살표(X)로 나타내는 방향)에 대하여 직교하는 방향(도면중, 화살표(Y)로 나타내는 방향)에 연재하도록 형성되어 있고, 또한 슬릿(88A)의 형성위치는 먼저 제 2 분리공정에서 설명한 기판(33D)이 분리되는 다이싱 위치(분리위치)에 선정되어 있다.
상기와 같이 구성된 슬릿(88A)은 기판(33D)에 인가되는 응력을 흡수하는 응력흡수부로서 기능한다. 즉 슬릿(88A)을 형성함으로써, 예컨대 열 인가 등에 의해 기판(33D)에 응력이 발생하여도 슬릿(88A)이 변형함으로써, 이 응력은 슬릿(88A)으로 흡수된다.
이에 따라, 기판(33D)에 변형이 발생하는 것을 방지할 수 있고, 따라서 접착부재 설치공정, 소자 탑재공정 및 몰드공정의 각 공정에서 휘어짐이나 변형이 없는 상태의 기판(33D)을 사용할 수 있다. 따라서, 각 공정에서의 불량품 발생을 미연에 방지할 수 있어서, 제조되는 반도체장치의 신뢰성을 높일 수 있다.
또 본 실시예에서는 상기와 같이 슬릿(88A)이 제 2 분리공정에서 기판(33D)이 분리되는 다이싱 위치(82)에 형성되어 있다. 따라서, 도 46에 나타낸 바와 같이, 다이싱 소(81)는 기판(33D)에 비해 연질의 몰드수지(35A)를 주로 절단처리하게 되므로, 분리처리를 행하는 지그의 긴 수명화를 도모할 수 있게 된다.
또한, 슬릿(88A)은 기판(33D)에 삽입 구멍(78)을 형성할 때에 일괄적으로 형성할 수 있다. 따라서, 기판(33D)에 슬릿(88A)을 형성할 때, 기판(33D)의 제조공정이 복잡화하는 일은 없다. 또한, 후술하는 바와 같이 제 2 분리처리를 기판(33 D)측에서 실시할 경우에는, 슬릿(88A)은 다이싱 위치를 정하는 위치 결정마크로서도 기능한다.
도 43 내지 도 45는 도 42에 나타낸 기판(33D)의 변형례를 나타내고 있다. 도 43에 나타낸 기판(33E)은 도면중 화살표(X) 방향으로 슬릿(88B)을 형성함과 동시에, 도면중 화살표(Y) 방향에도 연재하도록 슬릿(88B)을 형성한 것이다.
또, 소정 위치에는, 다이싱 위치를 나타내는 십자 형상의 다이싱 마크(39)가 아울러 형성되어 있다. 이 다이싱 마크(39)는 슬릿으로 형성되어 있고, 따라서 슬릿(88B)과 다이싱 마크(39)는 일괄적으로 형성할 수 있다.
도 44에 나타낸 기판(33F)은 도면중 화살표(X) 방향으로 연재하는 슬릿과 도면중 화살표(Y) 방향으로 연재하는 슬릿이 교차하도록 슬릿(88C)을 형성한 것이다. 이 구성에서는 X 방향으로 연재하는 슬릿과 Y 방향으로 연재하는 슬릿이 교차하고 있기 때문에, 응력을 치우치지 않고 흡수할 수 있다.
또한, 도 45에 나타낸 기판(33C)은 원형 형상(구멍모양)의 슬릿(88D)을 사용한 것을 특징으로 하고 있다. 본 변형례와 같이, 슬릿의 형상은 도 42 내지 도 44에 나타낸 라인 형상에 한정되는 것은 아니고, 응력의 완화를 효율적으로 할 수 있는 형상이면, 라인 형상 이외의 형상으로 하여도 좋다. 또, 복수 형성되는 각 슬릿은 그 구성을 모두 같게 할 필요는 없고, 기판에 발생하는 응력 분포에 따라서 각각의 슬릿의 형상, 크기 등을 적의 변경한 구성으로 하여도 좋다.
도 47은 몰드공정에서 사용하는 금형의 제 1 실시예를 나타내고 있다.
도 47에 나타낸 금형(100A)은 대략 상형(101)과 하형(102A)으로 구성되어 있다. 기판(33A)이 탑재된 반도체소자(32)는 이 금형(100A)의 상형(101)과 하형(102A) 사이에 장착되어, 몰드수지(35)의 몰드성형 처리가 행하여진다.
상형(101)은 도면중 하면(기판(33A)과 대향하는 면)에 상형 캐비티(103)가 형성되어 있다. 이 상형 캐비티(103)는 접속부 밀봉수지(41D)를 형성하기 위한 캐비티이며, 기판(33A)에 형성된 삽입 구멍(78)을 통해서 연출한 금속선(39)의 위치에 대응하여 형성되어 있다.
이 상형(101)은 하형(102A)에 대하여 교환 가능한 구성으로 되어 있고, 따라서 반도체소자(32)의 종류(크기나 금속선(39)의 설치위치의 상이)에 따라서 교환할 수 있다. 따라서, 반도체소자(32)의 종류가 다르더라도 금형(100A)의 전체를 변경할 필요가 없어서, 금형 코스트의 저감을 도모할 수 있다.
하형(102A)은 도면중 상면에 반도체소자(32)가 장착되는 하형 캐비티(104A)가 형성되어 있다. 이 하형 캐비티(104A)는 복수의 반도체소자(32)를 일괄적으로 수납할 수 있는 큰 캐비티이며, 반도체소자(32)의 종류가 다르더라도 이것을 교환할 필요는 없다.
또, 하형(102A)의 중앙위치에는 포트(107)가 형성됨과 동시에, 이 포트(107) 내에는 상부에 수지(130)(몰드수지(35A)로 되는 태블릿(tablet) 형상의 수지)가 재치된 플런저 헤드(106)가 설치되어 있다. 이 플런저 헤드(106)는 도시하지 않은 프레스장치에 의해 포트(107) 내에서 도면중 상하방향으로 접동하는 구성으로 되어 있다.
또, 포트(107)와 하형 캐비티(104A) 사이에는 하부 게이트(105)가 형성되어 있다. 또한, 하형(102A)의 포트(107)의 근방 위치에는 도시하지 않은 히터가 설치되어 있어서, 수지(130)를 가열 용융할 수 있는 구성으로 되어 있다.
상기 구성으로 된 금형(100A)에서 상형(101)과 하형(102A) 사이에 기판(33A)을 탑재한 반도체소자(32)가 장착되면, 플런저 헤드(106)는 상방으로 이동하고, 용융 상태의 수지(130)는 하부 게이트(105)를 통해서 각 캐비티(103, 104A) 내로 진행하여 몰드수지(35A)가 형성된다. 이 때, 본 실시예에서는 하면지지부(43A)(반도체소자(32)와 기판(33A)과의 떨어진 부분에 형성되는 수지) 및 접속부 밀봉수지(4 1D)도 일괄적으로 형성된다.
도 48은 반도체소자(32)와 기판(33A)과의 떨어진 부분(즉, 개장부(45))에 수지 (130)가 충전되어 가는 모양을 나타내고 있다. 또, 도 49는 반도체소자(32)와 기판(33A)과의 떨어진 부분(즉, 개장부45)에 수지(130)가 충전된 상태를 나타내고 있다 .
주지하는 바와 같이, 수지(130)에는 점성, 열경화성, 강도 등을 소망하는 값으로 설정하기 위해서 필러(도시하지 않음)가 혼입되어 있다. 이 필러는 입자 형상이기 때문에, 그 최대 직경치수(이하, 이것을 최대 필러 직경(R)이라고 한다)가 크면 수지(130)의 충전처리가 원활하게 행하여지지 않는 우려가 있다.
그래서 본 실시예에서는 반도체소자(32)와 기판(33A)과의 떨어진 거리를 Tmold(도 48 참조), 반도체소자(32) 상의 접착부재(71A) 사이의 떨어진 거리를 WA및 인접하는 반도체소자(32) 사이의 떨어진 거리를 WB(도 49 참조)로 한 경우, TmoldR, WAR, WBR이 되도록 설정하였다. 구체적으로는, 최대 필러 직경 R은 75μm 정도이므로 각 떨어진 거리 Tmold, WA, WB는 75μm 이상(예컨대, 100μm)으로 설정되어 있다.
이와 같이 구성함으로써, 필러가 반도체소자(32)와 기판(33A)과의 사이, 한 쌍의 접착부재(71A) 사이 및 인접하는 반도체소자(32) 사이에 가득 차는 것을 방지할 수 있어서, 수지(130)를 원활하게 충전할 수 있다.
한편, 상형(101)과 하형(102A) 사이에 기판(33A)을 탑재한 반도체소자(32)를 장착할 때, 기판(33A)의 일부는 상형(101)과 하형(102A) 사이에 클램프된다. 이 때문에, 기판(33A)의 일부에는 클램프부가 형성되어 있다.
도 50a은 일반적인 클램프부(108A)를 나타내고 있다. 수지(130)의 충전위치가 넓은 경우에는 도 50a에 나타낸 바와 같이, 클램크부(108A)의 면적이 작아도 수지주입 압력이 작기 때문에, 기판(33A)이 이동하는 등의 일은 없었다.
그런데, 본 실시예에서는, 상부 캐비티(103) 및 반도체소자(32)와 기판(33A)사이의 개장부(45) 등의 좁은 장소에도 수지(130)를 충전할 필요가 있어서, 수지주입압력이 커진다. 따라서, 종래와 같이 좁은 클램프부(108A)에서는 기판(33A)이이동하거나 또 기판(33A)이 휘어지는 우려가 있다.
그래서, 본 실시예에서는 도 50b에 나타낸 바와 같이, 클램프부(108B)를 종래의 클램프부(108A)에 비해 넓게 되도록 설정하였다. 이에 따라, 기판(33A)은 상형(101)과 하형(102A) 사이에 확실하게 지지되어 이동하는 것을 방지할 수 있고, 또 클램프력이 증대함으로써 기판(33A)이 휘어지는 것을 방지할 수 있다. 따라서, 정밀도가 높은 몰드성형을 행할 수 있게 된다.
도 51은 몰드공정에서 사용하는 금형의 제 2 실시예를 나타내고 있다. 또 한, 도 51 및 후술하는 도 52에서, 도 51에 나타낸 제 1 실시예에 관한 금형(100A)과 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
도 47을 사용하여 설명한 제 1 실시예에 관한 금형(100A)에서는, 반도체소자 (32)를 하형(102A)의 하형 캐비티(104A)에 직접 장착하는 구성으로 하였다. 이에 비해서 본 실시예에 관한 금형(100B)은 하형(102B)의 하형 캐비티(104B)의 상부에 탄성 시트부재(110)(잠정 필름)를 설치하고, 반도체소자(32)가 이 탄성 시트부재 (110) 상에 장착되도록 구성한 것을 특징으로 하는 것이다. 이 탄성 시트부재(110 )의 재질로는, 예컨대 폴리이미드 테이프를 사용하는 것이 고려된다.
본 실시예의 금형(100B)을 사용한 경우, 반도체소자(32)(기판(32A)에 탑재된 상태의 반도체소자(32))를 상형(101)과 하형(102A) 사이에 클램크하였을 때에 반도체소자(32)는 탄성 시트부재(110)에 가압된다. 따라서, 가령 기판(32A) 또는 반도체소자(32)에 높이 변동 등의 오차가 존재하고 있어도, 금형 장착시에 탄성 시트부재(110)는 반도체소자(32)의 가압에 의해 탄성 변형하기 때문에 상기의 오차를 흡수할 수 있게 된다.
이에 따라, 기판(32A) 또는 반도체소자(32)에 높이 변동에 기인하여 종래에 발생하고 있던 수지 누설이나 불요 부분에의 수지의 부착을 방지할 수 있어서, 정밀도가 높은 몰드처리를 행할 수 있게 된다. 또, 탄성 시트부재(110)는 소위 이형부재로서도 기능하므로, 금형(100A)에서 몰드수지(35A)를 이형하는 처리를 용이하게할 수 있다.
도 52는 몰드공정에서 사용하는 금형의 제 3 실시예를 나타내고 있다.
본 실시예에 관한 금형(100C)은 하형(102C)에 반도체소자(32)와 대향하여 형성된 하형 캐비티(104C)에 반도체소자(32)와 이 하형 캐비티(104C) 사이에 수지(130) 가 유입하는 것을 방지하는 수지 선회구멍(111)을 형성한 것을 특징으로 하는 것이다.
이 수지 선회구멍(111)은, 예컨대 반도체소자(32)의 외주변을 에워싸도록 직사각형 고리 형상으로 형성되어 있다. 따라서, 수지(130)의 충전시에 반도체소자( 32)와 하형 캐비티(104C) 사이에 수지(130)가 들어가려고 하여도, 이 수지(130)는 수지 선회구멍(111) 내로 들어가기 때문에, 그 이상은 반도체소자(32)와 하형 캐비티(104C) 사이에서는 진행하지 않는다.
이에 따라, 반도체소자(32)의 배면(기판(33A)이 설치된 면에 대하여 반대측면)에 불요수지가 부착하는 것을 방지할 수 있고, 따라서 몰드공정 종료후에 불요수지의 제거처리(종래에서는 사람 손에 의해 행하여지고 있었다)를 불요로 할 수 있다.
도 53에 나타낸 실시예는 몰드공정 전 공정으로서 실시되는 접착부재 설치공정에서, 탄성 변형 가능한 재질로 접착부재(71F)를 형성한 것을 특징으로 하는 것이다. 이 접착부재(71F)로는 예컨대, 연질의 폴리이미드계 수지의 사용이 고려된다.
도 53a는 소자 탑재공정에서 탄성 변형 가능한 재질로 되는 접착부재(71F)에 의해 반도체소자(32) 상에 기판(33A)이 설치된 상태를 나타내고 있다. 지금, 이 때의 기판(33A)과 반도체소자(32)와의 떨어진 거리를 Tchip이라고 한다. 이에 비해서, 도 53b는 몰드공정이 종료한 상태를 나타내고 있다.
상기와 같이, 몰드공정에서 반도체소자(32)(기판(32A)에 탑재된 상태의 반도체소자(32))를 상형(101)과 하형(102A) 사이에 클램프 하였을 때, 반도체소자(32)와 기판(33A) 사이에는 협지력(양자(32. 33A)를 근접시키는 힘)이 작용한다. 따라서, 반도체소자(32)와 기판(33A) 사이에 탄성 변형 가능한 재질로 되는 접착부재( 71F)를 개장함으로써, 접착부재(71F)는 압축 방향으로 탄성 변형된다.
즉 도 53b에 나타낸 몰드공정이 종료후에 반도체소자(32)와 기판(33A)과의 떨어진 거리 Tmold는 몰드공정 전의 반도체소자(32)와 기판(33A)과의 떨어진 거리 Tchip에 대하여 작아진다(Tmold< Tchip). 그리고 이 상태하에서 몰드공정을 실시하여 몰드수지(35A)를 형성한다.
이와 같이 접착부재(71F)를 설치함으로써, 가령 기판(32A) 또는 반도체소자(32)에 높이 변동 등의 오차가 존재하고 있어도, 금형 장착시에 접착부재(71F)가 탄성 변형함으로써 상기 오차를 흡수할 수 있게 된다. 따라서 , 기판(32A) 또는 반도체소자(32)에 높이 변동에 기인하여 종래 발생하고 있던 수지 누설이나 불요 부분에의 수지의 부착을 방지할 수 있어서, 정밀도가 높은 몰드처리를 행할 수 있게 된다.
도 54에 나타낸 실시예는 몰드공정에서 금속선(39)을 봉사하는 부분의 수지를 포팅에 의해 형성한 것을 특징으로 하는 것이다. 즉, 본 실시예에서의 몰드공정에서는 도 54a에 나타낸 바와 같이 개장부(45)에 몰드수지(35A)(접속부 밀봉수지 (41A))를 형성하는 데에만 금형을 사용한 트랜스퍼 몰드법을 사용하며, 이 트랜스퍼 몰드가 종료한 시점에서는 금속선(39)은 노출된 상태로 한다.
이어서 몰드수지(35A)(접속부 밀봉수지(41A))가 형성된 기판(33A) 및 반도체소자(32)를 금형으로부터 꺼내고, 이어서 도 54b에 나타낸 바와 같이 디스펜서 노즐(113)을 사용하여 포팅처리를 행하고, 금속선(39)을 밀봉하는 포팅수지(112)를 형성한다.
본 실시예에서는 금형에 미세 형상의 상부 캐비티(103)(도 47 참조)를 형성할 필요가 없어지기 때문에, 금형 코스트의 저감을 도모할 수 있다. 또, 이형시는 미세 형상의 접속부 밀봉수지(41D)가 상형 캐비티(103)로부터 원활하게 이형할 수 없고, 이에 따라 접속부 밀봉수지(41D)가 손상하여 버리는 것도 방지할 수 있다.
도 55에 나타낸 실시예는 몰드공정이 종료한 후, 불요수지 제거공정을 실시하는 것을 특징으로 하는 것이다. 이 불요수지 제거공정에서는 잔류 불요수지(115)(이하, 불요수지라고 한다)를 레이저 조사에 의해 제거하는 불요수지 제거공정을 실시하는 것을 특징으로 하는 것이다.
몰드공정이 종료하여 몰드수지(35A)가 형성된 반도체소자(32) 및 기판(33A)을 금형으로부터 꺼낼 때에, 도 55에 나타낸 바와 같이 한 쌍의 반도체소자( 32)의 간극부분 또는 반도체소자(32)의 배면부분에 불요수지(115)가 잔존하는 경우가 있다. 이 불요수지(115)를 남긴 채의 상태로 하면, 반도체장치(70A)(도 23 참조)가 제조된 후, 이것을 실장시에 진공 척을 사용하여 반송하고자 하여도 불요수지(115)의 잔존위치에서 누설이 발생하여 확실하게 척을 할 수 없는 우려가 있다.
그런데, 몰드공정이 종료한 후에 불요수지 제거공정을 실시하여 남은 불요수지(115)를 제거하면, 반도체소자(32)의 배면(기판(33A)이 설치된 면에 대하여 반대측 면)과 몰드수지(35A)의 상단면(42a)을 동일 평면으로 할 수 있다.
이에 따라, 제조되는 반도체장치(70A)의 상면은 동일 면인 평활면이 되어, 실장시에 진공 척을 사용하여 반송을 행할 수 있게 된다. 또, 레이저를 사용하여 불요수지(115)를 제거하기 때문에, 종래 행하여지고 있던 수작업에 의한 제거작업에 비해 좋은 효율로 확실하게 제거처리를 할 수 있다.
또한, 레이저 장치(116)를 사용하여 레이저 조사를 행할 때, 레이저가 반도체소자(32)에 악영향을 미치지 않도록 주의를 할 필요가 있다. 본 실시예에서는 레이저 장치(116)가 발생하는 레이저의 파장을 10nm∼ 800nm에 설정하고 있으며, 반도체소자( 32)에 악영향을 미치지 않는 범위에서 좋은 효율로 불요수지(115)를 제거할 수 있도록 구성하고 있다.
또한, 본 실시예에서는 상기와 같이 불요수지(115)의 제거에 레이저 장치( 116)를 사용한 예를 나타내었지만, 레이저 조사 대신에 고압의 물을 분사하는 워터제트법, 또는 미세립을 분사시키는 샌드 블라스트법을 적용하여 불요수지(115)를 제거하는 구성으로 하여도 좋다.
도 56은 제 2 분리공정의 상세를 설명하기 위한 도면이다.
상기한 제 2 분리공정에서는 도 46에 나타낸 바와 같이, 반도체소자(32)의 설치된 측에서 다이싱 소(81)를 사용하여 몰드수지(35A)를 절단하는 것이었다. 이에 비해서 본 실시예에서는 기판(33A)이 설치된 측에서 다이싱 소(81)를 사용하여 몰드수지(35A)와 기판(33A)을 일괄해서 절단하는 것을 특징으로 하는 것이다.
본 실시예의 방법에 의하면, 기판(33A)측에서 절단처리를 행하기 때문에, 기판(33A)을 기준으로 하여 절단위치의 위치 결정을 행할 수 있다. 즉, 기판(33A)에는 설치가 패터닝되어 있으며, 또 절단위치를 나타내는 마킹을 형성할 수도 있다.
또한, 상기한 슬릿(88A∼ 88D)을 형성한 경우에는, 이 슬릿(88A ∼88D)을 위치 결정 마크로 하여 사용하는 것도 가능하다. 이와 같이, 기판(33A)측에서 절단처리를 행함으로써 기판(33A)에 형성된 형성물(배선, 랜드(77), 삽입 구멍(78), 슬릿( 88A∼ 88D)등)을 기준으로 하여 절단처리를 행할 수 있기 때문에, 정확한 절단처리를 행할 수 있게 된다.
또, 본 실시예에서는 몰드수지(35A)와 기판(33A)을 함께 일괄해서 절단하기 때문에 제조되는 반도체장치70A(도 23 참조)의 측면에서 몰드수지(35A)의 측면(72 A)과 기판(33A)의 측면(73A)은 동일 면을 형성하게 된다. 따라서, 일반적으로 행하여지고 있는 게이트 브레이크를 사용하여 반도체장치를 개편화하는 방법에 비해, 게이트 브레이크 흔적이 잔존하지 않기 때문에 외관의 돋보임을 향상할 수 있음과 동시에, 게이트 브레이크에 의해 몰드수지(35)에 결핍 불량이 발생하는 것을 방지할 수 있다.
이어서 본 발명의 제 2 실시예인 반도체장치의 제조방법에 대해서 설명한다. 제 2 실시예에 관한 제조방법은 도 24에 나타낸 제 23 실시예 관한 반도체장치(70B)의 제조방법이다. 또한, 이하의 설명에서 도 24에 나타낸 구성과 동일한 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략하는 것으로 한다.
본 실시예에 관한 반도체장치(70B)의 제조방법은 반도체기판 설치공정, 제 1 분리공정, 확장공정, 기판 설치공정, 수지 형성공정, 외부 접속단자 형성공정,
제 2 분리공정 및 이탈공정 등을 가지고 있다. 이하, 각 공정에서 실시되는 처리에 대해서 도 57 내지 도 65를 사용하여 설명한다.
도 57은 반도체기판 설치공정을 설명하기 위한 도면이다. 반도체기판 설치공정에서는 웨이퍼(80)(반도체기판)를 균등하게 확장 가능한 시트형상 부재(75)(이하, 확장 시트부재(75)라고 함)에 설치한다.
웨이퍼(80)는 복수의 반도체소자(32)가 형성되어 있으며, 각 반도체소자(32) 사이에는 웨이퍼 다이싱 위치(118)가 형성되어 있다. 또, 이 웨이퍼(80)를 확장 시트부재(75)에 설치하는 수단으로서는 접착제를 사용하고 있으며, 여기에 사용하는 접착제는 후술하는 바와 같이 확장 시트형상 부재(75)를 확장하여도 웨이퍼(80)(반도체소자(32))를 확실하게 고정할 수 있는 접착력이 강한 것이 선정되어 있다.
또 확장 시트부재(75)는, 예컨대 불소계 수지시트이고, 그 인장신도(신장률)가 300% 내지 700%의 것이 선정되어 있다. 여기서 인장신도(신장률)P란 인장되기 전의 확장 시트부재(75)의 길이를 W1로 하고, 또 인장된 뒤의 확장 시트부재(75)의 길이를 W2로 한 경우, P =(W2-W1)/W1) X 100(%)로 구해지는 값이다.
도 69는 본 실시예에서 적용 가능한 확장 시트부재(75)를 4종류 열거하고 있다(도면중, A∼ D에서 나타내고 있다). 각 확장 시트부재(A∼ D)도 인장신도가 300% 내지 700%의 것이 선정되어 있으며, 인장신도(신장률)가 높은 재질이 선정되어 있다.
이와 같이, 확장 시트부재(75)로서 인장신도(신장율)가 높은 재질을 선정함으로써, 후술하는 확장공정에서 각 반도체소자(32) 사이의 거리를 소망하는 거리까지 확실하게 확장시킬 수 있다.
상기의 반도체기판 설치공정이 종료하면, 이어서 제 1 분리공정이 실시된다. 이 제 1 분리공정에서는 다이싱 소(도시하지 않음)를 사용하여˙웨이퍼(80)의 웨이퍼 다이싱 위치(118)를 절단하여 반도체소자(32)를 개편화한다.
단지, 다이싱 소는 웨이퍼(80)만을 절단하고 확장 시트부재(75)는 절단하지 않도록 구성되어 있다. 따라서, 제 1 분리공정이 종료한 상태에서 개편화된 각 반도체소자(32)는 확장 시트부재(75)에 고정된 상태를 유지하고 있다.
도 58은 제 1 분리공정이 종료한 상태의 반도체소자(32) 및 확장 시트부재( 75)를 나타내고 있다(도시의 편의상, 4개의 반도체소자(32)만을 나타내고 있다).도 58에 나타낸 바와 같이, 개편화된 각 반도체소자(32) 사이에는 다이싱에 의해 형성된 간극(118A)(간격치수를 도면중 W1으로 나타냄)이 형성되어 있고 이 간극(1 18A)에는 확장 시트부재(75)만이 존재하는 구성으로 되어 있다.
상기의 제 1 분리공정이 종료하면, 이어서 확장공정이 실시된다. 도 59 내지 도 61은 확장공정을 설명하기 위한 도면이다. 이 확장공정에서는 확장 시트부재(75)를 확장시킴으로써, 분리되어 개편화된 각 반도체소자(32) 사이의 거리를 확장시키는 처리가 행하여진다.
구체적인 확장공정의 처리로서는 우선 반도체소자(32)가 설치된 확장 시트부 재(75)를 인장장치(도시하지 않음)에 장착하고, 도 59에 화살표로 나타낸 4방향으로 인장처리를 한다. 상기와 같이, 확장 시트부재(75)는 인장신도(신장률)가 높은 재질이 선정되어 있기 때문에, 인장처리를 행하면 확장 시트부재(75)는 각 방향에 대하여 균일하게 확장된다.
이 때, 확장 시트부재(75)의 확장을 용이하게하기 위해서, 확장에 알맞은 온도까지 온도상승시킨 환경하에서 인장처리를 하는 구성으로 하여도 좋다. 또한, 확장 시트부재(75)의 인장방향은 도 59에 화살표로 나타낸 4방향에 한정되는 것이 아니고, 균일한 확장을 행할 수 있는 방향이면 다른 방향으로 인장처리하는 구성으로 하여도 좋다.
상기와 같이, 확장공정을 실시하여 확장 시트부재(75)를 확장시킴으로써 각도면에 나타낸 바와 같이, 확장공정 실시 전에는 치수 W1이었던 반사체소자 사이의 간극(118A)이 확장공정을 실시한 후에는 치수 W2까지 확장된다(W2 > W1). 즉 본실시예에 의하면, 개개의 반도체소자(32)가 확장 시트부재(75)에 고정된 상태를 유지시키면서 인접하는 반도체소자 사이의 거리를 W1에서 W2로 확장시킬 수 있다.
지금, 확장 시트부재(75)를 사용하지 않고 반도체소자 사이의 거리를 확장( W1에서 W2로 확장)시키고자 할 경우, 도 58에 나타낸 제 1 분리공정이 종료한 시점에서 시트부재(확장하지 않은 시트부재)로부터 반도체소자(32)를 떼어내고, 이어서 다른 시트부재에 반도체소자(32)를 거리 W2만큼 간격을 두고 설치할 필요가 생긴다 .
그런데, 이 방법에서는 반도체소자(32)의 떼어내고나서 재설치하는 처리가 필요하게 되어 제조공정이 복잡화하고 효율도 악화되어 버린다. 이에 비해서 상기한 본 실시예에 관한 확장공정에 의하면, 반도체소자(32)를 다른 시트부재에 재설치할 필요가 없어서, 용이하고 효율적으로 반도체소자 사이의 거리를 확대할 수 있다.
상기의 확장공정이 종료하면, 이어서 기판 설치공정(인터포저 설치공정)이 실시된다. 도 62는 기판 설치공정을 설명하기 위한 도면이다.
이 기판 설치공정에서는 예컨대 접착제를 사용하여 반도체소자(32) 상에 기판(33A)을 설치(고정)함과 동시에, 이 반도체소자(32)와 기판(33A)을 전기적으로 접속하는 처리가 행하여진다. 상기와 같이, 각 반도체소자(32)는 확장공정에서 인접하는 반도체소자 사이의 거리가 확대되어 있고, 따라서 이 각 반도체소자(32) 상에 기판 (33A)이 설치됨으로써 크게 떨어진 반도체소자간의 위에도 기판(33A)이 위치한 구성으로 된다(즉, 도 62에 화살표(W2)로 나타낸 영역에도 기판(33A)이 설치된다).
또, 반도체소자(32)와 기판(33A)을 접속하는 방법으로서는, 본 실시예에서는 상기와 같이 TAB 테이프와 거의 같은 구성으로 된 기판(33A)에 배선층(37A)과 일체적인 리드선(74)을 삽입 구멍(78)내로 연출시켜 이 리드선(74)을 반도체소자(32)에 접속하는 구성으로 하였다.
이와 같이, 반도체소자(32)와 기판(33A)의 접속은 상기한 각 실시예와 같이 금속선(39)을 사용한 와이어 본딩에 한정되는 것은 아니고, 본 실시예와 같이 TAB 기술을 응용하여 리드선(74)을 반도체소자(32)에 접속하는 구성으로 할 수도 있다.이와 같이, TAB 기술을 응용한 리드선(74)의 접속방법의 경우, 복수의 리드선(74)을 본딩 툴(tool)(도시하지 않음)을 사용하여 동시에 접속할 수 있기 때문에, 효율 의 향상을 도모할 수 있다.
상기의 기판 설치공정이 종료하면, 이어서 수지 형성공정이 실시된다. 도 63은 수지 형성공정을 설명하기 위한 도면이다.
이 수지 형성공정에서는 인접하는 각 반도체소자(32)의 떨어진 부분 및 반도체소자(32)와 기판(33A)이 전기적으로 접속되는 접속위치(즉, 리드선(74)의 접속위치 )에 몰드수지(35H)를 형성하는 처리나 행하여진다. 본실시예에서는 상기한 각 실시예와 같이 금형을 사용한 트랜스퍼 몰드에 의해 몰드수지(35H)(접속부 밀봉수지(41E)를 포함한다)를 형성한 예를 나타내고 있지만, 포팅법을 사용하여 수지를 형성할 수도 있다.
이 수지 형성공정을 실시함으로써 반도체소자(32)와 기판(33A)은 몰드수지( 35H)에 의해 견고하게 고정(밀봉)된 상태가 되고, 또 리드선(74)은 접속부 밀봉수지( 41E)에 의해 보호된 상태가 된다. 또, 본 실시예에서는 반도체소자(32)의 배면측(도면중 하면)에는 확장 시트부재(75)가 설치되어 있으며, 이 확장 시트부재( 75)는 소위 이형부재로서도 기능한다. 따라서, 금형으로부터 몰드수지(35H)를 이형하는 처리를 용이하게 행할 수 있다.
상기의 수지 형성공정이 종료하면, 이어서 외부 접속단자 형성공정 및 제 2 분리공정이 실시된다. 도 64는 외부 접속단자 형성공정 및 제 2 분리공정을 설명하기 위한 도면이다.
외부 접속단자 형성공정은 기판(33A)의 소정 위치에 외부 접속단자가 되는 볼(34)을 설치하는 처리이고, 예컨대 주지의 전사법을 사용할 수 있다. 또, 제 2분리공정은 몰드수지(35H)와 기판(33A)을 함께 일괄해서 절단함으로써 반도체장치( 70B)를 개개로 분리하는 처리이다.
이 절단처리는 도시하지 않은 다이싱 블레이드를 사용하여 인접하는 한 쌍의 반도체소자(32) 사이에 형성된 소정의 다이싱 위치(82)를 절단함으로써 행하여진다 . 단지, 제 2 분리공정에서는 몰드수지(35H) 및 기판(33A)만이 절단되고, 확장 시트부재(75)는 절단되지 않도록 구성되어 있다.
상기의 외부 접속단자 형성공정 및 제 2 분리공정이 종료하면, 이어서 이탈공정이 실시된다. 도 65는 이탈공정을 설명하기 위한 도면이다.
이 이탈공정은 확장 시트부재(75)를 관통하는 가압 분리핀(121)을 사용하여, 제 2 분리공정에서 개편화되어 각 반도체장치(70B)를 확장 시트부재(75)로부터 이탈시키는 처리이다.
구체적으로는 가압 분리핀(121)이 설치된 가압 분리지그(120)를 확장 시트부 재(75)에 대하여 상하 이동 가능한 구성으로 하고, 도면중 화살표 방향으로 주행하는 확장 시트부재(75)의 주행에 따라서, 반도체장치(70B)가 가압 분리지그(120)의 상부위치까지 반송되었을 때, 가압 분리지그(120)를 상부로 이동시킨다.
이에 따라, 가압 분리지그(120)에 설치된 가압 분리핀(121)은 수지시트인 확장 시트부재(75)를 관통해서, 시트 상부에 설치되어 있는 반도체장치(70B)를 도면중 상방으로 가압 분리한다. 이 가압 분리핀(121)에 의한 가압 분리력에 의해 반도체장치(70B)는 확장 시트부재(75)로부터 이탈하여 완전히 개개로 분리된 상태가된다.
이와 같이, 본 실시예에 의한 이탈공정에서는 확장 시트부재(75)를 관통하는 가압 분리핀(121)을 사용하여 반도체장치(70B)를 확장 시트부재(75)로부터 이탈시키는 구성으로 함으로써, 용이하게 반도체장치(70B)를 확장 시트부재(75)로부터 이탈시킬 수 있다. 또, 이 이탈공정은 종래로부터 웨이퍼를 다이싱한 후에 반도체칩을 웨이퍼 고정 테이프로부터 이탈시키는 데 사용하고 있는 픽업(pick up)장치를 이용할 수 있어서, 기존 제조설비의 효율적인 이용을 도모할 수 있다.
상기한 일련의 제조공정을 실시함으로써 반도체장치(70B)가 제조된다. 이 때, 본 실시예에서는 확장공정을 실시함으로써 각 반도체소자 사이의 거리(W2)는 넓어지고, 또한 이 떨어진 부분(W2)에도 기판(33A)이 설치되어 있다. 이 때문에, 제 2 분리공정에서 몰드수지(35H) 및 기판(33A)이 절단되었을 때, 기판(33A)은 반도체소자(32)의 외주로 연출한 구성이 된다(도 64에 화살표(L)로 나타낸 부분이 연출한 영역).
이 연출부분(L)은 평면에서 본 상태에서는 직사각형 형상이고 넓은 면적을 갖고 있다. 따라서, 이 연출부분(L)에 외부 접속단자로서 기능하는 볼(34)을 설치할 수 있다.
따라서, 본 방법에 의해 제조되는 반도체장치(70B)는 반도체소자(32)의 면적(평면에서 본 면적)에 대하여 기판(33A)의 면적이 넓어진다. 따라서, 상기와 같이 반도체소자(32)의 전극패드의 설치 피치에 비해, 볼(34)의 설치 피치를 넓게할 수 있다. 이에 따라, 반도체소자(32)가 다단자화하여도 볼(34)을 사용하여 실장기판과 반도체소자(32)와의 전기적 접속을 도모할 수 있게 되어, 반도체장치(7 0B)의 고밀도화에 대응할 수 있다.
한편, 도 66에 나타낸 실시예는 기판 설치공정에서 반도체소자(32) 상에 기판(33A)을 설치한 후, 다시 이 기판(33A)의 상부에 보호 테이프(122)를 설치한 것을 특징으로 하는 것이다.
이 보호 테이프(122)는 기판(33A)의 도면중 상면(배선 패턴이 형성된 면)을 보호하는 기능을 발휘한다. 따라서, 보호 테이프(122)를 설치함으로써 몰드공정이후에 기판(33A)에 상처가 나는 것을 방지할 수 있어서, 기판(33A)에 형성되어 있는 구성물(배선등)의 보호를 도모할 수 있다.
도 67 및 도 68은 상기한 제조방법의 변형례를 나타내고 있다. 또한, 도 67및 도 68은 어느 것이나 수지 밀봉공정이 종료한 상태를 나타내고 있다.
도68에 나타낸 변형례는 베이스재(55A), 배선층(37B). 레지스트(38C)를 순차적으로 적층한 유리 에폭시제 배선기판을 기판(33B)으로 사용함과 동시에, 반도체소자(33)와 기판(33B)과의 접속에 금속선(39)을 사용한 것이다.
또, 도 68에 나타낸 변형례는 리드 프레임재를 소정 형상으로 패터닝한 리드부재(52)를 인터포저로 사용함과 동시에, 반도체소자(33)와 기판(33B)과의 접속을 페이스 다운본딩에 의해 행한 것이다. 또, 이 리드부재(52)를 보호하기 위해서, 그 상면에는 커버수지(126)가 형성되어 있다.
도 57 내지 도 65를 사용하여 설명한 실시예와 같이, 인터포저로서 테이프형상 배선기판(TAB 테이프)으로 되는 기판(33A)을 사용한 경우에는, 테이프형상 배선기판은 배선층을 고밀도로 패터닝할 수 있기 때문에, 반도체장치(70B)의 고밀도화에 대응할 수 있다.
이에 비해서, 도 67에 나타낸 인터포저로서 유리 에폭시제 배선기판으로 되는 기판(33B)을 사용한 경우에는 유리 에폭시제 배선기판은 필름형상 배선기판에 비해 강성이 높기 때문에, 반도체장치(70B)의 기계적 강도를 향상시킬 수 있다. 또한, 도 68에 나타낸 인터포저로서 리드부재(52)를 사용한 경우에는, 반도체장치 (70B)의 코스트 저감을 도모할 수 있다.
상술과 같이 본 발명에 의하면 다음에 설명하는 여러가지의 효과를 실현할 수있다.
청구항 1기재의 발명에 의하면, 반도체장치 전체로서의 열팽창률이 실질적으로 실장기판의 열팽창률과 같게 되어 반도체장치와 실장기판 사이에 열팽창차는 존재하지 않는 구성으로 되기 때문에, 반도체소자에 온도변화가 발생하여도 반도체장치와 실장기판과의 접합위치에 응력이 발생하여 파손하는 것을 방지할 수 있어서, 실장 신뢰성의 향상을 도모할 수 있다.
또 별도로 새로운 부재 등을 부가하는 일이 없이 반도체장치와 실장기판 사이에 응력이 발생하는 것을 방지할 수 있기 때문에, 부품 개수의 증가를 수반하지 않고, 또한 저배화를 유지하면서 실장 신뢰성의 향상을 도모할 수 있다.
또 청구항 2기재의 발명에 의하면, 반도체소자에 온도변화가 발생하여도, 몰드수지가 반도체소자의 열변형을 탄성 변형함으로써 흡수하기 때문에, 반도체장치와 실장기판과의 접합위치에 응력이 발생하여 파손하는 것을 방지할 수 있어서, 실장 신뢰성의 향상을 도모할 수 있다.
또 별도로 새로운 부재등을 부가하는 일이 없이 반도체장치와 실장기판 사이에 응력이 발생하는 것을 방지할 수 있기 때문에, 부품 개수의 증가를 수반하지 않고, 또한 저배화를 유지하면서 실장 신뢰성의 향상을 도모할 수 있다.
또 청구항 3기재의 발명에 의하면, 몰드수지는 반도체소자의 배선기판과 대향하는 면도 지지하기 때문에, 반도체소자의 열변형을 보다 확실하게 규제할 수 있다.
또 청구항 4기재의 발명에 의하면, 반도체소자의 면적(평면에서 본 면적)에 대하여 인터포저의 면적이 넓어지고, 따라서 반도체소자의 전극패드의 배선 피치에 대하여 돌기전극의 설치 피치를 넓게할 수 있기 때문에, 반도체소자가 다단자화하여도 돌기전극에 의해 실장기판과 전기적 접속을 도모할 수 있어서, 반도체장치의 고밀도화에 대응할 수 있다. 또 몰드수지의 측면과 인터포저의 측면이 동일 평면으로 되도록 구성함으로써, 외관의 돋보임을 향상할 수 있다.
또 청구항 5기재의 발명에 의하면, 각 돌기전극 설치위치에 각각 동일한 물성을 가진 재료를 설치함으로써 각 돌기전극 설치위치에 인가되는 응력을 분산시킬 수 있어서, 특정의 돌기전극 설치위치에 집중적으로 응력이 인가되는 것을 방지할 수 있다. 이에 따라 돌기전극이 인터포저에서 이탈하는 것을 방지할 수 있어서, 실장 신뢰성의 향상을 도모할 수 있다.
또 청구항 6기재의 발명에 의하면, 예컨대 논리용 반도체소자와 메모리용 반도체소자를 동일 패키지 내에 설치할 수 있어서, 반도체장치의 더한층 고밀도화를 도모할 수 있고, 또 각 반도체소자 사이의 배선 거리를 짧게 할 수 있기 때문에, 고속화된 반도체소자에 대응할 수 있다.
또 청구항 7기재의 발명에 의하면,
접착부재 설치공정에서 반도체기판 또는 인터포저의 적어도 한쪽에 접착부재를 설치한 후에, 제 1 분리공정을 실시해서 반도체기판을 절단하여 개개의 반도체소자로 분리하기 때문에, 접착부재의 설치처리를 용이하게 행할 수 있다.
또 인터포저에 접착부재를 설치하는 경우에는, 반도체소자에 접착부재를 설치하는 구성(접착부재는 반도체소자의 회로 형성면에 형성된다)에 비해 반도체소자에 주어지는 손상을 적게 할 수 있다.
또 소자 탑재공정에서는 분산된 반도체소자를 접착부재를 개재하여 인터포저에 접착함으로써 반도체소자는 접착부재에 의해 인터포저로 고정되기 때문에, 반도체소자의 전극패드와 인터포저를 전기적으로 접속하는 처리(예컨대, 리드 본딩이나 와이어 본딩)를 용이하고 확실하게 행할 수 있다.
또 몰드공정에서는 반도체소자와 인터포저 사이에 접착부재가 개재하기 때문에, 반도체소자와 인터포저와의 떨어진 부분은 몰드수지가 개장되는 개장부로서 기능하고 , 따라서 개장부를 형성하기 위한 부재를 별도로 반도체소자와 인터포저 사이에 개장할 필요는 없어져서, 몰드공정의 간단화를 도모할 수 있다.
또 제 2 분리공정에서는 몰드수지와 인터포저를 함께 일괄해서 절단하여 개개의 반도체장치로 하기 때문에, 일반적으로 행하여지는 게이트 브레이크를 사용하여 반도체장치를 개편화하는 방법에 비해 게이트 브레이크 흔적이 잔존하지 않기 때문에, 외관의 돋보임을 향상할 수 있음과 동시에 게이트 브레이크에 의해 몰드수지에 결핍 불량이 발생하는 것을 방지할 수 있다.
또 청구항 8기재의 발명에 의하면, 인터포저에 응력이 발생하여도 이 응력은 응력흡수부로 흡수되기 때문에, 인터포저에 변형이 발생하는 것을 방지할 수 있고, 따라서 접착부재 설치공정, 소자 탑재공정 및 몰드공정을 확실하게 행할 수 있어서 , 제조되는 반도체장치의 신뢰성을 높일 수 있다.
또 청구항 9기재의 발명에 의하면, 인터포저 또는 반도체소자에 높이 변동 등의 오차가 존재하고 있어도, 소자 탑재공정에서 반도체소자를 인터포저로 가압하는 접착부재를 탄성 변형시킴으로써 상기의 오차를 흡수시킬 수 있어서, 정밀도가 높은 반도체장치를 제조할 수 있다.
또 청구항 10기재의 발명에 의하면, 인터포저 또는 반도체소자에 높이 변동 등의 오차가 존재하고 있어도, 금형 장착시에 반도체소자 또는 인터포저를 시트부재에 가압하여 탄성 변형시킴으로써 상기의 오차를 흡수시킬 수 있고, 따라서 정밀도가 높은 반도체장치를 제조할 수 있다.
또 청구항 11기재의 발명에 의하면, 개개의 반도체소자는 시트형상 부재에 고정된 상태를 유지하면서 인접하는 반도체소자 사이의 거리가 넓어지기 때문에, 반도체소자를 다른 시트 부재에 재설치할 필요가 없어서, 용이하고 효율적으로 반도체소자 사이의 거리를 확대할 수 있다.
또 제 2 분리공정을 실시함으로써 개개의 반도체장치가 제조되지만, 이 때 상기와 같이 각 반도체소자 사이의 거리가 넓고 또한 떨어진 부분에도 인터포저가 설치되기 때문에, 절단된 상태에서 인터포저는 반도체소자의 외주로 연출한 구성으로 된다. 따라서 이 연출 부분에 돌기전극 등의 외부 접속단자를 설치할 수 있게 된다.
따라서 반도체소자의 면적(평면에서 본 면적)에 비해 인터포저의 면적이 넓어지고, 따라서 반도체소자의 전극패드의 설치 피치에 비해 외부 접속단자 형성공정에서 형성되는 외부 접속단자의 설치 피치를 넓게할 수 있게 된다. 이에 따라, 반도체소자가 다단자화하여도 돌기전극에 의해 실장기판과 전기적 접속을 도모할 수 있어서, 반도체장치의 고밀도화에 대응할 수 있다.
이상의 설명에 관하여, 이하의 항을 더 개시한다.
(1) 반도체소자와,
외부 접속단자로서 기능하는 복수의 돌기전극과,
상기 반도체소자와 상기 돌기전극을 전기적으로 접속하는 인터포저와,
적어도 상기 반도체소자의 일부 및 상기 인터포저의 일부를 밀봉하도록 설치된 몰드수지와,
상기 인터포저와 상기 반도체소자와의 접속부를 밀봉하는 접속부 밀봉수지를 구비하고,
상기 돌기전극을 통해서 실장기판에 실장되는 반도체장치에 있어서,
상기 몰드수지의 열팽창률을 상기 실장기판의 열팽창률과 정합시킴과 동시에,
상기 몰드수지에 상기 반도체소자의 측면을 지지하는 측면지지부를 형성함으로써, 상기 반도체소자의 열변형을 규제하는 구성으로 한 것을 특징으로 하는 반도체장치.
(2) 반도체소자와,
외부 접속단자로서 기능하는 복수의 돌기전극과,
상기 반도체소자와 상기 돌기전극을 전기적으로 접속하는 인터포저와,
적어도 상기 반도체소자의 일부 및 상기 인터포저의 일부를 밀봉하도록 설치된 몰드수지와,
상기 인터포저와 상기 반도체소자와의 접속부를 밀봉하는 접속부 밀봉수지를 구비하고,
상기 돌기전극을 통해서 실장기판에 실장되는 반도체장치에 있어서,
상기 몰드수지에 탄성을 갖게 하고, 상기 반도체소자와 상기 실장기판과의 열팽창차에 기인하여 발생하는 응력을 상기 몰드수지가 탄성 변형함으로써 흡수하는 구성으로 한 것을 특징으로 하는 반도체장치.
(3) 제 1항 또는 제 2항의 반도체장치에 있어서,
상기 반도체소자는 상기 인터포저에 대하여 페이스 다운된 상태에서 접속되는 구성으로 한 것을 특징으로 하는 반도체장치.
(4) 제 1항 내지 제 3항의 어느 한 항 기재의 반도체장치에 있어서,
상기 인터포저는 수지 테이프와 배선층 또는 수지 테이프와 배선층과 레지스트층을 적층한 구조를 가지는 배선기판인 것을 특징으로 하는 반도체장치.
(5) 제 1항 내지 제 3항의 어느 한 항 기재의 반도체장치에 있어서,
상기 인터포저는 리드 프레임재로 형성된 리드인 것을 특징으로 하는 반도체장치.
(6) 제 2항 내지 제 5항의 어느 한 항 기재의 반도체장치에 있어서,
상기 인터포저를 접착부재를 개재하여 상기 반도체소자에 접착함과 동시에 상기 접착부재에 개장부를 형성하고,
상기 개장부에도 상기 몰드수지를 개장하는 것을 특징으로 하는 반도체장치.
(7) 제 1항 내지 제 6항의 어느 한 항 기재의 반도체장치에 있어서,
상기 몰드수지의 상단면과 상기 반도체소자의 상면이 동일 면이 되는 구성으로 한 것을 특징으로 하는 반도체장치.
(8) 제 1항 내지 제 7항의 어느 한 항 기재의 반도체장치에 있어서,
상기 반도체장치에 상기 반도체소자에서 발생한 열을 방열하는 방열부재를 설치한 것을 특징으로 하는 반도체장치.
(9) 제 1항 내지 제 7항의 어느 한 항 기재의 반도체장치에 있어서,
상기 인터포저 상에 상기 반도체소자 및 상기 몰드수지를 덮는 캡부재를 설치한 것을 특징으로 하는 반도체장치.
(10) 제 1항 내지 제 9항의 어느 한 항 기재의 반도체장치에 있어서,
상기 반도체소자에 형성되어 상기 인터포저에 전기적으로 접속되는 전극패드를 상기 반도체소자의 중앙위치에 배열한 센터 패드구조로 한 것을 특징으로 하는 반도체장치.
(11) 제 1항 내지 제 9항의 어느 한 항 기재의 반도체장치에 있어서,
상기 반도체소자에 형성되어 상기 인터포저에 전기적으로 접속되는 전극패드를 상기 반도체소자의 외주위치에 설치한 주변 패드구조로 한 것을 특징으로 하는 반도체장치.
(12) 제 6항 내지 제 11항의 어느 한 항 기재의 반도체장치에 있어서,
복수의 상기 돌기전극이 설치되는 상기 인터포저의 각 돌기전극 설치위치의상기 인터포저와 상기 반도체소자 사이에 개재하는 재료가 각각 동일한 물성을 가지도록 구성한 것을 특징으로 하는 반도체장치.
(13) 제 12 항 기재의 반도체장치에 있어서,
복수의 상기 돌기전극이 설치되는 상기 인터포저의 각 돌기전극 설치위치의 상기 인터포저와 상기 반도체소자 사이에 상기 접착부재를 설치한 것을 특징으로 하는 반도체장치.
(14) 제 12 항 기재의 반도체장치에 있어서,
복수의 상기 돌기전극이 설치되는 상기 인터포저의 각 돌기전극 설치위치의 상기 인터포저와 상기 반도체소자 사이에 상기 몰드수지를 설치한 것을 특징으로 하는 반도체장치.
(15) 제 1항 내지 제 14항의 어느 한 항 기재의 반도체장치에 있어서,
상기 반도체소자를 복수 설치함과 동시에, 상기 복수의 반도체소자를 상기 몰드수지 내에 적층한 구조로 한 것을 특징으로 하는 반도체장치.
(16) 제 15 항 기재의 반도체장치에 있어서,
상기 복수의 반도체소자중에서, 상기 인터포저와 대향하는 최하부에 위치하는 반도체소자로서 소자 중앙위치에 상기 인터포저에 전기적으로 접속되는 전극패드가 배열된 센터 패드구조의 것을 사용한 것을 특징으로 하는 반도체장치.
(17) 반도체기판 또는 인터포저의 적어도 한쪽의 소정위치에 접착부재를 설치하는 접착부재 설치공정과,
상기 반도체기판을 절단하여 개개의 반도체소자로 분리하는 제1 분리공정과,
분리된 상기 반도체소자를 상기 접착부재를 개재하여 상기 인터포저에 접착함과 동시에, 상기 반도체소자에 형성된 전극패드와 상기 인터포저를 전기적으로 접속하는 소자 탑재공정과,
적어도 상기 반도체소자의 측부 및 상기 접착부재에 의해 대향해서 떨어진 상기 반도체소자와 상기 인터포저와의 간극 부분에 몰드수지를 형성하는 몰드수지 형성공정과,
상기 몰드수지와 상기 인터포저를 함께 일괄해서 절단함으로써 개개의 반도체장치로 분리하는 제 2 분리공정
을 가지는 것을 특징으로 하는 반도체장치의 제조방법.
(18) 제 17 항 기재의 반도체장치에 있어서,
상기 인터포저에 인가되는 응력을 흡수하는 응력흡수부를 상기 인터포저에 형성하는 응력흡수부 형성공정을 더 설치한 것을 특징으로 하는 반도체장치의 제조방법.
(19) 제 18 항 기재의 반도체장치에 있어서,
상기 응력흡수부를 상기 인터포저에 형성되는 슬릿으로 구성하고, 상기 슬릿을 상기 제 2 분리공정에서 상기 인터포저가 분리되는 분리 위치에 형성한 것을 특징으로 하는 반도체장치의 제조방법.
(20) 제 18항 또는 제 19항 기재의 반도체장치의 제조방법에 있어서,
상기 접착부재 설치공정에서 상기 반도체기판 또는 인터포저의 적어도 한쪽에 접착부재를 설치하는 방법으로서 용융한 수지의 포팅, 용융한 수지의 스프레이 및 시트형상 접착제에 의한 접착중으로부터 선택된 어느 하나의 방법을 사용한 것을 특징으로 하는 반도체장치의 제조방법.
(21) 제 18항 내지 제 20항의 어느 한 항 기재의 반도체장치의 제조방법에 있어서,
상기 접착부재는 상기 몰드공정에서 형성되는 몰드수지의 재질에 상용하는재질인 것을 특징으로 하는 반도체장치의 제조방법.
(22) 제 18항 내지 제 20항의 어느 한 항 기재의 반도체장치의 제조방법에 있어서,
상기 접착부재는 금속층을 중간에 개재시키고 그 양측에 접착제층을 설치함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
(23) 제 18항 내지 제 22항의 어느 한 항 기재의 반도체장치의 제조방법에 있어서,
상기 몰드공정에서 사용하는 금형의 상기 반도체소자와 대향하는 캐비티에 상기 반도체소자와 상기 캐비티 사이에 몰드수지가 유입하는 것을 방지하는 수지 선회구멍을 형성한 것을 특징으로 하는 반도체장치의 제조방법.
(24) 제 18항 내지 제 23항의 어느 한 항 기재의 반도체장치의 제조방법에 있어서,
상기 몰드공정이 종료한 후, 잔류 불요수지를 레이저 조사에 의해 제거하는 불요수지 제거공정을 실시하는 것을 특징으로 하는 반도체장치의 제조방법.
(25) 제 18항 내지 제 24항의 어느 한 항 기재의 반도체장치의 제조방법에 있어서,
상기 제 2 분리공정에서 상기 몰드수지와 상기 인터포저를 함께 일괄해서 절단할 때, 상기 인터포저측으로부터 절단처리를 행하는 것을 특징으로 하는 반도체장치의 제조방법.
(26) 반도체기판을 균등하게 확장 가능한 시트형상 부재에 설치하는 반도체기판 설치공정과,
상기 시트형상 부재에 설치된 상기 반도체기판만을 절단하여 개재의 반도체소자로 분리하는 제 1 분리공정과,
상기 시트형상 부재를 확장시켜 분리된 각 반도체소자 사이의 거리를 확장시키는 확장공정과,
상기 반도체소자 상에 인터포저를 설치함과 동시에, 상기 반도체소자와 인터포저를 전기적으로 접속하는 인터포저 설치공정과,
적어도 상기 반도체소자의 측부 및 상기 반도체소자와 인터포저와의 접속 위치에 밀봉수지를 형성하는 수지 형성공정과,
상기 인터포저의 소정 위치에 외부 접속단자를 형성하는 외부 접속단자 형성공정과,
상기 밀봉수지와 상기 인터포저를 함께 일괄해서 절단함으로써 개개의 반도체장치로 분리하는 제 2 분리공정
을 가지는 것을 특징으로 하는 반도체장치의 제조방법.
(27) 제 26 항 기재의 반도체장치의 제조방법에 있어서,
상기 인터포저는 유리 에폭시제의 배선기판, 또는 배선층과 절연층을 적층한 테이프형상 배선기판인 것을 특징으로 하는 반도체장치의 제조방법.
(28) 제 26항 또는 제 27항 기재의 반도체장치의 제조방법에 있어서,
상기 인터포저 설치공정에서 상기 반도체소자 상에 인터포저를 설치한 후, 상기 인터포저를 보호하는 보호 테이프를 상기 인터포저 상에 설치하는 것을 특징으로 하는 반도체장치의 제조방법.
(29) 제 26항 내지 제 28항의 어느 한 항 기재의 반도체장치의 제조방법에 있어서,
상기 시트형상 부재로서 불소계 수지시트를 사용하고, 또 그 인장신도가 300% 내지 700%인 것을 사용한 것을 특징으로 하는 반도체장치의 제조방법.
(30) 제 26항 내지 제 29항의 어느 한 항 기재의 반도체장치의 제조방법에 있어서,
상기 제 2 분리공정의 종료후, 상기 시트형상 부재를 관통하는 핀을 사용하여 상기 반도체장치를 상기 시트형상 부재로부터 이탈시키는 이탈공정을 실시하는 것을 특징으로 하는 반도체장치의 제조방법.

Claims (12)

  1. 반도체소자와,
    외부 접속단자로서 기능하는 복수의 돌기전극과,
    상기 반도체소자와 상기 돌기전극을 전기적으로 접속하는 인터포저(interpo ser)와,
    적어도 상기 반도체소자의 일부 및 상기 인터포저의 일부를 밀봉하도록 설치된 몰드수지와,
    상기 인터포저와 상기 반도체소자와의 접속부를 밀봉하는 접속부 밀봉수지를 구비하고,
    상기 돌기전극을 통해서 실장기판에 실장되는 반도체장치에 있어서,
    상기 몰드수지의 열팽창률을 상기 실장기판의 열팽창률과 정합시킴과 동시에,
    상기 몰드수지에 상기 반도체소자의 측면을 지지하는 측면지지부를 형성함으로써, 상기 반도체소자의 열변형을 규제하는 구성으로 한 것을 특징으로 하는 반도체장치.
  2. 반도체소자와,
    외부 접속단자로서 기능하는 복수의 돌기전극과,
    상기 반도체소자와 상기 돌기전극을 전기적으로 접속하는 인터포저와,
    적어도 상기 반도체소자의 일부 및 상기 인터포저의 일부를 밀봉하도록 설치된 몰드수지와,
    상기 인터포저와 상기 반도체소자와의 접속부를 밀봉하는 접속부 밀봉수지를 구비하고,
    상기 돌기전극을 통해서 실장기판에 실장되는 반도체장치에 있어서,
    상기 몰드수지에 탄성을 갖게 하고, 상기 반도체소자와 상기 실장기판과의 열팽창차에 기인하여 발생하는 응력을 상기 몰드수지가 탄성 변형함으로써 흡수하는 구성으로 한 것을 특징으로 하는 반도체장치.
  3. 제 1 항에 있어서,
    상기 인터포저를 접착부재를 개재하여 상기 반도체소자에 접착함과 동시에,
    상기 접착부재에 개장부(介裝部)를 형성하고,
    상기 개장부에 상기 몰드수지를 개장함으로써 상기 측면 지지부와 상기 접속부 밀봉수지 사이에 상기 몰드수지를 형성한 것을 특징으로 하는 반도체장치.
  4. 제 1항 내지 제 3항중의 어느 한 항에 있어서,
    상기 인터포저를 상기 반도체소자의 외주에 연출(延出)시킴과 동시에, 상기 연출부분에 상기 돌기전극의 적어도 일부가 설치되는 구성으로 하고,
    또한 상기 몰드수지의 측면과 상기 인터포저의 측면이 동일 평면이 되도록 구성한 것을 특징으로 하는 반도체장치.
  5. 제 3항에 있어서,
    복수의 상기 돌기전극이 설치되는 상기 인터포저의 각 돌기전극 설치위치에서의 상기 인터포저와 상기 반도체소자 사이에 개재하는 재료가 각각 동일한 물성을 가지도록 구성한 것을 특징으로 하는 반도체장치.
  6. 제 1항 내지 제 3항중 어느 한 항에 있어서,
    상기 반도체소자를 복수 설치함과 동시에, 상기 복수의 반도체소자를 상기 몰드수지 내에서 적층한 구조로 한 것을 특징으로 하는 반도체장치.
  7. 반도체기판 또는 인터포저의 적어도 한쪽의 소정 위치에 접착부재를 설치하는 접착부재 설치공정과,
    상기 반도체기판을 절단하여 개개의 반도체소자로 분리하는 제 1분리공정과,
    분리된 상기 반도체소자를 상기 접착부재를 개재하여 상기 인터포저에 접착함과 동시에, 상기 반도체소자에 형성된 전극패드와 상기 인터포저를 전기적으로 접속하는 소자 탑재공정과,
    적어도 상기 반도체소자의 측부 및 상기 접착부재에 의해 대향해서 떨어진 상기 반도체소자와 상기 인터포저와의 간극 부분에 몰드수지를 형성하는 몰드수지 형성공정과,
    상기 몰드수지와 상기 인터포저를 함께 일괄해서 절단함으로써 개개의 반도체장치로 분리하는 제 2 분리공정
    을 가지는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제 7 항에 있어서,
    상기 인터포저에 인가되는 응력을 흡수하는 응력흡수부를 상기 인터포저에 형성하는 응력흡수부 형성공정을 더 가지는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제 7항 또는 제 8항에 있어서,
    상기 접착부재를 탄성 변형 가능한 재질로 형성한 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제 7항 또는 제 8항에 있어서,
    상기 몰드공정에서 사용하는 금형의 캐비티에 탄성 변형 가능한 시트부재를 설치한 뒤에 몰드처리를 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 균등하게 확장 가능한 시트형상 부재에 반도체기판을 설치하는 반도체기판 설치공정과,
    상기 시트형상 부재에 설치된 상기 반도체기판만을 절단하여 개개의 반도체소자로 분리하는 제 1 분리공정과,
    상기 시트형상 부재를 확장시켜 분리된 각 반도체소자 사이의 거리를 확장시키는 확장공정과,
    상기 반도체소자 상에 인터포저를 설치함과 동시에, 상기 반도체소자와 인터포저를 전기적으로 접속하는 인터포저 설치공정과,
    적어도 상기 반도체소자의 측부 및 상기 반도체소자와 인터포저와의 접속 위치에 밀봉수지를 형성하는 수지 형성공정과,
    상기 인터포저의 소정 위치에 외부 접속단자를 형성하는 외부 접속단자 형성공정과,
    상기 밀봉수지와 상기 인터포저를 함께 일괄해서 절단함으로써 개개의 반도체장치로 분리하는 제 2 분리공정
    을 가지는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제 4항에 있어서,
    복수의 상기 돌기전극이 설치되는 상기 인터포저의 각 돌기전극 설치위치의 상기 인터포저와 상기 반도체소자 사이에 개재하는 재료가 각각 동일한 물성을 가지도록 구성한 것을 특징으로 하는 반도체장치.
KR1019990023101A 1998-06-22 1999-06-19 반도체 장치 및 그 제조 방법 Expired - Fee Related KR100362763B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP17516498 1998-06-22
JP98-175164 1998-06-22
JP99-171612 1999-06-17
JP17161299A JP2000156435A (ja) 1998-06-22 1999-06-17 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20000006304A KR20000006304A (ko) 2000-01-25
KR100362763B1 true KR100362763B1 (ko) 2002-11-29

Family

ID=26494287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990023101A Expired - Fee Related KR100362763B1 (ko) 1998-06-22 1999-06-19 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US6333564B1 (ko)
EP (1) EP0967647A3 (ko)
JP (1) JP2000156435A (ko)
KR (1) KR100362763B1 (ko)
TW (1) TW423125B (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617193B1 (en) * 1997-04-30 2003-09-09 Hitachi Chemical Company, Ltd. Semiconductor device, semiconductor device substrate, and methods of fabricating the same
US6455354B1 (en) * 1998-12-30 2002-09-24 Micron Technology, Inc. Method of fabricating tape attachment chip-on-board assemblies
JP3194917B2 (ja) 1999-08-10 2001-08-06 トーワ株式会社 樹脂封止方法
DE19954888C2 (de) * 1999-11-15 2002-01-10 Infineon Technologies Ag Verpackung für einen Halbleiterchip
US6329220B1 (en) * 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
US6531335B1 (en) * 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
JP4329235B2 (ja) * 2000-06-27 2009-09-09 セイコーエプソン株式会社 半導体装置及びその製造方法
US6559537B1 (en) 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3651413B2 (ja) * 2001-05-21 2005-05-25 日立電線株式会社 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法
US20020170897A1 (en) * 2001-05-21 2002-11-21 Hall Frank L. Methods for preparing ball grid array substrates via use of a laser
US6528408B2 (en) * 2001-05-21 2003-03-04 Micron Technology, Inc. Method for bumped die and wire bonded board-on-chip package
DE10136743B4 (de) * 2001-07-27 2013-02-14 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelementes
US7109588B2 (en) 2002-04-04 2006-09-19 Micron Technology, Inc. Method and apparatus for attaching microelectronic substrates and support members
US6555919B1 (en) * 2002-04-23 2003-04-29 Ultratera Corporation Low profile stack semiconductor package
US6835592B2 (en) * 2002-05-24 2004-12-28 Micron Technology, Inc. Methods for molding a semiconductor die package with enhanced thermal conductivity
US20040009628A1 (en) * 2002-07-10 2004-01-15 Yi-Liang Peng Fabrication method of substrate on chip CA ball grid array package
JP2004055628A (ja) * 2002-07-17 2004-02-19 Dainippon Printing Co Ltd ウエハレベルの半導体装置及びその作製方法
DE10238581B4 (de) * 2002-08-22 2008-11-27 Qimonda Ag Halbleiterbauelement
US7262508B2 (en) * 2003-10-03 2007-08-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated circuit incorporating flip chip and wire bonding
US6858470B1 (en) * 2003-10-08 2005-02-22 St Assembly Test Services Ltd. Method for fabricating semiconductor packages, and leadframe assemblies for the fabrication thereof
US6992400B2 (en) * 2004-01-30 2006-01-31 Nokia Corporation Encapsulated electronics device with improved heat dissipation
DE102004015091B4 (de) * 2004-03-25 2006-05-04 Infineon Technologies Ag Flächenhafter Verdrahtungsträger
US8278751B2 (en) 2005-02-08 2012-10-02 Micron Technology, Inc. Methods of adhering microfeature workpieces, including a chip, to a support member
WO2006101274A1 (en) * 2005-03-25 2006-09-28 Fujifilm Corporation Method of manufacturing solid state imaging device
JP2006339317A (ja) * 2005-05-31 2006-12-14 Toshiba Corp 表面実装型半導体装置
KR100697624B1 (ko) * 2005-07-18 2007-03-22 삼성전자주식회사 접착제 흐름 제어를 위한 표면 구조를 가지는 패키지 기판및 이를 이용한 반도체 패키지
DE102006010463A1 (de) * 2006-03-03 2007-09-06 Infineon Technologies Ag Anordnung eines Chipstapels und Verfahren zu dessen Herstellung
KR100766502B1 (ko) * 2006-11-09 2007-10-15 삼성전자주식회사 반도체 소자 패키지
US8643157B2 (en) * 2007-06-21 2014-02-04 Stats Chippac Ltd. Integrated circuit package system having perimeter paddle
JP2009117450A (ja) * 2007-11-02 2009-05-28 Rohm Co Ltd モジュールおよびその製造方法
JP5145896B2 (ja) * 2007-11-21 2013-02-20 富士通株式会社 電子装置および電子装置製造方法
JP5217800B2 (ja) 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
US7910404B2 (en) * 2008-09-05 2011-03-22 Infineon Technologies Ag Method of manufacturing a stacked die module
CN102246605B (zh) * 2008-12-16 2013-08-07 株式会社村田制作所 电路模块
JP5313047B2 (ja) * 2009-05-28 2013-10-09 Ｔｏｗａ株式会社 電子部品の樹脂封止用の成形型及び樹脂封止方法
US8743561B2 (en) * 2009-08-26 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molded structure for package assembly
CN104360583B (zh) * 2009-09-30 2017-04-19 首尔大学校产学协力团 基于图像处理的光刻系统和目标对象涂覆方法
JP5435016B2 (ja) * 2011-12-01 2014-03-05 株式会社デンソー 半導体装置の製造方法
JP2012084908A (ja) * 2011-12-15 2012-04-26 United Test And Assembly Center (S) Pte Ltd マイクロチップデバイスのパッケージング方法
JP2015038920A (ja) * 2013-08-19 2015-02-26 ソニー株式会社 撮像装置および電子機器
DE102014008838B4 (de) * 2014-06-20 2021-09-30 Kunststoff-Zentrum In Leipzig Gemeinnützige Gmbh Spannungsreduzierendes flexibles Verbindungselement für ein Mikroelektroniksystem
US9704812B1 (en) * 2016-05-06 2017-07-11 Atmel Corporation Double-sided electronic package
KR101912290B1 (ko) * 2017-12-06 2018-10-29 삼성전기 주식회사 팬-아웃 반도체 패키지
JP7258486B2 (ja) * 2018-07-25 2023-04-17 日東電工株式会社 光導波路部材コネクタおよびその製造方法
CN115472602A (zh) * 2021-06-11 2022-12-13 江苏长电科技股份有限公司 封装结构及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964080A (ja) * 1995-08-28 1997-03-07 Hitachi Ltd 半導体装置及びその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384698A (en) 1992-08-31 1995-01-24 Honeywell Inc. Structured multiple-input multiple-output rate-optimal controller
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
US5976912A (en) * 1994-03-18 1999-11-02 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
JP3553195B2 (ja) 1995-04-28 2004-08-11 沖電気工業株式会社 半導体装置とその製造方法
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
WO1997001865A1 (en) * 1995-06-28 1997-01-16 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
JPH09162216A (ja) 1995-12-09 1997-06-20 Sony Corp 半導体装置
JPH09219463A (ja) 1996-02-08 1997-08-19 Shinko Electric Ind Co Ltd 半導体装置
JP3427874B2 (ja) * 1996-05-16 2003-07-22 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法
US6667560B2 (en) * 1996-05-29 2003-12-23 Texas Instruments Incorporated Board on chip ball grid array
KR100231276B1 (ko) 1996-06-21 1999-11-15 황인길 반도체패키지의 구조 및 제조방법
KR0185570B1 (ko) 1996-07-15 1999-03-20 김광호 칩 스케일 패키지의 제조 방법
KR19980020726A (ko) 1996-09-11 1998-06-25 김광호 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법
JP2845218B2 (ja) 1996-10-02 1999-01-13 日本電気株式会社 電子部品の実装構造およびその製造方法
JP3402969B2 (ja) * 1996-11-19 2003-05-06 株式会社東芝 半導体装置の製造方法
KR100248792B1 (ko) 1996-12-18 2000-03-15 김영환 단일층 세라믹 기판을 이용한 칩사이즈 패키지 반도체
JPH10189861A (ja) 1996-12-25 1998-07-21 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP3793628B2 (ja) 1997-01-20 2006-07-05 沖電気工業株式会社 樹脂封止型半導体装置
JPH10284678A (ja) 1997-04-03 1998-10-23 Hitachi Ltd 半導体装置およびその製造方法
JP3611948B2 (ja) 1997-05-16 2005-01-19 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
KR100211421B1 (ko) 1997-06-18 1999-08-02 윤종용 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지
JPH1116959A (ja) 1997-06-25 1999-01-22 Hitachi Ltd 半導体装置
JPH1140694A (ja) 1997-07-16 1999-02-12 Oki Electric Ind Co Ltd 半導体パッケージおよび半導体装置とその製造方法
JP3655069B2 (ja) 1997-10-27 2005-06-02 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法
US6087203A (en) * 1997-12-19 2000-07-11 Texas Instruments Incorporated Method for adhering and sealing a silicon chip in an integrated circuit package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964080A (ja) * 1995-08-28 1997-03-07 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US6333564B1 (en) 2001-12-25
JP2000156435A (ja) 2000-06-06
EP0967647A3 (en) 2005-09-21
KR20000006304A (ko) 2000-01-25
EP0967647A2 (en) 1999-12-29
TW423125B (en) 2001-02-21

Similar Documents

Publication Publication Date Title
KR100362763B1 (ko) 반도체 장치 및 그 제조 방법
KR100384260B1 (ko) 반도체장치 및 그 제조방법
US6521480B1 (en) Method for making a semiconductor chip package
US8021932B2 (en) Semiconductor device, and manufacturing method therefor
US5843808A (en) Structure and method for automated assembly of a tab grid array package
KR100247463B1 (ko) 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법
US6388340B2 (en) Compliant semiconductor chip package with fan-out leads and method of making same
US5985695A (en) Method of making a molded flex circuit ball grid array
US6825108B2 (en) Ball grid array package fabrication with IC die support structures
US20010052653A1 (en) Semiconductor device and method of producing the same
US7803658B2 (en) Semiconductor device
US20070145571A1 (en) Semiconductor package structure with constraint stiffener for cleaning and underfilling efficiency
US6259154B1 (en) Semiconductor device and method of manufacturing the same
US20050212129A1 (en) Semiconductor package with build-up structure and method for fabricating the same
US7791195B2 (en) Ball grid array (BGA) package and method thereof
US20040173903A1 (en) Thin type ball grid array package
US6716671B2 (en) Methods of making microelectronic assemblies using compressed resilient layer
US20080230880A1 (en) Leadframe Array with Riveted Heat Sinks
KR100438404B1 (ko) 반도체 패키지의 조립 공정 단축 및 접촉불량 방지방법
US6534392B1 (en) Methods of making microelectronic assemblies using bonding stage and bonding stage therefor
JP2005277415A (ja) リードチップ直接付着型半導体パッケージ、その製造方法及び装置
KR20040090142A (ko) 에프비지에이 반도체 패키지
KR20040036002A (ko) 복수의 로킹-홀 을 구비한 반도체 패키지용 인쇄회로기판및 이를 사용한 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990619

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20010427

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20020128

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20021031

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20021115

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20021118

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20051111

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20051111

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee