[go: up one dir, main page]

KR100360745B1 - 플라즈마 디스플레이 패널의 라인소거 펄스 구현 방법 - Google Patents

플라즈마 디스플레이 패널의 라인소거 펄스 구현 방법 Download PDF

Info

Publication number
KR100360745B1
KR100360745B1 KR1019990037404A KR19990037404A KR100360745B1 KR 100360745 B1 KR100360745 B1 KR 100360745B1 KR 1019990037404 A KR1019990037404 A KR 1019990037404A KR 19990037404 A KR19990037404 A KR 19990037404A KR 100360745 B1 KR100360745 B1 KR 100360745B1
Authority
KR
South Korea
Prior art keywords
pulse
sustain
line
scan
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019990037404A
Other languages
English (en)
Other versions
KR20010026190A (ko
Inventor
송영복
Original Assignee
주식회사 엘지이아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지이아이 filed Critical 주식회사 엘지이아이
Priority to KR1019990037404A priority Critical patent/KR100360745B1/ko
Publication of KR20010026190A publication Critical patent/KR20010026190A/ko
Application granted granted Critical
Publication of KR100360745B1 publication Critical patent/KR100360745B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2922—Details of erasing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은, 표시해야 할 입력 영상데이터에 따라 데이터 펄스를 어드레스 전극에 인가하고, 상기 데이터 펄스의 인가하는 타이밍과 동기시켜 소거주사펄스를 스캔전극에 인가하고, 서스테인 펄스를 스캔전극과 서스테인 전극에 인가하여 방전을 유지하고, 라인소거펄스를 인가하여 유지방전을 종료시켜서 화상을 표시하는 방법에 있어서, 상기 어드레스전극에는 라인소거 펄스를 인가하지 않고, 상기 유지방전의 종료는 스캔전극에 인가하는 2개의 인접 서스테인 펄스 사이에 라인소거 펄스를 인가하는 것에 의해 실행되며, 라인 소거펄스의 인가 전에 인가되는 스캔전극의 서스테인 펄스와 라인소거 펄스 사이의 펄스 인에이블 간격을 SEint라 하고, 상기 라인소거 펄스의 펄스 폭을 Ewid라 할 때, 다음 식, 0.2㎲≤SEint≤0.4㎲ 및 1㎲≤Ewid≤2㎲를 만족하도록 함으로써, 어드레스전극의 구동 부하와 전력 소모를 제거함과 아울러 부품 열화와 전력 소비를 저감시킬 수 있는 플라즈마 디스플레이 패널의 라인소거 펄스 구현 방법을 제공한다.

Description

플라즈마 디스플레이 패널의 라인소거 펄스 구현 방법{Method for emboding Line-erase Pulse in Plasma Display Panel}
본 발명은 평면표시 장치(Flat Panel Display) 중의 하나인 플라즈마 디스플레이 시스템에 관한 것으로서, 특히 기록한 라인들을 소거할 때 어드레스전극으로 인가되는 라인소거 펄스 없이 스캔전극으로 인가되는 라인소거 펄스만으로 기록 방전을 소거하여 어드레스전극의 구동 부하와 전력 소모를 제거한 플라즈마 디스플레이 패널의 라인소거 펄스 구현 방법에 관한 것이다.
예컨대, 플라즈마 디스플레이 패널(Plasma Display Panel; 이하 'PDP' 라 약칭함)의 구성에는 각종 방법이 알려져 있으나 박형으로 하기 위해 대향하는 전면유리기판과 후면 유리기판의 주위를 시일유리로 봉입해서 방전가스를 수용하는 기밀용기를 구성하는 것이 많이 채용되며, 통상 전, 후면 유리기판을 모두 저가격의 소다석회(soda-lime) 유리를 사용하여 구성한다.
미세하고 다수의 표시셀을 가진 컬러 PDP에서는 인접하는 셀 간의 에러(error) 방전이나 색 침투를 방지하기 위해, 혹은 패널 내외의 압력 차를 견디거나 또 방전용 전극간 거리를 규정하기 위한 스페이서(spacer)로서 전, 후면 유리기판 사이에는 격벽이 형성되고, 이 격벽과 전, 후면 유리기판에 의해 주위가 둘러싸인 공간의 한 개의 표시셀로 된다. 표시셀 내면에는 형광체가 도포되어 방전에 의해서 발생하는 자외선에 의해 형광체는 각 색의 가시광을 발생한다.
화상 표시가 가능한 미세하고 다수의 표시셀을 가진 컬러 PDP에서는 통상 셀이나 전극형성이 용이한 사각형 셀 배열이 채용된다.
방전용 전극을 패널의 행(Row)과 열(Column)로 배치하고, 각 행 전극과 열 전극이 교차부분에 셀이 형성된다.
PDP에서 화소를 구성하는 셀(cell)의 행 전극 및 열 전극 사이에 인가되는 전압 조절을 통하여 방전을 얻으며, 방전된 빛의 양은 셀 내에서의 방전 시간의 길이를 변화시켜서 조절한다.
화면 하나에 해당하는 프레임(Frame)은 통상 8개의 비트(Bit; 서브필드)로 이루어져 리셋 기간 및 어드레스 기간의 주기는 매 서브필드마다 동일하나 서스테인 기간은 상위 비트로 갈수록 길어져 유지방전 시간이 그만큼 늘어나 셀의 휘도 구현에 결정적인 역할을 하게 된다.
전체의 화면은 각각의 셀의 어드레스전극, 스캔전극 및 서스테인전극에 디지털 영상신호를 입력시키는 어드레스 펄스, 셀을 방전시키기 위한 기록 펄스, 주사를 위한 스캔 펄스(이하, '소거주사' 펄스라 칭함), 방전을 유지시켜 주기 위한 서스테인 펄스 및 방전된 셀들을 매 서브필드마다 라인 단위로 소거시키기 위한 소거 펄스(이하, '라인소거' 펄스라 칭함)를 각각 인가하여 매트릭스 형으로 구동시켜서 얻는다.
영상 표시를 위해 필요한 단계적인 밝기(gray level; 계조)는 전체 영상을 표시하기 위해 필요한 주어진 시간, 예컨대 NTSC TV 신호의 경우 1/30초 내에서 개개의 셀이 방전되는 시간의 길이를 서로 다르게 구현시킨다.
이때, 화면의 휘도는 각각의 셀을 최대로 구동시켰을 때의 밝기에 의해 결정이 되고, 휘도를 증가시켜 주기 위해서는 한 화면을 구성시키기 위한 주어진 시간 내에서 셀의 방전 시간을 최대한 길게 유지시킬 수 있도록 구동회로가 설계되어야 한다.
특히 PDP를 구동하는 방법에 있어서, 크게 어드레싱할 때 선택된 셀을 켜는지 또는 끄는지에 따라 선택적 기록방식과 선택적 소거방식으로 나눌 수 있고, 선택적 기록방식은 선택된 셀을 어드레스 기간에 켠 다음 필요한 횟수만큼 서스테인하고 마지막으로 소거하는 방법으로 안정된 기록 방전을 얻기 위해서는 기록 방전 전에 리셋 방전으로 공간전하를 미리 형성해 주는 것이 필요하다.
여기서, 리셋 방전과 기록 방전은 실제로 계조(gray scale)를 구현하는 데는 불필요하고, 배경 화면의 밝기를 높이는 데 기여하므로 가능한 작은 것이 콘트라스트(contrast)를 높이는 데 도움이 된다.
이에 반해, 선택적 소거방식은 모든 셀을 먼저 기록하고 어드레스 기간에 선택된 셀을 끄고 다음에 서스테인 하는 방식으로 매 서브필드마다 필연적으로 기록 방전을 해야 하므로 상기 선택적 기록방식보다 콘트라스트의 향상에 한계가 있지만, 어드레스하는 시간이 선택적 기록방식의 1/3 정도밖에 되지 않기 때문에 고속 구동이 가능하고 고해상도 PDP 구현에 적합하다.
도 1은 일반적인 플라즈마 디스플레이 패널과 그 구동장치를 개략적으로 나타낸 도면으로서, 패널(10), Y측 스캔구동부(20), Z측 서스테인구동부(30) 및 X측 어드레스구동부(40)로 구성되어 있다.
동도면에 나타내는 바와 같이, 패널(10)의 행측에 스캔전극(Y1∼Ym)과 Z측 서스테인전극(Z1∼Zm)이 형성되며, 패널(10)의 열측에는 어드레스전극(X1∼Xn)이 형성된다.
그리고, 열측의 어드레스전극(X1∼Xn)과 행측의 스캔전극(Y1∼Ym) 및 서스테인전극(Z1∼Zm)이 직각으로 교차하는 지점에 각각의 셀(15)이 형성된다.
행측의 스캔전극(Y1∼Ym)은 각각의 전극마다 독립적으로 분리되어 Y측 스캔구동부(20)로부터 기록 펄스, 소거주사 펄스, 서스테인 펄스 및 라인소거 펄스를 인가 받으며, 행측의 서스테인전극(Z1∼Zm)은 Z측 서스테인구동부(30)에서 공급되는 기록 펄스 및 서스테인 펄스를 인가 받으며, 열측의 어드레스전극(X1∼Xn)은 X측 어드레스구동부(40)로부터 Y측 스캔구동부(20)의 소거주사/라인소거 펄스와 동기화된 데이터 펄스 및 라인소거 펄스를 인가 받도록 구성되어 있다.
도 2는 종래 기술에 의한 패널의 각 전극을 구동하는 구동회로에서 발생되는 전압 파형과 라인소거 펄스를 나타낸 타이밍도로서, (a)는 X측 어드레스전극(X1∼Xn)으로 인가되는 어드레스 전압 파형도이고, (b)는 Y측 스캔전극(Y1∼Ym)으로 인가되는 전압 파형도이고, (c)는 Z측 서스테인전극(Z1∼Zm)으로 인가되는 전압 파형도이다.
도 2의 (b), (c)와 같이 Y측 스캔구동부(20)와 Z측 서스테인구동부(30)는 서스테인전압(Vh)의 1/2 레벨인 중간전압(Vm; Vh/2)을 발생하여 스캔전극(Y1∼Ym)과 서스테인전극(Z1∼Zm)으로 각각 일정 시간동안 인가하고 나서, 도 2의 (c)와 같이 Z측 서스테인구동부(30)에서 서스테인전압(Vh/2)과 기록전압(Vw)이 서스테인전극(Z1∼Zm)으로 인가됨과 아울러 패널(10)의 스캔전극(Y1∼Ym)으로부터 서스테인전압(Vh/2)과 기록전압(Vw)에 대한 전압이 Y측 스캔구동부(20)를 통해 접지(GND)로 풀다운되므로, 도 2의 (b)와 같은 중간전압(Vm) 이하의 부(負)의 서스테인 펄스(Sp)와 접지전위의 기록 펄스(Sp)가 스캔전극(Y1∼Ym)에서 나타나게 되고, 또한 도 2의 (c)와 같이 중간전압(Vm) 이상의 정(正)의 서스테인 펄스(Sp)와 전원전위의 기록 펄스(Wp)가 서스테인 전극(Z1∼Zm)으로 인가되어 두 전극(Y)(Z)의 전압 차(2Vw＋Vh)로 인하여 모든 셀(15)은 방전을 개시하게 된다.
상기 기록 펄스(Wp)가 인에이블된 이후에 도 2의 (b)와 같이 Y측 스캔구동부(20)는 중간전압(Vm) 및 정의 서스테인 펄스(Sp)를 발생함으로써, 스캔전극(Y1∼Ym)의 전위는 계속적으로 상승하여 중간전압(Vm) 레벨을 일시 유지하다가 그 중간전압(Vm)을 기준으로 고전위의 서스테인 펄스(Sp) 즉, 정(正)의 서스테인펄스(Sp)가 생성되어 스캔전극(Y1∼Ym)으로 인가되어 기록 방전을 안정화시킨다.
물론, Z측 서스테인구동부(30)는 도 2의 (c)와 같이 스캔전극(Y1∼Ym)의 정의 서스테인 펄스(Sp)와 동기화되고 위상이 서로 반대인 부의 서스테인 펄스(Sp)가 서스테인 전극(Z1∼Zm)에 형성되도록 동작하게 된다.
이후, 도 2의 (b)와 같이 스캔전극(Y1∼Ym)으로 정(正)의 서스테인 펄스가 인가된 후, 도 2의 (a)와 같이 X측 어드레스구동부(40)는 영상 데이터에 따라 데이터 펄스(Dp) 또는 라인소거 펄스(Ep)를 번갈아 가며 발생하여 모든 어드레스전극(X1∼Xn)으로 인가하는 시점에서, Y측 스캔구동부(20)는 도 2의 (b)에서와 같이 어드레스전극(X1∼Xn)으로 인가되는 데이터 펄스(Dp)와 동기되어 각 스캔전극(Y1∼Ym)으로 소거주사 펄스(SCp)를 발생하여 한 라인 단위로 순차적으로 스캔한 후 서스테인 펄스(Sp)를 발생하여 각 라인당 필요한 서스테인 기간을 실행하고, 이후 어드레스전극(X1∼Xn)으로 인가되는 라인소거 펄스(Ep)와 동기되어 각 스캔전극(Y1∼Ym)으로 라인소거 펄스(Ep)를 순차적으로 발생하여 한 라인의 어드레스 방전을 소거하게 된다.
여기서, 스캔전극(Y1∼Ym)으로 인가되는 라인소거 펄스(Ep)의 전압(Ve)은 소거주사 펄스(SCp)와 동일한 전압 레벨이고, 라인소거 펄스(Ep)의 펄스 폭(Ewid)도 소거주사 펄스(SCp)와 동일한 0.6㎲ 펄스 폭이다.
그리고, 정의 서스테인 펄스(Sp)와 라인소거 펄스(Ep) 사이의 펄스지연 간격(SEint)은 통상 0.5㎲로 정해져 있다.
어드레스 기간에서 화면을 주사하는 즉, 특정 셀을 켜거나 끄는 주사는 도 2의 (a)와 (b)에서와 같이 어드레스전극(X1∼Xn)과 스캔전극(Y1∼Ym) 사이의 두 개의 전극 펄스(Dp/SCp)에 의해서 일어나며, 각 라인의 서스테인 기간 이후에 발생되는 어드레스전극(X1∼Xn)의 라인소거 펄스(Ep)와 동기화된 라인소거 펄스(Ep)로 각 스캔전극(Y1∼Ym)으로 순차적으로 인가함으로써, 각 라인을 소거하게 된다.
한 화면에 해당하는 프레임의 각 서브필드는 스캔전극(Y1∼Ym) 및 서스테인전극(Z1∼Zm)으로 인가되는 서스테인 펄스(Sp)의 개수에 따라 밝기가 조정되는 데, 서스테인 기간에서의 서스테인 펄스(Sp)의 개수만큼 서스테인 방전이 일어난 뒤에는 한 개의 스캔전극(Y)에 의해 만들어지는 서브필드의 영상은 라인소거 펄스(Ep)에 의하여 소거되어야 한다.
상기와 같이 어드레스전극(X1∼Xn)과 스캔전극(Y1∼Ym)에 각각 인가되는 라인소거 펄스에 의한 라인 소거 방식은, 열측의 모든 어드레스전극(X1∼Xn)으로 라인소거 펄스를 동시에 인가해야 하므로 X측 어드레스구동부(40)의 구동 회로로 과다한 전류가 흐르게 한다.
상술한 바와 같이 종래에는 각 라인의 기록 방전된 서브필드를 소거하려면, 스캔전극(Y1∼Ym) 뿐만 아니라 어드레스전극(X1∼Xn)에도 라인소거 펄스를 인가하여야 했다.
즉, 스캔전극(Y1∼Ym)에는 각 라인의 서브필드당 한 번의 라인소거 펄스를 순차적으로 인가해 주면 되는 데 반해, 어드레스전극(X1∼Xn)에는 제 1 어드레스전극(X1)부터 제 n 어드레스전극(Xn)까지 동시에 라인 소거용 고전압을 인가해 주어야 하므로, 그에 따른 X측 구동회로(40)의 전력 소모가 크게 발생되고, 큰 전력 소모로 인해 부품 자체에 열이 발생되어 부품이 열화되기 쉬울 뿐만 아니라 부품의 신뢰성에 큰 부담으로 작용하게 되었다.
그리고, 어드레스전극(X1∼Xn)으로 인가되는 라인소거 펄스가 노이즈의 소스(source)로 작용하여 스캔전극(Y1∼Ym)과 서스테인전극(Z1∼Zm)에 노이즈가 발생하는 요인으로 작용하게 되었다.
따라서, 종래에는 기록 방전한 서브필드를 소거할 때 스캔전극 뿐만 아니라 어드레스전극에도 라인소거 펄스를 인가해 주어야 함으로, X측 어드레스구동부의 부품을 통해 흐르는 전류가 많아 전력 소모가 컸고, 큰 전력 소모로 인해 심한 열이 발생되어 구동 회로가 열화되거나 X측 어드레스구동부의 과전류가 노이즈로 작용하여 제품의 신뢰성과 PDP 화질이 저하되는 문제점들이 있었다.
따라서, 본 발명의 목적은, 기록한 라인들을 소거할 때 어드레스전극으로 인가되는 라인소거 펄스 없이 스캔전극으로 인가되는 라인소거 펄스의 펄스 폭과 서스테인 펄스와 라인소거 펄스 사이의 펄스지연 시간 및 라인소거 펄스의 전압 레벨을 각각 조정함으로써, 스캔전극으로 인가되는 라인소거 펄스만으로도 기록 방전을 소거하여 어드레스전극의 구동 부하와 전력 소모를 제거한 플라즈마 디스플레이 패널의 라인소거 펄스 구현 방법을 제공하는 데 있다.본 발명의 다른 목적은, 기록한 라인들을 소거할 때 어드레스전극으로 인가되는 라인소거 펄스 대신에 서스테인전극으로 인가하는 라인소거 펄스를 생성하고, 어드레스전극으로 인가되는 라인소거 펄스 없이 서스테인전극으로 인가되는 라인소거 펄스와 스캔전극으로 인가되는 라인소거 펄스를 이용하여 서브필드의 기록 방전을 소거함으로써, 어드레스전극의 구동 부하와 전력 소모를 제거한 플라즈마 디스플레이 패널의 라인소거 펄스 구현 방법을 제공하는 데 있다.
도 1은 일반적인 플라즈마 디스플레이 패널과 그 구동장치를 개략적으로 나타낸 도면이고,
도 2는 종래 기술에 의한 패널의 각 전극을 구동하는 구동회로에서 발생되는 전압 파형과 라인소거 펄스를 나타낸 타이밍도로서, (a)는 X측 어드레스전극(X1∼Xn)으로 인가되는 어드레스 전압 파형도이고, (b)는 Y측 스캔전극(Y1∼Ym)으로 인가되는 전압 파형도이고, (c)는 Z측 서스테인전극(Z1∼Zm)으로 인가되는 전압 파형도이고,
도 3a 및 3b는 본 발명이 적용된 플라즈마 디스플레이 패널과 그 구동장치를 개략적으로 나타낸 도면이고,
도 4는 본 발명의 일실시예에 의한 PDP 구동회로에서 발생하는 각 전극의 전압 파형과 라인소거 펄스를 나타낸 타이밍도로서, (a)는 X측 어드레스전극(X1∼Xn)군으로 인가되는 전압 파형도이고, (b)는 제 1 스캔전극(Y1)으로 인가되는 전압 파형도이고, (c)는 제 2 스캔전극(Y2)으로 인가되는 전압 파형도이고, (d)는 제 m 스캔전극(Ym)으로 인가되는 전압 파형도이고, (e)는 Z측 서스테인전극(Z1∼Zm)군으로 인가되는 전압 파형도이고,
도 5는 본 발명의 다른 실시예에 의한 PDP 구동회로의 전압 파형과 소거주사 펄스를 나타낸 타이밍도로서, (a)는 X측 어드레스전극(X1∼Xn)으로 인가되는 어드레스 전압 파형도이고, (b)는 Y측 스캔전극(Y1∼Ym)으로 인가되는 전압 파형도이고, (c)는 Z측 서스테인전극(Z1∼Zm)으로 인가되는 전압 파형도이고,도 6은 본 발명을 설명하기 위해 도시한 라인별 서브필드의 동작을 시간축으로 나타낸 타이밍도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100: 플라즈마 디스플레이 패널(PDP) 110: 셀
120: Y측 스캔구동부 121: 서스테인펄스발생부
123: 기록/주사펄스발생부 125: 소거펄스발생부
127: 스위치구동부 129: 출력스위치부
130: Z측 서스테인구동부 140: X측 어드레스구동부
150: 시스템 컨트롤러 Y1∼Ym: 스캔전극군
Z1∼Zm: 서스테인전극군 X1∼Xn: 어드레스전극군
상기 목적을 달성하기 위한 본 발명의 라인소거 펄스 구현 방법은, 표시해야 할 입력 영상데이터에 따라 데이터 펄스를 어드레스 전극에 인가하고, 상기 데이터 펄스의 인가하는 타이밍과 동기시켜 소거주사펄스를 스캔전극에 인가하고, 서스테인 펄스를 스캔전극과 서스테인 전극에 인가하여 방전을 유지하고, 라인소거펄스를 인가하여 유지방전을 종료시켜서 화상을 표시하는 방법에 있어서:
상기 어드레스전극에는 라인소거 펄스를 인가하지 않고, 상기 유지방전의 종료는 스캔전극에 인가하는 2개의 인접 서스테인 펄스 사이에 라인소거 펄스를 인가하는 것에 의해 실행되며, 라인 소거펄스의 인가 전에 인가되는 스캔전극의 서스테인 펄스와 라인소거 펄스 사이의 펄스 인에이블 간격을 SEint라 하고, 상기 라인소거 펄스의 펄스 폭을 Ewid라 할 때, 다음 식, 0.2㎲≤SEint≤0.4㎲ 및 1㎲≤Ewid≤2㎲를 만족하는 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위한 본 발명의 다른 라인소거 펄스 구현 방법은, 표시해야 할 입력 영상데이터에 따라 데이터 펄스를 어드레스 전극에 인가하고, 상기 데이터 펄스의 인가하는 타이밍과 동기시켜 소거주사펄스를 스캔전극에 인가하고, 서스테인 펄스를 스캔전극과 서스테인 전극에 인가하여 방전을 유지하고, 라인소거펄스를 인가하여 유지방전을 종료시켜서 화상을 표시하는 방법에 있어서:
상기 어드레스전극에는 라인소거 펄스를 인가하지 않고, 상기 유지방전의 종료는 스캔전극에 인가하는 2개의 인접 서스테인 펄스 사이에 라인소거 펄스를 인가하는 것에 의해 실행되며, 상기 스캔전극의 서스테인 펄스의 1/2 레벨인 중간전압을 Vm이라 하고, 상기 라인소거 펄스의 전압레벨을 Vsc라 하고, 상기 라인소거 펄스의 전압레벨을 Ve라 할 때, 다음 식 Vsc＜Ve＜Vm을 만족하는 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위한 본 발명의 또 다른 라인소거 펄스 구현 방법은, 표시해야 할 입력 영상데이터에 따라 데이터 펄스를 어드레스 전극에 인가하고, 상기 데이터 펄스의 인가하는 타이밍과 동기시켜 소거주사펄스를 스캔전극에 인가하고, 서스테인 펄스를 스캔전극과 서스테인 전극에 인가하여 방전을 유지하고, 라인소거펄스를 인가하여 유지방전을 종료시켜서 화상을 표시하는 방법에 있어서:
상기 어드레스전극에는 라인소거 펄스를 인가하지 않고, 상기 유지방전의 종료는 스캔전극에 인가하는 2개의 인접 서스테인 펄스 사이에 라인소거 펄스를 인가하고, 상기 스캔전극의 라인소거 펄스에 동기되고 반대 위상을 가지는 라인소거 펄스를 서스테인 전극에 인가함으로써 실행되는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 살펴보고자 한다.
도 3a 및 3b는 본 발명이 적용된 플라즈마 디스플레이 패널과 그 구동장치를 개략적으로 나타낸 도면으로서, 패널(100), Y측 스캔구동부(120), Z측 서스테인구동부(130), X측 어드레스구동부(140) 및 시스템 컨트롤러(150)를 구비한다.
동도면에 나타내는 바와 같이, 패널(100)의 행측에 스캔전극(Y1∼Ym)과 Z측 서스테인전극(Z1∼Zm)이 형성되며, 패널(100)의 열측에는 어드레스전극(X1∼Xn)이형성되어 있다.
그리고, 열측의 어드레스전극(X1∼Xn)과 행측의 스캔전극(Y1∼Ym) 및 서스테인전극(Z1∼Zm)이 직각으로 교차하는 지점에 각각의 셀(110)이 형성되어 있다.
행측의 스캔전극(Y1∼Ym)은 각각의 전극마다 독립적으로 분리되어 Y측 스캔구동부(120)로부터 기록 펄스, 서스테인 펄스, 소거주사 펄스 및 라인소거 펄스를 인가 받으며, 행측의 서스테인전극(Z1∼Zm)은 Z측 서스테인구동부(130)에서 공급되는 기록 펄스 및 서스테인 펄스를 인가 받으며, 열측의 어드레스전극(X1∼Xn)은 X측 어드레스구동부(140)로부터 Y측 스캔구동부(120)의 소거주사 펄스와 동기된 데이터 펄스를 인가 받도록 구성되어 있다.
아울러 Y측 스캔구동부(120)는, 서스테인 펄스(Sp)를 발생하는 서스테인발생부(121)와, 기록/주사 펄스(Wp/SCp)를 발생하는 기록/주사펄스발생부(123)와, 소거 펄스(Ep)를 발생하는 소거펄스발생부(125)를 구비하여 소정의 영상데이터 및 제어신호에 따른 각종 펄스를 발생하도록 구성되어 있고, 그 출력단(129)에는 스위칭소자(Q1, Q2)를 구비하여 상기에서 발생한 기록 펄스(Wp), 소거주사 펄스(SCp), 서스테인 펄스(Sp) 및 라인소거 펄스(Ep)가 패널(100)의 스캔전극(Y1∼Ym)으로 입출력되도록 스위칭한다.도 3b에 나타낸 바와 같이, Z측 서스테인구동부(130)는, 서스테인 펄스(Sp)를 발생하는 서스테인발생부(131)와, 기록 펄스(Wp)를 발생하는 기록펄스발생부(133)와, 소거 펄스(Ep)를 발생하는 소거펄스발생부(135)를 구비하여 소정의 영상데이터 및 제어신호에 따른 각종 펄스를 발생하도록 구성되어 있고, 그 출력단(139)에는 스위칭소자(Q1, Q2)를 구비하여 상기에서 발생한 기록 펄스(Wp), 서스테인 펄스(Sp) 및 라인소거 펄스(Ep)가 패널(100)의 스캔전극(Y1∼Ym)으로 입출력되도록 스위칭한다.
또한, 시스템 컨트롤러(150)는 입력 영상데이터(RGB 신호) 및 제어신호(Hsync, Vsync, Blank, Clock)에 따라 각종 펄스의 인에이블 타이밍을 제어하며, 스위치구동부(127)로 스위칭소자(Q1, Q2)의 온, 오프의 여부와 스위칭 개폐시간에 따른 제어신호를 출력하여 스위칭소자(Q1, Q2)의 온, 오프를 제어함으로써, 발생된 각종 펄스가 스캔전극(Y1∼Ym)으로 입출력되도록 한다.
도 4는 본 발명의 일실시예에 의한 PDP 구동회로의 전압 파형과 라인소거 펄스를 나타낸 타이밍도로서, (a)는 X측 어드레스전극군(X1∼Xn)으로 인가되는 전압 파형도이고, (b)는 제 1 스캔전극(Y1)으로 인가되는 전압 파형도이고, (c)는 제 2 스캔전극(Y2)으로 인가되는 전압 파형도이고, (d)는 제 m 스캔전극(Ym)으로 인가되는 전압 파형도이고, (e)는 Z측 서스테인전극군(Z1∼Zm)으로 인가되는 전압 파형도이다.
본 발명을 도 3a의 패널 구동회로를 참조하여 살펴보면 다음과 같다.
도 4의 (b) 내지 (d)와 (e)와 같이 Y측 스캔구동부(120)와 Z측 서스테인구동부(130)는 서스테인전압(Vh)의 1/2 레벨인 중간전압(Vm; Vh/2)을 발생하여 스캔전극(Y1∼Ym)과 서스테인전극(Z1∼Zm)으로 각각 일정 시간동안 인가하고 나서, 도 4의 (e)와 같이 Z측 서스테인구동부(130)에서 서스테인전압(Vh/2)과 기록전압(Vw)이 서스테인전극(Z1∼Zm)으로 인가됨과 아울러 패널(100)의 스캔전극(Y1∼Ym)으로부터 서스테인전압(Vh/2)과 기록전압(Vw)에 대한 전압이 Y측 스캔구동부(120)를 통해 접지(GND)로 풀다운되므로, 도 4의 (b) 내지 (d)와 같은 중간전압(Vm) 이하의 부(負)의 서스테인 펄스(Sp)와 접지전위의 기록 펄스(Sp)가 스캔전극(Y1∼Ym)에서 나타나게 되고, 또한 도 4의 (e)와 같이 중간전압(Vm) 이상의 정(正)의 서스테인 펄스(Sp)와 전원전위의 기록 펄스(Wp)가 서스테인 전극(Z1∼Zm)으로 인가되어 두 전극(Y)(Z)의 전압 차(2Vw＋Vh)로 인하여 모든 셀(110)은 구동라인 단위(통상 4라인 내지 8라인)로 순차적으로 기록 방전을 개시하게 된다.
상기 기록 펄스(Wp)가 인에이블된 이후에 도 4의 (b) 내지 (d)와 같이 Y측 스캔구동부(120)는 중간전압(Vm) 및 정의 서스테인 펄스(Sp)를 발생함으로써, 스캔전극(Y1∼Ym)의 전위는 계속적으로 상승하여 중간전압(Vm) 레벨을 일시 유지하다가 그 중간전압(Vm)을 기준으로 고전위의 서스테인 펄스(Sp) 즉, 정(正)의 서스테인 펄스(Sp)가 생성되어 스캔전극(Y1∼Ym)으로 인가되어 기록 방전을 안정화시킨다.
물론, Z측 서스테인구동부(130)는 도 4의 (e)와 같이 스캔전극(Y1∼Ym)의 정의 서스테인 펄스(Sp)와 동기화되고 위상이 서로 반대인 부의 서스테인 펄스(Sp)가 서스테인 전극(Z1∼Zm)에 형성되도록 동작하게 된다.
상기에서 스캔전극(Y1∼Ym)과 서스테인전극(Z1∼Zm) 사이의 두 전압차(Vh; 2Sp)로 인하여 셀은 서스테인 방전을 일으키고, 이 서스테인 방전은 이전의 기록 펄스(Wp)에 의해 발생된 기록 방전을 더욱 안정화시켜 셀 내의 벽전하를 일정한 레벨로 유지시키며, 이때 벽전하의 형성 위치가 변화되어 스캔전극(Y)에는 부전하(－전기)의 벽전하가 형성됨과 아울러 서스테인전극(Z)에는 정전하(＋전기)의 벽전하가 형성된다.
이후, 도 4의 (b) 내지 (d)와 같이 스캔전극(Y1∼Ym)으로 정(正)의 서스테인 펄스가 인가된 후, 도 4의 (a)와 같이 X측 어드레스구동부(140)는 영상데이터에 따라 데이터 펄스(Dp)를 발생하여 모든 어드레스전극(X1∼Xn)으로 인가하는 시점에서, Y측 스캔구동부(120)는 도 4의 (b), (c)에서와 같이 어드레스전극(X1∼Xn)으로 인가되는 데이터 펄스(Dp)에 동기되어 각 스캔전극(Y1, Y2)으로 소거주사 펄스(SCp)를 순차적으로 발생하여 한 라인씩 주사한 후 스캔전극(Y)과 서스테인전극(Z)으로 서스테인 펄스(Sp)를 발생하여 각 라인당 필요한 서스테인 기간을 실행하게 된다.
상기 서스테인 기간에서는 데이터 펄스(Dp) 및 소거주사 펄스(SCp)에 의해 오프된 셀은 계속적으로 셀이 오프되도록 유지시키고, 온된 셀은 계속적으로 서스테인 방전을 유지하여 온시킨다.
상기와 같이 필요한 서스테인 기간을 수행한 후, Y측 스캔구동부(120)는 도 4의 (b) 내지 (d)와 같이 스캔전극(Y1∼Ym)으로 정(正)의 서스테인 펄스(Sp)를 인가한 후 서스테인 펄스(Sp)의 하강 시점으로부터 0.2㎲ 내지 0.4㎲ 정도의 시간이 경과되면, 1㎲ 내지 2㎲의 펄스 폭을 가진 라인소거 펄스(Ep)를 발생하여 소거시키고자 하는 스캔전극(Y1∼Ym)으로 인가하여 해당 라인을 소거시키거나, 라인소거 펄스(Ep)를 소거주사 펄스(SCp)보다 다소 높은 전압으로 조정하여 스캔전극(Y1∼Ym)으로 인가하여 해당 라인을 소거시킬 수도 있다.
상기에서 정의 서스테인 펄스(Sp)를 인가한 후 0.2㎲ 내지 0.4㎲ 정도의 시간 내에서는 서스테인 방전이 다소 불안정하므로 스캔전극(Y1∼Ym)에 상기와 같은 라인소거 펄스(Ep)를 재빨리 인가하면, 스캔전극(Y1∼Ym)의 서스테인 펄스(Sp)와 라인소거 펄스(Ep)의 경계에서 작은 방전이 일어나고, 그 방전으로 인하여 셀 내의 벽전압은 접지 레벨로 유지되어 방전을 지속적으로 유지시켜 주기에는 불충분하므로 셀의 벽전하가 자동으로 소거되어 어드레스전극(X1∼Xn)의 라인소거 펄스 없이도 각 라인의 서브필드 별로 셀의 기록 방전을 소멸(off)시킬 수 있는 것이다.
그리고, 라인소거 펄스(Ep)를 소거주사 펄스(SCp)보다 높은 전압으로 조절하려면, Y측 스캔구동부(120)의 라인소거 펄스(Ep)와 소거주사 펄스(SCp)를 발생하는 전원발생부(123, 125)를 종래와는 다르게 도 3과 같이 각각 분리시켜야 하며, 이는 라인소거 펄스(Ep)의 설정 전압에 따라 그 전압을 발생하는 전원장치를 구현하여 소거주사 펄스(SCp)를 발생하는 전원과 분리하여 스캔전극(Y1∼Ym)으로 공급하면 된다.
한편, 기록 방전을 소거하지 않아도 될 셀은 즉, 켜져야 할 해당 셀은 어드레스 기간 동안 어드레스전극(X1∼Xn)에 데이터 펄스(Dp)가 인가되지 않아 계속적으로 서스테인 방전을 유지하므로 서스테인 기간동안 발광 방전을 유지할 수 있다.
상기와 같이 스캔전극(Y1∼Ym)으로 인가되는 라인소거 펄스(Ep)만으로도 라인 소거를 실행할 수 있으므로, 라인소거 시점에서 한 라인을 소거시키면서 동시에 Y측 스캔구동부(120) 및 X측 어드레스구동부(140)는 주사용 소거주사 펄스(SCp) 및 데이터 펄스(Dp)를 각각 발생하여 주사 동작을 실행할 수 있다.도 5는 본 발명의 다른 실시예에 의한 PDP 구동회로의 전압 파형과 라인소거 펄스를 나타낸 타이밍도로서, (a)는 X측 어드레스전극(X1∼Xn)으로 인가되는 어드레스 전압 파형도이고, (b)는 Y측 스캔전극(Y1∼Ym)으로 인가되는 전압 파형도이고, (c)는 Z측 서스테인전극(Z1∼Zm)으로 인가되는 전압 파형도를 나타낸 것이다.본 발명을 도 3b의 패널 구동회로를 참조하여 살펴보면 다음과 같다.도 5의 (b), (c)와 같이 Y측 스캔구동부(120)와 Z측 서스테인구동부(130)는 서스테인전압(Vh)의 1/2 레벨인 중간전압(Vm; Vh/2)을 발생하여 스캔전극(Y1∼Ym)과 서스테인전극(Z1∼Zm)으로 각각 일정 시간동안 인가하고 나서, 도 5 (c)와 같이 Z측 서스테인구동부(130)에서 서스테인전압(Vh/2)과 기록전압(Vw)이 서스테인전극(Z1∼Zm)으로 인가됨과 아울러 패널(100)의 스캔전극(Y1∼Ym)으로부터 서스테인전압(Vh/2)과 기록전압(Vw)에 대한 전압이 Y측 스캔구동부(120)를 통해 접지(GND)로 풀다운되므로, 도 5의 (b)와 같은 중간전압(Vm) 이하의 부(負)의 서스테인 펄스(Sp)와 접지전위의 기록 펄스(Sp)가 스캔전극(Y1∼Ym)에서 나타나게 되고, 또한 도 5의 (c)와 같이 중간전압(Vm) 이상의 정(正)의 서스테인 펄스(Sp)와 전원전위의 기록 펄스(Wp)가 서스테인 전극(Z1∼Zm)으로 인가되어 두 전극(Y)(Z)의 전압 차(2Vw＋Vh)로 인하여 모든 셀(110)은 구동라인 단위(통상 4라인 내지 8라인)로 순차적으로 기록 방전을 개시하게 된다.상기 기록 펄스(Wp)가 인에이블된 이후에 도 5의 (b)와 같이 Y측 스캔구동부(120)는 중간전압(Vm) 및 정의 서스테인 펄스(Sp)를 발생함으로써, 스캔전극(Y1∼Ym)의 전위는 계속적으로 상승하여 중간전압(Vm) 레벨을 일시 유지하다가 그 중간전압(Vm)을 기준으로 고전위의 서스테인 펄스(Sp) 즉, 정(正)의 서스테인 펄스(Sp)가 생성되어 스캔전극(Y1∼Ym)으로 인가되어 기록 방전을 안정화시킨다.물론, Z측 서스테인구동부(130)는 도 5의 (c)와 같이 스캔전극(Y1∼Ym)의 정의 서스테인 펄스(Sp)와 동기화되고 위상이 서로 반대인 부의 서스테인 펄스(Sp)가 서스테인 전극(Z1∼Zm)에 형성되도록 동작하게 된다.상기에서 스캔전극(Y1∼Ym)과 서스테인전극(Z1∼Zm) 사이의 두 전압 차(Vh; 2Sp)로 인하여 셀은 서스테인 방전을 일으키고, 이 서스테인 방전은 이전의 기록 펄스(Wp)에 의해 발생된 기록 방전을 더욱 안정화시켜 셀 내의 벽전하를 일정한 레벨로 유지시키며, 이때 벽전하의 형성 위치가 변화되어 스캔전극(Y)에는 부전하(－전기)의 벽전하가 형성됨과 아울러 서스테인전극(Z)에는 정전하(＋전기)의 벽전하가 형성된다.이후, 도 5의 (b)와 같이 스캔전극(Y1∼Ym)으로 정(正)의 서스테인 펄스가 인가된 후, 도 5의 (a)와 같이 X측 어드레스구동부(140)는 영상데이터에 따라 데이터 펄스(Dp)를 발생하여 모든 어드레스전극(X1∼Xn)으로 인가하는 시점에서, Y측 스캔구동부(120)는 도 5의 (b)에서와 같이 어드레스전극(X1∼Xn)으로 인가되는 데이터 펄스(Dp)에 동기되어 각 스캔전극(Y1∼Ym)으로 소거주사 펄스(SCp)를 순차적으로 발생하여 한 라인씩 주사한 후 스캔전극(Y)과 서스테인전극(Z)으로 서스테인 펄스(Sp)를 발생하여 각 라인당 필요한 서스테인 기간을 실행하게 된다.상기 서스테인 기간에서는 데이터 펄스(Dp) 및 소거주사 펄스(SCp)에 의해 오프된 셀은 계속적으로 셀이 오프되도록 유지시키고, 온된 셀은 계속적으로 서스테인 방전을 유지하여 온시킨다.상기와 같이 필요한 서스테인 기간을 수행한 후, Y측 스캔구동부(120)는 도 5의 (b)와 같이 스캔전극(Y1∼Ym)으로 정(正)의 서스테인 펄스(Sp)를 인가한 후 서스테인 펄스(Sp)의 하강 시점으로부터 0.5㎲ 정도의 시간이 경과되면, Y측 스캔구동부(120)는 상기 기록 펄스(Wp)와 같은 전압 레벨로 0.6㎲의 펄스 폭을 가진 라인소거 펄스(Ep)를 발생하여 스캔전극(Y)으로 인가한다.그리고, 도 5의 (c)와 같이 서스테인전극(Z1∼Zm)으로 부(負)의 서스테인 펄스(Sp)를 인가한 후 서스테인 펄스(Sp)의 상승 시점으로부터 0.5㎲ 정도의 시간이 경과되면, Z측 서스테인구동부(130)는 상기 스캔전극으로 인가되는 라인소거 펄스(Ep)와 반대 위상의 0.6㎲의 펄스 폭을 가진 전압레벨로 라인소거 펄스(Ep)를 발생하여 각 서스테인전극(Z1∼Zm)으로 인가한다.상기와 같이 스캔전극(Y1∼Ym)과 서스테인전극(Z1∼Zm)으로 라인소거 펄스(Ep)를 인가하면, 스캔전극(Y1∼Ym)의 라인소거 펄스(Ep)와 서스테인전극(Z1∼Zm)의 라인소거 펄스(Ep)로 인해 스캔전극(Y)과 서스테인전극(Z)에서 작은 방전이 일어나고, 그 방전으로 인하여 셀 내의 벽전압은 접지 레벨로 유지되어 방전을 지속적으로 유지시켜 주기에는 불충분하므로 셀의 벽전하가 자동으로 소거되어 어드레스전극(X1∼Xn)의 라인소거 펄스 없이도 각 라인의 서브필드 별로 셀의 기록 방전을 소멸(off)시킬 수 있는 것이다.한편, 기록 방전을 소거하지 않아도 될 셀은 즉, 켜져야 할 해당 셀은 어드레스 기간 동안 어드레스전극(X1∼Xn)에 데이터 펄스(Dp)가 인가되지 않아 계속적으로 서스테인 방전을 유지하므로 서스테인 기간동안 발광 방전을 유지할 수 있다.상기와 같이 스캔전극(Y1∼Ym) 및 서스테인전극(Z1∼Zm)으로 인가되는 라인소거 펄스(Ep)로 라인소거 동작을 실행할 수 있으므로, 라인소거 시점에서 한 라인을 소거시키면서 동시에 Y측 스캔구동부(120) 및 X측 어드레스구동부(140)는 주사용 소거주사 펄스(SCp) 및 데이터 펄스(Dp)를 각각 발생하여 주사 동작을 실행할 수 있다.
도 6의 라인별 서브필드의 동작을 시간축으로 도시한 타이밍도를 참조하여 설명하면 다음과 같다.
도 6의 to 시점에서 서브필드의 ㉮ 영역과 ㉯ 영역 및 ㉰ 영역에 해당하는 각 라인들은 영역 별로 셀들의 동작이 서로 다르다는 것을 알 수 있다. 즉, to의 시점에서 ㉮ 영역은 라인소거 동작을 수행하고 있고, ㉯ 영역에서는 서스테인 방전을 수행하고 있고, ㉰ 영역에서는 시간적으로 다소 지연된 어드레스 방전을 수행하고 있는 것이다.
그러므로 to의 시간에서 ㉮ 영역에서는 스캔전극(Y)으로 인가되는 라인소거펄스(Ep)만으로 라인 소거 동작을 실행하고, ㉰ 영역에서는 어드레스전극(X1∼Xn) 및 제 m 스캔전극(Ym)으로 데이터 펄스(Dp)와 주사용 소거주사 펄스(SCp)를 각각 발생하여 주사 동작을 실행할 수 있다.
따라서, 동시에 복수의 라인을 라인소거 동작과 소거주사 동작으로 수행할 수 있어 라인 어드레싱 시간을 감소시킴과 아울러 어드레싱 시간의 감소로 인해 서스테인 기간을 증가시킬 수 있어 셀의 휘도를 향상시킬 수 있다.
상술한 바와 같이 본 발명에서는 도 4의 (a)와 같이 X측 어드레스구동부(140)는 종래의 도 2와는 다르게 라인소거 펄스(Ep)는 발생하지 않고, 데이터 펄스(Dp)만 발생하여 어드레스전극(X1∼Xn)으로 공급하므로써, 스캔전극(Y)의 라인소거 시점에서도 다른 라인의 주사 동작을 수행할 수 있다.
상기 라인소거 펄스(Ep)의 전압(Ve)은 중간전압(Vm)보다 낮고 소거주사 펄스(SCp)의 전압(Vsc)보다 높은 레벨의 전압을 사용하고, 라인소거 펄스(Ep)의 폭(Ewid)은 종래의 라인소거 펄스의 폭보다 넓은 1㎲ 내지 2㎲ 정도의 펄스 폭으로 규정하고, 정의 서스테인 펄스(Sp)와 라인소거 펄스(Ep) 사이의 펄스지연 간격(SEint)은 종래의 0.5㎲보다 작은 0.2㎲ 내지 0.4㎲ 사이의 시간으로 규정한다.
상기와 같이 스캔전극(Y1∼Ym)로 인가되는 라인소거 펄스(Ep)의 폭(Ewid)과 펄스지연 시간(SEint)을 조정하는 것은 Y측 스캔구동부(120)의 출력단에 있는 스위칭소자(Q1, Q2)의 온, 오프 시간을 미리 설정된 프로그램에 따라 시스템 컨트롤러(150)에서 조정함으로써, 간단하게 구현할 수 있다.
본 발명에서와 같이 스캔전극(Y1∼Ym)으로 인가되는 라인소거 펄스(Ep)의 펄스 폭(Ewid)을 가변시키든지 또는 서스테인 펄스(Sp)와 라인소거 펄스(Ep)의 사이의 펄스지연 간격(SEint)을 줄이든지 또는 라인소거 펄스(Ep)의 전압 레벨(Ve)을 중간전압(Vm)과 라인소거 펄스(SCp)(또는, 기록 펄스(Wp))의 레벨 사이값으로 증폭시키든지 하는 각각의 요소들은 본 발명의 구현에 있어 선택적인 요소들이고, 그 중 택일해서 하나 이상의 요소를 이용하여 본 발명에 적용할 수 있다.
따라서, 본 발명에서는, 기록한 라인들을 소거할 때 어드레스전극으로 인가되는 라인소거 펄스 없이 스캔전극으로 인가되는 라인소거 펄스의 펄스 폭과 서스테인 펄스와 라인소거 펄스 사이의 펄스지연 시간 및 라인소거 펄스의 전압 레벨을 각각 조정함으로써, 스캔전극으로 인가되는 라인소거 펄스만으로도 기록 방전을 소거하여 어드레스전극의 구동 부하와 전력 소모를 제거함과 아울러 부품 열화와 전력 소비를 감소시킬 수 있고, 또한 어드레스전극으로 인가되는 라인소거 펄스로 인한 노이즈 발생을 제거하여 보다 향상된 화질을 구현할 수 있는 효과가 있다.

Claims (12)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 표시해야 할 입력 영상데이터에 따라 데이터 펄스를 어드레스 전극에 인가하고, 상기 데이터 펄스의 인가하는 타이밍과 동기시켜 소거주사펄스를 스캔전극에 인가하고, 서스테인 펄스를 스캔전극과 서스테인 전극에 교번으로 각각 인가하여 방전을 유지하고, 라인 소거펄스를 인가하여 유지방전을 종료시켜서 화상을 표시하는 방법에 있어서:
    상기 어드레스전극에는 라인 소거펄스가 인가되지 않으며, 상기 유지방전의 종료는 스캔전극에 인가하는 2개의 인접 서스테인 펄스 사이에 라인소거 펄스를 인가하는 것에 의해 실행되며,
    상기 스캔전극에 라인 소거펄스를 인가하기 직전에 인가되는 서스테인 펄스와 라인소거 펄스 사이의 펄스 인에이블 간격을 SEint라 하고, 상기 라인소거 펄스의 펄스 폭을 Ewid라 할 때, 다음 식, 0.2㎲≤SEint≤0.4㎲ 및 1㎲≤Ewid≤2㎲를 만족하는 것을 특징으로 플라즈마 디스플레이 패널의 라인소거 펄스 구현 방법.
  8. 표시해야 할 입력 영상데이터에 따라 데이터 펄스를 어드레스 전극에 인가하고, 상기 데이터 펄스의 인가하는 타이밍과 동기시켜 소거주사펄스를 스캔전극에 인가하고, 서스테인 펄스를 스캔전극과 서스테인 전극에 인가하여 방전을 유지하고, 라인소거펄스를 인가하여 유지방전을 종료시켜서 화상을 표시하는 방법에 있어서:
    상기 어드레스전극에는 라인 소거펄스가 인가되지 않으며, 상기 유지방전의 종료는 스캔전극에 인가하는 2개의 인접 서스테인 펄스 사이에 라인소거 펄스를 인가하는 것에 의해 실행되며,
    상기 스캔전극에 인가되는 서스테인 펄스의 1/2 레벨인 중간전압을 Vm이라 하고, 상기 주사소거 펄스의 전압레벨을 Vsc라 하고, 상기 라인소거 펄스의 전압레벨을 Ve라 할 때, 다음 식 Vsc＜Ve＜Vm을 만족하는 것을 특징으로 플라즈마 디스플레이 패널의 라인소거 펄스 구현 방법.
  9. 제 7항에 있어서,
    상기 스캔전극의 서스테인 펄스의 1/2 레벨인 중간전압을 Vm이라 하고, 상기 주사소거 펄스의 전압레벨을 Vsc라 하고, 상기 라인소거 펄스의 전압레벨을 Ve라 할 때, 다음 식, Vsc＜Ve＜Vm을 만족하는 것을 특징으로 플라즈마 디스플레이 패널의 라인소거 펄스 구현 방법.
  10. 표시해야 할 입력 영상데이터에 따라 데이터 펄스를 어드레스 전극에 인가하고, 상기 데이터 펄스의 인가하는 타이밍과 동기시켜 소거주사펄스를 스캔전극에 인가하고, 서스테인 펄스를 스캔전극과 서스테인 전극에 인가하여 방전을 유지하고, 라인소거펄스를 인가하여 유지방전을 종료시켜서 화상을 표시하는 방법에 있어서:
    상기 어드레스전극에는 라인 소거펄스가 인가되지 않으며, 상기 유지방전의 종료는 스캔전극에 인가하는 2개의 인접 서스테인 펄스 사이에 라인소거 펄스를 인가하고 상기 스캔전극의 라인소거 펄스에 동기되고 반대 위상을 가지는 다른 라인소거 펄스를 서스테인 전극에 인가함으로써 실행되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 라인소거 펄스 구현 방법.
  11. 제 10 항에 있어서,
    상기 스캔전극에 라인 소거펄스를 인가하기 직전에 인가되는 서스테인 펄스와 라인소거 펄스 사이의 펄스 인에이블 간격을 SEint라 하고, 상기 라인소거 펄스의 펄스 폭을 Ewid라 할 때, 다음 식 0.5㎲≤Ewid≤0.7㎲ 및 0.4㎲≤SEint≤0.6㎲를 만족하는 것을 특징으로 플라즈마 디스플레이 패널의 라인소거 펄스 구현 방법.
  12. 제 10 항에 있어서,
    상기 서스테인 전극에 인가하는 라인소거 펄스와 스캔전극에 인가하는 라인소거 펄스의 전압 레벨이 서로 동일한 것을 특징으로 하는 플라즈마 디스플레이 패널의 라인소거 펄스 구현 방법.
KR1019990037404A 1999-09-03 1999-09-03 플라즈마 디스플레이 패널의 라인소거 펄스 구현 방법 Expired - Fee Related KR100360745B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990037404A KR100360745B1 (ko) 1999-09-03 1999-09-03 플라즈마 디스플레이 패널의 라인소거 펄스 구현 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990037404A KR100360745B1 (ko) 1999-09-03 1999-09-03 플라즈마 디스플레이 패널의 라인소거 펄스 구현 방법

Publications (2)

Publication Number Publication Date
KR20010026190A KR20010026190A (ko) 2001-04-06
KR100360745B1 true KR100360745B1 (ko) 2002-11-13

Family

ID=19610027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990037404A Expired - Fee Related KR100360745B1 (ko) 1999-09-03 1999-09-03 플라즈마 디스플레이 패널의 라인소거 펄스 구현 방법

Country Status (1)

Country Link
KR (1) KR100360745B1 (ko)

Also Published As

Publication number Publication date
KR20010026190A (ko) 2001-04-06

Similar Documents

Publication Publication Date Title
KR100751000B1 (ko) 가스 방전 패널의 구동 방법
US7375702B2 (en) Method for driving plasma display panel
US6670774B2 (en) Plasma display panel driving method and apparatus capable of realizing reset stabilization
JP2002140033A (ja) プラズマディスプレイの駆動方法
JP2007065671A (ja) プラズマディスプレイ装置及び駆動方法
US20070024533A1 (en) Plasma display and driving method thereof
KR20030074120A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
US20070085771A1 (en) Driving method of plasma display device
KR100360745B1 (ko) 플라즈마 디스플레이 패널의 라인소거 펄스 구현 방법
JP2007025627A (ja) プラズマディスプレイ装置及びその駆動方法本発明は、プラズマディスプレイ装置に関し、さらに詳細には、駆動時に発生する残像性（ａｆｔｅｒｉｍａｇｅ−ｇｅｎｅｒａｔｉｎｇ）誤放電を防止することができるプラズマディスプレイ装置及びその駆動方法に関する。
US20070115214A1 (en) Plasma display and driving method thereof
KR20010026191A (ko) 플라즈마 디스플레이 패널의 라인소거 펄스 구현 방법
JP2005301053A (ja) プラズマディスプレイパネルの駆動方法、駆動回路及び駆動プログラム
KR20010026192A (ko) 플라즈마 디스플레이 패널의 기록펄스 구현 방법 및 그 장치
KR100297513B1 (ko) 플라즈마 디스플레이 패널의 라인 소거 방법 및 그 장치
KR100302918B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR20000003386A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100747270B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR100285625B1 (ko) 플라즈마 디스플레이 패널 구동 방법
JP2005115009A (ja) プラズマディスプレイパネルの駆動方法及びその装置
KR20050078452A (ko) 플라즈마 표시 패널 및 그의 구동방법
KR20070113927A (ko) 플라즈마 디스플레이 장치의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990903

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20010625

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20020312

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20010625

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20020411

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20020312

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20020729

Appeal identifier: 2002101001538

Request date: 20020411

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20020510

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20020411

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20010925

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20020729

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20020605

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20021030

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20021030

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20051014

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20060919

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20070918

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20080926

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20090929

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20090929

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee