KR100747270B1 - 플라즈마 디스플레이 장치 및 그의 구동방법 - Google Patents

Abstract

본 발명은 어드레스 기간에서 인가되는 펄스의 인가시점과 리셋 기간 이전에 인가되는 파형을 개선하는 플라즈마 디스플레이 장치(Plasma Display Panel) 및 그의 구동 방법에 관한 것으로, 구동 시 발생하는 노이즈를 저감하여 어드레스 방전을 안정시켜 패널의 구동안정성 저하를 억제하고, 온도에 따른 오방전의 발생을 저감시키는 효과가 있다.

이러한 목적을 이루기 위한 본 발명은 스캔 전극 및 서스테인 전극, 스캔 전극 및 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과, 이러한 전극들을 구동시키기 위한 구동부 및 이러한 구동부를 제어하여, 프레임의 서브필드 중 적어도 어느 하나의 서브필드의 어드레스 기간에서, 하나 이상의 어드레스 전극을 포함하는 복수의 어드레스 전극군 중 하나 이상의 어드레스 전극군에 인가되는 데이터 펄스의 인가시점은 스캔 전극에 인가되는 스캔 펄스의 인가시점과 다르고, 스캔 전극 또는 서스테인 전극으로 서스테인 펄스가 인가되는 서스테인 기간의 길이는 방전셀 내의 공간전하를 저감시키기 위해 조절되도록 하는 구동 펄스 제어부를 포함하는 것을 특징으로 한다.

Description

플라즈마 디스플레이 장치 및 그의 구동방법{Plasma Display Apparatus and Driving Method thereof}

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 도시한 도.

도 2는 플라즈마 디스플레이 패널 상에 형성된 전극들의 배열구조를 설명하기 위한 도.

도 3은 종래 플라즈마 디스플레이 장치의 화상 계조를 구현하는 방법을 나타낸 도.

도 4는 종래 플라즈마 디스플레이 장치의 구동 방법에 따른 구동파형을 나타낸 도.

도 5는 종래 플라즈마 디스플레이 장치의 구동 방법에서 어드레스 기간에 인가되는 펄스의 인가시점을 설명하기 위한 도.

도 6은 종래 플라즈마 디스플레이 장치의 구동 방법에서 어드레스 기간에 인가되는 펄스에 의한 노이즈의 발생을 설명하기 위한 도.

도 7은 종래 구동방법에 따른 구동파형으로 동작되는 플라즈마 디스플레이 장치에서의 온도에 따른 오방전을 설명하기 위한 도.

도 8은 본 발명의 플라즈마 디스플레이 장치를 설명하기 위한 도.

도 9는 본 발명의 플라즈마 디스플레이 장치의 구동방법의 제 1 실시예에 따 른 구동파형을 나타낸 도.

도 10은 본 발명의 플라즈마 디스플레이 장치의 구동방법의 제 1 실시예에 따른 또 다른 구동파형을 나타낸 도.

도 11a 내지 도 11e는 본 발명의 플라즈마 디스플레이 장치의 구동방법에 따른 구동파형에서 어드레스 전극(X₁~Xn)에 각각에 스캔 펄스의 인가시점과 서로 다른 시점에서 데이터 펄스를 인가하는 일예를 나타낸 도.

도 12a 내지 도 12b는 본 발명의 구동파형에 의해 감소되는 노이즈를 설명하기 위한 도.

도 13은 본 발명의 플라즈마 디스플레이 장치의 구동방법의 제 2 실시예에 따른 다른 구동파형을 설명하기 위해 어드레스 전극(X₁~Xn)들을 4개의 어드레스 전극군으로 나눈 것을 설명하기 위한 도.

도 14a 내지 도 14c는 본 발명의 플라즈마 디스플레이 장치의 구동방법의 제 2 실시예에 따른 구동파형에서 어드레스 전극(X₁~Xn)을 복수의 전극군으로 나누고 각각의 전극군에 스캔 펄스의 인가시점과 서로 다른 시점에서 데이터 펄스를 인가하는 일예를 나타낸 도.

도 15는 본 발명의 플라즈마 디스플레이 장치의 구동방법의 제 3 실시예에 따른 구동파형에서 프레임 내에서 각 서브필드에 따라 스캔 펄스의 인가시점과 데이터 펄스의 인가시점을 서로 다르게 하는 일예를 나타낸 도.

도 16a 내지 도 16c는 도 15의 구동파형을 좀 더 상세히 설명하기 위한 도.

<도면의 주요 부분에 대한 부호의 설명>

800 : 플라즈마 디스플레이 패널 801 : 구동 펄스 제어부

802 : 데이터 구동부 803 : 스캔 구동부

804 : 서스테인 구동부 805 : 구동 전압 발생부

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것으로, 보다 상세하게는 어드레스 기간(Address Period)에서 인가되는 펄스의 인가시점과 서스테인 기간에 인가되는 파형을 개선하는 플라즈마 디스플레이 장치 및 그의 구동 방법에 관한 것이다.

일반적으로 플라즈마 디스플레이 패널은 전면 패널과 후면패널 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도이다.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면 기판(101)에 스캔 전극(102)과 서스테인 전극(103)이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면 패널(100) 및 배면을 이루는 후면 기판(111) 상에 전술한 복수의 유지 전극쌍과 교차되도록 복수의 어드레스 전극(113)이 배열된 후면 패널(110)이 일정거리를 사이에 두고 평행하게 결합된다.

전면 패널(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(102) 및 서스테인 전극(103)이 쌍을 이뤄 포함된다. 스캔 전극(102) 및 서스테인 전극(103)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체층(104)에 의해 덮혀지고, 상부 유전체층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.

후면 패널(110)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다. 후면기판(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 하부 유전체층(115)이 형성된다.

이러한 구조의 플라즈마 디스플레이 패널은 매트릭스(Matrix) 구조로 전극들이 형성되는데, 이를 첨부된 도 2를 참조하여 살펴보면 다음과 같다.

도 2는 플라즈마 디스플레이 패널 상에 형성된 전극들의 배열구조를 설명하기 위한 도면이다.

도 2를 살펴보면, 플라즈마 디스플레이 패널(20) 상에서 스캔 전극(Y1~Yn)이 서스테인 전극(Z1~Zn)과 나란한 방향으로 형성되고, 이러한 스캔 전극(Y1~Yn)과 서스테인 전극(Z1~Zn)과 교차되게 어드레스 전극(X1~Xm)이 형성된다.

이러한 스캔 전극(Y1~Yn) 및 서스테인 전극(Z1~Zn)과 어드레스 전극(X1~Xm)이 교차하는 지점에 방전셀이 형성되는 것이다. 이에 따라, 방전셀은 플라즈마 디스플레이 패널 상에서 매트릭스 형태로 형성되게 된다.

이러한, 전극 배열 구조를 갖는 플라즈마 디스플레이 패널에 소정의 펄스를 공급하기 위한 구동회로들이 부착되어 플라즈마 디스플레이 장치가 구성된다.

이러한 플라즈마 디스플레이 장치에서 화상 계조를 구현하는 방법은 다음 도 3과 같다.

도 3은 종래 플라즈마 디스플레이 장치의 화상 계조를 구현하는 방법을 나타낸 도이다.

도 3에 도시된 바와 같이, 종래 플라즈마 디스플레이 장치의 화상 계조(Gray Level) 표현 방법은 한 프레임을 발광횟수가 다른 여러 서브필드로 나누고, 각 서브필드는 다시 모든 셀들을 초기화시키기 위한 리셋 기간(RPD), 방전될 셀을 선택하기 위한 어드레스 기간(APD) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(SPD)으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 도 3과 같이 8개의 서브필드들(SF1 내 지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다.

각 서브필드의 리셋 기간 및 어드레스 기간은 각 서브필드마다 동일하다. 방전될 셀을 선택하기 위한 어드레스방전은 어드레스 전극과 스캔 전극인 투명전극 사이의 전압차에 의해 일어난다. 서스테인 기간은 각 서브필드에서 2ⁿ(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 각 서브필드의 서스테인 기간 즉, 서스테인 방전 횟수를 조절하여 화상의 계조를 표현하게 된다.

이러한 플라즈마 디스플레이 장치의 구동 방법에 따른 구동파형을 살펴보면 다음 도 4와 같다.

도 4는 종래 플라즈마 디스플레이 장치의 구동 방법에 따른 구동파형을 나타낸 도면이다.

도 4에 도시된 바와 같이, 플라즈마 디스플레이 장치는 모든 셀들을 초기화시키기 위한 리셋 기간, 방전할 셀을 선택하기 위한 어드레스 기간, 선택된 셀의 방전을 유지시키기 위한 서스테인 기간 및 방전된 셀 내의 벽전하를 소거하기 위한 소거 기간으로 나뉘어 구동된다.

리셋 기간에 있어서, 셋업 기간에는 모든 스캔 전극(Y)들에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형에 의해 전화면의 방전셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극(X) 과 서스테인 전극(Z) 상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극(Y) 상에는 부극성의 벽전하가 쌓이게 된다.

셋다운 기간에는 상승 램프파형이 공급된 후, 상승 램프파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드(GND)레벨 전압 이하의 특정 전압레벨까지 떨어지는 하강 램프파형(Ramp-down)이 셀들 내에 미약한 소거방전을 일으킴으로써 스캔 전극(Y)에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. 이 셋다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.

어드레스 기간에는 부극성 스캔 펄스가 스캔 전극(Y)들에 순차적으로 인가됨과 동시에 스캔 펄스에 동기되어 어드레스 전극(X)에 정극성의 데이터 펄스가 인가된다. 이 스캔 펄스와 데이터 펄스의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면서 데이터 펄스가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 서스테인 전극에는 셋다운 기간과 어드레스 기간 동안에 스캔 전극과의 전압차를 줄여 스캔 전극과의 오방전이 일어나지 않도록 정극성 전압(Vz)이 공급된다.

서스테인 기간에는 스캔 전극(Y)과 서스테인 전극(Z)들에 교번적으로 서스테인 펄스(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 펄스가 더해지면서 매 서스테인 펄스가 인가될 때 마다 스캔 전극(Y)과 서스테인 전극(Z) 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.

서스테인 방전이 완료된 후, 부가적으로 소거 기간이 더 포함될 수 있는데, 이러한 소거 기간에서는 펄스폭과 전압레벨이 작은 소거 램프파형(Ramp-ers)의 전압이 서스테인 전극(Z)에 공급되어 전화면의 셀들 내에 잔류하는 벽 전하를 소거시키게 된다.

이러한 구동파형으로 구동되는 플라즈마 디스플레이 장치에서는 어드레스 기간에서 스캔 전극(Y)에 인가되는 스캔 펄스와 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스의 인가시점은 동일하다. 이러한 종래 구동방법에서 어드레스 기간에서의 스캔 펄스와 데이터 펄스의 인가시점을 살펴보면 다음 도 5와 같다.

도 5는 종래 플라즈마 디스플레이 장치의 구동 방법에서 어드레스 기간에 인가되는 펄스의 인가시점을 설명하기 위한 도면이다.

도 5에 도시된 바와 같이, 종래 플라즈마 디스플레이 장치의 구동방법에서는 어드레스 기간에서 어드레스 전극(X₁~Xn)에 인가되는 모든 데이터 펄스는 스캔 전극(Y)에 인가되는 스캔 펄스와 동시(ts)에 인가된다. 이와 같이 동일한 시점에서 데이터 펄스와 스캔 펄스가 각각 어드레스 전극(X₁~Xn)과 스캔 전극(Y)에 인가되면 스캔 전극(Y)에 인가되는 파형과 서스테인 전극(Z)에 인가되는 파형에 노이즈(Noise)가 발생하게 된다. 이러한 동일한 시점에서 데이터 펄스와 스캔 펄스가 각각 어드레스 전극(X₁~Xn)과 스캔 전극에 인가되는 경우에 발생되는 노이즈가 발생되는 일예를 살펴보면 다음 도 6과 같다.

도 6은 종래 플라즈마 디스플레이 장치의 구동 방법에서 어드레스 기간에 인 가되는 펄스에 의한 노이즈의 발생을 설명하기 위한 도면이다.

도 6에 도시된 바와 같이, 종래 플라즈마 디스플레이 장치의 구동방법에서 어드레스 기간에 데이터 펄스와 스캔 펄스가 각각 어드레스 전극(X₁~Xn)과 스캔 전극(Y)에 인가되면 스캔 전극(Y)과 서스테인 전극(Z)에 인가되는 파형에 노이즈가 발생한다. 이러한 노이즈는 패널의 정전용량(Capacitance)을 통한 커플링(Coupling)으로 인해 발생되는 것으로, 데이터 펄스가 급상승하는 시점에서는 스캔 전극(Y)과 서스테인 전극(Z)에 인가되는 파형에 상승노이즈가 발생되고, 데이터 펄스가 급하강하는 시점에서는 스캔 전극(Y)과 서스테인 전극(Z)에 인가되는 파형에 하강 노이즈가 발생된다.

전술한 것과 같이 스캔 전극(Y)에 인가되는 스캔 펄스와 동시에 어드레스 전극(X)에 인가되는 데이터 펄스에 의해 스캔 전극(Y)과 서스테인 전극(Z)에 인가되는 파형에 발생하는 노이즈는 어드레스 기간에서 일어나는 어드레스 방전을 불안정하게 하여 플라즈마 디스플레이 패널의 구동효율을 저감시키는 문제점이 있다.

또한, 이러한 구동파형으로 구동되는 종래 플라즈마 디스플레이 장치는 일반적으로 패널 주변의 온도에 영향으로 오방전이 발생한다. 이러한 온도에 따른 오방전을 살펴보면 다음 도 7과 같다.

도 7은 종래 구동방법에 따른 구동파형으로 동작되는 플라즈마 디스플레이 장치에서의 온도에 따른 오방전을 설명하기 위한 도면이다.

도 7을 살펴보면, 종래 구동방법에 따른 구동파형으로 동작되는 플라즈마 디 스플레이 장치에서는 패널 주변의 온도가 상대적으로 높은 고온인 경우에 방전셀 내의 공간전하(701)와 벽전하(700)의 재결합 비율이 증가하여 방전에 참여하는 벽전하의 절대양이 감소함으로써 오방전이 발생한다. 여기서, 전술한 공간전하(701) 방전셀 내의 공간에 존재하는 전하로서 전술한 벽전하(700)와는 달리 방전에 참여하지 않는 것이다.

예를 들면, 어드레스 기간에서 공간전하(701)와 벽전하(700)의 재결합 비율이 증가하여 어드레스 방전에 참여하는 벽전하(700)의 양이 감소하여 어드레스 방전을 불안정하게 한다. 이러한 경우에는 어드레싱의 순서가 뒤쪽일수록 공간전하(701)와 벽전하(700)가 재결합할 수 있는 시간이 충분하게 확보가 되기 때문에 어드레스 방전이 더욱 불안정하게 된다. 이에 따라, 어드레스 기간에서 온(On)된 방전셀이 서스테인 기간에서 오프(Off)되는 등의 고온 오방전이 발생한다.

또한, 패널 주변의 온도가 상대적으로 높을 경우에 서스테인 기간에 서스테인 방전이 발생하면 방전 시 공간전하(701)의 속도가 빨라지게 되고, 이에 따라 공간전하(701)와 벽전하(700)의 재결합 비율이 증가한다. 이에 따라, 어느 하나의 서스테인 방전 이후에 공간전하(701)와 벽전하(700)의 재결합에 의해 서스테인 방전에 참여하는 벽전하(700)의 양이 감소하여 다음 서스테인 방전이 발생하지 않는 등의 고온 오방전이 발생하는 문제점이 있다.

이러한 문제점을 해결하기 위해 본 발명은, 어드레스 기간에서 어드레스 전극(X)에 인가되는 데이터 펄스의 인가시점을 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 서로 상이하게 하고, 아울러 서스테인 기간에 인가되는 파형을 개선하여 노이즈의 발생을 저감시키고, 어드레스 마진의 감소를 억제하면서도 온도에 따른 오방전의 발생을 저감시키는 플라즈마 디스플레이 장치 및 그의 구동방법을 제공하는데 그 목적이 있다.

상기한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 장치는 스캔 전극 및 서스테인 전극, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과, 상기 전극들을 구동시키기 위한 구동부 및 상기 구동부를 제어하여, 프레임의 서브필드 중 적어도 어느 하나의 서브필드의 어드레스 기간에서, 하나 이상의 상기 어드레스 전극을 포함하는 복수의 어드레스 전극군 중 하나 이상의 어드레스 전극군에 인가되는 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점과 다르고, 상기 스캔 전극 또는 상기 서스테인 전극으로 서스테인 펄스가 인가되는 서스테인 기간의 길이는 방전셀 내의 공간전하를 저감시키기 위해 조절되도록 하는 구동 펄스 제어부를 포함하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 어드레스 기간에 적어도 하나 이상의 상기 어드레스 전극군에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점보다 앞서도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 어드레스 기간에 모든 상기 어드레스 전극군에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스 캔 펄스의 인가시점보다 앞서도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 어드레스 기간에 적어도 하나 이상의 상기 어드레스 전극군에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점보다 늦도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 어드레스 기간에 모든 상기 어드레스 전극군에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점보다 늦도록 하는 것을 특징으로 한다.

또한, 상기 어드레스 전극군의 개수는 2개 이상이고, 상기 어드레스 전극의 총 개수이하인 것을 특징으로 한다.

또한, 상기 어드레스 전극군은 1개 이상의 상기 어드레스 전극을 포함하는 것을 특징으로 한다.

또한, 상기 어드레스 전극군은 모두 동일한 개수의 상기 어드레스 전극을 포함하거나 하나 이상에서 상이한 개수의 상기 어드레스 전극을 포함하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 하나의 상기 어드레스 전극군에 포함된 모든 어드레스 전극에는 상기 데이터 펄스를 동일한 시점에 인가하도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 서브필드 내에서 상기 스캔 펄스의 인가시점과 상기 스캔 펄스의 인가시점과 가장 근접한 데이터 펄스의 인가시점 간의 차이는 동일하거나 상이하도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 서브필드 내에서 상기 스캔 펄스의 인가시점과 상기 스캔 펄스의 인가시점과 가장 근접한 데이터 펄스의 인가시점 간의 차이는 10ns 이상 1000ns 이하이도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 서브필드 내에서 상기 스캔 펄스의 인가시점과 상기 스캔 펄스의 인가시점과 가장 근접한 데이터 펄스의 인가시점 간의 차이는 소정 스캔 펄스폭의 1/100배 이상 1배 이하의 값을 갖도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상이한 두 개 이상의 상기 어드레스 전극군으로 상이한 시점에 인가되는 두 개의 상기 데이터 펄스의 인가 시점 간의 차이는 동일하거나 상이하도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상이한 두 개 이상의 어드레스 전극군으로 상이한 시점에 인가되는 두 개의 상기 데이터 펄스 간의 인가 시점의 차이는 10ns 이상 1000ns 이하이도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상이한 두 개 이상의 어드레스 전극군으로 상이한 시점에 인가되는 두 개의 상기 데이터 펄스 간의 인가 시점의 차이는 소정 스캔 펄스폭의 1/100배 이상 1배 이하의 값을 갖도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 서스테인 기간의 길이가 조절되는 서브필드는 상기 복수의 서브필드의 모든 서브필드이도록 하는 것을 특징으로 한다.

또한, 상기 서스테인 기간의 길이의 조절은, 상기 서스테인 기간에서 마지막 서스테인 펄스가 인가되는 시점에서 다음 서브필드의 리셋 기간까지의 기간을 조절 하는 것임을 특징으로 한다.

또한, 상기 서스테인 기간에서 상기 마지막 서스테인 펄스의 공급이 종료되는 시점에서 다음 서브필드의 리셋 기간까지의 기간은 100㎲이상 1㎳이하인 것을 특징으로 한다.

또한, 상기 서스테인 기간에서 상기 마지막 서스테인 펄스의 공급이 종료되는 시점에서 다음 서브필드의 리셋 기간까지의 기간은 상기 서스테인 기간에서 인가되는 마지막 서스테인 펄스가 그라운드 레벨(GND)을 유지하는 기간인 것을 특징으로 한다.

또한, 상기 서스테인 기간에서 공급되는 상기 마지막 서스테인 펄스의 공급기간은 1㎲이상 1㎳이하인 것을 특징으로 한다.

또한, 상기 서스테인 기간에서 공급되는 상기 마지막 서스테인 펄스의 공급기간은 상기 서스테인 기간에서 인가되는 마지막 서스테인 펄스가 서스테인 전압(Vs)을 유지하는 기간인 것을 특징으로 한다.

또한, 상기한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 장치의 구동 방법은, 스캔 전극 및 서스테인 전극, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 장치의 구동 방법에 있어서, 프레임의 서브필드 중 적어도 어느 하나의 서브필드의 어드레스 기간에서, 하나 이상의 상기 어드레스 전극을 포함하는 복수의 어드레스 전극군 중 하나 이상의 어드레스 전극군에 인가되는 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점과 다르고, 상기 스캔 전극 또는 상기 서스테인 전극으로 서 스테인 펄스가 인가되는 서스테인 기간의 길이는 방전셀 내의 공간전하를 저감시키기 위해 조절되는 것을 특징으로 한다.

또한, 상기 어드레스 기간에 적어도 하나 이상의 상기 어드레스 전극군에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점보다 앞서는 것을 특징으로 한다.

또한, 상기 어드레스 기간에 모든 상기 어드레스 전극군에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점보다 앞서는 것을 특징으로 한다.

또한, 상기 어드레스 기간에 적어도 하나 이상의 상기 어드레스 전극군에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점보다 늦는 것을 특징으로 한다.

또한, 상기 어드레스 기간에 모든 상기 어드레스 전극군에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점보다 늦는 것을 특징으로 한다.

또한, 상기 어드레스 전극군의 개수는 2개 이상이고, 상기 어드레스 전극의 총 개수이하인 것을 특징으로 한다.

또한, 상기 어드레스 전극군은 1개 이상의 상기 어드레스 전극을 포함하는 것을 특징으로 한다.

또한, 상기 어드레스 전극군은 모두 동일한 개수의 상기 어드레스 전극을 포함하거나 하나 이상에서 상이한 개수의 상기 어드레스 전극을 포함하는 것을 특징 으로 한다.

또한, 하나의 상기 어드레스 전극군에 포함된 모든 어드레스 전극에는 상기 데이터 펄스가 동일한 시점에 인가되는 것을 특징으로 한다.

또한, 상기 서브필드 내에서 상기 스캔 펄스의 인가시점과 상기 스캔 펄스의 인가시점과 가장 근접한 데이터 펄스의 인가시점 간의 차이는 동일하거나 상이한 것을 특징으로 한다.

또한, 상기 서브필드 내에서 상기 스캔 펄스의 인가시점과 상기 스캔 펄스의 인가시점과 가장 근접한 데이터 펄스의 인가시점 간의 차이는 10ns 이상 1000ns 이하인 것을 특징으로 한다.

또한, 상기 서브필드 내에서 상기 스캔 펄스의 인가시점과 상기 스캔 펄스의 인가시점과 가장 근접한 데이터 펄스의 인가시점 간의 차이는 소정 스캔 펄스폭의 1/100배 이상 1배 이하의 값을 갖는 것을 특징으로 한다.

또한, 상이한 두 개 이상의 상기 어드레스 전극군으로 상이한 시점에 인가되는 두 개의 상기 데이터 펄스의 인가 시점 간의 차이는 동일하거나 상이한 것을 특징으로 한다.

또한, 상이한 두 개 이상의 어드레스 전극군으로 상이한 시점에 인가되는 두 개의 상기 데이터 펄스 간의 인가 시점의 차이는 10ns 이상 1000ns 이하인 것을 특징으로 한다.

또한, 상이한 두 개 이상의 어드레스 전극군으로 상이한 시점에 인가되는 두 개의 상기 데이터 펄스 간의 인가 시점의 차이는 소정 스캔 펄스폭의 1/100배 이상 1배 이하의 값을 갖는 것을 특징으로 한다.

또한, 상기 서스테인 기간의 길이가 조절되는 서브필드는 상기 복수의 서브필드의 모든 서브필드인 것을 특징으로 한다.

또한, 상기 서스테인 기간의 길이의 조절은, 상기 서스테인 기간에서 마지막 서스테인 펄스가 인가되는 시점에서 다음 서브필드의 리셋 기간까지의 기간을 조절하는 것임을 특징으로 한다.

또한, 상기 서스테인 기간에서 상기 마지막 서스테인 펄스의 공급이 종료되는 시점에서 다음 서브필드의 리셋 기간까지의 기간은 100㎲이상 1㎳이하인 것을 특징으로 한다.

또한, 상기 서스테인 기간에서 상기 마지막 서스테인 펄스의 공급이 종료되는 시점에서 다음 서브필드의 리셋 기간까지의 기간은 상기 서스테인 기간에서 인가되는 마지막 서스테인 펄스가 그라운드 레벨(GND)을 유지하는 기간인 것을 특징으로 한다.

또한, 상기 서스테인 기간에서 공급되는 상기 마지막 서스테인 펄스의 공급기간은 1㎲이상 1㎳이하인 것을 특징으로 한다.

또한, 상기 서스테인 기간에서 공급되는 상기 마지막 서스테인 펄스의 공급기간은 상기 서스테인 기간에서 인가되는 마지막 서스테인 펄스가 서스테인 전압(Vs)을 유지하는 기간인 것을 특징으로 한다.

이하 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 장치 및 그의 구동방법을 상세히 설명한다.

도 8은 본 발명의 플라즈마 디스플레이 장치를 설명하기 위한 도면이다.

도 8을 살펴보면, 본 발명의 플라즈마 디스플레이 장치는 스캔 전극(Y)과 서스테인 전극(Z)을 포함하는 유지 전극이 형성되고, 이러한 유지 전극과 교차하는 방향으로 형성된 어드레스 전극(X)을 포함하며, 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극(X), 스캔 전극(Y) 및 서스테인 전극(Z)에 구동 펄스가 인가되는 적어도 하나 이상의 서브필드의 조합에 의하여 프레임으로 이루어지는 화상을 표현하는 플라즈마 디스플레이 패널(800)과, 플라즈마 디스플레이 패널(800)에 형성된 어드레스 전극(X)에 데이터를 공급하기 위한 데이터 구동부(802)와, 스캔 전극(Y)을 구동하기 위한 스캔 구동부(803)와, 공통 전극인 서스테인 전극(Z)을 구동하기 위한 서스테인 구동부(804)와, 플라즈마 디스플레이 패널(800) 구동 시 데이터 구동부(802), 스캔 구동부(803) 및 서스테인 구동부(704)를 제어하기 위한 구동 펄스 제어부(801)와, 각각의 구동부(802, 803, 804)에 필요한 구동전압을 공급하기 위한 구동전압 발생부(805)를 포함한다.

여기서, 전술한 플라즈마 디스플레이 패널(800)은 전면 패널(미도시)과 후면 패널(미도시)이 일정한 간격을 두고 합착되고, 다수의 전극들 예를 들어, 스캔 전극(Y) 및 서스테인 전극(Z)을 포함하는 유지 전극이 복수개 형성되고, 또한 스캔 전극(Y) 및 서스테인 전극(Z)을 포함하는 유지 전극과 교차되게 어드레스 전극(X)이 형성된다.

데이터 구동부(802)에는 도시하지 않은 역감마 보정회로, 오차확산회로 등에 의해 역감마보정 및 오차확산 된 후, 서브필드 맵핑회로에 의해 각 서브필드에 맵 핑된 데이터가 공급된다. 이러한 데이터 구동부(802)는 입력되는 데이터를 샘플링하고 래치(Latch)한 다음, 그 데이터를 어드레스 전극(X)에 공급하게 된다.

스캔 구동부(803)는 리셋 기간 동안 상승 램프파형(Ramp-up)과 하강 램프파형(Ramp-down)을 스캔 전극(Y)에 공급한다. 또한, 스캔 구동부(803)는 어드레스 기간 동안 부극성 스캔 전압(-Vy)의 스캔 펄스(Sp)를 스캔 전극(Y)에 순차적으로 공급하고, 서스테인 기간 동안에는 서스테인 펄스(SUS)를 스캔 전극(Y)에 공급한다.

서스테인 구동부(804)는 하강 램프파형(Ramp-down)이 발생되는 기간과 어드레스 기간 동안과 어드레스 기간 동안 정극성의 서스테인 바이어스 전압(Vzb)을 서스테인 전극(Z)에 공급하고 서스테인 기간 동안 스캔 구동부(803)와 교대로 동작하여 서스테인 펄스(SUS)를 서스테인 전극(Z)에 공급하게 된다.

구동 펄스 제어부(801)는 어드레스 기간 및 서스테인 기간에서 데이터 구동부(802), 스캔 구동부(803) 또는 서스테인 구동부(804)의 동작 타이밍과 동기화를 제어하기 위한 타이밍 제어신호를 발생하고 그 타이밍 제어신호를 데이터 구동부(802), 스캔 구동부(803) 또는 서스테인 구동부(804)에 공급함으로써 데이터 구동부(802), 스캔 구동부(803) 또는 서스테인 구동부(804)를 제어한다. 특히, 이러한 구동 펄스 제어부(801)는 전술한 데이터 구동부(802), 스캔 구동부(803) 또는 서스테인 구동부(804)를 제어하여, 프레임의 서브필드 중 적어도 어느 하나의 서브필드의 어드레스 기간에서, 하나 이상의 어드레스 전극(X)을 포함하는 복수의 어드레스 전극군 중 하나 이상의 어드레스 전극군에 인가되는 데이터 펄스의 인가시점은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르고, 이러한 스캔 전극(Y) 또는 서스테인 전극(Z)으로 서스테인 펄스가 인가되는 서스테인 기간의 길이는 방전셀 내의 공간전하를 저감시키기 위해 조절되도록 한다.

여기서, 하나 이상의 어드레스 전극을 포함하는 어드레스 전극군 및 서스테인 기간의 길이의 조절 등에 관한 것은 이후의 구동 방법의 설명에서 보다 상세히 한다.

구동전압 발생부(805)는 셋업 전압(Vsetup), 스캔 기준 전압(Vsc), 부극성 스캔 전압(-Vy), 서스테인 전압(Vs), 데이터 전압(Vd) 등을 발생한다. 이러한 구동전압들은 방전가스의 조성이나 방전셀 구조에 따라 변할 수 있다.

이러한 본 발명의 플라즈마 디스플레이 장치의 기능은 이후의 구동 방법의 설명에서 보다 명확히 될 것이다.

이러한 구성의 본 발명의 플라즈마 디스플레이 장치에 의해 수행되는 구동 방법을 살펴보면 다음과 같다.

도 9는 본 발명의 플라즈마 디스플레이 장치의 구동방법의 제 1 실시예에 따른 구동파형을 나타낸 도면이다.

도 9에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 장치의 구동방법에 따른 구동파형은 한 서브필드의 어드레스 기간에서 모든 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스의 인가시점은 스캔 전극에 인가되는 스캔 펄스의 인가시점과 다르고, 아울러 서스테인 기간의 길이는 방전셀 내의 공간전하를 저감시키기 위해 조절된다.

이러한, 서스테인 기간의 길이의 조절은, 서스테인 기간에서 마지막 서스테인 펄스(SUS_L)가 인가되는 시점에서 다음 서브필드의 리셋 기간까지의 기간을 조절하는 것인 것이 바람직하다. 예를 들면, 제 1 서브필드의 서스테인 기간에서 스캔 전극(Y) 또는 서스테인 전극(Z)으로 마지막 서스테인 펄스(SUS_L)가 공급되는 시점이 t0이고, 이러한 제 1 서브필드 이후의 제 2 서브필드에서 리셋 기간이 t1의 시점에서 시작된다고 가정하면, 서스테인 기간의 길이의 조절의 t0-t1사이의 기간을 조절하는 것이다.

여기서, 서스테인 기간의 길이의 조절은 서스테인 기간에서 마지막 서스테인 펄스가 공급되는 시점에서 다음 서브필드의 리셋 기간까지의 기간을 조절함으로써 달성된다. 즉, 마지막 서스테인 펄스가 공급되는 시점에서 다음 서브필드의 리셋 기간까지의 기간을 조절함으로써, 전체 서스테인 기간의 길이가 조절된다.

여기서, 서스테인 기간에서 마지막 서스테인 펄스(SUS_L)의 공급이 종료되는 시점에서 다음 서브필드의 리셋 기간까지의 기간은 100㎲이상 1㎳이하인 것이 바람직하다. 여기서 전술한 마지막 서스테인 펄스(SUS_L)의 공급이 종료된다는 의미는 마지막 서스테인 펄스(SUS_L)의 전압이 대략 최대 전압의 10%이하로 되었을 경우를 의미한다. 즉, 마지막 서스테인 펄스(SUS_L)의 최대 전압이 200V라고 가정하면, 이러한 마지막 서스테인 펄스(SUS_L)의 전압이 대략 20V이하가 되었을 경우를 마지막 서스테인 펄스(SUS_L)의 공급이 종료되었다고 한다.

바람직하게는, 서스테인 기간에서 마지막 서스테인 펄스의 공급이 종료되는 시점에서 다음 서브필드의 리셋 기간까지의 기간은 도 9a와 같이 서스테인 기간에서 인가되는 서스테인 펄스 중 마지막 서스테인 펄스(SUS_L)가 서스테인 전압(Vs)으로부터 그라운드 레벨(GND)로 떨어진 이후에 그라운드 레벨(GND)을 유지하는 기간(W_S1)이다.

이와 같이, 서스테인 기간에서 마지막 서스테인 펄스(SUS_L)의 공급이 종료되는 시점에서 다음 서브필드의 리셋기간 시점까지의 기간을 100㎲이상 1㎳이하의 범위로 조절하면, 플라즈마 디스플레이 패널의 온도가 고온, 예컨대 40℃이상의 온도인 경우에 이러한 플라즈마 디스플레이 패널의 온도에 의해 오방전이 발생하는데, 이러한 오방전을 발생시키는 주원인인 방전셀 내의 공간 전하를 감소시키게 된다.

이와 같이, 서스테인 기간에서 마지막 서스테인 펄스(SUS_L)의 공급이 종료되는 시점에서 다음 서브필드의 리셋 기간까지의 기간을 충분히 길게 설정하면 마지막 서스테인 펄스(SUS_L)의 공급 이후에 공간전하가 저감될 만큼의 충분한 시간이 확보된다. 이에 따라, 방전셀 내에서의 공간전하가 감소하는 것이다.

앞서 설명한 바와 같이, 방전셀 내의 공간전하는 방전셀 내에서 소정의 전극 상에 위치하는 벽전하와 재결합함으로써, 방전에 참여하는 전하인 벽전하의 절대양을 감소시키는 것이다. 결국, 방전셀 내에서의 공간전하의 양을 감소시키면 패널 주변의 온도가 상대적으로 높은 고온인 경우에 발생하는 고온 오방전의 발생을 저 감시킬 수 있는 것이다.

여기서, 마지막 서스테인 펄스(SUS_L)의 공급이 종료된 이후에서 다음 서브필드의 리셋 기간 시점까지의 기간을 100㎲이상으로 한 이유는, 즉 하한 임계치를 100㎲로 설정한 이유는 플라즈마 디스플레이 패널의 서스테인 방전 시 발생된 공간전하를 충분히 감소시킬 수 있도록 하기 위한 것이고, 마지막 서스테인 펄스(SUS_L)의 공급이 종료된 시점에서 다음 서브필드의 리셋 기간 시점까지의 기간을 1㎳이하로 한 이유, 즉 상한 임계치를 1㎳로 설정한 이유는 플라즈마 디스플레이 패널의 서스테인 구동 시 서스테인 기간의 동작 마진을 확보하기 위해서이다.

이상의 도 9에서는 서스테인 기간의 길이를 조절하는 경우에 마지막 서스테인 펄스(SUS_L)의 공급이 종료되는 시점에서 다음 서브필드의 리셋 기간까지의 기간을 조절하는 방법으로 서스테인 기간의 길이를 조절하였지만, 서스테인 펄스의 공급기간을 조절함으로써 전체 서스테인 기간의 길이를 조절할 수도 있다. 이를 첨부된 도 10을 참조하여 살펴보면 다음과 같다.

도 10은 본 발명의 플라즈마 디스플레이 장치의 구동방법의 제 1 실시예에 따른 또 다른 구동파형을 나타낸 도면이다.

도 10을 살펴보면, 서스테인 기간에서 마지막 서스테인 방전을 일으키기 위한 서스테인 펄스, 즉 마지막 서스테인 펄스(SUS_L)의 공급기간을 조절함으로써 전체 서스테인 기간의 길이, 즉 서스테인 기간에서 마지막 서스테인 펄스가 인가되는 시점에서 다음 서브필드의 리셋 기간까지의 기간의 길이를 조절한다.

여기서, 서스테인 기간에서 스캔 전극 또는 서스테인 전극에 서스테인 전압(Vs)이 교번되어 인가되는 것을 고려할 때 서스테인 기간에서 마지막 서스테인 방전을 일으키기 위한 서스테인 펄스의 공급기간은 서스테인 기간에서 인가되는 마지막 서스테인 펄스(SUS_L)가 서스테인 전압(Vs)을 유지하는 기간인 것이 바람직하다. 이러한 서스테인 기간에서 마지막 서스테인 펄스(SUS_L)의 공급기간은 1㎲이상 1㎳이하의 범위 내에서 조절되는 것이 바람직하다.

여기서, 서스테인 기간에서 마지막 서스테인 방전을 일으키기 위한 마지막 서스테인 펄스(SUS_L)의 공급기간을 1㎲이상으로 설정한 이유는, 즉 하한 임계치를 1㎲로 설정한 이유는 플라즈마 디스플레이 패널의 서스테인 방전 시 원하는 크기의 서스테인 방전을 일으키기 위함이고, 서스테인 기간에서 마지막 서스테인 방전을 일으키기 위한 마지막 서스테인 펄스(SUS_L)의 공급기간을 1㎳이하로 설정한 이유는, 즉 상한 임계치를 1㎳로 설정한 이유는 서스테인 방전 시 발생된 공간전하를 충분히 감소시키며 동시에 플라즈마 디스플레이 장치의 서스테인 구동 시 서스테인 기간의 동작 마진을 확보하기 위해서이다.

이러한 본 발명에서 전술한 바와 같은 서스테인 기간의 길이가 조절되는 서브필드는 하나의 프레임 내에서 임의로 선택될 수 있다. 예를 들어, 본 발명의 플라즈마 디스플레이 장치의 구동방법에 따른 구동파형이 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극, 스캔 전극 및 서스테인 전극에 소정의 전압이 인가되는 복수의 서브필드의 조합에 의하여 화상을 표현하는 것임을 고려할 때 서 스테인 기간의 길이가 조절되는 서브필드를 선택하는 경우에는 보다 효과적인 고온 오방전의 개선을 위해 하나의 프레임의 전 서브필드를 선택하는 것이 바람직하다. 즉, 하나의 프레임의 모든 서브필드의 서스테인 기간에서 서스테인 기간의 조절된다.

한편, 전술한 바와 같이, 어드레스 기간에서 스캔 전극(Y)에 인가되는 스캔 펄스와 어드레스 전극(X)에 인가되는 데이터 펄스의 인가시점을 달리하는 것에 대해 설명하면 다음과 같다.

어드레스 기간에서 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스의 인가시점을 서로 다르게 하는 방법은 다양하게 변형 가능한데, 이러한 방법 중에서 어드레스 전극(X₁~Xn) 각각에 스캔 펄스의 인가시점과 서로 다른 시점에서 데이터 펄스를 인가하는 방법이 있다. 이러한 방법을 살펴보면 다음 도 11a 내지 도 11e와 같다.

도 11a 내지 도 11e는 본 발명의 플라즈마 디스플레이 장치의 구동방법에 따른 구동파형에서 어드레스 전극(X₁~Xn)에 각각에 스캔 펄스의 인가시점과 서로 다른 시점에서 데이터 펄스를 인가하는 일예를 나타낸 도면이다.

먼저 도 11a 내지 도 11e를 살펴보면, 본 발명의 구동파형에서 스캔 펄스와 데이터 펄스의 인가시점을 다르게 하는 방법은 한 서브필드의 어드레스 기간에서 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스의 인가시점은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 각각 서로 다르게 한다. 예컨대, 도 11a에 나타난 바와 같이 본 발명의 구동방법에 따른 구동파형은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라 가정할 때 어드레스 전극(X₁~Xn)의 배치 순서에 맞추어 어드레스 전극 X₁에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 2Δt만큼 앞선 시점 즉, 시점 ts-2Δt에서 데이터 펄스가 인가된다. 또한, 어드레스 전극 X₂에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 Δt만큼 앞선 시점 즉, 시점 ts-Δt에서 데이터 펄스가 인가된다. 이러한 방법으로, X(n-1)전극에는 시점 ts+Δt에서 데이터 펄스가 인가되고, Xn전극에는 시점 ts+2Δt에서 데이터 펄스가 인가된다. 즉, 도 11a와 같이 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점의 이전 또는 이후에 인가된다. 이러한 도 11a와는 다르게 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스의 인가시점을 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르게 설정하되, 적어도 하나 이상의 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스의 인가시점을 스캔 펄스의 인가시점보다 늦도록 설정할 수도 있는데, 이러한 구동파형을 살펴보면 도 11b와 같다.

도 11b를 살펴보면, 도 11a와는 다르게 본 발명의 구동파형은 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스의 인가시점이 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르고, 또한 모든 데이터 펄스의 인가시점은 전술한 스캔 펄스의 인가시점보다 늦다. 여기 도 11b에서는 모든 데이터 펄스의 인가시점을 스캔 펄스의 인가시점보다 늦게 설정하였지만, 하나의 데이터 펄스의 인가시점만을 전술한 스캔 펄스의 인가시점보다 늦게 설정할 수도 있으며, 이러한 스캔 펄스의 인가시점보다 늦게 인가되는 데이터 펄스의 개수는 변경 가능한 것이다. 예컨대, 도 11b에 나타난 바와 같이 본 발명의 구동방법에 따른 구동파형은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라 가정할 때 어드레스 전극(X₁~Xn)의 배치 순서에 맞추어 어드레스 전극 X₁에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 Δt만큼 늦은 시점 즉, 시점 ts+Δt에서 데이터 펄스가 인가된다. 또한, 어드레스 전극 X₂에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 2Δt만큼 늦은 시점 즉, 시점 ts+2Δt에서 데이터 펄스가 인가된다. 이러한 방법으로, X₃전극에는 시점 ts+3Δt에서 데이터 펄스가 인가되고, Xn전극에는 시점 ts+(n-1)Δt에서 데이터 펄스가 인가된다. 즉, 도 11b와 같이 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점의 이후에 인가된다. 이러한 도 11b의 구동파형에서의 방전이 발생하는 영역 A를 도 11c를 참고하여 설명하면, 예를 들어 어드레스 방전 개시 전압(Firing Voltage)이 170V이고, 스캔 펄스의 전압은 100V이고, 데이터 펄스의 전압은 70V라고 가정할 때 A 영역에서는 먼저 스캔 전극(Y)에 인가되는 스캔 펄스에 의해 스캔 전극(Y)과 어드레스 전극 X₁ 사이의 전압차이가 100V가 되고, 전술한 스캔 펄스의 인가 이후 Δt만큼의 시간이 흐른 후에 어드레스 전극 X₁에 인가되는 데이터 펄스에 의해 스캔 전극(Y)과 어드레스 전극 X₁ 사이의 전압차이가 170V로 상승한다. 이에 따라, 스캔 전극(Y)과 어드레스 전극 X₁ 사이의 전압차이가 어드레스 방전 개시 전압이 되어 스캔 전극(Y)과 어드레스 전극 X₁ 사이에 어드레스 방전이 발생한다. 이러한 도 11b와는 다르게 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스의 인가시점을 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르게 설정하되, 데이터 펄스의 인가시점을 스캔 펄스의 인가시점보다 앞서도록 설정할 수도 있는데, 이러한 구동파형을 살펴보면 도 11d와 같다.

도 11d를 살펴보면, 도 11a 또는 도 11b와는 다르게 본 발명의 구동파형은 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스의 인가시점이 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르고, 또한 모든 데이터 펄스의 인가시점은 전술한 스캔 펄스의 인가시점보다 앞선다. 여기 도 11d에서는 모든 데이터 펄스의 인가시점을 스캔 펄스의 인가시점보다 앞서도록 설정하였지만, 하나의 데이터 펄스의 인가시점만을 전술한 스캔 펄스의 인가시점보다 앞서도록 설정할 수도 있으며, 이러한 스캔 펄스의 인가시점보다 앞서서 인가되는 데이터 펄스의 개수는 변경 가능한 것이다. 예컨대, 도 11d에 나타난 바와 같이 본 발명의 구동방법에 따른 구동파형은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라 가정할 때 어드레스 전극(X₁~Xn)의 배치 순서에 맞추어 어드레스 전극 X₁에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 Δt만큼 앞선 시점 즉, 시점 ts-Δt에서 데이터 펄스가 인가된다. 또한, 어드레스 전극 X₂에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 2Δt만큼 앞선 시점 즉, 시점 ts-2Δt에서 데이터 펄스가 인가된다. 이러한 방법으 로, X₃전극에는 시점 ts-3Δt에서 데이터 펄스가 인가되고, Xn전극에는 시점 ts-(n-1)Δt에서 데이터 펄스가 인가된다. 즉, 도 11d와 같이 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점의 이전에 인가된다. 이러한 도 11d의 구동파형에서의 방전이 발생하는 영역 B를 도 11e를 참고하여 설명하면, 예를 들어 어드레스 방전 개시 전압이 도 11c에서와 같이 170V이고, 스캔 펄스의 전압은 100V이고, 데이터 펄스의 전압은 70V라고 가정할 때 B 영역에서는 먼저 어드레스 전극 X₁에 인가되는 데이터 펄스에 의해 스캔 전극(Y)과 어드레스 전극 X₁ 사이의 전압차이가 70V가 되고, 전술한 데이터 펄스의 인가 이후 Δt만큼의 시간이 흐른 후에 스캔 전극(Y)에 인가되는 스캔 펄스에 의해 스캔 전극(Y)과 어드레스 전극(X₁~Xn) 사이의 전압차이가 170V로 상승한다. 이에 따라, 스캔 전극(Y)과 어드레스 전극 X₁ 사이의 전압차이가 어드레스 방전 개시 전압이 되어 스캔 전극(Y)과 어드레스 전극 X₁ 사이에 어드레스 방전이 발생한다.

여기 도 11a 내지 도 11e에서는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스의 인가시점간의 시간 차이 또는 이 때 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스 간의 인가시점의 차이를 Δt의 개념으로 설명하였다. 여기서 전술한 Δt에 대해 살펴보면, 예를 들어, 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라하고, 스캔 펄스의 인가시점 ts와 가장 근접한 데이터 펄스 간의 인가시점간의 시간차를 Δt라 하고, 스캔 펄스의 인가시점 ts와 그 다음 근접한 데이터 펄스 간의 인가시점의 차이를 2배의 Δt, 즉 2Δt라 한다. 이러한 Δt는 일정하게 유지된다. 즉, 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스의 인가시점을 각각 서로 다르게 하면서 각각의 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스간의 인가시점간의 차이는 각각 서로 동일하다. 여기서는, 하나의 서브필드 내에서 각각의 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스간의 인가시점간의 차이는 각각 서로 동일하게 하면서 스캔 펄스의 인가시점과 스캔 펄스의 인가시점과 가장 근접한 데이터 펄스의 인가시점 간의 차이를 동일하게 할 수도 있고, 아니면 서로 다르게 할 수도 있다. 예를 들면, 하나의 서브필드에서 각각의 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스간의 인가시점간의 차이는 각각 서로 동일하게 하면서 어느 하나의 어드레스 기간에서는 스캔 펄스의 인가시점 ts와 가장 근접한 데이터 펄스 간의 인가시점간의 시간차를 Δt라 하면, 동일한 서브필드에서 다른 어드레스 기간에서는 스캔 펄스의 인가시점 ts와 가장 근접한 데이터 펄스 간의 인가시점간의 시간차를 2Δt로 한다. 여기서 스캔 펄스의 인가시점 ts와 가장 근접한 데이터 펄스 간의 인가시점간의 시간차는 한정된 어드레스 기간의 시간을 고려할 때 10나노초(ns)이상이고 1000나노초(ns)이하로 설정되는 것이 바람직하다. 또한, 플라즈마 디스플레이 패널의 구동에 따른 어느 하나의 스캔 펄스폭의 관점에서 고려하면 Δt는 소정의 스캔 펄스폭의 1/100배 이상 1배 이하의 범위 내에서 설정되는 것이 바람직하 다. 예를 들어, 하나의 스캔 펄스의 폭이 1㎲(마이크로초)라고 가정할 때 전술한 바와 같이 인가시점간의 시간차이는 1㎲(마이크로초)의 1/100배, 즉 10나노초(ns) 이상 1㎲(마이크로초)의 1배, 즉 1000나노초(ns)이하의 범위를 갖는다.

또한, 이렇게 스캔 펄스의 인가시점과 데이터 펄스의 인가시점을 서로 다르게 하면서, 데이터 펄스 간의 인가시점 간의 시간차를 각각 다르게 할 수도 있다. 즉, 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스의 인가시점을 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르게 하면서, 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스 간의 인가시점을 각각 서로 다르게 설정한다. 예를 들어, 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라하고, 스캔 펄스의 인가시점 ts와 가장 근접한 데이터 펄스 간의 인가시점간의 시간차를 Δt라 하면, 스캔 펄스의 인가시점 ts와 그 다음 근접한 데이터 펄스 간의 인가시점의 차이를 3Δt로 할 수도 있다. 예컨대, 스캔 전극(Y)에 스캔 펄스가 인가되는 시점이 0나노초라고 하면, 어드레스 전극 X₁에 10나노초(ns)의 시점에서 데이터 펄스가 인가된다. 이에 따라 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극 X₁에 인가되는 데이터 펄스의 인가시점간의 시간차는 10나노초(ns)이다. 그리고 그 다음 어드레스 전극인 X₂에는 20나노초(ns)의 시점에서 데이터 펄스가 인가되어, 전술한 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극 X₂에 인가되는 데이터 펄스의 인가시점간의 시간차는 20나노초(ns)이고 이에 따라, 어드레스 전극 X₁에 인가되는 데이 터 펄스의 인가시점과 어드레스 전극 X₂에 인가되는 데이터 펄스의 인가시점간의 시간차는 10나노초(ns)이다. 그리고 그 다음 어드레스 전극인 X₃에는 40나노초(ns)의 시점에서 데이터 펄스가 인가되어 전술한 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극 X₃에 인가되는 데이터 펄스의 인가시점간의 시간차는 40나노초(ns)이고, 이에 따라 어드레스 전극 X₂에 인가되는 데이터 펄스의 인가시점과 어드레스 전극 X₃에 인가되는 데이터 펄스의 인가시점간의 시간차는 20나노초(ns)이다. 즉, 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스의 인가시점을 서로 다르게 하면서 각각의 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스간의 인가시점간의 차이를 각각 서로 다르게 설정할 수도 있다.

여기서 각 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스의 인가시점간의 시간차 Δt는 10나노초(ns)이상이고 1000나노초(ns)이하로 설정되는 것이 바람직하다. 또한, 플라즈마 디스플레이 패널의 구동에 따른 소정의 스캔 펄스폭의 관점에서 고려하면 Δt는 소정 스캔 펄스폭의 1/100배 이상 1배 이하의 범위 내에서 설정되는 것이 바람직하다.

이와 같이 어드레스 기간에서 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스의 인가시점을 상이하게 하면 어 드레스 전극(X₁~Xn)으로 인가되는 데이터 펄스의 각 인가시점에서 패널의 정전용량을 통한 커플링을 감소시켜 스캔 전극 및 서스테인 전극으로 인가되는 파형의 노이즈를 감소시킨다. 이러한 노이즈 감소를 살펴보면 다음 도 12a 내지 도 12b와 같다.

도 12a 내지 도 12b는 본 발명의 구동파형에 의해 감소되는 노이즈를 설명하기 위한 도면이다.

도 12a를 살펴보면, 도 6에 비해 스캔 전극과 서스테인 전극에 인가되는 파형의 노이즈가 상당부분 감소되었다. 이러한 노이즈를 도 12b에 보다 상세히 나타내었다. 이러한 노이즈가 감소된 이유는 모든 어드레스 전극(X₁~Xn)에 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 동일한 시점에서 데이터 펄스를 인가하지 않고, 각각의 어드레스 전극(X₁~Xn)에 스캔 펄스의 인가시점과 각각 다른 시점에서 데이터 펄스를 인가하여 각 시점에서 패널의 정전용량(Capacitance)을 통한 커플링(Coupling)을 감소시킴으로써, 데이터 펄스가 급상승하는 시점에서는 스캔 전극과 서스테인 전극에 인가되는 파형에 발생되는 상승노이즈를 감소시키고, 데이터 펄스가 급하강하는 시점에서는 스캔 전극과 서스테인 전극에 인가되는 파형에 발생되는 하강노이즈를 감소시키기 때문이다. 이에 따라 어드레스 기간에서 일어나는 어드레스 방전을 안정하게 하여 플라즈마 디스플레이 패널의 구동안정성 저하를 억제한다.

결국, 플라즈마 디스플레이 패널의 어드레스 방전을 안정시킴으로써, 하나의 구동부로 패널 전체를 스캐닝(Scanning)하는 싱글 스캔(Single Scan) 방식을 적용 가능케 한다.

한편, 이상에서는 서스테인 기간과 리셋 기간의 사이에 예비 리셋 기간을 포함시키는 상태에서 모든 어드레스 전극(X₁~Xn)에는 스캔 전극에 인가되는 스캔 펄스의 인가시점과 서로 다른 시점에서 데이터 펄스가 인가되는 것이지만, 이와는 다르게 어드레스 전극(X₁~Xn)들에 인가되는 데이터 펄스 중 적어도 어느 하나는 어드레스 전극(X₁~Xn) 중에서 적어도 둘 이상 (n-1)개 이하의 어드레스 전극과 동일한 시점에 인가되도록 하는 것도 가능하다. 이러한 방법을 살펴보면 다음 본 발명의 플라즈마 디스플레이 장치의 구동 방법의 제 2 실시예와 같다.

도 13은 본 발명의 플라즈마 디스플레이 장치의 구동방법의 제 2 실시예에 따른 다른 구동파형을 설명하기 위해 어드레스 전극(X₁~Xn)들을 4개의 어드레스 전극군으로 나눈 것을 설명하기 위한 도면이다.

여기 본 발명의 플라즈마 디스플레이 장치의 구동 방법의 제 2 실시예에서는 어드레스 기간에서 스캔 전극(Y)으로 인가되는 스캔 펄스와 어드레스 전극(X)으로 인가되는 데이터 펄스의 인가시점을 달리하는 것에 대해서만 도시하고 설명한다. 그러나 이러한 본 발명의 구동 방법의 제 2 실시예는 전술한 구동 방법의 제 1 실시예와 기본적으로 동일하여, 본 발명의 제 2 실시예도 제 1 실시예와 같이 서스테인 기간에서는 방전셀 내의 공간전하를 감소시키기 위해 서스테인 기간의 길이가 조절되는 것이다. 이러한 제 2 실시예의 서스테인 기간의 조절은 제 1 실시예와 실 질적으로 동일하므로 중복되는 설명은 생략한다. 또한 도면에서의 표시도 생략한다.

이러한 본 발명의 플라즈마 디스플레이 장치의 구동 방법의 제 2 실시예는 도 13에 도시된 바와 같이, 플라즈마 디스플레이 패널(1300)의 어드레스(X₁~Xn)전극들을, 예컨대 Xa전극군(Xa₁ ~ Xa(n)/4)(1301), Xb전극군(Xb(n+1)/4 ~ Xb(2n)/4)(1302), Xc전극군(Xc(2n+1)/4 ~ Xc(3n)/4)(1303) 및 Xd전극군(Xd(3n+1)/4 ~ Xd(n))(1304)으로 구분하고, 이렇게 구분한 각 어드레스 전극군 중 적어도 어느 하나의 어드레스 전극군에는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 상이한 시점에서 데이터 펄스를 인가한다. 즉, Xa전극군(1301)에 속한 전극들(Xa₁ ~ Xa(n)/4) 모두에는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 서로 다른 시점에서 데이터 펄스를 인가하되, 전술한 Xa전극군(1301)에 속한 전극들(Xa₁ ~ Xa(n)/4)에 인가되는 데이터 펄스의 인가시점은 모두 동일하게 한다. 또한, 나머지 다른 전극군들(1302, 1303, 1304)에 속한 전극들에는 Xa전극군(1301)에 속한 전극들(Xa₁ ~ Xa(n)/4)의 데이터 펄스의 인가시점과 다른 시점에서 데이터 펄스를 인가하고, 이때의 다른 어드레스 전극군들(1302, 1303, 1304)에 속한 전극들에 인가되는 데이터 펄스의 인가시점은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 동일하거나 또는 상이할 수 있다.

한편, 도 13에서는 각 어드레스 전극군(1301, 1302, 1303, 1304)에 포함된 어드레스 전극의 개수를 동일하게 하였지만, 각 어드레스 전극군(1301, 1302, 1303, 1304)에 포함되는 어드레스 전극의 개수를 서로 상이하게 설정하는 것도 가능하다. 그리고 어드레스 전극군의 개수도 조절 가능하다. 또한, 이러한 어드레스 전극군의 개수는 최소 2개 이상부터 최대 어드레스 전극의 총 개수보다 작은 범위, 즉 2 ≤ N ≤ (n-1)개 사이에서 설정될 수 있다.

여기 도 13에서의 어드레스 전극군의 개념을 전술한 도 9의 경우에 접목시켜 보면, 도 9의 경우는 플라즈마 디스플레이 패널의 어드레스 전극(X₁~Xn)을 복수의 어드레스 전극군으로 구분하고, 각각의 어드레스 전극군은 각각 하나씩의 어드레스 전극을 포함하는 경우이다.

이러한 4개의 어드레스 전극군으로 나누어진 플라즈마 디스플레이 패널에 인가되는 데이터 펄스의 인가시점을 살펴보면 다음 도 14a 내지 도 14c와 같다.

도 14a 내지 도 14c는 본 발명의 플라즈마 디스플레이 장치의 구동방법의 제 2 실시예에 따른 구동파형에서 어드레스 전극(X₁~Xn)을 복수의 전극군으로 나누고 각각의 전극군에 스캔 펄스의 인가시점과 서로 다른 시점에서 데이터 펄스를 인가하는 일예를 나타낸 도면이다.

도 14a 내지 도 14c에 도시된 바와 같이, 본 발명의 구동파형은 복수의 어드레스 전극(X₁~Xn)을 도 13의 경우와 같이, 복수의 어드레스 전극군(Xa전극군, Xb전극군, Xc전극군 및 Xd전극군)으로 나누고, 서브필드의 어드레스 기간에서 복수의 어드레스 전극군 중에서 적어도 하나 이상의 어드레스 전극군의 어드레스 전극 (X₁~Xn)에 인가되는 데이터 펄스의 인가시점은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 서로 다르다. 이때 도면에는 도시되지는 않았지만 전술한 본 발명의 플라즈마 디스플레이 장치의 구동 방법에서와 같이 서스테인 기간의 길이가 방전셀내의 공간전하의 양을 감소시키기 위해 조절되는 것이다.

이와 같이, 서스테인 기간의 길이가 조절됨으로써, 전술한 바와 같이 고온 오방전의 발생을 억제한다.

또한, 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스의 인가시점이 다르게 함으로써, 어드레스 방전이 불안정하게 되는 것을 방지하여 구동안정성 저하를 억제한다. 이에 따라 구동효율을 높인다. 예컨대, 도 14a에 나타난 바와 같이 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라 가정할 때 어드레스 전극(X₁~Xn)을 포함하는 어드레스 전극군들의 배치 순서에 맞추어 Xa전극군에 포함된 어드레스 전극들((Xa₁ ~ Xa(n)/4)에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 2Δt만큼 앞선 시점 즉, 시점 ts-2Δt에서 데이터 펄스가 인가된다. 또한, Xb전극군에 포함된 어드레스 전극들(Xb(n+1)/4 ~ Xb(2n)/4)에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 Δt만큼 앞선 시점 즉, 시점 ts-Δt에서 데이터 펄스가 인가된다. 이러한 방법으로, Xc전극군에 포함된 어드레스 전극들(Xc(2n+1)/4 ~ Xc(3n)/4)에는 시점 ts+Δt에서 데이터 펄스가 인가되고, Xd전극군에 포함된 어드레스 전극들(Xd(3n+1)/4 ~ Xd(n))에는 시점 ts+2Δt에서 데이터 펄스가 인가된다. 즉, 도 14a와 같이 어드레스 전극 (X₁~Xn)을 포함하는 각각의 Xa, Xb, Xc, Xd전극군에 인가되는 데이터 펄스는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점의 이전 또는 이후에 인가된다. 이러한 도 14a와는 다르게 복수의 어드레스 전극군들 중에서 적어도 어느 하나 이상의 어드레스 전극군의 어드레스 전극에 인가되는 데이터 펄스의 인가시점을 스캔 펄스의 인가시점보다 늦도록 설정할 수도 있는데, 이러한 구동파형을 살펴보면 도 14b와 같다.

도14b를 살펴보면, 도 14a와는 다르게 본 발명의 구동파형은 어드레스 전극(X₁~Xn)을 포함하는 복수의 어드레스 전극군(Xa, Xb, Xc, Xd)에 인가되는 데이터 펄스의 인가시점이 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르고, 또한 모든 데이터 펄스의 인가시점은 전술한 스캔 펄스의 인가시점보다 늦다. 여기 도 14b에서는 각각의 어드레스 전극군에 포함된 어드레스 전극에 인가되는 모든 데이터 펄스의 인가시점을 스캔 펄스의 인가시점보다 늦게 설정하였지만, 복수의 어드레스 전극군 중에서 단 하나의 어드레스 전극군의 어드레스 전극에 인가되는 데이터 펄스의 인가시점만을 전술한 스캔 펄스의 인가시점보다 늦게 설정할 수도 있으며, 이러한 스캔 펄스의 인가시점보다 늦게 데이터 펄스가 인가되는 어드레스 전극군의 개수는 변경 가능한 것이다. 예컨대, 도 14b에 나타난 바와 같이 본 발명의 구동방법에 따른 구동파형은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라 가정할 때 어드레스 전극(X₁~Xn)을 포함하는 어드레스 전극군의 배치 순서에 맞추어 Xa전극군에 포함된 어드레스 전극들에는 스캔 전극(Y)에 스캔 펄스가 인가되 는 시점 보다 Δt만큼 늦은 시점 즉, 시점 ts+Δt에서 데이터 펄스가 인가된다. 또한, Xb전극군에 포함된 어드레스 전극들에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 2Δt만큼 늦은 시점 즉, 시점 ts+2Δt에서 데이터 펄스가 인가된다. 이러한 방법으로, Xc전극군에 포함된 어드레스 전극들에는 시점 ts+3Δt에서 데이터 펄스가 인가되고, Xd전극에는 시점 ts+4Δt에서 데이터 펄스가 인가된다. 즉, 도 14b와 같이 어드레스 전극(X₁~Xn)을 포함하는 어드레스 전극군들에 인가되는 데이터 펄스는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점의 이후에 인가된다. 이러한 도 14b와는 다르게 어드레스 전극(X₁~Xn)을 포함하는 어드레스 전극군들에 인가되는 데이터 펄스의 인가시점을 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르게 설정하되, 데이터 펄스의 인가시점을 스캔 펄스의 인가시점보다 앞서도록 설정할 수도 있는데, 이러한 구동파형을 살펴보면 도 14c와 같다.

도 14c를 살펴보면, 도 14a 또는 도 14b와는 다르게 본 발명의 구동파형은 어드레스 전극(X₁~Xn)을 포함하는 어드레스 전극군들에 인가되는 데이터 펄스의 인가시점이 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르고, 또한 모든 데이터 펄스의 인가시점은 전술한 스캔 펄스의 인가시점보다 앞선다. 여기 도 14c에서는 모든 데이터 펄스의 인가시점을 스캔 펄스의 인가시점보다 앞서도록 설정하였지만, 복수의 어드레스 전극군들 중에서 하나의 전극군에 포함된 어드레스 전극에 인가되는 데이터 펄스의 인가시점만을 전술한 스캔 펄스의 인가시점보다 앞서도록 설정할 수도 있으며, 이러한 스캔 펄스의 인가시점보다 앞서서 데이터 펄스가 인가 되는 어드레스 전극군의 개수는 변경 가능한 것이다. 예컨대, 도 14c에 나타난 바와 같이 본 발명의 구동방법에 따른 구동파형은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라 가정할 때 어드레스 전극(X₁~Xn)을 포함하는 어드레스 전극군의 배치 순서에 맞추어 Xa전극군에 포함된 어드레스 전극에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 Δt만큼 앞선 시점 즉, 시점 ts-Δt에서 데이터 펄스가 인가된다. 또한, Xb전극군에 포함된 어드레스 전극에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 2Δt만큼 앞선 시점 즉, 시점 ts-2Δt에서 데이터 펄스가 인가된다. 이러한 방법으로, Xc전극군에 포함된 어드레스 전극에는 시점 ts-3Δt에서 데이터 펄스가 인가되고, Xd전극군에 포함된 어드레스 전극에는 시점 ts-(n-1)Δt에서 데이터 펄스가 인가된다. 즉, 도 14c와 같이 어드레스 전극(X₁~Xn)을 포함하는 전극군들에 인가되는 데이터 펄스는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점의 이전에 인가된다.

여기 도 14a 내지 도 14c에서는 예를 들어, 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라하고, 스캔 펄스의 인가시점 ts와 가장 근접한 데이터 펄스 간의 인가시점간의 시간차를 Δt라 하고, 스캔 펄스의 인가시점 ts와 그 다음 근접한 데이터 펄스 간의 인가시점의 차이를 2Δt라 한다. 이러한 Δt는 일정하게 유지된다. 즉, 복수의 어드레스 전극군 중 적어도 어느 하나의 어드레스 전극군에서는 어드레스 전극에 인가되는 데이터 펄스의 인가시점을 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 서로 다르게 하면서 복수의 어드레스 전극군에 포함된 각각 의 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스간의 인가시점간의 차이는 각각 서로 동일하게 한다. 이와는 다르게, 복수의 어드레스 전극군 중 적어도 어느 하나의 전극군에서 어드레스 전극에 인가되는 데이터 펄스의 인가시점을 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 서로 다르게 하면서 복수의 어드레스 전극군별로 각각의 어드레스 전극군에 인가되는 데이터 펄스간의 인가시점간의 차이는 각각 서로 다르게 할 수도 있다. 즉, 스캔 펄스의 인가시점 ts와 가장 근접한 데이터 펄스 간의 인가시점간의 시간차를 Δt라 하면, 스캔 펄스의 인가시점 ts와 그 다음 근접한 데이터 펄스 간의 인가시점의 차이를 3Δt로 할 수도 있다. 예컨대, 스캔 전극(Y)에 스캔 펄스가 인가되는 시점이 0나노초라고 하면, Xa전극군에 포함된 어드레스 전극들에 10나노초(ns)의 시점에서 데이터 펄스가 인가된다. 이에 따라 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 Xa전극군에 인가되는 데이터 펄스의 인가시점간의 시간차는 10나노초(ns)이다. 그리고 그 다음 어드레스 전극군인 Xb전극군에 포함된 어드레스 전극들에는 20나노초(ns)의 시점에서 데이터 펄스가 인가되어, 전술한 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 Xb전극군에 인가되는 데이터 펄스의 인가시점간의 시간차는 20나노초(ns)이고 이에 따라, Xa전극군에 인가되는 데이터 펄스의 인가시점과 Xb전극군에 인가되는 데이터 펄스의 인가시점간의 시간차는 10나노초(ns)이다. 그리고 그 다음 어드레스 전극군인 Xc전극군에 포함된 어드레스 전극들에는 40나노초(ns)의 시점에서 데이터 펄스가 인가되어 전술한 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 Xc전극군에 인가되는 데이터 펄스의 인가시점간의 시간차는 40나노초(ns)이고, 이에 따라 Xb전극군에 인가되는 데이터 펄스의 인가시점과 Xc전극군에 인가되는 데이터 펄스의 인가시점간의 시간차는 20나노초(ns)이다. 즉, 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 각 어드레스 전극군에 인가되는 데이터 펄스의 인가시점을 서로 다르게 하면서 각각의 어드레스 전극군에 인가되는 데이터 펄스간의 인가시점간의 차이를 각각 서로 다르게 설정할 수도 있다.

여기서 전술한 복수의 어드레스 전극군에 따른 데이터 펄스간의 인가시점의 차이는 한정된 어드레스 기간의 시간을 고려할 때 10나노초(ns)이상이고 1000나노초(ns)이하로 설정되는 것이 바람직하다. 또한, 플라즈마 디스플레이 장치의 구동에 따른 소정의 스캔 펄스폭의 관점에서 고려하면 Δt는 소정의 스캔 펄스폭의 1/100배 이상 1배 이하의 범위 내에서 설정되는 것이 바람직하다.

또한, 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라할 때, 복수의 어드레스 전극군에 인가되는 데이터 펄스의 인가시점간의 관계와는 상관없이, 스캔 펄스의 인가시점 ts와 그 ts에 가장 근접한 데이터 펄스의 인가시점 간의 차이는 하나의 서브필드 내에서 각각 동일할 수도 있고, 서로 다를 수도 있다. 이러한 스캔 펄스의 인가시점과, 스캔 펄스의 인가시점과 가장 근접한 데이터 펄스의 인가시점 간의 차이는 전술한 바와 같이, 한정된 어드레스 기간의 시간을 고려할 때 10나노초(ns)이상이고 1000나노초(ns)이하로 설정되는 것이 바람직하다. 또한, 플라즈마 디스플레이 패널의 구동에 따른 소정의 스캔 펄스폭의 관점에서 고려하면 Δt는 총 어드레스 기간의 1/100배 이상 1배 이하의 범위 내에서 설정되는 것이 바람직하 다.

이와 같이 어드레스 기간에서 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 각 어드레스 전극군에 인가되는 데이터 펄스의 인가시점을 상이하게 하면 도 12a 내지 도 12b와 같이 어드레스 전극(X₁~Xn)을 포함하는 각 어드레스 전극군으로 인가되는 데이터 펄스의 각 인가시점에서 패널의 정전용량을 통한 커플링을 감소시켜 스캔 전극 및 서스테인 전극으로 인가되는 파형의 노이즈를 감소시킨다. 이에 따라 어드레스 기간에서 일어나는 어드레스 방전을 안정하게 하여 플라즈마 디스플레이 패널의 구동의 안정성 저하를 억제한다.

결국 플라즈마 디스플레이 장치의 구동 시 어드레스 방전을 안정시킴으로써, 하나의 구동부로 패널 전체를 스캐닝(Scanning)하는 싱글 스캔(Single Scan) 방식을 적용 가능케 한다.

이에 덧붙여서, 서스테인 기간의 길이가 조절됨으로써, 고온 오방전의 발생을 억제한다.

한편, 이상에서는 스캔 펄스와 데이터 펄스의 인가시점을 달리하는 경우에서 하나의 서브필드 내에서 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 데이터 펄스의 인가시점간의 시간차에 대해서만 도시하고 설명하였다. 그러나 이와는 다르게 하나의 프레임을 기준으로 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극(X₁~Xn) 또는 어드레스 전극군(Xa, Xb, Xc, Xd)에 인가되는 데이터 펄스의 인가시점을 서로 다르게 하면서 각각의 서브필드별로 어드레스 전극에 인가되는 데이터 펄스 간의 인가시점의 차이를 서로 다르게 설정할 수도 있는데, 이러한 구동파형을 살펴보면 다음 본 발명의 플라즈마 디스플레이 장치의 구동 방법의 제 3 실시예와 같다.

도 15는 본 발명의 플라즈마 디스플레이 장치의 구동방법의 제 3 실시예에 따른 구동파형에서 프레임 내에서 각 서브필드에 따라 스캔 펄스의 인가시점과 데이터 펄스의 인가시점을 서로 다르게 하는 일예를 나타낸 도면이다.

여기 본 발명의 구동 방법의 제 3 실시예에서도 제 2 실시예에서와 같이, 어드레스 기간에서 스캔 전극으로 인가되는 스캔 펄스와 어드레스 전극으로 인가되는 데이터 펄스의 인가시점을 달리하는 것에 대해서만 도시하고 설명한다. 그러나 이러한 본 발명의 제 3 실시예는 전술한 제 1 실시예 또는 제 2 실시예와 기본적으로 동일하여, 본 발명의 제 3 실시예도 제 1 실시예 또는 제 1 실시예와 같이 서스테인 기간의 길이가 방전셀 내의 공간전하의 양을 감소시키기 위해 조절된다. 이러한 제 3 실시예의 서스테인 기간의 길이 조절은 제 1 실시예 또는 제 2 실시예와 실질적으로 동일하므로 중복되는 설명은 생략한다. 또한 도면에서의 표시도 생략한다.

이러한 본 발명의 플라즈마 디스플레이 장치의 구동 방법은 제 3 실시예는 도 13에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 장치의 구동방법에 따른 구동파형은 동일한 서브필드에서는 어드레스 전극(X)에 인가되는 데이터 펄스의 인가시점 간의 시간차이는 모두 동일하고 또한, 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극(X)에 인가되는 데이터 펄스의 인가시점은 서로 다르고, 한 프레임 내의 서브필드 중 적어도 어느 하나의 서브필드에서는 어드레스 기간에서 어드레스 전극(X)에 인가되는 데이터 펄스 간의 인가시점간의 시간차이는 다른 서브필드에서의 상기 어드레스 기간에서 어드레스 전극에 인가되는 데이터 펄스 간의 인가시점 간의 시간차이와 서로 다르다.

또한, 서스테인 기간의 길이가 조절된다. 이와 같이, 서스테인 기간의 길이가 조절됨으로써, 전술한 바와 같이 고온 오방전의 발생을 억제한다.

또한, 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스의 인가시점이 다르게 함으로써, 어드레스 방전이 불안정하게 되는 것을 방지하여 구동안정성 저하를 억제한다. 이에 따라 구동효율을 높인다.

여기서, 데이터 펄스와 스캔 펄스의 인가시점을 달리하는 방법의 예를 들면, 하나의 프레임에서 제 1 서브필드에서는 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스의 인가시점을 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 서로 다르게 하면서, 어드레스 전극에 인가되는 데이터 펄스 간의 인가시점 간의 시간차이는 Δt로 설정한다. 또한, 제 2 서브필드에서는 제 1 서브필드와 마찬가지로 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스의 인가시점을 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 서로 다르게 하면서, 어드레스 전극에 인가되는 데이터 펄스 간의 인가시점 간의 시간차이는 2Δt로 설정한다. 이와 같은 방법으로 어드레스 전극에 인가되는 데이터 펄스 간의 인가시점 간의 시간차이를 3Δt, 4Δt 등으로 하나의 프레임에 포함된 각각의 서브필드별로 서로 다르게 할 수 있다.

또는 본 발명의 구동파형에서는 적어도 하나의 서브필드에서는 데이터 펄스의 인가시점과 스캔 펄스의 인가시점을 서로 다르게 하면서 각각의 서브필드별로 데이터 펄스의 인가시점을 스캔 펄스의 인가시점의 전후로 서로 다르게 설정할 수도 있다. 예를 들면, 제 1 서브필드에서는 데이터 펄스의 인가시점을 스캔 펄스의 인가시점의 전과 후로 설정하고, 제 2 서브필드에서는 데이터 펄스의 인가시점을 모두 스캔 펄스의 인가시점의 이전으로 설정하고, 제 3 서브필드에서는 데이터 펄스의 인가시점을 모두 스캔 펄스의 인가시점의 이후로 설정할 수도 있다.

이러한 본 발명의 구동파형을 도 15의 D, E, F 영역을 이용하여 좀 더 상세히 살펴보면 다음 도 16a 내지 도 16c와 같다.

도 16a 내지 도 16c는 도 15의 구동파형을 좀 더 상세히 설명하기 위한 도면이다.

먼저 16a를 살펴보면, 본 발명의 구동방법에 따른 구동파형은 예를 들어, 제 1 서브필드에서는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라 가정할 때 도 15의 D영역에서는 어드레스 전극(X₁~Xn)의 배치 순서에 맞추어 어드레스 전극 X₁에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 2Δt만큼 앞선 시점 즉, 시점 ts-2Δt에서 데이터 펄스가 인가된다. 또한, 어드레스 전극 X₂에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 Δt만큼 앞선 시점 즉, 시점 ts-Δt에서 데이터 펄스가 인가된다. 이러한 방법으로, X(n-1)전극에는 시점 ts+Δt에서 데이터 펄스가 인가되고, Xn전극에는 시점 ts+2Δt에서 데이터 펄스가 인가된다. 즉, 도 8a 와 같이 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점의 이전 또는 이후에 인가된다.

도 16b를 살펴보면, 도 16a와는 다르게 본 발명의 구동파형은 도 15의 E영역에서는 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스의 인가시점이 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르고, 또한 모든 데이터 펄스의 인가시점은 전술한 스캔 펄스의 인가시점보다 늦다. 여기 도 16b에서는 모든 데이터 펄스의 인가시점을 스캔 펄스의 인가시점보다 늦게 설정하였지만, 하나의 데이터 펄스의 인가시점만을 전술한 스캔 펄스의 인가시점보다 늦게 설정할 수도 있으며, 이러한 스캔 펄스의 인가시점보다 늦게 인가되는 데이터 펄스의 개수는 변경 가능한 것이다. 예컨대, 도 16b에 나타난 바와 같이 본 발명의 구동방법에 따른 구동파형은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라 가정할 때 어드레스 전극(X₁~Xn)의 배치 순서에 맞추어 어드레스 전극 X₁에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 Δt만큼 늦은 시점 즉, 시점 ts+Δt에서 데이터 펄스가 인가된다. 또한, 어드레스 전극 X₂에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 2Δt만큼 늦은 시점 즉, 시점 ts+2Δt에서 데이터 펄스가 인가된다. 이러한 방법으로, X₃전극에는 시점 ts+3Δt에서 데이터 펄스가 인가되고, Xn전극에는 시점 ts+(n-1)Δt에서 데이터 펄스가 인가된다.

도 16c를 살펴보면, 도 16a 또는 도 16b와는 다르게 본 발명의 구동파형은 도 15의 F영역에서는 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스의 인가시점이 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 다르고, 또한 모든 데이터 펄스의 인가시점은 전술한 스캔 펄스의 인가시점보다 앞선다. 여기 도 16c에서는 모든 데이터 펄스의 인가시점을 스캔 펄스의 인가시점보다 앞서도록 설정하였지만, 하나의 데이터 펄스의 인가시점만을 전술한 스캔 펄스의 인가시점보다 앞서도록 설정할 수도 있으며, 이러한 스캔 펄스의 인가시점보다 앞서서 인가되는 데이터 펄스의 개수는 변경 가능한 것이다. 예컨대, 도 16c에 나타난 바와 같이 본 발명의 구동방법에 따른 구동파형은 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라 가정할 때 어드레스 전극(X₁~Xn)의 배치 순서에 맞추어 어드레스 전극 X₁에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 Δt만큼 앞선 시점 즉, 시점 ts-Δt에서 데이터 펄스가 인가된다. 또한, 어드레스 전극 X₂에는 스캔 전극(Y)에 스캔 펄스가 인가되는 시점 보다 2Δt만큼 앞선 시점 즉, 시점 ts-2Δt에서 데이터 펄스가 인가된다. 이러한 방법으로, X₃전극에는 시점 ts-3Δt에서 데이터 펄스가 인가되고, Xn전극에는 시점 ts-(n-1)Δt에서 데이터 펄스가 인가된다. 즉, 도 11d와 같이 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스는 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점의 이전에 인가된다.

이러한 도 16a는 도 11a, 도 16b는 도 11b, 도 16c는 도 11d의 구동파형과 동일하다. 따라서 중복되는 더 이상의 설명은 생략한다.

이와 같이 각 서브필드별로 어드레스 기간에서 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점과 어드레스 전극(X₁~Xn)에 인가되는 데이터 펄스의 인가시점을 상이하게 하면 어드레스 전극(X₁~Xn)으로 인가되는 데이터 펄스의 각 인가시점에서 패널의 정전용량을 통한 커플링을 감소시켜 스캔 전극 및 서스테인 전극으로 인가되는 파형의 노이즈를 감소시킨다. 이에 따라 어드레스 기간에서 일어나는 어드레스 방전을 안정하게 하여 플라즈마 디스플레이 패널의 구동의 안정성 저하를 억제한다.

결국 플라즈마 디스플레이 패널의 어드레스 방전을 안정시킴으로써, 하나의 구동부로 패널 전체를 스캐닝(Scanning)하는 싱글 스캔(Single Scan) 방식을 적용 가능케 한다.

또한, 서스테인 기간의 길이가 조절됨으로써, 플라즈마 디스플레이 패널의 온도에 따른 오방전의 발생을 억제한다.

이상에서 보는 바와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 예를 들면, 이상에서는 모든 어드레스 전극(X₁~Xn)에 스캔 펄스가 인가되는 시점과 다른 시점에서 데이터 펄스를 인가하거나, 모든 어드레스 전극을 배치 순서에 따라 동일한 어드레스 전극의 개수를 가지는 4개의 전극군으로 나누고 각 전극군 별로 스캔 펄스가 인가되는 시점과 서로 다른 시점에서 데이터 펄스를 인가하는 방법만을 도시하고 설명하였지만, 이와는 다 르게 모든 어드레스 전극(X₁~Xn) 중에서 홀수번째 어드레스 전극들을 하나의 전극군으로 설정하고, 짝수번째 어드레스 전극들을 다른 하나의 전극군으로 설정하여 동일한 전극군내의 모든 어드레스 전극에는 동일한 시점에서 데이터 펄스를 인가하고, 각각의 전극군의 데이터 펄스 인가시점을 스캔 펄스가 인가되는 시점과 서로 다르게 설정하는 방법도 가능하다.

또한, 적어도 하나 이상이 서로 다른 어드레스 전극의 개수를 가지는 복수의 전극군으로 어드레스 전극들(X₁~Xn)을 구분하여 각 전극군별로 스캔 펄스의 인가시점과 서로 다른 시점에서 데이터 펄스가 인가되도록 하는 방법도 가능하다. 예를 들면, 스캔 전극(Y)에 인가되는 스캔 펄스의 인가시점을 ts라고 가정할 때 어드레스 X₁전극에는 시점 ts+Δt에서 데이터 펄스를 인가하고, 어드레스 전극 X₂~X₁₀전극에는 ts+3Δt에서 데이터 펄스를 인가하고, 어드레스 전극 X₁₁~Xn전극에는 ts+4Δt에서 데이터 펄스를 인가하는 등 본 발명의 플라즈마 디스플레이 패널의 구동 방법은 다양하게 변형가능하다.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

이상에서 상세히 설명한 바와 같이, 본 발명은 어드레스 기간에서 어드레스 전극에 인가되는 데이터 펄스의 인가시점을 조절하여 스캔 전극 및 서스테인 전극에 인가되는 파형의 노이즈를 감소시켜 어드레스 방전을 안정시킴으로써, 패널의 구동을 안정시켜 구동의 안정성의 저하를 억제하고 또한, 서스테인 기간에서 마지막 서스테인 방전이 일어나는 시점에서 다음 서브필드의 리셋 기간까지의 기간을 조절하고 온도에 따른 오방전의 발생을 억제하는 효과가 있다.

Claims (42)

1. 스캔 전극 및 서스테인 전극, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널;

   상기 전극들을 구동시키기 위한 구동부; 및

   상기 구동부를 제어하여, 프레임의 서브필드 중 적어도 어느 하나의 서브필드의 어드레스 기간에서, 하나 이상의 상기 어드레스 전극을 포함하는 복수의 어드레스 전극군 중 하나 이상의 어드레스 전극군에 인가되는 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점과 다르고, 상기 스캔 전극 또는 상기 서스테인 전극으로 서스테인 펄스가 인가되는 서스테인 기간의 길이가 조절되도록 하는 구동 펄스 제어부를 포함하며,

   상기 서스테인 기간의 길이의 조절은, 상기 서스테인 기간에서 마지막 서스테인 펄스가 인가되는 시점에서 다음 서브필드의 리셋 기간까지의 기간을 조절하며,

   상기 서스테인 기간에서 상기 마지막 서스테인 펄스의 공급이 종료되는 시점에서 다음 서브필드의 리셋 기간까지의 기간은 100㎲이상 1㎳이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.
2. 제 1 항에 있어서,

   상기 구동 펄스 제어부는

   상기 어드레스 기간에 적어도 하나 이상의 상기 어드레스 전극군에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점보다 앞서도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
3. 제 2 항에 있어서,

   상기 구동 펄스 제어부는

   상기 어드레스 기간에 모든 상기 어드레스 전극군에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점보다 앞서도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
4. 제 1 항에 있어서,

   상기 구동 펄스 제어부는

   상기 어드레스 기간에 적어도 하나 이상의 상기 어드레스 전극군에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점보다 늦도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
5. 제 4 항에 있어서,

   상기 구동 펄스 제어부는

   상기 어드레스 기간에 모든 상기 어드레스 전극군에 인가되는 상기 데이터 펄스의 인가시점은 상기 스캔 전극에 인가되는 스캔 펄스의 인가시점보다 늦도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
6. 제 1 항에 있어서,

   상기 어드레스 전극군의 개수는 2개 이상이고, 상기 어드레스 전극의 총 개수이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.
7. 제 1 항에 있어서,

   상기 어드레스 전극군은 1개 이상의 상기 어드레스 전극을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
8. 제 1 항에 있어서,

   상기 어드레스 전극군은 모두 동일한 개수의 상기 어드레스 전극을 포함하거나 하나 이상에서 상이한 개수의 상기 어드레스 전극을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
9. 제 1 항에 있어서,

   상기 구동 펄스 제어부는

   하나의 상기 어드레스 전극군에 포함된 모든 어드레스 전극에는 상기 데이터 펄스를 동일한 시점에 인가하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
10. 제 1 항에 있어서,

    상기 구동 펄스 제어부는

    상기 서브필드 내에서 상기 스캔 펄스의 인가시점과 상기 스캔 펄스의 인가시점과 가장 근접한 데이터 펄스의 인가시점 간의 차이는 동일하거나 상이하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
11. 제 10 항에 있어서,

    상기 구동 펄스 제어부는

    상기 서브필드 내에서 상기 스캔 펄스의 인가시점과 상기 스캔 펄스의 인가시점과 가장 근접한 데이터 펄스의 인가시점 간의 차이는 10ns 이상 1000ns 이하이도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
12. 제 10 항에 있어서,

    상기 구동 펄스 제어부는

    상기 서브필드 내에서 상기 스캔 펄스의 인가시점과 상기 스캔 펄스의 인가시점과 가장 근접한 데이터 펄스의 인가시점 간의 차이는 소정 스캔 펄스폭의 1/100배 이상 1배 이하의 값을 갖도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
13. 제 1 항에 있어서,

    상기 구동 펄스 제어부는

    상이한 두 개 이상의 상기 어드레스 전극군으로 상이한 시점에 인가되는 두 개의 상기 데이터 펄스의 인가 시점 간의 차이는 동일하거나 상이하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
14. 제 13 항에 있어서,

    상기 구동 펄스 제어부는

    상이한 두 개 이상의 어드레스 전극군으로 상이한 시점에 인가되는 두 개의 상기 데이터 펄스 간의 인가 시점의 차이는 10ns 이상 1000ns 이하이도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
15. 제 13 항에 있어서,

    상기 구동 펄스 제어부는

    상이한 두 개 이상의 어드레스 전극군으로 상이한 시점에 인가되는 두 개의 상기 데이터 펄스 간의 인가 시점의 차이는 소정 스캔 펄스폭의 1/100배 이상 1배 이하의 값을 갖도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
16. 삭제
17. 삭제
18. 삭제
19. 제 1 항에 있어서,

    상기 서스테인 기간에서 상기 마지막 서스테인 펄스의 공급이 종료되는 시점에서 다음 서브필드의 리셋 기간까지의 기간은

    상기 서스테인 기간에서 인가되는 마지막 서스테인 펄스가 그라운드 레벨(GND)을 유지하는 기간인 것을 특징으로 하는 플라즈마 디스플레이 장치.
20. 제 1 항에 있어서,

    상기 서스테인 기간에서 공급되는 상기 마지막 서스테인 펄스의 공급기간은 1㎲이상 1㎳이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.
21. 제 20 항에 있어서,

    상기 서스테인 기간에서 공급되는 상기 마지막 서스테인 펄스의 공급기간은

    상기 서스테인 기간에서 인가되는 마지막 서스테인 펄스가 서스테인 전압(Vs)을 유지하는 기간인 것을 특징으로 하는 플라즈마 디스플레이 장치.
22. 삭제
23. 삭제
24. 삭제
25. 삭제
26. 삭제
27. 삭제
28. 삭제
29. 삭제
30. 삭제
31. 삭제
32. 삭제
33. 삭제
34. 삭제
35. 삭제
36. 삭제
37. 삭제
38. 삭제
39. 삭제
40. 삭제
41. 삭제
42. 삭제

Images