KR100347443B1

KR100347443B1 - 표시패널의 구동회로

Info

Publication number: KR100347443B1
Application number: KR1019990006461A
Authority: KR
Inventors: 아리모토히로노부; 이토아츠시
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 1998-09-30
Filing date: 1999-02-26
Publication date: 2002-08-03
Anticipated expiration: 2019-02-26
Also published as: JP3399852B2; DE991052T1; CN1120465C; DE69930336D1; CN1249498A; DE69930336T2; KR20000022578A; EP0991052A1; US6320561B1; JP2000105570A; EP0991052B1; TW442815B

Abstract

매트릭스형상으로 배치한 여러개의 표시셀의 각각에 공통 전극 및 개별전극을 배치하고, 공통전극에 표시동작을 실행하는 표시펄스를 전체로서 인가하는 것에 관한 것으로서, 개별전극을 저전압이고 또한 저주파수로 구동할 수 있는 표시패널의 구동회로를 제공하기 위해서, 매트릭스형상으로 배치한 여러개의 표시셀의 각각에 개별전극을 배치함과 동시에 여러개의 표시셀에 공통인 공통전극을 배치하며, 공통전극에 표시동작을 실행하는 표시펄스를 전체로서 인가하여 개별전극에 각 표시셀에 있어서의 방전을 제어하는 제어전압을 개별로 인가해서 각 표시셀에 있어서의 가스방전을 제어하는 표시패널의 구동회로으로서, 공통전극에 있어서의 표시펄스의 인가의 간극에 있어서 표시펄스와는 역극성의 리세트펄스를 표시전극에 인가하였다.

이와 같은 구성으로 하는 것에 의해서, 레지스터에 있어서의 기억값을 변경하는 것에 의해서 삽입 시퀀스의 실행의 타이밍을 임의로 설정할 수 있고 시퀀서(50)에 있어서 삽입시퀀스를 적절히 실행할 수 있다는 등의 효과가 얻어진다.

Description

표시패널의 구동회로{DRIVE CIRCUIT FOR DISPLAY PANEL}

본 발명은 매트릭스형상으로 배치한 여러개의 표시셀의 각각에 공통 전극 및 개별전극을 배치하고, 공통전극에 표시동작을 실행하는 표시펄스를 전체로서 인가하고, 개별전극에 각 표시셀에 있어서의 방전을 제어하는 제어전압을 개별로 인가해서 각 표시셀에 있어서의 가스방전을 제어하는 표시패널의 구동회로에 관한 것이다.

종래부터 플라즈마 디스플레이 등 표시셀마다의 가스방전을 제어해서 표시를 실행하는 표시패널이 알려져 있다. 그리고, 이와 같은 표시패널에 있어서는 방전을 정상적으로 실행하기 위해 축적되는 전하를 항상 방전에 적합한 상태로 유지할 필요가 있다. 그래서, 정기적으로 전체표시셀에 있어서 방전을 일으키는 축적전하를 제거하는 것 등의 초기화가 실행되고 있다.

이와 같은 초기화에 대해서는 일본국 특허공개공보 평성 10-143106호(공개일: 1998. 5. 29), 일본국 특허공개공보 평성8-278766호(공개일: 1996. 10. 22), 일본국 특허공개공보 평성 7-140927호(공개일: 1995. 6. 2), 일본국 특허공개공보 평성 9-325736호(공개일: 1997. 12. 16), 일본국 특허공개공보 평성 8-212930호(공개일: 1996. 8. 20) 등에 개시되어 있다.

이와 같이, 각종 초기화방법이 제안되어 있지만 방전의 조건 등이 변경되면 다른 방법이 채용되어야 한다.

본 출원인은 특허협력조약에 따른 국제출원(출원번호 PCT/JP98/01444)에 있어서, 새로운 구동방식의 표시패널에 대해서 제안하였다. 이 표시패널에서는 각 표시셀에 개별전극과 공통전극을 구비하고 있고, 개별전극은 표시셀마다 개별로 구동되고, 공급전극은 여러개의 표시셀에 대해 함께 구동된다. 그리고, 공통전극에 정의 표시펄스를 인가하고, 개별전극에 의한 정의 제어전압의 인가를 개별로 제어하는 것에 의해 방전을 표시셀마다 제어해서 표시를 제어하고 있다.

여기서 이 표시패널에 있어서의 공통전극의 구동은 전압이 2단계로 변화하는 표시펄스를 사용하고 있다. 그리고, 이 2단계의 표시펄스중의 1개에 의해 전하를 축적하는 방전과 소거하는 방전이 실행된다. 따라서, 이론적으로는 표시방전을 반복해도 자동적으로 전하의 소거를 실행할 수 있다. 그러나, 전원상승시의 불충분한 전압인가에 의한 전하의 축적이나 방전의 반복에 의한 전하의 축적등이 발생한다. 그래서, 이것을 해소하기 위해서 1프레임에 1회, 전체 개별전극에 정(正)의 펄스(초기화펄스)를 공급하는 것에 의해 표시셀의 전하를 반전시키고 초기화를 실행하고 있다.

이와 같은 초기화에 의해서, 부적당한 전하의 축적을 해소하여 정상적인 방전을 유지할 수 있다. 그러나, 이 방법에서는 개별전극에 대해 충분히 큰 정의 전압을 인가할 필요가 있다. 개별전극으로의 전압인가는 각 표시셀에 대응하는 제어소자를 구동하여 실행한다. 그래서, 개별전극의 구동회로 전체를 고전압 대응으로 하지 않으면 안된다. 또, 초기화펄스를 삽입 하는 것에 의해 개별전극의 구동의 주파수가 높게 되어 구동회로의 소비전력이 증대한다는 문제도 있었다.

도 1은 본 발명의 표시패널의 구동회로에 의해 구동되는 표시셀의 구성을 도시한 도면,

도 2는 1실시예에 관한 표시패널의 구동회로의 구성을 도시한 도면,

도 3은 안정상태에 있어서의 구동과 방전파형의 관계를 도시한 도면,

도 4는 안정상태에 있어서의 방전의 상태를 도시한 도면,

도 5는 불안정상태에 있어서의 구동과 방전파형의 관계를 도시한 도면,

도 6은 불안정상태에 있어서의 방전의 상태를 도시한 도면,

도 7은 표시제어회로의 구성을 도시한 도면,

도 8는 시퀀서의 구성을 도시한 도면,

도 9는 시퀀서의 동작을 도시한 도면,

도 10은 시퀀서에 의한 삽입시퀀스삽입의 동작을 도시한 도면,

[부호의 설명]

10: 배면유리기판, 12: 오목부, 14: 형광층, 20: 앞면유리기판, 24a, 24b: 투명전극, 26: 유전체층, 28: 보호막, 30: 제1제어부, 32: 제2제어부, 34: 제3제어부, Q1∼Q6: 트랜지스터, C1, C2: 콘덴서.

본 발명의 목적은 상술한 바와 같은 과제를 해결하기 위해서 이루어진 것으로 개별전극을 저전압이고 또한 저주파수로 구동할 수 있는 표시패널의 구동회로를 제공하는 것이다.

본 발명에 관한 표시패널의 구동회로는 공통전극에 있어서의 표시펄스의 인가의 간극에 있어서 표시펄스와는 역극성의 리세트펄스를 인가하는 것이다. 이 때문에 리세트펄스를 삽입해도 개별전극의 제어는 변화하지 않는다. 그래서, 개별전극의 온오프는 방전을 언제 정지하는가를 결정하는데 필요한 1프레임에 1회로 좋다. 따라서, 개별전극을 저주파로 구동할 수 있고 이 구동회로에 있어서의 소비전력의 저감이 도모된다. 또, 개별전극에 대해 고전압의 초기화펄스등이 불필요하고 개별전극의 구동회로에 있어서 고전압을 취급할 필요를 없앨 수 있다.

또, 상기 표시펄스는 2단계의 전압으로 형성되어 단계적으로 전압을 상승, 하강하는 것이고, 상기 리세트펄스의 전압값의 절대값은 표시펄스의 1단째의 전압값 이상으로 하는 것이 바람직하다. 이와 같은 표시펄스중 1개의 표시펄스에 의해 전하를 축적하는 방전과 축적전하를 소거하는 방전의 2회의 방전을 일으킬 수 있다. 그래서, 안정한 방전이 실행되고 있을 때에는 리세트펄스의 삽입이 불필요하게 된다.

또, 상기 리세트펄스는 1프레임에 1회 또는 여러개의 프레임에 1회 인가하는것이 바람직하다. 이것에 의해서, 리세트펄스를 삽입하지 않은 프레임을 제작할 수 있어 처리의 여유가 생긴다.

또, 상기 공통전극 및 개별전극의 구동에 대한 시퀀스를 여러개 기억하는 시퀀스메모리를 갖고, 이 시퀀스메모리에서 리드한 시퀀스데이타에 따라서 공통전극의 구동을 제어하는 것이 바람직하다. 이것에 의해서 동일 표시펄스를 반복해서 출력하는 구동을 용이하게 실행할 수 있다.

또, 상기 시퀀스메모리로 부터의 시퀀스리드 순서를 기억하는 루프메모리를 갖고, 이 루프메모리에서 리드된 데이타에 따라서 시퀀스메모리에서 시퀀스데이타를 리드하는 것이 바람직하다. 이것에 의해서 시퀀스 이용의 자유도가 상승하고 적은 기억용량으로 각종 구동을 실행할 수 있게 된다. 특히, 루프메모리에 의해 리세트펄스의 삽입의 시퀀스의 실시를 적절히 실행할 수 있다.

본 발명은 이상 설명한 바와 같이 구성되어 있기 때문에 이하에 설명한 바와 같은 효과를 얻을 수 있다.

[i] 공통전극에 있어서의 표시펄스의 인가의 간극에 있어서 표시펄스와는 역극성의 리세트펄스를 인가하기 때문에, 리세트펄스를 삽입해도 개별전극의 제어는 변화하지 않는다. 그래서, 개별전극의 온오프는 방전을 언제 정지하는가를 결정하는데 필요한 1프레임에 1회로 좋다. 따라서, 개별전극을 매우 저주파로 구동시키면 좋아 이 구동회로에 있어서의 소비전력의 저감이 도모된다. 또, 개별전극에 대해 고전압의 초기화펄스 등이 불필요하고 개별전극의 구동회로에 있어서의 부하를 작게 하여 취급하는 전압을 충분히 낮게 할 수 있다.

[ii] 상기 표시펄스는 2단계의 전압으로 형성되고 단계적으로 전압을 상승, 하강하는 것으로서, 상기 리세트펄스의 전압값의 절대값은 표시펄스의 1단째의 전압값 이상으로 하는 것이 바람직하다. 이와 같은 표시펄스중 1개의 표시펄스에 의해 전하를 축적하는 방전과 축적전하를 소거하는 방전의 2회의 방전을 일으킬 수 있다. 그래서, 안정한 방전이 실행되고 있는 때에는 리세트펄스의 삽입이 불필요하게 된다.

[iii] 상기 리세트펄스는 1프레임에 1회 또는 여러개의 프레임에 1회 인가하는 것이 바람직하다. 이것에 의해서 리세트펄스를 삽입하지 않는 프레임을 제작할 수 있어 처리의 여유가 생긴다.

[iv] 상기 공통전극 및 개별전극의 구동에 대한 시퀀스를 여러개 기억하는 시퀀스메모리를 갖고, 이 시퀀스메모리에서 리드한 시퀀스데이타에 따라서 공통전극의 구동을 제어하는 것이 바람직하다. 이것에 의해서 동일한 표시펄스를 반복해서 출력하는 구동을 용이하게 실행할 수 있다.

[v] 상기 시퀀스메모리로 부터의 시퀀스리드 순서를 기억하는 루프메모리를 갖고, 이 루프메모리에서 리드된 데이타에 따라서 시퀀스메모리에서 시퀀스데이타를 리드하는 것이 바람직하다. 이것에 의해서 시퀀스이용의 자유도가 상승하여 적은 기억 용량으로 각종 구동을 실행하는 것이 가능하게 된다. 특히, 리세트펄스의 삽입을 용이하게 실행할 수 있다.

[실시예 1]

도 1은 실시예1의 표시패널에 있어서의 1표시셀(1색)을 도시한 도면이다.표시패널의 이면측에는 배면유리기판(10)이 마련되어 있다. 배면유리기판(10)에 형성한 오목부(12)의 내표면에는 형광층(14)가 형성되어 있다. 앞면유리기판(20)의 이면측(배면유리기판(10)을 향하는 측)에는 한쌍의 투명전극(24a), (24b)가 배치되어 있다. 그리고, 이들을 덮도록 유전체층(26)이 형성되고, 또 보호막(28)이 형성되어 있다. 따라서, 통상 MgO로 형성되는 보호막(28)이 오목부(12)에 면해 있다. 그리고, 공통전극에 정의 표시펄스를 인가하여 개별전극을 충분히 낮은 전압(예를들면, 0V)으로 유지하는 것에 의해 오목부(12)내의 보호막에 가까운 부분에서 방전이 발생된다. 개별전극에 정의 전압을 인가하는 것에 의해 개별전극과 공통전극사이의 전압값이 낮게 되어 방전이 발생되지 않게 된다.

도 2에 공통전극의 구동회로를 도시한다. 예를들면, 160V의 전원 Vs는 트랜지스터Q1, Q2를 거쳐서 접지에 접속되어 있다. 이 트랜지스터Q1, Q2의 게이트는 제1제어부(30)에 접속되어 있고, 이 제1제어부(30)으로 부터의 제어신호에 의해서 트랜지스터Q1, Q2의 온오프가 제어된다. 트랜지스터Q1을 온하고 트랜지스터Q2를 오프하는 것에 의해 트랜지스터Q1, Q2의 중간점(Vs 출력점)에서 후단으로 전압Vs가 출력된다. 여기서, 이 트랜지스터Q1, Q2의 회로는 전원측의 회로로서, 도면에 있어서 점선으로 도시한 이하의 회로와는 다른 회로기판상에 형성되며 다른(별도의) 접지를 갖고 있다.

트랜지스터Q1, Q2의 중간점에는 다른쪽끝이 접지에 접속된 콘덴서C1이 접속되어 있다. 또, Vs출력점에는 다른쪽끝이 접지에 접속된 트랜지스터Q3, Q4가접속되어 있다. 이 트랜지스터Q3, Q4의 게이트에는 제2제어회로(32)가 접속되어 있고, 이 제2제어회로(32)에 의해서 트랜지스터Q3, Q4의 온오프가 제어된다. 또, Vs출력점에는 다른쪽끝이 접지에 접속된 트랜지스터Q5, Q6이 다이오드D1을 거쳐서 접속되어 있다. 이 트랜지스터Q5, Q6의 게이트에는 제3제어회로(34)가 접속되어 있고, 이 제3제어회로(34)에 의해서 트랜지스터Q5, Q6의 온오프가 제어된다.

트랜지스터Q1를 온하고 Q2를 오프한 상태에서 트랜지스터Q3, Q4, Q5, Q6를 다음과 같이 온오프한다. 이것에 의해서, 공통전극으로 도 3에 도시한 바와 같은 2단계의 표시펄스가 공급된다.

	Q3	Q4	Q5	Q6
[1] 0V시	오프	온	오프	온
[2] 1단째 펄스 상승시	오프	온	오프	오프
[3]	오프	온	온	오프
[4] 2단째 펄스 상승시	오프	오프	온	오프
[5]	온	오프	온	오프
[6] 2단째 펄스 하강시	오프	오프	온	온
[7]	오프	온	온	오프
[8] 1단째 펄스 하강시	오프	온	오프	오프
[9]	오프	온	오프	온

즉, 트랜지스터Q5를 오프하고 Q6을 온하는 것에 의해 공통전극의 전위를 접지(0V)으로 하고, 트랜지스터Q5를 온하고 Q6을 오프하는 것에 의해 공통전극의 전위를 Vs로 한다. 이 때, Q4를 온해 두고 콘덴서 C2에 Vs 상당의 전하를 축적한다. 그리고, 트랜지스터Q4를 오프하고 Q3을 온하는 것에 의해, 콘덴서C2의 트랜지스터Q3측을 Vs로 한다. 콘덴서C2는 Vs분 만큼 충전되어 있기 때문에 공통전극의 전압은 2Vs로 된다. 이와 같이 해서, Vs, 2Vs의 2단계째의 전압을 생성할 수 있다. 그리고, 트랜지스터Q3을 오프하고 Q4를 온하는 것에 의해 공통전극의 전압이 Vs로 복원되고, 트랜지스터Q5를 오프하고 Q6을 온하는 것에 의해 공급전극의 전압을 0으로 복원하여 2단계의 표시펄스를 구성할 수 있다.

다음에, Q5가 오프이고 Q6이 온인 상태에서 트랜지스터Q1을 오프로 하고 Q2를 온으로 한다. 이것에 의해서, 콘덴서 C1의 상측의 전위가 전원측의 접지전위0V로 고정된다. 한편, 콘덴서C1의 하측의 접지는 본 구동회로의 접지로서, 반드시 0V는 아니다. 그래서, 이 접지가 -Vs로 되고 트랜지스터Q6을 거쳐 접지에 접속되어 있는 공통전극의 전위가 -Vs로 된다. 이것에 의해서, 도 3에 있어서의 리세트펄스가 공통전극에 인가된다.

이 리세트펄스는 표시펄스와는 역극성의 펄스로서, 그 크기는 1단째 펄스와 동일한 Vs이다. 이 Vs는 예를들면 160V(150V∼200V정도)이고, 벽전하가 잔존해 있던 경우에는 방전이 실행되는 전압이다. 따라서, 이 리세트펄스의 인가에 의해 벽전하가 잔존하고 있던 경우에 방전이 발행하여 벽전하가 소거된다.

도 3∼도 6은 공통전극 및 개별전극으로의 전압인가와 방전의 관계를 도시한 것으로서, 도 3 및 도 4에는 정상 방전이 실행된 상태를 도 5 및 도 6에는 벽전하가 잔류한 불안정한 방전시에 있어서의 상태를 각각 도시하고 있다. 이와 같이, 불안정한 방전이 실행되고 벽전하가 잔류한 경우에 리세트 펄스에 의해 방전이 발생하여 벽전하가 소거된다.

여기서, 소거펄스는 상술한 바와 같이 표시펄스의 1단째의 전압정도가 바람직하며, 이것에 의해서 벽전하가 잔류해 있던 경우에 확실한 소거방전을 실행할 수 있다. 또, 동일 전압으로 하는 것에 의해 구동회로를 간단한 것으로 할 수 있다.

또, 이 리세트펄스는 방전 종료후에 있어서 벽전하가 있던 경우에 확실한 방전을 실행할 수 있는 길이일 필요가 있다. 확실한 방전을 실행하기 위해서는 이 실시예의 장치에서는 5μsec정도가 필요하다. 이것은, 표시셀의 사이즈 등에 영향을 받는다. 이 방전의 시간은 표시펄스에 의한 방전도 마찬가지이고 표시펄스의 0V(GND)로의 하강부터 15μsec정도의 경과후 5μsec정도의 시간의 리세트펄스를 삽입하는 것이 바람직하다. 표시셀의 사이즈가 변경된 경우에는 방전시간이 변경되므로 상술한 15μsec 및 5μsec의 양쪽이 변화한다. 그래서, 표시펄스의 종료부터 리세트펄스의 개시까지의 시간과 리세트펄스의 계속시간은 3:1정도의 관계로 하는 것이 바람직하다. 또한, 이것은 양쪽 시간모두 최저의 시간으로 한 경우에 적용되는 관계로서, 양쪽의 시간 모두 충분한 시간으로 해도 문제는 없다.

[실시예 2]

도 7에 개별전극 및 공통전극의 구동을 제어하는 표시제어회로의 구성을 도시한다. 화소마다의 RGB 디지탈데이타인 영상데이타는 승산기(40)에 입력된다. 여기서, 표시패널에 있어서 1화소는 RGB의 3개의 표시셀로 이루어져 있고, RGB데이타의 1개씩에 의해 대응하는 표시셀의 방전이 제어되기 때문에 이하의 설명에서는 1개의 휘도데이타가 입력되어 오는 경우를 기본으로 해서 설명한다.

승산기(40)에는 보정메모리(42)로 부터의 보정데이타가 공급되고, 영상데이타와 보정데이타의 승산에 의한 보정이 실행된다. 보정메모리(42)에는 각 표시셀마다의 보정데이타가 기억되어 있고, 영상데이타에 대응하는 보정데이타가 입력되어 오는 영상위치데이타에 따라서 보정메모리(42)에서 리드해서 승산하는 것에 의해, 표시셀마다의 오차를 보정한 영상데이타로 된다. 이것에 의해서, 표시셀의 휘도의 편차(불균일)를 보정할 수 있다. 또한, 보정은 반드시 승산에 의해 실행하지 않아도 좋고, 차분데이타의 가산에 의해실행해도 좋다. 또, 이 실시예에 있어서 영상 데이타는 9비트이고, 보정 데이타는 8비트이다. 그래서, 보정 데이타의 최상위비트에 1를 부가하여 9비트로 하고, 9×9의 승산으로 하며, 승산기(40)에서 상위 9비트를 연산결과로서 출력하고 있다.

승산기(40)의 출력인 보정된 영상데이타는 영상메모리(44)에 기억된다. 적어도 1프레임분의 영상데이타가 영상메모리(44)에 기억된다. 또한, 통상의 경우 영상데이타는 RGB 각각 별도로 1프레임분씩 기억된다.

한편, 시퀀서(50)은 수직동기신호에 의해서 1프레임의 시작(개시)을 검지한 후, 공통전극구동용의 구동신호를 생성하고 이것을 출력한다. 이 공통전극에는 표시펄스가 1프레임의 기간 반복하여 공급된다. 그리고, 시퀀서(50)은 표시펄스와 동기한 펄스신호를 시퀀스카운터(52)로 공급한다. 따라서, 시퀀스카운터(52)에 있어서의 카운트값은 표시펄스의 출력수에 의해 결정되는 것이다. 표시셀의 휘도는 1프레임에 있어서의 방전회수에 대응하고, 이 방전회수는 표시펄스의 수에 대응하기 때문에 이 카운트값은 그 표시펄스에 의해서 발광한 경우의 상정되는 휘도(상정휘도데이타)로 된다.

시퀀스카운터(52)의 출력은 룩업테이블(LUT)(54)로 공급되고, 이 룩업테이블(54)에 의해 소정의 변환을 받고, 변환된 상정휘도데이타가 비교기(56)에 입력된다. 이 비교기(56)의 다른 입력단에는 영상메모리(44)로 부터의 영상데이타가 입력된다. 그리고, 이 비교기(56)에서 표시셀의 개별전극으로의 제어전압의 인가를 제어하기 위한 1비트의 신호가 얻어진다.

그래서, 룩업테이블(54)에서 출력되는 데이타는 1프레임의 표시에 있어서 각 표시셀에 대해 1개이다. 컬러표시의 경우 RGB의 3종류의 데이타가 1개의 표시단위(화소: 1화소에 대해서 3종류(RGB)의 데이타가 있다)에 대해 1개 있기 때문에, 영상메모리(14)로 부터는 1프레임분의 영상데이타(RGB의 3종류로서 3프레임메모리분의 데이타)가 병렬로(평행하게) 출력된다. 그리고, 비교기(56)을 각 색마다 마련하고, 각 비교기(56)에 있어서 각 표시셀로의 영상데이타와 룩업테이블(54)로 부터의 상정휘도데이타가 비교된다. 그 비교결과가 비교기(56)에서 표시셀 1개 1개의 표시데이타로서 별개로 출력된다. 그래서, 1프레임분의 화소×3(RGB)개의 표시데이타에 의해 각 표시셀의 각 개별전극으로의 전압인가를 제어 하는 것에 의해, 각 표시셀에 있어서의 발광을 제어하여 표시패널에 있어서의 표시가 실행된다.

예를들면, 영상데이타가 256계조이고, 시퀀서(50)에서 출력되는 표시펄스수가 256개이면, 시퀀스카운터(52)의 출력값이 영상데이타의 계조와 동일하게 된 시점까지 표시펄스에 따라 방전을 일으켜 표시셀을 발광시키면 좋다. 그래서, 비교기(56)에 있어서 입력되어 오는 값이 동일하게 된 시점에서 표시데이타의 값이 변화되도록 하고, 이 시점에서 발광을 중지하도록 개별전극으로 인가하는 제어전압을 제어하면 좋다. 이 실시예에서는 룩업테이블(54)의 내용에 따라서 상정휘도데이타에 대해 임의의 변환을 실행할 수 있다. 따라서, 영상데이타의 계조에 따른 발광시간을 임의로 설정할 수가 있다.

이 실시예에서는 1프레임에 있어서의 표시펄스의 출력수는 765펄스이다. 그래서, 룩업테이블(54)가 입력 0, 1, 2, 3, …, 255에 대해 0, 3, 6, …, 765가 출력되도록 세트해 두면, 1계조가 3회의 방전에 대응되어 양자의 관계는 직선적인 관계로 된다.

한편, 이 룩업테이블(54)의 값을 당초 1개씩 증가시키고 후반에는 5씩 상승시키는 등 증감량을 달리 하면, 계조의 변화에 대한 발광량을 임의로 설정할 수 있다. 그래서, 감마보정을 이 룩업테이블(54)의 내용의 설정에 의해 달성할 수 있다. 또, RGB의 각 색에 의해 룩업테이블(54)의 내용을 리라이트하는 것에 의해 색조의 설정등도 실행할 수 있다.

다음에, 시퀀서(50)의 동작에 대해서 설명한다. 시퀀서(50)은 그의 내부에 구동시퀀스를 기억하는 시퀀스메모리인 시퀀스비트레지스터(50a)와 시퀀스의 리드를 제어하는 루프메모리인 루프카운트레지스터(50b)를 갖고 있다. 이것들의 구성에 대해서 도 8에 도시한다.

시퀀스비트 레지스터(50a)는 구동신호에 대한 시퀀스(=패턴) 및 그 기간을 기억하고 있다. 각 어드레스 A0∼A63의 시퀀스비트B0∼B23는 출력에 대한 값을나타내고 있고, 이 값은 예를들면 공통전극에 대한 구동전압에 대한 지시이다. 그리고, 카운터비트B0∼B7는 시퀀스비트의 출력기간을 나타내고 있다. 이 카운터비트는 예를들면 시스템 클럭의 클럭수로 할 수 있다.

또한, 루프카운트 레지스터(50b)는 시퀀스비트 레지스터의 어드레스와 시퀀스출력의 회수를 기억하고 있다. 각, 어드레스A0∼A63의 시퀀스어드레스비트B0∼B4는 시퀀스비트레지스터(50a)의 어드레스를 나타내고, 이 어드레스설정에 따라서 시퀀스출력이 실행된다. 또, 카운터비트B0∼B7는 그의 지정어드레스에서 실행되는 시퀀스의 루프회수를 나타낸다.

여기서, 이 시퀀서(50)에 있어서의 동작에 대해서 도 9에 따라서 설명한다. 먼저, 시퀀서(50)은 루프카운트 레지스터(50b)의 선두 어드레스A0을 리드한다(S1). 다음에, 이 루프카운트 레지스터의 시퀀스어드레스에 의해서 지정된 어드레스의 시퀀스비트레지스터(50a)의 시퀀스비트를 카운터비트에 의해 지정되는 기간동안 출력한다(S2). 이 S2의 출력이 종료한 경우에는 시퀀스비트레지스터(50a)의 어드레스를 +1한다(A0의 다음은 A1) (S3). 그리고, 시퀀스비트레지스터(50a)의 카운트값이 0으로 설정되어 있는지를 판정하다(S4).

여기서, 시퀀스 레지스터(50a)의 카운트값이 특정값(이 경우는 0)인 경우에는 시퀀스 레지스터(50a)에 있어서의 시퀀스의 연속출력의 종료를 의미하도록 설정하고 있다.

그래서, S4의 판정에서 NO(아니오)인 경우에는 시퀀스비트 레지스터(50a)의 다음 어드레스(전공정에서 +1된 어드레스)의 시퀀스비트의 출력을 카운트기간동안출력한다(S5). 그리고, 이것을 종료한 경우에는 시퀀스비트 레지스터(50a)에 +1하는 S3으로 되돌아간다. 그리고, 시퀀스비트 레지스터(50a)에 기억되어 있는 시퀀스의 출력을 반복하고, 시퀀스비트 레지스터(50a)의 카운트값이 0으로 될 때까지 시퀀스비트 레지스터(50a)에 있어서의 시퀀스의 출력을 반복한다. 또, 카운트값은 어떠한 출력을 실행할 때에는 0이 아니고, 카운트값0이 그의 출력을 실행하지 않는 것을 의미하고 있며 이것을 시퀀스의 종료로 하고 있다.

그리고, 시퀀스비트레지스터(50a)의 카운트값이 0으로 되고, S4에 있어서 YES(예)로 된 경우에는 루프카운트 레지스터(50b)로 되돌아가 카운트의 지정회수만큼 루프했는지 판정한다(S6). 그리고, 지정회수만큼 루프하지 않은 경우에는 S2로 되돌아가 그 때의 루프카운트 레지스터(50b)에 의해 지정된 어드레스의 시퀀스비트 레지스터의 시퀀스를 출력한다.

이와 같이 해서 루프카운트 레지스터(50b)의 1개의 어드레스에 의해 지정되는 처리에 대해 종료하고(루프카운트 레지스터(50b)의 카운트 지정회수루프종료)S6에서 YES로 된 경우에는 루프카운트 레지스터(50b)의 어드레스를 +1한다(S7). 그리고, 루프카운트 레지스터(50b)의 카운트값이 0인지 아닌지를 판정한다(S8).

카운트값이 0이면 그것에 대응하는 시퀀스는 실행하지 않은 것을 의미하고 있다. 따라서, 출력을 실행하지 않은 것이 시퀀스의 종료를 의미하고 이 경우에 시퀀스를 종료한다. 한편, 루프카운트 레지스터(50b)의 카운트값이0이 아니면 S2로 되돌아가 루프카운트 레지스터(50b)에 의해 지정된 어드레스의 시퀀스비트 레지스터의 시퀀스비트출력을 카운트기간동안 출력한다.

이외 같이 해서, 공통전극에 대한 공통펄스의 출력을 제어하는 신호가 시퀀서(50)에서 출력되고, 이것에 의해서 도 1에 도시한 구동회로가 동작한다. 그리고, 이 공통펄스의 출력을 실행하고 있는 기간에 있어서 개별전극에 대해서 표시데이타에 따라서 개별전극의 전압을 제어하는 것에 의해서 각 표시셀에 대한 발광을 제어할 수 있다.

그리고, 이 실시예의 시퀀서(50)에 있어서는 시퀀스로서 공통전극에 표시펄스를 인가하는 각 프레임에 있어서 매회 실행하는 수직동기신호와 동기하는 동기시퀀스에 부가해서, 리세트펄스를 소정의 프레임에 있어서만 삽입하기 위한 삽입시퀀스를 갖고 있다. 이 삽입시퀀스의 실행에 대해서는 출력이 다를 뿐 상술한 시퀀스와 마찬가지로 실행된다.

그리고, 이 삽입시퀀스는 실제의 표시(표시펄스에 의한 방전)가 개시하기 전에 삽입된다. 이것에 대해 도 10에 따라 설명한다. 먼저, 수직동기신호가 도작했는지를 판정한다(S11). 이 수직동기신호는 수직귀선 기간의 종료를 의미하고 있지만, 수직귀선 기간의 개시이어도 좋고 중간이어도 좋다.

수직동기신호가 도작한 경우에는 이것을 카운트한다(S12). 그리고, 레지스터에 기억되어 있는 값과 비교한다(S13). 예를들면, 3프레임마다 본 시퀀스를 실시하고자 하는 경우에는 레지스터에 3이 기억되어 있다. 그리고, 레지스터의 기억값 이상인 경우에는 삽입시퀀스를 실시한다(S14).

이 삽입시퀀스의 실시가 종료한 경우 및 S13에 있어서 카운트값이 레지스터에 기억되어 있는 값에 미치지 않는 경우에는 동기 시퀀스를 실시한다(S15). 이것에 의해서, 레지스터에 기억되어 있는 값에 따라서 소정의 프레임마다 시퀀스비트 레지스터에 기억되어 있는 리세트펄스의 출력을 위한 시퀀스가 리드되고 리세트펄스가 삽입된다. 이 삽입 시퀀스는 매회 실행되는 동기 시퀀스의 개시전에 실행되는 것이 바람직하다.

레지스터에 있어서의 기억값을 변경하는 것에 의해서 삽입 시퀀스의 실행의 타이밍을 임의로 설정할 수 있고 시퀀서(50)에 있어서 삽입시퀀스를 적절히 실행할 수 있다.

Claims

매트릭스형상으로 배치한 여러개의 표시셀의 각각에 개별전극을 배치함과 동시에 여러개의 표시셀에 공통인 공통전극을 배치하며, 공통전극에 표시동작을 실행하는 표시펄스를 전체로서 인가하여 개별전극에 각 표시셀에 있어서의 방전을 제어하는 제어전압을 개별로 인가해서 각 표시셀에 있어서의 가스방전을 제어하는 표시패널의 구동회로로서,

공통전극에 있어서의 표시펄스의 인가의 간극에 있어서 표시펄스와는 역극성의 리세트펄스를 표시전극에 인가하는 것을 특징으로 하는 표시패널의 구동회로.
제1항에 있어서,

상기 리세트펄스는 1프레임에 1회 또는 여러개의 프레임에 1회 인가하는 것을 특징으로 하는 표시패널의 구동회로.
제1항에 있어서,

상기 공통전극 및 개별전극의 구동에 대한 시퀀스를 여러개 기억하는 시퀀스메모리를 갖고,

상기 시퀀스메모리에서 리드한 시퀀스데이타에 따라서 공통전극의 구동을 제어하는 것을 특징으로 하는 표시패널의 구동회로.