KR100336554B1 - 반도체소자의배선층형성방법 - Google Patents
반도체소자의배선층형성방법 Download PDFInfo
- Publication number
- KR100336554B1 KR100336554B1 KR1019940030901A KR19940030901A KR100336554B1 KR 100336554 B1 KR100336554 B1 KR 100336554B1 KR 1019940030901 A KR1019940030901 A KR 1019940030901A KR 19940030901 A KR19940030901 A KR 19940030901A KR 100336554 B1 KR100336554 B1 KR 100336554B1
- Authority
- KR
- South Korea
- Prior art keywords
- depositing
- barrier metal
- contact hole
- forming
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- 230000004888 barrier function Effects 0.000 claims abstract description 31
- 238000000151 deposition Methods 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract 3
- 239000010408 film Substances 0.000 claims description 24
- 230000008021 deposition Effects 0.000 claims description 13
- 239000010409 thin film Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052725 zinc Inorganic materials 0.000 claims description 4
- ZMZGFLUUZLELNE-UHFFFAOYSA-N 2,3,5-triiodobenzoic acid Chemical compound OC(=O)C1=CC(I)=CC(I)=C1I ZMZGFLUUZLELNE-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 7
- 238000005137 deposition process Methods 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- HJXBDPDUCXORKZ-UHFFFAOYSA-N diethylalumane Chemical compound CC[AlH]CC HJXBDPDUCXORKZ-UHFFFAOYSA-N 0.000 description 1
- ORVACBDINATSAR-UHFFFAOYSA-N dimethylaluminum Chemical compound C[Al]C ORVACBDINATSAR-UHFFFAOYSA-N 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 고안은 반도체 소자의 배선층 형성방법에 있어서, 콘택홀이 깊은 VLSI급 소자의 형성시에 금속층을 콘택홀 내부에 연속적으로 충진 형성시키고자 하는 것으로 1차 Al 증착공정을 CVD법에 의하여 진행하므로써, 기존 방법에 비해 얇은 두께의 Al을 증착하여도 콘택홀 내부에 연속적인 Al박막의 증착이 가능하여, 1차 Al증착후 콘택홀 상부의 폭이 기존에 비해 넓기 때문에 2차 Al증착 공정중 웨이퍼위에 도달한 Al원자가 콘택홀 내부에 손쉽게 이동하므로 기존에 비해 더욱 우수한 Al충진 특성을 얻을 수 있고, 또한 기존에 비해 짧은 시간내에 1차 Al증착을 시행할 수 있어서 생산성도 향상되는 것을 특징으로 한다.
Description
본 발명은 반도체 소자의 배선층 형성방법에 관한 것으로 특히 콘택홀(contact hole)의 깊이가 깊은 VLSI급 반도체 소자의 제조시 배선층 형성에 적당하도록 한 반도체 소자의 배선층 형성방법에 관한 것이다.
종래의 반도체 소자 제조에 있어서 배선층 형성은 먼저 콘택홀을 형성시키고, 다음에 베리어 메탈(barrier metal)을 증착시킨 후, 알루미늄을 1,2차에 걸쳐 증착시켰다.
이를 도면을 통하여 살펴보면 다음과 같다.
제1도는 반도체 소자의 배선층 형성방법을 설명한 도면이다.
제1도의(가)와 같이, 소자가 형성된 반도체 웨이퍼(10)상에 형성시킨 각각의 소자를 전기적으로 연결시키기 위하여 금속 배선층을 형성시키는데, 이때에 이 금속 배선을 전기적으로 외부와 격리시키기 위하여 소자가 형성된 반도체 웨이퍼(10)상에 절연막(11)을 증착시킨 후, 이 절연막을 사진식각하여 배선금속과 절연막 하층의 소자와 연결이 필요한 부분에 콘택홀(12)을 형성시킨다.
다음에 제1도의 (나)와 같이, 소자가 형성된 반도체 웨이퍼(10)상의 콘택홀(12)에 W/TiN/TiW등의 금속으로 베리어 메탈(13)을 형성시킨다.
다음에 제1도의 (다)와 같이, 소자가 형성된 반도체 웨이퍼(10)상의 콘택홀(12) 내부에 연속적으로 알루미늄을 증착시킬 목적으로 250℃이하의 저온에서 낮은 증착속도(100Å/sec이하)의 공정조건으로 1000-2000Å의 두께로 베리어 메탈위에 1차 Al막(14)을 증착시킨다.
다음에 제1도의(라)와 같이, 1차 Al증착시킨 소자가 형성된 웨이퍼(10)를 450℃이상의 고온으로 가열하면서, 다시 Al을 증착시키는데, 스퍼터링(sputtering)공정중 형성된 플라즈마로부터 타겟에 충돌하는 아르곤(Ar)이온에 의해 타겟에서 떨어져 나와 웨이퍼에 도달한 Al원자의 이동도를 증가시켜 Al원자를 콘택홀 하부로 들여보내 콘택홀의 내부를 Al이 채우도록 2차 Al막(15)을 형성시킨다.
위와 같은 과정중 2차 Al증착 공정 중 알루미늄의 이동이 손쉽게 하기 위하여 1차 Al증착에 앞서 웨팅 레이어(wetting layer)라 불리는 Ti박막을 베리어 메탈위에 증착시키기도 한다. 또한, 1차 Al증착시에 타겟으로부터 웨이퍼로 향하는 Al원자의 방향성을 향상시켜 콘택홀 내에 균일한 Al박막을 증착할 목적으로 콜리메터(collimator)라 불리는 부품을 타겟과 웨이퍼사이에 장착하기도 하였다.
이와 같은 반도체 소자의 배선층 형성방법에 있어서, Al을 콘택홀 내에 채우기 위하여 1차 Al증착 공정중 콘택홀내에 연속적인 Al박막을 증착시키는 것이 중요한데, 기존에는 이를 개선하기 위하여 저온, 저속의 공정 조건으로 Al을 증착시킨다든지, 콜리메터를 사용하여 Al원자의 방향성을 개선하려 하였다.
그러나, 이러한 방법은 Al증착 속도를 저하시켜 생산성을 감소시키며, 스퍼터링 방법을 적용하여 Al의 스텝 커버리지가 나쁜 관계로 Al을 두껍게 증착하여야 콘택홀내에 연속 Al막을 얻을 수 있는데, 1차 Al의 두께가 두꺼울 수록 콘택홀 상부의 폭이 좁아져 2차 Al증착시에 Al이 콘택홀 하부로 들어가는 것을 방해하는 문제점이 있었다.
그래서, 본 발명의 반도에 소자의 배선층 형성방법은 이러한 문제점들을 해결하기 위하여 안출 된 것이다.
본 발명의 반도체 소자의 배선층 형성방법은 먼저 소자가 형성된 웨이퍼 상에 콘택홀을 형성시키고, 그 위에 베리어 메탈을 증착시키고, 그 위에 알루미늄을 1,2차에 걸쳐 증착 시키는 점은 종래와 같으나 1차 Al증착시에 Al을 CVD방법으로 증착을 하여 연속적인 Al박막을 얻을 수 있도록 한 것이다.
이를 도면을 통하여 설명하면 다음과 같다.
제2도는 본 발명의 반도체 소자의 배선층 형성방법을 설명한 것이다.
먼저 제2도의(가)와 같이 소자가 형성된 반도체 웨이퍼(20)상에 절연막(21)을 증착시킨 후, 사진식각 작업을 하여 콘택홀(22)을 정의한다. 이때의 절연막(21)은 반도체 웨이퍼상에 형성시킨 소자를 외부와 전기적으로 격리시키기 위하여 형성시키는 것이다. 또, 콘택홀을 각각의 소자를 회로의 내용에 따라 전기적으로 연결시키는 금속배선과 소자를 연결시키는 통로로서 형성시킨다.
다음으로, 제2도의 (나)와 같이, 콘택홀(22)을 형성시킨 절연막(21)위에 얇은 베리어 메탈(23)을 증착시킨다. 순수 Al증착은 접합 스파이크 불량을 일으키기 때문에 베리어 메탈을 형성시키는 것이다. 위의 베리어 메탈을 형성시키는 물질은 W/TiN/TiW등의 금속을 이용한다. 이 경우에 필요에 따라서, 베리어 메탈의 특성을 개선할 목적으로 베리어 메탈을 어닐링시킨 후에 다음 공정으로 들어갈 수 도 있다. 또한 베리어 메탈위에 이후 공정에서 증착시킬 Al과 잘 반응할 수 있는 물질을 증착시킬 수도 있는데, 이는 Al의 이동을 활성화하기 위한 것이다. 이런 Al과 반응하는 물질로는 Ti, Si, Zn등을 이용한다.
다음으로, 제2도의 (다)와 같이, 베리어 메탈(23)위에 연속적인 Al층을 얻기 위하여
CVD방법으로 1차 Al(24)으로 CVD Al을(24)을 증착시킨다. 이와 같이, CVD 증착을 할 때,
그 소스로 DMAH(Dimethylaluminium Hydrie), DEAH(Diethylaluminium Hydride), TIBA(Triisobuthyl Aluminium)등의 Al을 포함하는 유기금속(origanic meterial)을 사용한다. 이때의 증착환경은 온도를 200-400℃, 압력을 100-1000mTorr로 하며, 그 두께는 평판위 기준 10-2000Å으로 형성시킨다.
다음으로, 제2도의 (라)와 같이, 1차 Al(24)위에 고온에서 2차 Al(25)증착을 한다. 이때의 온도는 450℃이상으로 한다. 이와 같이 하여 콘택홀(22)내부를 Al으로 충진시키고 절연막 상부에 Al막이 형성된다.
다음에서 본 발명에 의한 또 다른 실시예를 도면을 통하여 설명하겠다.
제3도는 본 발명에 의한 반도체 소자의 배선층 형성방법의 또 다른 실시예이다.
먼저, 제3도의 (가)와 같이, 반도체 소자의 배선층 형성방법에 있어서, 소자가 형성된 반도체 웨이퍼(30)상에 절연막(31)을 증착시킨 후, 사진식각 작업을 하여 콘택홀(32)을 정의한다.
다음으로, 제3도의 (나)와 같이, 소자가 형성된 반도체 웨이퍼(30)상의 콘택홀(32)이 형성된 절연막(31)위에 얇은 베리어 메탈(33)을 증착시킨다. 이때에도 제2도에서 설명한 본 발명의 일 실시예와 같이, 위의 베리어 메탈은 W/TiN/TiW등의 금속을 증착시켜 형성시킨다. 이때에 베리어 메탈의 특성을 개선할 목적으로 베리어 메탈을 어닐링시킬 수도 있다. 또한 베리어 메탈위에 이후 공정에서 증착시킬 Al과 반응하는 물질의 박막을 증착하여 Al의 이동을 활성화시키는데, 이런 Al과 반응하는 물질로는 Ti, Si, Zn등을 이용한다.
다음으로, 제3도의 (다)와 같이, 소자가 형성된 반도체 웨이퍼(30)위에 형성시킨 베리어 메탈(33)위에 1차 Al(34)을 증착시키는데, 연속적인 Al층을 얻기 위하여 CVD방법으로 Al을 증착시킨다.
다음으로 제3도의 (라)와같이, 1차 Al을 증착시킨 반도체 웨이퍼(30)를 250℃의 저온에서 스퍼터링 방법으로 2차 Al을 증착시킨다. 또, 스퍼터링 하여 증착시킨 Al위에 압축 응력(compressive stress)을 갖는 금속성 박막을 증착한 후 어닐링하기도 한다. 또한 스퍼터링과 어닐링을 반복하여 행한 후 이후 공정을 보내지기도 한다.
다음으로, 제3도의 (마)와 같이, 2차 Al을 증착시킨 반도체 웨이퍼(30)를 450℃의 고온에서 어닐링하여 Al이 콘택홀 내부로 움직이도록하여 콘택홀 내부를 충진시켜 절연막 상부에 Al막이 형성되도록 한다.
이상과 같은 본 발명의 반도체 소자의 배선층 형성방법은 콘택홀의 깊은 VLSI급 소자의 형성시에 금속층을 콘택홀 내부에 연속적으로 충진 형성시키고자 하는 것으로 1차 Al증착 공정을 CVD법에 의하여 진행하므로써, 기존 방법에 비해 얇은 두께의 Al을 증착하여도 콘택홀 내부에 연속적인 Al박막의 증착이 가능하여, 1차 Al증착후 콘택홀 상부의 폭이 기존에 비해 넓기 때문에 2차 Al증착 공정중 웨이퍼위에 도달한 Al원자가 콘택홀 내부에 손쉽게 이동하므로 기존에 비해 더욱 우수한 Al충진 특성을 얻을 수 있고, 또한 기존에 비해 짧은 시간내에 1차 Al증착을 시행할 수 있어서 생산성도 향상되는 것을 특징으로 한다.
제1도는 종래의 반도체 소자의 배선층 형성방법을 도시한 도면,
제2도는 본 발명의 일 실시예를 도시한 도면.
제3도는 본 발명의 또다른 실시예를 도시한 도면.
※ 도면의 주요 부분에 대한 설명 ※
10.20.30. 반도체 웨이퍼 11.21.31. 절연막
12.22.32. 콘택홀 13.23.33. 베리어 메탈
14.24.34. 1차 Al 15.25.35.36. 2차 Al
Claims (7)
- 반도체 소자의 배선층 형성방법에 있어서,1) 소자가 형성된 반도체 웨이퍼상에 절연막을 증착시킨 후, 사진식각 작업을 하여 콘택홀을 정의하는 단계와,2) 상기 콘택홀이 형성된 절연막위에 얇은 베리어 메탈을 증착시킨후 증착된 베리어 메탈을 어닐링하는 단계와,3) 상기 베리어 메탈위에 연속적인 Al층을 얻기 휘아혀 CVD방법으로 1차 Al을 증착시키는 단계와,4) 상기 1차 Al위에 450℃이상의 고온에서 2차 Al증착을 하는 단계를 거쳐 콘택홀 내부를 Al으로 충진시키고 절연막 상부에 Al막이 형성되는 단계를 포함하는 것으로 구성되며, 상기 2)단계의 베리어 메탈위에 Al과 반응하는 물질의 박막을 증착하여 상기 3)단계의 Al의 이동을 활성화하는 것을 특징으로 하는 반도체 소자의 배선층 형성방법.
- 제1항에 있어서,상기 Al과 반응하는 물질로 Ti, Si, Zn등을 이용하는 것을 특징으로 하는 반도체 소자의 배선층 형성방법.
- 제1항에 있어서,상기 3)단계의 CVD 증착을 위한 소스로 DMAH, DEAH, TIBA 등의 Al을 포함하는 유기금속을 사용하는 것을 특징으로 하는 반도체 소자의 배선층 형성방법.
- 제1항에 있어서,상기 3)단계를 두번에 걸쳐 진행하는 것을 특징으로 반도체 소자의 배선층 형성방법.
- 반도에 소자의 배선층 형성방법에 있어서,1) 소자가 형성된 반도체 웨이퍼상에 절연막을 증착시킨 후, 사진식각 작업을 하여 콘택홀을 정의하는 단계와,2) 상기 콘택홀이 형성된 절연막위에 얇은 베리어 메탈을 증착시킨후 증착된 베리어 메탈을 어닐링하는 단계와,3) 상기 베리어 메탈 위에 연속적인 Al층을 얻기 위하여 CVD방법으로 1차 Al을 증착시키는 단계와,4) 250℃이하의 저온에서 스퍼터링 방법으로 2차 Al을 증착하는 단계와5) 상기 4)단계에서 증착된 2차 Al을 450℃이상의 고온에서 어닐링하여 Al이 콘택홀 내부로 움직디오돌 하여 콘택홀 내부를 충진시켜 절연막 상부에 Al막이 형성되도록 하며상기 2)단계의 베리어 메탈위에 Al과 반응하는 물질의 박막을 증착하여 상기 3)단계의 Al의 이동을 활성화하는 것을 특징으로 하는 반도체 소자의 배선층 형성방법.
- 제5항에 있어서,상기 Al과 반응하는 물질로, Ti, Si, Zn등을 이용하는 것을 특징으로 하는 반도체 소자의 배선층 형성방법.
- 제5항에 있어서,상기 4)단계의 스퍼터링 하여 증착시킨 Al위에 압축 응력을 갖는 금속성 박막을 증착한 후 어닐링하는 것을 특징으로 하는 반도체 소자의 배선층 형성방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940030901A KR100336554B1 (ko) | 1994-11-23 | 1994-11-23 | 반도체소자의배선층형성방법 |
| JP7304452A JP3021336B2 (ja) | 1994-11-23 | 1995-11-22 | 半導体素子の配線層形成方法 |
| US08/910,037 US5804501A (en) | 1994-11-23 | 1997-08-12 | Method for forming a wiring metal layer in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940030901A KR100336554B1 (ko) | 1994-11-23 | 1994-11-23 | 반도체소자의배선층형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960019695A KR960019695A (ko) | 1996-06-17 |
| KR100336554B1 true KR100336554B1 (ko) | 2002-11-23 |
Family
ID=19398732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940030901A Expired - Fee Related KR100336554B1 (ko) | 1994-11-23 | 1994-11-23 | 반도체소자의배선층형성방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5804501A (ko) |
| JP (1) | JP3021336B2 (ko) |
| KR (1) | KR100336554B1 (ko) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10198292A (ja) | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6365514B1 (en) * | 1997-12-23 | 2002-04-02 | Intel Corporation | Two chamber metal reflow process |
| US5981382A (en) * | 1998-03-13 | 1999-11-09 | Texas Instruments Incorporated | PVD deposition process for CVD aluminum liner processing |
| JP2001053283A (ja) | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US7023021B2 (en) | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP4118484B2 (ja) | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4700160B2 (ja) | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4118485B2 (ja) | 2000-03-13 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4393662B2 (ja) | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| US6789910B2 (en) | 2000-04-12 | 2004-09-14 | Semiconductor Energy Laboratory, Co., Ltd. | Illumination apparatus |
| JP4785229B2 (ja) | 2000-05-09 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100344836B1 (ko) | 2000-07-22 | 2002-07-20 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 박막 및 그의 형성 방법 |
| US7071037B2 (en) | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR100439475B1 (ko) * | 2001-09-28 | 2004-07-09 | 삼성전자주식회사 | 금속층 적층방법 및 장치 |
| US6716733B2 (en) * | 2002-06-11 | 2004-04-06 | Applied Materials, Inc. | CVD-PVD deposition process |
| US7138719B2 (en) * | 2002-08-29 | 2006-11-21 | Micron Technology, Inc. | Trench interconnect structure and formation method |
| US7250720B2 (en) * | 2003-04-25 | 2007-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2006261240A (ja) * | 2005-03-15 | 2006-09-28 | Seiko Epson Corp | 電子デバイス用基板、電子デバイス用基板の製造方法、表示装置および電子機器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0684797A (ja) * | 1992-08-31 | 1994-03-25 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JPH06151410A (ja) * | 1992-10-30 | 1994-05-31 | Sony Corp | 窒化チタン膜の形成方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63131544A (ja) * | 1986-11-21 | 1988-06-03 | Seiko Epson Corp | 半導体装置 |
| JPH02257639A (ja) * | 1989-03-30 | 1990-10-18 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPH0336751A (ja) * | 1989-07-04 | 1991-02-18 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US4970176A (en) * | 1989-09-29 | 1990-11-13 | Motorola, Inc. | Multiple step metallization process |
| US5008217A (en) * | 1990-06-08 | 1991-04-16 | At&T Bell Laboratories | Process for fabricating integrated circuits having shallow junctions |
| EP0480580A3 (en) * | 1990-09-10 | 1992-09-02 | Canon Kabushiki Kaisha | Electrode structure of semiconductor device and method for manufacturing the same |
| JP2736371B2 (ja) * | 1990-10-25 | 1998-04-02 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5250465A (en) * | 1991-01-28 | 1993-10-05 | Fujitsu Limited | Method of manufacturing semiconductor devices |
| US5380678A (en) * | 1991-03-12 | 1995-01-10 | Yu; Chang | Bilayer barrier metal method for obtaining 100% step-coverage in contact vias without junction degradation |
| DE4200809C2 (de) * | 1991-03-20 | 1996-12-12 | Samsung Electronics Co Ltd | Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement |
| US5171412A (en) * | 1991-08-23 | 1992-12-15 | Applied Materials, Inc. | Material deposition method for integrated circuit manufacturing |
| US5371042A (en) * | 1992-06-16 | 1994-12-06 | Applied Materials, Inc. | Method of filling contacts in semiconductor devices |
| US5545591A (en) * | 1993-01-29 | 1996-08-13 | Nec Corporation | Method for forming an aluminum film used as an interconnect in a semiconductor device |
| JPH06314690A (ja) * | 1993-04-30 | 1994-11-08 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5420072A (en) * | 1994-02-04 | 1995-05-30 | Motorola, Inc. | Method for forming a conductive interconnect in an integrated circuit |
-
1994
- 1994-11-23 KR KR1019940030901A patent/KR100336554B1/ko not_active Expired - Fee Related
-
1995
- 1995-11-22 JP JP7304452A patent/JP3021336B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-12 US US08/910,037 patent/US5804501A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0684797A (ja) * | 1992-08-31 | 1994-03-25 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JPH06151410A (ja) * | 1992-10-30 | 1994-05-31 | Sony Corp | 窒化チタン膜の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960019695A (ko) | 1996-06-17 |
| JP3021336B2 (ja) | 2000-03-15 |
| US5804501A (en) | 1998-09-08 |
| JPH08213462A (ja) | 1996-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100336554B1 (ko) | 반도체소자의배선층형성방법 | |
| US5240880A (en) | Ti/TiN/Ti contact metallization | |
| US5747360A (en) | Method of metalizing a semiconductor wafer | |
| US5780356A (en) | Method for forming metal wire of semiconductor device | |
| KR100255516B1 (ko) | 반도체 장치의 금속배선 및 그 형성방법 | |
| US6344411B1 (en) | OHMIC contact plug having an improved crack free tin barrier metal in a contact hole and method of forming the same | |
| US20010053586A1 (en) | Methods for forming metal wiring layers and metal interconnects and metal interconnects formed thereby | |
| US6048788A (en) | Method of fabricating metal plug | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| JPH09186102A (ja) | 半導体装置の製造方法 | |
| US6022800A (en) | Method of forming barrier layer for tungsten plugs in interlayer dielectrics | |
| KR100457843B1 (ko) | 반도체 장치에서 콘택 형성 방법 | |
| US5380680A (en) | Method for forming a metal contact of a semiconductor device | |
| US6277729B1 (en) | Method of manufacturing transistor barrier layer | |
| US5528081A (en) | High temperature refractory metal contact in silicon integrated circuits | |
| JPH07115073A (ja) | 半導体装置の製造方法 | |
| KR0161889B1 (ko) | 반도체장치의 배선 형성방법 | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| KR100633685B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US5953631A (en) | Low stress, highly conformal CVD metal thin film | |
| KR100431310B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR19990006108A (ko) | 베리어 금속 증착 방법 | |
| KR100250747B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR930005484B1 (ko) | 반도체 집적회로의 금속배선 방법 | |
| KR0156122B1 (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19941123 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19991122 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19941123 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20010629 Patent event code: PE09021S01D |
|
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20011123 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20020206 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20020501 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20020502 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20050422 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060502 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070419 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080425 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090427 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100423 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110429 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20120424 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120424 Start annual number: 11 End annual number: 11 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20140409 |