[go: up one dir, main page]

KR100326694B1 - 측면 방향 게터링을 이용한 반도체 장치 제조 방법 - Google Patents

측면 방향 게터링을 이용한 반도체 장치 제조 방법 Download PDF

Info

Publication number
KR100326694B1
KR100326694B1 KR1019970057049A KR19970057049A KR100326694B1 KR 100326694 B1 KR100326694 B1 KR 100326694B1 KR 1019970057049 A KR1019970057049 A KR 1019970057049A KR 19970057049 A KR19970057049 A KR 19970057049A KR 100326694 B1 KR100326694 B1 KR 100326694B1
Authority
KR
South Korea
Prior art keywords
layer
gettering
semiconductor
semiconductor layer
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970057049A
Other languages
English (en)
Other versions
KR19980033385A (ko
Inventor
스텔라 큐. 홍
시드 로버트 윌슨
토마스 에이. 웨터로쓰
Original Assignee
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드 filed Critical 모토로라 인코포레이티드
Publication of KR19980033385A publication Critical patent/KR19980033385A/ko
Application granted granted Critical
Publication of KR100326694B1 publication Critical patent/KR100326694B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

반도체 구조(20)가 산화물층(14) 상에 형성된 실리콘층(16)을 포함하고 있다. 게터링 싱크(31,32)가 상기 실리콘층(16)에 형성되어 있다. 반도체층(16)의 제 1 부분(26)으로부터 불순물을 효과적으로 제거하기 위해서 측면 방향 게터링이 수행된다. 이때, 반도체층(16)에 절연된 개이트 반도체 장치(40)가 형성되며, 이 반도체 장치(40)의 채널 영역(55)이 반도체층(16)의 제 1 부분(26)에 형성된다. 상기 반도체 장치(40)의 게이트 절연층(42)은 측면 방향 게터링 공정 이후에 상기 제 1 부분(26)의 일부분에 형성되며, 이에 따라 게이트 절연층(42)의 완전성이 개선된다.

Description

측면 방향 게터링을 이용한 반도체 장치 제조 방법
본 발명은 전반적으로 반도체 장치 제조에 관한 것으로, 특히 반도체 장치제조시의 불순물 게터링(gettering)에 관한 것이다.
반도체 장치의 성능은 이 반도체 장치가 위에 제조되어 있는 반도체 기판내의 불순물에 의해 영향을 받는다. 예컨대, 동, 니켈, 철, 크롬, 몰리브덴 등과 같은 금속 불순물이 존재하면, 에너지 밴드갭에 발생-재조합 센터(generation-recombination centers)가 도입되고, 상기 반도체 기판상에 형성되어 있는 산화물층의 완전성(integrity)이 저하되는 경향이 있으며, 이에 따라, 반도체 장치의 성능에 악영향이 미친다. 불순물 게터링은 반도체 장치가 제조되어 있는 반도체 기판의 한 영역 내의 불순물을 감소시키기 위해 수행될 수 있다. 전통적으로, 불순물 게터링은 인트린직(intrinsic) 게터링 공정과 익스트린직(extrinsic)게터링 공정을 포함하고 있다.
인트린직 게터링 공정에서, 결정 결함이나 산소 침전과 같은 게터링 싱크는 상기 기판의 전면측으로부터 간격을 두고 상기 반도체 기판에 형성되어 있으며, 이때 상기 간격은 상기 기판에 제조되어 있는 반도체 장치의 깊이보다 넓다. 상기 기판은 이 기판에서 불순물의 확산을 돕기 위해 가열된다. 불순물이 확산됨에 따라, 이 불순물은 상기 게터링 싱크에 의해 포집 또는 흡수된다. 익스트린직 게터링 공정에서, 다결정 실리콘층과 같은 게터링 싱크는 상기 기판의 후면상에 형성되어 있다. 상기 반도체 기판은 이 반도체 기판의 불순물의 확산을 돕기 위해 가열된다. 상기 불순물이 확산됨에 따라, 이 불순물은 상기 후면상에 형성되어 있는 상기 게터링 싱크에 의해 포집 또는 흡수된다. 그러므로, 인트린직 게터링 공정 또는 익스트린직 게터링 공정 이후에는, 상기 반도체 기판의 전면에 인접한 불순물의 농도가감소된다.
하지만, 여기서 설명된 게터링 공정은 절연체상 반도체 기판에서 특정 불순물을 감소시키는데에는 비효과적이다. 절연체상 반도체 기판 상에 제조된 반도체 장치는 일반적으로 상기 기판의 전면에서부터 매몰 절연체층까지 뻗어 있다. 따라서, 인트린직 또는 익스트린직 게터링 싱크는 상기 기판의 어떤 불순물에 대한 확산 장벽인 상기 매몰 절연체층의 아래에 형성된다. 상기 기판의 온도가 대략 섭씨 1000도(℃)에 도달하는 종래 제조 공정에서는, 철, 크롬, 몰리브덴 등과 같은 일부 불순물의 확산이 확산 장벽을 극복할 수 있을 정도로 충분히 높지 않으며, 따라서 상기 매몰 절연체층의 아래의 게터링 싱크에 도달된다. 이들 불순물은 상기 기판의 엑티브 영역에 남아 있으며, 이에 따라 내부에 제조되어 있는 반도체 장치의 성능에 영향을 미칠 수 있다.
따라서, 절연체상 반도체 장치를 제조하는 방법을 가지고 있으면 이점이 있다. 상기 방법은 반도체 장치가 형성되어 있는 절연체상 반도체 기판의 영역으로부터 불순물을 효과적으로 제거할 수 있는 것이 바람직하다. 또한, 상기 방법이 절연 게이트 반도체 장치의 게이트 산하물의 완전성을 개선할 수 있는 것이 바람직하다.
도 1은 본 발명에 따른 반도체 장치를 제조하는데 사용된 반도체 기판의 일부분의 확대된 단면도.
도 2 및 도 3은 본 발명의 제 1 실시예에 따라 측면 방향 게터링 공정의 여러 스텝에서의 반도체 장치의 확대된 단면도.
도 4는 도 3의 반도체 구조를 이용하여 제조된 반도체 장치의 확대된 단면도.
도 5 내지 도 8은 본 발명의 제 2 실시예에 따라 측면 방향 게터링 공정의 여러 스텝에서의 반도체 장치의 확대된 단면도.
* 도면의 주요부분애 대한 부호의 설명
10 : 반도체 기판 14 : 절연체층
16 : 실리콘층 22 : 희생 절연층
24 : 마스킹층 25: 개구
전반적으로, 본 발명은 반도체 기판의 불순물을 측면 방향 게터링하는 방법을 제공한다. 측면 방향 게터링 공정은 예컨대 절연 게이트 전계 효과 트랜지스터, 절연 게이트 바이폴라 트랜지스터, 바이폴라 트랜지스터, 커패시터, 저항기 등과같은 반도체 장치를 제조하는 제조 공정의 일부분이다. 벌크 반도체와 절연체상 반도체 장치의 제조에도 불순물 게터링을 응용할 수 있지만, 본 발명의 측면 방향 게터링 공정은 절연체상 반도체 장치의 제조에 특히 유리하다. 본 발명에 따라 절연체상 반도체 장치를 제조하면, 국부적인 게터링 싱크가 상기 절연체상 반도체 장치가 형성되어 있는 상기 반도체층에 형성된다. 상기 반도체층의 불순물은 상기 게터링 싱크에 도달하기 위해서 절연체상 반도체 장치의 매몰 절연체층을 통해 확산될 필요가 없다. 그러므로, 상기 게터링 공정은 절연체상 반도체 장치가 형성되어 있는 영역의 불순물을 게터링하는데 효과적이다. 본 발명에 따라 절연 게이트 반도체 장치를 제조할 때에는, 상기 측면 방향 게터링 공정이 상기 게이트 절연층의 형성 이전에 수행된다. 따라서, 상기 게이트 절연층의 완전성이 종래 공정에 비해 개선된다.
도 1은 본 발명에 따른 반도체 장치를 제조하는데 사용되는 반도체 기판(10)의 일부분의 확대된 단면도이다. 예컨대, 반도체 기판(10)은 절연체상 실리콘(SOI)기판이다. SOI 기판(10)은 위에 형성된 절연체층(14)을 가진 기판층(12)을 포함하고 있다. 절연체층(14)은 표면(15)을 가지고 있다. 실리콘층(16)은 절연체층(14)상에 형성되어 있다. 따라서, 표면(15)은 실리콘층(16)과 절연체층(14) 사이의 인터페이스라고 한다. 실리콘층(16)은 인터페이스(15) 반대쪽의 주면(18)을 가지고있다. 예컨대, 절연체층(14)은 실리콘 2산화물층이며, 매몰 산화물층이라고도 한다. SOI 기판(10)은 산소 주입 또는 직접적인 웨이퍼 본딩 및 씨닝(thinning)과 같이 종래에 잘 알려진 공정을 이용하여 형성될 수 있다.
도 2는 본 발명의 제 1 실시예에 따라 측면 방향 게터링 공정의 초기 스텝에서의 반도체 구조(20)의 확대 단면도이다. 구조(20)는 도 1의 SOI 기판(10)을 사용하여 제조된다.
절연층(22)은 실리콘층(16)의 주면(18) 상에 형성되어 있다. 예컨대, 절연층(22)은 산화물층이며, 희생 절연층 또는 희생 산화물층이라고도 한다. 반도체층상에 절연층을 형성하는 기술은 종래에 잘 알려져 있다. 예컨대, 포토레지스트층과 같은 마스킹층(24)이 희생 절연층(22)상에 형성되어 있다. 마스킹층(24)은 개구(25)를 가지도록 패터닝되며, 이에 따라 희생 절연층(22)의 부분들이 노출된다. 예컨데, 마스킹층(24)은 당업자에에 잘 알려진 포토리소그래피 기술을 이용하여 패터닝된다. 마스킹층(24)은 실리콘층(16)의 부분(26) 상에 배치되어 있고 실리콘층(16)의 부분(27,28) 상에는 배치되어 있지 않다. 후속되는 공정 스텝에서는, 게터링 싱크가 부분(27,28)에 형성되고, 부분(26)의 불순물은 부분(27,28)의 게터링 싱크에 게터링된다. 도 2에 도시된 바와 같이, 부분(26,27,28)은 실리콘층(16)의 주면(18)에 인접해 있다. 또한, 부분(26)은 주면(18)에 평행한 방향에서 부분(27,28)으로부터 측면 방향으로 변위된다.
희생 절연층(22)은 후속되는 이온 주입 공정 동안에 실리콘층(16)의 주면(18)을 보호하는 역할을 한다. 본 발명에 따라 희생 절연층(22)을 형성하는 것은 선택적임을 이해해야 한다. 다른 실시예에서, 마스킹층(24)은 실리콘층(16)의 주면(18)에 직접 형성되어 있다.
실리콘 이온은 마스킹층(24)의 개구(25)를 통해 그리고 희생 절연층(22)을통해 실리콘층(16)의 부분(27,28)에 선택적으로 주입된다. 주입된 이온은 실리콘층(16)의 부분(27,28)을 크게 손상시키거나 비정질화한다. 실리콘 이온 주입의 도우즈 및 에너지는 이온 주입 프로파일을 제어하기 위해 조절된다. 바람직하게, 이온 주입 프로파일의 피크는 실리콘층(16)에 떨어지고, 상기 주입된 이온은 주면(18)에서부터 인터페이스(15)까지 뻗어 있는 부분(27,28)을 크게 손상시키거나 실질적으로 비정질화하기에 충분하다. 예컨대, 상기 실리콘층(16)이 대략 100 나노미터(nm)의 두께를 가지고 있고 희생 절연층(22)이 대략 150 nm의 두께를 가지고 있으면, 실리콘 이온 주입은 대략 5x1014ions/cm2에서 대략 2x1016ions/cm2범위의 도우즈와, 대략 100 킬로 일렉트론 볼트(keV)에서 대략 170 keV 범위의 에너지를 가지고 있다.
상기 이온 주입 공정에서 사용되는 이온은 실리콘 이온에 한정되지 않음을 이해해야 한다. 예컨대, 이온 주입에 적합한 다른 이온으로는 게르마늄, 탄소, 주석, 납, 질소, 불소, 수소, 헬륨, 네온, 아르곤, 크립톤, 크세논 등으로부터 선택된 화학 원소의 이온을 들 수 있다. 본 발명에 따라, 주입된 이온은 실리콘층(16)의 전기적 특성에 크게 영향을 미치지 않는 것이 바람직하다.
이제, 도 3을 참조하면, 마스킹층(24)과 희생 절연층(22)(도 2에 도시되어 있음)은 종래에 공지된 기술을 이용하여 제거된다. 반도체 구조(20)는 예컨대, 어닐링 공정에서 예컨대 노와 같은 상승된 온도 환경에 배치되어 있다. 상승된 온도에서, 재결정화는 부분(27,28)에서 일어난다. 재결정화의 속도는 반도체 구조(20)의 온도에 따라 달라진다. 예컨대, 반도체 구조(20)의 온도는 어닐링 공정 동안에 대략 섭씨 500도(℃)와 대략 1000 ℃ 사이의 온도로 유지된다. 상기 재결정화 또는 결정 재성장 공정은 부분(26)과 부분(27,28)사이의 경계에서 생긴다. 상기 주입된 이온은 각각 부분(27,28) 내의 결정 결함 영역(31,32)을 형성하는 실리콘 원자를 변위시킨다. 결정 결함 영역(31,32)은 실리콘층(16)의 게터링 싱크의 역할을 한다.
게터링 싱크(31,32)는 부분(27,28)에의 이온 주입 및 부분(27,28)에서의 실리콘 재결정화를 통한 형성에 한정되지 않음을 이해해야 한다. 게터링 싱크(31,32)는 실리콘층(16)에서의 국부적인 결함 또는 국부적인 비-단일 결정 영역을 생성하는 어떤 공정에 의해 형성될 수 있다. 예컨대, 게터링 싱크(31,32)는 스퍼티링 공정에 의해 형성될 수 있다.
상기 상승 온도는 또한 실리콘층(16)의 불순물의 확산을 증가시킬 수 있다. 환언하면, 상기 상승 온도는 실리콘층(16)의 불순물의 확산을 돕는다. 도 3에는 실리콘층(16)의 대표적인 두 불순물 원자로서의 불순물 원자(37,38)가 도시되어 있다. 불순물 원자(37,38)는 동, 니켈, 철, 크롬, 몰리브덴 등의 불순물 원자를 포함하고 있을 수 있는 실리콘층(16)에 존재할 수 있는 임의 종류의 불순물 원자를 나타낸다. 확산 공정에서, 부분(26)의 불순물은 부분(27,28)으로 확산되며, 이때, 이들 불순물은 게터링 싱크(31,32)에 의해 흡수 또는 포집된다. 그러므로, 상기 불순물 확산 공정은 실리콘층(16)의 부분(26)의 불순물 농도를 감소시킨다. 불순물 원자(37,38)와 같은 불순물 원자는 실질적으로 실리콘층(16)의 주면에 평행한 측면 방향으로 확산되므로, 상기 게터링 공정은 측면 방향 게터링 공정라고 한다. 대다수의 불순물 원자는 실질적으로 측면 방향으로 확산될 수 있지만, 일부 불순물 원자는 약간 경사진 방향으로 확산될 수 있음을 당업자는 알 수 있다. 예컨대, 불순물 원자는 주면(18)에 인접한 부분(26)의 일부분으로부터 인터페이스(15)에 인접한 게터링 싱크(31)의 일부분으로 경사진 방향으로 확산될 수 있다.
바람직하게, 상기 측면 방향 게터링 공정은 부분(26)에 형성된 상기 장치의 성능에 큰 영향을 미치지 않도록 실리콘층(16)의 부분(26)의 불순물 농도가 충분히 낮아질 때까지 계속된다. 환언하면, 상기 측면 방향 게터링 공정은 실리콘층(16)의 부분(26)에 실질적으로 불순물이 없을 때까지 계속되면 바람직하다. 상기 온도가 증가함에 따라 상기 불순물 원자의 확산이 증가되며, 따라서 게터링 공정에 필요한 시간은 감소된다. 예컨대, 대략 5마이크로미터(μm)의 치수를 가지고 있는 반도체 장치를 제조하기 위해 구조(20)를 사용하고 어닐링 온도가 대략 900 ℃이면, 상기 게터링 공정은 바람직하게는 대략 1 시간 동안 지속된다.
마스킹층(24)을 제거하는 스텝, 희생 절연층(22)을 제거하는 스텝, 게터링 싱크(31,32)를 형성하는 스텝, 게터링 싱크(31,32)에 불순물을 게터링하는 스텝은 도 3을 참조하여 이전에 설명한 순서와 동일한 순서로 수행되는 것에 한정되지 않음을 이해해야 한다. 본 발명의 다른 실시예에서, 희생 절연층(22)을 제거하는 스텝은 결정 걸함 영역(31,32)을 형성하는 스텝 후에 또는 불순물 게터링 스텝 후에 수행된다. 마스킹층(24)을 제거하는 스텝, 희생 절연층(22)을 제거하는 스텝, 게터링 싱크(31,32)를 형성하는 스텝, 게터링 싱크(31,32)에 불순물을 게터링하는 스텝은 서로 연속적으로 수행되는 것에 한정되지 않음을 이해해야 한다. 예컨대, 채널도펀트 주입 스텝은 마스킹층(24)을 제거하는 스텝 후에 그리고 희생 절연층(22)을 제거하는 스텝 전에 수행될 수 있다.
도 4는 도 3의 반도체 구조(20)를 사용하여 제조된 반도체 장치(40)의 확대된 단면도이다. 예컨대, 반도체 장치(40)는 SOI 기판(10)상에 형성된 n채널 절연 게이트 전계 효과 트랜지스터(FET)이다.
FET(40)를 형성하기 위해, 예컨대 붕소와 같은 p형 전도성의 도펀트가 실리콘층(16)의 부분(26)에 주입된다. 주입된 붕소 이온의 에너지와 도우즈는 부분(26)의 실리콘 재료가 대략 1X1015atoms/cm3에서 대략 6x1018atoms/cm3의 범위의 도펀트 농도를 가지도록 조절된다. 절연층(42)은 실리콘층(16)의 주면(18)의 일부분상에 형성되어 있다. 예컨대, n 형 전도성의 다결정 실리콘층(44)과 같은 전도층이 절연층(42)상에 형성되어 있다. 절연층(42)과 다결정 실리콘층(44)은 FET(40)의 게이트 구조체(45)를 형성하고 있다. 예컨대, 절연층(42)은 산화물층이고 그리고 게이트 절연층 또는 게이트 산화물층이라고도 한다. 게이트 구조체(45)는 다결정 실리콘층(44)과 절연층(42)에 의해 형성되어 있는 것에 한정되지 않는다. 예컨대, 본 발명의 다른 실시예에서, 게이트 구조체(45)는 게이트 절연층(42)상에 형성된 금속층을 포함하고 있다. 예컨대, 산화물 스페이서(47,48)와 같은 절연 구조체는 게이트 구조체(45)에 인접해서 형성된다. 예컨대, 비소와 같은 n 형 전도성의 도펀트는 FET(40)의 소스 영역(53)과 드레인 영역(54)을 각각 형성하기 위해 산화물 스페이서(47,48)에 인접한 실리콘층(16)에 주입된다. 주입된 비소 이온의 에너지와도우즈는 소스 영역(53)과 드레인 영역(54)의 실리콘 재료가 예컨대 대략 1x1018atoms/cm3에서 대략 1X1021atoms/cm3의 범위의 도펀트 농도를 가지도록 조절된다. 게이트 구조체(45)의 아래의 영역은 FET(40)의 채널 영역(55)의 역할을 한다. FET(40)는 또한 소스 영역(53)에 전기적으로 접속되어 있는 소스 전극(63), 드레인 영역(54)에 전기적으로 접속되어 있는 드레인 전극(64), 및 게이트 구조(45)의 다결정 실리콘층(44)에 전기적으로 접속되어 있는 게이트 전극(65)을 포함하고 있다. 예컨데, 소스 전극(63), 드레인 전극(64), 및 게이트 전극(65)은 실리사이드 구조이다.
도 4에는 일부는 부분(26)에 존재하고 일부는 부분(27)에 존재하는 소스 영역(53)이 도시되어 있다. 도 4에는 또한 일부는 부분(26)에 존재하고 일부는 부분(28)에 존재하는 드레인 영역(54)이 도시되어 있다. 이들은 본 발명을 제한하는 것으로서 의도되지 않았다. 본 발명에 따라, FET(40)의 채널 영역(55)은 실리콘층(16)의 부분(26)내에 위치되면 바람직하다. 또한, 소스 영역(53)과 채널 영역(55)간의 경계 및 드레인 영역(54)과 채널 영역(55)간의 경계는 부분(26)에 존재하면 바람직하다. 그러므로, FET(40)의 채널 영역(55)에는 도 2 및 도 3을 참조하여 이전에 설명한 게터링 공정 후에는 실질적으로 불순물이 없다. 따라서, 소스 영역(53)의 일부는 부분(26)에 존재하면 바람직하고, 드레인 영역(54)의 일부는 부분(26)에 존재하면 바람직하다.
본 발명에 따라, FET(40)의 게이트 절연층(42)은 실리콘층(16)의 부분(26)의불순물 농도를 감소시키는 측면 방향 게터링 공정 후에 형성된다. 본 발명의 이 독특한 특징은 게이트 절연층(42)이 형성될 때, 실리콘층(16)의 부분(26)이 실리콘층(16)의 부분(26)에 실질적으로 불순물이 없도록 하는 것을 보장해 준다. 그러므로, 게이트 절연층(42)의 완전성은 종래 공정에 비해 효과적으로 개선된다. 도 2 및 도 3을 참조하여 설명된 측면 방향 게터링 공정에서의 어닐링 공정과 게이트 절연층(42)을 형성하는 공정은 하나의 조합된 공정 스텝에서 수행될 수 있다. 상기 조합된 공정 스텝에서, 구조(20)는 노와 같은 상승된 온도 환경에 배치된다. 재결정화, 불순물 확산 및 게터링은 상기 상승된 온도에서 발생된다. 부분(26)의 불순물 농도를 충분히 감소시키기 위해 게터링 공정에 바람직하게 충분한 시간 기간 후에, 게이트 절연층(42)을 성장시키기 위해, 산소가 상기 노에 공급된다.
n 채널 절연 게이트 FET를 형성하는 공정에 대해 여기에서 설명하였지만, 이는 본 발명을 제한하는 것으로서 의도되지 않았다. 또한, 본 발명은 p 채널 절연 게이트 FET, 절연 게이트 바이폴라 트랜지스터, 바이폴라 트랜지스터, 커패시터, 저항기 등을 제조하는데 응용할 수 있다. FET를 제조할 때, 상기 FET의 채널 영역, 소스-채널 접합, 및 채널-드레인 접합은 측면 방향 게터링 공정 후에 불순물이 실질적으로 없는 영역에 형성되면 바람직하다. 바이폴라 트랜지스터를 제조할 때, 이 바이폴라 트랜지스터의 베이스 영역, 약간 도핑된 컬렉터 영역, 이미터-베이스 접합, 및 베이스-컬렉터 접합은 측면 방향 게터링 공정 후에 실질적으로 불순물이 없는 영역에 형성되면 바람직하다. 절연 게이트 반도체 장치를 제조할 때, 상기 게터링 공정은 상기 게이트 절연층을 형성하기 전에 수행되면 바람직하다.
도 5는 본 발명의 제 2 실시예에 따른 측면 방향 게터링 공정의 초기 단계에서의 반도체 구조(70)의 확대된 단면도이다. 또한, 구조(70)는 도 1의 SOI 기판(10)을 사용하여 제조된다.
절연층(72)이 실리콘층(16)의 주면(18) 상에 형성되어 있다. 예컨대, 절연층(72)은 산화물층이며 패드 산화물층이라고도 한다. 반도체층 상에 절연층을 형성하는 기술은 공지되어 있다. 질화물로 된 층(73)은 패드 산화물층(72)상에 형성되어 있다. 예컨대, 포토 레지스트층과 같은 마스킹층(74)은 질화물층(73) 상에 형성되어 있다. 마스킹층(74)은 질화물층(73)의 부분들을 노출시키기 위해 패터닝된다. 예컨대, 마스킹층(74)은 당업자에게 공지된 포토리소그래피 기술을 이용하여 패터닝된다. 마스킹층(74)은 실리콘층(16)의 부분(76)의 위에 배치되어 있지만, 실리콘층(16)의 부분(77,78) 상에는 배치되어 있지 않다. 후속되는 공정 스텝에서, 게터링 싱크는 부분(77,78)에 형성되고, 부분(76)의 불순물은 부분(77,78)의 게터링 싱크에 게터링된다. 도 5에 도시되어 있는 바와 같이, 부분(76)은 주면(18)에 평행한 방향에서 부분(77,78)으로부터 측면 방향으로 변위된다.
패드 산화물층(72)은 질화물층(73)의 형성에 의해 생긴 실리콘층(16)의 주면(18)의 응력을 감소시키는 역할을 한다. 패드 산화물층(72)을 형성하는 것은 본 발명에 따라 선택적임을 이해해야 한다. 다른 실시예에서, 질화물층(73)은 실리콘층(16)의 주면(18)에 직접 형성된다.
마스킹층(74)에 의해 보호되지 않은 질하물층(73)의 부분들은 바람직하게는 질화물에보다는 산화물에 높은 에칭 선택성을 가진 에칭 공정으로 에칭된다. 예컨대, 질화물층(73)은 에천트 가스로서 불소 함유 가스를 사용하여 반응성 이온 에칭 공정으로 에칭된다.
실리콘 이온은 마스킹층(74)과 질화물층(73)에 의해 보호되지 않은 실리콘층(16)의 부분(77,78)에 선택적으로 주입된다. 상기 주입된 이온은 실리콘층(16)의 부분(77,78)을 크게 손상 또는 비정질화한다. 실리콘 이온 주입의 도우즈 및 에너지는 이온 주입 프로파일을 제어하기 위해 조절된다. 바람직하게, 이온 주입 프로파일의 피크는 실리콘층(16)에서 떨어지고, 그리고 상기 주입된 이온은 주면(18)에서부터 인터페이스(15)까지 뻗어 있는 부분(77,78)을 실질적으로 비정질화하기에 충분하다. 도 2를 참조하여 설명한 이온 주입 공정과 마찬가지로 이온 주입 공정에 사용된 이온은 실리콘 이온에 한정되지 않음을 이해해야 한다.
이제, 도 6을 참조하면, 마스킹층(74)(도 5에 도시되어 있음)은 종래에 잘알려진 기술을 이용하여 제거된다. 반도체 구조(70)는 부분(77,78)에 게터링 싱크(81,82)를 각각 형성하기 위해, 그리고 불순물 게터링을 수행하기 위해, 상승된 온도 환경에 배치된다. 불순물 원자(87,88)는 실리콘층(16)의 부분(76)에서 대표적인 두 불순물 원자로서 도 6에 도시되어 있다. 게터링 싱크(81,82)를 형성하는 공정, 및 부분(76)에서 불순물을 게터링하는 공정은 도 3을 참조하여 설명한 공정과 유사하다.
게터링 싱크(81,82)는 이온 주입을 통해 형성되는 것에 한정되지 않음을 이해해야 한다. 게터링 싱크(81,82)는 실리콘층(16)에 국부적인 결함 또는 국부적인 비-단일 결정 영역을 생성하는 임의 공정에 의해 형성될 수 있다. 다른 실시예에서, 부분(77,78)의 일부는 게터링 싱크의 역할을 하는 스택킹 폴트(stacking fault)를 형성하기 위해 산화된다.
이제, 도 7을 참조하면, 질화물(73)(도 6에 도시되어 있음)에 의해 보호되지 않은 패드 산화물층(72)의 부분들은 바람직하게는 산화물에보다는 질화물에 보다 높은 에칭 선택성을 가진 에칭 공정으로 에칭된다. 예컨대, 패드 산화물층(72)은 에천트로서 버퍼된 불화수소 산을 이용하는 습식(wet) 에칭 공정으로 에칭된다. 상기 에칭 공정은 부분(77,78)(도 6에 도시되어 있음) 상에 배치된 주면(18)의 부분들을 노출시킨다. 질화물층(73)과 패드 산화물층(72)에 의해 보호되지 않은 실리콘은 실리콘에 비해 질화물과 산화물에 매우 선택적인 에칭 공정을 통해 제거된다. 예컨대, 에천트로서 염소 함유 가스를 이용하는 반응 이온 에칭 공정은 실리콘층(16)의 부분(77,78)(도 6에 도시되어 있음)에서 실리콘을 에칭하기 위해 수행된다. 상기 에칭 공정은 실리콘층(16)의 부분(77,78)(도 6에 도시되어 있음)이 존재했던 영역에 트렌치(trench)(92)를 형성한다. 도 7에는 기판(10)의 일부분이 도시되어 있으므로, 트렌치(92)의 부분들만이 도 7에 도시되어 있다.
이산화 실리콘과 같은 절연 재료는 잘 알려진 증착 공정을 이용하여 도 7의 구조(70)상에 증착된다. 트렌치(92)를 충전하고 질화물층(73)을 덮고 있는 증착 산화물(도시되지 않음)은 잘 알려진 화학 가공 폴리싱(CMP) 공정을 통해 질화물층(73)에 평탄화된다. 평탄화 후에, 질화물층(73), 패드 산화물층(72), 및 증착 산화물의 부분들(도시되지 않음)은 잘 알려진 에칭 공정을 이용하여 제거된다. 에칭 공정 후에 남아 있는 증착 산화물은 도 8에 도시된 반도체 기판(70)의 필드 산화물 영역(93,94)을 형성하고 있다. 필드 산화물 영역(93,94)은 실리콘층(16)의 다른 부분(도시되지 않음)으로부터 부분(76)을 전기적으로 절연시킨다. 그러므로, 필드 산화물 영역(93,94)은 격리 구조의 역할을 한다.
이때, 도 8의 반도체 구조(70)는 실리콘층(16)의 부분(76)의 반도체 장치를 제조하는데 사용된다. 구조(70)를 사용하여 제조될 수 있는 반도체 장치로는 절연 게이트 전계 효과 트랜지스터, 절연 게이트 바이폴라 트랜지스터, 바이폴라 트랜지스터, 커패시터, 저항기 등을 들 수 있다. 도 6을 참조하여 설명한 측면 방향 게터링 공정은 부분(76)의 불순물 농도를 효과적으로 감소시키므로, 도 8의 구조(70)를 사용하여 제조된 장치는 실질적으로 불순물이 없는 영역에 형성된다. 그러므로, 상기 장치의 성능이 향상된다. 특히, 도 8의 구조(70)의 절연 게이트 반도체 장치를 형성할 때, 상기 장치의 게이트 절연의 완전성이 종래 공정에 비해 개선된다.
지금까지, 반도체 장치를 제조하는 방법이 제공되었음을 알 수 있다. 이 방법은 반도체 장치가 형성되어 있는 반도체 기판의 영역으로부터 불순물을 효과적으로 제거하는 측면 방향 게터링 공정을 포함하고 있다. 본 발명의 측면 방향 게터링 공정은 절연체상 반도체 기판의 불순물을 게터링하는데 특히 효과적이다. 본 발명에 따라 절연 게이트 반도체 장치를 제조할 때, 측면 방향 게터링 공정이 게이트 절연층의 형성 전에 수행된다. 그러므로, 게이트 절연층의 완전성이 효과적으로 개선된다.
지금까지 본 발명의 특정 실시예를 도시 및 설명하였지만, 당업자에게는 다른 변형 및 개선이 가능해진다. 본 발명은 도시된 특정 형태에 한정되지 않고, 특허 청구의 범위는 본 발명의 진정한 취지 및 범위에 속하는 본 발명의 모든 변형을 포함하도록 의도되었음을 알 수 있다. 예컨대, 절연체상 실리콘 기판은 사파이어 기판 등의 위에 있는 실리콘일 수도 있다.

Claims (3)

  1. 절연체상 반도체 장치(semiconductor-on-insulator device)의 제조 방법에 있어서,
    절연체층 상에 설치된 반도체층을 포함하는 절연체상 반도체 기판을 제공하는 단계로서, 상기 반도체층은 상기 반도체층과 상기 절연체층 사이의 인터페이스 반대쪽에 주면을 가진, 상기 절연체상 반도체 기판 제공 단계와;
    상기 반도체층의 제 1 부분에 게터링 싱크(gettering sink)를 형성하기 위하여 상기 반도체층의 제 1 부분을 비정질화하는 단계로서, 상기 제 1 부분은 상기 주면에서부터 상기 인터페이스까지 뻗어 있는, 상기 반도체층 제 1 부분 비정질화 단계와;
    상기 반도체층내 불순물을 상기 게터링 싱크로 확산시키기 위하여 상기 절연체상 반도체 기판을 가열하는 단계로서, 이에 의해 상기 반도체층의 제 2 부분에서 불순물 농도가 감소하며, 상기 제 2 부분은 상기 주면에서부터 상기 인터페이스까지 뻗어 있고 또한 상기 반도체층의 주면에 평행한 방향에서 상기 제 1 부분으로부터 측면 방향으로 변위되는, 상기 절연체상 반도체 기판 가열 단계와;
    반도체 장치의 채널 영역을 형성하기 위해 상기 반도체 층의 다른 부분을 도핑하는 단계로서, 상기 다른 부분은 게터링 영역으로부터 측면 방향으로 변위되는, 상기 반도체층의 다른 부분 도핑 단계와:
    상기 채널 영역에 인접한 상기 반도체 층에 소스 영역 및 드레인 영역을 형성하는 단계를 포함하는 절연체상 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 절연체상 반도체 기판 가열 단계 후에 그리고 상기 반도체 층의 다른 부분 도핑 단계 전에 트렌치(trench)를 형성하기 위해 상기 반도체층의 상기 제 1 부분을 제거하는 단계와;
    상기 트렌치를 절연 재료로 충전(filling)하는 단계를 더 포함하는 절연체상 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    상기 반도체 층에 소스 영역 및 드레인 영역을 형성하는 단계는 상기 게터링 영역을 포위하도록 상기 소스 영역을 형성하는 단계를 포함하는, 절연체상 반도체 장치의 제조 방법.
KR1019970057049A 1996-10-31 1997-10-31 측면 방향 게터링을 이용한 반도체 장치 제조 방법 Expired - Fee Related KR100326694B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/740,580 1996-10-31
US08/740,580 1996-10-31
US08/740,580 US5753560A (en) 1996-10-31 1996-10-31 Method for fabricating a semiconductor device using lateral gettering

Publications (2)

Publication Number Publication Date
KR19980033385A KR19980033385A (ko) 1998-07-25
KR100326694B1 true KR100326694B1 (ko) 2002-08-08

Family

ID=24977163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970057049A Expired - Fee Related KR100326694B1 (ko) 1996-10-31 1997-10-31 측면 방향 게터링을 이용한 반도체 장치 제조 방법

Country Status (5)

Country Link
US (1) US5753560A (ko)
EP (1) EP0840367A3 (ko)
JP (1) JPH10135226A (ko)
KR (1) KR100326694B1 (ko)
TW (1) TW373235B (ko)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19538005A1 (de) * 1995-10-12 1997-04-17 Fraunhofer Ges Forschung Verfahren zum Erzeugen einer Grabenisolation in einem Substrat
US5899732A (en) * 1997-04-11 1999-05-04 Advanced Micro Devices, Inc. Method of implanting silicon through a polysilicon gate for punchthrough control of a semiconductor device
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6162705A (en) * 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
AU5474299A (en) * 1998-08-10 2000-03-06 Memc Electronic Materials, Inc. Process for preparation of silicon on insulator substrates with improved resistance to formation of metal precipitates
EP1045434A1 (en) * 1999-04-15 2000-10-18 STMicroelectronics S.r.l. Method for realizing integrated electronic devices on semiconductor substrates having gettering centres
JP2000323484A (ja) * 1999-05-07 2000-11-24 Mitsubishi Electric Corp 半導体装置及び半導体記憶装置
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
EP1212787B1 (en) * 1999-08-10 2014-10-08 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6368938B1 (en) 1999-10-05 2002-04-09 Silicon Wafer Technologies, Inc. Process for manufacturing a silicon-on-insulator substrate and semiconductor devices on said substrate
US6544862B1 (en) 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
TWI301907B (en) * 2000-04-03 2008-10-11 Semiconductor Energy Lab Semiconductor device, liquid crystal display device and manfacturing method thereof
US9177828B2 (en) 2011-02-10 2015-11-03 Micron Technology, Inc. External gettering method and device
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4712197B2 (ja) * 2001-01-29 2011-06-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4939690B2 (ja) * 2001-01-30 2012-05-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002231725A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US6444534B1 (en) * 2001-01-30 2002-09-03 Advanced Micro Devices, Inc. SOI semiconductor device opening implantation gettering method
US6376336B1 (en) 2001-02-01 2002-04-23 Advanced Micro Devices, Inc. Frontside SOI gettering with phosphorus doping
US6670259B1 (en) * 2001-02-21 2003-12-30 Advanced Micro Devices, Inc. Inert atom implantation method for SOI gettering
JP4718700B2 (ja) * 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6958264B1 (en) * 2001-04-03 2005-10-25 Advanced Micro Devices, Inc. Scribe lane for gettering of contaminants on SOI wafers and gettering method
JP2002343799A (ja) * 2001-05-17 2002-11-29 Nec Corp Ｓｏｉ基板及び半導体装置の製造方法
US6534371B2 (en) 2001-06-11 2003-03-18 International Business Machines Corporation C implants for improved SiGe bipolar yield
JP2003045880A (ja) * 2001-07-31 2003-02-14 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
US6635517B2 (en) 2001-08-07 2003-10-21 International Business Machines Corporation Use of disposable spacer to introduce gettering in SOI layer
US6617209B1 (en) * 2002-02-22 2003-09-09 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US6506654B1 (en) * 2002-03-26 2003-01-14 Advanced Micro Devices, Inc. Source-side stacking fault body-tie for partially-depleted SOI MOSFET hysteresis control
JP4115158B2 (ja) * 2002-04-24 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
US6890807B2 (en) * 2003-05-06 2005-05-10 Intel Corporation Method for making a semiconductor device having a metal gate electrode
US6806146B1 (en) 2003-05-20 2004-10-19 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US7037845B2 (en) * 2003-08-28 2006-05-02 Intel Corporation Selective etch process for making a semiconductor device having a high-k gate dielectric
US6939815B2 (en) * 2003-08-28 2005-09-06 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US7129182B2 (en) * 2003-11-06 2006-10-31 Intel Corporation Method for etching a thin metal layer
US6974764B2 (en) * 2003-11-06 2005-12-13 Intel Corporation Method for making a semiconductor device having a metal gate electrode
US7160767B2 (en) * 2003-12-18 2007-01-09 Intel Corporation Method for making a semiconductor device that includes a metal gate electrode
US20050255677A1 (en) * 2004-05-17 2005-11-17 Weigold Jason W Integrated circuit with impurity barrier
KR100654354B1 (ko) * 2005-07-25 2006-12-08 삼성전자주식회사 게더링 기능을 가지는 저결함 에피택셜 반도체 기판, 이를이용한 이미지 센서 및 이의 제조 방법
US7737004B2 (en) * 2006-07-03 2010-06-15 Semiconductor Components Industries Llc Multilayer gettering structure for semiconductor device and method
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US7811900B2 (en) * 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
JP2008108915A (ja) * 2006-10-25 2008-05-08 Denso Corp 半導体装置の製造方法
EP2078307B1 (en) * 2006-11-02 2015-03-25 Imec Removal of impurities from semiconductor device layers
CN102592977B (zh) * 2007-06-20 2015-03-25 株式会社半导体能源研究所 半导体装置的制造方法
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US7977798B2 (en) * 2007-07-26 2011-07-12 Infineon Technologies Ag Integrated circuit having a semiconductor substrate with a barrier layer
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
US8017998B1 (en) * 2009-09-08 2011-09-13 T-Ram Semiconductor, Inc. Gettering contaminants for integrated circuits formed on a silicon-on-insulator structure
JP5568054B2 (ja) * 2011-05-16 2014-08-06 トヨタ自動車株式会社 半導体素子の製造方法
JP5520911B2 (ja) * 2011-10-12 2014-06-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5568580B2 (ja) * 2012-02-22 2014-08-06 株式会社半導体エネルギー研究所 光電変換装置の作製方法
CN102637592A (zh) * 2012-04-20 2012-08-15 中国科学院微电子研究所 一种半导体结构的制造方法
US9231020B2 (en) 2014-01-16 2016-01-05 Tower Semiconductor Ltd. Device and method of gettering on silicon on insulator (SOI) substrate
US10522388B1 (en) 2018-08-24 2019-12-31 Tower Semiconductor Ltd. Method of forming high-voltage silicon-on-insulator device with diode connection to handle layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01181473A (ja) * 1988-01-11 1989-07-19 Fujitsu Ltd 半導体装置及びその製造方法
US5244819A (en) * 1991-10-22 1993-09-14 Honeywell Inc. Method to getter contamination in semiconductor devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4249962A (en) * 1979-09-11 1981-02-10 Western Electric Company, Inc. Method of removing contaminating impurities from device areas in a semiconductor wafer
US5453153A (en) * 1987-11-13 1995-09-26 Kopin Corporation Zone-melting recrystallization process
US5194394A (en) * 1989-10-23 1993-03-16 Mitsubishi Denki Kabushiki Kaisha Thyristor and method of manufacturing the same
JPH04266047A (ja) * 1991-02-20 1992-09-22 Fujitsu Ltd 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置
JPH04286123A (ja) * 1991-03-15 1992-10-12 Fujitsu Ltd 半導体装置の製造方法
US5372952A (en) * 1992-04-03 1994-12-13 National Semiconductor Corporation Method for forming isolated semiconductor structures
JP2773611B2 (ja) * 1993-11-17 1998-07-09 株式会社デンソー 絶縁物分離半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01181473A (ja) * 1988-01-11 1989-07-19 Fujitsu Ltd 半導体装置及びその製造方法
US5244819A (en) * 1991-10-22 1993-09-14 Honeywell Inc. Method to getter contamination in semiconductor devices

Also Published As

Publication number Publication date
TW373235B (en) 1999-11-01
EP0840367A3 (en) 1998-09-30
US5753560A (en) 1998-05-19
JPH10135226A (ja) 1998-05-22
KR19980033385A (ko) 1998-07-25
EP0840367A2 (en) 1998-05-06

Similar Documents

Publication Publication Date Title
KR100326694B1 (ko) 측면 방향 게터링을 이용한 반도체 장치 제조 방법
US5279978A (en) Process for making BiCMOS device having an SOI substrate
JP2662230B2 (ja) Ｃｍｏｓ構造を形成する方法
JPH04230071A (ja) 電界効果トランジスタを有する集積回路とその製造　方法
JPH08186265A (ja) 半導体装置およびその製造方法
JP3274638B2 (ja) 半導体装置の製造方法
JP3545470B2 (ja) 半導体集積回路装置の製造方法
KR20000053506A (ko) 얕은 접합을 갖는 반도체 디바이스 및 그 제조 방법
US20030080394A1 (en) Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits
JP2000196090A (ja) ダブルゲ―ト構造を持つｓｏｉ素子及びその製造方法
US5998273A (en) Fabrication of semiconductor device having shallow junctions
US5102811A (en) High voltage bipolar transistor in BiCMOS
US5998248A (en) Fabrication of semiconductor device having shallow junctions with tapered spacer in isolation region
US5747371A (en) Method of manufacturing vertical MOSFET
JP2895845B2 (ja) 半導体装置においてポリシリコンゲートとポリシリコンエミッタとを同時に形成する方法
US20030062589A1 (en) Method for manufacturing and structure of semiconductor device with shallow trench collector contact region
US20040169224A1 (en) Semiconductor device and manufacturing method therefor
KR100259593B1 (ko) 반도체장치의 제조 방법
KR100372645B1 (ko) 에스오아이 소자의 제조방법
KR0172509B1 (ko) 수평 구조의 바이폴라 트랜지스터 제조 방법
JP2718757B2 (ja) Ｍｏｓ型半導体装置及びその製造方法
JP3161379B2 (ja) 半導体装置及び半導体装置の製造方法
JP3910301B2 (ja) 半導体装置及びその製造方法
JP3376208B2 (ja) 半導体装置およびその製造方法
US20060014389A1 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19971031

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19990318

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19971031

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20001209

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20011206

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20020219

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20020220

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20050107

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20060106

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20070108

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20080110

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20090114

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20100113

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20110201

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20120208

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20130206

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20130206

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20140207

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20140207

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160109