[go: up one dir, main page]

KR100307291B1 - 반도체메모리의번-인모드제어회로 - Google Patents

반도체메모리의번-인모드제어회로 Download PDF

Info

Publication number
KR100307291B1
KR100307291B1 KR1019980037492A KR19980037492A KR100307291B1 KR 100307291 B1 KR100307291 B1 KR 100307291B1 KR 1019980037492 A KR1019980037492 A KR 1019980037492A KR 19980037492 A KR19980037492 A KR 19980037492A KR 100307291 B1 KR100307291 B1 KR 100307291B1
Authority
KR
South Korea
Prior art keywords
signal
burn
wafer burn
enable
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019980037492A
Other languages
English (en)
Other versions
KR20000019407A (ko
Inventor
김동균
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980037492A priority Critical patent/KR100307291B1/ko
Publication of KR20000019407A publication Critical patent/KR20000019407A/ko
Application granted granted Critical
Publication of KR100307291B1 publication Critical patent/KR100307291B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1802—Address decoder
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 반도체 메모리의 번-인 모드 제어회로에 관한 것으로, 번-인 모드를 수행하는데 필요한 입력신호의 수를 줄여서 테스트에 요구되는 탐침 핀의 수를 감소시키는데 그 목적이 있다.
이와 같은 목적의 본 발명은 제 1 및 제 2 전압 검출기와 논리 게이트, 로우 어드레스 디코더를 포함하여 이루어진다. 제 1 전압 검출기는 임의의 어드레스 비트의 전압이 반도체 메모리의 최대 허용입력전압보다 높으면 이를 검출하여 제 1 검출신호를 발생시킨다. 제 2 전압 검출기는 웨이퍼 번-인 인에이블 패드를 통하여 입력되는 신호가 외부전원전압 레벨일 때 이를 검출하여 제 2 검출신호를 발생시킨다. 논리 게이트는 제 1 검출신호와 제 2 검출신호가 모두 발생하면 웨이퍼 번-인 인에이블 신호를 발생시킨다. 로우 어드레스 디코더는 로우 어드레스와 웨이퍼 번-인 인에이블 신호가 입력되고, 웨이퍼 번-인 인에이블 신호가 비활성화되면 로우 어드레스를 디코딩하여 하나의 워드라인 구동신호만을 활성화시키며, 웨이퍼 번-인 인에이블 신호가 활성화되면 구비된 모든 워드라인 구동신호를 활성화시킨다.

Description

반도체 메모리의 번-인 모드 제어회로
본 발명은 반도체 메모리의 번-인 모드 제어회로에 관한 것으로, 특히 웨이퍼 번-인 인이에블 신호가 발생하면 로우 어드레스를 디코딩하여 모든 워드라인을 구동하도록 제어하는 반도체 메모리의 번-인 모드 제어회로에 관한 것이다.
반도체 칩은 웨이퍼 공정이 완료된 직후 또는 패키징이 완료된 다음에 제품의 초기불량을 선별하기 위하여 번-인 테스트를 실시한다. 번-인 테스트는 칩에 고온·고압을 가하여 인위적으로 불량을 발생시키기 위한 테스트이다. 제품의 초기불량을 미리 제거하면 그만큼 제품의 불량 발생률을 감소시킬 수 있는 것이다.
일반적으로 반도체 메모리는 한번에 하나의 워드라인만을 구동하여 데이타를 쓰거나 읽는데, 번-인 모드에서는 모든 워드라인을 한꺼번에 구동시켜서 테스트를 수행한다.
도 1은 이와 같은 제어동작을 수행하기 위한 종래의 반도체 메모리의 번-인 모드 제어회로의 블록구성도를 나타낸 도면이다.
초전압 검출기(Super Voltage Detector)(102)에는 임의의 단일 비트의 어드레스 신호(ADD[i])가 입력된다. 웨이퍼 번-인 모드를 수행하기 위해서는 어드레스 신호와 데이타 신호, 제어신호등이 최대 허용입력전압 이상으로 상승한다. 초전압 검출기(102)는 임의의 단일 비트의 어드레스 신호(ADD[i])를 입력받아 그 전압레벨이 반도체 메모리의 최대 허용입력전압보다 높으면 이를 검출하여 하이레벨의 초전압 검출신호(SV)를 발생시킨다.
테스트모드 디코더(104)에는 상술한 초전압 검출신호(SV)와 함께 어드레스 (ADD) 및 명령어(COM)가 입력된다. 초전압 검출신호(SV)는 테스트모드 디코더(104)를 활성화시켜서 디코딩이 어드레스(ADD)와 명령어(COM)가 디코딩되도록 한다.
명령어(COM)는 로우 어드레스 스트로브바 신호(/RAS)와 컬럼 어드레스 스트로브바 신호(/CAS), 라이트 인에이블바 신호(/WE), 칩셀렉트바 신호(/CS)이다. 테스트모드 디코더(104)는 상술한 네 개의 명령어가 모두 로우레벨일때 활성화된 다수개의 테스트모드 제어신호를 발생시키는데, 이 가운데 웨이퍼 번-인 인에이블 신호(WBE)도 포함된다.
로우 어드레스 디코더(106)에는 상술한 웨이퍼 번-인 인에이블 신호(WBE)와 함께 로우 어드레스(Xadd)가 입력된다. 만약 웨이퍼 번-인 인에이블 신호(WBE)가 활성화되지 않은 경우에는 정상동작 모드로 동작하여 로우 어드레스(Xadd)를 디코딩하여 워드라인 구동신호를 발생시킨다. 이때 발생하는 워드라인 구동신호는 당연히 하나뿐이다.
그러나 번-인 모드에서 웨이퍼 번-인 인에이블 신호(WBE)가 하이레벨로 활성화되면 로우 어드레스 디코더(106)는 모든 워드라인 구동신호(WL1∼WLn)를 활성화시킨다. 즉, 번-인 모드를 수행하기 위하여 모든 워드라인을 구동시키는 것이다.
상술한 바와 같이 볼 때 번-인 모드를 수행하기 위하여 다수 비트의 어드레스(ADD)와 메모리 명령어(COM)를 입력하기 위한 핀(PIN)이 요구됨을 알 수 있다.따라서 하나의 칩에 할당해야 하는 탐침 핀(Probing Pin)의 수가 크게 증가하기 때문에 탐침 카드(Probing Card)의 제작이 곤란하고, 또 동시에 테스트할 수 있는 칩의 수가 크게 감소하여 테스트 시간의 증가를 초래하는 문제점이 있었다.
따라서 본 발명은 번-인 모드를 수행하는데 필요한 입력신호의 수를 줄여서 테스트에 요구되는 탐침 핀의 수를 감소시키는데 그 목적이 있다.
이와 같은 목적의 본 발명은 제 1 및 제 2 전압 검출기와 논리 게이트, 로우 어드레스 디코더를 포함하여 이루어진다.
제 1 전압 검출기는 임의의 어드레스 비트의 전압이 반도체 메모리의 최대 허용입력전압보다 높으면 이를 검출하여 제 1 검출신호를 발생시킨다.
제 2 전압 검출기는 웨이퍼 번-인 인에이블 패드를 통하여 입력되는 신호가 외부전원전압 레벨일 때 이를 검출하여 제 2 검출신호를 발생시킨다.
논리 게이트는 제 1 검출신호와 제 2 검출신호가 모두 발생하면 웨이퍼 번-인 인에이블 신호를 발생시킨다.
로우 어드레스 디코더는 로우 어드레스와 웨이퍼 번-인 인에이블 신호가 입력되고, 웨이퍼 번-인 인에이블 신호가 비활성화되면 로우 어드레스를 디코딩하여 하나의 워드라인 구동신호만을 활성화시키며, 웨이퍼 번-인 인에이블 신호가 활성화되면 구비된 모든 워드라인 구동신호를 활성화시킨다.
도 1은 종래의 반도체 메모리의 번-인 모드 제어회로의 블록구성도
도 2는 본 발명에 따른 반도체 메모리의 번-인 모드 제어회로의 블록구성도
도 3은 본 발명에 따른 VSS 검출기를 나타낸 상세 회로도.
* 도면의 주요 부분에 대한 부호의 설명 *
102, 206 : 초전압 검출기 104 : 테스트모드 디코더
106, 212 : 로우 어드레스 디코더 202 : 웨이퍼 번-인 인에이블 패드
204 : VSS 검출기 208 : 낸드 게이트
210, 306 : 인버터 302, 304, 308 : 피모스 트랜지스터
ADD : 어드레스 COM : 메모리 명령어
SV : 초전압 검출신호 WBE : 웨이퍼 번-인 인에이블 신호
PWBE : 프리 웨이퍼 번-인 인에이블 신호
이와 같이 이루어지는 본 발명의 바람직한 실시예를 도 2 와 도 3을 참조하여 설명하면 다음과 같다. 먼저 도 2는 본 발명에 따른 반도체 메모리의 번-인 모드 제어회로를 나타낸 도면이다.
제 1 전압 검출기인 초전압 검출기(206)에는 임의의 단일 비트의 어드레스 신호(ADD[i])가 입력된다. 웨이퍼 번-인 모드를 수행하기 위해서는 어드레스 신호와 데이타 신호, 제어신호등이 최대 허용입력전압 이상으로 상승한다. 초전압 검출기(102)는 임의의 단일 비트의 어드레스 신호(ADD[i])를 입력받아 그 전압레벨이 반도체 메모리의 최대 허용입력전압보다 높으면 이를 검출하여 제 1 검출신호인 하이레벨의 초전압 검출신호(SV)를 발생시킨다.
제 2 전압 검출기인 VSS 검출기(204)에는 웨이퍼 번-인 인에이블 패드에 가해지는 전압레벨을 검출한다. 만약 검출된 신호의 전압레벨이 VSS 레벨인 경우에는 제 2 검출신호인 하이레벨의 프리(pre) 웨이퍼 번-인 인에이블 신호(PWBE)를 발생시킨다.
초전압 검출기(206)에서 출력되는 초전압 검출신호(SV)와 VSS 검출기(204)에서 출력되는 프리 웨이퍼 번-인 인에이블 신호(PWBE)는 논리 게이트, 즉 낸드 게이트(208)와 인버터(210)로 이루어지는 앤드 게이트에 입력된다.
따라서 단일 비트의 어드레스 신호(ADD[i])가 최대 허용입력전압 이상으로 상승하고, 웨이퍼 번-인 인에이블 패드(202)에 VSS 신호가 가해지면 인버터(210)에서 출력되는 웨이퍼 번-인 인에이블 신호(WBE)가 하이레벨로 된다.
로우 어드레스 디코더(212)에는 상술한 웨이퍼 번-인 인에이블 신호(WBE)와 함께 로우 어드레스(Xadd)가 입력된다. 만약 웨이퍼 번-인 인에이블 신호(WBE)가 활성화되지 않은 경우에는 정장동작 모드로 동작하여 로우 어드레스(Xadd)를 디코딩하여 워드하나의 워드라인 구동신호만을 활성화시킨다.
그러나 번-인 모드에서 웨이퍼 번-인 인에이블 신호(WBE)가 하이레벨로 활성화되면 로우 어드레스 디코더(212)는 모든 워드라인 구동신호(WL1∼WLn)를 활성화시킨다. 즉, 번-인 모드를 수행하기 위하여 모든 워드라인을 구동시키는 것이다.
도 3은 본 발명에 따른 VSS 검출기를 나타낸 상세회로도이다.
제 1 모스 트랜지스터인 두 개의 피모스 트랜지스터(302)(304)는 내부전원전압(VINT)과 웨이퍼 번-인 인에이블 패드(202) 사이에 연결된다. 이 두 개의 피모스 트랜지스터(302)(304)의 각각의 게이트는 외부전원전압의 VSS에 의해 제어된다.
인버터(306)는 웨이퍼 번-인 인에이블 패드(202)를 통하여 입력되는 신호를 반전시켜서 제 2 검출신호인 프리 웨이퍼 번-인 인에이블 신호(PWBE)를 발생시킨다.
제 2 모스 트랜지스터인 또 다른 피모스 트랜지스터(308) 역시 내부전원전압 (VINT)과 웨이퍼 번-인 인에이블 패드(202) 사이에 연결되는데, 인버터(306)에서 출력되는 웨이퍼 번-인 인에이블 신호(WBE)에 의해 게이트가 제어된다.
따라서, 웨이퍼 번-인 인에이블 패드(202)를 통하여 입력되는 신호가 외부전원전압의 VSS 레벨이면 웨이퍼 번-인 인에이블 신호(WBE)는 하이레벨이 되고, 반대로 외부전원전압의 VDD 레벨이면 웨이퍼 번-인 인에이블 신호(WBE)는 로우레벨이 된다.
만약 인버터(306)의 출력에 또 하나의 인버터를 추가한다면 웨이퍼 번-인 인에이블 패드(202)에 외부전원전압의 VDD 레벨을 가함으로써 본 발명에 의한 모드 제어회로는 정상적인 동작을 구현할 수 있다.
이상에서 설명한 바와 같이 본 발명은 두 개의 신호입력 패드만으로 번-인 모드에서 모든 워드라인 구동신호를 활성화시킬 수 있기 때문에, 하나의 칩에 할당되는 탐침 핀의 수가 두 개로 한정된다. 따라서 동시에 많은 수의 칩을 테스트할 수 있어 테스트에 소요되는 시간을 크게 단축시키는 효과를 제공한다.

Claims (2)

  1. 임의의 어드레스 비트가 상기 반도체 메모리의 최대 허용입력전압보다 높으면 이를 검출하여 제 1 검출신호를 발생시키는 제 1 전압 검출기와;
    내부전원전압과 웨이퍼 번-인 인에이블 패드 사이에 연결되어 외부전원전압에 의해 게이트가 제어되는 제 1 모스 트랜지스터와, 상기 웨이퍼 번-인 인에이블 패드를 통하여 입력되는 신호를 반전시켜서 제 2 검출신호를 발생시키는 인버터와, 상기 내부전원전압과 상기 웨이퍼 번-인 인에이블 패드 사이에 연결되어 상기 제 2 검출 신호에 의해 게이트가 제어되는 제 2 모스 트랜지스터를 포함하여 이루어져 상기 웨이퍼 번-인 인에이블 패드를 통하여 입력되는 신호가 외부전원전압 레벨일 때 이를 검출하여 제 2 검출신호를 발생시키는 제 2 전압 검출기와;
    상기 제 1 검출신호와 상기 제 2 검출신호가 모두 발생하면 웨이퍼 번-인 인에이블 신호를 발생시키는 논리 게이트와;
    로우 어드레스와 상기 웨이퍼 번-인 인에이블 신호가 입력되고, 상기 웨이퍼 번-인 인에이블 신호가 비활성화되면 상기 로우 어드레스를 디코딩하여 하나의 워드라인 구동신호만을 활성화시키며, 상기 웨이퍼 번-인 인에이블 신호가 활성화되면 구비된 모든 워드라인 구동신호를 활성화시키는 로우 어드레스 디코더를 포함하는 반도체 메모리의 번-인 모드 제어회로.
  2. 청구항 1에 있어서, 상기 논리 게이트가 앤드 게이트로 이루어지는 반도체 메모리의 번-인 모드 제어회로.
KR1019980037492A 1998-09-11 1998-09-11 반도체메모리의번-인모드제어회로 Expired - Fee Related KR100307291B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980037492A KR100307291B1 (ko) 1998-09-11 1998-09-11 반도체메모리의번-인모드제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980037492A KR100307291B1 (ko) 1998-09-11 1998-09-11 반도체메모리의번-인모드제어회로

Publications (2)

Publication Number Publication Date
KR20000019407A KR20000019407A (ko) 2000-04-06
KR100307291B1 true KR100307291B1 (ko) 2001-11-30

Family

ID=19550285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980037492A Expired - Fee Related KR100307291B1 (ko) 1998-09-11 1998-09-11 반도체메모리의번-인모드제어회로

Country Status (1)

Country Link
KR (1) KR100307291B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06150651A (ja) * 1992-11-10 1994-05-31 Nec Corp 半導体記憶回路
JPH0887883A (ja) * 1994-09-19 1996-04-02 Mitsubishi Electric Corp 同期型半導体記憶装置
JPH09320296A (ja) * 1996-05-27 1997-12-12 Mitsubishi Electric Corp 半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06150651A (ja) * 1992-11-10 1994-05-31 Nec Corp 半導体記憶回路
JPH0887883A (ja) * 1994-09-19 1996-04-02 Mitsubishi Electric Corp 同期型半導体記憶装置
JPH09320296A (ja) * 1996-05-27 1997-12-12 Mitsubishi Electric Corp 半導体記憶装置

Also Published As

Publication number Publication date
KR20000019407A (ko) 2000-04-06

Similar Documents

Publication Publication Date Title
US5784323A (en) Test converage of embedded memories on semiconductor substrates
US5424990A (en) Semiconductor memory having built-in voltage stress test mode
KR960016804B1 (ko) 병렬비트테스트모드내장 반도체 메모리
JP4870325B2 (ja) テストモードのために選択的にイネーブルされる出力回路を有するメモリ装置及びそのテスト方法
JPH06243677A (ja) 半導体記憶装置とメモリ装置及びその品種設定方法
JPH07201200A (ja) 半導体メモリ装置のバーンイン制御回路とそれを利用したバーンインテスト方法
JP3736714B2 (ja) 半導体メモリのウエハバーンインテスト回路
US5745499A (en) Supervoltage detection circuit having a multi-level reference voltage
KR100576454B1 (ko) 뱅크 선택이 가능한 병렬 테스트 회로 및 그 병렬 테스트방법
US6349064B1 (en) Semiconductor memory device capable of independent selection of normal and redundant memory cells after programming of redundant address
KR100197784B1 (ko) 멀티비트 테스트시에 인접하는 비트선의 전위를 반전시켜 동작할수 있는 반도체기억장치
KR100278926B1 (ko) 풀리 온 칩 웨이퍼 레벨 번-인 테스트 회로 및그 방법
KR950002295B1 (ko) 반도체 기억 장치
KR100297630B1 (ko) 품종전환가능한반도체장치및그동작테스트방법
JP4685482B2 (ja) メモリモジュール
KR100309464B1 (ko) 리프레시 테스트 회로를 구비한 반도체 메모리 장치
KR100307291B1 (ko) 반도체메모리의번-인모드제어회로
KR100220950B1 (ko) 웨이퍼 번인회로
US20070127300A1 (en) Bun-in test method semiconductor memory device
KR100719169B1 (ko) 테스트 모드 제어 장치
US6392939B1 (en) Semiconductor memory device with improved defect elimination rate
KR100301044B1 (ko) 패키지하의내부신호제어가능반도체장치와테스트방법
JP2008217848A (ja) 半導体集積回路装置
KR100244469B1 (ko) 반도체 메모리
KR0172439B1 (ko) 반도체 메모리장치의 결함 워드라인 검출회로 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20090727

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20100821

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20100821

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000