KR100301719B1 - 고장방지큐시스템 - Google Patents
고장방지큐시스템 Download PDFInfo
- Publication number
- KR100301719B1 KR100301719B1 KR1019960702770A KR19960702770A KR100301719B1 KR 100301719 B1 KR100301719 B1 KR 100301719B1 KR 1019960702770 A KR1019960702770 A KR 1019960702770A KR 19960702770 A KR19960702770 A KR 19960702770A KR 100301719 B1 KR100301719 B1 KR 100301719B1
- Authority
- KR
- South Korea
- Prior art keywords
- pointer
- pointers
- test
- buffer memory
- list
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000002265 prevention Effects 0.000 title 1
- 230000015654 memory Effects 0.000 claims abstract description 154
- 239000000872 buffer Substances 0.000 claims abstract description 105
- 238000000034 method Methods 0.000 claims abstract description 69
- 238000012423 maintenance Methods 0.000 claims abstract description 52
- 230000006870 function Effects 0.000 claims abstract description 50
- 238000012360 testing method Methods 0.000 claims description 177
- 230000007257 malfunction Effects 0.000 claims description 19
- 230000000903 blocking effect Effects 0.000 claims description 8
- 238000001914 filtration Methods 0.000 claims description 7
- 238000007726 management method Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 4
- 230000001419 dependent effect Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims 1
- 230000003139 buffering effect Effects 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 14
- 238000004458 analytical method Methods 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000012937 correction Methods 0.000 description 4
- 230000008439 repair process Effects 0.000 description 3
- 238000010998 test method Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012956 testing procedure Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013102 re-test Methods 0.000 description 1
- 238000009419 refurbishment Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000004092 self-diagnosis Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Retry When Errors Occur (AREA)
- Hardware Redundancy (AREA)
- Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
- Indole Compounds (AREA)
- Plural Heterocyclic Compounds (AREA)
Abstract
Description
Claims (23)
- 스위치로부터 하나이상의 출력 포트를 위한 공통 버퍼 메모리에 패킷 스위치의 데이타를 버퍼링하고, 상기 버퍼 메모리내의 저장 위치를 식별하고 지정된 버퍼 위치의 데이타로 수행될 동작을 표시하기 위한 여러 논리적인 리스트들 간에서 이동되는 다수의 포인터를 사용하는 큐 시스템으로서, 상기 시스템이 상기 버퍼 메모리내의 각각의 유효한 패킷 위치에 대한 하나의 포인터 및 단지 하나의 포인터만을 포함하도록 계속적으로 보장하는 유지보수 기능을 구비하며, 상기 유지보수 기능은 초기화 절차 및 결정된 제한 수 보다 많은 상실 또는 다수의 포인터가 초기화 절차에 따라서 발견된다는 사실 또는 외부 신호에 의해 활성화된 후 각각의 포인터의 카피를 유휴 리스트로 복귀시키고 차단 리스트에서 포인터가 차단되지 않는다는 것을 표시하는 제1 동작 모드를 갖는 큐 시스템.
- 제1항에 있어서, 상기 유지보수 기능은 모든 포인터에 대해 실행되는 제1모드로 활성화되는 제2 동작 모드를 갖으며, 상기 초기화 절차는 상기 포인터에 대해 다시 수행되며, 간단한 기록 및 판독 테스트는 다수의 포인터 리스트의 값과 일치하지 않는 다수의 카피를 갖는 포인터에 의해 식별되는 버퍼 메모리 위치에서 실행하기 위하여 큐잉되며, 상기 기록 및 판독 테스트의 결과는 테스트가 정확한 결과를 제공하는 경우 상기 포인터를 유휴 리스트로 복귀시키기 위하여 사용되지만, 테스트가 상기 포인터에 의해 식별되는 에리어내에서 오기능을 표시하는 경우 시스템에서의 사용으로 부터 차단하여 제거하는 것을 특징으로 하는 큐 시스템.
- 제2항에 있어서, 상기 유지보수 기능은 모든 포인터에 대해 실행되는 제2모드로 활성화되는 제3 동작 모드를 갖으며, 상기 초기화 절차는 차단되지 않은 포인터에 대해 다시 한번 실행되며, 상기 제2 동작 모드에서 간단한 판독 및 기록 테스트에 의해 검출되지 않는 오기능의 타입을 검출하는 버퍼 메모리 테스트는 상기 초기화된 포인터에 의해 식별되는 버퍼 메모리 위치상에서 실행하기 위하여 큐잉되며, 상기 메모리 위치는 테스팅 데이타로 실행되는 반면에, 모든 다른 차단되지 않은 버퍼 메모리 위치는 각각의 차단된 포인터동안 시스템 데이타로 실행되며, 상기 테스트 결과는 버퍼 메모리 테스트가 제1 결과를 제공하는 경우 포인터를 유휴 리스트로 복귀시키기 위하여 사용되지만, 상기 버퍼 메모리 테스트가 상기 포인터에 의해 식별되는 에리어내에서 오기능을 표시하는 제2 결과를 제공하는 경우 시스템에서의 사용으로부터 차단하여 제거하는 것을 특징으로 하는 큐 시스템.
- 제3항에 있어서, 상기 유지 보수 기능은 모든 포인터에 대해 실행되는 제3모드로 활성화되는 제4 동작 모드를 갖으며, 상기 초기에 차단된 포인터들은 모든 포인터들에 대해 상기 초기화 절차를 순환적으로 수행함으로써 한번에 하나씩 테스트하기 위하여 수용되며, 상기 제3 모드와 동일한 종류의 버퍼 메모리 테스트는 차단되지 않은 포인터들에 적용되는 반면에, 시스템 데이타가 초기의 차단된 포인터들에 의해 식별되는 위치를 포함하는 버퍼 메모리 세그먼트내 어디에라도 저장되는 동안 초기에 차단된 포인터들은 큐에서 유지되는 각각의 데이타 동작을 테스트함으로써 조절되는 동일한 타입의 버퍼 메모리 테스트에 노출되며, 상기 테스트 결과는 초기에 차단된 포인터의 수용되지 않는 테스트 및 차단되지 않은 포인터를 위한 제3 모드와 동일한 방식으로 사용되는 반면에, 초기에 차단된 포인터들은 제한 수로 규정된 연속적인 테스트의 수에서 수용된 후 우선적으로 유휴 리스트로 복귀되는 것을 특징으로 하는 큐 시스템.
- 스위치로부터 하나이상의 출력 포트를 위한 공통 버퍼 메모리에 패킷 스위치의 데이타를 버퍼링하고, 상기 버퍼 메모리내의 저장 위치를 식별하고 지정된 버퍼위치의 데이타로 수행될 동작을 표시하기 위한 여러 논리적인 리스트들 간에서 이동되는 다수의 포인터를 사용하는 큐 시스템으로서, 동일한 포인터의 카피는 각각의 포인터의 시스템내에 포함되는 카피수가 기록되는 다수의 포인터 리스트를 사용함으로써 제어되는 방식으로 처리되며, 유지보수 기능은 포인터의 카피 수가 각각의 포인터를 위한 다수의 포인터 리스트에 기록된 값과 일치하는지를 검사하는 큐 시스템.
- 제5항에 있어서, 상기 다수의 포인터 리스트 이외에, 각각의 포인터 카테고리를 위한 다음의 논리적인 리스트, 즉 유휴 포인터를 위한 유휴 리스트, 출력 포트에 대한 큐에서 큐잉된 포인터를 위한 출력 큐 리스트 및 차단된 포인터를 위한 차단 리스트가 사용되는 것을 특징으로 하는 큐 시스템.
- 제6항에 있어서, 상기 유지보수 기능은 모든 포인터 및 종속 버퍼 위치를 한번에 하나씩 검사하는데, 이것은 초기화 절차보다 나중에 수행되며, 이 절차동안, 상기 포인터는 상기 큐 시스템이 상기 포인터의 각각의 카피가 비워질 때까지 출력 큐 리스트로부터 유휴 리스트로 복귀되는 포인터의 플로우로부터 포인터를 필터링 제거함으로써 동작에서 제거되며, 상기 포인터의 복귀된 카피 수는 다수의 포인터 리스트의 값과 비교되는 것을 특징으로 하는 큐 시스템.
- 제7항에 있어서, 상기 유지보수 기능은 초기화 절차 및 상기 포인터 각각의 카피수가 상기 포인터를 위한 다수의 포인터 리스트에서의 값과 일치하지 않은 보다 많이 결정된 제한수의 포인터가 상기 초기화 절차에 따라서 발견되거나 또는 외부 신호에 의해 활성화된 후, 포인터들을 유휴 리스트로 복귀시키며, 다수의 포인터 리스트의 값을 다수의 카피가 없는 것으로 리세트하고 차단 리스트에서 포인터가 차단되지 않는다는 것을 표시하는 것을 특징으로 하는 큐 시스템.
- 제8항에 있어서, 상기 유지보수 기능은 단지 하나의 부가적인 동작 모드를 갖는 것을 특징으로 하는 큐 시스템.
- 제9항에 있어서, 상기 유지보수 기능은 모든 포인터들에 대해 실행되는 제1 유지보수 모드로 활성화되는 제2 동작 모드를 갖으며, 상기 초기화 절차는 각각의 포인터에 대해 한번에 하나씩 다시 수행되며, 버퍼 메모리 테스트는 상기 포인터에 의해 식별되는 차단되지 않은 메모리 위치에 대한 낮은 우선순위로 큐잉되는 반면에, 모든 다른 차단되지 않은 메모리 위치는 테스트동안 시스템 데이타로 실행되며, 상기 메모리 테스트의 결과는 버퍼 메모리 테스트가 정확한 결과를 제공하는 경우 유휴 리스트로 포인터를 복귀시키기 위하여 사용되지만 버퍼 메모리 테스트가 포인터에 의해 규정된 에리어내에서 오기능을 표시하는 경우 시스템의 사용으로부터 차단되며, 상기 차단된 포인터는 차단된 포인터에 의해 식별되는 위치를 포함하는 버퍼 메모리 세그먼트내 어느곳에라도 시스템 데이타가 저장되는 동안 큐에서 유지되는 데이타 동작을 각각 테스트함으로써 조절되는 제1 타입과 동일한 타입의 제2 버퍼 메모리 테스트에 노출되며, 상기 제 2 테스트의 결과는 테스트가 정확한 결과를 제공하는 경우 포인터를 유휴 리스트로 복귀시키기 위해 사용되는 반면, 차단된 포인터들은 제2 제한 수를 초과하는 다수의 연속적인 테스트에서 수용된 후 우선적으로 유휴 리스트로 복귀되는 것을 특징으로 하는 큐 시스템.
- 제7항에 있어서, 상기 유지보수 기능은 초기화 절차 및 결정된 제한수 보다 많은 상실(lost) 또는 다수의 포인터가 상기 초기화 절차에 따라서 발견되었다는 사실 또는 외부 신호에 의해 활성화된 후 각 포인터의 카피를 유휴 리스트로 복귀시키고 차단 리스트에서 포인터가 차단되지 않는다는 것을 표시하는 제 1 동작 모드를 갖는 것을 특징으로 하는 큐 시스템.
- 제6항에 있어서, 상기 유지보수 기능은 다수의 상이한 동작 모드를 갖는 것을 특징으로 하는 큐 시스템.
- 제8항에 있어서, 상기 사용된 다수의 리스트 및 차단된 포인터는 하나의 리스트에 결합되는 것을 특징으로 하는 큐 시스템.
- 스위치로부터 하나이상의 출력 포트를 위한 공통 버퍼 메모리에 패킷 스위치의 데이타를 버퍼링하고, 상기 버퍼 메모리내의 저장 위치를 식별하고 지정된 버퍼 위치의 데이타로 수행될 동작을 표시하기 위한 여러 논리적인 리스트들 값에서 이동되는 다수의 포인터를 사용하는 큐 시스템에서, 상기 포인터를 관리하는 방법으로서, 상기 시스템이 상기 버퍼 메모리내의 각각의 유효한 패킷 위치에 대한 하나 및 단지 하나의 포인터만을 포함하도록 계속적으로 보장하는 단계와, 상기 큐 시스템이 상기 포인터의 모든 카피가 비워질 때까지, 출력 포트에 대한 큐에서 큐잉된 포인터를 위한 출력 큐 리스트로부터 유휴 리스트로 복귀되는 포인터의 플로우로부터 필터링 제거하여 모든 포인터가 동작을 제거됨으로써 초기화 절차에 모든 포인터를 노출시키고 상기 포인터의 복귀된 카피 수를 다수의 포인터 리스트의 값과 비교하는 단계와, 결정된 제한수 보다 많은 상실 또는 다수의 포인터가 상기 초기화 절차에 따라서 발견된다는 사실 또는 외부 신호에 의해 활성화되는 상기 초기화 절차후 각각의 포인터의 카피를 유휴 리스트로 복귀시키는 단계와 차단 리스트에서 포인터가 차단되지 않는다는 것을 표시하는 단계를 포함하여 수행하는 단계를 포함하는 포인터 관리 방법.
- 제14항에 있어서, 모든 포인터에 대해 실행되는 제1 모드로 활성화되는 제2 동작 모드를 수행하는 단계와, 상기 초기화 절차를 상기 포인터에 대해 다시 수행하는 단계와, 다수의 포인터 리스트의 값과 일치하지 않는 카피 수를 갖는 포인터에 의해 식별되는 버퍼 메모리 위치에 대해 실행하기 위한 간단한 기록 및 판독 테스트를 큐잉 하는 단계와, 상기 테스트가 정확한 결과를 제공하는 경우 상기 포인터를 유휴 리스트로 복귀시키기 위하여 기록 및 판독 테스트의 결과를 사용하지만 상기 테스트가 상기 포인터에 의해 식별되는 에리어내에서 오기능을 표시하는 경우 상기 시스템에서의 사용으로부터 차단하여 제거하는 단계를 포함하는 것을 특징으로 하는 포인터 관리 방법.
- 제15항에 있어서, 모든 포인터에 대해 실행되는 제2 모드로 활성화되는 제3 동작모드를 수행하는 단계와, 차단되지 않은 포인터에 대해 다시 한번 초기화 절차를 수행하는 단계와, 상기 초기화된 포인터에 의해 식별되는 버퍼 메모리 위치에 대해 실행하기 위한 제2 동작 모드에서 간단한 기록 및 판독 테스트에 의해 검출되지 않은 오기능의 타입을 검출하기 위하여 버퍼 메모리 테스트를 큐잉하는 단계로서, 상기 버퍼 메모리는 이들 메모리 위치를 테스트 데이타로 실행하는 단계와 각각의 차단된 포인터에 대해 테스트하는 동안 모든 다른 차단되지 않는 버퍼 메모리 위치를 시스템 데이타로 실행하는 단계를 포함하는, 상기 큐잉 단계와, 상기 버퍼 메모리 테스트가 제1 결과를 제공하는 경우 포인터를 유휴 리스트로 복귀시키기 위한 테스트의 결과를 사용하지만, 상기 버퍼 메모리 테스트가 포인터에 의해 식별되는 에리어에서 오기능을 표시하는 제2 결과를 제공하는 경우 시스템에서의 사용으로부터 차단하여 제거하는 단계를 포함하는 것을 특징으로 하는 포인터 관리 방법.
- 제16항에 있어서, 모든 포인터에 대해 시행되는 제3 모드에 의해 활성화되는 제4 동작 모드를 수행하는 단계와, 모든 포인터에 대해 상기 초기화 절차를 한번에 하나씩 순환적으로 수행함으로써 테스트를 위한 초기 차단된 포인터를 또한 수용하는 단계와, 차단되지 않은 포인터에 대해 제3 모드와 동일한 종류의 버퍼 메모리 테스트를 적용하고, 시스템 데이타가 상기 초기 차단된 포인터에 의해 식별되는 위치를 포함하는 버퍼 메모리 세그먼트내의 어느 곳에라도 저장되는 한 큐에서 유지되는 각각의 테스트 데이타 동작에 의해 조절되는 동일한 타입의 버퍼 메모리 테스트에 초기 차단된 포인터를 노출시키는 단계와, 초기에 차단된 포인터의 수용되지 않은 테스트 및 차단되지 않은 포인트를 위한 제3 모드와 동일한 방식으로 테스트 결과를 사용하고 제한수로 규정된 다수의 연속적인 테스트에서 수용된 후 우선적으로 초기 차단된 포인터를 유휴 리스트로 복귀시키는 단계를 포함하는 것을 특징으로 하는 포인터 관리 방법.
- 스위치로부터 하나이상의 출력 포트를 위한 공통 버퍼 메모리에 패킷 스위치의 데이타를 버퍼링하고, 상기 버퍼 메모리내의 저장 위치를 식별하고 지정된 버퍼 위치의 데이타로 수행될 동작을 표시하기 위한 여러 논리적인 리스트들 간에서 이동되는 다수의 포인터를 사용하는 큐 시스템에서, 상기 포인터를 관리하는 방법으로서, 각각의 포인터의 시스템에 포함되는 카피수를 다수의 포인터 리스트에 기록함으로써 제어된 방식으로 동일한 포인터의 카피를 처리하는 단계와, 포인터의 카피수가 각각의 포인터를 위한 다수의 포인터에 기록되는 값과 일치하는지를 검사하는 단계를 포함하는 포인터 관리 방법.
- 제18항에 있어서, 다수의 포인터 리스트 이외에 각각의 포인터 카테고리를 위한 다음의 논리적인 리스트, 즉 유휴 포인터를 위한 유휴 리스트와, 출력 포트에 대한 큐에서 큐잉된 포인터를 위한 출력 큐 리스트와, 차단된 포인터를 위한 차단 리스트를 사용하는 단계를 포함하는 것을 특징으로 하는 포인터 관리 방법.
- a) 큐 시스템이 상기 포인터의 모든 카피가 비워질 때까지 출력 큐 리스트로 부터 유휴 리스트로 복귀되는 포인터의 플로우로부터 필터링 제거하여 동작에서 제거된 모든 포인터를 취함으로써 모든 포인터를 초기화 절차에 노출시키는 단계와, 상기 포인터의 복귀된 카피수를 다수의 포인터 리스트의 값과 비교하는 단계와, b) 상기 초기화 절차 후, 포인터에 의해 식별되는 버퍼 메모리의 모든 포인터 및 위치를 한번에 하나씩 순환적으로 검사하는 단계를 포함하는 것을 특징으로 하는 포인터 관리 방법.
- 제20항에 있어서, 포인터의 각각의 카피수가 상기 포인터를 위한 다수의 포인터 리스트의 값과 일치하지 않는 결정된 제한수 보다 많은 포인터가 상기 초기화 절차에 따라서 발견된다는 사실 또는 외부 신호에 의해 활성화되는 제1 동작 모드를 상기 초기화 절차후 수행하는 단계와, 상기 포인터를 유휴 리스트로 복귀시키는 단계와, 상기 다수의 포인터 리스트의 값을 다수의 카피가 없는 것으로 리세트하는 단계와 차단 리스트에서 포인터가 차단되지 않는다는 것을 표시하는 단계를 포함하는 것을 특징으로 하는 포인터 관리 방법.
- 제20항에 있어서, 결정된 제한수 보다 많은 상실 또는 다수의 포인터가 상기 초기화 절차에 따라서 발견된다는 사실 또는 외부 신호에 의해 활성화되는 제1 동작 모드를 상기 초기화 절차후 수행하는 단계와, 각각의 포인터의 카피를 유휴 리스트로 복귀시키는 단계 및 차단 리스트에서 포인터가 차단되지 않는다는 것을 표시하는 단계를 포함하는 것을 특징으로 하는 포인터 관리 방법.
- 제21항에 있어서, 모든 포인터에 대해 실행되는 제1 유지보수 모드에 의해 활성화되는 제2 동작 모드를 수행하는 단계와, 각각의 포인터에 대해 한번에 하나씩 초기화 절차를 다시 수행하는 단계와, 상기 포인터에 의해 식별되는 차단되지 않은 메모리 위치에 대해 저 우선순위로 버퍼 메모리 테스트를 큐잉하는 단계와, 상기 테스트동안 시스템 데이타로 모든 다른 차단되지 않은 메모리 위치를 실행하는 단계와, 상기 버퍼 메모리 테스트가 정확한 결과를 제공하는 경우 포인터를 유휴 리스트로 복귀시키기 위하여 메모리 테스트의 결과를 사용하지만, 상기 버퍼 메모리 테스트가 상기 포인터로 규정된 에리어의 오기능을 표시하는 경우 시스템에서의 사용으로부터 차단하는 단계와, 시스템 데이타가 차단된 포인터에 의해 식별되는 위치를 포함하는 버퍼 메모리 세그먼트내 어느곳에라도 저장되는 한 큐에서 데이타 동작을 각각 테스트하는 것을 유지함으로써 조절되는 제1 타입과 동일한 타입의 제 2 버퍼 메모리 테스트로 차단된 포인터를 노출시키는 단계와, 테스트가 정확한 결과를 제공하는 경우 포인터를 유휴 리스트로 복귀시키는 제2 테스트의 결과를 사용하고, 제2 제한수를 초과하는 다수의 연속적인 테스트에서 수용된 후 우선적으로 차단된 포인터를 유휴 리스트로 복귀시키는 단계를 포함하는 것을 특징으로 하는 포인터 관리 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9303932A SE502576C2 (sv) | 1993-11-26 | 1993-11-26 | Feltolerant kösystem |
SE9303932-9 | 1993-11-26 | ||
PCT/SE1994/001119 WO1995014970A2 (en) | 1993-11-26 | 1994-11-23 | A fault tolerant queue system |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960706126A KR960706126A (ko) | 1996-11-08 |
KR100301719B1 true KR100301719B1 (ko) | 2001-10-22 |
Family
ID=20391901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960702770A Expired - Fee Related KR100301719B1 (ko) | 1993-11-26 | 1994-11-23 | 고장방지큐시스템 |
Country Status (17)
Country | Link |
---|---|
US (2) | US5602988A (ko) |
EP (1) | EP0730764B1 (ko) |
JP (1) | JPH09506452A (ko) |
KR (1) | KR100301719B1 (ko) |
CN (1) | CN1045675C (ko) |
AU (2) | AU681220B2 (ko) |
BR (1) | BR9408131A (ko) |
CA (1) | CA2176471A1 (ko) |
DE (1) | DE69427129T2 (ko) |
DK (1) | DK0730764T3 (ko) |
ES (1) | ES2155882T3 (ko) |
FI (1) | FI962202A7 (ko) |
GR (1) | GR3035795T3 (ko) |
NO (1) | NO962120L (ko) |
SE (1) | SE502576C2 (ko) |
TW (1) | TW278157B (ko) |
WO (1) | WO1995014970A2 (ko) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19742378A1 (de) * | 1997-09-25 | 1999-04-22 | Siemens Ag | Ringspeicher für eine TDMA-Datenübertragungsstation und entsprechende Datenübertragungsstation |
US6778490B1 (en) | 1998-05-20 | 2004-08-17 | Nortel Networks Limited | Method and apparatus for a fault tolerant router architecture |
US6256756B1 (en) * | 1998-12-04 | 2001-07-03 | Hewlett-Packard Company | Embedded memory bank system |
US6363506B1 (en) * | 1999-04-13 | 2002-03-26 | Agere Systems Guardian Corp. | Method for self-testing integrated circuits |
US6606326B1 (en) | 1999-07-02 | 2003-08-12 | International Business Machines Corporation | Packet switch employing dynamic transfer of data packet from central shared queue path to cross-point switching matrix path |
US6510531B1 (en) * | 1999-09-23 | 2003-01-21 | Lucent Technologies Inc. | Methods and systems for testing parallel queues |
US6985455B1 (en) * | 2000-03-03 | 2006-01-10 | Hughes Electronics Corporation | Method and system for providing satellite bandwidth on demand using multi-level queuing |
US6584584B1 (en) * | 2000-04-10 | 2003-06-24 | Opentv, Inc. | Method and apparatus for detecting errors in a First-In-First-Out buffer |
US20020110094A1 (en) * | 2001-02-13 | 2002-08-15 | Reddy Naveen S. | Spot beam hopping packet scheduler system |
US7480239B1 (en) | 2001-11-27 | 2009-01-20 | Cisco Technology, Inc. | Method and apparatus for true priority based connection establishment within a PNNI ATM network |
US7161950B2 (en) * | 2001-12-10 | 2007-01-09 | Intel Corporation | Systematic memory location selection in Ethernet switches |
DE10162046A1 (de) * | 2001-12-17 | 2003-06-26 | Thomson Brandt Gmbh | Wiedergabegerät mit einem Zwischenspeicher zum Verringern der mittleren Zugriffszeit auf einen Informationsträger |
US6781898B2 (en) * | 2002-10-30 | 2004-08-24 | Broadcom Corporation | Self-repairing built-in self test for linked list memories |
US20050071730A1 (en) * | 2003-09-30 | 2005-03-31 | Lattice Semiconductor Corporation | Continuous self-verify of configuration memory in programmable logic devices |
US7532574B1 (en) | 2003-10-02 | 2009-05-12 | Cisco Technology, Inc. | Method and apparatus for improved priority based connection establishment within a PNNI ATM network |
US7296129B2 (en) | 2004-07-30 | 2007-11-13 | International Business Machines Corporation | System, method and storage medium for providing a serialized memory interface with a bus repeater |
CN101031971A (zh) * | 2004-08-02 | 2007-09-05 | 皇家飞利浦电子股份有限公司 | 数据存储和重放设备 |
US7331010B2 (en) | 2004-10-29 | 2008-02-12 | International Business Machines Corporation | System, method and storage medium for providing fault detection and correction in a memory subsystem |
US7305574B2 (en) * | 2004-10-29 | 2007-12-04 | International Business Machines Corporation | System, method and storage medium for bus calibration in a memory subsystem |
US7512762B2 (en) | 2004-10-29 | 2009-03-31 | International Business Machines Corporation | System, method and storage medium for a memory subsystem with positional read data latency |
US7257750B1 (en) | 2005-01-13 | 2007-08-14 | Lattice Semiconductor Corporation | Self-verification of configuration memory in programmable logic devices |
US7802148B2 (en) * | 2005-02-23 | 2010-09-21 | Broadcom Corporation | Self-correcting memory system |
US7478259B2 (en) | 2005-10-31 | 2009-01-13 | International Business Machines Corporation | System, method and storage medium for deriving clocks in a memory system |
US7685392B2 (en) | 2005-11-28 | 2010-03-23 | International Business Machines Corporation | Providing indeterminate read data latency in a memory system |
CN101346692B (zh) * | 2005-12-29 | 2011-05-04 | 英特尔公司 | 多处理器系统中的高性能队列实现 |
US7596744B1 (en) | 2006-02-24 | 2009-09-29 | Lattice Semiconductor Corporation | Auto recovery from volatile soft error upsets (SEUs) |
US7562260B2 (en) * | 2006-04-04 | 2009-07-14 | International Business Machines Corporation | Method and system for performing recovery of a single-threaded queue |
US7640386B2 (en) | 2006-05-24 | 2009-12-29 | International Business Machines Corporation | Systems and methods for providing memory modules with multiple hub devices |
US7669086B2 (en) | 2006-08-02 | 2010-02-23 | International Business Machines Corporation | Systems and methods for providing collision detection in a memory system |
US7539842B2 (en) * | 2006-08-15 | 2009-05-26 | International Business Machines Corporation | Computer memory system for selecting memory buses according to physical memory organization information stored in virtual address translation tables |
US7870459B2 (en) | 2006-10-23 | 2011-01-11 | International Business Machines Corporation | High density high reliability memory module with power gating and a fault tolerant address and command bus |
US7721140B2 (en) * | 2007-01-02 | 2010-05-18 | International Business Machines Corporation | Systems and methods for improving serviceability of a memory system |
US8065574B1 (en) | 2007-06-08 | 2011-11-22 | Lattice Semiconductor Corporation | Soft error detection logic testing systems and methods |
CN101794242B (zh) * | 2010-01-29 | 2012-07-18 | 西安交通大学 | 服务于操作系统核心层的容错计算机系统数据比较方法 |
US10866837B2 (en) * | 2018-07-30 | 2020-12-15 | Lendingclub Corporation | Distributed job framework and task queue |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3681757A (en) * | 1970-06-10 | 1972-08-01 | Cogar Corp | System for utilizing data storage chips which contain operating and non-operating storage cells |
US3814922A (en) * | 1972-12-01 | 1974-06-04 | Honeywell Inf Systems | Availability and diagnostic apparatus for memory modules |
US3863227A (en) * | 1973-09-17 | 1975-01-28 | Gte Automatic Electric Lab Inc | Method and arrangement for testing a core memory |
US3982111A (en) * | 1975-08-04 | 1976-09-21 | Bell Telephone Laboratories, Incorporated | Memory diagnostic arrangement |
IT1047437B (it) * | 1975-10-08 | 1980-09-10 | Cselt Centro Studi Lab Telecom | Procedimento e dispositivo per il controllo in linea di memorie logiche sequenziali operanti a divisione di tempo |
US4575792A (en) * | 1982-03-31 | 1986-03-11 | Honeywell Information Systems Inc. | Shared interface apparatus for testing the memory sections of a cache unit |
US4479214A (en) * | 1982-06-16 | 1984-10-23 | International Business Machines Corporation | System for updating error map of fault tolerant memory |
US4535455A (en) * | 1983-03-11 | 1985-08-13 | At&T Bell Laboratories | Correction and monitoring of transient errors in a memory system |
US4672583A (en) * | 1983-06-15 | 1987-06-09 | Nec Corporation | Dynamic random access memory device provided with test circuit for internal refresh circuit |
US4841434A (en) * | 1984-05-11 | 1989-06-20 | Raytheon Company | Control sequencer with dual microprogram counters for microdiagnostics |
JPS62250593A (ja) * | 1986-04-23 | 1987-10-31 | Hitachi Ltd | ダイナミツク型ram |
US4809276A (en) * | 1987-02-27 | 1989-02-28 | Hutton/Prc Technology Partners 1 | Memory failure detection apparatus |
FR2625392B1 (fr) * | 1987-12-24 | 1993-11-26 | Quinquis Jean Paul | Circuit de gestion de pointeurs d'ecriture de files tampons notamment pour commutateur temporel de paquets auto-acheminables |
JPH02117243A (ja) * | 1988-10-27 | 1990-05-01 | Toshiba Corp | パケット通信装置 |
US5014266A (en) * | 1988-12-28 | 1991-05-07 | At&T Bell Laboratories | Circuit switching system for interconnecting logical links between packet switching networks |
US4953157A (en) * | 1989-04-19 | 1990-08-28 | American Telephone And Telegraph Company | Programmable data packet buffer prioritization arrangement |
JPH0387000A (ja) * | 1989-08-30 | 1991-04-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
US5200959A (en) * | 1989-10-17 | 1993-04-06 | Sundisk Corporation | Device and method for defect handling in semi-conductor memory |
US5357521A (en) * | 1990-02-14 | 1994-10-18 | International Business Machines Corporation | Address sensitive memory testing |
US5155844A (en) * | 1990-02-14 | 1992-10-13 | International Business Machines Corporation | Background memory test during system start up |
DE59010092D1 (de) * | 1990-05-31 | 1996-03-07 | Siemens Ag | Integrierter Halbleiterspeicher |
US5276833A (en) * | 1990-07-02 | 1994-01-04 | Chips And Technologies, Inc. | Data cache management system with test mode using index registers and CAS disable and posted write disable |
JPH04271445A (ja) * | 1990-08-02 | 1992-09-28 | Internatl Business Mach Corp <Ibm> | メモリ・テスト装置 |
US5177745A (en) * | 1990-09-26 | 1993-01-05 | Intel Corporation | Memory device with a test mode |
JPH04178580A (ja) * | 1990-11-14 | 1992-06-25 | Ando Electric Co Ltd | 半導体メモリの故障自己診断装置 |
US5299202A (en) * | 1990-12-07 | 1994-03-29 | Trw Inc. | Method and apparatus for configuration and testing of large fault-tolerant memories |
DE69130392T2 (de) * | 1991-07-10 | 1999-06-02 | International Business Machines Corp., Armonk, N.Y. | Hochgeschwindigkeitspufferverwaltung |
US5311520A (en) * | 1991-08-29 | 1994-05-10 | At&T Bell Laboratories | Method and apparatus for programmable memory control with error regulation and test functions |
KR950000305Y1 (ko) * | 1991-12-23 | 1995-01-16 | 금성일렉트론 주식회사 | 메모리 장치의 테스트 모드회로 |
US5452418A (en) * | 1992-04-24 | 1995-09-19 | Digital Equipment Corporation | Method of using stream buffer to perform operation under normal operation mode and selectively switching to test mode to check data integrity during system operation |
US5291482A (en) * | 1992-07-24 | 1994-03-01 | At&T Bell Laboratories | High bandwidth packet switch |
US5388238A (en) * | 1992-07-24 | 1995-02-07 | At&T Corp. | System and method for monitoring the validity of circulating pointers in a FIFO memory |
SE516073C2 (sv) * | 1993-02-15 | 2001-11-12 | Ericsson Telefon Ab L M | Sätt för hantering av redundanta väljarplan i paketväljare och paketväljare för utförande av sättet |
US5396619A (en) * | 1993-07-26 | 1995-03-07 | International Business Machines Corporation | System and method for testing and remapping base memory for memory diagnostics |
US5461588A (en) * | 1994-11-15 | 1995-10-24 | Digital Equipment Corporation | Memory testing with preservation of in-use data |
-
1993
- 1993-11-26 SE SE9303932A patent/SE502576C2/sv not_active IP Right Cessation
-
1994
- 1994-11-07 TW TW083110275A patent/TW278157B/zh active
- 1994-11-14 US US08/339,672 patent/US5602988A/en not_active Expired - Lifetime
- 1994-11-23 ES ES95903068T patent/ES2155882T3/es not_active Expired - Lifetime
- 1994-11-23 EP EP95903068A patent/EP0730764B1/en not_active Expired - Lifetime
- 1994-11-23 DK DK95903068T patent/DK0730764T3/da active
- 1994-11-23 AU AU12067/95A patent/AU681220B2/en not_active Ceased
- 1994-11-23 CA CA002176471A patent/CA2176471A1/en not_active Abandoned
- 1994-11-23 JP JP7515003A patent/JPH09506452A/ja active Pending
- 1994-11-23 WO PCT/SE1994/001119 patent/WO1995014970A2/en active IP Right Grant
- 1994-11-23 BR BR9408131A patent/BR9408131A/pt not_active IP Right Cessation
- 1994-11-23 KR KR1019960702770A patent/KR100301719B1/ko not_active Expired - Fee Related
- 1994-11-23 DE DE69427129T patent/DE69427129T2/de not_active Expired - Lifetime
- 1994-11-23 CN CN94194287A patent/CN1045675C/zh not_active Expired - Fee Related
-
1996
- 1996-05-24 FI FI962202A patent/FI962202A7/fi unknown
- 1996-05-24 NO NO962120A patent/NO962120L/no not_active Application Discontinuation
-
1997
- 1997-06-20 AU AU26188/97A patent/AU693056B2/en not_active Ceased
- 1997-11-04 US US08/964,094 patent/US6088817A/en not_active Expired - Lifetime
-
2001
- 2001-04-27 GR GR20010400643T patent/GR3035795T3/el unknown
Also Published As
Publication number | Publication date |
---|---|
GR3035795T3 (en) | 2001-07-31 |
WO1995014970A3 (en) | 1995-07-27 |
US6088817A (en) | 2000-07-11 |
ES2155882T3 (es) | 2001-06-01 |
FI962202A0 (fi) | 1996-05-24 |
KR960706126A (ko) | 1996-11-08 |
NO962120D0 (no) | 1996-05-24 |
AU1206795A (en) | 1995-06-13 |
AU681220B2 (en) | 1997-08-21 |
BR9408131A (pt) | 1997-08-05 |
TW278157B (ko) | 1996-06-11 |
SE502576C2 (sv) | 1995-11-13 |
EP0730764B1 (en) | 2001-04-18 |
DE69427129D1 (de) | 2001-05-23 |
JPH09506452A (ja) | 1997-06-24 |
CN1045675C (zh) | 1999-10-13 |
AU693056B2 (en) | 1998-06-18 |
CA2176471A1 (en) | 1995-06-01 |
EP0730764A1 (en) | 1996-09-11 |
WO1995014970A2 (en) | 1995-06-01 |
DE69427129T2 (de) | 2001-08-02 |
US5602988A (en) | 1997-02-11 |
SE9303932D0 (sv) | 1993-11-26 |
AU2618897A (en) | 1997-09-04 |
DK0730764T3 (da) | 2001-07-09 |
SE9303932L (sv) | 1995-05-27 |
FI962202A7 (fi) | 1996-05-24 |
CN1136354A (zh) | 1996-11-20 |
NO962120L (no) | 1996-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100301719B1 (ko) | 고장방지큐시스템 | |
US5267242A (en) | Method and apparatus for substituting spare memory chip for malfunctioning memory chip with scrubbing | |
US4475194A (en) | Dynamic replacement of defective memory words | |
US6209060B1 (en) | Disk array device for ensuring stable operation when a constituent disk device is replaced | |
EP1416499B1 (en) | Self-repairing built-in self test for linked list memories | |
EP1206739B1 (en) | Methods and apparatus for correcting soft errors in digital data | |
JPS6237423B2 (ko) | ||
US20040034817A1 (en) | Efficient mechanisms for detecting phantom write errors | |
JP2000311497A (ja) | 半導体記憶装置 | |
KR100402638B1 (ko) | 리던던트 디바이스 초기화 방법 및 장치 | |
EP0637034B1 (en) | Method for detecting faulty elements of a redundancy semiconductor memory | |
JP2001023397A (ja) | 半導体メモリのテスト方法及び半導体メモリ | |
JP3563362B2 (ja) | 集積メモリのメモリセルの機能をテストする方法および集積メモリ | |
US20100169572A1 (en) | Data storage method, apparatus and system for interrupted write recovery | |
JP3139738B2 (ja) | 論理回路 | |
JPH07321795A (ja) | バッファアドレス管理方法 | |
CN117037884B (zh) | 在存储阵列中使用的熔断器单元及其处理方法、存储阵列 | |
JPH06282385A (ja) | 記憶制御装置および記憶制御装置を備える情報処理システム | |
KR0121442B1 (ko) | 멀티프로세서 시스템에서 캐쉬부 오류검출 및 그 처리장치와 방법 | |
JPH0922387A (ja) | メモリ装置 | |
JP2002108721A (ja) | ディスクアレイ装置 | |
SE502719C2 (sv) | Feltolerant kösystem för buffertering av data i en paketväljare | |
JPH1011284A (ja) | 制御記憶装置 | |
US7426686B2 (en) | System and method for verifying data integrity | |
JPH1165942A (ja) | 制御記憶装置障害回復方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0105 | International application |
Patent event date: 19960527 Patent event code: PA01051R01D Comment text: International Patent Application |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19970830 Comment text: Request for Examination of Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20000428 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20010425 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20010627 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20010628 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20040625 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20050621 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20060621 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20070628 Start annual number: 7 End annual number: 7 |
|
FPAY | Annual fee payment |
Payment date: 20080624 Year of fee payment: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20080624 Start annual number: 8 End annual number: 8 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20100510 |