KR100299714B1

KR100299714B1 - Lc소자,반도체장치및lc소자의제조방법

Info

Publication number: KR100299714B1
Application number: KR1019940017946A
Authority: KR
Inventors: 이께다다께시; 나까니시쯔또무; 오까모또아끼라
Original assignee: 이케다 다케시; 니이가타세이미츠 가부시키가이샤
Priority date: 1993-07-26
Filing date: 1994-07-25
Publication date: 2001-10-22
Anticipated expiration: 2014-07-25
Also published as: FI943504A0; US5500552A; CN1110028A; FI943504A7; FI114054B; DE69430091T2; EP0637842B1; KR950004609A; CN1110096C; TW250591B; EP0637842A1; US5846845A; DE69430091D1

Abstract

반도체장치등에 조립되거나 또는 단독으로 소정의 주파수대역을 감쇠시킬 수 있는 LC소자, 반도체장치 및 LC소자의 제조방법에 관한 것으로써, 반도체 제조기술을 사용하는 것에의해 간단히 제조할 수 있어 후공정에 있어서의 부품의 조립작업을 생략할 수 있으며, 또 IC나 LSI의 일부로써 형성할 수 있게 하기 위해, 절연층을 거쳐서 p - Si 기판상에 형성된 소정의 형상의 게이트전극에 대한 전압의 인가에 의해서 형성되는 채널에 의해 p-Si기판의 표면 부근의 떨어진 위치에 형성된 제 1의 확산영역과 제 2의 확산영역사이를 접속하는 것에 의해 형성되고, 채널과 게이트전극의 양쪽이 인덕터도체로써 기능함과 동시에 이들 사이에 캐패시터가 분포정수적으로 형성되고, 광대역에 걸쳐서 양호한 감쇠특성을 갖는다.

이러한 LC소자 및 반도체장치는 MSO제조기술을 사용하는 것에 의해 간단히 제조할 수 있어 반도체기판의 일부로써 제조된 경우에는 후공정에 있어서의 부품의 조립작업을 생략할 수 있으며, 또 IC나 LSI의 일부로써 형성할 수도 있다.

Description

LC소자, 반도체장치 및 LC소자의 제조방법

제 1도는 본 발명을 적용한 제 1실시예의 LC소자의 평면도.

제 2도는 제 1도의 A - A 선에 있어서의 확대단면도.

제 3도는 제 1도의 B - B 선에 있어서의 확대단면도.

제 4도는 제 1도의 C - C 선에 있어서의 확대단면도.

제 5도a 및 제 5도b는 채널이 형성되는 상태를 표시한 도면.

제 6도는 제 1실시예의 LC소자의 나선형상 게이트전극의 길이방향을 따른 단면구조를 도시한 도면.

제 7도a 및 제 7도b는 제 1실시예의 LC소자의 등가회로를 도시한 도면.

제 8도a 및 제 8도b는 채널의 저항값을 설명하기 위한 도면.

제 9도a, b, c, d, e, f 및 g는 제 1실시예의 LC소자의 제조공정을 도시한 도면

제 10도는 제 1실시예의 LC소자의 변형예를 도시한 도면.

제 11도는 본 발명을 적용한 제 2실시예의 LC소자의 평면도.

제 12도는 제 11도의 A - A선에 있어서의 확대단면도.

제 13도는 제 11도의 B - B선에 있어서의 확대단면도.

제 14도는 지그재그형상의 인덕터의 원리를 도시한 도면.

제 15도는 제 2실시예의 LC소자의 변형예를 도시한 도면.

제 16도는 본 발명을 적용한 제 3실시예의 LC소자의 평면도.

제 17도는 제 3실시예의 LC소자의 등가회로를 도시한 도면.

제 18도는 본 발명을 적용한 제 4실시예의 LC소자의 평면도.

제 19도는 본 발명을 적용한 제 5실시예의 LC소자의 평면도.

제 20도는 제 5실시예의 LC소자의 등가회로를 도시한 도면.

제 21도는 본 발명을 적용한 제 6실시예의 LC소자의 평면도.

제 22도는 본 발명을 적용한 제 7실시예의 LC소자의 평면도.

제 23도는 제 7실시예의 LC소자의 등가회로를 도시한 도면.

제 24도는 본 발명을 적용한 제 8실시예의 LC소자의 평면도.

제 25도a 및 b는 게이트전극을 직선형상으로 한 3단자형 LC소자의 평면도.

제 26도a 및 b는 게이트전극을 직선형상으로 한 공통모드형 LC소자의 평면도.

제 27도a 및 b는 게이트전극을 곡선형상 또는 파형형상으로 한 LC소자의 평면도.

제 28도는 전극을 1주 미만의 주회형상으로 한 LC소자의 평면도.

제 29도는 전극을 1주 미만의 주회형상으로 하고, 부분적인 되접어 꺾음부를 마련한 LC소자의 평면도.

제 30도는 전극의 형상을 연구한 변형예를 도시한 도면.

제 31도는 전극의 형상을 연구한 변형예를 도시한 도면.

제 32도는 화학액상법을 사용해서 단자부착을 실행하는 경우의 개략적인 평면도.

제 33도는 화학액상법을 사용해서 단자부착을 실행하는 경우의 개략을 도시한 제 32도의 C - C선에 있어서의 단면도.

제 34도는 각 실시예의 LC소자를 LSI등의 일부로써 형성하는 경우의 설명도.

제 35도 a, b 및 c는 각 실시예의 LC소자의 출력측에 버퍼를 접속한 예를 도시한 도면.

제 36도 a및 b는 각 실시예의 LC소자의 출력측에 증폭회로를 접속한 예를 도시한 도면.

제 37도 a및 b는 각 실시예의 LC소자에 입력보호회로를 추가한 예를 도시한 도면.

본 발명은 반도체장치등에 조립되거나 또는 단일체로 소정의 주파수대역을 감쇠시킬 수 있는 LC소자, 반도체장치 및 LC소자의 제조방법에 관한 것이다.

근래의 전자기술의 발달에 따라 전자회로는 각종 분야에서 폭넓게 사용되고 있으며, 따라서 이들 각 전자회로를 외부로 부터의 영향을 받는 일없이 안정적으로 확실히 동작시키는 것이 요망된다.

그러나, 이와 같은 전자회로에는 직접 또는 간접적으로 외부에서 잡음이 침입한다. 이 때문에 전자회로를 사용한 각종 전자기기에 오동작이 발생하는 경우가 적지 않다는 문제가 있다.

특히, 전자회로는 직류전원으로써 스위칭 조정장치를 사용하는 경우가 많다. 따라서, 스위칭등의 과도전류에 의해 또는 사용하는 디지탈 IC의 스위칭동작에 기인하는 부하변동에 의해 스위칭 조정장치의 전원라인에는 각종의 주파수성분을 갖는 큰 잡음이 발생하는 일이 많다. 그리고, 이들 잡음은 같은 기기내의 다른 회로로 전원라인을 거쳐서 또는 복사에 의해 전파되어 오동작이나 S/N비의 저하등의 악영향을 미치고, 더욱 가까운곳에서 사용중인 다른 전자기기의 오동작을 일으키는 일이 있다.

이와 같은 잡음을 제거하기 위해 일반적으로 전자회로에서는 각종의 잡음필터가 사용되고 있다. 특히, 최근에는 각종 구성의 전자기기를 다수 사용하고 있으므로 잡음에 대한 규제도 점점 엄해지고 있고, 이 때문에 발생하는 잡음을 확실하게 제거할 수 있는 소형이며, 또 고성능인 잡음필터로써 기능하는 LC소자의 개발이 요망된다.

이와 같은 LC소자의 하나로써 일본국 특허공개공보 평성 3-259608호에 개시된 LC잡음필터가 알려져 있다. 이 LC잡음 필터는 L성분과 C성분이 분포정수적으로 존재하는 것으로써, 집중정수타입의 LC잡음필터에 비해서 비교적 광대역에 걸쳐서 양호한 감쇠특성을 얻을 수 있는 것이다.

그런데, 상술한 LC잡음필터는 절연시트의 한쪽면에 캐패시터용 도전체를, 다른쪽면에 인덕터용 도전체를 각각 형성한후에 이 절연시트를 접는 것에 의해 제조되는 것으로써, 절연시트의 되접어꺾음 등의 공정이 필요하므로 제조공정이 복잡하게 된다.

또, 이 LC잡음필터를 IC나 LSI의 전원라인 또는 신호라인에 직접 삽입해서 사용하는 경우에는 LC잡음필터와 IC등을 배선하지 않으면 안되기 때문에 부품조립의 작업이 필요하게 된다.

또, 이 LC잡음필터는 부품단일체로써 형성되므로 IC나 LSI의 회로에 포함시켜, 즉 IC나 LSI등의 내부배선사이에 삽입하는 것이 거의 불가능하였다.

본 발명의 목적은 상기와 같은 점을 감안해서 창작된 것으로써, 반도체제조기술을 사용하는 것에 의해 간단히 제조할 수 있으며, 후공정에 있어서의 부품의 조립작업을 생략할 수 있으며, 또 IC나 LSI의 일부로써 형성하는 것이 가능한 LC소자, 반도체장치 및 LC소자의 제조방법을 제공하는 것이다.

상술한 과제를 해결하기 위해 본 발명의 LC소자는 반도체기판상에 소정의 형상으로 형성된 게이트전극, 상기 게이트전극과 상기 반도체기판사이에 형성된 절연층, 상기 반도체기판내에 있어서 상기 게이트전극에 대응해서 형성되는 채널의 한쪽끝 부근에 형성된 제 1의 확산영역 및 상기 반도체기판내에 있어서 상기 채널의 다른쪽 끝부근에 형성된 제 2의 확산영역을 구비하고, 상기 게이트전극 및 상기채널의 인덕터도체로써 기능하고, 상기 게이트전극의 인더턴스 및 상기 채널의 인덕턴스와 그들 사이에 형성되는 캐패시턴스가 분포정수적으로 존재하고, 적어도 상기 채널을 신호전파로로써 사용하는 것을 특징으로 한다.

본 발명의 이 LC소자에서는 반도체기판상에 절연층이 또 그 위에 소정의 형상의 게이트전극이 형성되어 있고, 게이트전극, 절연층, 반도체기판으로 이루어지는 MOS구조로 되어 있다. 게이트전극의 형상으로써는 나선형상, 지그재그형상, 곡선형상 등 또는 고주파영역용으로써는 직선형상 등이라도 좋다.

여기에서, 게이트전극과 이것에 대응해서 형성되는 채널이 각각 인덕터로써 가능하게 된다. 또, 게이트전극과 이것에 대응해서 형성되는 채널사이에는 절연층이 개재하고 있고, 이들에 의해서 캐패시터가 형성된다. 또, 이 캐패시터는 게이트전극 및 채널의 전체길이에 걸쳐서 분포정수적으로 형성되어 있다. 이 때문에 광대역에 걸쳐서 양호한 감쇠특성을 갖는 LC소자가 형성되어 있고, 상술한 채널의 한쪽끝에 형성된 제 1 또는 제 2의 확산영역에 입력된 신호에서는 분포정수적으로 존재하는 인덕터 및 캐패시터를 거쳐서 전파될때 감쇠대역내의 잡음등의 주파수성분이 제거된다.

특히, 본 발명에 의한 이 LC소자는 반도체기판에 제 1의 확산영역 및 제 2의 확산영역을 형성함과 동시에 또 그 표면에 절연층과 소정의 형상의 게이트전극을 형성하는 것에 의해 제조할 수 있어 제조가 매우 용이하게 된다. 또, 이 LC소자는 반도체기판상에 형성되므로 IC나 LSI의 일부로써 형성할 수도 있고, 이와 같은 부품의 일부로써 형성한 경우에는 후공정에 있어서의 부품의 조립작업을 생략할 수 있다.

상술한 과제를 해결하기 위해 본 발명의 또 하나의 LC소자는 반도체기판상에 소정의 형상으로 형성된 게이트전극, 상기 게이트전극과 상기 반도체기판사이에 형성된 절연층 및 상기 반도체기판내에 있어서 상기 게이트전극에 대응해서 형성되는 채널의 한쪽끝부근에 형성된 확산영역을 구비하고, 상기 게이트전극 및 상기 채널이 인덕터도체로써 기능하고, 상기 게이트전극의 인덕턴스 및 상기 채널의 인덕턴스와 그들 사이에 형성되는 캐패시턴스가 분포정수적으로 존재하고, 상기 게이트전극을 신호전파로로써 사용하는 것을 특징으로 한다. 본 발명의 이 LC소자에서는 상술한 LC소자가 채널을 신호전파로로써 사용하고 있던 것에 대해 게이트전극을 신호전파로로써 사용한 것으로써, 채널을 거쳐서 신호를 전파하지 않으므로 확산영역중의 어느 한쪽이 생략되어 있다.

따라서, 채널과 소정의 형상의 게이트전극이 각각 인덕터로써 기능함과 동시에 이들 사이에 분포정수적으로 캐패시터가 형성되는 점, 광대역에 걸쳐서 양호한 감쇠특성을 갖는 LC소자가 형성되고, 또 제조가 용이하고, 기판의 일부로써 형성하는 것이 가능한 것도 상술한 LC소자와 동일하다.

본 발명의 또 하나의 LC소자는 상기 제 1의 확산영역에 전기적으로 접속된 제 1의 입출력전극, 상기 제 2의 확산영역에 전기적으로 접속된 제 2의 입출력전극 및 상기 게이트전극이 한쪽끝부근에 전기적으로 접속된 접지전극을 갖고, 상기 제 1 및 제2의 입출력전극중 어느 한쪽에서 신호를 입력하고, 다른쪽에서 신호를 출력함과 동시에 상기 접지전극을 고정전위의 전원에 접속 또는 접지하는 것을 특징으로 한다.

본 발명의 이 LC소자에서는 게이트전극에 대응해서 형성되는 채널의 양끝부근의 제 1의 확산영역 및 제 2의 확산영역에 접속되는 제 1 및 제 2의 입출력전극을 마련함과 동시에 게이트전극의 한쪽끝 근방에 접지전극을 마련하는 것에 의해 채널이 신호전파로로써 사용되는 3단자형의 LC소자를 용이하게 형성할 수 있다.

본 발명의 또 하나의 LC소자는 상기의 LC소자에 있어서 입출력전극과 접지전극을 교체한 것이다. 즉, 소정의 형상의 게이트 전극의 양끝부근에 제 1 및 제 2의 입출력전극을 마련함과 동시에 채널의 한쪽끝에 형성된 상기 확산영역에 접속된 접지전극을 마련하는 것에 의해 소정의 형상의 게이트전극이 신호전파로로써 사용되는 3단자형의 LC소자를 용이하게 형성할 수 있다.

본 발명의 또 하나의 LC소자는 상기 제 1의 확산영역에 전기적으로 접속된 제 1의 입출력전극, 상기 제 2의 확산영역에 전기적으로 접속된 제 2의 입출력전극, 상기 게이트전극의 한쪽끝부 부근에 전기적으로 접속된 제 3의 입출력전극 및 상기 게이트전극의 다른쪽끝부부근에 전기적으로 접속된 제 4의 입출력전극을 갖고, 상기 채널과 상기 게이트전극의 양쪽을 신호전파로로 하는 공통모드형의 소자로써 사용되는 것을 특징으로 한다.

본 발명의 이 LC소자에서는 소정의 형상의 게이트전극의 양끝부근에 제 1 및 제 2의 입출력전극을 마련함과 동시에 이 소정의 형상의 게이트전극에 대응하는 채널의 양끝부근에 형성된 제 1의 확산영역 및 제 2의 확산영역에 제 3및 제 4의 입출력전극을 마련하는 것에 의해 4단자 공통모드형의 LC소자를 용이하게 형성할 수 있다.

본 발명의 또 하나의 반도체장치는 상기의 LC소자의 상기 확산 영역의 하나에 상기 채널을 거쳐서 출력되는 신호를 증폭하는 버퍼를 접속한 것을 특징으로 한다.

본 발명의 이 반도체장치에서는 상술한 LC소자의 채널을 거쳐서 출력되는 신호를 증폭하는 버퍼가 접속되어 있고, 알루미늄등의 금속 재료에 비해서 비저항이 큰 채널을 거치는 것에 의해 전압레벨이 감쇠한 신호를 SN비가 양호한 원래의 신호로 복원하는 것이 가능하게 된다.

본 발명의 또 하나의 LC소자는 상기의 각 LC소자에 있어서 상기 게이트전극에 대해서 인가하는 게이트전압을 가변으로 설정하는 것에 의해 적어도 상기 채널의 저항값을 가변으로 제어하는 것을 특징으로 한다.

본 발명의 이 LC소자에서는 게이트전극에 인가하는 게이트전압을 가변으로 설정하는 것에 의해 게이트전극에 대응해서 형성되는 채널의 폭이나 깊이가 바뀌고, 이것에 따라서 채널의 저항값이 변화한다. 따라서, 게이트전압을 바꾸는 것에 의해 전체로써의 감쇠특성, 즉 주파수특성을 필요에 따라서 가변으로 제어할 수 있다.

본 발명의 또 하나의 LC소자는 상기의 각 LC소자에 있어서, 상기 반도체기판표면으로써 상기 게이트전극에 대응하는 위치에 미리 캐리어를 주입하는 것을 특징으로 한다.

본 발명의 이 LC소자에서는 게이트전극에 대응하는 위치에 미리 캐리어가 주입되어 있고, 디플레이션형의 소자가 형성되어 있다. 이 경우에는 LC소자의 특성 그 자체는 바뀌지 않고 게이트전극에 전압(게이트 전압) 을 인가하지 않는 상태에서의 채널의 형성 또는 게이트전압을 인가한 상태에서의 게이트전압과 채널의 폭이나 깊이등의 관계를 캐리어가 주입되지 않은 경우와 다르게 할 수 있다.

본 발명의 또 하나의 LC소자는 상기 반도체기판표면으로써 상기 채널이 형성되는 위치의 적어도 일부에 미리 캐리어를 주입함과 동시에 상기 게이트전극에 대해서 상기 채널의 길이를 길게 또는 짧게 설정하는 것에 의해 상기 게이트전극과 상기 채널을 부분적으로 대응시키는 것을 특징으로 한다.

본 발명의 이 LC소자에서는 게이트전극과 채널중 어느 한쪽을 짧게 형성하고 있고, 이 경우에도 마찬가지로 길이가 다른 게이트전극과 채널의 각각은 인덕터로써 기능하고, 이들 사이에는 절연층을 사이에 두고 형성되는 캐패시터가 분포정수적으로 존재한다. 따라서, 이 LC소자는 광대역에 걸쳐서 양호한 감쇠특성을 갖는 LC 소자가 형성되고, 또 제조가 용이하여 기판의 일부로써 형성하는 것이 가능하다는 이점이 있다.

단, 반도체기판의 전면을 동일 상태로 형성한 경우에는 게이트전극의 전체길이에 대응해서 채널이 형성되므로, 이 채널의 일부에 미리 캐리어를 주입해주던가 에칭등에 의해 채널의 일부를 분단하는 것에 의해 채널을 짧게할 필요가 있다.

본 발명의 또 하나의 반도체장치는 상기의 각 LC소자를 기판의 일부로써 형성하고, 상기 게이트전극 및 이것에 대응해서 형성된 채널의 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체로 형성한 것을 특징으로 한다.

본 발명의 이 반도체장치에 의하면 본 발명의 LC소자는 반도체 기판상의 다른 부품과 일체적으로 제조할 수 있어 제조가 용이하게 됨과 동시에 후공정에 있어서의 부품에 조립작업이 불필요하게 된다.

본 발명의 또 하나의 LC소자는 상기의 각 LC소자에 있어서, 상기 게이트전극에 과전압을 동작전원라인측 또는 접지측에 바이패스시키는 보호회로를 마련한 것을 특징으로 한다.

본 발명의 이 반도체장치에 의하면 게이트전극에 보호회로가 접속되어 있다. 따라서, 게이트전극에 대해서 정전기등에 의한 과전압이 인가된 경우라도 동작전원라인측 또는 접지측으로 바이패스전류가 흐르므로 게이트전극과 반도체기판사이의 절연파괴를 방지할 수 있다.

본 발명의 LC소자의 하나의 제조방법은 반도체기판에 부분적으로 불순물을 주입하는 것에 의해서 제1의 확산영역과 제2의 확산영역을 형성하는 제 1의 공정, 상기 반도체기판상의 전면 또는 부분적으로 절연층을 형성하는 제2의 공정, 상기 절연층의 표면에 상기 제1의 확산영역과 상기 제2의 확산영역을 연결하도록 소정의 형상의 게이트전극을 또 형성하는 제3의 공정 및 상기 제1 및 제2의 확산영역의 각각에 전기적으로 접속되는 배선층을 형성하는 제4의 공정을 포함하는 것을 특징으로 한다.

본 발명의 LC소자의 또 하나의 제조방법은 반도체기판에 부분적으로 불순물을 주입하는 것에 의해 확산영역을 형성하는 제 1의 공정, 상기 반도체기판상의 전면 또는 부분적으로 절연층을 형성하는 제2의 공정, 상기 절연층의 표면에 상기 확산영역에 한쪽끝이 위치하도록 소정의 형상의 게이트전극을 또 형성하는 제3의 공정 및 상기 확산영역에 전기적으로 접속되는 배선층을 형성하는 제4의 공정을 포함하는 것을 특징으로 한다.

상기의 LC소자의 2개의 제조방법은 상술한 각 LC소자를 반도체제조기술을 적용해서 제조하기 위한 방법이다. 즉, 제1의 공정에 있어서 반도체기판에 제1의 확산영역, 제2의 확산영역의 양쪽을 또는 어느 한쪽을 형성하고, 다음에 제2의 공정에 있어서 반도체기판표면에 절연층을, 제3의 공정에 있어서 소정의 형상의 게이트 전극을 각각 형성한다. 그리고, 제4의 공정에 있어서 입출력전극등을 포함하는 배선층이 형성되어 상술한 LC소자가 완성된다.

이와 같이 상술한 LC소자는 일반적인 반도체제조기술(특히 MOS제조기술) 을 응용하는 것에 의해 제조할 수 있어 소형화 및 저코스트화가 가능함과 동시에 여러개를 동시에 대량생산할 수도 있게 된다.

이하, 본 발명을 적용한 실시예의 LC소자에 대해서 도면을 참조하면서 구체적으로 설명한다. 또, 본 발명의 LC소자는 MOS-FET에 대응하는 구성을 갖고 있으므로, 이하의 실시예에 있어서는 전계효과형 트랜지스터의 소오스에 대응하는 한쪽의 확산영역은 소오스라, 드레인에 대응하는 다른쪽의 확산영역은 드레인이라, 게이트에 대응하는 전극은 게이트전극이라 편의상 부른다. 따라서, 이하의 설명에 있어서의 소오스와 드레인은 기본적으로 등가이며, 서로 치환할 수도 있다.

[제 1 실시예]

본 발명을 적용한 제 1실시예의 나선형상의 LC소자의 평면도를 제1도에 도시한다. 또, 제2도는 제1도의 A-A선에 있어서의 확대단면도, 제3도는 제1도의 B-B선에 있어서의 확대단면도, 제4도는 제1도의 C-C선에 있어서의 확대 단면도이다.

이들 도면에 도시한 바와 같이 본 실시예의 LC소자(100)은 반도체기판인 p형 실리콘기판(p-Si기판) (30)의 표면부근의 떨어진 위치에 형성된 한쪽의 확산영역인 소오스(12)와 다른쪽의 확산영역인 드레인(14) 사이를 게이트로써 기능하는 나선형상의 전극(10)에 대한 전압의 인가에 의해서 형성되는 채널(22)에 의해서 접속하는 것에 의해서 형성되어 있다.

상술한 소오스(12) 및 드레인(14)는 p-Si기판(30)을 반전시킨 n⁺영역의 확산영역으로써 형성된다. 예를 들면 As⁺이온을 열확산 또는 이온주입에 의해 주입하는 것에 의해 불순물 농도를 높이는 것에 의해 형성된다.

또, 나선형상 게이트전극(10)은 한쪽의 끝부가 소오스(12)의 일부에, 다른쪽의 끝부가 드레인(14)의 일부에 오버랩하도록 p-Si기판(30)의 표면에 형성된 절연층(26)을 사이에 두고 형성되어 있다. 나선형상 게이트전극(10)은 예를들면 알루미늄이나 동 또는 금이나 은등의 박막을 형성하는 것에 의해서 또는 확산 또는 이온주입으로 P을 다량으로 도프하는 것에 의해 형성한다.

또, 절연층(26)은 p-Si기판(30)의 표면에 있어서, 이 p-Si기판(30)과 나선형상 게이트전극(10)을 절연하기 위한 것으로써, MOS-FET에 있어서의 게이트막의 기능을 갖는다. p-Si기판(30)의 전체 표면(또는 적어도 나선형상 게이트전극(10)에 대응하는 부분)이 이 절연층(26)에 의해서 덮여져 있고, 또 이 절연층(26)의 표면에 상술한 나선형상 게이트전극(10)이 형성된다. 이 절연층(26)은 예를들면 P을 첨가한 SiO₂(P-유리) 에 의해서 형성되어 있다.

또, 상술한 나선형상 게이트전극(10), 소오스(12), 드레인(14)의 각각에는 제1도 ∼ 제4도에 도시한 바와 같이 접지전극(16) 및 입출력전극(18), (20)이 접속되어 있다. 나선형상 게이트전극(10)에 대한 접지전극(16)의 부착은 제1도에 도시한 바와 같이 얇은 게이트막에 손상을 주지 않게 능동영역의 외측에서 실행된다. 또, 소오스(12)로의 입출력전극(18)의 부착 및 드레인(14)로의 입출력전극(20)의 부착은 제2도 또는 제4도에 도시한 바와 같이 소오스(12) 및 드레인(14)의 일부를 노출시킨후에 알루미늄이나 동 또는 금이나 은등의 금속막을 부착하는 것에 의해 실행된다. 또, 나선형상의 거의 중심부분에 위치하는 드레인(14)에 접속된 입출력전극(20)은 제2도에 도시한 바와 같이 나선형상 게이트전극(10)의 각 주회부분과 절연상태를 유지하도록 바깥둘레측으로 인출되어 있다.

상술한 구조를 갖는 본 실시예의 LC소자는 n채널 엔한스먼트형의 구조를 갖고 있는 것으로 하면 나선형상 게이트전극(10)에 상대적으로 정의 전압이 인가되었을때 비로소 n형의 채널(22)가 형성되게 된다. 그리고, 이 채널(22)와 상술한 나선형상 게이트전극(10)의 각각이 나선형상의 인덕터용 도체로써 가능함과 동시에 이들 채널(22)및 나선형상 게이트전극(10)사이에는 분포정수적으로 캐패시터가 형성된다.

제 5도a 및 제5도b는 채널(22)가 형성되는 상태를 도시한 단면도로써, 나선형상 게이트전극(10)의 길이방향에 대해서 수직방향으로 취해진 단면이 도시되어 있다. 나선형상 게이트전극(10)에 대해서 즉 나선형상 게이트전극(10)에 접속된 접지전극(16)에 정의 게이트전압이 인가되어 있지 않은 상태에서는 제5도A에 도시한 바와 같이 p-Si기판(30)의 표면에는 채널(22)가 나타나지 않는다. 따라서, 이 상태에서는 제1도에 도시한 소오스(12)와 드레인(14)가 절연된 상태에 있다.

그러나, 나선형상 게이트전극(10)에 대해서 정의 게이트전압을 인가하면 제5도B에 도시한 바와 같이 나선형상 게이트전극(10)에 대응하는 p-Si기판(30)의 표면부근에 n영역으로 이루어지는 채널(22)가 나타난다. 이 채널(22)는 나선형상 게이트전극(10)의 전체 길이에 걸쳐서 형성되므로 나선형상 게이트전극(10)과 채널(22)의 각각에 축적되는 전하에 의해 이들 사이에는 분포정수적으로 캐패시터가 형성되게 된다.

제 6도는 본 실시예의 LC소자(100)의 단면구조도로써, 나선형상 게이트전극(10)의 길이방향을 따른 단면이 도시되어 있다. 동일 도면에 도시한 바와 같이 나선형상 게이트전극(10)과 평행하게 채널(22)가 형성되고, 이 채널(22)에 의해서 소오스(12)와 드레인(14)가 도통상태로 된다. 예를들면 엔한스먼트형의 경우는 나선형상 게이트전극(10)에 소정의 게이트전압을 인가한 상태에서 비로소 이 채널(22)가 형성되어 소오스(12)와 드레인(14)가 도통상태로 되지만 나선형상 게이트전극(10)에 인가하는 게이트전압을 바꾸는 것에 의해 채널(22)의 폭 및 깊이가 바뀌므로 소오스(12)와 드레인(14)사이의 저항값을 변화시킬 수 있다.

또, 접지전극(16)을 거쳐서 나선형상 게이트전극(10)에 인가하는 게이트전압은 실제로는 제6도에 있어서의 서브스트레이트(30)에 대해서 상대적인 것이다. 특히, 본 실시예의 LC소자(100)은 긴 나선형상 게이트전극(10)이 게이트로써 가능하고, 이 나선형상 게이트전극(10)의 전체 길이에 걸쳐서 확실하게 채널(22)를 형성할 필요가 있다. 예를들면 나선형상 게이트전극(10)의 한쪽끝에 마련된 접지전극(16)과 소오스(12)사이에 게이트전압에 해당하는 소정의 전위차를 설정하는 것만으로는 불충분하여, 드레인(14) 근방의 채널(22)가 형성되지 않을 염려가 있다. 이 때문에 나선형상 게이트전극(10)과 이 근방에 위치하는 서브스트레이트(30) 사이에 소정의 게이트전압의 인가를 실행할 필요가 있다. 또, 가장 바람직하게는 p-Si기판(30)의 전면(제 6도에 도시한 p-Si기판(30)의 하면측)에 전극을 형성해서 이 전극과 접지전극(16)사이에 소정의 전위차를 설정한다.

제 7도a 및 제 7도b는 제 1실시예의 LC소자의 등가회로를 도시한 도면이다. 제7도a에 도시한 등가회로는 입출력전극(18), (20)이 마련된 채널(22)측을 신호의 전파로로써 사용함과 동시에 나선형상 게이트전극(10)의 한쪽끝 근방에 마련된 접지전극(16)을 접지한 경우가 도시되어 있고, 3단자형 LC소자로써 가능하는 것이다.

이 경우에는 접지전극(16)이 접지되어 있으므로 입출력전극(18), (20)에 입출력하는 신호의 전압레벨 및 p-Si기판(30)에 인가하는 전압레벨을 부 로 유지할 필요가 있다. 이와 같이 하면 상대적으로 정의 게이트전압이 나선형상 게이트전극(10)에 인가된 것으로 되고, 또 소오스(1) 및 드레인(14) 근방에서 채널(22)가 분단되는 일이 없다.

또, 채널(22)가 형성되는 위치에 미리 n형의 캐리어를 주입해 두는 디플레이션형 구조로 하는 것에 의해 입출력전극(18), (20)에 입출력되는 신호의 전압레벨이 정이라도 채널(22)가 형성되게 할 수도 있다.

이와 같은 등가회로를 갖는 본 실시예의 LC소자(100)에 있어서, 신호전파로로 되는 채널(22)는 나선형상으로 형성되어 있으므로 인덕턴스L1을 갖는 인덕터도체로써 기능한다. 마찬가지로 나선형상 게이트전극(10)도 나선형상으로 형성되어 있으므로 인덕턴스L2를 갖는 인덕터도체로써 기능한다. 또, 이들 2개의 인덕터도체는 절연층(26)을 사이에두고 배치되어 있으므로 이들 채널(22)와 나선형상 게이트전극(10)에 의해서 소정의 캐패시턴스C를 갖는 캐패시터가 분포정수적으로 형성된다.

따라서, 본 실시예의 LC소자(100)은 인덕턴스와 캐패시턴스가 분포정수적으로 존재하고, 종래의 집중정수형의 소자에는 없는 우수한 감쇠특성을 발휘할 수 있어 입출력전극(18), (20)중 어느 한쪽에서 입력된 신호로 부터는 소정의 주파수성분만이 제거되고 다른 쪽에서 출력되게 된다. 특히, 본 실시예의 LC소자(100)은 나선형상 게이트전극(10) 및 이것에 대응하는 채널(22)가 나선형상으로, 또 각 주회부분의 직경이 연속적으로 점점 변화하도록 형성되어 있다. 그 때문에 분포정수적으로 형성된 인덕터와 캐패시터에 의해 결정되는 감쇠특성 (채널(22) 를 거쳐서 신호를 전파한 경우의 삽입손실특성) 도 광대역에 걸쳐서 신호를 감쇠시키는 것으로 되므로 이 LC소자(100)은 감쇠대역내의 잡음 등의 주파수성분을 제거하는 경우에 유효하게 된다.

또, 제7도b는 접지전극(16)에 대해서 가변의 컨트롤용 전압Vc를 인가하는 경우의 등가회로를 도시한 도면이다. 접지전극(16)에 인가하는 컨트롤 전압 Vc를 변경하는 것에 의해 채널(22)의 깊이가 바뀌므로 채널(22)에 있어서의 이동도가 바뀌고, 결과적으로 채널(22)의 저항값을 임의로 변화시킬 수 있다.

이것에 의해, 채널(22)와 나선형상 게이트전극(10)의 각 인덕턴스나 이들 사이에 분포정수적으로 형성된 캐패시터가 갖는 캐패시턴스, 더나아가서는 채널(22)가 갖는 저항값에 의해 결정되는 LC소자(100) 전체의 감쇠특성이 변화하게 된다. 즉, 이 컨트롤용 전압Vc를 변화시키는 것에 의해 본 실시예의 LC소자(100)의 특성을 어떤 범위에서 임의로 변화시킬 수 있다.

또, 상술한 LC소자(100)은 소오스(12)와 드레인(14)사이에 n채널을 형성하는 경우를 설명했지만 이 경우는 캐리어로써 전자가 사용되므로 이동도가 크고, 채널(22)의 저항이 작게 된다. 이것에 대해서 n형 실리콘(n-Si) 기관상에 p채널을 형성하는 것에 의해 상술한 LC소자(100)을 형성하도록 해도 좋다. 이 경우는 캐리어로써 홀이 사용되므로 채널(22)의 저항이 비교적 크게 되어 상술한 n채널의 경우와 비교하면 다른 특성을 갖게 된다.

제8도a 및 제8도b는 나선형상 게이트전극(10)에 인가하는 게이트전압(컨트롤전압Vc)를 변화시켜서 채널(22)의 깊이 등을 바꾼 경우의 채널저항 R을 설명하기 위한 도면이다. 제8도a는 실제로는 나선형상의 게이트전극(10)을 직선형상이나 가정한 경우의 평면도이고, 제8도 b는 그 A - A선 단면도이다.

제 8도a및 제 8도b에 있어서, W는 게이트폭이고, X는 채널의 깊이이다. 이와 같이, 폭W의 나선형상 게이트전극(10)에 의해서 채널(22)가 형성되면 이 형성된 채널(22)의 채널폭은 (W + 2X)로 된다. 따라서, 채널(22)의 소오스(12)및 트레인(14)사이의 저항 R은

R =L / (W + 2X)

으로 계산할 수 있다. 여기에는,는 깊이 X를 갖는 채널(22)의 단위면적당의 저항이고, 상술한 식은 채널저항 R이 채널길이 L에 비례하고, 채널폭(W+2X)에 반비례하고 있는 것을 나타낸다.

다음에 본 실시예의 LC소자(100)의 제조공정에 대해서 설명한다.

제 9도a ∼ 제9도g는 본 실시예의 LC소자(100)의 제조공정을 도시한 도면으로, 1예로써 엔한스먼트형의 LC소자(100)의 경우가 도시되어 있다. 또, 동일 도면은 나선형상 게이트전극(10)의 길이방향의 단면을 도시한 도면이다.

[1] 산화막의 형성

우선, 처음에 p-Si기판(30)의 표면을 열산화하는 것에 의해, 이산화실리콘SiO₂를 형성한다 (제9도a)

[2] 소오스, 드레인의 창뚫기

다음에 p-Si기판(30) 표면의 산화막에 대해서 포토에칭을 실행하는 것에 의해, 소오스(12) 및 드레인(14)에 대응하는 부분의 창뚫기를 실행한다(제9도b)

[3] 소오스, 드레인의 형성

다음에 창뚫기한 부분에서 n형 불순물을 주입하는 것에 의해 소오스(12) 및 드레인(14)를 형성한다(제9도c), 예를들면 n형 불순물로써 As⁺가 사용되고, 이 불순물이 열확산에 의해서 주입된다. 또, 이 n형 불순물을 이온주입에 의해 주입하는 경우에는 상술한 [2]에 있어서의 창뚫기는 불필요하게 된다.

[4] 게이트영역의 제거

다음에 나선형상 게이트전극(10)을 형성하고자 하는 부분의 산화막을 제거하는 것에 의해 게이트영역의 열린구멍부를 형성한다(제9도d), 본 실시예의 LC소자(100)의 경우는 나선형상 게이트전극(10)의 형상에 대응해서 이 게이트영역 열린구멍부의 형성도 나선형상으로 되게 실행된다. 이와 같이 해서 나선형상 게이트전극(10)에 대응하는 부분만 p-Si기판(30)이 노출되게 된다.

[5] 게이트산화막의 형성

다음에 이와 같이 해서 부분적으로 노출된 p-Si기판(30)에 대해서 새로운 산화막, 즉 절연층(26)의 형성을 실행한다(제9도e).

[6] 게이트 및 전극의 형성

다음에 예를들면 알루니늄등을 증착하는 것에 의해 게이트로써 기능하는 나선형상 게이트전극(10)을 형성함과 동시에 소오스(12)에 접속되는 입출력전극(18)및 드레인(14)에 접속되는 입출력전극(20)의 각각을 형성한다(제9도f).

[7] 절연층의 형성

마지막에, 전면에 P-유리를 부착시킨후 가열해서 평활한 표면을 형성한다(제9도g).

이와 같이 해서 LC소자(100)을 제조하는 공정은 기본적으로 통상의 MOS-FET를 제조하는 공정과 유사하며, 게이트전극(10)의 형상등만이 다르다고 할 수 있다. 따라서, 일반적인 MOS-FET나 바아폴라트랜지스터와 동일 기판상에 형성하는 것이 가능하고, IC나 LSI의 일부로써 형성할 수 있다. 또, IC나 LSI의 일부로써 형성한 경우에는 후공정에 있어서의 부품의 조립작업을 생략할 수 있다.

이와 같이 본 실시예의 LC소자(100)은 나선형상 게이트전극(10)과 이것에 대응해서 형성되는 채널(22)의 각각이 인덕터를 형성함과 동시에 나선형상 게이트전극(10)과 채널(22)사이에는 분포정수적으로 캐패시터가 형성된다.

따라서, 나선형상 게이트전극(10)의 한쪽끝에 마련된 접지전극(16)을 접지 또는 고정전위에 접속함과 동시에 채널(22)를 신호의 전파로써 사용한 경우에는 입력된 신호에 대해서 광대역에서 양호한 감쇠특성을 갖는 LC소자로 된다.

또, 상술한 바와 같이 이 LC소자(100)은 일반적인 MOS-FET등의 제조기술을 응용해서 제조할 수 있으므로 제조가 용이하고 소형화등에도 적합하다. 또, 반도체기판의 일부로써 LC소자를 제조한 경우에는 다른 부품과의 배선도 동시에 실행할 수 있어 후공정에 있어서의 조립작업등이 불필요하게 된다.

또, 본 실시예의 LC소자(100)은 나선형상 게이트전극(10)에 인가하는 게이트전압(컨트롤전압Vc)의 값을 변경하는 것에 의해 채널(22)의 저항값을 가변으로 제어할 수 있어 LC소자(100)의 특성을 임의의 범위에서 조정 또는 변경할 수 있다.

또, 상술한 제1실시예는 나선형상 게이트전극(10)에 대응해서 형성되는 채널(22)를 신호의 전파로로써 사용했지만 채널(22)와 나선형상 게이트전극(10)의 기능을 교체하도록 해도 좋다.

즉, 제10도에 도시한 바와 같이 나선형상 게이트전극(10)의 양끝에 입출력전극(18), (20)을 접속하는 것에 의해 이 나선형상 게이트전극(10)을 신호의 전파로로써 사용함과 동시에 채널(22)의 한쪽끝에 형성된 소오스(12)(또는 드레인(14))에 접지전극(16)을 접속하고, 이 접지전극(16)을 접지 또는 가변의 고정전위에 접속한다.

일반적으로 접지전극(16)에 접속되는 측의 인덕터도체의 저항값을 작게 한쪽이 특정의 주파수성분에 대해서 급준한 감쇠특성을 갖는 LC소자로 되는 것이 알려져 있다. 따라서, 제1도에 도시한 LC소자(나선형상 게이트전극(10)측이 접지)에 비하면 제10도에 도시한 LC소자(채널(22)측이 접지)의 쪽이 작은 Q를 갖고, 특정한 주파수성분에 대해서 완만한 감쇠특성을 갖게 된다.

단, 상술한 경우에는 소오스(12) 또는 드레인(14)중 어느 한쪽에 접지전극(16)을 접속하게 되므로 다른쪽을 생략할 수 있다.

또, 상술한 제 1실시에는 나선형상 게이트전극(10)에 인가하는 전압레벨을 서브스트레이트(30)에 비해서 상대적으로 높게 했을때 채널(22)가 형성되는 엔한스먼트형의 LC소자에 대해서 설명했지만 디플레이션형으로 할 수도 있다. 즉, 제1도 등에 도시한 채널(22)의 영역에 미리 캐리어(n형 불순물)를 주입하는 것에 의해 n채널을 형성해둔다. 이것에 의해, 나선형상 게이트전극(10)의 전위를 서브스트레이트(30)의 전위보다도 상대적으로 높게 하는 일없이 채널(22)를 형성하는 것 또는 인가하는 게이트전압과 채널폭등의 관계를 바꿀수 있다. 또, 주입하는 캐리어는 나선형상 게이트전극(10)을 따른 일부의 영역에만 주입해도 좋다.

[제 2실시예]

본 발명의 제2실시예의 LC소자는 기본적으로 제1실시예의 LC소자와 동일하지만 게이트전극(10') 및 채널(22)가 B나선형상으로 되어 있는 점이 제 1실시예의 LC소자의 주요한 상이점이다. 또, 본 실시예의 각 도면은 제1실시예에 대응하는 부호는 제1실시예의 부호와 동일하게 하였다.

제11도는 본 발명을 적용한 제2실시예의 LC소자(200)의 평면도이다. 또, 제12도는 제11도의 A-A선에 있어서의 확대단면도, 제13도는 제11도의 B-B선에 있어서의 확대단면도이다.

제14도는 지그재그형상의 인덕터의 원리를 도시한 도면이다. 오목볼록형상으로 굴곡된 지그재그형상을 갖는 게이트전극(10') 또는 채널(22)에 한방향의 전류를 흐르게 한 경우에는 인접하는 오목볼록부분에서 방향이 반대로 되는 자속이 교대로 발생하여 마치 1/2턴의 코일이 직렬로 접속된 상태로 된다. 따라서, LC소자(200)은 전체로써 제1실시예에 있어서의 게이트전극 또는 채널과 마찬가지로 소정의 인덕턴스를 갖는 인덕터도체로써 기능시킬수 있다.

또, 나선형상의 게이트전극으로 한 경우에는 게이트전극의 양끝부의 한쪽이 중심부에 위치하고, 다른쪽이 주변부에 위치하는 것에 대해서 지그재그형상의 게이트전극에서는 게이트전극의 양끝부가 주변부에 위치하므로 단자를 마련하거나 다른 회로소자와 접속할때 적합하다.

또, 제 15도는 지그재그형상의 LC소자에 있어서 신호의 전파로를 채널(22)가 아닌 게이트전극(10')로 하고, 채널(22)의 한쪽끝에 형성된 소오스(12)(또는 드레인(14))에 접지전극(16)을 접속한 경우를 도시한 평면도이다. 이 접지전극(16)은 접지또는 고정전위에 접속된다.

이와 같이 본 실시예의 LC소자(200)은 비나선형상 게이트전극(10')와 이것에 대응해서 형성되는 채널(22)의 각각이 인덕터를 형성함과 동시에 비나선형상 게이트전극(10')와 채널(22)사이에는 분포정수적으로 캐패시터가 형성된다.

따라서, 비나선형상 게이트전극(10')의 한쪽끝에 마련된 접지전극(16)을 접지 또는 고정전위에 접속함과 동시에 채널(22)를 신호의 전파로로써 사용한 경우에는 입력된 신호에 대해서 광대역에서 양호한 감쇠특성을 갖는 LC소자로 된다.

또, 이 LC소자(200)은 상술한 실시예의 LC소자와 마찬가지로 일반적인 MOS-FET등의 제조기술을 응용해서 제조할 수 있으므로 제조가 용이하여 소형화등에도 적합하다. 또, 반도체기판의 일부로써 LC소자를 제조한 경우에는 다른 부품과의 배선도 동시에 실행할 수 있어 후공정에 있어서의 조립작업등이 불필요하게 된다.

또, 본 실시예의 LC소자(200)은 비나선형상 게이트전극(10')에 인가하는 게이트전압(컨트롤전압Vc)의 값을 변경하는 것에 의해 채널(22)의 저항값을 가변으로 제어할 수 있어 LC소자(200)의 특성을 임의의 범위에서 조정 또는 변경할 수 있는 것 및 채널(22)가 형성되는 위치에 미리 n형의 캐리어를 주입해두는 디플레이션형 구조로 하는 것에 의해 입출력전극(18), (20)에 입출력되는 신호의 전압레벨이 정이라도 채널(22)가 형성되도록 할 수 있는 것도 상술한 실시예의 LC소자와 동일하다.

또, 게이트전극(10') 및 채널(22)가 비나선형상으로 되어 있으므로 신호의 입출력용의 배선을 게이트전극(10')와 동일 평면상에서 교차하는 일없이 실행할 수 있는 특징도 갖는다.

[제 3 실시예]

다음에 본 발명의 제3실시예의 LC소자에 대해서 도면을 참조하면서 구체적으로 설명한다.

상술한 제1실시예의 LC소자(100)은 나선형상 게이트전극(10)과 이것에 대응해서 형성되는 채널(22)가 거의 전체 길이에 걸쳐서 평행하게, 즉 거의 동일한 길이로 형성된 것이지만 본 실시예의 LC소자(300)은 제1도에 도시한 나선형상 게이트전극(10)을 소정 길이(예를들면 약 1턴분)짧게 함과 동시에 이 삭제한 부분에 대응하는 p-Si기판(30)의 표면에 캐리어를 주입한 점에 특징이 있다.

제16도는 제3실시예의 LC소자(300)의 평면도이다. 동일 도면에 도시한 바와 같이 제3실시예의 LC소자(300)은 p-Si기판(30)의 표면부근의 떨어진 위치에 형성된 소오스(12)와 드레인(14) 사이를 채널(22)에 의해서 접속하는 것에 의해 형성되어 있다. 이 채널(22)의 바깥둘레측의 약 절반은 게이트로써 기능하는 나선형상 게이트전극(10)에 대응하고 있다.

한편, 채널(22)의 안둘레측의 약 절반은 불순물인 n형 캐리어를 미리 주입해두고 대응하는 나선형상 게이트전극(10)이 없는 경우라도 나선형상의 채널(22)가 형성되도록 되어 있다.

이와 같이 나선형상 게이트전극(10)의 일부를 생략해서 나선형상 게이트전극(10)의 길이를 채널(22) 보다도 짧게 한 경우라도 짧아진 나선형상 게이트전극(10)이 한쪽의 인덕터로써 기능함과 동시에 나선형상의 채널(22)가 다른쪽의 인덕터로써 기능하는 것에 변함이 없어 제1도에 도시한 제1실시예의 LC소자(100)과 마찬가지로 양호한 감쇠특성을 갖는다. 특히, 본 실시예의 LC소자(300)은 나선형상 게이트전극(10)의 길이를 임의로 설정할 수 있기 때문에 분포정수적으로 형성되는 캐패시터의 용량값도 임의로 설정할 수 있어 설계의 자유도도 증대되게 된다.

제 17도는 본 실시예의 LC소자(300)의 등가회로를 도시한 도면이다. 동일 도면에 도시한 바와 같이 나선형상 게이트전극(10)의 탄수가 적어진 만큼 인덕턴스L3도 작아지고, 이것에 대응해서 분포정수적으로 존재하는 캐패시턴스C1도 작아진다. 따라서, 제1도등에 도시한 LC소자(100)과는 주파수특성이 다른 소자로 되고, 이 나선형상 게이트전극(10)의 길이(턴수)를 조정하는 것에 의해 임의의 범위에서 주파수특성을 조정 또는 변경할 수 있게 된다.

또, 접지전극(16)에 인가하는 게이트전압을 변경하는 것에 의해 나선형상 게이트전극(10)에 대응해서 형성된 채널(22)의 저항값을 변화시킬 수 있어 LC소자(300)의 감쇠특성을 가변으로 제어할 수 있는 점은 상술한 각 실시예의 LC소자와 동일하다.

또, 나선형상 게이트전극(10)에 대응해서 채널(22)가 형성되는 위치에 미리 n형의 캐리어를 주입해 두는 디플레이션형 구조로 하는 것에 의해 입출력전극(18), (20)에 입출력되는 신호의 전압레벨이 정이라도 채널(22)가 나선형상 게이트전극(10)에 대응하는 위치에 형성되게 할 수 있는 점도 상술한 각 실시예의 LC소자와 동일하다.

이와 같이 본 실시예의 LC소자(300)은 나선형상 게이트전극(10)과 채널(22)에 의해 인덕터와 캐패시터가 분포정수적으로 형성되어 양호한 감쇠특성을 갖는 소자로써 기능하게 된다.

또, LC소자(300)을 반도체제조기술을 이용해서 제조할 수 있는 점이나 LSI등의 일부로써 형성할 수 있어 후공정에 있어서의 배선처리를 생략할 수 있는 점등에 대해서는 상술한 제1실시예의 LC소자(100)과 동일하고, 이들에 대해서는 제1실시예와 동일한 이점을 갖는다.

또, 본 실시예의 LC소자(300)은 채널(22)를 신호의 전파로로써 사용했지만 나선형상 게이트전극(10)과 채널(22)의 기능을 바꿔서 나선형상 게이트전극(10)과 채널(22)의 기능을 바꿔서 나선형상 게이트전극(10)을 신호의 전파로로써 사용하고 채널(22)측을 접지 또는 고정전위에 접속하도록 해도 좋다. 이 경우에 있어서 채널(22)를 나선형상 게이트전극(10)에 비해서 짧게 하기 위해서는 채널(22)를 분단하고자 하는 부분에 다량의 p형 불순물을 주입하던가 또는 p-Si기판(30)의 일부를 에칭에 의해 파내려가 채널(22)를 분단하도록 해도 좋다.

[제 4 실시예]

본 발명의 제4실시예의 LC소자는 기본적으로 제3실시예의 LC소자와 동일하지만 게이트전극(10') 및 채널(22)가 비나선형상으로 되어 있는 점이 제3실시예의 LC소자와의 주된 상이점이다. 또, 본 실시예의 각 도면의 제3실시예에 대응하는 부호는 제3실시예의 부호와 동일하게 하였다.

제 18도는 제4실시예의 LC소자(400)의 평면도이다. 본실시예의 LC소자(400)은 제11도에 도시한 게이트전극(10')를 약 절반을 삭제함과 동시에 이 삭제한 부분에 대응하는 p-Si기판(30)의 표면에 캐리어를 주입한 점에 특징이 있다.

본 실시예의 LC소자(400)의 등가회로는 인덕턴스와 캐패시턴스의 값을 제외하고 제3실시예의 등가회로, 즉 제 17도와 동일하다. 동일 도면에 도시한 바와 같이 게이트전극(10')의 오목볼록수가 적어진만큼 인덕턴스L3도 작아지고, 이것에 대응해서 분포정수적으로 존재하는 캐피시턴스C1도 작아진다.

이와 같이 본 실시예의 LC소자(400)은 비나선형상 게이트전극(10')와 채널(22)에 의해 인덕터와 캐패시터가 분포정수적으로 형성되어 양호한 감쇠특성을 갖는 소자로써 기능하게 된다.

접지전극(16)에 인가하는 게이트전압을 변경하는 것에 의해 비나선형상 게이트전극(10')에 대응해서 형성되는 채널(22)의 저항값을 변화시킬 수 있어 LC소자(400)의 감쇠특성을 가변으로 제어할 수 있다.

또, 채널(22)가 형성되는 위치에 미리 n형의 캐리어를 주입해두는 디플레이션형 구조로 하는 것에 의해 입출력전극(18), (20)에 입출력되는 신호의 전압레벨이 정이라도 채널(22)가 형성되도록 할 수 있다.

또, LC소자(400)을 반도체제조기술을 이용해서 제조할 수 있는 점이나 LSI등의 일부로써 형성할 수 있어 후공정에 있어서의 배선처리를 생략할 수 있는 점 등에 대해서는 상술한 각 실시예의 LC소자와 동일하고, 이들에 대해서는 상술한 각 실시예와 동일한 이점을 갖는다.

[제 5 실시예]

다음에 본 발명의 제 5실시예의 LC소자에 대해서 도면을 참조하면서 구체적으로 설명한다.

이상의 실시예의 LC소자(100), (200), (300) 및 (400)은 3단자의 통상모드형 소자로써 기능하는 것이지만, 본 실시예의 LC소자(500)은 4단자의 공통모드형 소자로써 기능하도록 형성되어 있는 점에 특징이 있다.

제 19도는 제5실시예의 LC소자(500)의 평면도이다. 동일 도면에 도시한 바와 같이 제5실시예의 LC소자(500)은 p-Si기판(30)의 표면부근의 떨어진 위치에 형성된 소오스(12)와 드레인(14)사이를 나선형상 게이트전극(10)에 대응해서 형성된 채널(22)에 의해서 접속하는 것에 의해 형성되어 있다. 또, 이 나선형상 게이트전극(10)의 양끝에는 입출력전극(46), (48)이 접속되어 있고, 이 점이 제 1도에 도시한 LC소자(100)과 다르다

제 20도는 제5실시예의 LC소자(500)의 등가회로를 도시한 도면이다. 동일 도면에 도시한 바와 같이 2개의 입출력전극(18), (20) 사이에 소오스(12) 및 드레인(14)을 거쳐서 형성된 채널(22)가 인덕턴스L1을 갖는 인덕터로써 기능함과 동시에 2개의 입출력전극(46), (48)사이에 형성된 나선형상 게이트전극(10)이 인덕턴스 L2를 갖는 인덕터로써 가능한다. 또, 이들 채널(22)과 나선형상 게이트전극(10)이 각각 신호의 전파로로써 사용됨과 동시에 이들 사이에는 제 1실시예의 LC소자(100)과 마찬가지로 캐패시턴스C를 갖는 캐피시터가 분포정수적으로 형성된다.

이와 같이 본 실시예의 LC소자(500)은 나선형상 게이트전극(10)에 대응해서 형성되는 채널(22) 뿐만아니라 나선형상 게이트전극(10)의 양끝에도 2개의 입출력전극(46), (48)을 마련하는 것에 의해 양호한 감쇠특성을 갖는 4단자 공통모드형 소자로써 기능할 수 있다.

상술한 LC소자 (100), (300)과 마찬가지로 나선형상 게이트전극(10)에 인가하는 게이트전압을 변경하는 것에 의해 나선형상 게이트전극(10)에 대응해서 형성되는 채널(22)의 저항값을 바꿀 수 있어 LC소자(500)의 감쇠특성을 임의의 범위에서 가변으로 제어할 수 있다.

또, 채널(22)가 형성되는 위치에 미리 n형의 캐리어를 주입해 두는 디플레이션형 구조로 하는 것에 의해 입출력전극(18), (20)에 입출력되는 신호의 전압레벨이 정이라도 채널(22)가 형성되게 할수 있다.

또, 상술한 구조의 차(즉, 이 구조의 차에 기인하는 특성의 상이)를 제외하면 본 실시예의 LC소자(500)은 상술한 각 실시예의 LC소자와 같은 단면구조등을 갖고 있고, 이 LC소자(500)을 MOS제조기술을 이용해서 제조할 수 있는 점 및 LSI등의 일부로써 형성할 수 있어 후공정에 있어서의 배선처리를 생략할 수 있는 점등에 대해서는 상술한 제 1실시예의 LC소자(100)등과 동일하다.

[제 6 실시예]

본 발명의 제6실시예의 LC소자(600)은 기본적으로 제5실시예의 LC소자와 동일하지만 게이트전극(10') 및 채널(22)가 비나선형상으로 되어 있는 점이 제5실시예의 LC소자와의 주된 상이점이다. 또, 본 실시예의 각 도면의 제5실시예에 대응하는 부호는 제5실시예의 부호와 동일하게 하였다.

제 21도는 제6실시예의 LC소자(600)의 평면도이다. 동일 도면에 도시한 바와 같이 제6실시예의 LC소자(600)은 p-Si기판(30)의 표면부근의 떨어진 위치에 형성된 소오스(12)와 드레인(14)사이를 게이트전극(10')에 대응해서 형성되는 채널(22)에 의해서 접속하는 것에 의해 형성되어 있다. 또, 이 게이트전극(10')의 양끝에는 입출력전극(46), (48)이 접속되어 있고, 이 점이 제11도에 도시한 LC소자(200)과 다르다.

본 실시예의 LC소자(600)의 등가회로는 인덕턴스와 캐패시턴스의 값을 제외하고 제 5실시예의 등가회로, 즉 제20도와 동일하다.

본 실시예의 LC소자(600)은 비나선형상 게이트전극(10')에 대응해서 형성되는 채널(22)뿐만아니라 비나선형상 게이트전극(10')의 양끝에도 2개의 입출력전극(46), (48)을 마련하는 것에 의해, 양호한 감쇠특성을 갖는 4단자 공통모드형 소자로써 기능할 수 있다.

상술한 LC소자와 마찬가지로 비나선형상 게이트전극(10')에 인가하는 게이트전압을 변경하는 것에 의해 비나선형상 게이트전극(10')에 대응해서 형성되는 채널(22)의 저항값을 바꿀 수 있어 LC소자(600)의 감쇠특성을 임의의 범위에서 가변으로 제어할수 있다.

또, 채널(22)가 형성되는 위치에 미리 n형의 캐리어를 주입해두는 디플레이션형 구조로 하는 것에 의해 입출력전극(18), (20)에 입출력되는 신호의 전압레벨이 정이라도 채널(22)가 형성되게 할 수 있다.

또, 상술한 구조의 차(즉, 이 구조의 차에 기인하는 특성의 상이) 를 제외하면 본 실시예의 LC소자(600)은 상술한 각 실시예의 LC소자와 동일한 단면구조등을 갖고 있고, 이 LC소자(600)을 MOS제조기술을 이용해서 제조할 수 있는점 및 LSI등의 일부로써 형성할 수 있어 후공정에 있어서의 배선처리를 생략할 수 있는 점등에 대해서는 상술한 각 실시예의 LC소자와 동일하다.

또, 게이트전극(10') 및 채널(22)가 비나선형상으로 되어있으므로 신호의 입출력용의 배선을 게이트전극(10')와 동일 평면상에서 교차하는 일없이 실행할 수 있는 특징도 갖는다.

[제 7 실시예]

다음에 본 발명의 제 7실시예의 LC소자에 대해서 도면을 참조하면서 구체적으로 설명한다.

상술한 각 실시예의 LC소자는 나선형상 게이트전극(10)을 1개의 도체로 형성하고 있었지만 본 실시예의 LC소자(700)은 이 나선형상 게이트전극(10)을 여러개로 분할 (예를 들면 2분할) 한점에 특징이 있다.

제 22도는 제7실시예의 LC소자(700)의 평면도이다. 동일 도면에 도시한 바와 같이 제 7실시예의 LC소자(700)은 제 1도에 도시한 LC소자(100)에 사용되고 있는 나선형상 게이트전극(10)을 여러개의 분할 게이트전극부(10-1), (10-2)로 치환한 구조를 갖고 있다. 전체로써 나선형상을 갖는 이들의 분할 게이트전극부(10-1), (10-2)의 각각의 한쪽끝(바깥둘레측에 있는 분할게이트전극부(10-1)에 대해서는 바깥둘레측의 끝부, 안둘레측에 있는 분할게이트전극부(10-2)에 대해서는 안둘레측의 끝부) 에는 접지전극(16)이 접속되어 있고, 각 접지전극(16)을 접지하는 것에 의해 각 분할게이트전극부(10-1), (10-2)의 각각에 의해서 형성되는 인덕터가 접지된다.

또는 접지전극(16)을 고정전위의 전원에 접속하는 것에 의해 각 분할게이트전극부(10-1), (10-2)의 각각에 의해서 형성되는 인덕터가 이 고정전위로 된다.

또, 나선형상 게이트전극(10)을 분할하고 있으므로 각 분할게이트전극부사이에는 간극이 생기게 되고, 이 상태에서는 채널(22)가 분단될 염려가 있다. 그 때문에 본 실시예에서는 이 각 분할게이트전극부사이의 간극부분에 대응하는 p-Si기판(30)의 표면에 n형 불순물을 주입한 확산영역(13)이 마련되어 있고, 각 분할게이트전극부(10-1), (10-2)의 각각에 대응해서 형성되는 여러개의 채널(22)가 이 확산영역(13)을 거쳐서 1개의 도체로써 기능하도록 되어 있다.

제23도는 제7실시예의 LC소자(700)의 등가회로를 도시한 도면이다. 동일 도면에 도시한 바와 같이 각각의 분할게이트전극부(10-1), (10-2)에 대응해서 형성되는 채널(22)의 전체가 인덕턴스L1을 갖는 인덕터로써 기능함과 동시에 각 분할게이트전극부(10-1), (10-2)가 인덕턴스L4, L5를 갖는 인덕터로써 기능한다. 그리고, 채널(22)와 분할게이트전극부(10-1) 또는 채널(22)와 분할게이트전극부(10-2)의 각각이 캐패시턴스 C2, C3을 갖는 캐패시터로써 기능하고, 또 이들 캐패시터가 분포정수적으로 형성된다.

본 실시예의 LC소자(700)은 각 분할게이트전극부(10-1), (10-2)의 자기 인덕턴스 L4, L5가 작아진다. 따라서, 이들 자기 인덕턴스에 의한 LC소자(700)전체의 특성으로의 영향은 작아지고, 채널(22)가 갖는 인덕턴스 L1과 분포정수적으로 형성되는 캐패시턴스 C2, C3에 의해서 LC소자(700) 전체의 특성이 거의 결정되게 된다. 이 때문에 나선형상 게이트전극(10)의 분할상태를 바꾸는 것에 의해 제1실시예등에 설명한 LC소자와는 다른 특성을 갖는 LC소자를 형성할 수 있어 설계의 자유도가 증대하게 된다.

또, 채널(22)가 형성된 위치에 미리 n형의 캐리어를 주입해두는 디플레이션형 구조로 하는 것에 의해 입출력전극(18), (20)에 입출력되는 신호의 전압레벨이 정이라도 채널(22)가 형성되게 할 수 있다.

또, LC소자(700)을 반도체제조기술을 이용해서 제조할 수 있는 점이나 LSI등의 일부로써 형성할 수 있어 후공정에 있어서의 배선처리를 생략할 수 있 있는점및 나선형상 게이트전극에 인가하는 전압을 바꾸는 것에 의해 LC소자(700)전체의 감쇠특성을 변경할수 있는 점등에 대해서는 상술한 각 실시예의 LC소자와 동일하고, 이들에 대해서는 상술한 각 실시예와 동일한 이점을 갖는다.

또, 제22도에 평면구조를 도시한 본 실시예의 LC소자(700)은 채널(22)를 신호의 전파로로써 사용함과 동시에 나선형상 게이트전극(10)을 여러개로 분할했지만 이것과는 반대로 채널(22)측을 여러개로 분할하도록 해도 좋다. 이 경우에는 나선형상 게이트전극(10)에 전압이 인가된 상태에서 채널(22)측을 전기적으로 여러개로 분할할 필요가 있으므로 이 채널(22)가 형성되는 위치의 일부에 미리 p형 불순물을 다량으로 주입하거나 에칭등에 의해 p-Si기판(30)의 일부를 파내려가는 것에 의해 채널(22)가 여러개로 분단되도록 하면 좋다.

[제 8 실시예]

본 발명의 제8실시예의 LC소자는 기본적으로 제7실시예의 LC소자와 동일하지만 게이트전극(10') 및 채널(22)가 비나선형 상으로 되어 있는 점이 제7실시예의 LC소자와의 주된 상이점이다. 또, 본 실시예의 각 도면의 제7실시예에 대응하는 부호는 제7실시예의 부호와 동일하게 하였다.

제244도는 제8실시예의 LC소자(800)의 평면도이다. 동일 도면에 도시한 바와 같이 제8실시예의 LC소자(800)은 제11도에 도시한 LC소자(200)에 사용되고 있는 지그재그형상의 게이트전극(10')를 여러개의 분할게이트전극부(10'-1), (10'-2)로 치환한 구조를 갖고 있다.

본 실시예의 LC소자(800)의 등가회로는 인덕턴스와 캐패시턴스의 값을 제외하고 제7실시예의 등가회로, 즉 제23도와 동일하다. 본 실시예의 LC소자(800)은 각 분할게이트전극부(10'-1), (10'-2)의 자기 인덕턴스L4, L5가 작아진다. 따라서, 이들 자기인덕턴스에 의한 LC소자(800)전체의 특성으로의 영향은 작아지고, 채널(22)가 갖는 인덕턴스L1과 분포정수적으로 형성되는 캐패시턴스 C2. C3에 의해서 LC소자(800) 전체의 특성이 거의 결정되게 된다. 이 때문에 비나선형상 게이트전극(10')의 분할상태를 바꾸는 것에 의해 제1실시예등에 설명한 LC소자와는 다른 특성을 갖는 LC소자를 형성할 수 있어 설계의 자유도가 증대하게 된다.

또, LC소자(800)을 반도체제조기술을 이용해서 제조할 수 있는 점이나 LSI등의 일부로써 형성할 수 있어 후공정에 있어서의 배선처리를 생략할 수 있는 점 및 게이트전극에 인가하는 전압을 바꾸는 것에 의해 LC소자(800) 전체의 감쇠특성을 변경할 수 있는 점 등에 대해서는 상술한 각 실시예의 LC소자와 동일하고, 이들에 대해서는 상술한 각 실시예와 동일한 이점을 갖는다.

[제 9 실시예]

다음에 본 발명의 제9실시예의 LC소자에 대해서 도면을 참조하면서 구체적으로 설명한다.

일반적으로 도전체는 나선형상으로 하는 것에 의해 소정의 인덕턴스를 갖는 인덕터도체로써 기능한다. 상술한 바와 같이 게이트전극(10')나 채널(22)를 지그재그형상으로 한 경우라도 소정의 인덕턴스를 갖는 인덕터도체로써 기능한다. 그러나, 입력되는 신호의 주파수대역을 고주파로 한정한 경우에는 나선형상이나 지그재그형상이외의 형상, 극단적인 경우에는 직선형상이라도 인덕턴스성분을 갖는 인덕터도체로써 기능한다. 본 실시예의 LC소자는 이와 같은 점에 착안해서 게이트전극을 나선형상이나 지그재그형상 이외의 형상으로 형성한 점에 특징이 있다.

제25도a, 제25도b, 제26도a 및 제26도b는 게이트로써 기능하는 게이트전극(10') 및 그것에 대응해서 형성되는 채널(22)의 각각을 직선형상으로 한 본 실시예의 LC소자의 평면도이다.

제25도a는 상술한 제1도 및 제11도에 대응하고 있으며, 게이트로써 기능하는 전극(10')의 전체 길이에 걸쳐서 채널(22)가 형성된 3단자형의 LC소자가 도시되어 있다. 동일 도면에 도시한 LC소자는 엔한스먼트형 또는 디플레이션형중 어느것이라도 좋다.

또, 제25도b는 제16도 및 제18도에 대응하고 있으며, 채널(22)의 일부에 대향하도록 게이트전극(10')가 마련되어 있고, 게이트전극(10')에 대항하지 않은 채널(22)의 다른 부분에는 미리 캐리어가 주입되어 있다. 또는 채널(22)의 전체 길이에 걸쳐서 미리 캐리어를 주입한 디플레이션형으로 해도 좋다.

또, 제26도a는 제19도 및 제21도에 대응하고 있으며, 직선형상의 게이트전극(10')의 양끝에 입출력전극(46), (48)을 형성해서 공통모드형으로 한 경우를 도시하고 있다. 제26도b는 제22도 및 제24도에 대응하고 있으며, 분할된 여러개의 분할게이트전극부(10'-1), (10'-2)가 마련된 경우를 도시하고 있다.

제27도a 및 제27도b는 게이트전극(10')와 채널(22)를 곡선형상 또는 파형형상으로 한 경우의 LC소자의 평면도이다. 제27도a는 곡률반경이 큰 곡선형상의 경우를 도시하고 있다. 소오스(12)와 드레인(14)를 직선으로 연결한 위치에 다른 부품등을 배치해야만 하는 경우에는 제27도a에 도시한 바와 같이 게이트전극(10') 및 채널(22)를 곡선형상으로 하면 좋다.

제27도b는 파형형상의 경우를 도시하고 있다. 이 LC소자는 제11도등에 도시한 지그재그형상정도는 아니지만 게이트전극(10')등을 직선형상 또는 곡률반경이 큰 곡선형상으로 한 경우에 비하면 큰 인덕터성분을 갖게 된다.

제28도는 게이트전극(10')와 채널(22)를 1주에 미치지 않는 주회형상으로 한 경우의 LC소자의 평면도이고, 제29도는 게이트전극(10')와 채널(22)를 1주에 미치지 않는 주회형상으로 함과 동시에 그 끝부에 약간의 되접어 꺾음부를 마련한 LC소자의 평면도이다. 이들 도면에 도시한 바와 같이 게이트전극(10') 및 채널(22)를 거의 주회형상으로 형성하는 것에 의해 작은 인덕턴스를 갖는 LC소자를 형성할 수 있다. 또, 제29도에 도시한 바와 같이 게이트전극(10') 및 채널(22)의 한쪽끝(또는 양끝이라도 좋다)을 부분적으로 되접어 꺾는 것에 의해 게이트전극(10')등이 발생하는 자속을 부분적으로 제거해서 인덕턴스를 감소시켜 LC소자전체의 인덕턴스, 즉 주파수특성을 조정할수 있다.

또, 상술한 제27도a ∼ 제29도의 각각은 설명을 간단히 하기 위해 제25도a에 대응하는 LC소자만을 도시하고 있지만 제25도b, 제26도a, 제26도b의 각각에 대응하는 타입에 대해서도 마찬가지로 고려할 수 있다.

이와 같이 제25도a ∼ 제29도에 도시한 LC소자는 게이트전극(10')등을 지그재그형상 이외의 형상으로 한 것으로써, 상술한 제1실시예 ∼ 제8실시예와 마찬가지로 양호한 감쇠특성을 갖는 잡음필터로써 기능할 수 있다.

또, 인가하는 게이트전압을 바꾸는 것에 의해 게이트전극(10')에 대응해서 형성되는 채널(22)의 저항값을 변화시킬 수 있어 LC소자 전체의 감쇠특성을 가변으로 제어할 수 있는 점도 상술한 각 실시예의 LC소자(100)등과 동일하다.

또, LC소자를 반도체제조기술을 이용해서 제조할 수 있는 점이나 LSI등의 일부로써 형성할 수 있어 후공정에 있어서의 배선처리를 생략할 수 있는 점등에 대해서는 상술한 각 실시예의 LC소자와 동일하고, 이들에 대해서는 상술한 각 실시예와 동일한 이점을 갖는다.

이와 같이 고주파대역의 신호에 한정된 경우에는 게이트전극(10')와 채널(22) (또는 채널(22)만)를 나선형상이외의 임의의 형상으로 할 수 있기 때문에 반도체기판상의 빈영역을 유효하게 사용해서 LC소자를 형성할 수 있다.

[그밖의 실시예]

다음에 본 발명의 그밖의 실시예에 관한 LC소자에 대해서 도면을 참조하면서 구체적으로 설명한다.

상술한 각 실시예의 각 LC소자는 전극(10)의 양끝 근방에 있어서 떨어진 위치에 소오스(12) 및 드레인(14)를 배치하도록 했지만 전극(10)의 형상을 연구해서 소오스(12)와 드레인(14)를 접근시킨 위치에 배치하도록 해도 좋다.

예를 들면 제30도에 도시한 바와 같이 소오스(12)와 드레인(14)를 인접하도록 배치함과 동시에 LC소자(100)등의 전극(10)의 한쪽끝을 드레인(14)에 도달할때까지 연장한다. 또는 제31도에 도시한 바와 같이 소오스(12)와 드레인(14)를 인접하도록 배치함과 동시에 LC소자(100)등의 전극(10)의 형상을 유지한채로 되접어 꺾는다.

이와 같이 전극(10)의 형상을 연구하는 것에 의해 소오스(12)와 드레인(14)의 위치가 접근하여 접지전극(16) 및 입출력전극(18), (20)을 거의 동일한 위치에 형성할 수 있다. 따라서, 단자부착시의 배선을 용이하게 실행할 수 있어 제조공정의 간략화가 가능하게 된다.

또, 제32도 및 제33도는 화학액상법을 사용해서 단자부착을 실행하는 경우의 개략적인 도면이다. 제32도에는 본 실시예에 있어서 단자부착을 실행하는 LC소자의 평면구조가 도시되어 있으며, 예를 들면 제1실시예의 LC소자(100) (다른 실시예의 LC소자에 단자부착을 실행하는 경우도 동일하다)에 화학액상법에 의한 단자부착을 실행하는 경우가 도시되어 있다. 제32도에 도시한 LC소자는 제1실시예에 설명한 LC소자(100)과 비교하면 2개의 입출력전극(18), (20)을 짧게 설정함과 동시에 접지전극(16)을 삭제한 점이 다르다.

제33도에 도시한 LC소자의 단면도는 하기의 프로세스를 거치기 전의 반도체기판에 있어서 설명한 제32도의 C-C선에 있어서의 단면에 해당한다. 제33도에 도시한 단면구조를 갖는 LC소자는 우선 반도체기판을 1개의 LC소자마다 잘라낸후에 개별적으로 잘라내어진 칩(소자)의 전체 표면에 화학액상법에 의해 절연막으로써 실리콘산화막(60)을 형성하고, 그후 에칭에 의해 나선형상 게이트전극(10) 또는 입출력전극(18), (20)상의 실리콘산화막(60)을 제거해서 구멍을 뚫고, 그 구멍을 땜납(62)로 표면으로 솟아오를 정도로 봉하는 것에 의해 돌출한 땜납(62)를 프린트배선기판의 랜드와 직접 접촉할 수 있도록 한 것이다. 따라서, 표면실장하는 경우에는 접합하게 된다. 특히, 제33도에 도시한 입출력전극(18) (입출력전극(20)도 동일) 과 나선형상 게이트전극(10)의 높이를 동일하게 하는 것에 의해 돌출된 땜납(62)도 거의 동일한 높이로 형성할 수 있어 표면실장시에 더욱 적합하다.

또, 소자표면의 보호막에 합성수지등의 다른 절연재료를 사용해도 좋고, 보호막의 천공에 레이저광선을 이용해도 좋다. 또, 제32도의평면도에 도시한 나선형상 게이트전극(10)의 한쪽끝에 접지전극(16)을 형성해두고이 일부에 땜납(62)를 쌓아올리도록 해도 좋다.

제34도는 상술한 각 실시예의 LC소자를 실제의 LSI등의 일부로써 형성하는 경우의 설명도이다. 동일 도면에 도시한 바와 같이 반도체칩(44)상의 각종 신호 또는 전원 라인(46)에 상술한 각 실시예의 LC소자(100)등을 삽입하는 형태로 조립한다. 특히, 상술한 각 실시예의 LC소자는 반도체칩(44)상에 각종 회로를 형성하는 공정에 있어서 동시에 제조할 수 있으므로 후공정에 있어서의 배선처리등이 불필요하게 된다는 이점이 있다.

다음에 상술한 각 실시예의 LC소자를 실제의 회로에 일부로써 사용하는 경우의 1예에 대해서 설명한다. 또, 다음에 설명하는 각 도면에 있어서는 제1실시예의 LC소자(100)을 사용한 각종 회로를 도시하고 있지만 마찬가지로 제2실시예 이하의 각 실시예의 LC소자를 사용하는 경우라도 좋다.

일반적으로 상술한 각 실시예의 LC소자에 있어서 인덕터를 형성하는 채널(22)는 고저항을 갖고, 또 이 채널(22)의 전체길이가 길기 때문에 2개의 입출력전극(18), (20)사이에서 신호의 전압레벨의 감쇠가 발생한다. 그 때문에 실제로 각 실시예의 LC소자를 회로의 일부로써 사용하는 경우에는 출력측에 고입력임피던스의 버퍼를 접속하는 것에 의해 실용적인 구성으로 된다. 또, 본 발명의 LC소자의 출력측에 버퍼를 접속하는 것에 의해 상기 각 실시예의 LC소자의 출력임피던스와 후단의 회로의 입력임피던스를 정합시키도록 할 수 있으며, 또 LC소자로 부터의 출력을 전류증폭할 수도 있다.

제35도a, 제35도b 및 제35도c는 출력측에 버퍼를 접속한 예를 도시한 도면이다. 제35도a는 버퍼로써 MOS-FET와 저항으로 이루어지는 소오스폴로워(32)를 사용한 경우를 도시하고 있다. 이 소오스폴로워(32)를 구성하는 MOS-FET는 상술한 각 실시예의 LC소자와 동일한 MOS구조를 갖고 있으므로, 이 소오스플로워(32)를 포함한 전체를 LC소자로써 일체적으로 형성할 수 있다.

도, 제35도b는 버퍼로써 달링톤접속된 2개의 바이폴라트랜지스터와 저항으로 이루어지는 애미터폴로워(34)를 사용한 경우를 도시하고 있다. 각 실시예의 LC소자와 바이폴라트랜지스터에서 구조는 약간 다르지만 동일한 반도체기판상에 형성할 수 있으므로 구조는 약간 다르지만 동일한 반도체기판상에 형성할 수 있으므로 이에미터폴로워(34)를 포함한 전체를 LC소자로써 일체적으로 형성할 수 있다. 또, 출력에 가까운 쪽의 트랜지스터의 베이스를 저항을 거쳐서 접지하는 것에 의해서 그 트랜지스터의 동작점의 안정도를 향상시킬 수도 있다.

제 35도c는 p채널MOS-FET를 역바이어스로 사용한 다른 버퍼회로를 도시하고 있다.

제36도a 및 제36도b는 출력측에 증폭회로를 접속한 예를 도시한 도면이다. 제36도a는 버퍼로써 2개의 MOS-FET와 저항으로 이루어지는 증폭회로(38)을 사용한 경우를 도시하고 있다. 이 증폭회로(38)을 구성하는 MOS-FET도 상술한 각 실시예의 LC소자와 동일한 MOS구조를 갖고 있으므로 이 증폭회로(38)을 포함한 전체를 LC소자로써 일체적으로 형성할 수 있다. 또, 이 회로에 있어서 전압증폭율은 1+(R2/R1)이고, R2=0으로 하면 소오스플로워와 동등하게된다.

또, 제36도b는 증폭회로로써 2개의 바이폴라트랜지스터와 저항으로 이루어지는 증폭회로(40)을 사용한 경우를 도시하고 있다. 각 실시예의 LC소자와 바이폴라트랜지스터에서 구조는 약간 다르지만 동일한 반도체기판상에 형성할 수 있으므로 이 증폭회로(40)을 포함한 전체를 LC소자로써 일체적으로 형성할 수 있다. 또, 이 회로에 있어서 전압증폭율은 1+(R2/R1)이고, R2=0으로 하면 에미터폴로워와 동등하게된다.

이와 같이 출력측에 증폭회로를 마련하는 것에 의해 LC소자(100)등의 인덕터부분(채널(22))에 의해서 감쇠한 신호를 증폭에 의해서 복원하고, SN비가 양호한 출력신호를 얻는것 및 후단의 회로와의 임피던스정합을 얻는 것등이 가능해진다.

또, 출력측에 레벨변환회로를 접속하는 것에 의해 LC소자(100)등의 인덕터부분에 의해서 감쇠한 신호레벨의 레벨변환 또는 레벨보정을 실행할 수도 있다. 또, 이들 레벨변환회로를 LC소자(100)등과 동일한 기판에 일체적으로 형성할 수 있는 점은 상술한 버퍼의 경우와 동일하다.

제37도a 및 제37도 b는 상술한 각 실시예의 LC소자에 입력 보호회로를 추가한 경우의 구성의 1예를 도시한 도면이다. MOS구조를 갖는 각 실시예의 LC소자는 나선형상 게이트전극(10)의 한쪽끝에 마련된 접지전극(16)등에 예를 들면 정전기에 의해서 발생하는 고전압이 인가되면 나선형상 게이트전극(10)과 p-Si기판(30)사이에 개재하는 절연층(26) (게이트막)이 파괴된다. 따라서, 이 정전기등에 의한 절연층(26)의 파괴를 방지하기 위해 보호회로가 필요하게 된다.

제37도a 및 제37도b에 도시한 보호회로는 모두 여러개의 다이오드와 저항으로 구성되어 있고, 게이트전극(10)에 고전압이 인가되면 동작전원라인측 또는 섀시(chassis) 접지측으로 전류가 바이패스되도록 되어 있다. 특히, 제37도a의 회로에서는 수백V, 제37도b의 회로에서는 1000 ∼ 2000V의 정전내압으로 하는 것이 가능하고 사용환경등에 따라서 사용하는 보호회로를 적절히 선택할 수 있다.

또, 본 발명의 이상의 각 실시예에 있어서, 채널을 신호전파로로써 사용하는 경우 게이트전압을 조절하는 것에 의해서 신호전파로를 매우 높은 임피던스로 설정할 수 있다. 이와 같은 본 발명의 LC소자의 성질을 이용하는 것에 의해 이 LC소자의 전단의 회로와 후단의 회로를 전기적으로 분리할 수 있다. 예를 들면 채널을 신호전파로로써 사용해서 데이타라인에 삽입한 경우에는 이 전파로에 입력되는 데이타의 논리를 그대로 출력할 수도 있고, 이 전파로를 고저항으로 설정하는 것에 의해 전파로의 출력단을 고임피던스로 유지할 수도 있다. 즉, 상술한 LC소자를 데이타라인에 삽입하는 것에 의해 3상태 버퍼와 같은 기능을 갖게 할 수 있다.

또, 본 발명은 상기 각 실시예에 한정되는 것은 아니고 본 발명의 요지의 범위내에서 여러가지의 변형 실시가 가능하다.

예를들면 상술한 각 실시예에 있어서는 LC소자(100)등을 LSI등의 일부로써 형성할 수 있는 점을 효과로써 들었지만 반드시 LSI등의 일부로써 형성할 필요는 없고 반도체기판상에 LC소자(100)등을 형성한후에 접지전극(16) 및 입출력전극(18), (20)의 각각에 단자부착을 실행하거나 또는 제33도에 도시한 바와 같은 화학액상법을 이용해서 단자부착을 실행해서 단일체의 소자로써 형성하도록 해도 좋다. 이 경우에는 동일한 반도체기판상에 여러개의 LC소자를 동시에 형성하고, 그후 반도체기판을 잘래내어서 각 LC소자에 단자부착을 실행하도록 하면 용이하게 대량생산이 가능하게 된다.

또, 상술한 각 실시예에서는 게이트전극을 알루미늄등의 금속으로 형성하는 경우를 기술했지만 충분한 도전성이 있으면 반드시 금속에 한정되지 않고 예를들면 폴리실리콘등으로 형성해도 좋다.

또, 상술한 각 실시예에 있어서는 나선형 게이트전극(10)의 한쪽끝부에 접지전극(16)을 마련하도록 했지만 반드시 가장 끝부에 마련할 필요는 없고 주파수특성을 검토한후에 필요에 따라서 그 부착위치를 어긋나게 해도 좋다.

또, 상술한 각 실시예의 LC소자는 p-Si기판(30)을 이용해서 형성했지만 마찬가지로 n형 반도체기판(n-Si기판)을 이용해서 형성하도록 해도 좋다. 또, 반도체기판은 게르마늄등의 실리콘이외의 재료 또는 비정질재료인 아몰퍼스실리콘 등을 사용하도록 해도 좋다.

Claims

반도체기판상에 형성된 소정의 인덕턴스를 갖는 게이트전극,

상기 게이트전극과 상기 반도체기판 사이에 형성된 절연층,

상기 반도체기판내에 있어서 상기 게이트전극에 대응해서 형성되는 채널의 한쪽끝 부근에 형성된 제1의 확산영역 및

상기 반도체기판내에 있어서 상기 채널의 다른쪽 끝 부근에 형성된 제2의 확산영역을 구비하고,

상기 게이트전극 및 상기 채널이 인덕터도체로써 기능하고,

상기 게이트전극의 인덕턴스 및 상기 채널의 인덕턴스와 그들 사이에 형성되는 캐패시턴스가 분포정수적으로 존재하고,

적어도 상기 채널을 신호전파로로써 사용하는 것을 특징으로 하는 LC소자.
반도체기판상에 형성된 소정의 인덕턴스를 갖는 게이트전극,

상기 게이트전극과 상기 반도체기판 사이에 형성된 절연층 및

상기 반도체기판내에 있어서 상기 게이트전극에 대응해서 형성되는 채널의 한쪽끝 부근에 형성된 확산영역을 구비하고,

상기 게이트전극 및 상기 채널이 인덕터도체로써 기능하고,

상기 게이트전극의 인덕턴스 및 상기 채널의 인덕턴스와 그들 사이에 형성되는 캐패시턴스가 분포정수적으로 존재하고,

상기 게이트전극을 신호전파로로써 사용하는 것을 특징으로 하는 LC소자.
제1항에 있어서,

상기 게이트전극이 나선형상을 갖는 것을 특징으로 하는 LC소자.
제2항에 있어서,

상기 게이트전극이 나선형상을 갖는 것을 특징으로 하는 LC소자.
제1항에 있어서,

상기 게이트전극이 지그재그형상을 갖는 것을 특징으로 하는 LC소자.
제2항에 있어서,

상기 게이트전극이 지그재그형상을 갖는 것을 특징으로 하는 LC소자.
제1항에 있어서,

상기 게이트전극이 직선형상 또는 곡선형상을 갖는 것을 특징으로 하는 LC소자.
제2항에 있어서,

상기 게이트전극이 직선형상 또는 곡선형상을 갖는 것을 특징으로 하는 LC소자.
제1, 3, 5, 7 항중 어느 한항에 있어서,

상기 제1의 확산영역에 전기적으로 접속된 제1의 입출력전극,

상기 제2의 확산영역에 전기적으로 접속된 제2의 입출력전극 및

상기 게이트전극의 한쪽끝 부근에 전기적으로 접속된 접지전극을 갖고,

상기 제1 및 제2의 입출력전극 중 어느 한쪽에서 신호를 입력하고, 다른쪽에서 신호를 출력함과 동시에 상기 접지전극을 고정전위의 전원에 접속 또는 접지하는 것을 특징으로 하는 LC소자.
제2, 4, 6, 8 항중 어느 한항에 있어서,

상기 게이트전극의 한쪽끝부 부근에 전기적으로 접속된 제1의 입출력전극,

상기 게이트전극의 다른쪽끝부 부근에 전기적으로 접속된 제2의 입출력전극 및

상기 채널의 한쪽끝부 부근에 형성된 상기 확산영역에 전기적으로 접속된 접지전극을 갖고,

상기 제1 및 제2의 입출력전극중 어느 한쪽에만 신호를 입력하고, 다른쪽에서 신호를 출력함과 동시에 상기 접지전극을 고정전위의 전원에 접속 또는 접지하는 것을 특징으로 하는 LC소자.
제1, 3, 5, 7 항중 어느 한항에 있어서,

상기 제1의 확산영역에 전기적으로 접속된 제1의 입출력전극,

상기 제2의 확산영역에 전기적으로 접속된 제2의 입출력전극 ,

상기 게이트전극의 한쪽끝부 부근에 전기적으로 접속된 제3의 입출력전극 및

상기 게이트전극의 다른쪽끝부 부근에 전기적으로 접속된 제4의 입출력전극을 갖고,

상기 채널과 상기 게이트전극의 양쪽을 신호전파로로 하는 공통모드형의 소자로써 사용되는 것을 특징으로 하는 LC소자.
제1, 3, 5, 7 항중 어느 한항에 있어서,

상기 채널만을 상기 신호전파로로써 사용하고,

상기 게이트전극을 여러개로 분할하고, 분할된 여러개의 게이트전극부의 각각을 서로 전기적으로 접속하고, 분할된 전극 사이에 대응하는 부분에서 상기 채널이 분단되지 않도록 그 부분에 미리 캐리어를 주입한 것을 특징으로 하는 LC소자.
제9항에 있어서,

상기 채널만을 상기 신호전파로로써 사용하고,

상기 게이트전극을 여러개로 분할하고, 분할된 여러개의 게이트전극부의 각각을 서로 전기적으로 접속하고, 분할된 전극 사이에 대응하는 부분에서 상기 채널이 분단되지 않도록 그 부분에 미리 캐리어를 주입한 것을 특징으로 하는 LC소자.
제2, 4, 6, 8항 중 어느 한항에 있어서,

상기 채널이 형성되는 위치의 일부에 미리 캐리어를 주입해 두는 것에 의해 상기 게이트전극에 대응해서 형성되는 상기 채널을 여러개로 분할하고, 분할된 각각의 채널의 한쪽끝 부근에 상기 제1의 확산영역 또는 상기 제2의 확산영역을 마련하고, 이들 여러개의 상기 제1의 확산영역 또는 상기 제2의 확산영역을 서로 전기적으로 접속하는 것을 특징으로 하는 LC소자.
제10항에 있어서,

상기 채널이 형성되는 위치의 일부에 미리 캐리어를 주입해 두는 것에 의해 상기 게이트전극에 대응해서 형성되는 상기 채널을 여러개로 분할하고, 분할된 각각의 채널의 한쪽끝 부근에 상기 제1의 확산영역 또는 상기 제2의 확산영역을 마련하고, 이들 여러개의 상기 제1의 확산영역 또는 상기 제2의 확산영역을 서로 전기적으로 접속하는 것을 특징으로 하는 LC소자.
제1항에 있어서,

상기 신호전파로의 출력측에 버퍼를 접속한 것을 특징으로 하는 LC소자.
제2항에 있어서,

상기 신호전파로의 출력측에 버퍼를 접속한 것을 특징으로 하는 LC소자.
제9항에 있어서,

상기 신호전파로의 출력측에 버퍼를 접속한 것을 특징으로 하는 LC소자.
제10항에 있어서,

상기 신호전파로의 출력측에 버퍼를 접속한 것을 특징으로 하는 LC소자.
제1, 3, 5, 7항 중 어느 한항에 있어서,

상기 LC소자의 상기 제1의 확산영역 또는 상기 제2의 확산영역중 어느 한쪽에 상기 채널을 거쳐서 출력되는 신호를 증폭하는 버퍼를 접속한 것을 특징으로 하는 LC소자.
제9항에 있어서,

상기 LC소자의 상기 제1의 확산영역 또는 상기 제2의 확산영역중 어느 한쪽에 상기 채널을 거쳐서 출력되는 신호를 증폭하는 버퍼를 접속한 것을 특징으로 하는 LC소자.
제11항에 있어서,

상기 LC소자의 상기 제1의 확산영역 또는 상기 제2의 확산영역중 어느 한쪽에 상기 채널을 거쳐서 출력되는 신호를 증폭하는 버퍼를 접속한 것을 특징으로 하는 LC소자.
제1, 3, 5, 7항 중 어느 한항에 있어서,

상기 게이트전극에 대해서 인가하는 게이트전압을 가변으로 설정하는 것에 의해 적어도 상기 채널의 저항값을 가변으로 제어하는 것을 특징으로 하는 LC소자.
제2, 4, 6, 8항 중 어느 한항에 있어서,

상기 게이트전극에 대해서 인가하는 게이트전압을 가변으로 설정하는 것에 의해 적어도 상기 채널의 저항값을 가변으로 제어하는 것을 특징으로 하는 LC소자.
제9항에 있어서,

상기 게이트전극에 대해서 인가하는 게이트전압을 가변으로 설정하는 것에 의해 적어도 상기 채널의 저항값을 가변으로 제어하는 것을 특징으로 하는 LC소자.
제10항에 있어서,

상기 게이트전극에 대해서 인가하는 게이트전압을 가변으로 설정하는 것에 의해 적어도 상기 채널의 저항값을 가변으로 제어하는 것을 특징으로 하는 LC소자.
제1, 3, 5, 7항 중 어느 한항에 있어서,

상기 반도체기판 표면 근방으로서 상기 게이트전극에 대응하는 위치에 미리 캐리어를 주입하는 것을 특징으로 하는 LC소자.
제2, 4, 6, 8항 중 어느 한항에 있어서,

상기 반도체기판 표면 근방으로서 상기 게이트전극에 대응하는 위치에 미리 캐리어를 주입하는 것을 특징으로 하는 LC소자.
제9항에 있어서,

상기 반도체기판 표면 근방으로서 상기 게이트전극에 대응하는 위치에 미리 캐리어를 주입하는 것을 특징으로 하는 LC소자.
제10항에 있어서,

상기 반도체기판 표면 근방으로서 상기 게이트전극에 대응하는 위치에 미리 캐리어를 주입하는 것을 특징으로 하는 LC소자.
제1, 3, 5, 7항 중 어느 한항에 있어서,

상기 반도체기판 표면 근방으로서 상기 채널이 형성되는 위치의 적어도 일부에 미리 캐리어를 주입하고, 상기 게이트전극에 대해서 상기 채널의 길이를 길게 또는 짧게 설정하는 것에 의해서 상기 게이트전극과 상기 채널을 부분적으로 대응시키는 것을 특징으로 하는 LC소자.
제2, 4, 6, 8항 중 어느 한항에 있어서,

상기 반도체기판 표면 근방으로서 상기 채널이 형성되는 위치의 적어도 일부에 미리 캐리어를 주입하고, 상기 게이트전극에 대해서 상기 채널의 길이를 길게 또는 짧게 설정하는 것에 의해서 상기 게이트전극과 상기 채널을 부분적으로 대응시키는 것을 특징으로 하는 LC소자.
제9항에 있어서,

상기 반도체기판 표면 근방으로서 상기 채널이 형성되는 위치의 적어도 일부에 미리 캐리어를 주입하고, 상기 게이트전극에 대해서 상기 채널의 길이를 길게 또는 짧게 설정하는 것에 의해서 상기 게이트전극과 상기 채널을 부분적으로 대응시키는 것을 특징으로 하는 LC소자.
제10항에 있어서,

상기 반도체기판 표면 근방으로서 상기 채널이 형성되는 위치의 적어도 일부에 미리 캐리어를 주입하고, 상기 게이트전극에 대해서 상기 채널의 길이를 길게 또는 짧게 설정하는 것에 의해서 상기 게이트전극과 상기 채널을 부분적으로 대응시키는 것을 특징으로 하는 LC소자.
제1, 3, 5, 7항 중 어느 한항에 있어서,

상기 게이트전극에 과전압을 동작전원라인측 또는 접지측으로 바이패스시키는 보호회로를 마련한 것을 특징으로 하는 LC소자.
제2, 4, 6, 8항 중 어느 한항에 있어서,

상기 게이트전극에 과전압을 동작전원라인측 또는 접지측으로 바이패스시키는 보호회로를 마련한 것을 특징으로 하는 LC소자.
제9항에 있어서,

상기 게이트전극에 과전압을 동작전원라인측 또는 접지측으로 바이패스시키는 보호회로를 마련한 것을 특징으로 하는 LC소자.
제10항에 있어서,

상기 게이트전극에 과전압을 동작전원라인측 또는 접지측으로 바이패스시키는 보호회로를 마련한 것을 특징으로 하는 LC소자.
특허청구의 범위 제1, 3, 5, 7항 중의 어느 한항에 기재된 LC소자를 기판의 일부로서 형성하고, 상기 게이트전극 및 이것에 대응해서 형성된 채널의 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체로 형성한 것을 특징으로 하는 반도체장치.
특허청구의 범위 제2, 4, 6, 8항 중의 어느 한항에 기재된 LC소자를 기판의 일부로서 형성하고, 상기 게이트전극 및 이것에 대응해서 형성된 채널의 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체로 형성한 것을 특징으로 하는 반도체장치.
특허청구의 범위 제9항에 기재된 LC소자를 기판의 일부로서 형성하고, 상기 게이트전극 및 이것에 대응해서 형성된 채널의 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체로 형성한 것을 특징으로 하는 반도체장치.
특허청구의 범위 제10항에 기재된 LC소자를 기판의 일부로서 형성하고, 상기 게이트전극 및 이것에 대응해서 형성된 채널의 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체로 형성한 것을 특징으로 하는 반도체장치.
반도체기판에 부분적으로 불순물을 주입하는 것에 의해 제1의 확산영역과 제2의 확산영역을 형성하는 제1의 공정,

상기 반도체기판상에 전면 또는 부분적으로 절연층을 형성하는 제2의 공정,

상기 절연층의 표면에 상기 제1의 확산영역과 상기 제2의 확산영역을 연결하도록 소정의 인덕턴스를 갖는 게이트전극을 또 형성하는 제3의 공정 및

상기 제1 및 제2의 확산영역의 각각에 전기적으로 접속되는 배선층을 형성하는 제4의 공정을 포함하는 것을 특징으로 하는 LC소자의 제조방법.
반도체기판에 부분적으로 불순물을 주입하는 것에 의해 확산영역을 형성하는 제1의 공정,

상기 반도체기판상에 전면 또는 부분적으로 절연층을 형성하는 제2의 공정,

상기 절연층의 표면에 상기 확산영역에 한쪽끝이 위치하도록 소정의 인덕턴스를 갖는 게이트전극을 또 형성하는 제3의 공정 및

상기 확산영역에 전기적으로 접속되는 배선층을 형성하는 제4의 공정을 포함하는 것을 특징으로 하는 LC소자의 제조방법.