[go: up one dir, main page]

KR100334004B1 - Lc소자,반도체장치및lc소자의제조방법 - Google Patents

Lc소자,반도체장치및lc소자의제조방법 Download PDF

Info

Publication number
KR100334004B1
KR100334004B1 KR1019940029043A KR19940029043A KR100334004B1 KR 100334004 B1 KR100334004 B1 KR 100334004B1 KR 1019940029043 A KR1019940029043 A KR 1019940029043A KR 19940029043 A KR19940029043 A KR 19940029043A KR 100334004 B1 KR100334004 B1 KR 100334004B1
Authority
KR
South Korea
Prior art keywords
electrode
channel
semiconductor substrate
electrodes
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019940029043A
Other languages
English (en)
Other versions
KR950015758A (ko
Inventor
이께다다께시
오까무라스스무
Original Assignee
오까무라스스무
이께다다께시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP30595493A external-priority patent/JP3390065B2/ja
Priority claimed from JP32314993A external-priority patent/JP3390070B2/ja
Priority claimed from JP35381093A external-priority patent/JP3497221B2/ja
Application filed by 오까무라스스무, 이께다다께시 filed Critical 오까무라스스무
Publication of KR950015758A publication Critical patent/KR950015758A/ko
Application granted granted Critical
Publication of KR100334004B1 publication Critical patent/KR100334004B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

반도체장치등에 조립되거나 또는 단일체로 소정의 주파수대역을 감쇠시킬 수 있는 LC소자, 반도체장치 및 LC소자의 제조방법에 관한 것으로써 제조가 간단하고, 후공정에 있어서의 부품의 조립작업을 생략할 수 있고, 또한 I C나 L Si의 일부로써 형성할 수 있도록 하기 위해 반도체기판의 표면에 직접 형성된 소정의 형상의 제2의 전극과 반도체기판의 표면에 절연층을 사이에 두고 형성된 소정의 형상의 제1의 전극을 포합하고 있고,제1의 전극에 접속된 제어용 전극에 소정의 게이트전압의 인가시에 제1의 전극에 따라서 형성되는 채널과 제2의 전극이 각각 인덕터로써 기능하고, 또 그들 사이에 분포정수적으로 캐패시터가 형성되고, 채널을 신호의 전달로로써 사용하는 것에 의해 구성된다.
이 LC소자 및 반도체장치를 사용하는 것에 의해 제조가 간단하고,후공정에 있어서의 부품의 조립작업을 생략할 수 있고, I C나 L Si의 일부로써 형성하는 것이 가능하고,특성의 제어도 가능하다.

Description

LC소자, 반도체장치 및 LC소자의 제조방법
본 발명의 반도체장치등에 조립되거나 또는 단일체로 소정의 주파수대역을 감쇠시킬 수 있는 LC소자, 반도체장치 및 LC소자의 제조방법에 관한 것이다.
최근의 전자기술의 발달에 따라 전자회로는 각종분야에 있어서 폭넓게 이용되고 있고, 따라서 이들 각 전자회로를 외부에서의 영항을 받는 일 없이 안정하고 확실하게 동작시키는 깃이 요망된다.
그러나 이와 같은 전자회로에는 직접 또는 간접적으로 외부에서 노이즈가 침입한다. 이 때문에 전자회로를 사용한 각종 전자기기에 오동작이 발생되는 경우가 적지 않다고 하는 문제가 있다.
특히 전자회로는 직류전원으로써 스위칭레귤레이터를 사용하는 경우가 많다. 따라서 스위칭등의 과도전류에 의해 또는 사용하는 디지탈 IC의 스위칭동작에 기인하는 부하변동에 의해 스위칭레귤레이터의 전원라인에는 각종의 주파수성분을 갖는 큰 노이즈가 발생하는 일이 많다. 그리고 이들의 노이즈는 동일기기내의 다른 회로로 전원라인을 거쳐서 또는 복사에 의해 전달되어 오동작이나 S/N비의 저하등의 악영향을 미치고, 또 근방에서 사용중인 다른 전자기기의 오동작을 발생시키는 일이 있다.
이와 같은 노이즈를 제거하기 위해 일반적으로 전자회로에서는 각종의 노이즈필터가 사용되고 있다. 특히 최근에는 각종구성의 전자기기를 다수 사용하고 있으므로 노이즈에 대한 규제도 점점 엄격해지고 있고, 이 때문에 발생하는 노이즈를확실하게 제거할 수 있는 소형이며 또 고성능인 노이즈필터로써 기능하는 LC소자의 개발이 요망된다.
이와 같은 LC소자의 하나로써 일본국 특허공개공보평성3 - 259608호에 개시된 LC노이즈필터가 알려져 있다. 이 LC노이즈필터는 L성분과 C성분이 분포정수적으로 존재하는 것이고, 집중정수타입의 LC노이즈필터와 비교해서 비교적 넓은 대역에 걸쳐서 양호한 감쇠특성을 얻을 수 있다는 것이다.
그런데 상술한 LC노이즈필터는 절연시트의 한쪽의 양면에 소정형상의 도전제를 각각 형성한 후에, 이 절연시트를 접는 것에 의해 제조되는 것이고, 절연시트를 접는 등의 공정이 필요하므로 제조공정이 복잡하게 된다.
또 이 LC노이즈필터를 IC나 LSI의 전원라인 또는 신호라인에 직접 삽입해서 사용하는 경우에는 LC노이즈필터와 IC등을 배선하지 않으면 않되어 부품조립에 많은 노력과 시간이 걸렸다.
또 이 LC노이즈필터는 부품단일체로써 형성되므로 IC나 LSI의 회로에 포함시켜서, 즉 IC나 LSI등의 내부배선간에 삽입하는 것이 거의 불가능하였다.
또 이 LC노이즈필터에 있어서 분포정수적으로 형성되는 캐패시터는 도전체의 각각의 형상이나 배치에 의해 결정되므로 부품으로써 완성한 후는 캐패시턴스가 일정하게 되고, 전체로써의 특성도 고정화되어 버려 범용성이 없다고 하는 문제가 있었다. 예를들면 캐패시턴스를 변경하고자 하는 경우에는 캐패시터를 형성하는 도전체의 형상을 변경할 필요가 있어 조립한 회로중에서 필요에 따라서 캐패시턴스를 임의로 변경해서 사용하는 것은 곤란하다.
본 발명은 상기와 같은 점을 감안해서 창작된 것으로써 그 목적은 제조가 간단하고 후공정에 있어서의 부품의 조립작업을 생략할 수 있고, 또 IC나 LSI의 일부로써 형성하는 것이 가능한 LC소자, 반도체장치 및 LC소자의 제조방법을 제공하는 것에 있다.
또 본 발명의 다른 목적은 분포정수적으로 존재하는 캐패시턴스를 필요에 따라서 바꾸는 것에 의해 특성을 변경할 수 있는 LC소자, 반도체장치 및 LC소자의 제조방법을 제공하는 것에 있다.
상술한 과제를 해결하기 위해서 본 발명의 LC소자는 n영역 또는 p영역중 어느 한쪽의 단일층이 표면측에 형성된 반도체기판, 상긴 반도체기판상에 절연층을 거쳐서 형성되고, 소정의 형상의 게이트로써 기능하는 제1의 전극, 상기 제1의 전극에 대해서 거의 동일 평면내로써 거의 평행하게 인접해서 상기 반도체기판상에 형성된 소정의 형상의 제2의 전극, 상기 반도체기판내에 있어서 상기 제1의 전극에 대응해서 형성되는 채녈의 한쪽끝 부근에 형성되는 제1의 확산영역 및 상기 반도체기판내에 있어서 상기 채널의 다른쪽끝 부근에 형성되는 제2의 확산영역을 구비하고, 상기 채널과 상기 제2의 전극의 각각에 의해서 형성되는 인덕터와 이들 사이에 형성되는 캐패시터가 분포정수적으로 존재하고, 적어도 상기 제1의 전극에 대응해서 형성되는 채널을 신호전파로로써 사용하는 것을 특징으로 한다.
본 발명의 이 LC소자에서는 반도체기판의 표면측에 소정의 형상의 제1 및 제2의 전극이 거의 평행하게 형성되어 있다. 또 이들 2개의 전극중 적어도 한쪽과 반도체기판 사이에는 절연층이 형성되어 있고, 이들 제1 또는 제2의 전극, 절연층과 반도체기판으로 이루어지는 MOS구조로 되어 있다.
일반적으로는 도체를 나선형상으로 형성하는 것에 의해 인덕터로써 기능하지만 그 도체의 형상을 연구하는 것에 의해 또는 사용하는 주파수대역에 의해서는 도체를 나선형상 이외의 형상으로 한 경우에도 인덕터로써 기능하게 된다.
이와 같이 본 발명의 이 LC소자에 있어서는 소정의 형상의 제1의 전극에 대응해서 형성되는 채널과 제2의 전극이 각각 인덕터로써 기능하게 된다. 또 일반적인 MOSFET과 마찬가지로 이 채녈의 바깥둘레에는 공핍층이 발생하므로 채널과 그 주위의 반도체기판과의 사이에는 분포정수적으로 캐패시터가 발생한다. 또 이 반도체기판은 제2의 전극과 직접 또는 절연층을 거쳐서 간접적으로 접속되어 있고, 결과로써 채널과 제2의 전극 사이에 분포정수적으로 캐패시터가 형성되게 된다.
따라서 상술한 채녈의 한쪽끝에 형성된 제1 또는 제2의 확산영역에 입력된 신호는 분포정수적으로 존재하는 인덕터 및 캐패시터를 거쳐서 전달될 때, 넓은 대역에 걸쳐서 양호한 감쇠특성이 얻어진다.
특히 이 LC소자는 반도체기판에 제1 및 제2의 확산영역을 형성함과 동시에 또 그 표면에 절연층과 소정의 형상의 제1 및 제2의 전극을 형성하는 것에 의해 제조할 수 있어 제조가 매우 용이하게 된다. 또 이 LC소자는 반도체기판상에 형성되므로 IC나 LSI의 일부로써 형성하는 것도 가능하고, 이와 같은 부품의 일부로써 형성한 경우에는 후공정에 있어서의 부품의 조립작업을 생략할 수 있다.
또 본 발명의 또 하나의 LC소자는 n영역 또는 p영역중 어느 한쪽의 단일층이 표면측에 형성된 반도체기판, 상기 반도체기판상에 절연층을 거쳐서 형성되고, 게이트로써 기능하는 소정의 형상의 제1의 전극, 상기 제1의 전극에 대해서 거의 동일평면내에서 거의 평행하게 인접해서 상기 반도제기판상에 형성된 소정의 형상의 제2의 전극 및 상기 반도체기판내에 있어서, 상기 제1의 전극에 대응해서 형성되는 채녈의 한쪽끝 부근에 형성되는 확산영역을 구비하고, 상기 채널과 상기 제2의 전극의 각각에 의해서 형성되는 인덕터와 이들 사이에 형성되는 캐패시터가 분포정수적으로 존재하고, 상기 제2의 전극을 신호전파로로써 사용하는 것을 특징으로 한다.
본 발명의 이 LC소자에서는 상술한 LC소자가 채널을 신호전파로로써 사용하고 있던 것에 대해서 제2의 전극을 신호전파로로써 사용한 것이고, 채널을 거쳐서 신호를 전달하지 않으므로 제1 또는 제2의 확산영역중 어느 한쪽이 생략되어 있다.
따라서 채녈과 제2의 전극이 각각 인덕터로써 기능함과 동시에 이들 사이에 분포정수적으로 캐패시터가 형성되는 점은 상술한 LC소자와 동일하고, 넓은 대역에 걸쳐서 양호한 감쇠특성을 갖음과 동시에 제조용이 및 기판의 일부로써 형성하는 것이 가능하게 된다.
본 발명의 또 하나의 LC소자는 반도체기판의 한쪽면측에 절연층을 거쳐서 형성되고, 게이트로써 기능하는 소정의 형상의 제1의 전극, 상기 반도체기판의 다른쪽면측에 형성되고, 상기 제1의 전극과 기의 대향하는 위치에 형성된 소정의 형상의 제2의 전극, 상기 반도체기판내에 있어서, 상기 제1의 전극에 대응해서 형성되는 채널의 한쪽끝 부근에 형성되는 제1의 확산영역 및 상기 반도체기판내에 있어서 상기 채널의 다른쪽끝 부근에 형성되는 제2의 확산영역을 구비하고, 상기 제1의 전극에 대응해서 형성되는 채널과 상기 제2의 전극의 각각에 의해서 형성되는 인덕터와 이들 사이에 형성되는 캐패시터가 분포정수적으로 존재하고, 적어도 상기 제1의 전극에 대응해서 형성되는 채널을 신호전파로로써 사용하는 것을 특징으로 한다.
본 발명의 이 LC소자는 상술한 LC소자에서 거의 동일면내에서 평행하게 배치되어 있던 소정의 형상의 제1 및 제2의 전극을 반도체기판을 사이애 두고 거의 대향하도록 배치하고 있고, 제1의 전극에 대응해서 형성되는 채널과 제2의 전극의 각각이 인덕터로써 기능히고, 이들 사이에는 공핍층을 사이에 두고 형성되는 캐패시터가 분포정수적으로 존재한다. 따라서 이 LC소자는 넓은 대역에 걸쳐서 양호한 감쇠특성을 갖음과 동시에 제조가 용이하고, 기판의 일부로써 형성하는 것이 가능함과 동시에 상술한 LC소자 보다도 반도체기판의 필요면적을 작게 할 수 있다는 효과가 있다.
본 발명의 또 하나의 LC소자는 반도체기판의 한쪽면측에 절연층을 거쳐서 형성되고, 게이트로써 기능하는 소정의 형상의 제1의 전극, 상기 반도체기판의 다른쪽면측에 형성되고, 상기 제1의 전극과 거의 대향하는 위치에 형성된 소정의 형상의 제2의 전극 및 상기 반도체기판내에 있어서 상기 제1의 전극에 대응해서 형성되는 채널의 한쪽끝 부근에 형성되는 확산영역을 구비하고, 상기 제1의 전극에 대응해서 형성되는 채널과 상기 제2의 전극의 각각에 의해서 형성되는 인덕터와 이들 사이에 형성되는 캐패시터가 분포정수적으로 존재하고, 상기 제2의 전극을 신호전파로로써 사용하는 것을 특징으로 한다.
본 발명의 이 LC소자도 소정의 형상의 제1의 전극 및 제2의 전극을 반도체기판을 사이에 두고 거의 대향하도록 배치하고 있고, 제1의 전극에 대응해서 형성되는 채널과 제2의 전극의 각각이 인덕터로써 기능하고, 이들 사이에는 캐패시터가 분포정수적으로 존재한다. 따라서 이 LC소자는 넓은 대역에 걸쳐서 양호한 감쇠특성을 갗음과 동시에 제조가 용이하고 기판의 일부로써 형성하는 것이 가능함과 동시에 반도체기판의 필요면적을 작게 할 수 있다는 효과가 있다.
본 발명의 또 하나의 LC소자는 상기 제1의 전극의 상기 제2의 전극이 상기 반도체기판의 동일측에 형성되는 타입의 상기 LC소자의 상기 반도체기판 대신에 상기 제1 및 제2의 전극에 따라서 n영역 또는 p영역으로 이루어지는 반전층이 형성된 반도체기판을 사용하는 것을 특징으로 한다.
본 발명의 이 LC소자에서는 상기 제1의 전극과 상기 제2의 전극이 상기 반도체기판의 동일측에 형성되는 타입의 상술한 LC소자가 n영역 또는 p영역으로 이루어지는 단일층을 이용해서 형성되어 있던 것에 대해서 제1 및 제2의 전극에 따라서 소정의 형상의 n영역 또는 p영역이 형성된 반도체기판을 사용하고 있는 점이 다르다. 즉 인접하는 소정의 형상의 반전층끼리에 착안하면 npn구조 또는 pnp구조로 되므로 양호한 아이솔레이션을 실행할 수 있다. 따라서 제1의 전극에 대응해서 형성되는 채널과 이 채널에 인접해서 배치된 제2의 전극 사이에만 분포정수적으로 캐패시터가 형성되는 상태를 용이하게 만들 수 있고, 이 LC소자는 넓은 대역에 걸쳐서 양호한 감쇠특성을 갖을 수 있다.
본 발명의 또 하나의 LC소자는 상기 제1의 전극과 상기 제2의 전극이 상기 반도체기판의 서로 반대측에 형성되는 타입의 상기 LC소자의 상기 반도체기판 대신에 상기 제1의 전극의 인접하는 도체부분 사이 및 제2의 전극의 인접하는 도체부분 사이에 n영역 또는 p영역으로 이루어지는 반전층이 형성된 반도체기판을 사용하는 것을 특징으로 한다.
본 발명의 이 LC소자에서는 상기 제1의 전극과 상기 제2의 전극이 상기 반도체기판의 서로 반대측에 형성되는 타입의 상술한 LC소자와 비교하면 반도체기판내에서 인접하는 제1의 전극 사이 및 제2의 전극 사이에 반전층이 형성되어 있는 점이 다르다. 즉 거의 대향해서 배치되는 채널과 제2의 전극 이외는 사이에 있는 npn구조 또는 pnp구조를 거쳐서 접속되게 되므로 양호한 아이솔레이션을 실행할 수 있다. 따라서 대향해서 배치된 1조의 채녈과 제2의 전극 사이에만 분포정수적으로 캐패시터가 형성되는 상태를 용이하게 만들 수 있고, 이 LC소자는 넓은 대역에 걸쳐서 양호한 감쇠특성을 갖을 수 있다.
또 본 발명의 상기 각 LC소자의 상기 제1 및 제2의 전극의 형상에는 나선형상, 사행형상, 곡선형상 또는 직선형상이 포함된다.
즉 상기 제1 및 제2의 전극을 나선형상으로 하는 것에 의해 인접하는 전극을 접근시킬 수 있으므로 스페이스의 유효이용을 도모할 수 있고, 또 상기 제1 및 제2의 전극을 사행형상 또는 파형형상으로 한 경우에는 각 오목볼록의 하나하나가 약 1/2번의 코일로 되어 이들이 직렬로 접속되므로 전체로써 소정의 인덕턴스를 갖게 된다. 특히 또 사용하는 주파수대역을 고주파 영역으로 한정한 경우에는 전극을 곡선형상 또는 직선형상으로 한 경우에도 소정의 인덕턴스를 갖게 되어, 전극을 나선형상등으로 형성한 경우와 동일한 동작을 실행시킬 수 있다.
본 발명의 또 하나의 LC소자는 적어도 채널을 신호전파로로 하는 타입의 상기 LC소자에 있어서, 상기 제1 및 제2의 확산영역에 전기적으로 접속된 제1 및 제2의 입출력전극과 상기 제2의 전극의 한쪽끝 부근에 전기적으로 접속된 접지전극을 갖고, 상기 제1 및 제2의 입출력전극을 어느 한쪽에서 신호를 입력하고, 다른쪽에서 신호를 출력함과 동시에 상기 접지전극을 고정전위의 전원에 접속 또는 접지하는 것을 특징으로 한다.
본 발명의 이 LC소자에서는 제1의 전극에 대응해서 형성되는 채널의 양끝 부근의 제1 및 제2의 확산영역에 접속되는 제1 및 제2의 입출력전극을 마련함과 동시에 제2의 전극의 한쪽끝 근방에 접지전극을 마련하는 것에 의해 채널이 신호전파로로써 사용되는 3단자형의 LC소자를 용이하게 형성할 수 있다.
본 발명의 또 하나의 LC소자는 상기 제2의 전극을 신호전파로로 하는 타입의 상기 LC소자에 있어서, 상기 제2의 전극의 한쪽끝 및 다른쪽끝에 전기적으로 접속된 제1 및 제2의 입출력전극과 상기 제l의 전극 또는 상기 제1의 전극을 분할한 전극부에 대응해서 형성되는 채녈의 한쪽끝 부근에 형성된 상기 확산영역에 전기적으로 접속된 접지전극을 갖고, 상기 제1 및 제2의 입출력전극중 어느 한쪽에서 신호를 입력하고, 다른쪽에서 신호를 출력함과 동시에 상기 접지전극을 고정전위의 전원에 접속 또는 접지하는 것을 특징으로 한다.
본 발명의 이 LC소자에서는 제2의 전극의 양끝 부근에 제1 및 제2의 입출력전극을 마련함과 동시에 채널의 한쪽끝에 형성된 제1 또는 제2의 확산영역에 접속된 접지전극을 마련하는 것에 의해 제2의 전극이 신호전파로로써 사용되는 3단자형의 LC소자를 용이하게 형성할 수 있다.
본 발명의 또 하나의 LC소자는 적어도 채널을 신호전파로로 하는 타입의 상기 LC소자에 있어서, 상기 제1 및 제2의 확산영역에 진기적으로 접속된 제1 및 제2의 입출력전극 및 상기 제2의 전극의 한쪽끝 및 다른쪽끝에 전기적으로 접속된 제3 및 제4의 입출력전극을 갖고, 상기 제1의 전극에 대응해서 형성되는 채널과 상기 제2의 전극과의 앙쪽끝 신호전파로로 하는 공통모드형의 소자로써 사용되는 것을 특징으로 한다.
본 발명의 이 LC소자에서는 상술한 채녈의 양끝에 형성된 제1 및 제2의 확산영역에 제1 및 제2의 입출력전극을 마련함과 동시에 제2의 전극의 양끝부근에 제3 및 제4의 입출력전극을 마련하는 것에 의해 4단자공통모드형의 LC소자를 용이하게 형성할 수 있다.
본 발명의 또 하나의 LC소자는 적어도 채널을 신호전파로로 하는 타입의 상기 LC소자에 있어서 상기 채널만을 신호전파로로써 사용하고, 상기 제2의 전극을 다수로 분할하고, 분할된 다수의 전극부의 각각을 서로 전기적으로 접속하는 것을 특징으로 한다.
본 발명의 이 LC소자에서는 제2의 전극을 다수의 전극부로 분할함과 동시에 이들의 일부를 전기적으로 접속해서 사용한다.
이 경우에는 각 분할부의 자기인덕턴수가 작아지고, 이 각 분할부의 자기인턱턴스의 영향이 적은 분포정수형의 LC소자를 형성할 수 있다.
본 발명의 또 하나의 LC소자는 상기 제2의 전극을 신호전파로로 하는 타입의상기 LC소자에 있어서 상기 제1의 전극을 다수로 분할하고, 분할된 다수의 전극부의 각각에 대응해서 형성되는 다수의 채널의 각각의 한쪽끝 부근에 확산영역을 마련하고, 이들의 다수의 확산영역을 전기적으로 접속하는 것을 특징으로 한다.
본 발명의 이 LC소자에서는 제1의 전극을 다수의 전극부로 분할함과 동시에 이것에 대응하는 채널도 분할해서 형성되게 된다. 따라서 각 분할채널의 자기인덕턴스가 작아지고, 이것에 의한 영향이 적은 분포정수형의 LC소자를 형성할 수 있다.
본 발명의 또 하나의 LC소자는 상기 각 LC소자에 있어서, 상기 제1의 전극에 대해서 인가하는 게이트전압을 가변으로 설정하는 것애 의해 적어도 상기 채널의 저항값을 가변으로 제어하는 것을 특징으로 한다.
본 발명의 이 LC소자는 제1의 전극에 인가하는 게이트전압을 가변으로 설정하는 것에 의해 이 제1의 전극에 대응해서 형성되는 소정의 형상의 채널의 폭, 즉 채널의 저항값이 변화한다. 또 채널의 바깥둘레에 형성되는 공핍층에도 변화가 발생하므로 채널과 제2의 전극 사이에 형성되는 캐패시터의 용량도 변화한다. 따라서 게이트전압을 바꾸는 것에 의해 채널의 저항값과 이 채널과 제2의 전극 사이에 분포정수적으로 형성되는 캐패시터의 용량을 변경하는 것이 가능하게 되어 감쇠특성을 필요에 따라서 가변으로 제어할 수 있다.
본 발명의 또 하나의 LC소자는 상기 각 LC소자에 있어서 상기 반도체기판표면 부근으로써 상기 제1의 전극에 대응하는 위치에 미리 캐리어를 주입하는 것을 특징으로 한다.
본 발명의 이 LC소자는 제1의 전극에 대응하는 위치에 미리 캐리어를 주입하는 것에 의해 디플레이션형의 소자로써 형성한 것이다. 이 경우에는 LC소자의 특성 그 자체는 바꾸지 않고, 제1의 전극에 전압(게이트전압)을 인가하지 않은 상태에서 채널의 형성 또는 인가하는 게이트전압과 채널폭등과의 관계의 변경을 실행할 수 있다.
본 발명의 또 하나의 LC소자는 상기 각 LC소자에 있어서, 상기 제1의 전극에 대해서 상기 제2의 전극의 길이를 길게 또는 짧게 설정하는 것에 의해 상기 채널과 상기 제2의 전극을 부분적으로 대응시키는 것을 특징으로 한다.
본 발명의 이 LC소자는 제1 및 제2의 전극중 어느 한쪽을 짧게 형성하고 있고, 이 경우라도 마찬가지로 길이가 다른 제1 및 제2의 전극의 각각은 인덕터로써 기능하고, 이들의 전극 사이에는 공핍층을 사이에 두고 형성되는 캐패시터가 분포정수적으로 존재한다. 따라서 이 LC소자는 넓은 대역에 걸쳐서 양호한 감쇠특성을 갖음과 동시에 제조가 용이하고, 기판의 일부로써 형성하는 것이 가능하다는 효과가 있다.
본 발명의 또 하나의 LC소자는 상기 각 LC소자에 있어서, 상기 신호전달로의 출력측에 버퍼를 접속한 것을 특징으로 한다.
본 발명의 이 LC소자는 상술한 LC소자의 채녈을 거쳐서 출력되는 신호를 증폭하는 버퍼가 접속되어 있고, 알루미늄등의 금속재료와 비교해서 저항값이 큰 채널을 거치는 것에 의해 전압레벨이 감쇠한 신호를 SN비가 양호한 본래의 신호로 복원할 수 있다.
본 발명의 또 하나의 LC소자는 상기 각 LC소자에 있어서 적어도 상기 제1의 전극에 과전압을 동작전원라인측 또는 접지측에 바이패스시키는 보호회로를 마련한 것을 특징으로 한다.
본 발명의 이 LC소자는 제1 및 제2의 전극중 적어도 한쪽에 보호회로가 접속되어 있고, 이들의 전극에 대해서 과전압이 인가되면 동작전원라인측 또는 접지측에 바이패스전류가 흐르고, 제1 또는 제2의 전극과 반도체기판 사이의 절연파괴를 방지할 수 있다.
본 발명의 또 하나의 LC소자는 상기 각 LC소자에 있어서 전표면에 전연막을 형성하고, 이 절연막의 일부를 에칭 또는 레이저광 조사에 의해서 제거해서 구멍을 뚫고, 그 구멍을 땜납으로 표면이 솟아 오를 정도로 봉하는 것에 의해 단자부착을 실행하는 것을 특징으로 한다.
본 발명의 이 LC소자의 제조에 있어서는 우선 반도체기판상에 형성한 후에 화학액상성장법등에 의해 전표면에 절연막을 형성하고, 그후 이 절연막의 일부에 에칭이나 레이저광조사에 의해 구멍을 뚫고, 이 구멍에 땜납을 넣는 것에 의해 단자부착이 실행된다. 따라서 표면실장형의 LC소자를 간단하게 제조할 수 있고, 표면실장형으로 하는 것에 의해 이 LC소자의 조립작업도 용이하게 된다.
본 발명의 하나의 반도체장치는 상기 각 LC소자를 기판의 일부로써 형성하고, 상기 제1의 전극에 대응해서 형성된 채널 및 상기 제2의 전극중 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체성형한 것을 특징으로 한다.
본 발명의 이 반도체장치에서는 상술한 어느 하나의 LC소자를 기판의 일부에신호라인 또는 전원라인에 삽입하도록 형성하고 있다. 이것에 의해 반도체기판상의 다른 부품과 일체적으로 제조할 수 있고, 제조가 용이하게 됨과 동시에 후공정에 있어서의 부품의 조립작업이 불필요하게 된다.
본 발명의 LC소자의 하나의 제조방법은 반도체기판에 부분적으로 불순물을 주입하는 것에 의해 제1 및 제2의 확산영역을 형성하는 제1의 공정, 상기 반도체기판상의 전면에 또는 부분적으로 절연층을 형성함과 동시애 상기 제1과 제2의 확산영억을 연결하도록 소정의 형상의 제1의 전극을 이 제1의 전극에 따른 대략평행하고 인접한 위치에 소정의 형상의 제2의 전극을 각각 형성하는 제2의 공정 및 상기 제1 및 제2의 확산영역과 상기 제1 및 제2의 전극의 각각에 전기적으로 접속되는 배선층을 형성하는 제3의 공정을 포함하는 것을 특징으로 한다.
본 발명의 LC소자의 또 하나의 제조방법은 반도체기판에 부분적으로 불순물을 주입하는 것에 의해 확산영역을 형성하는 제1의 공정, 상기 반도체기판상의 전면에 또는 부분적으로 절연층을 형성함과 동시에 상기 확산영역의 근방에 한쪽끝이 위치하도록 소정의 형상의 제1의 전극을, 이 제1의 전극에 따른 대략 평행하고 인접한 위치에 소정의 형상의 제2의 전극을 각각 형성하는 제2의 공정 및 상기 확산영역과 제1 및 제2의 전극의 각각에 전기적으로 접속되는 배선층을 형성하는 제3의 공정을 포함하는 것을 특징으로 한다.
본 발명의 LC소자의 상기 2개의 제조방법은 상술한 각 LC소자중 어느 하나를 반도체제조기술을 적용해서 제조하기 위한 방법이다. 즉 제1의 공정에 있어서, 반도체기판에 제1 및 제2의 확산영역의 양쪽을 또는 어느 한쪽을 형성하고, 다음에제2의 공정에 있어서, 반도체기판표면에 절연층과 제1 및 제2의 전극이 형성된다. 그리고 제3의 공정에 있어서, 입출력전극등을 포함하는 배선층이 형성되어 상술한 LC소자가 완성된다.
이와 같이 상술한 LC소자는 일반적인 반도체제조기술(특히 MOS제조기술)을 응용하는 것에 의해 제조할 수 있고, 소형화 또는 저코스트화가 가능함과 동시에 다수개 동시에 대량생산하는 것도 가능하게 된다.
이하, 본 발명을 적용한 LC소자의 실시예를 도면을 참조하면서 구체적으로 설명한다. 또 본 발명의 LC소자는 MOSFET에 대응하는 구성을 포함하고 있으므로 이하의 실시예에 있어서는 전계효과형 트랜지스터의 소오스에 대응하는 한쪽의 확산영역은 소오스, 드레인에 대응하는 다른쪽의 확산영역은 드레인, 게이트에 대응하는 전극은 게이트전극이라고 편의상 부르는 경우가 있다. 따라서 이하의 설명에 있어서의 소오스와 드레인은 기본적으로 등가이고, 서로 치환할 수 있다.
제1실시예
제1도는 본 발명을 적용한 제1실시예의 LC소자의 평면도이다. 또 제2도는 제1도의 A-A선에 있어서의 확대단면도, 제3도는 제1도의 B -B선에 있어서의 확대단면도, 제4도는 제1도의 C - C선에 있어서의 확대단면도, 제5도는 제1도의 D - D선에 있어서의 확대단면도이다.
이들 도면에 도시한 바와 같이 본 실시예의 LC소자(100)은 반도체기판인 P형 실리콘기판 (p -Si기판) (30)의 표면부근의 떨어진 위치에 형싱된 소오스 (12)의 드레인 (14) 사이를 나선형성의 제1의 전극 (10)에 대한 전압의 인가에 의해서 형성되는 채널 (22)에 의해서 접속하는 것에 의해 형성되어 있다.
상술한 소오스 (12) 및 드레인 (14)는 p -Si기판 (30)를 반전시킨 n+영역으로써 형성된다. 예를들면 As+이온을 열확산 또는 이온주입에 의해 주입해서 불순물농도를 높이는 것에 의해 형성된다.
제1의 전극 (10)은 게이트로써 기능하는 것이고, 나선형상의 한쪽끝부가 소오스 (12)의 일부에, 다른쪽끝부가 드레인 (14)의 일부에 오버랩하도록 p -Si기판 (30)의 표면측에 형성된 절연층 (28)을 사이에 두고 형성되어 있다. 제1의 전극 (10)은 예를들면 알루미늄막을 형성하는 것에 의해서 또는 확산 또는 이온 주입으로 P를 다량으로 도프하는 것에 의해 형성한다. 또 절연층(28)은 p -Si기판 (30)의 표면에 있어서,이 p -Si기판 (30)과 제1의 전극 (10)을 절연하기 위한 것이다. 제2도A에 도시한 바와 같이 후술하는 제2의 전극(26)을 제외한 p -Si기판 (30)의 전표면이 이 절연층 (28)에 의해서 덮여있고, 또 이 절연층 (28)의 표면에 상술한 제1의 전극 (10)이 형성된다. 이 절연층 (28)은 예를들면 P를 첨가한 SiO2(p -글래스)에 의해서 형성되어 있다.
또 상술한 제1의 전극 (10)과 거의 평행하게 제2의 전극 (26)이 형성되어 있다. 이 제2의 전극 (26)과 제1의 전극(10) 사이인 소정의 게이트전압을 인가하는 것에 의해 제1의 전극 (10)에 대향하는 p -Si기판 (30)의 표면에 채널 (22)가 형성되도록 되어 있다.
또 상술한 제1의 전극 (10), 소오스 (12), 드레인 (14), 제2의 전극 (26)의각각에는 제1도∼제6도에 도시한 바와 같이 접지전극 (16), 입출력전극 (18), (20) 및 제어용전극 (24)가 접속되어 있다. 즉 제1의 전극 (10)에 대한 제어용전극(24)의 부착은 제1도에 도시한 바와 같이 얇은 게이트막을 손상하지 않도록 능동영역의 외측에서 실행된다. 또 소오스 (12)로의 입출력전극 (18)의 부착 및 드레인 (14)로의 입출력전극(20)의 부착은 제3도 및 제5도에 도시한 바와 같이 소오스(12) 및 드레인 (14)의 일부를 노출시킨 후에 알루미늄등의 금속막을 부착하는 것에 의해 실행된다. 또 제2의 전극(26)에 대한 접지전극(16)의 부착은 제어용전극(24)와 마찬가지로 얇은 게이트막을 손상하지 않도록 능동영역에서 떨어진 위치에서 실행된다.
상술한 구조를 갖는 본 실시예의 LC소자 (100)은 n채널엔한스먼트형의 구조를 갖고 있는 것으로 하면 제1의 전극 (10)에 정의 전압이 인가되었을때 채널 (22)가 형성되게 된다.
제2도A 및 B는 채널이 형성되는 상태를 도시한 도면이다.
제1의 전극 (10) 에 대해서 즉 제1의 전극 (10)에 접속된 제어용전극 (24)에 정의 게이트전압이 인가되어 있지 않은 상태에서는 제2도A에 도시한 바와 같이 p -Si기판 (30)의 표면에는 채널 (22)가 나타나지 않는다. 따라서 이 상태에서는 제1도에 도시한 소오스 (12)와 드레인 (14)가 절연된 상태에 있다.
그러나 제1의 전극 (10)에 대해서는 정의 게이트전압을 인가하면 제2도B에 도시한 바와 같이 제1의 전극(10)에 대응하는 p - Si기판 (30)의 표면 부근에 n영역으로 이루어지는 채녈 (22)가 나타난다. 또 p -Si기판 (30)의 내부로써 이 채널(22)의 외측에는 제1의 전극(10)애 인가된 정의 게이트전압에 의해서 정공이배제된 공핍층(32)가 형성된다. 따라서 이 공핍층 (32)를 사이에 두고 채널 (22)내의 전자와 p -Si 기판(30)내의 정공이 대향하여 배치되고, 캐패시터가 형성된다. 또 이 캐패시터는 제1의 전극 (10)의 거의 전체길이에 걸쳐서 형성되므로, p -Si기판 (30)애 접속된 제2의 전극 (26)과 채널 (22) 사이에는 분포정수적으로 캐패시터기 형성되게 된다.
또 제1의 전극 (10)에 인가하는 정의 게이트전압이라는 것은 p -Si기판 (30)의 전압, 즉 이 p -Si 기판 (30)표면에 형성된 제2의 전극 (26)에 인가되어 있는 전압에 대해서 정전압의 의미이고, 또 소오스 (12)와 드레인 (14)의 사이가 채녈 (22)에 의해서 접속되기 위해서는 소오스 (12) 및 드레인 (14) 의 전압에 대해서도 상대적으로 정전압일 필요가 있다.
제6도는 본 실시예의 LC소자 (100)의 단면구조이고, 제1의 전극(10)의 길이방향으로 취한 단면이 도시되어 있다. 제6도에 도시된 바와 같이 제1의 전극 (10)과 평행하게 채널 (22)가 형성되고,이 채널 (22)에 의해서 소오스 (10)과 드레인 (14)가 도통상태로 된다. 예를들면 엔한스먼트형인 경우에는 제1의 전극 (10)에 게이트전압을 인가한 상태에서 비로서 이 채널 (22)가 형성되어 소오스 (12)와 드레인 (14)가 도통상태로 되지만 제1의 전극 (10)에 인가하는 게이트전압을 바꾸는 것에 의해 채널 (22) 의 폭 및 깊이가 변경되므로 소오스 (12) 와 드레인 (14) 사이의 저항값을 변화시킬 수 있다.
또, 제2도B에 도시한 바와 같이 채널(22)의 폭 및 깊이를 바꾸는 것에 의해 채널 (22)의 표면적도 변화하고, 이것과 함께 공핍층 (32)의 표면적도 변화한다.즉 이 표면적의 변화에 따라 채널 (22)와 제2의 전극 (26) 사이에 분포정수적으로 형성되는 캐패시터의 용량도 변화하고, 결과적으로 게이트전압을 바꾸는 것에 의해 캐패시턴스도 변화시킬 수 있다.
이와 같은 구조를 갖는 본 실시예의 LC소자 (100)은 나선형상의 제1의 전극 (10) 에 대응해서 형성되는 채널 (22) 및 제2의 전극이 각각 인덕터도체로써 기능하게 된다. 또 채널 (22)의 바깥둘레부에 형성되는 공핍층(32)를 사이에 두고 채널 (22)와 제2의 전극 (26) 사이에 캐패시터가 형성된다. 따라서 채널 (22)와 제2의 전극 (26)에 의해 형성되는 인덕터와 공핍층 (32)를 사이에 두고 형성되는 캐패시터가 분포정수적으로 존재하는 LC소자(100)으로 된다.
제7도A, B 및 C는 제1실시예의 LC소자 (100)의 등가회로를 도시한 도면이다. 제7도A애 도시한 등가회로는 제어용전극(24)에 소정의 게이트전압을 인가하는 것에 의해 채널(22)를 형성하고, 이 채널(22)를 신호의 전달로로 사용함과 동시에 접지전극 (16)을 접지한 경우가 도시되어 있고, 3단자형의 소자로써 기능하는 것이다.
이 경우에는 채널(22)가 인덕턴스 L1을 갖는 인덕터도체로써 기능함과 동시에 제2의 전극(26)이 인덕턴스 L2를 갖는 인덕터도체로씨 기능한다. 또 이들 2개의 인덕터도체 사이에는 소정의 캐패시턴스C를 갖는 캐패시터가 분포정수적으로 형성된다.
따라서 이 LC소자(100)은 종래의 집중정수형의 소자에는 없는 우수한 감쇠특성을 발휘할 수 있고, 입출력측전극 (18), (20)의 어느 한쪽에서 입력된 신호로 부터는 소정의 주파수성분만이 제거되어 다른쪽에서 출력되게 된다.
또 제7도A에는 접지전극 (16)을 접지하는 경우를 도시했지만 이 접지전극(16)을 소정의 전위를 갖는 전원에 접속하도록 해도 좋다.
또 제7도B는 제어용전극(24)에 대해서 가변의 컨트롤용 전압 Vc를 인가하는 경우의 등가회로를 도시한 것이다. 제어용전극(24)에 인가하는 컨트롤전압Vc는 게이트전압 그 자체이고, 이 전압Vc를 바꾸는 것에 의해 채널(22)의 깊이가 변하므로 채널(22)자체의 이동도가 바뀌고, 결과적으로 소오스(12)와 드레인(14) 사이의 저항값을 임의로 변화시킬 수 있다. 또 이것과 동시에 채널 (22)와 제2의 전극 (26) 사이의 캐패시턴스C도 변경할 수 있는 점은 상술한 바와 같다.
따라서 채녈 (22)의 저항값과 이 채널 (22)와 제2의 전극 (26) 사이에 분포정수적으로 존재하는 캐패시턴스C기 변화하는 것에 의해 전체로써 LC소자(100)의 감쇠특성이 변화하게 된다. 즉 이 컨트롤용 전압Vc를 변화시키는 것에 의해 본 실시예의 LC소자(100)의 특성을 임의의 범위에서 임의로 변화시킬 수 있다.
제7도C는 제7도B에 도시한 등가회로를 또 기능적으로 나타낸 것이고, 컨트롤전압Vc를 바꾸는 것에 의해 채널 (22)에 직렬로 접속되어 있는 가변저항기의 저항값과 채널 (22)와 제2의 전극 (26) 사이에 분포정수적으로 형성된 가변용량의 캐패시턴스가 변경 가능한 상태가 도시되어 있다.
또 상술한 LC소자 (100) 은 소오스 (12) 와 드레인 (14) 사이에 n채널을 형성하는 경우를 설명했지만 이 경우는 캐리어로써 전자가 사용되므로 이동도가 크고, 채널 (22)의 저항이 작게 된다. 이것에 대해서 n - Si기판상에 p채널을 형성하는 것에 의해 상술한 LC소자 (100)을 형성하도록 해도 좋다. 이 경우는 캐리어로씨홀이 사용되므로 채널 (22)의 저항이 비교적 크게 되고, 상술한 n채널의 경우와 비교하면 다른 특성을 갖게 된다.
제8도A 및 B는 제I의 전극 (10)에 인가하는 게이트전압 (컨트롤전압Vc)를 변화시켜서 채널 (22)의 깊이등을 바꾼 경우의 채널저항R을 설명하기 위한 도면이다. 제8도A는 실제로는 나선형상의 제1의 전극(10)을 직선형상으로 가정한 경우의 평면도이고, 제8도B는 제8도A의 A-A선에 있어서의 단면도이다.
제8도A 및 B에 있어서 W는 게이트폭이고, X는 채널의 깊이이다. 이와 같은 폭W의 제1의 전극(10)에 의해서 채널 (22)가 형성되면 이 형성된 채널폭은 (W+2X)로 된다. 따라서 채널 (22)의 소오스 (12) 및 드레인 (14) 사이의 저항 R은
로 계산할 수 있다. 여기에서 ρ는 채널 (22)의 단위면적당의 저항이고, 상술한 식은 채널저항R이 채널의 길이L에 비례하고, 채널폭 (W+2X)에 반비례하고 있는 것을 나타낸다.
다음에 본 실시예의 LC소자 (100)의 제조공정에 대해서 설명한다.
제9도A∼G는 본 실시예의 LC소자 (100)의 제조공정을 도시한 도면이고, 1예로써 엔한스먼트형의 LC소자(100)에 대해서 도시되어 있다. 또 동일도면은 제1도의 전극 (10)의 길이방향으로 단면을 취한 것이다.
(1) 산화막의 형성
우선 최초에 p -Si기판 (30)의 표면을 열산화하는 것에 의해 SiO2를 형성한다 (제9도A).
(2) 소오스, 드레인의 창뚫기
다음에 p -Si기판 (30) 표면의 산화막에 대해서 포토에칭을 실행하는 것에 의해 소오스 (12) 및 드레인 (14)에 대응하는 부분의 창뚫기를 실행한다 (제9도B).
(3) 소오스, 드레인의 형성
다음에 창을 뚫은 부분에서 n형 불순불을 주입하는 것에 의해 소오스(12) 및 드레인 (14)를 형성한다 (제9도C). 예를 들면 n형 불순물로써 As+가 사용되고, 이 불순물이 열확산에 의해 주입된다. 또 이온주입에 의해 주입하는 경우에는 상술한 (2) 에 있어서의 창뚫기는 불필요하게 된다.
(4) 게이트영역의 제거
다음에 제1의 전극 (10) 을 형성하고자 하는 부분의 산화막을 제거하는 것에 의해 게이트영역의 개구부를 형성한다 (제9도D).
본 실시예의 LC소자 (100)의 경우는 제1의 전극 (10) 을 나선형상으로 형성한 필요가 있으므로 이 게이트영역의 개구부의 형성도 나선형상으로 되도록 실행된다. 이와 같이 해서 제1의 전극 (10)에 대응하는 부분의 p -Si기판 (30)이 노출하게 된다.
(5) 게이트산화막의 형성
다음에 이와 같이 해서 부분적으로 노출한 p -Si기판 (30)에 대해서 새로운 산화막, 즉 절연층(28)의 형성을 실행한다(제9도E).
(6) 게이트 및 그 밖의 전극의 형성
다음에 예를들면 알루미늄을 증착하는 것에 의해 게이트로써 기능하는 제1의 전극 (10)을 형성함과 동시에 이 제1의 전극에 접속되는 제어용 전극 (24) 및 소오스 (12)와 드레인 (14)에 접속되는 입출력전극 (18), (20)을 각각 형성한다 (제9도F). 또 상술한 (4) ~ (6)의 공정에 전후해서 또는 (4) ~ (6)의 공징과 병행해서 제2의 전극(26)에 대응하는 부분의 창뚫기를 실행하고, 이 제2의 전극(26) 및 그것에 접속되는 접지전극(16)의 형성을 실행한다.
(7) 절연층의 형성
최후에 전면에 P -글래스를 부착시킨후, 가열해서 평활한 표면을 형성한다 (제9도G).
이와 같이 해서 LC소자(100)을 제조하는 공정은 기본적으로는 통상의 MOSFET을 제조하는 공정과 유사하고, 제1의 전극 (10)의 형상등이 다르다. 따라서 제조 그 자체는 포토마스크의 형상을 변경하거나 일반적인 MOSFET을 제조하는 공정의 순서를 일부 변경하는 것에 의해 대응할 수 있고, 그 때문에 일반적인 MOSFET이나 바이폴라트랜지스터와 동일 기판상에 형성하는 것도 가능하게 된다. 따라서 IC나 LSI의 일부로써 형성할 수 있고, 이들의 부품의 일부로써 형성한 경우에는 후공정에 있어서의 부품의 조립작업을 생략할 수 있다.
이와 같이 본 실시예의 LC소자 (100)은 제1의 전극(10)에 대응해서 형성되는 채널 (22)와 제2의 전극 (26)의 각각이 인덕터를 형성함과 동시에 채널 (22)와 제2의 전극 (26) 사이에는 분포정수적으로 캐패시터가 형성된다.
따라서 제2의 전극 (26)의 한쪽끝에 마련된 접지전극(16)을 접지 또는 고정전위에 지속함과 동시에 채널 (22)를 신호의 전달로로써 사용한 경우에는 입력된 신호에 대해서 넓은 대역에서 양호한 감쇠특성을 갖는 LC소자로 된다.
또 상술한 바와 같이 이 LC소자 (100)은 일반적인 MOSFET등의 제조기술을 응용해서 제조할 수 있으므로 제조가 용이하고, 소형화등에도 적합하다. 또 반도체기판의 일부로써 LC소자를 재조한 경우에는 다른 부품과의 배선도 동시에 실행할 수 있어 후공정에 있어서의 조립작업등이 불필요하게 된다.
또 본 실시예의 LC소자 (100)은 제1의 전극 (10)에 인가하는 게이트전압 (컨트롤전압Vc)를 바꾸는 것에 의해 채널 (22)의 저항값과 이 채널 (22)와 제2의 전극 (26) 사이에 분포정수적으로 형성되는 캐패시터의 용량을 가변으로 제어할 수 있고, LC소자 (100)의 전체의 주파수특성을 조정 또는 변경할 수 있다.
또 상술한 제1실시예는 제1의 전극 (10)에 대응해서 형성되는 채널 (22)를 신호의 전달로로써 사용했지만 채널 (22)와 제2의 전극(26)을 교체하도록 해도 좋다. 즉 제10도에 도시한 바와 같이 제2이 전극(26)의 양끝에 입출력전극(18), (20)을 접속하는 것에 의해 이 제2의 전극(26)을 신호의 전달로로써 사용함과 동시에 채널(22)의 한쪽끝에 형성된 소오스(12)(또는 드레인 (14)라도 좋다)에 접지전극 (16)을 접속하고, 이 접지전극 (16)을 접지 또는 고정전위에 접속한다. 단 이 경우에는 소오스 (12) 및 드레인 (14)중 어느 한쪽에 접지전극(16)을 접속하게 되므로 다른쪽을 생략할 수 있다.
또 제11도는 제2의 전극 (26)을 p -Si기판 (30)의 반대면 (이면)측에 제1의전극 (10) 에 거의 대향하도록 배치한 경우의 변형예를 도시한 도면이다. 뒷면의 전극의 형상을 평면도에서 판별할 수 있도록 편의상 그 위치를 도면의 우측아래방향으로 약간 어긋나게 해서 표시하고 있다. 또 제12도는 제11도의 A-A선에 있어서의 확대단면을 도시한 도면이고, 제2도에 대응하는 것이다. 제13도는 제11도에 도시한 LC소자에 있어서, 제2의 전극(26)을 신호의 전달로로써 사용한 것이고, 상술한 제10도에 대응하는 것이다.
이와 같이 나선형상의 제1 및 제2의 전극 (10), (26)을 p -Si기판(30)을 사이에 두고 거의 대향시켜서, 즉 채널 (22) 와 제2의 전극 (26)을 거의 대향시켜서 배치한 경우라도 제1도등에 도시한 LC소자(100)과 마찬가지로 채널 (22) 및 제2의 전극 (26)의 각각이 인덕터로써 기능함과 동시에 이들 사이에는 분포정수적으로 캐패시터가 형성되는 것에 변함은 없고, 양호한 주파수특성을 갖음과 동시에 제조용이등의 이점을 갖게 된다.
특히 이와 같이 제1 및 제2의 전극 (10), (26)을 거의 대향시키는 경우에는 제1도에 도시한 바와 같이 거의 동일 면내에 평행하게 배치한 경우와 비교해서 실장면적을 작게 할 수 있는 이점도 있다.
제2실시예
다음에 본 발명의 제2실시예의 LC소자에 대해서 도면을 참조하면서 구체적으로 설명한다.
본 발명의 제2실시예의 LC소자는 기본적으로 제1실시예의 LC소자와 동일하지만 제1의 전극 (10) 및 제2의 전극 (26)이 비나선형상으로 되어 있는 점이 제1실시예의 LC소자와의 주요한 상이점이다. 또 제1의 전극 (10)에 따라서 형성되는 채널(22)도 당연히 비나선형상으로 된다. 또 본 실시예의 각 도면의 제1실시예에 대응하는 부호는 제1실시예의 부호와 동일하게 하였다.
제14도는 본 발명을 적용한 제2실시예의 LC소자의 평면도이다. 또 제15도는 제14도의 B-B선에 있어서의 확대단면도, 제16도는 제14도의 C-C선에 있어서의 확대단면도이다. 또 제14도의 A - A선에 있어서의 확대단면은 제1실시예의 제2도A 및 제2도B와 동일하게 된다.
제17도는 사행형상의 전극에 의해서 형성되는 인덕터의 원리를 도시한 도면이다. 오목볼록형상으로 구부러진 사행형상을 갖는 전극 (10)에 한쪽방항의 전류를 흐르게 한 경우에는 인접하는 오목볼록부분에서 방향이 반대로 되는 자속이 교대로 발생하여(예를들면 제17도에 도시한 바와 같이 ○표 안에 「 · 」가 있는 기호의 부근에 있어서의 자속의 방향이 도면의 지면표면에서 수직으로 나오는 방향으로 되고, ○표 안에 「X」가 있는 기호의 부근에 있어서의 자속의 방향이 도면의 지면표면에서 수직으로 들어오는 방향으로 된다. 마치 1/2턴의 코일이 직렬로 접속된 상태로 된다.
따라서 제17도에 도시한 바와 같은 사행형상을 갖는 소자는 전체로써 소정의 인덕턴스를 갖는 인덕터도체로써 기능시킬 수 있다.
또 나선형상의 전극으로 한 경우에는 전극의 양끝부중의 한쪽이 중심부에 위치하고, 다른쪽이 주변부에 위치하는 것에 대해서 사행형상의 전극에서는 전극의 양끝이 주변부에 위치하므로 단자를 마련하거나 다른 회로소자와 접속할때에 적합하다.
이와 같이 본 실시예의 LC소자 (200)은 제1실시예의 LC소자 (100)과 마찬가지로 제1의 전극 (10)에 제공해서 형성되는 채널 (22)와 제2의 전극 (26)의 각각이 인덕터를 형성함과 동시에 이들 채널 (22)와 제2의 전극 (26) 사이에는 분포정수적으로 캐패시터가 형성된다.
따라서 제2의 전극 (26)의 한쪽끝에 마련된 접지전극 (16)을 접지 또는 고정전위에 접속함과 동시에 채널 (22)를 신호의 전달로로써 사용한 경우에는 입력된 신호에 대해서 넓은 대역에서 양호한 감쇠특성을 갖는 LC소자로 된다.
또 제1의 전극 (10)에 대응해서 형성되는 채널 (22)를 신호의 전달로로써 사용하지 않고, 제18도에 도시한 바와 같이 제2의 전극 (26)의 양끝에 입출력전극 (18), (22)를 접속하는 것에 의해 이 제2의 전극 (26)을 신호의 전달로로써 사용함과 동시에 채널 (22) 의 한쪽끝에 형성된 소오스 (12) (또는 드레인 (14)라도 좋다)에 접지전극 (16)을 접속하고, 이 접지전극 (16)을 접지 또는 고정전위에 접속할 수 있는 점도 제1실시예의 LC소자(100) 과 동일하다.
또 제19도는 제2의 전극 (26) 을 p -Si기판 (30)의 반대면 (이면)측에 제1의 전극 (10)에 거의 대향하도록 배치한 경우의 변형예를 도시힌 도면이다. 뒷면이 전극의 형상이 평면도에서 판별할 수 있도록 편의상 그 위치를 도면의 우측아래방향으로 약간 어긋나게 해서 표시하고 있다. 또 제19도의 A - A선에 있어서의 확대단면도는 제12도A 및 제12도B와 동일하게 된다. 제20도는 제19도에 도시한 LC소자에 있어서, 제2의 전극 (10)을 신호의 전달로로써 사용한 것이고, 상술한 제18도에 대응하는 것이다.
이와 같이 사행형상의 제1 및 제2의 전극 (10), (26)을 p -Si기판(30)을 사이에 두고 거의 대향시켜서, 즉 채널 (22)와 제2의 전극 (26)을 거의 대향시켜서 배치한 경우라도 제14도등에 도시한 LC소자 (200)과 마찬가지로 채널 (22) 및 제2의 전극 (26)의 각각이 인턱터로써 기능함과 동시에 이들 사이에는 분포정수적으로 캐패시터가 형성되는 것에 변함은 없고, 양호한 주파수특성을 갖음과 동시에 제조용이등의 이점을 갖게 된다.
특히 이와 같이 제1 및 제2의 전극 (10), (26)을 거의 대향시킨 경우에는 제14도에 도시한 바와 같이 거의 동일면내에 평행하게 배치한 경우와 비교해서 실장면적을 작게 할 수 있는 이점도 있다.
또 LC소자 (200)은 일반적인 MOSFET등의 제조기술을 응용해서 제조할 수 있으므로 제조가 용이하며 소형화등에도 적합하고, 또 반도체기판의 일부로씨 LC소자를 제조한 경우에는 다른 부품과의 배선도 동시에 실행할 수 있어 후공정에 있어서의 조립작업등이 불필요하게 되는 것및 제1의 전극(10)에 인가하는 게이트전압(컨트롤전압Vc)를 바꾸는 것에 의해 채널(22)의 저항값과 이 채널 (22)와 제2의 전극 (26) 사이에 분포정수적으로 형성되는 캐패시터의 용량을 가변으로 제어할 수 있고, LC소자 (200)의 전체의 주파수특성을 조정 또는 변경할 수 있는 것도 제1실시예의 LC소자 (100) 과 동일하다.
제 3 실시예
다음애 본 발명의 제3실시예의 LC소자에 대해서 도면을 참조하면서 구체적으로 설명한다.
상술한 제1실시예의 LC소자 (100) 및 제2실시예의 LC소자(200)은 제1의 전극 (10)에 대응해서 형성되는 채널(22)와 제2의 전극(26)이 거의 전체길이에 걸쳐서 평행하게, 즉 거의 동일한 길이로 형성된 것이지만 본 실시예의 LC소자(300)은 제1도에 도시한 제2의 전극 (26) 을 약 1/2의 길이로 한 점에 특징이 있다.
제21도는 제3실시예의 LC소자 (300)의 평면도이다. 제21도에 도시한 바와 같이 제2의 전극 (26)의 일부를 생략한 경우라도 짧아 진 제2의 전극 (26) 및 그 보다 긴 제1의 전극 (10)에 대응해서 형성되는 채널 (22) 에 의해 형성되는 각 인덕터와 이들 채널 (22)와 제2의 전극 (26)에 의해 형성되는 캐패시터가 분포정수적으로 형성되므로 제1도에 도시한 제1실시예의 LC소자(100)과 마찬가지로 양호한 감쇠특성을 갖게 된다.
제22도는 본 실시예의 LC소자 (300)의 등가회로를 도시한 도면이다. 제22도에 도시한 바와 같이 제2의 전극 (26)의 턴수가 작아진 분만큼 인덕턴스L3도 작아지고, 이것에 대응해서 분포정수적으로 존재하는 캐패시턴스C1도 작아진다.
또 제어용 전극 (24)에 인가하는 게이트전압을 바꾸는 것해 의해 제1의 전극 (10)에 대응해서 형성되는 채널 (22)의 저항값 및 이 채널(22)와 턴수를 작게 한 제2의 전극(26) 사이에 형성되는 캐패시턴스도 변화하고, LC소자(300)의 감쇠특성을 가변으로 제어할 수 있는 점은 상술한 제1실시예의 LC소자 (100) 및 제2실시예의 LC소자 (200)과 동일하다.
이와 같이 본 실시예의 LC소자 (300)은 제1의 전극 (10)에 대응해서 형성되는 채널 (22)와 이 제1의 전극 (10)보다 짧은 제2의 전극 (26)에 의해 인덕터와 캐패시터가 분포정수적으로 형성되어 양호한 감쇠특성을 갖는 소자로써 기능할 수 있다.
또 본 실시예의 LC소자 (300)도 제1의 전극(10)에 대응해서 형성되는 채널 (22)를 신호의 전달로로써 사용했지만 제2의 전극 (26)을 신호의 전달로로써 사용하고, 제1의 전극 (10)에 대응해서 형성되는 채널 (22)측을 접지 또는 고정전위에 접속하도록 해도 좋다.
제23도는 제2의 전극 (26)을 신호의 전달로로써 사용하는 경우의 변형예를 도시한 도면이고, 제1실시예의 제10도에 대응하는 것이다. 이 경우는 제2의 전극 (26)의 양끝에 입출력전극 (18), (20)을 접속함과 동시에 제1의 전극 (10)에 대응해서 형성되는 채널 (22)의 한쪽끝에 마련된 소오스 (22) (또는 드레인 (14)에 접지전극 (16)을 접속한다. 또 제1의 전극(10)을 제2의 전극(26)에 대해서 약 1/2의 길이로 형성하는 것에 의해 이 제1의 전극 (10)에 대응해서 형성되는 채널(22) 도 약 1/2의 길이로 된다.
이와 같은 경우라도 제1의 전극(10)에 대응해서 형성되는 채널 (22) 와 제2의 전극(26)이 각각 인덕터로써 기능함과 동시에 이들 사이에 분포정수적으로 캐패시터가 형성되므로 제21도에 도시한 LC소자(300)과 마찬가지로 양호한 감쇠특성이 얻어진다.
제24도는 짧은 제2의 전극 (26)을 p - Si기판 (30)의 반대면측에 제1의 전극(10)(즉 채널(22))에 거의 대향하도록 배치한 경우의 변형예를 도시한 도면이고, 제21도에 대응하고 있다. 또 제25도는 제2의 전극 (26)을 p - Si기판 (30)의 반대면측에 제1의 전극 (10)에 거의 대향하도록 배치함과 동시에 제1의 전극(10) 및 대응해서 형성되는 채널 (22)를 짧게 한 변형예를 도시한 도면이고, 제23도에 대응하고 있다.
제24도 및 제25도에 도시한 바와 같이 나선형상으로 길이가 다른 채널(22)와 제2의 전극(16)을 거의 대향시켜서 배치한 경우라도 제21도등에 도시한 LC소자(300)과 마찬가지로 채널(22)와 제2의 전극(26)의 각각이 인덕터로써 기능함과 동시에 이들 사이에 분포정수적으로 캐패시터가 형성되는 것에 변함은 없고, 양호한 주파수특성을 갖음과 동시에 제조용이등의 이점을 갖게 된다.
또 LC소자 (300)을 반도채제조기술을 이용해서 제조할 수 있는 점이나 LSI등의 일부로써 형성할 수 있음과 동시에 이 경우에는 후공정에 있어서의 배선처리를 생략할 수 있는 점등에 대해서는 상술한 제1실시예의 LC소자 (100) 및 제2실시예의 LC소자 (200) 과도 동일하다.
제4실시예
다음에 본 발명의 제4실시예의 LC소자에 대해서 도면을 참조하면서 구체적으로 설명한다.
본 발명의 제4실시예의 LC소자는 기본적으로 제3실시예의 LC소자와 동일하지만 제1의 전극 (10) 및 제2의 전극 (26)이 비나선형상으로 되어 있는 점이 제3실시예의 LC소자와의 주요한 상이점이다. 또 제1의 전극 (10)에 따라서 형성되는 채널 (22)도 당연히 비나선형상으로 된다. 또 본 실시예의 각 도면의 제3실시예에 대응하는 부호는 제3실시예의 부호와 동일하게 하였다.
본 실시예의 LC소자(400)은 제14도에 도시한 제2실시예의 LC소자 (200)의 제2의 전극 (26)을 약 1/2의 길이로 한점에 특징이 있다.
제26도는 제4실시예의 LC소자(400)의 평면도이다. 제26도에 도시한 바와 같이 제2의 전극 (26)의 일부를 생략한 경우라도 짧게 된 제2의 전극(26) 및 그것보다도 긴 제1의 전극 (10)에 대응해서 형성되는 채널 (22)에 의해 형성되는 각 인덕터와 이들 채널 (22)와 제2의 전극 (26)에 의해 형성되는 캐패시터가 분포정수적으로 형성되므로 제14도에 도시한 제2실시예의 LC소자 (200)과 마찬가지로 양호한 감쇠특성을 갖게 된다.
본 실시예의 LC소자 (400)의 등가회로는 인덕턴스 및 캐패시턴스의 값을 제외하고, 제3실시예의 등가회로인 제22도와 동일하게 된다. 동일도면에 도시한 바와 같이 제2의 전극 (26)의 사행수가 적어진 분만큼 인덕턴스L3도 작아지고, 이것에 대응해서 분포정수적으로 존재하는 캐패시턴스C1도 작아진다.
이와 같이 본 실시예의 LC소자 (400)은 제1의 전극 (10)에 대응해서 형성되는 채널 (22)와 이 제1의 전극 (10)보다 짧은 제2의 전극(26)에 의해 인덕터와 캐패시터가 분포정수적으로 형성되고, 양호한 감쇠특성을 갖는 소자로써 기능할 수 있다.
또 본 실시예의 LC소자(400)은 제1의 전극(10)에 대응해서 형성되는 채널 (22)를 신호의 전달로로서 사용했지만 제2의 전극 (26)을 신호의 전달로로써 사용하고, 제1의 전극(10)에 대응해서 형성되는 채널 (22)측을 접지 또는 고정전위에접속하도록 해도 좋다.
제27도는 제2의 전극 (26)을 신호의 전달로로써 사용하는 경우의 변형예를 도시한 도면이고, 제2실시예의 제18도에 대응하는 것이다. 이 경우는 제2의 전극 (26)의 앙끝에 입출력전극 (18), (20)을 접속함과 동시에 제1의 전극 (10)에 대응해서 형성되는 채널 (22)의 한쪽끝에 마련된 소오스 (22) (또는 드레인 (14))에 접지전극 (16)을 접속한다. 또 제1의 전극(10)을 제2의 전극 (26)에 대해서 약 1/2의 길이로 형성하는 것에 의해 이 제1의 전극 (10)에 대응해서 형성되는 채널 (22)도 약 1/2의 길이로 된다.
이와 같은 경우라도 제1의 전극 (10)에 대응해서 형성되는 채널 (22)와 제2의 전극 (26)이 각각 인턱터로써 기능함과 동시에 이들 사이에 분포정수적으로 캐패시터가 형성되므로 제26도에 도시한 LC소자 (400)과 마찬가지로 양호한 감쇠특성이 얻어진다.
제28도는 짧은 제2의 전극 (26)을 p - Si기판 (30)의 반대면측에 제1의 전극 (10) (즉, 채널 (22))에 거의 대향하도록 배치한 경우의 변형예를 도시한 도면이고, 제26도에 대응하고 있다. 뒷면의 전극의 형상이 평면도에서 판별할 수 있도록 편의상 그 위치를 도면의 우측아래방향으로 약간 어긋나게 해서 표시하고 있다. 또 제29도는 제2의 전극 (26)을 p - Si기판 (30)의 반대면측에 제1의 전극 (10)에 거의 대향하도록 배치함과 동시에 제1의 전극 (10) 및 대응해서 형성되는 채널 (22)를 짧게 한 변형예를 도시한 도면이고, 제27도에 대응하고 있다.
이들 도면에 도시한 바와 같이 사행형상으로 길이가 다른 채널 (22)와 제2의전극 (26)을 거의 대향시켜서 배치한 경우라도 제26도등에 도시한 LC소자 (400)과 마찬가지로 채널 (22)와 제2의 전극 (26)의 각각이 인턱터로써 기능함과 동시에 이들 사이에 분포정수적으로 캐패시터가 형성되는 것에는 변함이 없고, 양호한 주파수특성을 갖음과 동시에 제조용이등의 이점을 갖게 된다.
또 LC소자(400)은 일반적인 반도체제조기술을 응용해서 제조할 수 있으므로 제조가 용이하며 소형화등에도 적합하고, 또 반도체 기판의 일부로써 LC소자를 제조한 경우애는 다른 부품과의 배선도 동시에 실행할 수 있어 후공정에 있어서의 조립작업등이 불필요하게 되는것및 제1의 전극 (10)에 인가하는 게이트전압 (컨트롤전압Vc)를 바꾸는 것에 의해 채널 (22)의 저항값과 이 채널 (22)와 제2의 전극 (26) 사이에 분포정수적으로 형성되는 캐패시터의 용량을 가변으로 제어할 수 있고, LC소자 (400)전체의 주파수특성을 조정 또는 변경할 수 있는 것도 상술한 각 실시예의 LC소자와 동일하다.
제5실시예
다음에 본 발명의 제5실시예의 LC소자 (500)에 대해서 도면을 참조하면서 구체적으로 설명한다.
이상의 실시예의 LC소자는 3단자의 통상모드형 소자로써 기능하는 것이지만 본 실시예의 LC소자 (500)은 4단자형의 공통모드형 소자로써 기능하도록 형성되어 있는 점에 특징이 있다.
제30도는 제5실시예의 LC소자 (500)의 평면도이다. 제30도에 도시한 바와 같이 제5실시예의 LC소자(500)은 제2의 전극 (26)의 양끝에 입출력전극 (36), (38)이마련되어 있고, 이 점이 제1도에 도시한 LC소자 (100)과 다르다.
제31도는 제5실시예의 LC소자의 등가회로를 도시한 도면이다. 제31도에 도시한 바와 같이 2개의 입출력전극 (18), (20)사이에 소오스 (12) 및 드레인 (14)를 거쳐서 형성된 채널 (22)가 인덕턴스L1을 갖는 인턱터로써 기능함과 동시에 2개의 입출력전극 (36), (38) 사이에 형성된 제2의 전극 (26)이 인덕턴스L2을 갖는 인덕터로써 기능한다. 또 이들 채널 (22)와 제2의 전극 (26)이 각각 신호의 전달로로써 사용됨과 동시에 이들 사이에는 제1실시예의 LC소자 (100)과 마찬가지로 캐패시턴스C를 갖는 캐패시터가 분포정수적으로 형성된다.
이와 같이 본 실시예의 LC소자 (500)은 제1의 전극 (10)에 대응해서 형성되는 채널 (22)뿐만 아니라 제2의 전극 (26)의 양끝에도 2개의 입출력전극 (36), (38)을 마련하는 것에 의해 양호한 감쇠특성을 갖는 4단자 공통모드형 소자로써 기능할 수 있다. 또 제어용 전극(24)에 인가하는 게이트전압을 바꾸는 것에 의해 상술한 인덕턴스L1을 갖는 인덕터에 포함되는 저항값과 분포정수적인 캐패시턴스C를 바꿀 수 있고, LC소자(500) 전체의 감쇠특성을 가변으로 제어할 수 있다.
제32도는 제2의 전극 (26)을 p - Si기판 (30)의 반대면측에 제1의 전극 (10) (즉 채널 (22))에 거의 대합하도록 배치한 경우의 변형예를 도시한 도면이다. 제32도에 도시한 바와 같이 나선형상의 채널 (22) 및 제2의 전극 (26)을 거의 대향시켜서 배치한 경우라도 제30도에 도시한 LC소자(500)과 마찬가지로 이들 사이에 분포정수적으로 캐패시터가 형성되는 4단자공통모드형 소자로 할 수 있고, 양호한 주파수특성을 갖음과 동시에 제조용이등의 이점을 갖게 된다.
또 LC소자 (500)은 일반적인 반도체제조기술을 응용해서 제조할 수 있으므로 제조가 용이하며 소형화등에도 적합하고, 또 반도체기판의 일부로써 LC소자를 제조한 경우에는 다른 부품과의 배선도 동시에 실행할 수 있어 후공정에 있어서의 조립작업등이 불필요하게 되는 것및 제1의 전극 (10)에 인가하는 게이트전압(컨트롤전압Vc)를 바꾸는 것에 의해 채널 (22)의 저항값과 이 채널 (22)와 제2의 전극(26) 사이에 분포정수적으로 형성되는 캐패시터의 용량을 가변으로 제어할 수 있고, LC소자 (500) 전체의 주파수특성을 조정 또는 변경할 수 있는 것도 상술한 각 실시예의 LC소자와 동일하다.
제6실시예
다음에 본 발명의 제6실시예의 LC소자(600)에 대해서 도면을 참조하면서 구체적으로 설명한다.
본 발명의 제6실시예의 LC소자는 기본적으로 제5실시예의 LC소자와 동일하지만 제1의 전극(10) 및 제2의 전극(26)이 비나선형상으로 되어 있는 점이 제5실시예의 LC소자와의 주요한 상이점이다. 도 제1의 전극(10)에 따라서 형성되는 채널(22)도 당연히 비나선형상으로 된다. 또 본 실시예의 각 도면의 제5실시예에 대응하는 부호는 제5실시예의 부호와 동일하게 하였다.
상술한 제1실시예, 제2실시예, 제3실시예 및 제4실시예의 LC소자(100), (200), (300) 및 (400)은 3단자의 통상모드형 소자로써 기능하는 것이지만 본 실시예의 LC소자 (600)은 4단자형의 공통모드형 소자로써 기능하도록 형성되어 있는 점에 특징이 있다.
제33도는 제6실시예의 LC소자 (600)의 평면도이다. 제33도에 도시한 바와 같이 제6실시예의 LC소자(600)은 제2의 전극 (26)의 양끝에 입출력전극(36), (38)이 마련되어 있고, 이점이 제14도에 도시한 LC소자 (200)과 다르다.
제6실시예의 LC소자 (600)의 등가회로는 인덕턴스 및 캐패시턴스의 값을 제외하고, 제5실시예의 LC소자 (500)의 등가회로인 제31도와 동일하다. 동일도면에 도시한 바와 같이 2개의 입출력전극 (18), (20) 사이에 소오스 (12) 및 드레인 (14)를 거쳐서 형성된 채널 (22)가 인덕턴스L1을 갖는 인덕터로써 기능함과 동시에 2개의 입출력전극 (36), (38) 사이에 형성된 제2의 전극 (26)이 인덕턴스L2를 갖는 인덕터로써 기능한다. 또 이들 채널 (22)와 제2의 전극 (26) 이 각각 신호의 전달로로써 사용됨과 동시에 이들 사이에는 각 실시예의 LC소자 (100)등과 마찬가지로 캐패시턴스C를 갖는 캐패시터가 분포정수적으로 형성된다.
이와 같이 본 실시예의 LC소자 (600)은 제1의 전극 (10)에 대응해서 형성되는 채널 (22)뿐만 아니라 제2의 전극 (26)의 양끝에도 2개의 입출력전극(36), (38)을 마련하는 것에 의해 양로한 감쇠특성을 갖는 4단자공통모드형 소자로써 기능할 수 있다. 또 제어용 전극(24)에 인가하는 게이트전압을 바꾸는 것에 의해 상술한 인덕턴스L 1을 갖는 인덕터에 포함되는 저항값과 분포정수적인 캐패시턴스C를 바꿀 수 있고, LC소자 (600) 전체의 감쇠특성을 가변으로 제어할 수 있다.
제34도는 제2의 전극 (26)을 p - Si기판 (30)의 반대면측에 제1의 전극 (10) (즉 채널 (22))에 거의 대향하도록 배치한 경우의 변형예를 도시한 도면이다. 제34도에 도시한 바와 같이 사행형상의 채널 (22) 및 제2의 전극 (26)을 거의 대향시켜서 배치한 경우라도 제33도에 도시한 LC소자 (600)과 마찬가지로 이들 사이에 분포정수적으로 캐패시터가 형성되는 4단자공통모드형 소자로 할 수 있고, 양호한 주파수특성을 갖음과 동시에 제조용이등의 이점을 갖게 된다.
또 LC소자 (600)은 일반적인 반도체제조기술을 응용해서 제조할 수 있으므로 제조가 용이하며 소형화등에도 적합하고, 또 반도체 기판의 일부로서 LC소자를 제조한 경우에는 다른 부품과의 배선도 동시에 실행할 수 있어 후공정에 있어서의 조립작업등이 불필요하게 되는것 및제1의 전극 (10)에 인가하는 게이트전압(컨트롤전압Vc)를 바꾸는 것에 의해 채널 (22)의 저항값과 이 채널 (22)와 제2의 전극(26) 사이에 분포정수적으로 형성되는 캐패시터의 용량을 가변으로 제어할 수 있고, LC소자(600) 전체의 주파수특성을 조정 또는 변경할 수 있는 것도 상술한 각 실시예의 LC소자와 동일하다.
제7실시예
다음에 본 발명의 제7실시예의 LC소자에 대해서 도면을 참조하면서 구체적으로 설명한다.
상술한 각 실시예의 LC소자의 각각은 제2의 전극 (26)을 1개의 도체로 형성하고 있었지만 본 실시예의 LC소자 (700)은 이 제2의 전극 (26)을 다수의 (예를들면 2개의) 분할전극부 ((26-1), (26-2))로 분할한 점에 특징이 있다.
제35도는 제7실시예의 LC소자 (700)의 평면도이디. 제 35도에 도시한 바와 같이 제7실시예의 LC소자 (700)은 제1도에 도시한 LC소자(100)에 사용되고 있는 제2의 전극(26)을 2개의 분할전극부(26-1), (26-2)로 치환한 구조를 갖고 있다. 전채로써 나선형상을 갖는 이들의 분할전극부(26-1), (26-2)의 각각에는 접지전극 (16)이 접속되어 있고, 2개의 접지전극 (16)을 접지하는 것에 의해 2개의 분할전극부(26-1), (26-2)의 각각에 의해서 형성되는 인덕터가 접지된다. 또는 2개의 접지전극 (16)을 고정전위의 전원에 접속하는 것에 의해 2개의 분할전극부 (26-1), (26-2)의 각각에 의해서 형성되는 인덕터의 일부가 이 고정전위로 된다.
제36도는 제7실시예의 LC소자 (700)의 등가회로를 도시한 도면이다. 제36도에 도시한 바와 같이 제1의 전극 (10)에 대응해서 형성되는 채널 (22)의 전체가 인덕턴스L 1을 갖는 인덕터로써 기능함과 동시에 각 분할전극부 (26-1), (26-2)의 각각이 인덕턴스L3, L4를 갖는 인덕터로써 기능한다. 그리고 채널 (22)와 각 분할전극부 (26-1), (26-2)가 캐패시턴스 C2, C3을 갖는 캐패시터로써 기능하고, 또 이들의 캐패시터가 분포정수적으로 형성된다.
본 실시예의 LC소자 (700)은 각 분할전극부(26-1), (26-2)의 자기인덕턴스L3, L4가 작아진다. 따라서 이들의 자기인덕턴스에 의한 LC소자 (700) 전체의 특성으로의 영향은 작아지고, 제1의 전극 (10)에 대응해서 형성되는 채널 (22)가 갖는 인덕턴스L1과 분포정수적으로 형성되는 캐패시턴스C2, C3에 의해서 LC소자 (700) 전체의 특성이 거의 결정되게 된다.
또 제35도에 평면구조를 도시한 본 실시예의 LC소자 (700)은 제1의 전극 (10)에 대응해서 형성되는 채널 (22)를 신호의 전달로로써 사용함과 동시에 제2의 전극(26)을 2분할했지만 이것과는 반대로 제2의 전극(26)을 신호의 전달로로써 사용함과 동시에 제1의 전극(10)측을 다수로 분할하도록 해도 좋다.
이 경우에는 다수로 분할된 제1의 전극(10)의 각각에 대응해서 채널 (22)가 형성되므로 각 채널의 한쪽끝 부근에 소오스(12) 또는 드레인 (14)를 마련하여 이들에 접지전극 (16)을 접지하면 좋다.
제3 7도는 2개의 분할전극부(26- 1), (26-2)를 p-Si 기판 (30)의 반대면측에 제1의 전극 (10)에 거의 대향하도록 배치한 경우의 변형예를 도시한 도면이다. 제37도에 도시한 바와 같이 나선형상의 채녈 (22)와 2개의 분할전극부(26- 1), (26-2)를 거의 대향시켜서 배치한 경우라도 제35도에 도시한 LC소자(700)과 마찬가지로 채녈 (22) 및 각 분할전극부(26-1), (26-2)의 각각이 인덕터로서 기능함과 동시에 이들 사이에는 분포정수적으로 캐패시터가 형성되는 것에 변함은 없고, 양호한 주파수특성을 갖음과 동시에 제조용이등의 이점을 갖게 된다.
또 LC소자(700)은 일반적인 반도체제조기술을 응용해서 제조할 수 있으므로 제조가 용이하며 소형화등에도 적합하고, 또 반도체 기판의 일부로써 LC소자를 제조한 경우에는 다른 부품과의 배선도 동시에 실행할 수 있어 후공정에 있어서의 조립작업등이 불필요하게 되는것 및 제1의 전극 (10)에 인가하는 게이트전압 (컨트롤전압Vc)를 바꾸는 것에 의해 채널 (22)의 저항값과 이 채널 (22)와 분할전극부 (26 -1), (26-2) 사이에 분포정수적으로 형성되는 캐패시터의 용량을 가변으로 제어할 수 있고, LC소자 (700) 전체의 주파수특성을 조정 또는 변경할 수 있는 것도 상술한 각 실시예의 LC소자와 동일하다.
제8실시예
다음에 본 발명의 제8실시예의 LC소자에 대해서 도면을 참조하면서 구체적으로 설명한다.
상술한 제1실시예에서 제6실시예까지의 LC소자는 제2의 전극 (26)을 1개의 도체로 형성하고 있었지만 본 실시예LC소자(800)은 이 제2의 전극 (26)을 다수의 (예를들면 2개의) 분할전극부(26-1), (26-2)로 분할한 점에 특징이 있다.
제38도는 제8실시예의 LC소자의 평면도이다. 제38도에 도시한 바와 같이 제8실시예의 LC소자(800)은 제14도에 도시한 LC소자(200)에 사용되고 있는 제2의 전극(26)을 2개의 분할전극부 (26-1), (26-2)로 치환한 구조를 갖고 있다. 전체로써 사행형상을 갖는 이들의 분할전극부 (26-1), (26-2)의 각각에는 접지전극 (16)이 접속되어 있고, 2개의 접지전극 (16)을 접지하는 것에 의해 2개의 분할전극부 (26-1), (26-2)의 각각에 의해서 형성되는 인덕터의 일부가 접지된다. 또는 2개의 접지전극 (16)을 고정전위의 전원에 접속하는 것에 의해 2개의 분할전극부 (26-1), (26-2)의 각각에 의해서 형성되는 인덕터의 일부가 이 고정전위로 된다.
제8실시예의 LC소자 (800)의 등가회로는 인덕턴스와 캐패시턴스의 값을 제외하고, 제7실시예의 LC소자의 등가회로인 제36도와 동일하게 된다. 동일도면에 도시한 바와 같이 제1의 전극 (10)에 대응해서 형성되는 채널 (22)의 전체가 인덕턴스L1을 갖는 인턱터로써 기능함과 동시에 각 분할전극부(26-1), (26-2)의 각각이 인덕턴스L3, L4를 갖는 인덕터로써 기능한다.
그리고, 채널 (22) 와 각 분할전극부 (26-1), (26-2) 가 캐패시턴스C2, C3을 갖는 캐패시터로써 기능하고, 또 이들의 캐패시터가 분포정수적으로 형성된다.
본 실시예의 LC소자(800)은 각 분할전극부(26-1), (26-2)의 자기인덕턴스L3,L4가 분할하지 않은 경우에 비해 작게 된다. 따라서 이들의 자기인덕턴스에 의한 LC소자 (800) 전체의 특성으로의 영향은 작게 되고, 제1의 전극 (10)에 대응해서 형성되는 채널 (22)가 갖는 인턱턴스L1과 분포정수적으로 형성되는 캐패시턴스C2, C3에 의해서 LC소자 (800) 전체의 특성이 거의 결정되게 된다.
또 제38도에 평면구조를 도시한 본 실시예의 LC소자 (800)은 제1의 전극 (10)에 대응해서 형성되는 채널 (22)를 신호의 입출력로로써 사용함과 동시에 제2의 전극(26)을 2분할했지만 이것과는 반대로 제2의 전극 (26)을 신호의 일출력로로써 사용함과 동시에 제1의 전극 (10)측을 다수로 분할하도록 해도 좋다. 이 경우에는 다수로 분할된 제1의 전극(10)의 각각에 대응해서 채널 (22) 가 형성되므로 각 채널의 한쪽끝 부근에 소오스 (12) 또는 드레인 (14)를 마련하고,이들에 접지전극(16)을 접속하면 좋다.
제39도는 2개의 분할전극부(26-1), (26-2)를 p-Si 기판(30)의 반대면측에 제1의 전극 (10)에 거의 대향하도록 배치한 경우의 변형예를 도시한 도면이다. 제39도에 도시한 바와 같이 사행형상의 채널 (22)와 2개의 분할전극부(26-1), (26-2)를 거의 대향시켜서 배치한 경우라도 제38도에 도시한 LC소자(800)과 마찬가지로 채널 (22) 및 각 분할전극부(26-1), (26-2)의 각각이 인덕터로써 기능함과 동시에 이들 사이에는 분포정수적으로 캐패시터가 형성되는 것에 변함은 없고, 양호한 주파수특성을 갖음과 동시에 제조용이등의 이점을 갖개 된다.
또 LC소자(800)은 일반적인 반도체제조기술을 응용해서 제조할 수 있으므로 제조가 용이하며 소형화등에도 적합하고, 또 반도체 기판의 일부로써 LC소자를 제조한 경우에는 다른 부품과의 배선도 동시에 실행할 수 있어 후공정에 있어서의 조립작업등이 불필요하게 되는것 및 제1의 전극(10) 에 인가하는 게이트전압(컨트롤전압Vc)를 바꾸는 것에 의해 채널 (22)의 저항값과 이 채널 (22)와 분할전극부 (26-1), (26-2) 사이에 분포정수적으로 형성되는 캐패시터의 용량을 가변으로 제어할 수 있고, LC소자 (800) 전체의 주파수특성을 조정 또는 변경할 수 있는 것도 상술한 각 실시예의 LC소자와 동일하다.
제9실시예
다음에 본 발명의 제9실시예의 LC소자에 대해서 도면을 참조하면서 구체적으로 설명한다.
일반적으로 도전체는 나선형상으로 하는 것에 의해 소정의 인덕턴스를 갖는 인덕터도체로써 기능한다. 또 상술한 바와 같이 채널 (22) 및 제2의 전극 (26)를 사행형상으로 한 경우라도 소정의 인턱턴스를 갖는 인덕터도체로써 기능한다. 그러나 입력되는 신호의 주파수대역을 고주파로 한정한 경우에는 나선형상이나 사행형상 이외의 형상, 극단적인 경우에는 직선형상이라도 인덕턴스성분을 갖는 인덕터도체로써 기능한다. 본 실시예의 LC소자는 이와 같은 점에 착안해서 제1의 전극 (10)에 대응해서 형성되는 채널 (22) 및 제2의 전극 (26)을 나선형상 이외의 형상으로 형성한 점에 특징이 있다.
제40도A, 제40도B, 제41도A 및 제41도B는 제1의 전극(10)에 대응해서 형성되는 채널 (22)와 제2의 전극(26)의 각각을 직선형상으로 한 본 실시예의 LC소자의 평면도이다.
제40도A는 상술한 제1도에 대응하고 있고, 채널 (22) 와 제2의 전극(26)의 길이가 거의 동일하고, 또 거의 평행하게 형성된 3단자형의 LC소자가 도시되어 있다. 제40도B는 제21도에 대응하고 있고, 제2의 전극 (26)이 제1의 전극 (10)에 대응해서 형성되는 채널 (22)의 일부에 대응해서 마련된 LC소자가 도시되어 있다.
제41도A는 제30도에 대응하고 있고, 제2의 전극 (26)의 양끝의 각각에 입력전극(36), (38)을 마련해서 4단자의 공통모드형 소자로 한 경우가 도시되어 있다.
제41도B는 제35도에 대응하고 있고, 제2의 전극 (26)측을 2개의 분할전극부(26-1), (26-2)로 분할한 LC소자가 도시되어 있다.
상술한 제40도A, 제40도B, 제41도A 및 제41도B에는 제1의 전극 (10)과 제2의 전극 (26)이 거의 동일면내에 형성된 LC소자가 도시되어 있지만 제11도 및 제12도등에 도시한 바와 같이 제1의 전극(10)과 제2의 전극 (26)을 p-Si기판(30)을 사이에 두고, 거의 대향하도록 배치하는 경우애 대해서도 마찬가지로 각 타입을 구성할 수 있다.
제42도는 제1의 전극 (10)과 이것애 대응해서 형성되는 채널(22) 및 제2의 전극(26)을 곡선형상으로 한 경우의 LC소자의 평면도이고, 곡률반경이 큰 곡선형상인 경우가 도시되어 있다. 2개의 입출력전극(18), (20)을 직선으로 연결한 위치에 다른 부품등을 배치해야 하는 경우에는 제42도에 도시한 바와 같이 제1 및 제2의 전극 (10), (26)을 곡선형상으로 해도 좋다.
제43도는 제1의 전극 (10)과 이것에 대응해서 형성되는 채널(22) 및 제2의 전극 (26)을 사행형상의 일종인 파형형상으로 한 경우의 LC소자의 평면도이다. 이LC소자는 제1도등에 도시한 나선형상정도는 아니지만 채널 (22) 및 제2의 전극 (26)을 직선형상 또는 곡률반경이 큰 곡선형상으로 한 경우에 비하면 큰 인덕턴스를 갖게 된다.
제44도는 제1의 전극 (10)과 이것에 대응해서 형성되는 채널(22) 및 제2의 전극 (26)을 1주에 미치지 않는 주회형상으로 한 경우의 LC소자의 평면도이다. 제44도에 도시한 바와 같이 채널(22) 및 제2의 전극 (26)을 1주에 미치지 않는 주회형상으로 형성하는 것에 의해 작은 인턱틴스를 갖는 LC소자를 형성할 수 있다. 또 제1의 전극 (10) (채널 (22)) 및 제2의 전극 (26)의 한쪽끝 또는 양끝을 부분적으로 접는 것에 의해 채널 (22)등이 발생하는 자속을 부분적으로 부정해서 인턱턴스틀 저감시키고, LC소자전체의 인덕턴스, 즉 주파수특성을 조정할 수도 있다.
또 상술한 제42도∼제44도의 각각은 설명을 간단하게 하기 위해서 제40도A에 대응하는 LC소자만이 도시되어 있지만 제40도B, 제40A 및 제41도B의 각각에 대응하는 타입 및 제1의 전극 (10)과 제2의 전극 (26)을 p-Si기판 (30)을 사이에 두고 거의 대향하도록 배치하는 타입에 대해서도 동일하게 생각할 수 있다.
이와 같이 제40도A∼제44도내 도시한 LC소자는 제1의 전극(10)과 이것에 대응해서 형성되는 채널 (22) 및 제2의 전극(26)을 나선형상도 사행형상도 아닌 형상으로 한 것이고, 상술한 제1실시예∼제8실시예와 마찬가지로 양호한 감쇠특성을 한글 소자로써 기능시킬 수 있다. 또 일반적인 반도체제조기술을 응용해서 제조할 수 있으므로 제조가 용이하며 소형화등에도 적합하고, 또 반도체기판의 일부로써 LC소자를 제조한 경우에는 다른 부품과의 배선도 동시에 실행할 수 있어 후공정에 있어서의 조립작업등이 불필요하게 되는점 및제어용 전극 (24)를 거쳐서 제1의 전극 (10)에 인가하는 게이트전압을 바꾸는 것에 의해 채널 (22)의 저항값이 변함과 동시에 분포정수적으로 형성되는 캐패시터의 캐패시턴스도 변하고, LC소자전체의 특성을 가변으로 제어할 수 있는 점도 상술한 각 실시예와 동일하다.
그 밖의 실시예
다음에 본 발명의 그 밖의 실시예에 관한 LC소자에 대해서 도면을 참조하면서 구체적으로 설명한다.
상술한 각 실시예에 있어서는 제1의 전극 (10)의 양끝 부근으로써 떨어진 위치에 2개의 입출력전극 (18), (20)을 배치하도록했지만 제1의 전극(10)의 형상을 연구해서 2개의 입출력전극(18), (20)을 접근시켜서 배치하도록 해도 좋다.
예를들면 사행형상등의 전극의 경우, 제45도에 도시한 바와 같이 소오스 (12)와 드레인 (14)를 인접시켜서 배치함과 동시에 제14도에 도시한 LC소자 (200)의 제1 및 제2의 전극 (10), (26)의 한쪽끝을 드레인(14)까지 연장한다. 또는 제46도에 도시한 바와 같이 소오스(12)와 드레인 (14)를 인접시켜서 배치함과 동시에 제14도에 도시한 LC소자 (200)의 제1 및 제2의 전극(10), (26)을 사행형상을 유지한 채로 접는다.
이와 같이 제1의 전극 (10) (또는 제1 및 제2의 전극 (10), (26)의 양쪽)의 형상을 연구하는 것에 의해 2개의 입출력전극(18), (20)의 위치가 접근하고, 접지전극(16), 제어용 전극 (24) 및 입출력전극 (18), (20)의 전부를 거의 동일위치에 형성할 수 있다. 따라서 단자부착시의 배선을 용이하게 실행할 수 있어 제조공정의간략화가 가능하게 된다.
또 제47도 및 제48도는 화학액상성장법을 사용해서 단자부착을 실행하는 경우의 개략적으로 도시한 도면이다. 제47도는 제1도등에 대응하는 LC소자의 평면도이고, 동일도면에 도시한 바와 같이 LC소자의 제1의 전극 (10) 및 제2의 전극 (26)에는 제어용 전극 (24)나 접지전극 (16)이 마련되어 있지 않다.
이와 같은 형상을 갖는 제1 및 제2의 전극 (10), (26)을 포함하는 반도체기판을 1개의 LC소자마다 잘라낸 후에 개별로 잘라낸 칩 (소자)의 전표면에 화학액상성장법에 의해 절연막으로써 실리콘산화막 (40)을 형성한다. 그후, 에칭에 의해 제1 및 제2의 전극 (10), (26)의 한쪽끝상의 실리콘산화막 (40)을 제거해서 구멍을 뚫고, 그 구멍을 땜납(42)로 표면이 솟아 오를 정도로 봉하는 것에 의해 돌출한 땜납 (42)를 프린트배선기판의 랜드등과 직접 접촉시킬 수 있다. 따라서 표면실장하는 경우에는 적합하게 된다. 제48도는 이 처리를 거친 칩 (소자)의 단면도이고, 제47도의 E -E선에 있어서의 단면에 대응한다.
또 소자표면의 보호막에 합성수지등의 다른 절연재료를 사용해도 좋고, 보호막의 천공에 레이저광선을 이용해도 좋다. 또, 제48도에 도시한 바와 같이 입출력전극 (18), 제1의 전극 (10), 제2의 전극 (26)등의 높이가 동일하게 되도족 각 전극의 막두께를 조정하는 것에 의해 돌출한 땜납(42)의 높이도 거의 동일하게 되므로 표면실장시에 더욱 적합하게 된다. 또 제11도 및 제12도A등에 도시한 바와 같이 제2의 전극 (26)을 제1의 전극(10)에 거의 대향시켜서 배치하는 경우에는 스루홀을 이용해서 배선을 한쪽면측에 모으고, 마찬가지로 땜납 (42) 를 돌출시키는 것에 의해 후공정에 있어서의 배선처리등이 용이하게 된다.
제49도는 상술한 각 실시제의 LC소자(100)등을 LSI등의 일부로써 형성하는 경우의 설명도이다. 제49도에 도시한 바와 같이 반도체칩 (46)상의 각종신호 또는 전원의 라인 (48)에 상술한 각 LC소자(100)등을 삽입하는 형태로 조립한다. 특허 상술한 각 실시예의 LC소자(100)등은 반도체칩 (46)상에 각종회로를 형성하는 공정에 있어서, 동시에 제조할 수 있으므로 후공정에 있어서의 배선처리등이 불필요하게 된다고 하는 이점이 있다.
또 제49도 및 후술하는 제50도A∼제50도E에 있어서는 대표로써 제1실시애의 LC소자 (100)이 사용되고 있지만 이 LC소자 (100)을 다른 실시애의 LC소자중의 이느하나, 예를들면 LC소자 (300)으로 치환할 수 있다.
일반적으로 상술한 각 실시예의 LC소자 (100)등에 있어서, 인덕터를 형성하는 채널 (22)는 고저항을 갖고 있고, 또 이 채널 (22)의 전체길이가 길기 때문에 2개의 입출력전극 (18), (20) 사이에서 신호레벨의 감쇠가 발생한다. 그 때문에 실제로 LC소자 (100)등을 회로의 일부로써 사용하는 경우에는 출력측에 고입력임피던스의 버퍼를 접속하는 것에 의해 실용적인 구성으로 된다.
제50도A, B, C, D 및 E는 상술한 각 실시예의 LC소자 (100)의 출력측애 버퍼를 접속한 예를 도시한 도면이다.
제50도A는 버퍼로써 MOSFET와 저항으로 이루어지는 소오스폴로워회로 (50)을 사용한 경우를 도시하고 있다. 이 소오스폴로워회로 (50)을 구성하는 MOSFET는 상술한 각 실시예의 LC소자와 동일구조를 갖고 있으므로 소오스폴로워회로 (50) 을포함한 전체를 LC소자로써 용이하게 일체적으로 형성할 수 있다.
또 제50도B는 버퍼로써 달링턴접속된 2개의 바이폴라트랜지스터와 저항으로 이루어지는 에미터폴로워회로 (52)를 사용한 경우를 도시하고 있다. 이 에미터폴로워회로 (52)를 구성하는 바이폴라트랜지스터는 상술한 각 실시예의 LC소자와 약간 다른 구성을 갖지만 동일한 반도체기판상에 형성하는 것이 가능하므로 이 에미터 폴로워회로 (52)를 포함한 전체를 LC소자로써 일체적으로 형성할 수 있다. 또 출력에 가까운 쪽의 트랜지스터의 레이스를 저항을 거쳐서 접지하는 것에 의해서 이 트랜지스터의 동작점의 안정도를 향상시킬 수도 있다.
제50도C는 버퍼로써 p채녈MOSFET를 역바이어스로 사용한 경우의 회로를 도시하고 있다.
제50도D는 버퍼로써 2개의 MOSFET와 저항으로 이루어지는 증폭회로(54)를 사용한 경우를 도시하고 있다. 이 증폭회로(54)를 구성하는 MOSFET는 상술한 각 실시예의 LC소자와 동일구조를 갖고 있으므로 이 증폭회로 (54)를 포함한 전체를 LC소자로써 용이하계 일체적으로 형성할 수 있다. 또 이 회로에 있어서 전압증폭률은 1 + (R2/R1)이고, R2= 0으로 하면 소오스폴로워와 동등하게 된다.
또 제50도E는 버퍼로써 2개의 바이폴라트랜지스터와 저항으로 이루어지는 증폭회로 (55)를 사용한 경우를 도시하고 있다.
상술한 각 실시예의 LC소자와는 약간 다른 구성을 갖지만 동일한 반도체기판상에 형성하는 것이 가능하므로 이 증폭회로(55)를 포함한 전체를 LC소자로써 동일한 반도체기판상에 일체적으로 형성할 수 있다. 또 이 회로에 있어서는 전압증폭률은 1 + (R2/R1)이고, R2 = 0으로 하면 에미터폴로워와 동등하게 된다.
또 제50도A, B, C, D 및 E에 도시한 LC소자 (100)을 공통모드형 LC소자, 예를들면 제5실시예의 LC소자(500)으로 치환하는 경우에는 채널 (22) 및 제2의 전극 (26)의 양쪽을 신호전달로로써 사용하므로 제2의 전극 (26)의 출력측에도 상술한 버퍼회로(50), (52), (53), (54), (55)를 접속하도록 한다.
이와 같이 출력측에 버퍼를 마련하는 것에 의해 LC소자(100)등의 인덕터부분 (채널 (22))에 의해서 감쇠한 신호레벨이 증폭에 의해서 복원되어 SN비가 양호한 출력신호를 얻는 것이 가능하게 된다.
또 상술한 각 실시예의 LC소자 (100)등의 출력측에 레벨변환 회로를 접지하는 것에 의해 LC소자(100)등의 인덕터부분에 의해서 감쇠한 신호레벨의 증폭, 소정의 레벨변환 또는 레벨보정을 용이하게 실행할 수 있다. 또 이들의 레벨변환회로를 LC소자 (100)등과 동일한 기판에 일체적으로 형성할 수 있는 점은 상술한 버퍼의 경우와 동일하다.
또 상술한 각 실시예의 LC소자 (100)등을 사용해서 전압제어발진기 (VCO)를 구성하는 것도 가능하다. 이 전압제어발진기(VCO)의 발진주파수는 제어용 전극(24)에 외부에서 인가되는 게이트전압을 바꾸는 것에 의해, 즉 이것에 따라 분포정수적으로 형성되는 캐패시턴스와 채널 (22)의 저항값을 바구는 것에 의해 일정범위에서 임의로 변경하도록 하는 것도 가능하다.
제51도A 및 제51도B는 상술한 각 실시예의 LC소자(100)등에 입력보호회로를 추가한 경우의 구성의 1 예를 도시한 도면이다. MOS구조를 갖는 각 실시예의 LC소자(100)등은 제어용 전극(24)에 정전기에 의해서 발생하는 고전압이 인가되면 제어용 전극(24)에 접속되어 있는 제1의 전극(10)과 반도체 기판(30) 사이에 개재하는 절연층(28)이 파괴된다. 따라서 이 정전기에 의한 절연층(28)의 파괴를 방지하기 위해서 보호회로가 필요하게 된다.
동일도면에 도시한 보호회로는 모두 다수의 다이오드와 저항으로 구성되어 있고, 제1의 전극(10)에 접속된 제어용 전극 (24)에 고전압이 인가되면 동작전원라인측 또는 프레임의 접지측에 전류가 바이패스되도록 되어 있다. 특히 제51도A의 회로에서는 수100V, 제51도B의 회로에서는 1000∼2000V외 정전내량이 있고, 사용환경등에 따라서 사용하는 보호회로를 적절하게 선택할 수 있다.
또 본 발명은 상기 각 실시예에 한정되는 것은 아니고, 본 발명의 요지의 범위내에서 여러가지의 변형실시가 가능하다.
예를들면 상술한 각 실시예는 제어용 전극 (24)에 대해서 소정의 게이트전압을 인가할때, 채널 (22)가 형성되는 엔한스먼트형의 LC소자 (100)등에 대해서 설명했지만 디플레이션형으로 할 수도 있다. 즉 제1도등에 도시한 채널 (22)의 영역애 미리 캐리어 (n형 불순불)을 주입하는 것에 의해 n채녈을 형성해 둔다. 이것에 의해 게이트전압을 인가하지 않는 상태에 있어서도 채널 (22)가 형성 또는 인가하는 게이트전압과 채널폭등의 관계를 변경할 수 있다. 또 주입하는 캐리어는 제1의 전극에 따른 일부의 영역에만 주입해도 종고, 캐리어를 주입한 부분에 대응하는 제1의 전극의 전부 또는 일부를 생략하도록 해도 좋다.
또 상술한 각 실시예에 있어서는 p-Si기판 (30)에 제2의 전극 (26)을 직집접촉시켜서 형성함과 동시에 제1의 전극(10)을 절연층 (28)을 개재시켜서 형성하도록 했지만 이것과는 반대로 제1의 전극 (10)을 p-Si기판 (30)에 직접 접촉시켜서 형성함과 동시에 제2의 전극 (26)을 절연층 (28)을 개재시켜서 형성하도록 해도 좋다. 또 제1 및 제2의 전극 (10), (26)기 양쪽을 절연층 (28)의 표면에 형성하도록 해도 좋다.
또 거의 동일면상에 제1 및 제2의 전극 (10), (26)이 형성된 각 실시예의 LC소자는 p영역의 단일층으로 이루어지는 p-Si 기판 (30)상에 제1 및 제2의 전극 (10), (26)등을 형성한 것이지만 이들의 전극에 따른 나선형상등의 반전층을 형성하는 것에 의해 인접하는 채널(22)끼리의 아이솔레이션을 확실하게 실행하도록 해도 좋다.
제52도A 및 B는 제1 및 제2의 전극 (10), (26)을 거의 따른 나선형상의 반전층(66)을 형성한 경우의 단면구조를 도시한 도면이고, 상술한 제2도A 및 제2도B에 대응하는 것이다. 즉 제52도A에 도시한 바와 같이 n-영역으로 이루어지는 기판(64)의 일부에 제1 및 제2의 전극 (10), (26)에 대응한 나선형상의 p영역으로 이루어지는 반전층 (66)을 형성한다.
이와 같은 구조를 갖는 LC소자에 있어서 제1의 전극(10)애 접속된 제어용 전극 (24)에 대해서 소정의 게이트전압을 인가하면 제52도B에 도시한 바와 같이 이 제1의 전극 (10)에 대응하는 표면 부근에 채널 (22)가 형성된다. 또 기판 (64)와 반전 층 (66)에 역바이어스전압을 인가해 두는 것에 의해 나선형상의 반전층 (66)이 상호 전기적으로 분리되고, 채널 (22)와 제2의 전극 (26) 사이에 확실하게 분포정수적인 캐패시터가 형성되게 된다.
또 제1 및 제2의 전극(10), (26)을 거의 대향시켜서 배치한 각 실시예의 LC소자에 있어서는, p영역의 단일층으로 이루어지는 p -Si기판(30)상에 제1 및 제2의 전극(10), (26)등을 형성했지만 인접하는 제1의 전극 (10) 사이 또는 인접하는 제2의 전극 (26) 사이에 반전층을 형성하는 것에 의해 인접하는 채널 (22)끼리의 아이솔레이션을 확실하게 실행하도록 해도 좋다.
제53도는 제1의 전극 (10) 사이 및 제2의 전극(26) 사이에 반전층을 형성한 경우의 단면구조를 도시한 도면이고, 상술한 제12도에 대응하는 것이다. 즉 동일도면에 도시한 바와 같이 p-Si기판(30)의 일부에 n영역 (74)로 이루어지는 반전층을 형성한다. 이와 같은 구조를 갖는 LC소자에 있어서 인접하는 제2의 전극 (26)에 접속된 p-Si기판 (30)등에 착안하면 사이에 n영역 (74)가 형성되어 있으므로 전기적으로 분리되어 있고, 확실하게 아이솔레이션을 실행할 수 있다.
또 실제로 웨이퍼의 상태에 있는 p-Si기판 (30)을 이용해서 제1 및 제2의 전극 (10), (26)이 거의 대향한 LC소자를 제조하는 경우에는 p-Si기판 (30)의 비저항이 일반적인 금속에 비해서 높은 것을 고려해서 p-Si기판 (30)의 두께를 웨이퍼의 상태보다도 얇게 할 필요가 있다. 또 일반적으로는 n형 웨이퍼쪽이 입수하기 쉬운 것을 고려해서 제54도A 및 제54도B에 도시한 바와 같은 구조로 해도 좋다.
즉 제54도A에 도시한 바와 같이 n-Si기판(76)의 한쪽면에 나선형상등의 에칭을 실행하고, 이 에칭을 실행한 부분에 제1 또는 제2의 전극(26)을 형성한다. 또 제54도B에 도시한 바와 같이 n-Si기판(76)의 일부에 제1 및 제2의 전극 (10), (26)의 착각을 거의 따르도록 p+영역 (78)을 형성하고, 그후 n-Si기판 (76)의 이면측으로써 제2의 전극 (26)에 대응하는 부분의 애칭을 실행하고, 최후에 제1 및 제2의 전극 (10), (26)을 형성한다.
또 상술한 각 실시예에 있어서는 LC소자 (100)등을 LSI등의 일부로써 형성할 수 있는 점을 효과로써 들었지만 반드시 LSI등의 일부로써 형성할 필요는 없고, 반도체기판상에 LC소자 (100)등을 형성한 후에 입출력전극 (18), (20), 접지전극(16) 및 제어용 전극 (24)의 각각에 단자부착을 실행하거나 또는 제47도 및 제48도에 도시한 바와 같은 화학액상성장법을 이용해서 단자부착을 실행해서 단일체의 소자로써 형성하도록 해도 좋다.
이 경우에는 동일한 반도체기판상에 다수개의 LC소자(100)등을 동시에 형성하고, 그후 반도체기판을 잘라내어 각 LC소자등에 단자부착을 실행하도록 하면 용이하게 대량생산이 가능하게 된다.
또 상술한 각 실시예에 있어서는 제1 및 제2의 전극 (10), (26)의 가장끝부에 접지전극(16)이나 소오스(12), 드레인 (14)를 마련하도록 했지만 반드시 가장끝부에 마련할 필요는 없고 주파수특성을 검토한 후에 필요에 따라서 그 부착위치를 어긋나게 해도 좋다.
또 상술한 각 실시예의 LC소자등은 제어용 전극 (24)에 인가하는 게이트전압을 바꾸는 것에 의해 채널 (22)의 저항과 분포정수적으로 형성되는 캐패시터의 용량이 변하고, 이것에 의해 LC소자 전체의 주파수특성을 가변으로 제어할 수 있다는것이다. 따라서 LC소자 (100)등을 회로의 일부로써 사용하는 것에 의해 동조회로, 변조회로, 발진회로, 필터등을 가변주파수형으로써 용이하게 구성할 수 있다.
또 상술한 각 실시예의 LC소자 (100)등은 p-Si기판(30)상에 pn접합층 (26)을 형성하는 경우를 예로써 설명했지만 게르마늄등의 다른 종류의 반도체를 사용한 경우나 아몰퍼스 실리콘 등의 비정질재료를 사용하는 경우라도 좋다.
제1도는 본 발명을 적용한 제1 실시예의 LC소자의 평면도.
제2도A 및 제2도B는 제1도의 A - A선에 있어서의 확대단면도.
제3도는 제1도의 B - B선에 있어서의 확대단면도.
제4도는 제1도의 C - C선에 있어서의 확대단면도.
제5도는 제1도의 D - D선에 있어서의 확대단면도.
제6도는 제1실시예의 LC소자의 길이방향의 단면구조를 도시한 도면.
제7도A, 제7도B 및 제7도C는 제1실시예의 LC소자의 등가회로를 도시한 도면.
제8도A 및 제8도B는 채널의 저항값을 설명하기 위한 도면.
제9도A∼제9도G는 제1실시예의 LC소자의 제조공정을 도시한 도면.
제10도는 제1실시에의 LC소자의 변형예를 도시한 도면.
제11도는 제1실시예의 LC소자의 변형애를 도시한 도면.
제12도는 제11도에 도시한 LC소자의 A-A선에 있어서의 확대단면도.
제13도는 제1실시예의 LC소자의 변형예를 도시한 도면.
제14도는 본 발명을 적응한 제2실시예의 LC소자의 평면도.
제15도는 제1 4도의 B - B선에 있어서의 확대단면도.
제16도는 제1 4도의 C - C선에 있어서의 확대단면도.
제17도는 사행형상의 전극에 의해서 형성되는 인덕터의 원리를 도시한 도면.
제18도는 제2실시예의 LC소자의 변형예를 도시한 도면.
제19도는 제2실시예의 LC소자의 변형예를 도시한 도면.
제20도는 제2실시예의 LC소자의 변형예를 도시한 도면.
제21도는 제3실시예의 LC소자의 평면도.
제22도는 제3실시예의 LC소자의 등가회로를 도시한 도면.
제23도는 제3실시예의 LC소자의 변형예를 도시한 도면.
제24도는 제3실시예의 LC소자의 변형예를 도시한 도면.
제25도는 제3실시예의 LC소자의 변형예를 도시한 도면.
제26도는 제4실시예의 LC소자의 평면도.
제27도는 제4실시예의 LC소자의 변형예를 도시한 도면.
제28도는 제4실시예의 LC소자의 변형예를 도시한 도면.
제29도는 제4실시예의 LC소자의 변형예를 도시한 도면.
제30도는 제5실시예의 LC소자의 평면도.
제31도는 제5실시예의 LC소자의 등가회로를 도시한 도면.
제32도는 제5실시예의 LC소자의 변형예를 도시한 도면.
제33도는 제6실시예의 LC소자의 평면도.
제34도는 제6실시예의 LC소자의 변형예를 도시한 도면.
제35도는 제7실시예의 LC소자의 평면도.
제36도는 제7실시예의 LC소자의 등가회로를 도시한 도면.
제37도는 제7실시예의 LC소자의 변형예를 도시한 도면.
제38도는 제8실시예의 LC소자의 평면도.
제39도는 제8실시예의 LC소자의 변형예를 도시한 도면.
제40도A, 제40도B, 제41도A 및 제41도B는 제9실시예의 LC소자의 평면도.
제42도는 제9실시예의 LC소자의 변형예를 도시한 도면.
제43도는 제9실시예의 LC소자의 변형예를 도시한 도면.
제44도는 제9실시예의 LC소자의 변형예를 도시한 도면.
제45도 및 제46도는 입출력전극의 위치를 변경한 변형예를 도시한 도면.
제47도 및 제48도는 화학액상성장법을 사용해서 단자부착을 실행하는 경우의 개략을 도시한 도면.
제49도는 각 실시예의 LC소자를 LSI등의 일부로써 형성하는 경우의 설명도.
제50도A, 제50도B, 제5도C, 제50도D 및 제50도E는 각 실시예의 LC소자의 출력측에 버퍼를 접속한 예를 도시한 도면.
제51도A 및 제51도B는 각 실시예의 LC소자의 입력측에 보호회로를 접속한 예를 도시한 도면.
제52도A 및 제52도B는 반도체기판내에 반전층을 형성한 경우의 단면구조를 도시한 도면.
제53도는 반도체기판내에 반전층을 형성한 경우의 단면구조를 도시한 도면.
제54도는 기판의 일부를 에칭하는 경우의 부분적단면을 도시한 도면.

Claims (106)

  1. n영역 또는 p영역의 어느 한쪽의 단일층이 표면측에 형성된 반도체기판;
    상기 반도체기판상에 절연층을 거쳐서 형성되고 소정 형상의 게이트로서 기능하는 제1 전극;
    상기 제1 전극에 대해서 대략 동일 평면내이고 또한 대략 평행하게 인접 해서 상기 반도체기판상에 형성된 소정 형상의 제2 전극;
    상기 반도체기판내에 있어서 상기 제1 전극에 대응해서 형성되는 채널의 한쪽끝부근에 형성되는 제1 확산영역 및;
    상기 반도체기판내에 있어서 상기 채널의 다른쪽끝부근에 형성되는 제2 확산영역을 구비하고,
    상기 채널과 상기 제2전극의 각각에 의해서 형성되는 인덕터 및 이들 사이에 형성되는 캐패시터가 분포정수적으로 존재하고,
    적어도 상기 제1 전극에 대응해서 형성되는 채널을 신호전파로로서 사용하는 것을 특징으로 하는 LC소자.
  2. 제1항에 있어서,
    상기 제1 및 제2 전극의 형상은 나선형상, 사행형상, 곡선형상 또는 직선형상인 것을 특징으로 하는 LC소자.
  3. 반도체기판의 한쪽면측에 절연층을 거쳐서 형성되고, 게이트로서 기능하는 소정 형상의 제1 전극;
    상기 반도체기판의 다른쪽면측에 형성되고, 상기 제1 전극과 대략 대향하는 위치에 형성된 소정 형상의 제2 전극;
    상기 반도체기판내에 있어서 상기 제1 전극에 대응해서 형성되는 채널의 한쪽끝부근에 형성되는 제1 확산영역 및;
    상기 반도체기판내에 있어서 상기 채널의 다른쪽끝부근에 형성되는 제2 확산영역을 구비하고,
    상기 제1 전극에 대응해서 형성되는 채널과 상기 제2 전극의 각각에 의해서 형성되는 인덕터 및 이들 사이에 형성되는 캐패시터가 분포정수적으로 존재하고,
    적어도 상기 제1 전극에 대응해서 형성되는 채널을 신호전파로로서 사용하는 것을 특징으로 하는 LC소자.
  4. 제3항에 있어서,
    상기 제1 및 제2 전극의 형상은 나선형상, 사행형상, 곡선형상 또는 직선형상인 것을 특징으로 하는 LC소자.
  5. n영역 또는 p영역의 어느 한쪽의 단일층이 표면측에 형성된 반도체기판;
    상기 반도체기판상에 절연층을 거쳐서 형성되고 게이트로서 기능하는 소정형상의 제1 전극;
    상기 제1전극에 대해서 대략 동일 평면내이고 또한 대략 평행하게 인접해서 상기 반도체기판상에 형성된 소정 형상의 제2 전극 및;
    상기 반도체기판내에 있어서 상기 제1 전극에 대응해서 형성되는 채널의 한쪽끝부근에 형성되는 확산영역을 구비하고,
    상기 채널과 상기 제2 전극의 각각에 의해서 형성되는 인덕터 및 이들 사이에 형성되는 캐패시터가 분포정수적으로 존재하고,
    상기 제2 전극을 신호전파로로서 사용하는 것을 특징으로 하는 LC소자.
  6. 제5항에 있어서,
    상기 제1 및 제2 전극의 형상은 나선형상, 사행형상, 곡선형상 또는 직선형상인 것을 특징으로 하는 LC소자.
  7. 반도체기판의 한쪽면측에 절연층을 거쳐서 형성되고, 게이트로서 기능하는 소정 형상의 제1 전극;
    상기 반도체기판의 다른쪽면측에 형성되고, 상기 제1 전극과 대략 대향하는 위치에 형성된 소정 형상의 제2 전극 및;
    상기 반도체기판내에 있어서 상기 제1 전극에 대응해서 형성되는 채널의 한쪽끝부근에 형성되는 확산영역을 구비하고,
    상기 제1 전극에 대응해서 형성되는 채널과 상기 제2 전극의 각각에 의해서 형성되는 인덕터 및 이들 사이에 형성되는 캐패시터가 분포정수적으로 존재하고,
    상기 제2 전극을 신호전파로로서 사용하는 것을 특징으로 하는 LC소자.
  8. 제7항에 있어서,
    상기 제1 및 제2 전극 형상은 나선형상, 사행형상, 곡선형상 또는 직선형상인 것을 특징으로 하는 LC소자.
  9. 제1항 또는 제2항에 있어서,
    상기 반도체기판 대신에 상기 제1 및 제2 전극을 따라서 n영역 또는 p영역으로 이루어지는 반전층이 형성된 반도체기판을 사용하는 것을 특징으로 하는 LC소자.
  10. 제3항에 있어서,
    상기 반도체기판 대신에 상기 제1 전극의 인접하는 도체부분 사이 및 제2 전극의 인접하는 도체부분 사이에 n영역 또는 p영역으로 이루어지는 반전층이 형성된 반도체기판을 사용하는 것을 특징으로 하는 LC소자.
  11. 제5항에 있어서,
    상기 반도체기판 대신에 상기 제1 및 제2 전극을 따라서 n영역 또는 p영역으로 이루어지는 반전층이 형성된 반도체기판을 사용하는 것을 특징으로 하는 LC소자.
  12. 제7항에 있어서,
    상기 반도체기판 대신에 상기 제1 전극의 인접하는 도체부분 사이 및 제2 전극의 인접하는 도체부분 사이에 n영역 또는 p영역으로 이루어지는 반전층이 형성된 반도체기판을 사용하는 것을 특징으로 하는 LC소자.
  13. 제1항에 있어서,
    상기 제1 및 제2 확산영역에 전기적으로 접속된 제1 및 제2 입출력전극 및;
    상기 제2 전극의 한쪽끝 부근에 전기적으로 접속된 접지전극을 갖고,
    상기 제1 및 제2 입출력전극의 어느 한쪽에서 신호를 입력하고 다른쪽에서 신호를 출력함과 동시에, 상기 전지전극을 고정전위의 전원에 접속 또는 접지하는 것을 특징으로 하는 LC소자.
  14. 제3항에 있어서,
    상기 제1및 제2확산영역에 전기적으로 접속된 제1 및 제2 입출력전극 및;
    상기 제2 전극의 한쪽끝 부근에 전기적으로 접속된 접지전극을 갖고,
    상기 제1 및 제2 입출력전극의 어느 한쪽에서 신호를 임력하고 다른쪽에서 신호를 출력함과 동시에, 상기 접지전극을 고정전위의 전원에 접속 또는 접지하는 것을 특징으로 하는 LC소자.
  15. 제9항에 있어서,
    상기 제1 및 제2 확산영역에 전기적으로 접속된 제1 및 제2 입출력전극 및
    상기 제2 전극의 한쪽끝 부근에 전기적으로 접속된 접지전극을 갖고,
    상기 제1 및 제2입출력전극의 어느 한쪽에서 신호를 입력하고 다른쪽에서 신호를 출력함과 동시에, 상기 접지전극을 고정전위의 전원에 접속 또는 접지하는 것을 특징으로 하는 LC소자.
  16. 제10항에 있어서,
    상기 제1및 제2확산영역에 전기적으로 접속된 제1및 제2입출력전극 및;
    상기 제2 전극의 한쪽끝 부근에 전기적으로 접속된 접지전극을 갖고,
    상기 제1및 제2입출력전극의 어느 한쪽에서 신호를 입력하고, 다른쪽에서 신호를 출력함과 동시에, 상기 접지전극을 고정전위의 전원에 접속 또는 접지하는 것을 특징으로 하는 LC소자.
  17. 제5항에 있어서,
    상기 제2 전극의 한쪽끝 및 다른쪽끝에 전기적으로 접속된 제1 및 제2 입출력전극 및;
    상기 제1 전극 또는 상기 제1 전극을 분할한 전극부에 대응해서 형싱되는 채널의 한쪽끝부근에 형성된 상기 확산영역에 전기적으로 접속된 접지전극을 갖고,
    상기 제1및 제2입출력전극의 어느 한쪽에서 신호를 입력하고, 다른쪽에서 신호를 출력함과 동시에, 상기 접지전극을 고정전위의 전원에 접속 또는 접지하는 것을 특징으로 하는 LC소자.
  18. 제7항에 있어서,
    상기 제2 전극의 한쪽끝 및 다른쪽끝에 전기적으로 접속된 제1 및 제2 입출력전극 및;
    상기 제1 전극 또는 상기 제1 전극을 분할한 전극부에 대응해서 형성되는 채널의 한쪽끝부근에 형성된 상기 확산영역에 전기적으로 접속된 전지전극을 갖고,
    상기 제1및 제2입출력전극의 어느 한쪽에서 신호를 입력하고, 다른쪽에서 신호를 출력함과 동시에, 상기 접지전극을 고정전위의 전원에 접속 또는 접지하는 것을 특징으로 하는 LC소자.
  19. 제11항에 있어서,
    상기 제2 전극의 한쪽끝 및 다른쪽끝에 전기적으로 접속된 제1 및 제2 입출력전극 및;
    상기 제1 전극 또는 상기 제1 전극을 분할한 전극부에 대응해서 형성되는 채널의 한쪽끝부근에 형성된 상기 확산영역에 전기적으로 접속된 접지전극을 갖고,
    상기 제1및 제2 입출력전극의 어느 한쪽에서 신호를 입력하고, 다른쪽에서 신호를 출력함과 동시에,상기 접지전극을 고정전위의 전원에 접속 또는 접지하는 것을 특징으로 하는 LC소자.
  20. 제12항에 있어서,
    상기 제2 전극의 한쪽끝 및 다른쪽끝에 전기적으로 접속된 제1 및 제2 입출력전극 및;
    상기 제1 전극 또는 상기 제1 전극을 분할한 전극부에 대응해서 형성되는 채널의 한쪽끝부근에 형성된 상기 확산영역에 전기적으로 접속된 접지전극을 갖고,
    상기 제1 및 제2입출력전극의 어느 한쪽에서 신호를 입력하고 다른쪽에서 신호를 출력함과 동시에, 상기 접지전극을 고정전위의 전원에 접속 또는 접지하는 것을 특징으로 하는 LC소자.
  21. 제1항에 있어서,
    상기 제1및 제2확산영역에 전기적으로 접속된 제1및 제2입출력전극 및;
    상기 제2 전극의 한쪽끝 및 다른쪽끝에 전기적으로 접속된 제3 및 제4 입출력전극을 갖고,
    상기 제1 전극에 대응해서 형성되는 채널과 상기 제2 전극의 양쪽을 신호전파로로 하는 공통모드형의 소자로서 사용되는 것을 특징으로 하는 LC소자.
  22. 제3항에 있어서,
    상기 제1 및 제2 확산영역에 전기적으로 접속된 제1 및 제2 입출력전극 및;
    상기 제2 전극의 한쪽끝 및 다른쪽끝에 전기적으로 접속된 제3 및 제4 입출력전극을 갖고,
    상기 제1 전극에 대응해서 형성되는 채널과 상기 제2 전극의 양쪽을 신호전파로로 하는 공통모드형의 소자로서 사용되는 것을 특징으로 하는 LC소자.
  23. 제9항에 있어서,
    상기 제1 및 제2 확산영역에 전기적으로 접속된 제1 및 제2 입출력전극 및;
    상기 제2전극의 한쪽끝 및 다른쪽끝에 전기적으로 접속된 제3 및 제4입출력 전극을 갖고,
    상기 제1 전극에 대응해서 형성되는 채널과 상기 제2 전극의 양쪽을 신호전파로로 하는 공통모트형의 소자로서 사용되는 것을 특징으로 하는 LC소자.
  24. 제10항에 있어서,
    상기 제1및 제2확산영역에 전기적으로 접속된 제1및 제2 입출력전극 및;
    상기 제2 전극의 한쪽끝 및 다른쪽끝에 전기적으로 접속된 제3 및 제4 입출력전극을 갖고,
    상기 제1 전극에 대응해서 형성되는 채널과 상기 제2 전극의 양쪽을 신호전파로로 하는 공통모드형의 소자로서 사용되는 것을 특징으로 하는 LC소자.
  25. 제1항에 있어서,
    상기 채널만을 신호전파로로서 사용하고,
    상기 제2 전극을 여러개로 분할하고, 분할된 여러개의 전극부의 각각을 서로 전기적으로 접속하는 것을 특징으로 하는 LC소자.
  26. 제3항에 있어서,
    상기 채널만을 신호전파로로서 사용하고,
    상기 제2 전극을 여러개로 분할하고, 분할된 여러개치 전극부의 각각을 서로 전기적으로 접속하는 것을 특징으로 하는 LC소자.
  27. 제13항에 있어서,
    상기 채널만을 신호전파로로서 사용하고,
    상기 제2전극을 여러개로 분할하고, 분할된 여러개의 전극부의 각각을 서로 전기적으로 접속하는 것을 특징으로 하는 LC소자.
  28. 제14항에 있어서,
    상기 채널만을 신호전파로로서 사용하고,
    상기 제2 전극을 여러개로 분할하고, 분할된 여러개의 전극부의 각각을 서로 전기적으로 접속하는 것을 특징으로 하는 LC소자.
  29. 제5항에 있어서,
    상기 제1 전극을 여러개로 분할하고, 분할된 여러개의 전극부의 각각에 대응해서 형성되는 여러개의 채널의 각각의 한쪽끝부근에 확산영역을 마련하고, 이들 여러개의 확산영역을 전기적으로 접속하는 것을 특징으로 하는 LC소자.
  30. 제7항에 있어서,
    상기 제1 전극을 여러개로 분할하고, 분할된 여러개의 전극부의 각각에 대응해서 형성되는 여러개의 채널의 각각의 한쪽끝부근에 확산영역을 마련하고, 이들 여러개의 확산영역을 전기적으로 접속하는 것을 특징으로 하는 LC소자.
  31. 제17항에 있어서,
    상기 제1 전극을 여러개로 분할하고,분할된 여러개의 전극부의 각각에 대응해서 형성되는 여러개의 채널의 각각의 한쪽끝부근에 확산영역을 마련하고, 이들 여러개의 확산영역을 전기적으로 접속하는 것을 특징으로 하는 LC소자.
  32. 제18항에 있어서,
    상기 제1 전극을 여러개로 분할하고, 분할된 여러개의 전극부의 각각에 대응해서 형성되는 여러개의 채널의 각각의 한쪽끝부근에 확산영역을 마련하고, 이들 여러개의 확산영역을 전기적으로 접속하는 것을 특징으로 하는 LC소자.
  33. 제1항에 있어서,
    상기 제1 전극에 대해서 인가하는 게이트전압을 가변으로 설정하는 것에 의해 적어도 상기 채널의 저항값을 가변으로 제어하는 것을 특징으로 하는 LC소자.
  34. 제3항에 있어서,
    상기 제1 전극에 대해서 인가하는 게이트전압을 가변으로 설정하는 것에 의해 적어도 상기 채널의 저항값을 가변으로 제어하는 것을 특징으로 하는 LC소자.
  35. 제5항에 있어서,
    상기 제1 전극에 대해서 인가하는 게이트전압을 가변으로 설정하는 것에 의해 적어도 상기 채널의 저항값을 가변으로 제어하는 것을 특징으로 하는 LC소자.
  36. 제7항에 있어서,
    상기 제1 전극에 대해서 인가하는 게이트전압을 가변으로 설정하는 것에 의해 적어도 상기 채널의 저항값을 가변으로 제어하는 것을 특징으로 하는 LC소자.
  37. 제13항에 있어서,
    상기 제1 전극에 대해서 인가하는 게이트전압을 가변으로 실정하는 것에 의해 적어도 상기 채널의 저항값을 가변으로 제어하는 것을 특징으로 하는 LC소자.
  38. 제14항에 있어서,
    상기 제1 전극에 대해서 인가하는 게이트전압을 가변으로 실정하는 것에 의해 적어도 상기 채널의 저항값을 가변으로 제어하는 것을 특징으로 하는 LC소자.
  39. 제17항에 있어서,
    상기 제1 전극에 대해서 인가하는 게이트전압을 가변으로 설정하는 것에 의해 적어도 상기 채널의 저항값을 가변으로 제어하는 것을 특징으로 하는 LC소자.
  40. 제18항에 있어서,
    상기 제1 전극에 대해서 인가하는 게이트전압을 가변으로 설정하는 것에 의해 적어도 상기 채널의 저항값을 가변으로 제어하는 것을 특징으로 하는 LC소자.
  41. 제21항에 있어서,
    상기 제1 전극에 대해서 인가하는 게이트전압을 가변으로 설정하는 것에 의해 적어도 상기 채널의 저항값을 가변으로 제어하는 것을 특징으로 하는 LC소자.
  42. 제22항에 있어서,
    상기 제1 전극에 대해서 인가하는 게이트전압을 가변으로 설정하는 것에 의해 직어도 상기 채널의 저항값을 가변으로 제어하는 것을 특징으로 하는 LC소자.
  43. 제1항에 있어서,
    상기 반도체기판 표면 부근이고 또한 상기 제1 전극에 대응하는 위치에 미리캐리어를 주입하는 것을 특징으로 하는 LC소자.
  44. 제3항에 있어서,
    상기 반도체기관 표면 부근이고 또한 상기 제1 전극에 대응하는 위치에 미리 캐리어를 주입하는 것을 특징으로 하는 LC소자.
  45. 제5항에 있어서,
    상기 반도체기판 표면 부근이고 또한 상기 제1 전극에 대응하는 위치에 미리 캐리어를 주입하는 것을 특징으로 하는 LC소자.
  46. 제7항에 있어서,
    상기 반도체기판 표면 부근이고 또한 상기 제1 전극에 대응하는 위치에 미리 캐리어를 주입하는 것을 특징으로 하는 LC소자.
  47. 제13항에 있어서,
    상기 반도체기판 표면 부근이고 또한 상기 제1 전극에 대응하는 위치에 미리 캐리어를 주입하는 것을 특징으로 하는 LC소자.
  48. 제14항에 있어서,
    상기 반도체기판 표면 부근이고 또한 상기 제1전극에 대응하는 위치에 미리캐리어를 주입하는 것을 특징으로 하는 LC소자.
  49. 제17항에 있어서,
    상기 반도체기판 표면 부근이고 또한 상기 제1전극에 대응하는 위치에 미리 캐리어를 주입하는 것을 특징으로 하는 LC소자.
  50. 제18항에 있어서,
    상기 반도체기판 표면 부근이고 또한 상기 제1 전극에 대응하는 위치에 미리 캐리어를 주입하는 것을 특징으로 하는 LC소자.
  51. 제21항에 있어서,
    상기 반도체기판 표면 부근이고 또한 상기 제1 전극에 대응하는 위치에 미리 캐리어를 주입하는 것을 특징으로 하는 LC소자.
  52. 제22항에 있어서,
    상기 반도체기판 표면 부근이고 또한 상기 제1 전극에 대응하는 위치에 미리 캐리어를 주입하는 것을 특징으로 하는 LC소자.
  53. 제1항에 있어서,
    상기 제1 전극에 대해서 상기 제2 전극의 길이를 길게 또는 짧게 설정하는것에 의해 상기 채널과 상기 제2 전극을 부분적으로 대응시키근 것을 특징으로 하는 LC소자.
  54. 제3항에 있어서,
    상기 제1 전극에 대해서 상기 제2 전극의 길이를 길게 또는 짧게 실성s'1는것에 의해 상기 채널과 상기 제2 전극을 부분적으로 대응시키는 것을 특징으로 하는 LC소자.
  55. 제5항에 있어서,
    상기 제1 전극에 대해서 상기 제2 전극의 길이를 길게 또는 짧게 설정하는 것에 의해 상기 채널과 상기 제2 전극을 부분적으로 대응시키는 것을 특징으로 하는 LC소자.
  56. 제7항에 있어서,
    상기 제1 전극에 대해서 상기 제2 전극의 길이를 길게 또는 짧게 설정하는 것에 의해 상기 채널과 상기 제2 전극을 부분적으로 대응시키는 것을 특징으로 하는 LC소자.
  57. 제13항에 있어서,
    상기 제1 전극에 대해서 상기 제2전극의 길이를 길게 또는 짧게 설정하는 것에 의해 상기 채널과 상기 제2 전극을 부분적으로 대응시키는 것을 특징으로 하는 LC소자.
  58. 제14항에 있어서,
    상기 제1전극에 대해서 상기 제2전극의 길이를 길게 또는 짧게 설정하는 것에 의해 상기 채널과 상기 제2 전극을 부분적으로 대응시키는 것을 특징으로 하는 LC소자.
  59. 제17항에 있어서,
    상기 제1 전극에 대해서 상기 제2 전극의 길이를 길게 또는 짧게 설정하는 것에 의해 상기 채널과 상기 제2 전극을 부분적으로 대응시키는 것을 특징으로 하는 LC소자.
  60. 제18항에 있어서,
    상기 제1 전극에 대해서 상기 제2 전극의 길이를 길게 또는 짧게 설정하는 것에 의해 상기 채널과 상기 제2 전극을 부분적으로 대응시키는 것을 특징으로 하는 LC소자.
  61. 제21항에 있어서,
    상기 제1 전극에 대해서 상기 제2전극의 길이를 길게 또는 짧게 설정하는 것에 의해 상기 채널과 상기 제2 전극을 부분적으로 대응시키는 것을 특징으로 하는 LC소자.
  62. 제22항에 있어서,
    상기 제1 전극에 대해서 상기 제2 전극의 길이를 길게 또는 짧게 설정하는 것에 의해 상기 채널과 상기 제2 전극을 부분적으로 대응시키는 것을 특징으로 하는 LC소자.
  63. 제1항에 있어서,
    상기 신호전파로의 출력측에 버퍼를 접속한 것을 특징으로 하는 LC소자.
  64. 제3항에 있어서,
    상기 신호전파로의 출력측에 버퍼를 접속한 것을 특징으로 하는 LC소자.
  65. 제5항에 있어서,
    상기 신호전파로의 출력측에 버퍼를 접속한 것을 특징으로 하는 LC소자.
  66. 제7항에 있어서,
    상기 신호전파로의 출력측에 버퍼를 접속한 것을 특징으로 하는 LC소자.
  67. 제13항에 있어서,
    상기 신호전파로의 출력측에 버퍼를 접속한 것을 특징으로 하는 LC소자.
  68. 제14항에 있어서,
    상기 신호전파로의 출력측에 버퍼를 접속한 것을 특징으로 하는 LC소자.
  69. 제17항에 있어서,
    상피 신호전파로의 출력측에 버퍼를 접속한 것을 특징으로 하는 LC소자.
  70. 제18항에 있어서,
    상기 신호전파로의 출력측에 버퍼를 접속한 것을 특징으로 하는 LC소자.
  71. 제21항에 있어서,
    상기 신호전파로의 출력측에 버퍼를 접속한 것을 특징으로 하는 LC소자.
  72. 제22항에 있어서,
    상기 신호전파로의 출력측에 버퍼를 접속한 것을 특징으로 하는 LC소자.
  73. 제1항에 있어서,
    적어도 상기 제1 전극에 과전압을 동작전원라인측 또는 접지측에 바이패스시키는 보호회로를 마련한 것을 특징으로 하는 LC소자.
  74. 제3항에 있어서,
    적어도 상기 제1 전극에 과전압을 동작전원라인측 또는 접지측에 바이패스시키는 보호회로를 마련한 것을 특징으로 하는 LC소자.
  75. 제5항에 있어서,
    적어도 상기 제1 전극에 과전압을 동작전원라인측 또는 접지측에 바이패스시키는 보호회로를 마련한 것을 특징으로 하는 LC소자.
  76. 제7항에 있어서,
    적어도 상기 제1 전극에 과전압을 동작전원라인측 또는 접지측에 바이패스시키는 보호회로를 마련한 것을 특징으로 하는 LC소자.
  77. 제13항에 있어서,
    적어도 상기 제1 전극에 과전압을 동작전원라인측 또는 접지측에 바이패스시키는 보호회로를 마련한 것을 특징으로 하는 LC소자.
  78. 제14항에 있어서,
    적어도 상기 제1 전극에 과전압을 동작전원라인측 또는 접지측에 바이패스시키는 보호회로를 마련한 것을 특징으로 하는 LC소자
  79. 제17항에 있어서,
    적어도 상기 제1 전극에 과전압을 동작전원라인측 또는 접지측에 바이패스시키는 보호회로를 마련한 것을 특징으로 하는 LC소자.
  80. 제18항에 있어서,
    적어도 상기 제1 전극에 과전압을 동작전원라인측 또는 접지측에 바이패스시키는 보호회로를 마련한 것을 특징으로 하는 LC소자.
  81. 제21항에 있어서,
    적어도 상기 제1 전극에 과전압을 동작전원라인측 또는 접지측에 바이패스시키는 보호회로를 마련한 것을 특징으로 하는 LC소자.
  82. 제22항에 있어서,
    적어도 상기 제1 전극에 과전압을 동작전원라인측 또는 접지측에 바이패스시키는 보호회로를 마련한 것을 특징으로 하는 LC소자.
  83. 제1항에 있어서,
    전표면에 절연막을 형성하고, 이 절연막의 일부를 에칭 또는 레이저광조사에의해서 제거하여 구멍을 뚫고, 그 구멍을 땜납에 의해 표면까지 솟아오를 정도로 봉하는 것에 의해 단자부착을 실행하는 것을 특징으로 하는 LC소자.
  84. 제3항에 있어서,
    전표면에 절연막을 형성하고, 이 절연막의 일부를 에칭 또는 레이저광조사에 의해서 제거하여 구멍을 뚫고, 그 구멍을 땜납에 의해 표면까지 솟아오글 정도로 봉하는 것에 의해 단자부착을 실행하는 것을 특징으로 하는 LC소자.
  85. 제5항에 있어서,
    전표면에 절연막을 형성하고,이 절연막의 일부를 에칭 또는 레이저광조사에의해서 제거하여 구멍을 뚫고, 그 구멍을 땜납에 의해 표면까지 솟아오를 정도로 봉하는 것에 의해 단자부착을 실행하는 것을 특징으로 하는 LC소자.
  86. 제7항에 있어서,
    전표면에 절연막을 형성하고,이 절연막의 일부를 에칭 또는 레이저광조사에 의해서 제거하여 구멍을 뚫고, 그 구멍을 땜납에 의해 표면까지 솟아오를 정도로 봉하는 것에 의해 단자부착을 실행하는 것을 특징으로 하는 LC소자.
  87. 제13항에 있어서,
    전표면에 절연막을 형성하고,이 절연막의 일부를 에칭 또는 레이저광조사에의해서 제거하여 구멍을 뚫고, 그 구멍을 땜납에 의해 표면까지 솟아오를 정도로 봉하는 것에 의해 단자부착을 실행하는 것을 특징으로 하는 LC소자.
  88. 제14항에 있어서,
    전표면에 절연막을 형성하고, 이 절연막의 일부를 에칭 또는 레이저광조사에 의해서 제거하여 구멍을 뚫고,그 구멍을 땜납에 의해 표면까지 솟아오를 정도로 봉하는 것에 의해 단자부착을 실행하는 것을 특징으로 하는 LC소자.
  89. 제17항에 있어서,
    전표면에 절연막을 형성하고, 이 절연막의 일부를 에칭 또는 레이저광조사에 의해서 제거하여 구멍을 뚫고, 그 구멍을 땜납에 의해 표면까지 솟아오를 정도로 봉하는 것에 의해 단자부착을 실행하는 것을 특징으로 하는 LC소자.
  90. 제18항에 있어서,
    전표면에 절연막을 형성하고, 이 절연막의 일부를 에칭 또는 레이저광조사에 의해서 제거하여 구멍을 뚫고, 그 구멍을 땜납에 의해 표면까지 솟아오를 정도로 봉하는 것에 의해 단자부착을 실행하는 것을 특징으로 하는 LC소자.
  91. 제21항에 있어서,
    전표면에 절연막을 형성하고, 이 절연막의 일부를 에칭 또는 레이저광조사에의해서 제거하여 구멍을 뚫고, 그 구멍을 땜납에 의해 표면까지 솟아오를 정도로 봉하는 것에 의해 단자부착을 실행하는 것을 특징으로 하는 LC소자.
  92. 제22항에 있어서,
    전표면에 절연막을 형성하고, 이 절연막의 일부를 에칭 또는 레이저광조사에 의해서 제거하여 구멍을 뚫고, 그 구멍을 땜납에 의해 표면까지 솟아오를 정도로 봉하는 것에 의해 단자부착을 실행하는 것을 특징으로 하는 LC소자.
  93. 특허청구범위 제1항에 기재된 LC소자를 기판의 일부로서 형성하고 상기 제1 전극에 대응해서 형성된 채널 및 상기 제2 전극의 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체 성형한 것을 특징으로 하는 반도체장치.
  94. 특허청구의 범위 제3항에 기재된 LC소자를 기판의 일부로서 형성하고, 상기 제1 전극에 대응해서 형성된 채널 및 상기 제2 전측의 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체 성형한 것을 특징으로 하는 반도체장치.
  95. 특허청구의 범위 제5항에 기재된 LC소자를 기판의 일부로서 형성하고, 상기 제1 전극에 대응해서 형성된 채널 및 상기 제2 전극의 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체 성형한 것을 특징으로 하는 반도체장치.
  96. 특허청구의 범위 제7항에 기재된 LC소자를 기판의 일부로서 형성하고, 상기 제1 전극에 대응해서 형성된 채널 및 상기 제2 전측의 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체 성형한 것을 특징으로 하는 반도체장치.
  97. 특허청구의 범위 제13항에 기재된 LC소자를 기판의 일부로서 형성하고, 상기 제1 전극에 대응해서 형성된 채널 및 상기 제2 전극의 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체 성형한 것을 특징으로 하는 반도체장치.
  98. 특허청구의 범위 제14항에 기재된 LC소자를 기판의 일부로서 형성하고, 상기 제1 전극에 대응해서 형성된 채널 및 상기 제2 전극의 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체 성형한 것을 특징으로 하는 반도체장치.
  99. 특허청구의 범위 제17항에 기재된 LC소자를 기판의 일부로서 형성하고, 상기 제1 전극에 대응해서 형성된 채널 및 상기 제2 전극의 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체 성형한 것을 특징으로 하는 반도체장치.
  100. 특허청구의 범위 제18항에 기재된 LC소자를 기판의 일부로서 형성하고, 상기 제1 전극에 대응해서 형성된 채널 및 상기 제2 전극의 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체 성형한 것을 특징으로 하는 반도체장치.
  101. 특허청구의 범위 제21항에 기재된 LC소자를 기판의 일부로서 형성하고, 상기 제1 전극에 대응해서 형성된 채널 및 상기 제2 전측의 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체 성형한 것을 특징으로 하는 반도체장치.
  102. 특허청구의 범위 제22항에 기재된 LC소자를 기판의 일부로서 형성하고, 상기 제1 전극에 대응해서 형성된 채널 및 상기 제2 전극의 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체 성형한 것을 특징으로 하는 반도체장치.
  103. 반도체기판에 부분적으로 불순물을 주입하는 것에 의해 제1 및 제2 확산영역을 형성하는 제1 공정;
    상기 반도체기판상의 전면에 또는 부분적으로 절연층을 형성함과 동시에 상기 제1 및 제2 확산영역을 연결하도록 나선형상의 제1 전극을, 이 제1 전극에 따라 대략 평행하고 인접한 위치에 나선형상의 제2 전극을 각각 형성하는 제2 공정 및;
    상기 제1 및 제2 확산영역과 상기 제1 및 제2 전극의 각각에 전기적으로 접속되는 배선층을 형성하는 제3 공정을 포함하는 것을 특징으로 하는 LC소자의 제조방법.
  104. 반도체기판에 부분적으로 불순물을 주입하는 것에 의해 제1 및 제2 확산영역을 형성하는 제1 공정;
    상기 반도체기판상의 전면에 또는 부분적으로 절연층을 형성함과 동시에 상기 제1 및 제2 확산영역을 연결하도록 사행형상의 제1 전극을, 이 제1 전극을 따른 대략 평행하고 인접한 위치에 사행형상의 제2전극을 각각 형성하는 제2 공정 및;
    상기 제1 및 제2 확산영역과 상기 제1 및 제2 전극의 각각에 전기적으로 접속되는 배선층을 형성하는 제3 공정을 포함하는 것을 특징으로 하는 LC소자의 제조방법.
  105. 반도체기판에 부분적으로 불순물을 주입하는 것에 의해 확산영역을 형성하는 제1 공정;
    상기 반도체기판상의 전면에 또는 부분적으로 절연층을 형성함과 동시에 상기 확산영역의 근방에 한쪽끝이 위치하도록 나선형상의 제1 전극을, 이 제1 전극을 따른 대략 평행하고 인접한 위치에 나선형상의 제2 전극을 각각 형성하는 제2 공정 및;
    상기 확산영역과 제1 및 제2 전극의 각각에 전기적으로 접속되는 배선층을 형성하는 제3 공정을 포함하는 것을 특징으로 하는 LC소자의 제조방법.
  106. 반도체기판에 부분적으로 불순물을 주입하는 것에 의해 확산영역을 형성하는 제1 공정;
    상기 반도체기판상의 전면에 또는 부분적으로 절연층을 형성함과 동시에 상기 확산영역의 근방에 한쪽끝이 위치하도록 사행형상의 제1 전극을, 이 제1 전극을 따른 대략 평행하고 인접한 위치에 사행형상의 제2 전극을 각각 형성하는 제2 공정및;
    상기 확산영역과 제1 및 제2 전극의 각각에 전기적으로 접속되는 배선층을 형성하는 제3 공정을 포함하는 것을 특징으로 하는 LC소자의 제조방법.
KR1019940029043A 1993-11-10 1994-11-07 Lc소자,반도체장치및lc소자의제조방법 Expired - Fee Related KR100334004B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP93-305954 1993-11-10
JP30595493A JP3390065B2 (ja) 1993-11-10 1993-11-10 Ｌｃ素子，半導体装置及びｌｃ素子の製造方法
JP32314993A JP3390070B2 (ja) 1993-11-29 1993-11-29 Ｌｃ素子，半導体装置及びｌｃ素子の製造方法
JP93-323149 1993-11-29
JP93-353810 1993-12-28
JP35381093A JP3497221B2 (ja) 1993-12-28 1993-12-28 Ｌｃ素子，半導体装置及びｌｃ素子の製造方法

Publications (2)

Publication Number Publication Date
KR950015758A KR950015758A (ko) 1995-06-17
KR100334004B1 true KR100334004B1 (ko) 2002-11-11

Family

ID=27338801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940029043A Expired - Fee Related KR100334004B1 (ko) 1993-11-10 1994-11-07 Lc소자,반도체장치및lc소자의제조방법

Country Status (2)

Country Link
KR (1) KR100334004B1 (ko)
DE (1) DE69425474T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101674909B1 (ko) * 2015-08-26 2016-11-10 동국대학교 산학협력단 커먼 센트로이드 레이아웃 기법, 커먼 센트로이드 레이아웃 기법을 이용한 디지털-아날로그 컨버터 및 아날로그-디지털 컨버터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101674909B1 (ko) * 2015-08-26 2016-11-10 동국대학교 산학협력단 커먼 센트로이드 레이아웃 기법, 커먼 센트로이드 레이아웃 기법을 이용한 디지털-아날로그 컨버터 및 아날로그-디지털 컨버터

Also Published As

Publication number Publication date
DE69425474D1 (de) 2000-09-14
DE69425474T2 (de) 2001-04-19
KR950015758A (ko) 1995-06-17

Similar Documents

Publication Publication Date Title
US5497028A (en) LC element and semiconductor device having a signal transmission line and LC element manufacturing method
KR100316220B1 (ko) 인덕턴스가변소자
KR100299714B1 (ko) Lc소자,반도체장치및lc소자의제조방법
KR100315267B1 (ko) Lc소자,반도체장치및lc소자의제조방법
KR100320001B1 (ko) Lc소자,반도체장치및lc소자의제조방법
JPH07142258A (ja) インダクタンス可変素子
KR100334004B1 (ko) Lc소자,반도체장치및lc소자의제조방법
JP3563113B2 (ja) インダクタンス可変素子
JP3419525B2 (ja) Ｌｃ素子及び半導体装置
JP3497221B2 (ja) Ｌｃ素子，半導体装置及びｌｃ素子の製造方法
JP3390065B2 (ja) Ｌｃ素子，半導体装置及びｌｃ素子の製造方法
JP3390070B2 (ja) Ｌｃ素子，半導体装置及びｌｃ素子の製造方法
JP3597879B2 (ja) Ｌｃ素子，半導体装置
JP3442841B2 (ja) Ｌｃ素子及び半導体装置
JP3474636B2 (ja) Ｌｃ素子，半導体装置及びｌｃ素子の製造方法
JP3482008B2 (ja) インダクタ素子および半導体装置
JP3373267B2 (ja) Ｌｃ素子及び半導体装置
JP3290276B2 (ja) Ｌｃ素子，半導体装置及びｌｃ素子の製造方法
JPH0897373A (ja) Ｌｃ素子，半導体装置及びｌｃ素子の製造方法
JP3461886B2 (ja) Ｌｃ素子，半導体装置及びｌｃ素子の製造方法
JPH07147383A (ja) Ｌｃ素子，半導体装置及びｌｃ素子の製造方法
HK1115240A1 (en) Semiconductor filter structure and method of manufacture
HK1115240B (en) Semiconductor filter structure and method of manufacture

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19941107

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19991005

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19941107

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20010730

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20020312

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20020411

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20020411

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20050314

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20050314

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20070310