[go: up one dir, main page]

KR100281836B1 - Ic 카드용 모듈, ic 카드용 모듈의 제조 방법, 혼성 집적회로 모듈 및 그 제조 방법 - Google Patents

Ic 카드용 모듈, ic 카드용 모듈의 제조 방법, 혼성 집적회로 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR100281836B1
KR100281836B1 KR1019980040149A KR19980040149A KR100281836B1 KR 100281836 B1 KR100281836 B1 KR 100281836B1 KR 1019980040149 A KR1019980040149 A KR 1019980040149A KR 19980040149 A KR19980040149 A KR 19980040149A KR 100281836 B1 KR100281836 B1 KR 100281836B1
Authority
KR
South Korea
Prior art keywords
substrate
thermoplastic resin
groove
support member
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019980040149A
Other languages
English (en)
Other versions
KR19990076512A (ko
Inventor
히사시 시미즈
노리아끼 사가모또
Original Assignee
다카노 야스아키
산요 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다카노 야스아키, 산요 덴키 가부시키가이샤 filed Critical 다카노 야스아키
Publication of KR19990076512A publication Critical patent/KR19990076512A/ko
Application granted granted Critical
Publication of KR100281836B1 publication Critical patent/KR100281836B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07735—Physical layout of the record carrier the record carrier comprising means for protecting against electrostatic discharge
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

종래의 열경화성 수지를 사용한 몰드 방법에서는 사이클 시간이 걸리고, 또한 사이클 시간이 짧은 열가소성 수지는 용융 온도가 높아 사출 압력이 높은 등의 문제오 인하여 칩의 균열, 금속 세선의 단선 등의 문제가 있었다.
제1 지지 부재(12)를 미리 성형하고 두고, 그 위에 혼성 집적 회로 기판(1)을 올려놓고, 이 혼성 집적 회로 기판(1)이 설치된 제1 지지 부재(12)를 금형에 배치하고 재차 열가소성 수지(2)로 몰드하였다. 주입된 고열의 열가소성 수지(2)는 제1 지지 부재(12)와 맞닿고, 맞닿은 부분은 그 표면이 용출한다.
따라서, 기판 이면을 덮은 풀 몰드가 가능해진다. 또한 반도체 칩이나 코일의 도출부에는 에폭시의 포팅을 실시했다.

Description

ＩＣ 카드용 모듈, ＩＣ 카드용 모듈의 제조 방법, 혼성 집적 회로 모듈 및 그 제조 방법
본 발명은 특히 고화(固化) 시간이 짧은 열가소성 수지를 채용한 IC 카드, 혼성 집적 회로 장치 및 이들의 제조 방법에 관한 것이다.
IC 카드는 최근 다양한 곳에서 활용되고 있다. 예를 들면, 크레디트 카드를 비롯해서 스키장의 리프트권, 전철의 티켓 또는 스위밍 풀의 회수권 등에도 요구되고 있어 어떤 조건에서도 사용할 수 있는 것이 바람직하다.
그러나, 밀봉 방법으로는 일반적으로, 2종류의 방법이 코스트 메리트(cost merit)의 점에서 채용되고 있다. 하나는 반도체 소자 등의 회로 소자가 실장된 절연성 기판 상에 덮개를 씌우는 수단, 일반적으로 케이스라고 불리고 있는 것을 채용하여 밀봉하고 있는 것이 있다. 이 구조는 중공 형상 구조이거나 이 안에 별도의 수지가 주입되어 있다.
두번째는 반도체 IC의 몰드 방법으로서 유명한 트랜스퍼 몰드이다. 이 트랜스퍼 몰드는 일반적으로 열경화성 수지를 채용하고, 금형을 약 180도까지 상승시켜서 이 온도를 유지하여 경화(이하, 열에 반응시켜 중합하여 고화하는 현상을 가리킴)시키고, 그 후 금형으로부터 꺼내 밀봉체로 하고 있다. 여기서, 리드 프레임에의 IC 칩 실장에는 땜납이 사용되는데, 일반적으로 고온 납땜이며, 납땜 용융의 문제는 없다.
그러나, 케이스 재(材)를 사용한 밀봉 구조는 케이스 재와 안에 있는 소자가 접촉하지 않도록 기판에 마진을 취하기도 하여, 외형 사이즈가 커지는 문제가 있었다.
한편, 트랜스퍼 몰드는 상술한 설명에서부터도 알 수 있듯이, 열을 가하면서 경화시키기 때문에, 이 공정에 긴 시간이 필요하며, 생산성을 향상시킬 수 없다는 문제가 있었다.
그래서, 본 출원인은 시간이 그다지 걸리지 않는 열가소성 수지에 주목하였다. 이것은 경화 반응을 하지 않고 열을 가함으로써 용융시켜서 냉각시키면 고화(이하, 반응하지 않고 굳어지는 현상을 가르킴)하는 것이다. 따라서, 주입 후 냉각하면 고화되어 단시간에 밀봉이 실현될 수 있다. 그러나, 열가소성 수지를 예를 들면 주입 몰드(injection mold)로 밀봉하는 경우, 주입할 때의 수지 온도가 약 300도로 높고 납땜이 녹아서 절연성 기판에 실장된 회로 소자의 전기적 접속에 불량이 발생하는 문제가 있었다.
여기서, 고온 납땜을 사용하면 좋지만 도전 패턴 아래의 절연 수지의 열화를 고려하면 저융점 납땜이 바람직하다. 그래서, 본 발명은 180도 ∼ 250도 정도의 납땜을 채용하는 것을 전제로 이하 설명할 것이다.
일반적으로, 절연성 기판의 이면이 노출되는 것으로, IC 카드용 절연성 기판과 부착 샤시(IC 카드용 모듈의 부착체)와의 절연성에 문제가 있었다. 또한 노출되는 IC 카드용 절연성 기판 이면과 그 주위를 밀봉한 열가소성 수지와의 계면에서 습기의 침입에 의한 내습성에 문제가 있었다.
또한, 열 전도성이 떨어지는 기판, 예를 들면 프린트 기판, 플렉시블 시트, 유리 기판 또는 세라믹 기판 등을 이용하면 납땜이 용출하는 문제가 있었다.
또, 트랜스퍼 몰드를 이용한 풀 몰드일 때는, 상기 절연성 기판 이면에 수지를 도포시키기 때문에, 기판 이면과 금형과의 사이에 간격을 설치하고 있었다. 그 때문에, 핀을 이용하거나 금형으로 끼워서 상기 간격을 마련하고 있었지만, 열가소성 수지를 이용하는 주입 몰드에서는 사출 압력이 50 ∼ 200㎏/㎝2로 높기 때문에, 절연성 기판이 구부러지거나 본딩 와이어가 절단되는 등의 문제가 있었다.
또한, 핀으로 지탱한 곳에 핀의 흔적이 남아서 외관상 보기 싫게 되는 문제가 있었다.
본 발명은 상기 종래의 결점에 감안하여 이루어진 것으로, 첫째로, 적어도 기판이 상면에 놓이는 영역을 갖는 열가소성 수지로 이루어지는 제1 지지 부재와, 상기 제1 지지 부재의 노출부가 용융하여 일체화된 열가소성 수지로 이루어진 밀봉 부재를 갖게 하여 해결한 것이다.
둘째로, 적어도 기판 및 코일이 상면에 놓이는 제1 홈 및 제2 홈을 갖는 열가소성 수지로 이루어지는 제1 지지 부재와, 기판을 실질적으로 밀봉하도록, 상기 제1 지지 부재의 노출부가 용융하여 일체화된 열가소성 수지로 이루어진 밀봉 부재를 갖게 하여 해결한 것이다.
첫째 및 둘째 모두 열가소성 수지는 어떤 온도에 도달하면 녹고 차가워지면 고화되는 재질이기 때문에, 미리 금형으로 배치된 열가소성 수지로 이루어지는 제1 지지 부재는, 주입되는 열가소성 수지의 열을 받아 녹아서 일체화된다. 따라서, IC 카드용 절연성 기판은 제1 지지 부재와 주입되는 열가소성 수지가 일체 몰드되며 기판 이면을 덮을 수 있어 내전압 특성 및 내습성을 향상시킬 수 있다.
셋째로, 상기 땜납을 덮어 설치된 열경화성 수지와, 상기 기판을 실질적으로 밀봉하도록 상기 제1 지지 부재의 노출부가 용융하여 일체화된 열가소성 수지로 이루어지는 밀봉 부재를 갖게 하여 해결한 것이다.
상기 열가소성 수지의 용융 온도는 대략 300도로 매우 높지만, 납땜 부분에 수지를 도포함으로써 직접 용융된 주입 수지의 열이 전달되지 않으며 납땜의 용융을 방지할 수 있다.
넷째로, 적어도 기판 및 코일이 상면에 놓이는 제1 홈 및 제2 홈을 갖는 열가소성 수지로 이루어진 제1 지지 부재와, 상기 제1 홈에 실장되며 표면에 설치된 도전 패턴과 전기적으로 접속된 반도체 IC를 갖는 상기 기판과, 상기 제2 홈에 실장되며, 상기 기판의 도전 패턴과 전기적으로 접속된 코일과, 상기 홈을 매립하여 설치된 열경화성 수지와, 상기 기판을 실질적으로 밀봉하도록 상기 제1 지지 부재의 노출부가 용융하여 일체화된 열가소성 수지로 이루어진 밀봉 부재를 갖게 하여 해결한 것이다.
상술한 납땜의 용융 방지 외에, 열가소성 수지의 사출 압력은, 예를 들면 PPS 수지는 약 50 ∼ 200㎏/㎝2로 코일이나 절연성 기판의 어긋남을 발생시키지만, 홈에 매립되어 있기 때문에 이 어긋남을 방지할 수 있다.
다섯째로, 적어도 기판이 상면에 놓이는 영역을 갖으며, 측면에는 금형과 면, 선 또는 점에서 접촉하는 수단을 갖는 열가소성 수지로 이루어진 제1 지지 부재와, 기판을 실질적으로 밀봉하도록 상기 제1 지지 부재의 노출부가 용융하여 일체화된 열가소성 수지로 이루어진 밀봉 부재를 갖게 하여 해결한 것이다.
열가소성 수지로 일체 몰드되며, 기판 이면을 덮을 수 있으며 내전압 특성 및 내습성을 향상시킬 수 있다. 더구나 제1 지지 부재의 측면에 상기 접촉하는 수단을 설치하면, 주입 수지를 지지 부재의 측면이나 이면까지 연장시킬 수 있으며 제1 지지 수단의 노출 영역을 적게 할 수 있어 더욱 내습성을 향상시킬 수 있다.
여섯째로, 적어도 기판 및 코일이 상면에 놓이는 제1 홈 및 제2 홈을 갖으며, 측면에는 금형과 면, 선 또는 점에서 접촉하는 수단을 갖는 열가소성 수지로 이루어진 제1 지지 부재와, 상기 제1 홈에 실장되며, 표면에 설치된 도전 패턴과 전기적으로 접속된 반도체 IC를 갖는 상기 기판과, 상기 제2 홈에 실장되며, 상기 기판의 도전 패턴과 전기적으로 접속된 코일과, 상기 기판을 실질적으로 밀봉하도록 상기 제1 지지 부재의 노출부가 용융하여 일체화된 열가소성 수지로 이루어진 밀봉 부재를 갖게 하여 해결한 것이다.
상술한 효과 외에, 홈이 형성되어 이 안에 부품이 실장되기 때문에, 열가소성 수지 특유의 고사출 압력에도 부품의 어긋남이 없으며 불량 등을 방지할 수 있다.
일곱째로, 제1 지지 부재와 상기 밀봉 부재의 두께는 상기 제1 지지 부재의 휘어짐을 방지할 수 있도록 상기 밀봉 부재의 두께를 얇게 하여 해결한 것이다.
용융된 열가소성 수지가 고화할 때 수축하여도 제1 지지 부재의 강도에 의해 본 IC 카드용 모듈의 휘어짐을 방지할 수 있다.
여덟째로, 표면이 절연 처리되며, 이 위에 설치된 도전 패턴과, 이 도전 패턴과 전기적으로 접속된 반도체 소자 또는 수동 소자를 갖는 기판을 준비하고, 상기 기판이 실장되며 측면에는 금형과 면, 선 또는 점에서 접촉하는 수단을 갖는 열가소성 수지로 이루어진 제1 지지 부재를 그 이면이 한쪽 금형에 접촉하도록 유지하고, 상기 한쪽의 금형과 다른 쪽의 금형에 의해 형성되는 공간에 용융된 열가소성 수지를 주입하고, 이 용융된 열에 의해 상기 제1 지지 부재의 노출부를 용융하여 일체 성형함으로써 해결한 것이다.
미리 제1 지지 부재를 준비해 놓았기 때문에, 부품 이면에 공간을 마련하여 배치하도록 한 복잡한 구조를 도입하지 않아도 된다. 따라서, 수지의 고사출 압력에 의해 절연성 기판이나 코일 등에 걸린 압력에 의해 발생하는 불량을 방지할 수 있다.
아홉째로, 표면이 절연 처리되며 이 위에 설치된 도전 패턴과, 이 도전 패턴과 전기적으로 접속된 반도체 소자 또는 수동 소자를 갖는 기판을 준비하고, 상기 기판이 실장된 열가소성 수지로 이루어진 제1 지지 부재를 그 이면이 한쪽 금형에 접촉하도록 유지하고, 상기 한쪽 금형과 다른쪽 금형에 의해 형성되는 공간에, 용융된 열가소성 수지를 주입하여, 상기 제1 지지 부재의 휘어짐을 방지할 수 있도록, 상기 제1 지지 부재의 두께보다도 얇게 이루어지도록 일체 성형함으로써 해결한 것이다.
상술과 바와 마찬가지로, 용융된 열가소성 수지가 고화할 때 수축되어도 제1 지지 부재의 강도에 의해 본 IC 카드용 모듈의 휘어짐을 방지할 수 있다.
열번째 및 열한번째로, 피밀봉 재료(반도체 베어칩, 금속 세선 또는 코일)와 반응하는 제1 수지로 포팅하고, 이것도 포함시켜서 상기 열가소성 수지로 밀봉함으로써 해결한 것이다.
제1 수지가 피밀봉 소자와 반응하기 때문에, 제1 지지 부재가 열에 의해 휘어져도 슬립이 발생되지 않는다.
열두번째로, 제1 지지 부재의 저면과 대향하는 상기 밀봉 부재의 면에, 바둑 무늬 가공을 실시함으로써, 지지 부재에 설치된 홈이 원인으로 약간의 수축이 발생하여도 눈으로 확인하기 어렵게 할 수 있다.
열세번째로, 제2 홈을 설치하고, 여기에 코일을 설치함으로써 해결한 것이다.
열네번째로, 상기 베어칩을 덮는 포팅 수지를 도포하고,
상기 포팅 수지 표면이 노출하지 않도록 상기 제1 홈을 덮는 제2 수지를 도포하며,
상기 제1 지지 부재를 금형에 배치하고, 열가소성 수지로 상기 제1 지지 부재를 밀봉함으로써 밀봉할 때의 주입 압력이 포팅 수지를 직접 가압하고 절연성 기판을 변형시켜 칩의 파괴에 이르는 것을 방지할 수 있다.
도 1은 본 발명의 제1 실시 형태이며, 제1 지지 부재에 실장 부품이 부착된 상태를 설명하는 도면.
도 2는 도 1의 A-A선의 단면도.
도 3은 본 발명의 제1 실시 형태이며, 도 2에서의 제1 지지 부재를 밀봉 부재로 성형한 혼성 집적 회로 모듈을 설명한 도면.
도 4는 제1 지지 부재의 금형 장착 상태를 설명하는 도면.
도 5는 접촉 수단을 설명하는 도면.
도 6은 본 발명의 제2 실시 형태이며, 제1 지지 부재를 설명하는 도면.
도 7은 도 6의 제1 지지 부재를 이용한 혼성 집적 회로 모듈의 도면.
도 8은 도 1의 제1 지지 부재를 약간 수정한 지지 부재를 설명한 도면.
도 9는 반도체 칩의 포팅(potting) 구조에서 발생하는 문제를 설명하는 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 제1 지지 부재
2 : 절연성 기판
3 : 밀봉 부재
4 : 코일
5 : 제1 홈
6 : 제2 홈
7 : 열경화성 수지
8 : 절연성 기판 상의 전극
9 : 코일의 도출부
10 : 접촉 수단
11 : 접촉 수단의 흔적
40 : 포팅 수지
우선, 본 발명의 실시 형태를 설명하기 전에, IC 카드에 대해 간단하게 설명한다. 일반적으로는, 얇은 플라스틱 카드 내에 플래시 메모리 등의 기억 장치와 그 주변 회로가 IC칩 또는 하이브리드의 형태로 밀봉되어 있는 것이다. 또는, 메모리가 없는 IC가 밀봉되어 있는 것이 있다. 메모리가 포함되어 있는 것은 데이타를 재기록하여 보존하는 것, 데이타를 처리 장치에 제공하는 것이 있다.
또한, 카드는 처리 장치와의 신호의 교환을 위해 전극이 노출되어 있는 것, 커넥터가 부착되어 있는 것, 또는 코일이 밀봉되어 전극이 노출되어 있지 않은 것이 있다.
여기서는 코일이 실장되어 있는 것으로 설명하지만, 전극이 노출된 것, 커넥터가 부착되고 있는 것도 실시할 수 있는 것은 물론이다.
그러면, 플라스틱 카드로서, 열가소성 수지로 몰드하는 경우의 착안점을 간단하게 설명한다.
① 사출 성형 시간
트랜스퍼 몰드로 이용하는 에폭시 수지는 금형 안에서 열경화 반응하는 사이에 방치할 필요가 있지만, 열가소성 수지는 단순하게 수지를 차게 하면 되며 성형 시간의 단축이 가능하다.
문헌에서는 에폭시의 1 사이클이 30 ∼ 180초에 대해, PPS의 열가소성 수지에서는 10 ∼ 20초이다.
② 수지의 수율
열경화형은 재이용할 수 없지만, 열가소성은 열을 가하면 재이용할 수 있으며 러너(runner) 등에 있는 수지를 회수, 재이용하는 것으로 수율을 향상할 수 있다.
③ 사출 성형 조건
실린더 온도 : 수지의 용융 온도와 실질적으로 동일하며, 약 290 ∼ 320도이다.
금형 온도 : 고화시키기 위해 약 140 ∼ 150도이다.
사출 압력 : 50 ∼ 200㎏/㎝2
즉, ③에 의한 문제점을 제어할 수 있으면 ①, ②에 의해 비용의 대폭적인 저감이 가능하다.
④ PPS(폴리 페닐렌 설파이드) : 열가소성 수지 중 하나
이 수지는 친수기가 없기 때문에, 흡수율은 에폭시 수지의 반이지만 리드나 소자와의 밀착성은 에폭 수지와 비교하면 떨어진다.
여기서, 종래의 트랜스퍼 몰드에서는 기판의 이면에 수지를 도포시키기 때문에, 기판 이면과 금형의 사이에 간극을 설치하지 않으면 안된다. 그러나, 이와 같이 해서 열가소성 수지를 성형하는 경우, 사출 압력에 의해 기판이 휘는 문제가 있으며, 그 때문에 도 1과 같이 제1 지지 부재(1)를 미리 성형해 두고, 이 위에 IC 카드용 절연성 기판(2)을 설치하고, 이 IC 카드용 절연성 기판(2)이 설치된 제1 지지 부재(1)를 금형에 배치하고, 재차 열가소성 수지(3)로 몰드하였다. 주입된 고열로 용융되는 열가소성 수지(3)는 제1 지지 부재(1)와 맞닿고, 맞닿은 부분은 그 표면이 용출한다. 따라서, 기판(2) 이면을 덮는 풀 몰드가 가능해진다.
이하에서, 본 발명의 제1 실시 형태에 따른 IC 카드용 모듈에 대해 도 1 ∼ 도 5를 참조하면서 설명한다.
도 1은 IC 카드용 절연성 기판(2)과 코일(4)이 제1 지지 부재(1)에 실장된 상태를 나타내며, 도 2는 도 1의 A-A선의 단면도를 나타낸다. 또한, 도 3은 도 2에서 열가소성 수지로 이루어지는 밀봉 부재(3)가 설치된 상태를 나타낸다.
우선, 제1 지지 부재(1)는, 미리 열가소성 수지로 성형되며, 이 위에는 코일(4)과 절연성 기판(적어도 도전 패턴이 형성되는 표면이 절연 처리되어 있는 기판을 나타냄 ; 2)이 적어도 실장되어 있다. 이들의 실장 부품은, 이면에 접착제 등이 도포되어 고정되어도 좋지만, 여기서는 제1 홈(5), 제2 홈(6)이 제1 지지 부재(1)의 성형 시에 형성되며, 제1 홈(5)에는 절연성 기판(2)이 제2 홈(6)에는 코일(4)이 장착되며, 열경화형의 수지, 예를 들면 에폭시 수지(7)가 도포되며 보호 고정되어 있다. 코일(4)은 절연성 기판(2)의 전극(8)과 납땜을 통해 접속되어 있으며, 이 코일의 도출부(9)를 형성하기 위해서, 제1 홈(5)과 제2 홈(6)은 이 도출부(9)를 통해 연속되어 있다.
또한, 코일은 자속을 발생시켜 상대에게 신호를 보내는 것인지, 자속을 받아 신호를 취하는 것인지에 의해서 코일의 크기(중공부도 포함된 전체의 평면적 면적)이 다르다. 즉, 여기서는 신호를 코일로 받기 때문에, 코일을 나타내는 일점 쇄선으로 이루어진 링크의 사이즈가 자속을 통과하는 량이 증가하므로 신호를 취하기 쉽게 된다. 그 때문에, 실질적으로 구형의 제1 지지 부재(1)에 가능한 한 큰 사이즈의 코일이 설치될 수 있도록 홈도 코일도 구성되어 있다. 제1 지지 부재와 같이, 각부(角部)가 직각이면 코일의 피복 절연막이 파손되기 쉽기 때문에, 각부를 수개 모따기한 형상으로 하고 있다. 여기서는 각부의 모따기를 한번하고 있기 때문에, 팔각형으로 이루어져 있다.
여기서, IC 카드용 절연성 기판은 세라믹, 금속, 프린트 기판, 유리 기판 또는 플렉시블 시트 등을 생각할 수 있다.
특히, IC 카드용 절연성 기판(2)으로서, 금속 기판이나 이 금속 기판의 열 전도성에 가까운 절연 기판을 채용하면, 열가소성 수지(2)의 주입 온도가 높기 때문에, 금형 내에서 기판 온도가 상승하지만, 히트 싱크로서 작용하기 때문에, IC 카드용 절연성 기판(2) 상의 온도 상승을 억제하여 절연성 기판(2) 상에 형성되는 납땜의 용융을 방지할 수 있다.
또한, 도면에서는 생략하고 있지만, 절연성 기판(2) 상에 예를 들면 Cu로 이루어진 도전 패턴이 형성되며, 트랜지스터나 IC 등의 능동 소자, 칩 저항, 칩 컨덴서 등의 수동 소자가 납땜을 통해 실장되며, 소정의 회로가 실현되어 있다. 여기서, 일부 납땜을 채용하지 않고, 은 페이스트 등으로 전기적으로 접속되어도 좋다. 또한 상기 반도체 소자 등이 페이스 업으로 실장되는 경우는 폰딩에 의해 금속 세선을 통해 접속되어도 좋다.
계속해서, 도 2의 상태의 것을 금형에 장착하고 용융한 열가소성 수지(3)를 주입하여 몰드한다. 여기서, 밀봉용 열가소성 수지(3)는 예를 들면 주입물 성형으로 실현되며 수지의 주입 온도가 약 300도로 매우 높으며, 납땜에 의해서 실장된 회로 소자를 갖는 IC 카드용 절연성 기판(2)을 금형에 삽입하여 일체 성형하는 경우, 주입되는 고온의 수지에 의해 납땜이 녹아 소자의 납땜 불량이 발생하는 문제가 있다. 특히, 수지 베이스의 프린트 기판은 열 전도율이 낮기 때문에 현저하다. 그러나, 본 원에서는 열경화성 수지(7)로 덮어져 있기 때문에, 납땜으로의 열 전달을 억제하고, 이 납땜의 용융을 방지할 수 있다. 더구나 에폭시 수지를 이용하면, 금속 세선의 슬립 방지도 가능하다. 이 사항에 대해서는 후술한다.
또한, 제1 지지 부재(1)의 성형 시에, 열가소성 수지 중에 열 전도를 향상시키는 필러를 넣으면, 이 제1 지지 부재(1) 자신이 히트 싱크로서 열을 흡수하기도 하기 때문에, 더욱 납땜의 용융을 방지할 수 있다.
여기서, 열가소성 수지로서 채용한 것은 PPS(폴리 페닐 설파이드)라고 불리는 것이다. 금형 온도는 트랜스퍼 몰드의 금형 온도보다 매우 낮아서 약 130도 또는 그 이하이며, 이 금형에 300도의 액상 수지를 주입하고, 낮은 온도의 금형에 의해 신속하게 냉각 고화된다. 이 사이클은 대개 10 ∼ 20초 정도로, 트랜스퍼 몰드의 사이클(30∼ 180초)과 비교하면 대폭 단축이 가능하다.
또한, 상술했지만 회로 소자를 실장한 IC 카드용 절연성 기판(2)을 열가소성 수지(3)로 성형하는 경우, 사전 납땜의 접합부, 본딩 와이어와 베어칩을 열경화성 수지(7 ; 예를 들면 에폭시 수지)로 포팅하면 좋다. 게다가, 이 열경화성 수지는 IC 카드용 절연성 기판의 열팽창 계수와 동등한 것이 바람직하다.
즉, 상술한 대책은 열가소성 수지(3)의 성형 시, 주입 수지압에 의해 특히 금속 세선(100㎛ 이하)이 끊어져서 단선되기도 하는 것을 방지하는 효과가 있다. 일반적으로, 밀봉재로서 열가소성 수지를 이용한다면 포팅 수지도 열가소성 수지라고 생각하는 것이 보통이지만, 열가소성 수지(3)는 성형 후 IC 카드용 절연성 기판(2)에 밀착하고 있는 것 뿐이며, 기판과 반응하여 접착하지 않는다. 그 때문에 냉열 충격으로 열가소성 수지(3)와 실장 부품, IC 카드용 절연 기판(2)과 열가소성 수지(3)의 열팽창 계수의 미스매치에 의해, 납땜 접속부, 세선 및 태선도 포함시킨 와이어 접속부에 응력이 발생하고, 특히 와이어로는 열가소성 수지와 반응하지 않고 있으므로, 기판의 휘어짐으로부터 와이어의 슬립이 발생하고, 단선 등이 발생하지만, 이 포팅 수지(7)로서 에폭시 수지를 채용하면, 에폭 수지 자신이 밀봉의 내용물과 강고하게 반응하여 접착하고 있으므로 슬립을 억제하고, 이들의 문제를 해결할 수 있다. 또한 성형 시, 용융된 열가소성 수지(2)가 직접 납땜과 접촉하지 않기 때문에, 납땜의 부분의 온도 상승을 억제할 수 있다. 상술한 바와 같이 금속 기판을 채용했을 때는 히트 싱크로서의 작용이 있지만, 더욱 납땜 상에 수지가 피복되고 있으면 납땜의 용융은 더욱 확실하게 막을 수 있다. 또한, 도전성이 뒤떨어지는 프린트 기판, 세라믹 기판 등은 납땜 상에 수지를 피복하고, 이 수지의 두께의 조정, 수지 주입 온도의 조정에 의해 역시 납땜의 용융을 방지할 수 있으며, 이들의 기판의 실장을 가능하게 한다.
또한 열경화성 수지(7)는 이하의 메리트도 갖는다. 즉, 홈에 이 수지(7)가 설치되어 있지 않으면 열가소성 수지(3)로 성형했을 때, 홈에 대응하는 성형 부재(3)의 표면에 오목부를 발생하고, 소위 수축이라고 불리는 현상이 발생하여 외관이 불량해진다. 또한, 제1 지지 부재(1)의 강도가 떨어진다. 즉, 용융된 열가소성 수지(3)가 주입되어 고화할 때, 수축에 의해 장치 전체가 휘는 문제를 발생시킨다. 그러나, 홈이 열경화성 수지로 덮어져 있으므로 수축도 억제할 수 있고 또한 강도가 향상하고 이들의 문제를 해결할 수 있다. 또한 수축이 발생해서 보기 흉할 때는 수축이 발생하는 일측면 전역을 바둑 무늬로 하여 눈으로 확인해서 판단하기 어렵게 한다.
또한, 도 2에서 밝힌 바와 같이, 제1 지지 부재(1) 이면의 주위에 단차(9)를 두었지만 이것은 주입된 열가소성 수지(3)와의 접착성을 향상시키는 것이다.
또, 하(下) 금형의 측면과 접촉하는 제1 지지 부재(1)에는 면, 선 또는 점 접촉하는 수단이 설치되어 있다. 도 3에서는 반원구의 접촉 수단(10)이 설치되어 있다. 이 접촉 수단(10)은 두개의 메리트가 있다. 하나는, 제1 지지 부재의 측면과 금형의 측면 사이에 간극을 형성하고, 단차(9) 및 측면도 포함시킨 밀봉에서, 양호한 수지 주입 통로를 확보하는 메리트를 갖는다. 두번째는 접촉 수단이 없으면 간극을 형성할 수 없을 뿐만 아니라, 측면에 열가소성 수지가 피복되지 않는다. 즉, 접촉 수단을 설치하지 않고서 밀봉하면 제1 지지 부재와 열가소성 수지로 이루어지는 밀봉 부재(3)와의 계면은 d가 되고 내습성에 문제가 생긴다. 그러나, 도 3과 같이 점, 선에서 금형과 접촉하도록 하면, 제1 지지 부재의 측면이 거의 밀봉 부재로 덮어지기 때문에, 습기의 통로를 연장할 수 있어서 내습성을 향상시킬 수 있다. 도 4에 도시한 참조 번호(11)는 밀봉 부재(3)로 밀봉한 후의 접촉 수단의 흔적을 과장하여 나타낸 것이다. 완전한 구이면 실질적으로 점으로 노출된다. 이것은 간극을 약간 형성하면 점으로 노출되는 부분도 얇게 커버할 수 있다.
도 5는 제1 지지 부재(1)의 접촉 수단을 3종류로 도시한 것이다. 10A는 직방체의 형상이며 금형과는 면 접촉하는 것이다. 10B는 이 입방체를 반으로 절단하여 측면이 삼각형이 된 것으로 선 접촉하는 것이다. 또한, 10C는 10B의 각을 절단하여 약간 면 접촉으로 한 것이다.
어느 쪽으로 하여도 접촉 수단이 없으면 측면이나 단차(9)에 수지를 형성할 수 없다. 즉, 접촉 수단을 생략하여 간극을 형성하고자 하면, 제1 지지 부재(1)는 금형에 배치했을 때 요동을 발생하고 수지 주입 압력이 높기 때문에 양호한 성형을 할 수 없다.
또한, 제1 지지 부재(1)와 밀봉 부재(3)와의 두께도 문제가 된다. 제1 지지 부재(1)는 미리 형성되어 있지만, 밀봉 부재(3)는 금형 내에서 제1 지지 부재(1)와 접촉하여 고화한다. 이 고화 시에 밀봉 부재가 수축하기 때문에, 제1 지지 부재가 수축하여 휘지 않도록 그 두께를 두텁게 할 필요가 있다. 반대로 말하면, 밀봉 부재(3)를 얇게 할 필요가 있다.
이어서, 제2 실시 형태를 도 6과 도 7을 참조해서 간단하게 설명한다. 전자는 지지 부재(1)의 형상을 나타내며, 도 7은 이것에 코일(4), IC(7)를 실장하고 열가소성 수지로 밀봉한 것이다. 제1 실시 형태에서는 단면이 직방체의 제1 홈과 제2 홈을 형성한 것이지만, 본 실시 형태에서는 마치 성벽과 같은 돌출벽(20)을 설치하여 홈을 형성하고 있다. 이와 같은 요철이 있는 형상이면, 밀봉 수지와의 접촉면이 넓어지며 밀봉 강도, 내습성을 향상할 수 있다. 그러나, 요철이 있기 때문에, 수축이 발생하고 이것을 방지하기 위해서는 전면에 열경화성 수지를 도포할 필요가 있다.
양 실시예에서 언급하고 있지만, 단차부(9)가 설치됨으로써 주입되는 수지와의 접착성이 향상되지만, 이 제1 지지 부재(1)가 열가소성 수지로 되어 있기 때문에, 금형에 부착하여 수지 주입을 하면 여기의 단차부에 간극이 있기 때문에 변형되는 문제를 발생하는 수가 있다. 따라서, 제1 지지 부재 이면과 동일 평면을 갖는 돌기부 즉, 휘어짐 방지 수단을 단차부에 부착한다면 해결된다. 또한, 사이즈, 형상 및 개수 등은 IC 카드용 모듈의 사이즈, 사출 압력 등이 고려되어 결정된다.
또한, 제1 지지 부재에서는 특히 외부의 방열성을 요하는 것으로의 대응으로 주입 수지(3)에 의한 기판의 온도 상승을 고려하여, 열 전도성을 향상시키는 필러가 혼입되어도 좋다. 예를 들면, 알루미나, Si 등이 혼입되어 있다. 또한, 트랜지스터 칩의 트랜스퍼 몰드와 같이 트랜지스터에 고착된 아일랜드의 이면에도 수지를 도포하고 있지만, 이 제1 지지 부재(1)를 IC 카드용 절연성 기판(2)과 금형에서 함께 일체 성형하고자 하여 이면에 간극을 설치하여 제1 지지 부재용 수지를 주입하면, 열 전도성이 우수하여 성형 시에 열이 금형으로 흡수되며, 기판 이면 전체에 도포되지 않는 문제도 있다. 따라서, 제1 지지 부재를 미리 준비하고 이것에 실장 부품을 장착하는 것이 중요하다. 또한, 주입 수지(3)는 이 문제도 있어 반대로 필러가 혼입되지 않은 열가소성 수지가 사용된다. 주입 수지(3)의 열이 금형에 빼앗겨서 IC 카드용 절연성 기판 도중에 고화해 버리기 때문이다.
마지막으로, 도 4를 참조하여 금형 몰드에 대해 간단하게 설명한다. 위의 도면은 완성된 IC 카드용 모듈의 투시도이며, 아래의 도면은 면 누름 구조의 돌출 핀으로 압출된 도면을 나타낸 것이다. 부호 30은 하(下) 금형이며 제1 지지 부재에 부착되어 있는 접촉 수단(10)이 금형 측면(31)에 접촉하고 있다. 그리고, 도시하지 않은 상(上) 금형이 닫혀 밀봉 공간이 형성되며, 여기에 용융된 열가소성 수지가 주입된다. 이 주입 수지는 접촉 수단(10)과 (10) 사이로부터 단차부(9)까지 사출되며 금형의 온도에 의해 고화된다. 압출 핀은 가는 핀이면 흔적이 남기 때문에, 면 누름 구조의 핀(32)으로 하였다. 또한, 접촉 수단(10)은 반원 구형으로 하였기 때문에 약간 흔적이 남지만, 바둑 무늬 마무리로 함으로써, 그 흔적을 눈에 띄지 않게 할 수 있다. 또한 오목부(33)는 사용자가 사용하는 시일 등을 붙이는 부분이다.
도 8은 도 1의 절연성 기판(2)의 설치 영역을 제1 지지 부재의 각부에 배치한 것으로, 절연성 기판에 굴곡의 힘이 걸리지 않은 것과 같은 구조로 되어 있다. 예를 들면, 완성 모듈을 히프 주머니에 넣어 두면 휘어져, 대부분 중앙부에서 휘어지려고 한다. 따라서, 코일의 내측의 영역의 1/4(× 표시로 나타낸 사각의 영역)에 이 1/4 보다도 작게 절연성 기판을 배치할 수 있으면, 모듈이 가령 휘어져도 회로 기판인 절연성 기판에는 영향을 미치지 않는다. 40은 반도체 칩을 덮은 포팅 수지, 41은 코일의 도출 영역을 덮은 포팅 수지, 42는 도출된 코일의 쇼트를 방지하기 위한 가이드이다. 또한 43은 코일의 이동을 규제한 스토퍼이다.
도 9는 도 8의 A-A선 단면도이며, 포팅 수지(40)가 반도체 칩(45)을 덮고, 홈이 다시 에폭시 수지(44)로 덮어져 있는 것이다. 여기서, 에폭시 수지(44)가 완전하게 포팅 수지(40)를 덮지 않으면, 열가소성 수지를 밀봉할 때 화살표의 부분으로 주입시의 특유의 압력이 걸려서 반도체 칩이 균열되어 버리는 현상이 발생한다. 즉, 화살표 부분의 포팅부에 집중하여 압력이 가해지기 때문이며, 에폭시 수지(44)로 포팅부를 완전하게 덮으면, 압력이 포팅부에만 집중되지 않기 때문에 칩의 균열을 방지할 수 있었다.
이상 설명한 바와 같이, 첫번째로 열가소성 수지는 어느 온도에 도달하면 녹고 차가워지면 고화하는 재질이기 때문에, 미리 금형에 배치된 열가소성 수지에 의해 성형된 제1 지지 부재는 주입되는 열가소성 수지의 열을 받아 녹아서 일체화된다. 따라서, IC 카드용 절연성 기판은 제1 지지 부재와 주입되는 열가소성 수지로 일체 몰드되며 기판 이면을 덮을 수 있으며 내전압 특성 및 내습성을 향상시킬 수 있다.
둘째로, 열가소성 수지의 사출 압력은 크지만 홈이 형성되어 있음으로써, 실장 부품이 어긋나거나 파괴되거나 하는 일이 없다.
셋째로, IC용 절연성 기판의 도전 패턴의 납땜을 수지로 덮기 때문에, 열가소성 수지의 용융 온도는 대개 300도로 매우 높지만 직접 용융된 주입 수지의 열이 전해지지 않아 납땜의 용융을 방지할 수 있다.
넷째로, 상술한 납땜의 용융 방지 외에, 열가소성 수지의 사출 압력, 예를 들면 PPS 수지는 약 50 ∼ 200㎏/㎝2로 코일이나 절연성 기판의 어긋남을 발생시키지만, 홈에 매립되어 있기 때문에, 이 어긋남을 방지하여 밀봉이 가능해진다.
다섯번째로, 열가소성 수지는 어느 온도에 도달하면 녹고 차가워지면 고화하는 재질이기 때문에, 미리 금형에 배치된 열가소성 수지에 의해 성형된 제1 지지 부재는 주입되는 열가소성 수지의 열을 받아 녹아서 일체화된다.
따라서, IC 카드용 절연성 기판은 제1 지지 부재와 주입되는 열가소성 수지로 일체 몰드되며 기판 이면을 덮을 수 있으며, 내전압 특성 및 내습성을 향상시킬 수 있다.
여섯째로, 열가소성 수지의 사출 압력은 크지만, 홈이 형성되어 있어 실장 부품이 어긋나거나 파괴되거나 하는 일이 없다.
일곱째로, IC용 절연성 기판의 도전 패턴의 납땜을 수지로 덮기 때문에, 열가소성 수지의 용융 온도는 대개 300도로 매우 높지만 직접 용융된 주입 수지의 열이 전해지지 않아서 납땜의 용융을 방지할 수 있다.
여덟째로, 상술한 납땜의 용융 방지 외에, 열가소성 수지의 사출 압력은 예를 들면 PPS 수지는 약 50 ∼ 200㎏/㎝2로 코일이나 절연성 기판의 어긋남을 발생하지만, 홈에 매립되어 있기 때문에 이 어긋남을 방지하여 밀봉이 가능해진다.
아홉째로, 열가소성 수지는 어느 온도에 도달하면 녹아서 냉각되어 고화하는 재질이기 때문에, 미리 금형에 배치된 열가소성 수지에 의해 성형된 제1 지지 부재는 주입되는 열가소성 수지의 열을 받아 녹아 일체화된다. 따라서, IC 카드용 절연성 기판은 제1 지지 부재와 주입되는 열가소성 수지로 일체 몰드되며 기판 이면을 덮을 수 있어, 내전압 특성 및 내습성을 향상시킬 수 있다.
열번째로, 열가소성 수지의 사출 압력은 크지만, 홈이 형성되어 있음으로써 실장 부품이 어긋나거나 파괴되는 일은 없다.
열한번째로, IC용 절연성 기판의 도전 패턴의 납땜을 수지로 덮기 때문에, 열가소성 수지의 용융 온도는 대개 300도로 매우 높지만, 직접 용융된 주입 수지의 열이 전해지지 않아 납땜의 용융을 방지할 수 있다.
열두번째로, 상술한 납땜의 용융 방지 외에, 열가소성 수지의 사출 압력은 예를 들면 PPS 수지는, 약 50 ∼ 200㎏/㎝2로 및 코일이나 절연성 기판의 어긋남을 발생하지만 홈에 매립되어 있기 때문에, 이 어긋남을 방지하여 밀봉이 가능해진다.
열세번째로, 피밀봉 재료(반도체 베어칩, 금속 세선 또는 코일)와 반응하는 제1 수지(여기서는, 에폭시 수지)로 포팅하고 이것도 포함시켜서 상기 열가소성 수지로 밀봉하고 있으므로 제1 지지 부재가 열로 휘어도 슬립이 발생하지 않는다.
열네번째로, 제1 지지 부재의 저면과 대향하는 수축이 발생하는 상기 밀봉 부재의 면에, 바둑 무늬 가공을 실시함으로써 눈으로 확인하기 어렵게 할 수 있다.
열다섯번째로 상기 베어칩을 덮는 포팅 수지를 설치하고, 상기 포팅 수지 표면이 노출되지 않도록 상기 제1 홈을 덮는 제2 수지를 설치하고, 상기 제1 지지 부재를 금형에 배치하고, 열가소성 수지로 상기 제1 지지 부재를 밀봉함으로써 밀봉할 때의 주입 압력이 포팅 수지를 직접 가압하지 않기 때문에 칩의 파괴를 방지할 수 있다.

Claims (14)

  1. 적어도 기판이 상면에 설치되는 영역을 갖는 열가소성 수지로 이루어지는 제1 지지 부재,
    상기 영역에 실장되며 표면에 설치된 도전 패턴과 전기적으로 접속된 반도체 IC를 갖는 상기 기판, 및
    상기 기판을 실질적으로 밀봉하도록, 상기 제1 지지 부재의 노출부가 용융하여 일체화된 열가소성 수지로 이루어진 밀봉 부재를 갖는 것을 특징으로 한 IC 카드용 모듈.
  2. 적어도 기판 및 코일이 상면에 설치되는 제1 홈 및 제2 홈을 갖는 열가소성 수지로 이루어진 제1 지지 부재,
    상기 제1 홈에 실장되며 표면에 설치된 도전 패턴과 전기적으로 접속된 반도체 IC를 갖는 상기 기판, 및
    상기 제2 홈에 실장되며 상기 기판의 도전 패턴과 전기적으로 접속된 코일과, 상기 기판을 실질적으로 밀봉하도록 상기 제1 지지 부재의 노출부가 용융하여 일체화된 열가소성 수지로 이루어진 밀봉 부재를 갖는 것을 특징으로 한 IC 카드용 모듈.
  3. 적어도 기판 및 코일이 상면에 설치되는 제1 홈 및 제2 홈을 갖는 열가소성 수지로 이루어지는 제1 지지 부재,
    상기 제1 홈에 실장되며 표면에 설치된 도전 패턴과 전기적으로 접속된 반도체 IC를 갖는 상기 기판,
    상기 제2 홈에 실장되며 상기 기판의 도전 패턴과 납땜을 통해 전기적으로 접속된 코일, 및
    상기 납땜을 덮어 설치된 열경화성 수지와, 상기 기판을 실질적으로 밀봉하도록 상기 제1 지지 부재의 노출부가 용융하여 일체화된 열가소성 수지로 이루어진 밀봉 부재를 갖는 것을 특징으로 한 IC 카드용 모듈.
  4. 적어도 기판 및 코일이 상면에 설치되는 제1 홈 및 제2 홈을 갖는 열가소성 수지로 이루어진 제1 지지 부재,
    상기 제1 홈에 실장되며 표면에 설치된 도전 패턴과 전기적으로 접속된 반도체 IC를 갖는 상기 기판,
    상기 제2 홈에 실장되며 상기 기판의 도전 패턴과 전기적으로 접속된 코일, 및
    상기 홈을 매립하여 설치된 열경화성 수지와, 상기 기판을 실질적으로 밀봉하도록, 상기 제1 지지 부재의 노출부가 용융하여 일체화된 열가소성 수지로 이루어진 밀봉 부재를 갖는 것을 특징으로 한 IC 카드용 모듈.
  5. 적어도 기판이 상면에 설치되는 영역을 가지며 측면에는 금형과 면, 선 또는 점에서 접촉하는 수단을 갖는 열가소성 수지로 이루어진 제1 지지 부재,
    상기 영역에 실장되며 표면에 설치된 도전 패턴과 전기적으로 접속된 반도체 IC를 갖는 상기 기판, 및
    상기 기판을 실질적으로 밀봉하도록, 상기 제1 지지 부재의 노출부가 용융하여 일체화된 열가소성 수지로 이루어진 밀봉 부재를 갖는 것을 특징으로 한 IC 카드용 모듈.
  6. 적어도 기판 및 코일이 상면에 설치되는 제1 홈 및 제2 홈을 가지며, 측면에는 금형과 면, 선 또는 점에서 접촉하는 수단을 갖는 열가소성 수지로 이루어진 제1 지지 부재,
    상기 제1 홈에 실장되며 표면에 설치된 도전 패턴과 전기적으로 접속된 반도체 IC를 갖는 상기 기판, 및
    상기 제2 홈에 실장되며 상기 기판의 도전 패턴과 전기적으로 접속된 코일과, 상기 기판을 실질적으로 밀봉하도록 상기 제1 지지 부재의 노출부가 용융하여 일체화된 열가소성 수지로 이루어진 밀봉 부재를 갖는 것을 특징으로 한 IC 카드용 모듈.
  7. 제6항에 있어서, 상기 제1 지지 부재와 상기 밀봉 부재의 두께는 상기 제1 지지 부재의 휘어짐을 방지할 수 있도록, 상기 밀봉 부재의 두께를 얇게 한 것을 특징으로 한 IC 카드용 모듈.
  8. 표면이 절연 처리되며, 이 위에 설치된 도전 패턴과, 이 도전 패턴과 전기적으로 접속된 반도체 소자 또는 수동 소자를 갖는 기판을 준비하고, 상기 기판이 실장되며 측면에는 금형과 면, 선 또는 점에서 접촉하는 수단을 갖는 열가소성 수지로 이루어진 제1 지지 부재를 그 이면이 한쪽 금형에 접촉하도록 유지하고, 상기 한쪽의 금형과 다른쪽의 금형에 의해 형성되는 공간에 용융된 열가소성 수지를 주입하고, 이 용융된 열에 의해 상기 제1 지지 부재의 노출부를 용융하여 일체 성형하는 것을 특징으로 한 IC 카드용 모듈의 제조 방법.
  9. 표면이 절연 처리되며 이 위에 설치된 도전 패턴과, 이 도전 패턴과 전기적으로 접속된 반도체 소자 또는 수동 소자를 갖는 기판을 준비하고, 상기 기판이 실장된 열가소성 수지로 이루어진 제1 지지 부재를 그 이면이 한쪽 금형에 접촉하도록 유지하고, 상기 한쪽의 금형과 다른쪽의 금형에 의해 형성되는 공간에 용융된 열가소성 수지를 주입하고, 상기 제1 지지 부재의 휘어짐이 방지될 수 있도록 상기 제1 지지 부재의 두께보다도 얇게 이루어지도록 일체 성형하는 것을 특징으로 한 혼성 집적 회로 모듈의 제조 방법.
  10. 적어도 기판이 상면에 설치되는 영역을 갖는 열가소성 수지로 이루어진 제1 지지 부재,
    상기 영역에 실장되며 표면에 설치된 도전 패턴과 전기적으로 접속된 반도체 IC를 갖는 상기 기판, 및
    상기 기판을 실질적으로 밀봉하도록 상기 제1 지지 부재의 노출부가 용융하여 일체화된 열가소성 수지로 이루어진 밀봉 부재를 갖고,
    상기 기판에 실장된 반도체 베어칩은 페이스 업(face up) 또는 페이스 다운(face down)으로 실장되며 페이스 업의 경우는 도전로와 접속하는 금속 세선도 포함시켜 칩이 피밀봉 재료와 반응하는 제1 수지로 포팅되며, 페이스 다운에서는 칩이 제1 수지로 포팅되며 이것도 포함시켜서 상기 열가소성 수지로 밀봉되는 것을 특징으로 한 혼성 집적 회로 모듈.
  11. 적어도 기판 및 코일이 상면에 설치되는 제1 홈 및 제2 홈을 갖는 열가소성 수지로 이루어진 제1 지지 부재,
    상기 제1 홈에 실장되며 표면에 설치된 도전 패턴과 전기적으로 접속된 반도체 베어칩을 갖는 상기 기판,
    상기 제2 홈에 실장되며 상기 기판의 도전 패턴과 전기적으로 접속된 코일, 및
    상기 기판을 실질적으로 밀봉하도록 상기 제1 지지 부재의 노출부가 용융하여 일체화된 열가소성 수지로 이루어진 밀봉 부재를 갖고,
    상기 도전 패턴에서의 코일의 접속부 및 코일의 인출부를 포함해서 피밀봉 재료와 반응하는 제1 수지로 포팅되는 것을 특징으로 한 혼성 집적 회로 모듈.
  12. 기판이 상면에 설치되는 제1 홈을 갖는 열가소성 수지로 이루어지는 제1 지지 부재,
    상기 제1 홈에 실장되며 표면에 설치된 도전 패턴과 전기적으로 접속된 반도체 IC를 갖는 상기 기판, 및
    상기 기판을 실질적으로 밀봉하도록 상기 제1 지지 부재의 노출부가 용융하여 일체화된 열가소성 수지로 이루어진 밀봉 부재를 갖고,
    상기 제1 지지 부재의 저면과 대향하는 상기 밀봉 부재의 면은 바둑 무늬 가공되어 있는 것을 특징으로 한 혼성 집적 회로 모듈.
  13. 제12항에 있어서, 상기 제1 지지 부재에는 코일이 설치된 제2 홈을 갖는 것을 특징으로 하는 혼성 집적 회로 모듈.
  14. 기판이 상면에 설치된 제1 홈을 갖는 열가소성 수지로 이루어진 제1 지지 부재를 준비하고,
    표면에 설치된 도전 패턴과 전기적으로 접속된 반도체 베어칩을 갖는 상기 기판을 상기 제1 지지 부재에 실장하고, 상기 베어칩을 덮는 포팅 수지를 도포하며,
    상기 포팅 수지 표면이 노출되지 않도록 상기 제1 홈을 덮는 제2 수지를 도포하고,
    상기 제1 지지 부재를 금형에 배치하고 열가소성 수지로 상기 제1 지지 부재를 밀봉하는 것을 특징으로 한 혼성 집적 회로 모듈의 제조 방법.
KR1019980040149A 1998-03-17 1998-09-26 Ic 카드용 모듈, ic 카드용 모듈의 제조 방법, 혼성 집적회로 모듈 및 그 제조 방법 Expired - Fee Related KR100281836B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP98-67334 1998-03-17
JP6733498 1998-03-17
JP6733398 1998-03-17
JP98-67333 1998-03-17
JP14738598 1998-05-28
JP98-147385 1998-05-28

Publications (2)

Publication Number Publication Date
KR19990076512A KR19990076512A (ko) 1999-10-15
KR100281836B1 true KR100281836B1 (ko) 2001-02-15

Family

ID=27299411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980040149A Expired - Fee Related KR100281836B1 (ko) 1998-03-17 1998-09-26 Ic 카드용 모듈, ic 카드용 모듈의 제조 방법, 혼성 집적회로 모듈 및 그 제조 방법

Country Status (3)

Country Link
US (1) US6330162B2 (ko)
KR (1) KR100281836B1 (ko)
TW (1) TW424312B (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6817532B2 (en) * 1992-02-12 2004-11-16 Lenscard U.S., Llc Wallet card with built-in light
US6001672A (en) * 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
FR2769110B1 (fr) * 1997-09-26 1999-12-03 Gemplus Card Int Procede de fabrication d'un module ou etiquette electronique, module ou etiquette obtenue et support comportant un tel module ou etiquette
JP3484356B2 (ja) * 1998-09-28 2004-01-06 新光電気工業株式会社 Ｉｃカード及びｉｃカード用アンテナ並びにｉｃカード用アンテナフレーム
EP1193759B1 (en) * 1999-02-24 2004-09-29 Hitachi Maxell, Ltd. Ic device and its production method, and information carrier mounted with ic device
DE19955603C1 (de) * 1999-11-18 2001-02-15 Siemens Ag Steuergerät für ein Kraftfahrzeug und Herstellungsverfahren
FI112288B (fi) * 2000-01-17 2003-11-14 Rafsec Oy Menetelmä älytarrasyöttörainan valmistamiseksi
FI112287B (fi) * 2000-03-31 2003-11-14 Rafsec Oy Menetelmä tuoteanturin muodostamiseksi ja tuoteanturi
US7267614B1 (en) * 2000-05-10 2007-09-11 Walker Digital, Llc Gaming token having a variable value
ATE339740T1 (de) * 2000-05-12 2006-10-15 Dainippon Printing Co Ltd Kontaktloser datenträger
FI111881B (fi) * 2000-06-06 2003-09-30 Rafsec Oy Älykorttiraina ja menetelmä sen valmistamiseksi
FI112121B (fi) 2000-12-11 2003-10-31 Rafsec Oy Älytarraraina, menetelmä sen valmistamiseksi, menetelmä kantorainan valmistamiseksi ja älytarrarainan älytarran rakenneosa
US6629591B1 (en) * 2001-01-12 2003-10-07 Igt Smart token
FI111039B (fi) * 2001-04-06 2003-05-15 Rafsec Oy Älykorttiraina ja menetelmä sen valmistamiseksi
FI112550B (fi) * 2001-05-31 2003-12-15 Rafsec Oy Älytarra ja älytarraraina
US7220615B2 (en) 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
JP4614584B2 (ja) * 2001-06-28 2011-01-19 三洋電機株式会社 混成集積回路装置およびその製造方法
FI117331B (fi) * 2001-07-04 2006-09-15 Rafsec Oy Menetelmä ruiskuvaletun tuotteen valmistamiseksi
TW567714B (en) * 2001-07-09 2003-12-21 Nippon Sheet Glass Co Ltd Light-emitting unit and illumination device and image reading device using light-emitting unit
FI119401B (fi) * 2001-12-21 2008-10-31 Upm Raflatac Oy Älytarraraina ja menetelmä sen valmistamiseksi
US8645685B2 (en) 2002-02-27 2014-02-04 Igt Token authentication
US7950996B2 (en) 2002-02-27 2011-05-31 Igt Methods and devices for gaming account management
JP2003288573A (ja) * 2002-03-27 2003-10-10 Seiko Epson Corp Ｉｃカード及びその製造方法
JP2006119983A (ja) * 2004-10-22 2006-05-11 Renesas Technology Corp Ｉｃカードおよびその製造方法
FR2884681B1 (fr) * 2005-04-15 2007-06-22 St Microelectronics Sa Antenne pour etiquette electronique
US8092293B2 (en) 2006-09-13 2012-01-10 Igt Method and apparatus for tracking play at a roulette table
WO2008039835A2 (en) 2006-09-26 2008-04-03 Walker Digital, Llc Systems and methods for portable wagering mediums
US8231455B2 (en) 2007-02-05 2012-07-31 Igt Method and apparatus for providing a bonus to a player
US20080206510A1 (en) * 2007-02-28 2008-08-28 Sheng-Chang Huang Manufacturing method of products attached with rfid label in a mold
WO2008116151A1 (en) 2007-03-21 2008-09-25 Walker Digital, Llc Gameplay-altering portable wagering media
US9361569B2 (en) * 2007-12-24 2016-06-07 Dynamics, Inc. Cards with serial magnetic emulators
JP5299351B2 (ja) * 2010-05-14 2013-09-25 株式会社村田製作所 無線ｉｃデバイス
USD691610S1 (en) 2011-11-07 2013-10-15 Blackberry Limited Device smart card
US8950681B2 (en) 2011-11-07 2015-02-10 Blackberry Limited Universal integrated circuit card apparatus and related methods
JP5734216B2 (ja) * 2012-02-01 2015-06-17 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
CN110163327B (zh) * 2013-03-15 2023-03-10 X卡控股有限公司 用于制作信息携带卡的芯层的方法以及结果产品
JP6156085B2 (ja) * 2013-11-14 2017-07-05 株式会社デンソー モールドパッケージの製造方法
CN111542835A (zh) * 2017-12-01 2020-08-14 艾利丹尼森零售信息服务公司 利用基板中的孔的柔性织物标签
JP2023111736A (ja) * 2022-01-31 2023-08-10 イリソ電子工業株式会社 電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102712A (en) * 1990-02-13 1992-04-07 Conductive Containers, Inc. Process for conformal coating of printed circuit boards
JP2602343B2 (ja) * 1990-05-07 1997-04-23 三菱電機株式会社 Ｉｃカード
DE4112022A1 (de) * 1991-04-12 1992-10-15 Telefunken Electronic Gmbh Gehaeuse fuer den einbau in kraftfahrzeuge zur aufnahme von elektronikbauteilen
JPH05169885A (ja) * 1991-12-26 1993-07-09 Mitsubishi Electric Corp 薄型ｉｃカード
JP3142398B2 (ja) * 1992-11-06 2001-03-07 三菱電機株式会社 携帯用半導体装置及びその製造方法
DE4446369A1 (de) * 1994-12-23 1996-06-27 Giesecke & Devrient Gmbh Datenträger mit einem elektronischen Modul
JPH0958162A (ja) * 1995-08-18 1997-03-04 Mitsubishi Electric Corp Ｉｃカードとその製造法
JPH1026934A (ja) 1996-07-12 1998-01-27 Toshiba Chem Corp 電子タグ及びその製造方法
US5867371A (en) * 1997-09-29 1999-02-02 Ericsson Inc. Cover member for sealed circuit board assembly

Also Published As

Publication number Publication date
US6330162B2 (en) 2001-12-11
US20010002874A1 (en) 2001-06-07
KR19990076512A (ko) 1999-10-15
TW424312B (en) 2001-03-01

Similar Documents

Publication Publication Date Title
KR100281836B1 (ko) Ic 카드용 모듈, ic 카드용 모듈의 제조 방법, 혼성 집적회로 모듈 및 그 제조 방법
EP2043028B1 (en) RFID tag and manufacturing method thereof
KR100870374B1 (ko) Ｉｃ카드 및 그 제조방법
US6537856B2 (en) Method of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
KR100336329B1 (ko) 반도체장치의제조방법
KR0169274B1 (ko) 반도체장치 및 그 제조방법
EP0854511A2 (en) Resin sealing type semiconductor device
KR20080060160A (ko) 전자 부품 내장 기판
JP2000048162A (ja) Ｉｃカード用モジュール、ｉｃカード用モジュールの製造方法、混成集積回路モジュールおよびその製造方法
JP3281859B2 (ja) 混成集積回路装置の製造方法
JP3316449B2 (ja) 混成集積回路装置およびその製造方法
JP3579261B2 (ja) 混成集積回路モジュールの製造方法
JP4475825B2 (ja) 電子部品実装モジュール及び電子部品実装モジュールの基板補強方法
JP2589093B2 (ja) Ｉｃカードの製造方法
JP3213578B2 (ja) 混成集積回路装置の製造方法
KR100280597B1 (ko) 반도체장치와반도체장치유닛및반도체장치유닛의제조방법
JP2013109398A (ja) 半導体モジュール、半導体モジュールの製造方法及びカード
JP3469794B2 (ja) 硬貨型半導体装置および商品販売方法
KR100203936B1 (ko) 모듈 패키지
JP3895030B2 (ja) 半導体装置用基板及びそれを使用した半導体装置
JPH03283552A (ja) 混成集積回路基板
JP3213579B2 (ja) 混成集積回路装置の製造方法
KR100210708B1 (ko) 칩온보드패키지의회로패턴구조__
JP3631372B2 (ja) 樹脂パッケージ型半導体装置
JPS61125138A (ja) 封止電子部品の製法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980926

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980926

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000829

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20001121

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20001122

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20031106

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20041109

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20051111

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20061110

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20071106

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20081110

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20081110

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee