JP4475825B2 - 電子部品実装モジュール及び電子部品実装モジュールの基板補強方法 - Google Patents
電子部品実装モジュール及び電子部品実装モジュールの基板補強方法 Download PDFInfo
- Publication number
- JP4475825B2 JP4475825B2 JP2001002562A JP2001002562A JP4475825B2 JP 4475825 B2 JP4475825 B2 JP 4475825B2 JP 2001002562 A JP2001002562 A JP 2001002562A JP 2001002562 A JP2001002562 A JP 2001002562A JP 4475825 B2 JP4475825 B2 JP 4475825B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- synthetic resin
- electronic component
- reinforcing
- component mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子部品を基板上に実装することで形成される電子部品実装モジュール及び該電子部品実装モジュールの該基板を補強する電子部品実装モジュールの基板補強方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化、軽量化の要求に伴い、上記電子機器に備えられる電子部品の小型化が要求されるようになってきた。そこで、電子機器等の小型化、軽量化を実現する手段として、従来のリード付きの電子部品に変わり、リードを有しない表面実装型の電子部品が採用されるようになった。又、更に上記電子部品の占有面積を縮小する為、半導体素子をパッケージングせず基板に直接実装するベアチップ実装の分野の進展が著しい。
【０００３】
上記ベアチップ実装の実装方法は、ワイヤボンディング実装やフリップチップ実装等様々な実装方法がある。ワイヤボンディング実装は、上記基板上に上記半導体素子を設置するとき、上記半導体素子において電極パッドが形成された面を上向きにして、上記基板における回路パターンが形成された面に対向しないようにし、上記基板上に形成される上記回路パターンの一部であるランドと、上記電極パッドとを金線或いはアルミ線等のワイヤにて接続することで上記半導体素子を上記基板に実装する実装方法である。又、フリップチップ実装は、上記半導体素子において上記電極パッドが形成された面と、上記基板における回路パターンが形成された面とを対向させて実装する実装方法である。
【０００４】
電子部品実装モジュールの一例について、図を参照しながら以下に説明する。
図１６は、フリップチップ実装によって実装された半導体素子１１０のバンプ１２と、基板１２０のランド１３との接合部分１０を示したものである。図１６に示すように上記接合部分１０は、上記半導体素子１１０の電極パッド１１上に形成された突起状のバンプ１２と、上記基板１２０上に備えられる上記ランド１３とにて形成されている。又、上記ランド１３と、上記バンプ１２とは、導電性接着剤１４にて接着することで接合されている。
【０００５】
次に、上記バンプ１２の形成方法について、図１７を参照しながら説明する。図１７（Ａ）に示すように、ボンディングマシンに備えられるキャピラリ２０の先端にて供給される金線の下端を加熱して溶融し、Ａｕボール２１を形成する。次に図１７（Ｂ）に示すように、上記半導体素子１１０上に形成された電極パッド１１上に上記キャピラリ２０を用いて上記Ａｕボール２１を圧着して接合する。圧着後、上記金線を任意の長さに切断し、図１７（Ｃ）に示すように上記バンプ１２が形成される。
【０００６】
次に、フリップチップ実装における上記半導体素子１１０の接着方法について、図１８を参照しながら説明する。まず、図１８（Ａ）に示すように、上記バンプ１２が形成された後、上記半導体素子１１０は、上記バンプ１２が形成された面１１１を下向きにされ、転写台３０上に設けられた上記導電性接着剤１４の膜に上記バンプ１２の突起部が浸漬するように接触される。その後、図１８（Ｂ）に示すように上記半導体素子１１０を上記転写台３０から引き上げると、表面張力により上記バンプ１２に上記導電性接着剤１４が転写される。上記導電性接着剤１４の転写後、図１８（Ｃ）に示すように上記半導体素子１１０を上記基板１２０上の所定の位置に正確に位置決めし、上記バンプ１２と上記基板１２０上の上記ランド１３とが接合するように配置する。そして上記基板２全体を加熱して上記導電性接着剤６を硬化し、上記バンプ１２と上記ランド１３とを接着することで上記接合部分１０を形成する。そして、上記接合部分１０が形成されることで、上記半導体素子１１０が上記基板１２０上に固定される。よって、上記方法にて電子部品実装モジュール１００が形成される。
【０００７】
更に、上記電子部品実装モジュール１００において上記接合部分１０は、図１９に示すようににて上記半導体素子１１０と上記基板１２０との間に存在する間隙１１５に液状のエポキシ樹脂等の絶縁性を有する熱硬化性の合成樹脂１３５を注入し、図１９に示すように上記合成樹脂１３５にて上記半導体素子１１０と上記基板１２０との間隙１１５を全て密閉することで形成された封止部１３０にて封止される。その後、上記基板１２０全体を加熱して上記封止部１３０を形成する上記合成樹脂１３５を硬化する。
同一の基板１２０上に複数個の半導体素子１１０をフリップチップ実装した場合は、図２０に示すように各々の上記半導体素子１１０毎に図１９に示す上記半導体素子１１０と上記基板１２０との間隙１１５に上記合成樹脂１３５を注入し、上記封止部１３０を形成する。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来の上記電子部品実装モジュール１００では、上記基板２に曲げ応力又はねじり応力等の機械的な応力或いは上記半導体素子１１０の発熱等による熱応力が負荷された場合、上記基板１２０が変形し、上記電子部品実装モジュール１００を筐体内に組み込む際に所定の寸法に収まらなくなる恐れがある。又、上記基板１２０が変形することにより、上記接合部分１０において、上記導電性接着剤１４にクラックが発生したり、又は上記ランド１３と上記導電性接着剤１４との間に剥離が発生することにより、断線状態となる恐れがある。特に小型メモリカード等のように厚みが小さく剛性が低い上記基板１２０を備える電子部品実装モジュール１００の場合、曲げ応力又はねじり応力等の機械的な応力或いは熱応力による上記基板１２０の変形が著しくなる。従って、剛性の低い上記基板１２０を備えた上記電子部品実装モジュール１００の場合は、上記導電性接着剤１４におけるクラック又は上記ランド１３と上記導電性接着剤１４との間における剥離が更に発生し易くなる。上記基板１２０の変形は、実装されている電子部品がフリップチップ実装された上記半導体素子１１０の場合に限らず、パッケージングされたものであっても起こりうる。
又、従来の電子部品実装モジュール１００の基板１２０を補強する場合、封止部１３０を形成した後で、別工程として上記基板１２０を補強しなければならない為、工数の増加につながることとなる。
【０００９】
本発明は、上記課題を解決すべくなされたものであり、機械的応力或いは熱応力による基板の変形を防止することができる電子部品実装モジュール、及び工数の増加を抑え、かつ、電子部品実装モジュールの基板を補強する、電子部品実装モジュールの基板補強方法に関するものである。
【００１０】
【課題を解決するための手段】
本発明の第１態様である電子部品実装モジュールは、複数の電子部品が基板に実装された電子部品実装モジュールにおいて、
上記複数の電子部品の各電子部品の電極が上記基板の電極に接合された接合部分を合成樹脂で封止して形成する封止部と、
上記封止部の上記合成樹脂と同一の合成樹脂より構成し、かつ、上記複数の電子部品間の上記基板上であって上記複数の電子部品の各封止部から延びて上記基板上を覆うことにより上記基板を補強する補強部と、
上記複数の電子部品のうちの一方の電子部品から他方の電子部品に向けて上記補強部が延びる方向沿いで、かつ、上記補強部が延びる方向と直交する上記補強部の幅方向の両端部の上記基板に、補強部形成時の上記合成樹脂の流出を防止する補強部用合成樹脂流出防止溝と、を備えることを特徴とする。
【００１１】
本発明の第２態様である電子部品実装モジュールは、複数の電子部品が基板に実装された電子部品実装モジュールにおいて、
上記複数の電子部品の各電子部品の電極が上記基板の電極に接合された接合部分を合成樹脂で封止して形成する封止部と、
上記封止部の上記合成樹脂と同一の合成樹脂より構成し、かつ、上記複数の電子部品間の上記基板上であって上記複数の電子部品の各封止部から延びて上記基板上を覆うことにより上記基板を補強する補強部と、を備え、
上記合成樹脂は、硬化した状態での剛性が上記基板の有する剛性よりも低い、ことを特徴とする。
【００１２】
上記基板に実装された上記複数の電子部品のうちの少なくとも一方の電子部品の周囲の上記基板に、封止部形成時の上記合成樹脂の流出を防止する封止部用合成樹脂流出防止溝を備えてもよい。
【００１４】
上記電子部品は、フリップチップ実装された半導体素子であってもよい。
【００１５】
上記基板は、小型メモリカード用基板であってもよい。
【００１６】
本発明の第３態様である電子部品実装モジュールの基板補強方法は、複数の電子部品が基板に実装された電子部品実装モジュールの上記複数の電子部品の各電子部品の電極が上記基板の電極に接合された接合部分を合成樹脂で封止して封止部を形成するとともに、上記封止部の上記合成樹脂と同一の合成樹脂より構成し、かつ、上記複数の電子部品間の上記基板上であって上記複数の電子部品の各封止部から延びて上記基板上を覆うことにより上記基板を補強する補強部を形成し、上記補強部形成時に、上記複数の電子部品のうちの一方の電子部品から他方の電子部品に向けて上記補強部が延びる方向沿いで、かつ、上記補強部が延びる方向と直交する上記補強部の幅方向の両端部の上記基板に、備えられた補強部用合成樹脂流出防止溝により上記合成樹脂の流出を防止することを特徴とする。
【００１８】
上記封止部形成時に、上記複数の電子部品のうちの少なくとも一方の電子部品の周囲の上記基板に備えられた封止部用合成樹脂流出防止溝により上記合成樹脂の流出を防止することもできる。
【００１９】
【発明の実施の形態】
本発明の実施形態である電子部品実装モジュール及び電子部品実装モジュールの基板補強方法について、図を参照しながら以下に示す。尚、各図において同一部材には、同一の参照符号を付している。
図１は、本発明の第１実施形態である電子部品実装モジュール２００を示したものである。又、図２は、図１のII−II断面図であり、上記電子部品実装モジュール２００の内部の構造を示したものである。図１及び図２に示すように上記電子部品実装モジュール２００は、２個の半導体素子２１０と、基板２２０と、封止部２３０と、補強部２４０とを備える。第１実施形態では、上記各半導体素子２１０を電子部品の一例として扱う。
【００２０】
図１に示すように上記各半導体素子２１０は、上記基板２２０上にて互いに隣接して配置されており、図２に示すように上記基板２２０上にフリップチップ実装されている。又、上記各半導体素子２１０と上記基板２２０との間には複数の接合部分１０が存在する。上記各接合部分１０は夫々、上記半導体素子２１０に備えられる電極パッド１１と、上記電極パッド１１に形成されたバンプ１２と、上記基板上の電極であるランド１３と、上記バンプ１２と上記ランド１３とを接着する導電性接着剤１４とで形成されている。
【００２１】
又、図２に示すように上記各半導体素子２１０と上記基板２２０との間には、上記各半導体素子２１０毎に、エポキシ樹脂等の絶縁性を有する熱硬化性の合成樹脂２３５にて形成された上記封止部２３０が、上記半導体素子２１０と上記基板２２０との間隙２１５を密閉し、上記各接合部分１０を封止するように形成されている。
【００２２】
図３は、図１のIII−III断面図であり、上記補強部２４０の内部の構造を示したものである。上記補強部２４０は、図２及び図３に示すように上記各半導体素子２１０間の上記基板２２０上の補強領域２１６において、上記各半導体素子２１０の間隙を満たすよう配置されている。上記補強部２４０は、上記各封止部２３０を形成する合成樹脂２３５と同一の合成樹脂２３５にて形成されており、上記各封止部２３０と一体化している。更に、上記補強部２４０は、上記各半導体素子２１０の各封止部２３０から延びて上記基板２２０を覆うことで上記基板２２０を補強している。
【００２３】
上記各封止部２３０および上記補強部２４０を構成する合成樹脂２３５は、硬化した状態での剛性が上記基板２２０の有する剛性よりも低いものを用いている。
【００２４】
次に上記電子部品実装モジュール２００の上記基板２２０の補強方法について、以下に説明する。
まず、上記基板２２０上に２個の上記半導体素子２１０をフリップチップ実装にて実装する。フリップチップ実装するとき、上記半導体素子２１０の上記バンプ１２と上記基板２２０上の上記ランド１３とを導電性接着剤１４にて接着し、接合部分１０を形成する。
【００２５】
次に、実装された上記各半導体素子２１０と上記基板２２０との間隙２１５に液状の合成樹脂２３５を注入し、上記各半導体素子２１０と上記基板２２０との間隙２１５を密閉することで上記各半導体素子２１０と上記基板２２０との間の各接合部分１０を封止し、封止部２３０を形成する。
【００２６】
上記各封止部２３０を形成するとともに、互いに隣接する２個の上記半導体素子２１０の間にある上記基板２２０上の補強領域２１６を覆うように上記各封止部２３０を形成する合成樹脂２３５と同一の合成樹脂２３５にて補強部２４０を形成する。このとき、上記補強部２４０は、上記各半導体素子２１０の各封止部２３０から互いの封止部２３０へ延びるように形成する。
上記補強部２４０を形成するとき、上記補強部２４０は、図２に示す最薄部２２１の厚みが上記半導体素子２１０と上記基板２２０との間隙２１５の大きさ以上、上記基板２２０の上面から上記半導体素子２１０の裏面までの高さ２２２以下に含まれるように形成されればよい。尚、上記補強部２４０の形状は、図３に示す図１のIII−III断面から見れば略円弧状となっており、図２における上記最薄部２２１は、図３にて示される補強部２４０において最も厚い部分になる。
【００２７】
最後に上記基板２２０全体を加熱することで上記各封止部２３０及び上記補強部２４０を形成する合成樹脂２３５を硬化し、上記基板２２０の剛性を硬化した上記補強部２４０によって高めることで上記基板２２０を補強する。
以上で、上記電子部品実装モジュール２００の上記基板２２０の補強が完了する。
【００２８】
尚、上記電子部品実装モジュール２００では、電子部品としてフリップチップ実装された半導体素子２１０を用いたが、上記基板２２０上に実装される電子部品は、フラッシュメモリ等のパッケージングされたものでもよい。
【００２９】
第１実施形態において、上記補強部２４０で上記基板２２０を補強することにより、曲げ応力又はねじり応力等の機械的な応力或いは熱応力による上記基板２２０の変形を抑制することができる。従って、上記基板２２０の変形により、上記電子部品実装モジュール２００を筐体内に組み込む際、上記電子部品実装モジュール２００が所定の寸法に収まらなくなる恐れがなくなる。又、上記基板２２０が変形することにより発生する、上記接合部分１０における上記導電性接着剤１４のクラック、又は上記接合部分１０における上記ランド１３と上記導電性接着剤１４との間の剥離を抑制することができる。よって、上記接合部分１０が断線状態になることを防止することができる。
又、従来では、図２０に示す既に封止部１３０が形成された電子部品実装モジュール１００の基板１２０に対して、補強を行う必要があった為、上記基板１２０の補強作業は、別工程で行わなければならなかった。従って、従来では、基板１２０の補強の為に、工数を増加させる必要があった。よって、第１実施形態において、封止部２３０を合成樹脂２３５で形成するとともに、補強部２４０を、上記封止部２３０を形成する合成樹脂２３５と同一の合成樹脂２３５で形成することにより、基板２２０の補強作業を別工程で行う必要がなくなる。従って、第１実施形態における電子部品実装モジュール２００の基板補強方法を用いることにより、工数の増加を抑えることができる。
【００３０】
図１３は、基板２２０の厚み２２５と補強部２４０の最薄部２２１の厚みとの相関を示すグラフである。図２に示す基板２２０の厚み２２５が０．３５ｍｍ未満の場合では、図１３に示すように基板２２０の厚み２２５が小さくなるにつれ補強部２４０の最薄部２２１の厚みを大きくしなければ基板２２０の変形を抑制する効果が得られない。但し、基板２２０の厚み２２０が０．３５ｍｍ以上の場合では、補強部２４０の最薄部２２１の厚みを７５μｍ以上とすることで基板２２０の変形を抑制する効果が得られる。
【００３１】
又、上記封止部２３０及び上記補強部２４０を形成する合成樹脂２３５において、硬化した状態での剛性が上記基板２２０の有する剛性よりも低い合成樹脂２３５を用いることにより、硬化後における合成樹脂２３５の収縮により発生した応力によって基板２２０が変形することがなくなる。よって、上記基板２２０の損傷を抑制することができる。特に上記基板２２０が積層基板である場合、積層基板の内部を損傷する恐れがなくなる為、硬化した状態での剛性が上記基板２２０の有する剛性よりも低い合成樹脂２３５を用いることは有効となる。
【００３２】
第１実施形態の電子部品実装モジュール２００において、上記補強部２４０を形成するときに上記補強部２４０を形成する液状の合成樹脂２３５が上記基板２２０の上の上記補強領域２１６から外部へ流出する恐れがある。よって、上記補強部２４０の厚みが小さくなり、硬化したときにおける上記補強部２４０の剛性が上記基板２２０を補強するのに不十分となる恐れがある。又、外部に流出した上記合成樹脂２３５が周辺の回路等を被覆することにより、上記合成樹脂２３５が、後工程で装着される電子部品と電気的に接続する予定の上記基板２２０上の電極を汚染するという問題が発生する。従って、上記補強部２４０を形成する上記合成樹脂２３５の流出を防止する必要がある。
【００３３】
本発明の第２実施形態である電子部品実装モジュールについて、図を参照しながら以下に説明する。
図４は、本発明の第２実施形態である電子部品実装モジュール３００に備えられる基板３２０を示したものである。又、図５は、封止部３３０及び補強部３４０が形成された状態の上記電子部品実装モジュールを示したものである。図４及び図５に示すように上記基板３２０上には、電子部品として２個の半導体素子３１０がフリップチップ実装されている。又、図４に示すように上記基板３２０には、実装された１個の半導体素子３１０から残る半導体素子３１０を結ぶように延びる平行な２本の溝状の補強部用合成樹脂流出防止溝３６０が備えられている。
【００３４】
図５に示すように合成樹脂３３５にて上記封止部３３０及び上記補強部３４０を形成した場合、上記補強部用合成樹脂流出防止溝３６０が備えられる補強領域３１６に上記補強部３４０が形成される。又、図６に示すように上記補強部用合成樹脂流出防止溝３６０が延びる方向と直交する幅方向に対して、上記補強部３４０を形成する合成樹脂３３５は、２本の上記補強部用合成樹脂流出防止溝３６０の両端から外部に流出しないように留まっている。但し、上記基板３２０上における２本の上記補強部用合成樹脂流出防止溝３６０に挟まれた部分３１８は、上記補強部３４０を形成する合成樹脂３３５に覆われる。
【００３５】
上記電子部品実装モジュール３００のように上記基板３２０上に上記補強部用合成樹脂流出防止溝３６０を備えることで、上記補強領域３１６から外部への上記補強部３４０を形成する合成樹脂３３５の流出を防止することができる。従って、上記補強部３４０に必要な厚みを持たすことが可能となる為、硬化したときに上記基板３２０を十分に補強することができる剛性を備えた補強部３４０を形成することができる。又、上記補強領域３１６から外部への上記補強部３４０を形成する合成樹脂３３５の流出を防止することにより、上記補強領域３１６から外部に流出した上記合成樹脂３３５が周辺部の回路等を被覆することを防止することもできる。
【００３６】
尚、上記補強部用合成樹脂流出防止溝３６０は、上記補強部３４０が延びる方向と直交する上記補強部３４０の幅方向において、上記補強部３４０を形成する合成樹脂３３５の流出を防止することができれば良い。従って、上記補強部用合成樹脂流出防止溝３６０の本数は、２本でなくてもよく、形状は、図４に示すような各半導体素子３１０を結ぶように延びる溝状でなくてもよい。
【００３７】
図１４は、補強部用合成樹脂流出防止溝３６０の幅３６２と電子部品実装モジュール３００の曲げ強度との関係を示したグラフである。第２実施形態における電子部品実装モジュール３００では、図６に示す上記補強部用合成樹脂流出防止溝３６０の幅３６２が大きくなるにつれ、上記補強部３４０を有しない場合よりも図１４に示すように剛性が高くなる。
【００３８】
図１５は、補強部用合成樹脂流出防止溝３６０の深さ３６１と電子部品実装モジュール３００の曲げ強度との関係を示したグラフである。図６に示す上記補強部用合成樹脂流出防止溝３６０の深さ３６１が０．０５ｍｍ未満の場合、図１５に示すように第２実施形態における電子部品実装モジュール３００の有する剛性は、従来のように上記補強部３４０を有しない場合における剛性とあまり変わらない。そして、上記補強部用合成樹脂流出防止溝３６０の深さ３６１が０．０５ｍｍ以上の場合、図１５に示すように第２実施形態における電子部品実装モジュール３００の有する剛性は、従来のように上記補強部３４０を有しない場合よりも多少高くなる。
【００３９】
基板３２０の厚み３２５が一例として０．２ｍｍであり、補強部３４０を備えない状態よりも一例として１．２倍程度剛性を高くするように、第２実施形態の方法を用いて電子部品実装モジュール３００を形成する場合、図１４に示すように上記補強部用合成樹脂流出防止溝３６０の幅３６２を１．５ｍｍ以上とし、図１５に示すように深さ３６１を０．０５ｍｍ以上とする必要がある。
【００４０】
但し、第１実施形態の電子部品実装モジュール２００又は第２実施形態の電子部品実装モジュール３００では、封止部２３０を形成する合成樹脂２３５が基板２２０上の封止領域２１７から外部に流出する恐れがある。上記封止部２３０を形成する合成樹脂２３５が上記封止領域２１７から外部に流出することにより、上記接合部分１０を上記封止部２３０にて十分に封止できなくなる恐れがある。又、補強部２４０を形成する合成樹脂２３５が流出する場合と同様に、上記封止領域２１７から外部に流出した上記封止部２３０を形成する合成樹脂２３５が周辺の回路等を被覆することにより、上記合成樹脂２３５が、後工程で装着される電子部品と電気的に接続する予定の上記基板２２０上の電極を汚染するという問題が発生する。従って、上記封止部２３０を形成する合成樹脂２３５の流出を防止する必要がある。
【００４１】
本発明の第３実施形態である電子部品実装モジュールについて、図を参照しながら以下に説明する。
図７は、本発明の第３実施形態である電子部品実装モジュール４００に備えられる基板４２０を示したものである。図７に示すように上記基板４２０上には、２組の封止部用合成樹脂流出防止溝４５０と、２本の補強部用合成樹脂流出防止溝４６０が備えられている。図７に示すように上記各封止部用合成樹脂流出防止溝４５０は四角形枠状であり、夫々電子部品が実装される電子部品実装面４２１の外周を囲むように配置されている。又、上記各補強部用合成樹脂流出防止溝４６０は、上記各封止部用合成樹脂流出防止溝４５０の間にて上記各封止部用合成樹脂流出防止溝４５０を連絡するように夫々平行に配置されている。又、図７に示すように各封止部用合成樹脂流出防止溝４５０及び上記各補強部用合成樹脂流出防止溝４６０は、全て一体化している。
【００４２】
図８に示すように電子部品の一例として２個の半導体素子４１０を図７に示す上記基板４２０上の電子部品実装面４２１にフリップチップ実装し、封止部４３０及び補強部４４０を備えた上記電子部品実装モジュール４００の内部の構造を図９、図１０及び図１１に示す。
図９は、上記電子部品実装モジュール４００における上記封止部４３０及び上記補強部４４０が配置される位置を示したものである。図９に示すように上記封止部は、上記各半導体素子４１０毎に備えられる上記電子部品実装面４２１と上記封止樹脂流出防止溝４６０で構成される上記基板４２０上の封止領域４１７にて、上記半導体素子４１０と上記基板４２０との間隙４１５を合成樹脂４３５で密閉するように形成されている。
上記補強部４４０は、上記各半導体素子４１０の間隙を満たすように配置されており、上記補強部４３０を形成する合成樹脂２３５と同一の合成樹脂にて上記各半導体素子４１０の上記各封止部４３０と一体化している。更に、上記補強部４４０は、上記各半導体素子４１０の各封止部４３０から延びて上記基板４２０上の補強領域４１６を覆うことで上記基板４２０を補強している。
【００４３】
図１０は、上記補強部４４０の内部の構造を示したものである。図１０に示すように上記補強部４４０を形成する合成樹脂４３５は、外側に配置される２本の上記補強部用合成樹脂流出防止溝４６０の両端にて上記補強領域４１６の外部に流出しないように留まっている。尚、上記各補強部用合成樹脂流出防止溝４６０の間の上記基板４２０上の面４１８は、上記補強部４４０を形成する合成樹脂４３５にて覆われている。
【００４４】
図１１は、上記封止部４３０の内部の構造を示したものである。図９及び図１１に示すように上記封止部４３０を形成する合成樹脂４３５は、上記封止部用合成樹脂流出防止溝４５０の両端から外部に流出しないように留まっている。このとき、上記半導体素子４１０のバンプ１２と上記基板のランド１３との接合部分１０は、上記封止部にて封止されている。
【００４５】
第３実施形態の電子部品実装モジュールのように上記基板４２０上に上記封止部用合成樹脂流出防止溝４５０を備えることで、上記基板４２０上の上記封止領域４１７から外部への上記補強部４３０を形成する合成樹脂４３５の流出を防止することができる。従って、上記封止部４３０にて上記接合部分１０を封止するのに必要な合成樹脂４３５を流出によって損失することなく確保することができる。又、上記基板４２０上の上記封止領域４１７から外部への上記封止部４３０を形成する合成樹脂４３５の流出を防止することにより、外部に流出した上記合成樹脂４３５が周辺部の回路等を被覆することを防止することもできる。
【００４６】
尚、上記封止部用合成樹脂流出防止溝４５０は、実装された電子部品４１０の周囲全体を完全に囲むように形成しなくてもよく、例えば補強部４４０にて覆われる上記補強領域４６０の周辺に形成しなくてもよい。又、上記封止部用合成樹脂流出防止溝４５０は、少なくとも一方の電子部品４１０の周囲の基板４２０上に備えられていればよい。
【００４７】
図１２は、小型メモリカード７００の一例の構造を示したものである。上記小型メモリカード７００の基板５２０には、下面にマイクロプロセッサ５１１と、コントローラ用ＬＳＩ５１２とが実装されており、上面には、２個のフラッシュメモリ５１３が実装されている。又、上記基板５２０には上記フラッシュメモリ５１３への情報の書き込み禁止を切りかえるライトプロテクトスイッチ６００が組み付けられている。そして、上記基板５２０は、筐体の一例である、上ケース７１０と下ケース７２０にて挟まれることで保護されている。尚、上記基板５２０の厚さは、一例として０．３５ｍｍ程度である。又、上記基板５２０の下面と上記マイクロプロセッサ５１１及び上記コントローラ用ＬＳＩ５１２との間隔、上記基板５２０の上面と上記各フラッシュメモリ５１３との間隔は、一例として夫々７５μｍである。
【００４８】
第１〜第３実施形態のいずれか１つを用いて上記小型メモリカード７００の上記基板５２０を補強する場合、以下の３つの方法が考えられる。第１は、上記マイクロプロセッサ５１１及び上記コントローラ用ＬＳＩ５１２が実装される下面に、上記補強部２４０を備える方法である。第２は、上記各フラッシュメモリ５１３が実装される上面に、上記補強部２４０を備える方法である。第３は、上記マイクロプロセッサ５１１及び上記コントローラ用ＬＳＩ５１２が実装される下面と、上記各フラッシュメモリ５１３が実装される上面とに夫々、上記補強部２４０を備える方法である。上記基板５２０を補強することで、機械的応力或いは熱応力が負荷されても上記基板５２０が変形しにくい小型メモリカード７００を提供することができる。又、上記基板５２０が変形しにくくなることにより、上記基板５２０の変形により、上記上ケース７１０と上記下ケース７２０にて、上記基板５２０を挟み込めなくなることを防止できる。
【００４９】
【発明の効果】
本発明の第１態様である電子部品実装モジュール及び第２態様である電子部品実装モジュールの基板補強方法では、基板に実装された複数の電子部品の電極が上記基板の電極に接合された接合部分を封止する封止部を形成する合成樹脂と同一の合成樹脂で構成され、上記基板を補強する補強部を備えることで、上記基板の剛性をより大きなものにすることができる。よって、曲げ応力又はねじり応力等の機械的な応力或いは熱応力等による上記基板の変形を抑制することができる。従って、上記基板が変形しない為、上記電子部品モジュールを筐体内に組み込む際に上記電子部品モジュールを所定の寸法内に収めることができる。又、上記基板が変形することにより発生する、上記接合部分におけるクラック又は剥離を抑制することができる。よって、上記接合部分が断線状態になることを防止することができる。又、封止部を合成樹脂で形成するとともに、補強部を、上記封止部を形成する合成樹脂と同一の合成樹脂で形成することにより、既に封止部が形成された電子部品実装モジュールの基板を、別工程で補強する必要がなくなる。よって、電子部品実装モジュールの製造における工数を増加させることなく、上記基板を補強することができる。
【００５０】
又、上記基板に補強部用合成樹脂流出防止溝を備えることで、上記補強部が延びる方向と直交する上記補強部の幅方向に対する上記補強部形成時の合成樹脂の流出を防止することができる。よって、上記補強部に必要な厚みを持たすことが可能となる為、合成樹脂が硬化したときに上記基板を十分に補強することができる剛性を備えた補強部を形成することができる。又、外部に流出した上記合成樹脂が周辺部の回路等を被覆することより、上記合成樹脂が、後工程で装着される電子部品と電気的に接続する予定の上記基板上の電極を汚染することを防止することもできる。
【００５１】
又、実装された電子部品の周囲の基板に封止部用合成樹脂流出防止溝を備えることで、上記封止部形成時の合成樹脂の流出を防止することができる。よって、上記封止部にて上記接合部分を封止するのに必要な合成樹脂を流出によって損失することなく確保することができる。又、外部に流出した上記合成樹脂が周辺部の回路等を被覆することより、上記合成樹脂が、後工程で装着される電子部品と電気的に接続する予定の上記基板上の電極を汚染することを防止することもできる。
【００５２】
又、硬化したときにおける上記封止部及び上記補強部を形成する合成樹脂の剛性が、上記基板の有する剛性よりも低いことで、硬化後における上記合成樹脂の収縮により上記基板が損傷することを防止することができる。特に、上記基板が積層基板の場合、基板の内部を損傷する恐れがなくなる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態である電子部品実装モジュールの斜視図である。
【図２】 図１のII−II断面図である。
【図３】 図１のIII−III断面図である。
【図４】 本発明の第２実施形態である電子部品実装モジュールに備えられる基板の斜視図である。
【図５】 封止部及び補強部を備えた状態における図４のV−V断面図である。
【図６】 封止部及び補強部を備えた状態における図４のVI−VI断面図である。
【図７】 本発明の第３実施形態の電子部品実装モジュールに備えられる基板の斜視図である。
【図８】 本発明の第３実施形態である電子部品実装モジュールの斜視図である。
【図９】 図８のIX−IX断面図である。
【図１０】 図８のX−X断面図である。
【図１１】 図８のXI−XI断面図である。
【図１２】 小型メモリカードの組み立て図である。
【図１３】 本発明の第１実施形態における基板の厚みと補強部の最薄部の厚みとの相関を示すグラフである。
【図１４】 本発明の第２実施形態における補強部用剛性樹脂流出防止溝の幅と曲げ強度の比との関係を示すグラフである。
【図１５】 本発明の第２実施形態における補強部用剛性樹脂流出防止溝の深さと曲げ強度の比との関係を示すグラフである。
【図１６】 接合部分の拡大正面図である。
【図１７】 （Ａ）は、Ａｕボール形成後の電極パッド周辺の拡大正面図である。（Ｂ）は、Ａｕボール圧着後の電極パッド周辺の拡大正面図である。（Ｃ）は、形成されたバンプの拡大正面図である。
【図１８】 （Ａ）は、導電性接着剤転写前の半導体素子を示す正面図である。（Ｂ）は、導電性接着剤転写後の半導体素子を示す正面図である。（Ｃ）は、基板に装着した後の半導体素子を示す正面図である。
【図１９】 従来の封止部を示す断面図である。
【図２０】 複数基板上に半導体素子が実装された場合における従来の封止部を示す斜視図である。
【符号の説明】
１０…接合部分、１２…電子部品の電極、１３…基板の電極、
２００…電子部品実装モジュール、２１０…電子部品、２２０…基板、
２３０…封止部、２３５…合成樹脂、２４０…補強部、
３６０…補強部用合成樹脂流出防止溝、
４５０…封止部用合成樹脂流出防止溝。
【発明の属する技術分野】
本発明は、電子部品を基板上に実装することで形成される電子部品実装モジュール及び該電子部品実装モジュールの該基板を補強する電子部品実装モジュールの基板補強方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化、軽量化の要求に伴い、上記電子機器に備えられる電子部品の小型化が要求されるようになってきた。そこで、電子機器等の小型化、軽量化を実現する手段として、従来のリード付きの電子部品に変わり、リードを有しない表面実装型の電子部品が採用されるようになった。又、更に上記電子部品の占有面積を縮小する為、半導体素子をパッケージングせず基板に直接実装するベアチップ実装の分野の進展が著しい。
【０００３】
上記ベアチップ実装の実装方法は、ワイヤボンディング実装やフリップチップ実装等様々な実装方法がある。ワイヤボンディング実装は、上記基板上に上記半導体素子を設置するとき、上記半導体素子において電極パッドが形成された面を上向きにして、上記基板における回路パターンが形成された面に対向しないようにし、上記基板上に形成される上記回路パターンの一部であるランドと、上記電極パッドとを金線或いはアルミ線等のワイヤにて接続することで上記半導体素子を上記基板に実装する実装方法である。又、フリップチップ実装は、上記半導体素子において上記電極パッドが形成された面と、上記基板における回路パターンが形成された面とを対向させて実装する実装方法である。
【０００４】
電子部品実装モジュールの一例について、図を参照しながら以下に説明する。
図１６は、フリップチップ実装によって実装された半導体素子１１０のバンプ１２と、基板１２０のランド１３との接合部分１０を示したものである。図１６に示すように上記接合部分１０は、上記半導体素子１１０の電極パッド１１上に形成された突起状のバンプ１２と、上記基板１２０上に備えられる上記ランド１３とにて形成されている。又、上記ランド１３と、上記バンプ１２とは、導電性接着剤１４にて接着することで接合されている。
【０００５】
次に、上記バンプ１２の形成方法について、図１７を参照しながら説明する。図１７（Ａ）に示すように、ボンディングマシンに備えられるキャピラリ２０の先端にて供給される金線の下端を加熱して溶融し、Ａｕボール２１を形成する。次に図１７（Ｂ）に示すように、上記半導体素子１１０上に形成された電極パッド１１上に上記キャピラリ２０を用いて上記Ａｕボール２１を圧着して接合する。圧着後、上記金線を任意の長さに切断し、図１７（Ｃ）に示すように上記バンプ１２が形成される。
【０００６】
次に、フリップチップ実装における上記半導体素子１１０の接着方法について、図１８を参照しながら説明する。まず、図１８（Ａ）に示すように、上記バンプ１２が形成された後、上記半導体素子１１０は、上記バンプ１２が形成された面１１１を下向きにされ、転写台３０上に設けられた上記導電性接着剤１４の膜に上記バンプ１２の突起部が浸漬するように接触される。その後、図１８（Ｂ）に示すように上記半導体素子１１０を上記転写台３０から引き上げると、表面張力により上記バンプ１２に上記導電性接着剤１４が転写される。上記導電性接着剤１４の転写後、図１８（Ｃ）に示すように上記半導体素子１１０を上記基板１２０上の所定の位置に正確に位置決めし、上記バンプ１２と上記基板１２０上の上記ランド１３とが接合するように配置する。そして上記基板２全体を加熱して上記導電性接着剤６を硬化し、上記バンプ１２と上記ランド１３とを接着することで上記接合部分１０を形成する。そして、上記接合部分１０が形成されることで、上記半導体素子１１０が上記基板１２０上に固定される。よって、上記方法にて電子部品実装モジュール１００が形成される。
【０００７】
更に、上記電子部品実装モジュール１００において上記接合部分１０は、図１９に示すようににて上記半導体素子１１０と上記基板１２０との間に存在する間隙１１５に液状のエポキシ樹脂等の絶縁性を有する熱硬化性の合成樹脂１３５を注入し、図１９に示すように上記合成樹脂１３５にて上記半導体素子１１０と上記基板１２０との間隙１１５を全て密閉することで形成された封止部１３０にて封止される。その後、上記基板１２０全体を加熱して上記封止部１３０を形成する上記合成樹脂１３５を硬化する。
同一の基板１２０上に複数個の半導体素子１１０をフリップチップ実装した場合は、図２０に示すように各々の上記半導体素子１１０毎に図１９に示す上記半導体素子１１０と上記基板１２０との間隙１１５に上記合成樹脂１３５を注入し、上記封止部１３０を形成する。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来の上記電子部品実装モジュール１００では、上記基板２に曲げ応力又はねじり応力等の機械的な応力或いは上記半導体素子１１０の発熱等による熱応力が負荷された場合、上記基板１２０が変形し、上記電子部品実装モジュール１００を筐体内に組み込む際に所定の寸法に収まらなくなる恐れがある。又、上記基板１２０が変形することにより、上記接合部分１０において、上記導電性接着剤１４にクラックが発生したり、又は上記ランド１３と上記導電性接着剤１４との間に剥離が発生することにより、断線状態となる恐れがある。特に小型メモリカード等のように厚みが小さく剛性が低い上記基板１２０を備える電子部品実装モジュール１００の場合、曲げ応力又はねじり応力等の機械的な応力或いは熱応力による上記基板１２０の変形が著しくなる。従って、剛性の低い上記基板１２０を備えた上記電子部品実装モジュール１００の場合は、上記導電性接着剤１４におけるクラック又は上記ランド１３と上記導電性接着剤１４との間における剥離が更に発生し易くなる。上記基板１２０の変形は、実装されている電子部品がフリップチップ実装された上記半導体素子１１０の場合に限らず、パッケージングされたものであっても起こりうる。
又、従来の電子部品実装モジュール１００の基板１２０を補強する場合、封止部１３０を形成した後で、別工程として上記基板１２０を補強しなければならない為、工数の増加につながることとなる。
【０００９】
本発明は、上記課題を解決すべくなされたものであり、機械的応力或いは熱応力による基板の変形を防止することができる電子部品実装モジュール、及び工数の増加を抑え、かつ、電子部品実装モジュールの基板を補強する、電子部品実装モジュールの基板補強方法に関するものである。
【００１０】
【課題を解決するための手段】
本発明の第１態様である電子部品実装モジュールは、複数の電子部品が基板に実装された電子部品実装モジュールにおいて、
上記複数の電子部品の各電子部品の電極が上記基板の電極に接合された接合部分を合成樹脂で封止して形成する封止部と、
上記封止部の上記合成樹脂と同一の合成樹脂より構成し、かつ、上記複数の電子部品間の上記基板上であって上記複数の電子部品の各封止部から延びて上記基板上を覆うことにより上記基板を補強する補強部と、
上記複数の電子部品のうちの一方の電子部品から他方の電子部品に向けて上記補強部が延びる方向沿いで、かつ、上記補強部が延びる方向と直交する上記補強部の幅方向の両端部の上記基板に、補強部形成時の上記合成樹脂の流出を防止する補強部用合成樹脂流出防止溝と、を備えることを特徴とする。
【００１１】
本発明の第２態様である電子部品実装モジュールは、複数の電子部品が基板に実装された電子部品実装モジュールにおいて、
上記複数の電子部品の各電子部品の電極が上記基板の電極に接合された接合部分を合成樹脂で封止して形成する封止部と、
上記封止部の上記合成樹脂と同一の合成樹脂より構成し、かつ、上記複数の電子部品間の上記基板上であって上記複数の電子部品の各封止部から延びて上記基板上を覆うことにより上記基板を補強する補強部と、を備え、
上記合成樹脂は、硬化した状態での剛性が上記基板の有する剛性よりも低い、ことを特徴とする。
【００１２】
上記基板に実装された上記複数の電子部品のうちの少なくとも一方の電子部品の周囲の上記基板に、封止部形成時の上記合成樹脂の流出を防止する封止部用合成樹脂流出防止溝を備えてもよい。
【００１４】
上記電子部品は、フリップチップ実装された半導体素子であってもよい。
【００１５】
上記基板は、小型メモリカード用基板であってもよい。
【００１６】
本発明の第３態様である電子部品実装モジュールの基板補強方法は、複数の電子部品が基板に実装された電子部品実装モジュールの上記複数の電子部品の各電子部品の電極が上記基板の電極に接合された接合部分を合成樹脂で封止して封止部を形成するとともに、上記封止部の上記合成樹脂と同一の合成樹脂より構成し、かつ、上記複数の電子部品間の上記基板上であって上記複数の電子部品の各封止部から延びて上記基板上を覆うことにより上記基板を補強する補強部を形成し、上記補強部形成時に、上記複数の電子部品のうちの一方の電子部品から他方の電子部品に向けて上記補強部が延びる方向沿いで、かつ、上記補強部が延びる方向と直交する上記補強部の幅方向の両端部の上記基板に、備えられた補強部用合成樹脂流出防止溝により上記合成樹脂の流出を防止することを特徴とする。
【００１８】
上記封止部形成時に、上記複数の電子部品のうちの少なくとも一方の電子部品の周囲の上記基板に備えられた封止部用合成樹脂流出防止溝により上記合成樹脂の流出を防止することもできる。
【００１９】
【発明の実施の形態】
本発明の実施形態である電子部品実装モジュール及び電子部品実装モジュールの基板補強方法について、図を参照しながら以下に示す。尚、各図において同一部材には、同一の参照符号を付している。
図１は、本発明の第１実施形態である電子部品実装モジュール２００を示したものである。又、図２は、図１のII−II断面図であり、上記電子部品実装モジュール２００の内部の構造を示したものである。図１及び図２に示すように上記電子部品実装モジュール２００は、２個の半導体素子２１０と、基板２２０と、封止部２３０と、補強部２４０とを備える。第１実施形態では、上記各半導体素子２１０を電子部品の一例として扱う。
【００２０】
図１に示すように上記各半導体素子２１０は、上記基板２２０上にて互いに隣接して配置されており、図２に示すように上記基板２２０上にフリップチップ実装されている。又、上記各半導体素子２１０と上記基板２２０との間には複数の接合部分１０が存在する。上記各接合部分１０は夫々、上記半導体素子２１０に備えられる電極パッド１１と、上記電極パッド１１に形成されたバンプ１２と、上記基板上の電極であるランド１３と、上記バンプ１２と上記ランド１３とを接着する導電性接着剤１４とで形成されている。
【００２１】
又、図２に示すように上記各半導体素子２１０と上記基板２２０との間には、上記各半導体素子２１０毎に、エポキシ樹脂等の絶縁性を有する熱硬化性の合成樹脂２３５にて形成された上記封止部２３０が、上記半導体素子２１０と上記基板２２０との間隙２１５を密閉し、上記各接合部分１０を封止するように形成されている。
【００２２】
図３は、図１のIII−III断面図であり、上記補強部２４０の内部の構造を示したものである。上記補強部２４０は、図２及び図３に示すように上記各半導体素子２１０間の上記基板２２０上の補強領域２１６において、上記各半導体素子２１０の間隙を満たすよう配置されている。上記補強部２４０は、上記各封止部２３０を形成する合成樹脂２３５と同一の合成樹脂２３５にて形成されており、上記各封止部２３０と一体化している。更に、上記補強部２４０は、上記各半導体素子２１０の各封止部２３０から延びて上記基板２２０を覆うことで上記基板２２０を補強している。
【００２３】
上記各封止部２３０および上記補強部２４０を構成する合成樹脂２３５は、硬化した状態での剛性が上記基板２２０の有する剛性よりも低いものを用いている。
【００２４】
次に上記電子部品実装モジュール２００の上記基板２２０の補強方法について、以下に説明する。
まず、上記基板２２０上に２個の上記半導体素子２１０をフリップチップ実装にて実装する。フリップチップ実装するとき、上記半導体素子２１０の上記バンプ１２と上記基板２２０上の上記ランド１３とを導電性接着剤１４にて接着し、接合部分１０を形成する。
【００２５】
次に、実装された上記各半導体素子２１０と上記基板２２０との間隙２１５に液状の合成樹脂２３５を注入し、上記各半導体素子２１０と上記基板２２０との間隙２１５を密閉することで上記各半導体素子２１０と上記基板２２０との間の各接合部分１０を封止し、封止部２３０を形成する。
【００２６】
上記各封止部２３０を形成するとともに、互いに隣接する２個の上記半導体素子２１０の間にある上記基板２２０上の補強領域２１６を覆うように上記各封止部２３０を形成する合成樹脂２３５と同一の合成樹脂２３５にて補強部２４０を形成する。このとき、上記補強部２４０は、上記各半導体素子２１０の各封止部２３０から互いの封止部２３０へ延びるように形成する。
上記補強部２４０を形成するとき、上記補強部２４０は、図２に示す最薄部２２１の厚みが上記半導体素子２１０と上記基板２２０との間隙２１５の大きさ以上、上記基板２２０の上面から上記半導体素子２１０の裏面までの高さ２２２以下に含まれるように形成されればよい。尚、上記補強部２４０の形状は、図３に示す図１のIII−III断面から見れば略円弧状となっており、図２における上記最薄部２２１は、図３にて示される補強部２４０において最も厚い部分になる。
【００２７】
最後に上記基板２２０全体を加熱することで上記各封止部２３０及び上記補強部２４０を形成する合成樹脂２３５を硬化し、上記基板２２０の剛性を硬化した上記補強部２４０によって高めることで上記基板２２０を補強する。
以上で、上記電子部品実装モジュール２００の上記基板２２０の補強が完了する。
【００２８】
尚、上記電子部品実装モジュール２００では、電子部品としてフリップチップ実装された半導体素子２１０を用いたが、上記基板２２０上に実装される電子部品は、フラッシュメモリ等のパッケージングされたものでもよい。
【００２９】
第１実施形態において、上記補強部２４０で上記基板２２０を補強することにより、曲げ応力又はねじり応力等の機械的な応力或いは熱応力による上記基板２２０の変形を抑制することができる。従って、上記基板２２０の変形により、上記電子部品実装モジュール２００を筐体内に組み込む際、上記電子部品実装モジュール２００が所定の寸法に収まらなくなる恐れがなくなる。又、上記基板２２０が変形することにより発生する、上記接合部分１０における上記導電性接着剤１４のクラック、又は上記接合部分１０における上記ランド１３と上記導電性接着剤１４との間の剥離を抑制することができる。よって、上記接合部分１０が断線状態になることを防止することができる。
又、従来では、図２０に示す既に封止部１３０が形成された電子部品実装モジュール１００の基板１２０に対して、補強を行う必要があった為、上記基板１２０の補強作業は、別工程で行わなければならなかった。従って、従来では、基板１２０の補強の為に、工数を増加させる必要があった。よって、第１実施形態において、封止部２３０を合成樹脂２３５で形成するとともに、補強部２４０を、上記封止部２３０を形成する合成樹脂２３５と同一の合成樹脂２３５で形成することにより、基板２２０の補強作業を別工程で行う必要がなくなる。従って、第１実施形態における電子部品実装モジュール２００の基板補強方法を用いることにより、工数の増加を抑えることができる。
【００３０】
図１３は、基板２２０の厚み２２５と補強部２４０の最薄部２２１の厚みとの相関を示すグラフである。図２に示す基板２２０の厚み２２５が０．３５ｍｍ未満の場合では、図１３に示すように基板２２０の厚み２２５が小さくなるにつれ補強部２４０の最薄部２２１の厚みを大きくしなければ基板２２０の変形を抑制する効果が得られない。但し、基板２２０の厚み２２０が０．３５ｍｍ以上の場合では、補強部２４０の最薄部２２１の厚みを７５μｍ以上とすることで基板２２０の変形を抑制する効果が得られる。
【００３１】
又、上記封止部２３０及び上記補強部２４０を形成する合成樹脂２３５において、硬化した状態での剛性が上記基板２２０の有する剛性よりも低い合成樹脂２３５を用いることにより、硬化後における合成樹脂２３５の収縮により発生した応力によって基板２２０が変形することがなくなる。よって、上記基板２２０の損傷を抑制することができる。特に上記基板２２０が積層基板である場合、積層基板の内部を損傷する恐れがなくなる為、硬化した状態での剛性が上記基板２２０の有する剛性よりも低い合成樹脂２３５を用いることは有効となる。
【００３２】
第１実施形態の電子部品実装モジュール２００において、上記補強部２４０を形成するときに上記補強部２４０を形成する液状の合成樹脂２３５が上記基板２２０の上の上記補強領域２１６から外部へ流出する恐れがある。よって、上記補強部２４０の厚みが小さくなり、硬化したときにおける上記補強部２４０の剛性が上記基板２２０を補強するのに不十分となる恐れがある。又、外部に流出した上記合成樹脂２３５が周辺の回路等を被覆することにより、上記合成樹脂２３５が、後工程で装着される電子部品と電気的に接続する予定の上記基板２２０上の電極を汚染するという問題が発生する。従って、上記補強部２４０を形成する上記合成樹脂２３５の流出を防止する必要がある。
【００３３】
本発明の第２実施形態である電子部品実装モジュールについて、図を参照しながら以下に説明する。
図４は、本発明の第２実施形態である電子部品実装モジュール３００に備えられる基板３２０を示したものである。又、図５は、封止部３３０及び補強部３４０が形成された状態の上記電子部品実装モジュールを示したものである。図４及び図５に示すように上記基板３２０上には、電子部品として２個の半導体素子３１０がフリップチップ実装されている。又、図４に示すように上記基板３２０には、実装された１個の半導体素子３１０から残る半導体素子３１０を結ぶように延びる平行な２本の溝状の補強部用合成樹脂流出防止溝３６０が備えられている。
【００３４】
図５に示すように合成樹脂３３５にて上記封止部３３０及び上記補強部３４０を形成した場合、上記補強部用合成樹脂流出防止溝３６０が備えられる補強領域３１６に上記補強部３４０が形成される。又、図６に示すように上記補強部用合成樹脂流出防止溝３６０が延びる方向と直交する幅方向に対して、上記補強部３４０を形成する合成樹脂３３５は、２本の上記補強部用合成樹脂流出防止溝３６０の両端から外部に流出しないように留まっている。但し、上記基板３２０上における２本の上記補強部用合成樹脂流出防止溝３６０に挟まれた部分３１８は、上記補強部３４０を形成する合成樹脂３３５に覆われる。
【００３５】
上記電子部品実装モジュール３００のように上記基板３２０上に上記補強部用合成樹脂流出防止溝３６０を備えることで、上記補強領域３１６から外部への上記補強部３４０を形成する合成樹脂３３５の流出を防止することができる。従って、上記補強部３４０に必要な厚みを持たすことが可能となる為、硬化したときに上記基板３２０を十分に補強することができる剛性を備えた補強部３４０を形成することができる。又、上記補強領域３１６から外部への上記補強部３４０を形成する合成樹脂３３５の流出を防止することにより、上記補強領域３１６から外部に流出した上記合成樹脂３３５が周辺部の回路等を被覆することを防止することもできる。
【００３６】
尚、上記補強部用合成樹脂流出防止溝３６０は、上記補強部３４０が延びる方向と直交する上記補強部３４０の幅方向において、上記補強部３４０を形成する合成樹脂３３５の流出を防止することができれば良い。従って、上記補強部用合成樹脂流出防止溝３６０の本数は、２本でなくてもよく、形状は、図４に示すような各半導体素子３１０を結ぶように延びる溝状でなくてもよい。
【００３７】
図１４は、補強部用合成樹脂流出防止溝３６０の幅３６２と電子部品実装モジュール３００の曲げ強度との関係を示したグラフである。第２実施形態における電子部品実装モジュール３００では、図６に示す上記補強部用合成樹脂流出防止溝３６０の幅３６２が大きくなるにつれ、上記補強部３４０を有しない場合よりも図１４に示すように剛性が高くなる。
【００３８】
図１５は、補強部用合成樹脂流出防止溝３６０の深さ３６１と電子部品実装モジュール３００の曲げ強度との関係を示したグラフである。図６に示す上記補強部用合成樹脂流出防止溝３６０の深さ３６１が０．０５ｍｍ未満の場合、図１５に示すように第２実施形態における電子部品実装モジュール３００の有する剛性は、従来のように上記補強部３４０を有しない場合における剛性とあまり変わらない。そして、上記補強部用合成樹脂流出防止溝３６０の深さ３６１が０．０５ｍｍ以上の場合、図１５に示すように第２実施形態における電子部品実装モジュール３００の有する剛性は、従来のように上記補強部３４０を有しない場合よりも多少高くなる。
【００３９】
基板３２０の厚み３２５が一例として０．２ｍｍであり、補強部３４０を備えない状態よりも一例として１．２倍程度剛性を高くするように、第２実施形態の方法を用いて電子部品実装モジュール３００を形成する場合、図１４に示すように上記補強部用合成樹脂流出防止溝３６０の幅３６２を１．５ｍｍ以上とし、図１５に示すように深さ３６１を０．０５ｍｍ以上とする必要がある。
【００４０】
但し、第１実施形態の電子部品実装モジュール２００又は第２実施形態の電子部品実装モジュール３００では、封止部２３０を形成する合成樹脂２３５が基板２２０上の封止領域２１７から外部に流出する恐れがある。上記封止部２３０を形成する合成樹脂２３５が上記封止領域２１７から外部に流出することにより、上記接合部分１０を上記封止部２３０にて十分に封止できなくなる恐れがある。又、補強部２４０を形成する合成樹脂２３５が流出する場合と同様に、上記封止領域２１７から外部に流出した上記封止部２３０を形成する合成樹脂２３５が周辺の回路等を被覆することにより、上記合成樹脂２３５が、後工程で装着される電子部品と電気的に接続する予定の上記基板２２０上の電極を汚染するという問題が発生する。従って、上記封止部２３０を形成する合成樹脂２３５の流出を防止する必要がある。
【００４１】
本発明の第３実施形態である電子部品実装モジュールについて、図を参照しながら以下に説明する。
図７は、本発明の第３実施形態である電子部品実装モジュール４００に備えられる基板４２０を示したものである。図７に示すように上記基板４２０上には、２組の封止部用合成樹脂流出防止溝４５０と、２本の補強部用合成樹脂流出防止溝４６０が備えられている。図７に示すように上記各封止部用合成樹脂流出防止溝４５０は四角形枠状であり、夫々電子部品が実装される電子部品実装面４２１の外周を囲むように配置されている。又、上記各補強部用合成樹脂流出防止溝４６０は、上記各封止部用合成樹脂流出防止溝４５０の間にて上記各封止部用合成樹脂流出防止溝４５０を連絡するように夫々平行に配置されている。又、図７に示すように各封止部用合成樹脂流出防止溝４５０及び上記各補強部用合成樹脂流出防止溝４６０は、全て一体化している。
【００４２】
図８に示すように電子部品の一例として２個の半導体素子４１０を図７に示す上記基板４２０上の電子部品実装面４２１にフリップチップ実装し、封止部４３０及び補強部４４０を備えた上記電子部品実装モジュール４００の内部の構造を図９、図１０及び図１１に示す。
図９は、上記電子部品実装モジュール４００における上記封止部４３０及び上記補強部４４０が配置される位置を示したものである。図９に示すように上記封止部は、上記各半導体素子４１０毎に備えられる上記電子部品実装面４２１と上記封止樹脂流出防止溝４６０で構成される上記基板４２０上の封止領域４１７にて、上記半導体素子４１０と上記基板４２０との間隙４１５を合成樹脂４３５で密閉するように形成されている。
上記補強部４４０は、上記各半導体素子４１０の間隙を満たすように配置されており、上記補強部４３０を形成する合成樹脂２３５と同一の合成樹脂にて上記各半導体素子４１０の上記各封止部４３０と一体化している。更に、上記補強部４４０は、上記各半導体素子４１０の各封止部４３０から延びて上記基板４２０上の補強領域４１６を覆うことで上記基板４２０を補強している。
【００４３】
図１０は、上記補強部４４０の内部の構造を示したものである。図１０に示すように上記補強部４４０を形成する合成樹脂４３５は、外側に配置される２本の上記補強部用合成樹脂流出防止溝４６０の両端にて上記補強領域４１６の外部に流出しないように留まっている。尚、上記各補強部用合成樹脂流出防止溝４６０の間の上記基板４２０上の面４１８は、上記補強部４４０を形成する合成樹脂４３５にて覆われている。
【００４４】
図１１は、上記封止部４３０の内部の構造を示したものである。図９及び図１１に示すように上記封止部４３０を形成する合成樹脂４３５は、上記封止部用合成樹脂流出防止溝４５０の両端から外部に流出しないように留まっている。このとき、上記半導体素子４１０のバンプ１２と上記基板のランド１３との接合部分１０は、上記封止部にて封止されている。
【００４５】
第３実施形態の電子部品実装モジュールのように上記基板４２０上に上記封止部用合成樹脂流出防止溝４５０を備えることで、上記基板４２０上の上記封止領域４１７から外部への上記補強部４３０を形成する合成樹脂４３５の流出を防止することができる。従って、上記封止部４３０にて上記接合部分１０を封止するのに必要な合成樹脂４３５を流出によって損失することなく確保することができる。又、上記基板４２０上の上記封止領域４１７から外部への上記封止部４３０を形成する合成樹脂４３５の流出を防止することにより、外部に流出した上記合成樹脂４３５が周辺部の回路等を被覆することを防止することもできる。
【００４６】
尚、上記封止部用合成樹脂流出防止溝４５０は、実装された電子部品４１０の周囲全体を完全に囲むように形成しなくてもよく、例えば補強部４４０にて覆われる上記補強領域４６０の周辺に形成しなくてもよい。又、上記封止部用合成樹脂流出防止溝４５０は、少なくとも一方の電子部品４１０の周囲の基板４２０上に備えられていればよい。
【００４７】
図１２は、小型メモリカード７００の一例の構造を示したものである。上記小型メモリカード７００の基板５２０には、下面にマイクロプロセッサ５１１と、コントローラ用ＬＳＩ５１２とが実装されており、上面には、２個のフラッシュメモリ５１３が実装されている。又、上記基板５２０には上記フラッシュメモリ５１３への情報の書き込み禁止を切りかえるライトプロテクトスイッチ６００が組み付けられている。そして、上記基板５２０は、筐体の一例である、上ケース７１０と下ケース７２０にて挟まれることで保護されている。尚、上記基板５２０の厚さは、一例として０．３５ｍｍ程度である。又、上記基板５２０の下面と上記マイクロプロセッサ５１１及び上記コントローラ用ＬＳＩ５１２との間隔、上記基板５２０の上面と上記各フラッシュメモリ５１３との間隔は、一例として夫々７５μｍである。
【００４８】
第１〜第３実施形態のいずれか１つを用いて上記小型メモリカード７００の上記基板５２０を補強する場合、以下の３つの方法が考えられる。第１は、上記マイクロプロセッサ５１１及び上記コントローラ用ＬＳＩ５１２が実装される下面に、上記補強部２４０を備える方法である。第２は、上記各フラッシュメモリ５１３が実装される上面に、上記補強部２４０を備える方法である。第３は、上記マイクロプロセッサ５１１及び上記コントローラ用ＬＳＩ５１２が実装される下面と、上記各フラッシュメモリ５１３が実装される上面とに夫々、上記補強部２４０を備える方法である。上記基板５２０を補強することで、機械的応力或いは熱応力が負荷されても上記基板５２０が変形しにくい小型メモリカード７００を提供することができる。又、上記基板５２０が変形しにくくなることにより、上記基板５２０の変形により、上記上ケース７１０と上記下ケース７２０にて、上記基板５２０を挟み込めなくなることを防止できる。
【００４９】
【発明の効果】
本発明の第１態様である電子部品実装モジュール及び第２態様である電子部品実装モジュールの基板補強方法では、基板に実装された複数の電子部品の電極が上記基板の電極に接合された接合部分を封止する封止部を形成する合成樹脂と同一の合成樹脂で構成され、上記基板を補強する補強部を備えることで、上記基板の剛性をより大きなものにすることができる。よって、曲げ応力又はねじり応力等の機械的な応力或いは熱応力等による上記基板の変形を抑制することができる。従って、上記基板が変形しない為、上記電子部品モジュールを筐体内に組み込む際に上記電子部品モジュールを所定の寸法内に収めることができる。又、上記基板が変形することにより発生する、上記接合部分におけるクラック又は剥離を抑制することができる。よって、上記接合部分が断線状態になることを防止することができる。又、封止部を合成樹脂で形成するとともに、補強部を、上記封止部を形成する合成樹脂と同一の合成樹脂で形成することにより、既に封止部が形成された電子部品実装モジュールの基板を、別工程で補強する必要がなくなる。よって、電子部品実装モジュールの製造における工数を増加させることなく、上記基板を補強することができる。
【００５０】
又、上記基板に補強部用合成樹脂流出防止溝を備えることで、上記補強部が延びる方向と直交する上記補強部の幅方向に対する上記補強部形成時の合成樹脂の流出を防止することができる。よって、上記補強部に必要な厚みを持たすことが可能となる為、合成樹脂が硬化したときに上記基板を十分に補強することができる剛性を備えた補強部を形成することができる。又、外部に流出した上記合成樹脂が周辺部の回路等を被覆することより、上記合成樹脂が、後工程で装着される電子部品と電気的に接続する予定の上記基板上の電極を汚染することを防止することもできる。
【００５１】
又、実装された電子部品の周囲の基板に封止部用合成樹脂流出防止溝を備えることで、上記封止部形成時の合成樹脂の流出を防止することができる。よって、上記封止部にて上記接合部分を封止するのに必要な合成樹脂を流出によって損失することなく確保することができる。又、外部に流出した上記合成樹脂が周辺部の回路等を被覆することより、上記合成樹脂が、後工程で装着される電子部品と電気的に接続する予定の上記基板上の電極を汚染することを防止することもできる。
【００５２】
又、硬化したときにおける上記封止部及び上記補強部を形成する合成樹脂の剛性が、上記基板の有する剛性よりも低いことで、硬化後における上記合成樹脂の収縮により上記基板が損傷することを防止することができる。特に、上記基板が積層基板の場合、基板の内部を損傷する恐れがなくなる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態である電子部品実装モジュールの斜視図である。
【図２】 図１のII−II断面図である。
【図３】 図１のIII−III断面図である。
【図４】 本発明の第２実施形態である電子部品実装モジュールに備えられる基板の斜視図である。
【図５】 封止部及び補強部を備えた状態における図４のV−V断面図である。
【図６】 封止部及び補強部を備えた状態における図４のVI−VI断面図である。
【図７】 本発明の第３実施形態の電子部品実装モジュールに備えられる基板の斜視図である。
【図８】 本発明の第３実施形態である電子部品実装モジュールの斜視図である。
【図９】 図８のIX−IX断面図である。
【図１０】 図８のX−X断面図である。
【図１１】 図８のXI−XI断面図である。
【図１２】 小型メモリカードの組み立て図である。
【図１３】 本発明の第１実施形態における基板の厚みと補強部の最薄部の厚みとの相関を示すグラフである。
【図１４】 本発明の第２実施形態における補強部用剛性樹脂流出防止溝の幅と曲げ強度の比との関係を示すグラフである。
【図１５】 本発明の第２実施形態における補強部用剛性樹脂流出防止溝の深さと曲げ強度の比との関係を示すグラフである。
【図１６】 接合部分の拡大正面図である。
【図１７】 （Ａ）は、Ａｕボール形成後の電極パッド周辺の拡大正面図である。（Ｂ）は、Ａｕボール圧着後の電極パッド周辺の拡大正面図である。（Ｃ）は、形成されたバンプの拡大正面図である。
【図１８】 （Ａ）は、導電性接着剤転写前の半導体素子を示す正面図である。（Ｂ）は、導電性接着剤転写後の半導体素子を示す正面図である。（Ｃ）は、基板に装着した後の半導体素子を示す正面図である。
【図１９】 従来の封止部を示す断面図である。
【図２０】 複数基板上に半導体素子が実装された場合における従来の封止部を示す斜視図である。
【符号の説明】
１０…接合部分、１２…電子部品の電極、１３…基板の電極、
２００…電子部品実装モジュール、２１０…電子部品、２２０…基板、
２３０…封止部、２３５…合成樹脂、２４０…補強部、
３６０…補強部用合成樹脂流出防止溝、
４５０…封止部用合成樹脂流出防止溝。
Claims (7)
- 複数の電子部品が基板に実装された電子部品実装モジュールにおいて、
上記複数の電子部品の各電子部品の電極が上記基板の電極に接合された接合部分を合成樹脂で封止して形成する封止部と、
上記封止部の上記合成樹脂と同一の合成樹脂より構成し、かつ、上記複数の電子部品間の上記基板上であって上記複数の電子部品の各封止部から延びて上記基板上を覆うことにより上記基板を補強する補強部と、
上記複数の電子部品のうちの一方の電子部品から他方の電子部品に向けて上記補強部が延びる方向沿いで、かつ、上記補強部が延びる方向と直交する上記補強部の幅方向の両端部の上記基板に、補強部形成時の上記合成樹脂の流出を防止する補強部用合成樹脂流出防止溝と、を備える、電子部品実装モジュール。 - 複数の電子部品が基板に実装された電子部品実装モジュールにおいて、
上記複数の電子部品の各電子部品の電極が上記基板の電極に接合された接合部分を合成樹脂で封止して形成する封止部と、
上記封止部の上記合成樹脂と同一の合成樹脂より構成し、かつ、上記複数の電子部品間の上記基板上であって上記複数の電子部品の各封止部から延びて上記基板上を覆うことにより上記基板を補強する補強部と、を備え、
上記合成樹脂は、硬化した状態での剛性が上記基板の有する剛性よりも低い、電子部品実装モジュール。 - 上記基板に実装された上記複数の電子部品のうちの少なくとも一方の電子部品の周囲の上記基板に、封止部形成時の上記合成樹脂の流出を防止する封止部用合成樹脂流出防止溝を備える、請求項１又は２記載の電子部品実装モジュール。
- 上記電子部品は、フリップチップ実装された半導体素子である、請求項１〜３のいずれか１つに記載の電子部品実装モジュール。
- 上記基板は、小型メモリカード用基板である、請求項１〜４のいずれか１つに記載の電子部品実装モジュール。
- 複数の電子部品が基板に実装された電子部品実装モジュールの上記複数の電子部品の各電子部品の電極が上記基板の電極に接合された接合部分を合成樹脂で封止して封止部を形成するとともに、上記封止部の上記合成樹脂と同一の合成樹脂より構成し、かつ、上記複数の電子部品間の上記基板上であって上記複数の電子部品の各封止部から延びて上記基板上を覆うことにより上記基板を補強する補強部を形成し、上記補強部形成時に、上記複数の電子部品のうちの一方の電子部品から他方の電子部品に向けて上記補強部が延びる方向沿いで、かつ、上記補強部が延びる方向と直交する上記補強部の幅方向の両端部の上記基板に、備えられた補強部用合成樹脂流出防止溝により上記合成樹脂の流出を防止する、電子部品実装モジュールの基板補強方法。
- 上記封止部形成時に、上記複数の電子部品のうちの少なくとも一方の電子部品の周囲の上記基板に備えられた封止部用合成樹脂流出防止溝により上記合成樹脂の流出を防止する、請求項６記載の電子部品実装モジュールの基板補強方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001002562A JP4475825B2 (ja) | 2001-01-10 | 2001-01-10 | 電子部品実装モジュール及び電子部品実装モジュールの基板補強方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001002562A JP4475825B2 (ja) | 2001-01-10 | 2001-01-10 | 電子部品実装モジュール及び電子部品実装モジュールの基板補強方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002208670A JP2002208670A (ja) | 2002-07-26 |
| JP4475825B2 true JP4475825B2 (ja) | 2010-06-09 |
Family
ID=18871048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001002562A Expired - Lifetime JP4475825B2 (ja) | 2001-01-10 | 2001-01-10 | 電子部品実装モジュール及び電子部品実装モジュールの基板補強方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4475825B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3639272B2 (ja) | 2002-08-30 | 2005-04-20 | 株式会社東芝 | 半導体装置、半導体装置の製造方法 |
| JP4128945B2 (ja) * | 2003-12-04 | 2008-07-30 | 松下電器産業株式会社 | 半導体装置 |
| JP2007134540A (ja) * | 2005-11-11 | 2007-05-31 | Murata Mfg Co Ltd | 半導体装置およびその製造方法 |
| EP2214204B1 (en) * | 2007-10-17 | 2013-10-02 | Panasonic Corporation | Mounting structure |
| JP5579108B2 (ja) * | 2011-03-16 | 2014-08-27 | 株式会社東芝 | 半導体装置 |
| TWI659507B (zh) * | 2018-05-18 | 2019-05-11 | 南茂科技股份有限公司 | 半導體封裝結構及其製造方法 |
| JP7163464B2 (ja) | 2020-08-31 | 2022-10-31 | キオクシア株式会社 | 半導体装置 |
-
2001
- 2001-01-10 JP JP2001002562A patent/JP4475825B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002208670A (ja) | 2002-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100793468B1 (ko) | 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈 | |
| KR100365586B1 (ko) | 반도체장치 및 그 제조방법 | |
| US8358514B2 (en) | Electronic control device | |
| US6653720B2 (en) | Semiconductor electronic parts | |
| EP1443555A2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3238004B2 (ja) | 半導体装置の製造方法 | |
| US20090268423A1 (en) | Interconnect substrate and electronic circuit mounted structure | |
| JP3502014B2 (ja) | 半導体装置および液晶モジュール | |
| US7807510B2 (en) | Method of manufacturing chip integrated substrate | |
| US9793221B2 (en) | Semiconductor device mounting method | |
| US5290197A (en) | Method for mounting a wiring board on a liquid crystal display substrate | |
| JP5604876B2 (ja) | 電子装置及びその製造方法 | |
| JP5673423B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100748558B1 (ko) | 칩 사이즈 패키지 및 그 제조 방법 | |
| US7176568B2 (en) | Semiconductor device and its manufacturing method, electronic module, and electronic unit | |
| JP4475825B2 (ja) | 電子部品実装モジュール及び電子部品実装モジュールの基板補強方法 | |
| JP4436582B2 (ja) | カード型記録媒体及びその製造方法 | |
| JP2019091922A (ja) | 半導体装置 | |
| US7754535B2 (en) | Method of manufacturing chip integrated substrate | |
| JPH11145183A (ja) | 半導体装置、およびその製造方法 | |
| JP5437179B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2003092376A (ja) | 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法 | |
| JP3332555B2 (ja) | 半導体装置およびその製造方法 | |
| JP4942452B2 (ja) | 回路装置 | |
| JP2001035886A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070612 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100309 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |