[go: up one dir, main page]

JP2006119983A - Ｉｃカードおよびその製造方法 - Google Patents

Ｉｃカードおよびその製造方法 Download PDF

Info

Publication number
JP2006119983A
JP2006119983A JP2004308323A JP2004308323A JP2006119983A JP 2006119983 A JP2006119983 A JP 2006119983A JP 2004308323 A JP2004308323 A JP 2004308323A JP 2004308323 A JP2004308323 A JP 2004308323A JP 2006119983 A JP2006119983 A JP 2006119983A
Authority
JP
Japan
Prior art keywords
card
wiring board
memory card
resin portion
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004308323A
Other languages
English (en)
Inventor
Tamaki Wada
環 和田
Hirotaka Nishizawa
裕孝 西沢
Michiaki Sugiyama
道昭 杉山
Junichiro Osako
潤一郎 大迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004308323A priority Critical patent/JP2006119983A/ja
Priority to KR1020050097426A priority patent/KR20060054042A/ko
Priority to US11/251,961 priority patent/US20060087016A1/en
Publication of JP2006119983A publication Critical patent/JP2006119983A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

【課題】 ＩＣカードが装着される電子機器の劣化や損傷を低減または防止する。
【解決手段】 キャップを有することなく、トランスファモールドで形成された熱硬化性樹脂からなる封止部２ｃにより外形の一部が形成されるメモリカード１Ａの外周面に、プラスチック射出成形法で形成された熱可塑性樹脂からなる緩衝部３を設けた。緩衝部３は、外周角にテーパが形成されている上、封止部２ｃよりも柔らかく表面が滑らかである。メモリカード１Ａを電子機器に装着する際には、緩衝部３が電子機器のコネクタのコネクタピンやガイドレール等に接するので、コネクタの劣化や損傷を低減または防止することが可能になっている。
【選択図】 図１

Description

本発明は、ＩＣ（Integrated circuit）カードおよびその製造技術に関し、例えばマルチメディアカード（マルチメディアカード協会で規格化された規格がある）等のようなメモリカードに適用して有効な技術に関するものである。
マルチメディアカード（Multi Media Card：以下、ＭＭＣという）等のようなメモリカードは、その内部の半導体メモリチップに情報を記憶する記憶装置の一種であり、半導体メモリチップの不揮発性メモリに対して直接的、かつ、電気的にアクセスでき、機械系の制御が無い分、他の記憶装置に比べて書き込み、読み出し時間が速い上、記憶媒体の交換が可能であるという優れた特徴を有している。また、小型軽量であることから主に携帯型パーソナルコンピュータ、携帯電話またはデジタルカメラ等のような可搬性が要求される電子機器の補助記憶装置として使用されている。
上記ＭＭＣの外観は、大きく面取りされた角部を有する平面矩形の薄板状のキャップにより形成されている。キャップの部品収容面の凹部内にはメモリ本体が嵌め込まれた状態で接着されている。メモリ本体は、配線基板とその主面に搭載された半導体チップとを有している。半導体チップはモールド樹脂により封止されているとともに、配線基板の配線を通じて配線基板の裏面の複数の外部端子と電気的に接続されている。その配線基板の裏面の複数の外部端子は、外部に露出されており、ＭＭＣが装着される電子機器と電気的に接続されるようになっている。なお、上記ＭＭＣについては、例えば特開２００４−１７１５９８号に記載があり、キャップを持つ一般的なＭＭＣの構成が開示されている（特許文献１参照）。
ところで、ＭＭＣの厚さは規格で決められているが、キャップを持つ上記構成のＭＭＣでは、その厚さが、モールド樹脂厚、配線基板厚、キャップ厚および接着材厚の４つの要素で構成されているため、各要素のバラツキ規定の合わせ込みが難しく、製造面の管理が難しいという問題がある。また、上記のＭＭＣの構成では、更なるモールド樹脂厚の増大に対応できないという問題がある。すなわち、現在、ＭＭＣ内の半導体チップは２段積層程度であるが、メモリ容量の増大要求に対応するためには半導体チップの積層数も増えることになる。半導体チップの積層数が増えればモールド樹脂も厚くする必要が生じるが、ＭＭＣの厚さが規格値で決まっている一方で、キャップ厚、接着材厚および配線基板厚は限界の薄さに達しつつあるので、更にモールド樹脂を厚くすることは困難である。
そこで、上記問題の対策として、例えば国際公開第ＷＯ２００２／０６９２５１号には、配線基板上に実装された半導体チップをモールド樹脂で封止し、この配線基板とモールド樹脂とでＭＭＣの全体の外形を形成する構成が開示されている（特許文献２参照）。
特開２００４−１７１５９８号公報 国際公開第ＷＯ２００２／０６９２５１号
ところが、上記外形をモールド樹脂で形成するＩＣカードでは、ＩＣカードを電子機器に装着する際に、電子機器のコネクタの端子やガイドレール部等にＩＣカードの一部が当たり、コネクタの端子やガイドレール部が劣化したり、損傷を受けたりする虞があることを本発明者は見出した。
すなわち、ＩＣカードを電子機器に装着する場合、ＩＣカードの前面下部の角部が電子機器のコネクタの端子に最初に接触する。ＩＣカードの外形をキャップで形成している場合、キャップの前面下部の角部がラウンド状に面取りされている上、キャップはモールド樹脂に比べて柔らかく滑らかであるため、キャップの前面下部がコネクタの端子に当たってもコネクタの端子が劣化したり損傷を受けたりしないようになっている。また、キャップの表面は滑らかなので、キャップの外周がコネクタのガイドレールに接触してもガイドレールが削れないようになっている。これに対して、ＩＣカードの外形をモールド樹脂で形成している場合、ＩＣカードの前面下部がコネクタの端子に当たると、コネクタの端子の表面のメタルメッキが剥げたりコネクタの端子が折れ曲がったりする等、コネクタの端子の劣化や損傷が発生する虞がある。また、ＩＣカードの側面がコネクタのガイドレールに接触すると、ガイドレールが削れたり、ガイドレールが削れることで異物が発生したりする虞もある。これらの理由としては、ＩＣカードの外形をモールド樹脂で形成する場合、ＩＣカードの前面下部には、ＩＣカードの外部端子を支持するための吊りリード部が存在したり、ガラスエポキシ樹脂等で形成された硬い配線基板が存在したりするため、ＩＣカードの前面下部の角部は充分な面取りができず角張っていること、モールド樹脂内には熱膨張係数を下げるためや樹脂強度を上げるために樹脂よりも硬い微細なフィラーが複数含まれておりモールド樹脂がキャップに比べて硬いこと、また、モール樹脂の表面にフィラーが表出し、モールド樹脂表面が粗く砥石のように作用すること等を挙げることができる。
本願の１つの発明の目的は、ＩＣカードが装着される電子機器の劣化や損傷を低減または防止することのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本発明は、ＩＣカードにおいて、配線基板に実装された半導体チップを樹脂で封止した構成を有するカード本体の外周に緩衝体を設けたものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、ＩＣカードにおいて、配線基板に実装された半導体チップを樹脂で封止した構成を有するカード本体の外周に緩衝体を設けたことにより、ＩＣカードが装着される電子機器のコネクタの端子やガイドレールの劣化や損傷を低減または防止することができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は可能な限り省略するようにしている。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
図１は本実施の形態のメモリカード１Ａの主面の全体平面図、図２は図１のメモリカード１Ａの裏面の全体平面図、図３は図１および図２の矢印Ａに示す方向から見たメモリカード１Ａの前面図、図４は図１および図２の矢印Ｂに示す方向から見たメモリカード１Ａの背面図、図５は図１および図２の矢印Ｃに示す方向から見たメモリカード１Ａの側面図、図６は図１および図２の矢印Ｄに示す方向から見たメモリカード１Ａの側面図、図７は図１のＸ１-Ｘ１線の断面図、図８は図７の領域ＡＲの拡大断面図、図９は図１のＹ１−Ｙ１線の断面図、図１０は図１のメモリカード１Ａを構成するメモリ本体２の配線基板２ａの主面の全体平面図、図１１は図１０にボンディングワイヤＢＷを付加した配線基板２ａの主面の全体平面図それぞれ示している。
本実施の形態１のメモリカード（ＩＣカード）１Ａは、例えば携帯型コンピュータ等のような情報処理装置、デジタルカメラ等のような画像処理装置あるいは携帯電話等のような通信機器等、種々の携帯型電子機器の補助記憶装置として使用可能なメモリカードである。
このメモリカード１Ａは、例えば１つの角部にインデックス用の大きな面取り部ＣＡ１を有する平面矩形状の小さな薄板からなり、その外形寸法は、例えば幅Ｗ１が２４ｍｍ、長さＬ１が３２ｍｍ、厚さＤ１が１．４ｍｍである。このメモリカード１Ａは、いわゆるフルサイズ（Full Size）のマルチメディアカードと同一の外形規格および機能を有するカードであり、メモリ本体（カード本体）２と、メモリ本体２の外周面（メモリカードの主面および裏面に交差する面であって、外周前面、外周両側面および外周背面を有する）を覆うように接着された枠状の緩衝部（第１樹脂部）３とを有している。
メモリ本体２は、配線基板２ａと、配線基板２ａの主面に実装された半導体チップ（以下、単にチップという）２ｂ（２ｂ１，２ｂ２）と、そのチップ２ｂを封止する封止部（第２樹脂部）２ｃとを有している。メモリ本体２の配線基板２ａは、例えばガラスエポキシ系の樹脂等のような絶縁体中に、例えば１層のメタル配線層（配線）または２層以上の多層のメタル配線層（配線）が形成された構造を有している。配線基板２ａの主面（第１面、チップ実装面）の配線は、スルーホールを介して配線基板２ａの裏面（第１面の裏側の第２面）の複数の外部端子２ｄと電気的に接続されている。外部端子２ｄは、上記電子機器のコネクタの端子が接触されて、メモリカード１Ａと電子機器とを電気的に接続する端子である。図２には、例えば７個の外部端子２ｄが配線基板２ａの短方向（幅方向）に沿って並んで配置されている場合が示されているが、その他に、例えば１３個の外部端子２ｄが配線基板２ａの短方向に沿って二列になって並んで配置される場合等、種々の端子配列がある。
この配線基板２ａの平面外形は、例えば矩形状に形成されており、そのうちの１つの角部（上記インデックス用の面取り部ＣＡ１に該当する箇所）には面取り部ＣＢ１が形成されている。配線基板２ａの主面には、例えば平面寸法が異なる２つのチップ２ｂ１，２ｂ２が、その各々の主面（デバイス形成面）を上に向けた状態で、かつ、その各々の裏面が接着剤等により配線基板２ａに接合された状態で実装されている。この２つのチップ２ｂ１，２ｂ２は、配線基板２ａの長手方向に沿って並んで配置されている。
平面寸法が相対的に大きなチップ２ｂ１には、例えば１６Ｍバイト（１２８Ｍビット）、３２Ｍバイト（２５６Ｍビット）または６４Ｍバイト（５１２Ｍビット）のメモリ容量のフラッシュメモリが形成されている。もちろん、複数のメモリ用のチップ２ｂ１を配線基板２ａの主面に並べることで全体的に所望のメモリ容量を構成しても良い。また、チップ２ｂ1同士を配線基板２ａの主面に交差する方向に積み重ねて配置することで全体的に所望のメモリ容量を形成しても良い。このようにチップ２ｂ１を積層した場合は小さな占有面積で大きな容量を確保することができる。メモリ用のチップ２ｂ１の主面において一辺の近傍には、その一辺に沿って複数のボンディングパッド（以下、パッドという）ＰＤ１が配置されている。パッドＰＤ１は、ボンディングワイヤ（以下、単にワイヤという）ＢＷ１（ＢＷ）を通じて配線基板２ａの主面の配線に電気的に接続されている。ワイヤＢＷ１は、例えば金（Ａｕ）等のような金属細線からなる。
一方、平面寸法が相対的に小さなチップ２ｂ２には、上記チップ２ｂ１のフラッシュメモリ回路の動作を制御するコントローラが形成されている。このコントローラ用のチップ２ｂ２の主面において、対向する２つの長辺の近傍には、その長辺に沿って複数のパッドＰＤ２が一列ずつ配置されている。このパッドＰＤ２は、ワイヤＢＷ２を通じて配線基板２ａの主面の配線と電気的に接続されている。ワイヤＢＷ２は、例えば金（Ａｕ）等のような金属細線からなる。
また、上記配線基板２ａの主面（第１面）には、上記のチップ２ｂ１，２ｂ２、ワイヤＢＷ１，ＢＷ２を覆うように封止部２ｃが形成されている。封止部２ｃは、例えばオルソクレゾールノボラック型エポキシ樹脂またはビフェニール型エポキシ樹脂等のような熱硬化性樹脂からなり、チップ２ｂおよびワイヤＢＷを良好に封止することを大きな目的の１つとして有している。この封止部２ｃ内には、例えば封止部２ｃの機械的強度、低吸湿性および成形性の向上のためや熱膨張係数の調整（低下）のために、樹脂よりも硬い、例えば二酸化シリコン（ＳｉＯ２）のような石英ガラス材からなる複数の微細なフィラー（平均粒径は、例えば５０μｍ程度）が含まれている。封止部２ｃ内のフィラーの含有量の割合は、例えば６０ｗｔ％〜８０ｗｔ％程度とされている。この他、封止部２ｃには、促進剤（樹脂の反応を早める触媒）、離型剤、難燃剤、着色剤等が含まれている。着色剤としては、カーボン粒が使用されている。このため、封止部２ｃは黒色とされている。封止部２ｃを黒色としている理由は、メモリカード１Ａの外部の紫外線がチップ２ｂ１に照射されると記憶の状態が変わってしまう（ソフトエラー）場合があるので、チップ２ｂへの紫外線の照射を防ぐためや金型に残された封止用樹脂の発見の容易性等の観点からである。
封止部２ｃの樹脂は、チップ２ｂやワイヤＢＷに直接接するので、その形成時（モールド工程時）には、高く細やかな制御性や材料調整（選択）が必要である。例えばワイヤＢＷは極めて細いため樹脂注入速度が速すぎるとワイヤＷＢが倒れて短絡不良が生じる場合がある。また、樹脂注入速度や樹脂粘性等に問題があると封止部２ｃにボイドが生じる場合もある。そこで、封止部２ｃの成形時には、例えばタブレット状にした熱硬化性樹脂を金型の加熱室（ポッド）内で溶かしプランジャー圧力で金型のキャビィティ内に充填して成形する、いわゆるトランスファモールド法を用いることにより、上記不具合を生じることなくチップ２ｂおよびワイヤＢＷを良好に封止することができる。
本実施の形態１のメモリカード１Ａでは、いわゆるキャップが使用されておらず、メモリカード１Ａの厚さが、上記緩衝部３の厚さと同じになっており、封止部２ｃの上面が外部に露出されている。すなわち、メモリカード１Ａの外形の一部が封止部２ｃにより形成されている。キャップを持つＭＭＣでは、その厚さが、モールド樹脂厚、配線基板厚、キャップ厚および接着材厚の４つの要素で構成されているため、各要素のバラツキ規定の合わせ込みが難しく、製造面の管理が難しいという問題がある。また、キャップを持つＭＭＣの構成では、ＭＭＣの厚さが規格値で決まっている一方で、キャップ厚、接着材厚および配線基板厚は信頼性確保の観点から限界の薄さに達しつつあるので、更なるモールド樹脂厚の増大は望めない。すなわち、チップの積層数を増やしてメモリ容量の増大を図ることは困難である。これに対して本実施の形態１では、メモリカード１Ａの厚さが、封止部２ｃの厚さと、配線基板２ａの厚さとの２つの要素にすることができるので、各要素のバラツキ規定の合わせ込みを容易にでき、製造面の管理を容易にすることができる。また、キャップの厚さと、そのキャップを封止部に接着するための接着材の厚さとを削減できる分、封止部２ｃに許される厚さを増大させることができるので、チップ２ｂの積層数を増やすことができ、メモリ容量の更なる増大に対応できる。さらに、キャップが不要なので、キャップ割れ等のような不良も無くなる分、メモリカード１Ａの歩留まりおよび信頼性を向上させることができる。なお、メモリカード１Ｃの前面側の三角形状の浅い凹み２ｃ１は、メモリカード１Ａの挿入方向を示唆する目印である。また、封止部２ｃの上面の広範囲に渡る浅い凹み２ｃ２はメモリカード１Ａの情報等を記すためのシールを貼り付ける領域を形成するものである。メモリカード１Ａの背面側の封止部２ｃの上面の溝２ｃ３は、メモリカード１Ａを電子機器から取り出すのを補助する引き出し溝である。
このようなメモリ本体２の外周面（メモリカードの主面および裏面に交差する面であって、外周前面、外周両側面および外周背面を有する）には、上記緩衝部３がメモリ本体２の外周を縁取るように設けられている。すなわち、封止部２ｃおよび配線基板２ａの外周面（前面、両側面および背面）は、外部に露出されないように緩衝部３により覆われている。緩衝部３の内周面は、その内周面に形成された段差が封止部２ｃの側面と配線基板２ａの主面とで形成される段差に収まり良く嵌め込まれたような状態で、接着剤を介することなく封止部２ｃの側面および配線基板２ａの主面および側面に直接接着されている。これにより、緩衝部３は、簡単には剥離されないように、封止部２ｃおよび配線基板２ａにしっかりと接着されている。
この緩衝部３は、例えば変形ポリフェニレンエーテル樹脂またはポリアミドＭＸＤ６（三菱エンジニアリングプラスチック（株）の商標）等のような熱可塑性樹脂からなる。この緩衝部３内にも、例えば樹脂強度の向上や低価格化のために、例えばガラス繊維や炭酸カルシウム等のような封止部２ｃ内のフィラーとは種類の異なる複数のフィラーが含まれている。ただし、緩衝部３内のフィラーの含有量の割合は、上記封止部２ｃ内のフィラーの含有量の割合よりも少なくなるように設定されており、例えば緩衝部３の形成用樹脂全体の１０％〜３０％程度とされている。この緩衝部３に含まれるフィラー（繊維またはパウダー等）の粒径または大きさは、上記封止部２ｃに含まれるフィラーの粒径または大きさよりも小さく、数μｍ程度である。また、緩衝部３の場合は、フィラーが含まれていない場合もある。
このため、緩衝部３は、封止部２ｃよりも柔らかくなっている。封止部２ｃおよび緩衝部３の曲げ弾性率は、環境（温度や湿度）や試験条件によって変わるので一概には言えないが、例えばＩＳＯ １７８（試験方法）で、封止部２ｃの硬度は、２６９７０Ｍｐａ程度であり、緩衝部３の硬度は、１６５００Ｍｐａまたは２４７０Ｍｐａ程度であり、緩衝部３の曲げ弾性率の方が封止部２ｃの曲げ弾性率よりも低い。
また、緩衝部３の表面は、封止部２ｃの表面よりも滑らかになっている。その理由は、上記のように封止部２ｃの表面は、封止部２ｃに含有されるフィラーの粒径または大きさが緩衝部３のフィラーの粒径または大きさよりも大きいことや封止部２ｃに含有されたフィラーが表面に多く表出していることにより、粗い（この場合は、封止部２ｃの表面の微細な凸部の底から頂上までの高さの方が、緩衝部３の表面の微細な凸部の底から頂上までの高さよりも高い）のに対して、緩衝部３の表面は、緩衝部３に含有されるフィラーの粒径または大きさが封止部２ｃのフィラーの粒径または大きさよりも小さいことや緩衝部３に含有されたフィラーが表面にほとんど表出しないことにより、滑らかになっているからである。このため、緩衝部３のコネクタに対する摩擦係数は、封止部２ｃのコネクタに対する摩擦係数よりも低くなるようになっている。
さらに、緩衝部３の外周の各部の角（互いに異なる面同士が交差する部分に形成される角）には規格で決められた寸法のラウンド状のテーパが形成されており、その角部に、コネクタピンやガイドレール等の他の部材が当たった際に衝撃を逃がすようになっている。
これらにより、本実施の形態１によれば、メモリカード１Ａを上記電子機器のコネクタに装着する際に、メモリカード１Ａの接触によりコネクタの端子やガイドレールが劣化したり損傷を受けたりするのを低減または防止することができる。
ここで、緩衝部３は、チップ２ｂやワイヤＢＷには直接接触しないので、成形時に封止部２ｃの成型時ほど、高く細やかな制御性や材料調整（選択）を必要としない。このため、緩衝部３は、いわゆるプラスチック射出成形法により形成されている。すなわち、緩衝部３は、粉末状のプラスチップ樹脂（熱可塑性樹脂）を加熱して流動状態にし、閉じた金型のキャビティ内に数秒で充填し、金型内で固化させることにより成形されている。封止部２ｃの場合、樹脂の金型に対する密着力が強く、離型性を考慮すると封止部２ｃの表面にあまり複雑な形状の凹凸を形成することに向いていないのに対して、プラスチック射出成形による緩衝部３の場合、緩衝部３の表面に複雑な形状の凹凸を高い精度で形成することができる。なお、メモリカード１Ａの背面側の緩衝部３の切り込み部３ａは封止部２ｃの成形時に樹脂を注入する部分である。
また、緩衝部３は、上記封止部２ｃと同様に黒色とされているが、緩衝部３は封止部２ｃの説明で述べたような黒色にする必要性があまり無いので、緩衝部３の色を、例えば紫、青、緑、黄、赤等のような紫から赤の間の色波長の色等のような有彩色としても良いし、白や灰色等のような黒以外の無彩色にしても良いし、金色や銀色あるいはセピア色等にしても良いし、さらには透明としても良い。これにより、例えばメモリカード１Ａのメモリ容量の違いや顧客の要求に応じて緩衝部３の色を変える等、各種の要望に応じて緩衝部３の色を変えることにより、メモリカード１Ａの識別能力および認証能力を向上させることができるので、メモリカード１Ａの管理や選択の容易性を向上させることができる。すなわち、緩衝部３に、上記コネクタ等に対する緩衝機能の他に、識別機能や認証機能を持たせることができる。また、緩衝部３の色を種々にすることで視覚を通じて美観を生じさせることもできる。すなわち、緩衝部３に、美的表現機能を持たせることができる。
次に、本発明者が検討したメモリカードを電気機器に装着する場合の課題について図１２および図１３により説明する。
図１２はコネクタ装着中のメモリカード５０の平面図、図１３は図１２のＸ２−Ｘ２線の断面図をそれぞれ示している。メモリカード５０は、その外形が配線基板２ａと封止部２ｃとで形成されており、キャップおよび緩衝部３を持たない構成とされている。ここでは、メモリカード５０の前面下部に配線基板２ａの角が露出されている場合が例示されているが、当該箇所に封止部２ｃの一部が設けられる場合もある。いずれの場合でも、メモリカード５０をコネクタ５に挿入すると、最初にメモリカード５０の前面下部がコネクタ５のコネクタピン５ａに当たるが、メモリカード５０の前面下部の角部が充分に面取りできずに角張っていることやキャップに比較して硬い（メモリカード５０の前面下部に封止部２ｃが存在する場合は、フィラーの存在により表面がキャップに比べて粗い）ために、コネクタピン５ａの表面の金（Ａｕ）やニッケル（Ｎｉ）等のメタルメッキが剥げたり、コネクタピン５ａが折れ曲がったりする等、コネクタピン５ａの劣化や損傷が発生する虞がある。現在、ＭＭＣの高機能化に伴い外部端子２ｄの数が増え外部端子２ｄの幅が縮小される方向にあるため、外部端子２ｄに接触されるコネクタピン５ａの幅も、例えば１ｍｍ程度から０．６ｍｍ程度へと益々縮小され機械的強度の確保が困難になる方向にあり、上記のような虞が益々問題視される傾向にある。また、メモリカード５０の側面（封止部２ｃの表面）等がコネクタ５のガイドレール５ｂに接触すると、封止部２ｃの表面はキャップに比べた粗いので、ガイドレール５ｂが削れたり、ガイドレール５ｂが削れることで異物が発生したりする虞もある。あるいは板バネで形成されるコネクタピン５ａの付勢力によりメモリカード５０が上方に押し付けられた時にメモリカード５０の前面上部角がコネクタ５のメタル製の上部シェル５ｃに接触し、上記と同様の理由で、上部シェル５ｃに損傷を与える虞もある。
次に、本実施の形態１のメモリカード１Ａを電気機器に装着する様子について図１４〜図１８により説明する。
図１４はコネクタ装着前のメモリカード１Ａの平面図、図１５は図１４のＸ３−Ｘ３線の断面図、図１６はメモリカード１Ａを図１５の状態からさらに押し込み、メモリカード１Ａの前面下部がコネクタピン５ａに接触するまでに達した段階のメモリカード１Ａの断面図、図１７はメモリカード１Ａを完全にコネクタ５に装着した段階のメモリカード１Ａの平面図、図１８は図１７のＸ４−Ｘ４線の断面図をそれぞれ示している。
本実施の形態１の場合、メモリカード１Ａを図１４および図１５の矢印Ｐ１に示す方向に挿入すると、図１６に示すように、メモリカード１Ａの外周前面の緩衝部３の下部がコネクタピン５ａに接触する。上記のように緩衝部３の外周角にはラウンド状のテーパが形成されている上、緩衝部３は封止部２ｃや配線基板３に比べて柔らかく、また、緩衝部３の表面は封止部２ｃや配線基板２ａの表面に比べて滑らかであるため、緩衝部３がコネクタピン５ａに接触したときの衝撃を緩和することができる。また、緩衝部３がコネクタピン５ａに接触しても緩衝部３がコネクタピン５ａを削ってしまうこともない。このため、メモリカード１Ａを電子機器に装着した際にコネクタピン５ａのメタルメッキが剥げたり、コネクタピン５ａ自体が折れ曲がったりする不具合を低減または防止できる。また、本実施の形態１の場合、メモリカード１Ａの出し入れに際して、コネクタ５のガイドレール５ｂに表面が滑らかな緩衝部３が接するため、ガイドレール５ｂが削れたり、それに起因して異物が生じたりする不具合を低減または防止できる。また、本実施の形態１の場合、コネクタピン５ａの付勢力によりメモリカード１Ａが上方に押し付けられた時にメモリカード１Ａの前面上部角がコネクタ５の上部シェル５ｃに接触したとしても、メモリカード１Ａの前面上部角にも緩衝部３が存在するので、上部シェル５ｃに損傷を与える不具合も低減または防止できる。
続いて、図１７および図１８に示すように、さらにメモリカード１Ａを挿入すると、メモリカード１Ａの外部端子２ｄがコネクタピン５ａに接触された状態で電気的に接続される。上記のようにコネクタピン５ａは板バネで形成されている上、コネクタ５の上部シェル５ｅに一体的に成型された弾性爪によりメモリカード１Ａが下方に付勢されている。これにより、メモリカード１Ａの外部端子２ｄは、コネクタピン５ａの先端にしっかりと接触されるようになっている。なお、メモリカード１Ａをコネクタ５に挿入すると、メモリカード１Ａによりコネクタ５のスライダ５ｄが矢印Ｐ１の方向にスライドし固定された状態となる。メモリカード１Ａをコネクタ５から取り出すには、コネクタ５に挿入されているメモリカード１Ａの背面を軽く矢印Ｐ１の方向に押すと、固定状態が解除されてコイルバネ５ｅの付勢力によりメモリカード１Ａが軽く後方に飛び出し、メモリカード１Ａをコネクタ５から簡単に取り出せるようになっている（プッシュプッシュ方式）。この場合も緩衝部３の表面が滑らかであるためメモリカード１Ａをスムーズに取り出すことができる。また、取り出しのためのバネ力を極端に大きくしないでも済むため、メモリカード１Ａの取り出し時にメモリカード１Ａが大きく飛び出してしまうような虞も無くなる。
次に、本実施の形態１のメモリカード１Ａの製造方法の一例を図１９の製造フロー図に沿って図２０〜図３５により説明する。
まず、図２０〜図２２に示す基板フレーム２Ｆを用意する（図１９の工程１００）。図２０は基板フレーム２Ｆの主面（第１面）の全体平面図、図２１は図２０の基板フレーム２Ｆの裏面（第２面）の全体平面図、図２２は図２０のＸ５−Ｘ５線の断面図をそれぞれ示している。基板フレーム２Ｆは、複数の配線基板２ａを一体的に持つ配線基板母体である。各配線基板２ａは、吊り部２Ｆ１を通じて基板フレーム２Ｆと接続され支持されている。なお、ここでは１３個の外部端子２ｄを持つ配線基板２ａが例示されている。また、符号２Ｆ２は、基板フレーム２Ｆの主裏面を貫通する開口部を示している。
続いて、図２３および図２４に示すように、基板フレーム２Ｆの各配線基板２ａの主面上にチップ２ｂ１，２ｂ２を実装する（図１９の工程１０１）。図２３はチップ２ｂ１，２ｂ２の実装工程後の基板フレーム２Ｆの主面の全体平面図、図２４は図２３の基板フレーム２Ｆの単位部分（１つの配線基板２ａ部分）の拡大平面図をそれぞれ示している。ここでは、基板フレーム２Ｆの各々の配線基板２ａの主面に、配線基板２ａの主面に対して直交する方向に積み重ねられた２枚のメモリ用のチップ２ｂ１が２組配置されて合計４枚のメモリチップ２ｂ１が実装されている場合が例示されている。
続いて、図２５および図２６に示すように、基板フレーム２Ｆの各配線基板２ａの主面上のチップ２ｂ１，２ｂ２のパッドＰＤ１，ＰＤ２と配線基板２ａの主面の配線（電極）とをワイヤＢＷ１，ＢＷ２により電気的に接続する（図１９の工程１０２）。図２５はワイヤボンディング工程後の基板フレーム２Ｆの主面の全体平面図、図２６は図２５の基板フレーム２Ｆの単位部分の拡大平面図をそれぞれ示している。
続いて、図２７〜図２９に示すように、基板フレーム２Ｆの各々の配線基板２ａの外周に緩衝部３を取り付ける（図１９の工程１０３）。図２７は緩衝部３の取り付け後の基板フレーム２Ｆの主面の全体平面図、図２８は図２７のＸ６−Ｘ６線の断面図、図２９は図２８の基板フレーム２Ｆの単位部分の拡大断面図をそれぞれ示している。緩衝部３は、その下部が上記基板フレーム２Ｆの開口部２Ｆ２に差し込まれた状態で基板フレーム２Ｆに取り付けられている。緩衝部３は、上記のようにプラスチック射出成形により形成されている。緩衝部３の外周の角にはプラスチック射出成形時に既に規格で決められた寸法のラウンド状のテーパが形成されている。
続いて、基板フレーム２Ｆを金型に搬送し、図３０〜図３２に示すように、基板フレーム２Ｆの複数の配線基板２ａの各々のチップ２ｂ１，２ｂ２およびワイヤＢＷ等をトランスファモールド法により一括して封止する（図１９の工程１０４）。図３０はこのモールド工程後の基板フレーム２Ｆの全体平面図、図３１は図３０のＸ７−Ｘ７線の断面図、図３２は図３１の基板フレーム２Ｆの単位部分の拡大断面図をそれぞれ示している。ここでは、例えばタブレット状にした熱硬化性樹脂を、金型の加熱室（ポッド）内で溶かしプランジャー圧力でゲート部６ａおよび緩衝部３の切り込み部３ａを通じて、緩衝部３および金型で形成されるキャビティ内に充填することで封止部２ｃを形成する。封止部２ｃの側面は緩衝部３の内周面に直接接触した状態で接着される。これにより、封止部２ｃと枠体３とがより強固に接着される。封止部２ｃは、その上面が緩衝部３の上面と一致するように形成されている。このようにして基板フレーム２Ｆに、複数個のメモリカード１Ａを形成する。
続いて、図３３〜図３５に示すように、基板フレーム２Ｆをダイシングソーやウォータージェットカッター等により切断し基板フレーム２Ｆから個々のメモリカード１Ａを取り出す（図１９の工程１０５）。図３３はこの個片化工程中の基板フレーム２Ｆの全体平面図、図３４は図３３のＸ８−Ｘ８線の断面図、図３５は図３４の基板フレーム２Ｆから切り出されたメモリカード１Ａの拡大断面図をそれぞれ示している。基板フレーム２Ｆは、緩衝部３の外周に沿って切断される。切断線ＣＬの矢印は切断方向を示している。ダイシングソーは、高速回転するスピンドルの先端に取り付けられた極薄の外周刃により被切断物を切断する方法であり、ウォータージェットカッターは、フィラー入りの液体（純水等）を高い流速で被切断物に噴射して被切断物を切断する方法である。
（実施の形態２）
本実施の形態２においては、上記フルサイズＭＭＣのおよそ半分のサイズおよび重さの、いわゆるリデュースドサイズ（Reduced Size）のＭＭＣ（以下、ＲＳＭＭＣという）に使用する配線基板を用いてフルサイズＭＭＣを形成した場合の構成について説明する。
図３６は本実施の形態のメモリカード１Ｂの主面の全体平面図、図３７は図３６のメモリカード１Ｂの裏面の全体平面図、図３８は図３６のＸ９-Ｘ９線の断面図、図３９は図３６のＹ２−Ｙ２線の断面図、図４０は図３６のＹ３−Ｙ３線の断面図、図４１は図３６のメモリカード１Ｂを構成する配線基板２ａｒの主面の全体平面図、図４２は図４１にワイヤＢＷを付加した配線基板２ａｒの主面の全体平面図それぞれ示している。なお、本実施の形態２のメモリカード１Ｂの前面図、背面図、側面図は、図３〜図６と同じである。
本実施の形態２のメモリカード（ＩＣカード）１Ｂは、フルサイズＭＭＣであるが、配線基板２ａｒにはＲＳＭＭＣ用の配線基板が使用されている。すなわち、メモリカード１Ｂの長手方向における配線基板２ａｒの寸法は、メモリカード１Ｂの長手方向の寸法のおよそ半分程度とされている。
上記配線基板２ａｒの平面外形は、例えば矩形状に形成されており、インデックス用の面取り部ＣＡ１の対応箇所に形成された大きな面取り部ＣＢ１の他に、２つの大きな面取り部ＣＢ２，ＣＢ３が形成されている。配線基板２ａｒの面取り部ＣＢ２，ＣＢ３は、本来、キャップを持つＭＭＣにおいてキャップの割れ等を防ぐ観点や配線基板２ａｒの重さを軽減する観点から形成されているが、本実施の形態２の場合は、配線基板２ａｒに面取り部ＣＢ２，ＣＢ３を設けたことにより、配線基板２ａｒの側面と封止部２ｃとの接触面積を増大させることができるので、封止部２ｃと配線基板２ａｒとの接着性を向上させることが可能となっている。これら以外の配線基板２ａｒの構成は前記配線基板２ａと同じである。
チップ２ｂ１，２ｂ２は、配線基板２ａｒの主面（第１面）の長手方向に沿って配線基板２ａｒの主面上に配置されている。相対的に小さなチップ２ｂ２の方が、相対的に大きなチップ２ｂ１よりも配線基板２ａｒの面取り部ＣＢ１に近い位置に配置されている。配線基板２ａｒの主面上には、チップ２ｂ１，２ｂ２およびワイヤＢＷを覆うように封止部２ｃが形成されている。封止部２ｃは、メモリカード１Ｂの配線基板２ａｒの配置領域以外の領域にも充填されメモリカード１Ｂの外形を形成している。そして、前記実施の形態１と同様に、メモリカード１Ｂのメモリ本体２の外周面には緩衝部３が設けられている。これにより、メモリカード１Ｂを装着する電子機器のコネクタピン５ａやガイドレール５ｂ等の劣化や損傷等を低減または防止できるようになっている。
このように本実施の形態２においては、前記実施の形態１で得られた効果の他に、以下の効果を得ることができる。すなわち、面積の小さなＲＳＭＭＣ用の配線基板２ａｒを用いることにより、メモリカード１Ｂのコストを低減できる。また、メモリカード１Ｂを軽くすることができる。
（実施の形態３）
本実施の形態３においては、ＲＳＭＭＣに適用した場合の構成について説明する。
図４３は本実施の形態のメモリカード１Ｃの主面の全体平面図、図４４は図４３のメモリカード１Ｃの裏面の全体平面図、図４５は図４３および図４４の矢印Ｂに示す方向から見たメモリカード１Ｃの背面図、図４６は図４３および図４４の矢印Ｄに示す方向から見たメモリカード１Ｃの側面図、図４７は図４３のＹ４-Ｙ４線の断面図、図４８は図４３のＹ５-Ｙ５線の断面図、図４９は図４３のＸ１０-Ｘ１０線の断面図をそれぞれ示している。なお、本実施の形態３のメモリカード１Ｃの前面図は、図３と同じである。
このメモリカード（ＩＣカード）１Ｃは、いわゆるＲＳＭＭＣと同一の外形規格および機能を有するカードである。メモリカード１Ｃの外形寸法は、例えば幅Ｗ１が２４ｍｍ程度、長さ（第１長さ）Ｌ２が１８ｍｍ程度、厚さＤ１が１．４ｍｍ程度である。このままの外形寸法であれば、例えば携帯電話やデジタルカメラ等のような小型の電子装置に使用可能であるが、アダプタ（補助器具）を装着してフルサイズＭＭＣ（以下、ＦＳＭＭＣという）に変換することにより、携帯型パーソナルコンピュータ等のような相対的に大型の電子装置にも使用可能な構造になっている。
メモリカード１Ｃのメモリ本体２を構成する配線基板２ａｒの構成は、前記実施の形態２で説明したのと同じである。配線基板２ａｒの主面上のチップ２ｂ１，２ｂ２の配置も前記実施の形態２の図４１および図４２で示したのと同じである。
本実施の形態３の場合も前記実施の形態１，２と同様にメモリ本体２の外周面（外周前面、外周両側面および外周背面）に緩衝部３が設けられている。本実施の形態３では、緩衝部３において、メモリカード１Ｃの面取り部ＣＡ１が形成された側の短辺の一部に凹部３ｂが形成されている。この凹部３ｂは、電子機器に組み込まれたメモリカード１Ｃを無理やり抜き出すことができないように、あるいは、電子機器を落とすなどした時にメモリカード１Ｃが意に反して外部に飛び出してしまわないように、メモリカード１Ｃを電子機器中に保持するラッチ機構を実現するための凹みである。凹部３ｂの長さＬ３は、例えば１．５±０．１ｍｍ程度、長さＬ４は、例えば０．５５±０．１ｍｍ程度である。また、凹部３ｂは、メモリカード１Ｃの厚さ方向の途中の深さで終端し、その底部には緩衝部３の一部が残されており、その深さＤ２は、例えば０．６５±０．１ｍｍ程度である。凹部３ｂを複数箇所に設けることもできる。ＲＳＭＭＣの場合、メモリカード１Ｃの上記長さＬ２がこれに直交する上記幅Ｗ１よりも短く、メモリカード１Ｃを装着するコネクタ側のガイドレール５ｂの長さが短くなるため、メモリカード１Ｃの側面を押さえる形態のコネクタを使用する場合、回転ずれ（メモリカード１Ｃの主面に平行な面内における回転方向）によりメモリカード１Ｃがコネクタから抜け易い。そこで、その場合には、緩衝部３の互いに対向する両側の側面に凹部３ｂを設けても良い。これにより、メモリカード１Ｃの回転ずれを防止できるので、メモリカード１Ｃの抜け落ち防止能力を向上させることができる。
また、本実施の形態３では、緩衝部３において、メモリカード１Ｃの背面側に、アダプタ装着部３ｃ、アダプタ爪装着溝３ｄおよび溝３ｅが形成されている。アダプタ装着部３ｃ，３ｃは、ＲＳＭＭＣをＦＳＭＭＣに変換するアダプタの凹部を嵌め合わす断面凸状の部分であり、メモリカード１Ｃの背面側の両角部に設けられている。上記アダプタ爪装着溝３ｄは、上記アダプタの爪が引っ掛かる溝であり、メモリカード１Ｃの裏面において両角部のアダプタ装着部３ｃ，３ｃの間に設けられている。上記溝３ｅは、上記溝２ｃ３に相当する溝で、メモリカード１Ｃを電子機器から取り出すのを補助する引き出し溝であり、メモリカード１Ｃの主面において両角部のアダプタ装着部３ｃ，３ｃの間に設けられている。ここで、トランスファモールド法で形成される封止部２ｃの場合、樹脂の金型に対する密着力が強いので、離型性を考慮すると、複雑な形状や微細な凹凸を形成することにあまり向いていない。すなわち、キャップを使用せず封止部２ｃで外形を形成するＭＭＣの場合、その外周に、凹部３ｂ、アダプタ装着部３ｃ、アダプタ爪装着溝３ｄおよび溝３ｅ等のような複雑な形状や微細な凹凸を形成することが困難である。これに対して、プラスチック射出成形法で形成される緩衝部３の場合、封止部２ｃの樹脂ほど金型に対する密着力が強くないので離型性を考慮する必要性も低く、複雑な形状や微細な凹凸を高い寸法精度で形成できる。すなわち、本実施の形態３のメモリカード１Ｃでは、上記した凹部３ｂ、アダプタ装着部３ｃ、アダプタ爪装着溝３ｄおよび溝３ｅ等のような複雑な形状や微細な凹凸を高い寸法精度で形成することができる。このように、本実施の形態３では、緩衝部３に、コネクタ等に対する緩衝機能の他に、微細加工部を形成する部分としての役割を持たせることができる。
次に、図５０はメモリカード１Ｃにサイズ変換用の上記アダプタ９を装着した状態を示すメモリカード１Ｃの主面の平面図、図５１は図５０のメモリカード１Ｃの裏面の平面図、図５２は図５０のメモリカード１Ｃの方向Ｄから見た側面図をそれぞれ示している。
アダプタ９は、アダプタ９の前面の凹部がメモリカード１Ｃの背面の凸状のアダプタ装着部３ｃに嵌め合わされるとともに、アダプタ９のアダプタ爪９ａがメモリカード１Ｃの背面側のアダプタ爪装着溝３ｄに入り込むことでメモリカード１Ｃの背面に着脱自在の状態で取り付けられている。アダプタ爪９ａは、板バネ部９ｂを介してアダプタ９と一体的に接続されている。このアダプタ爪９ａが、板バネ部９ｂの付勢力によりメモリカード１Ｃに押し付けられた状態で、アダプタ爪装着溝３ｄに引っ掛けられることで、アダプタ９はメモリカード１Ｃにしっかりと固定されている。このようにアダプタ９をメモリカード１Ｃに装着することで、ＲＳＭＭＣのサイズのメモリカード１ＣをＦＳＭＭＣのサイズ（例えば２４ｍｍ×３２ｍｍ×１．４ｍｍ）のメモリカード１Ｃに変換できる。変換後のメモリカード１Ｃの側面には、抜け落ち防止用の凹部３ｂが露出されており、変換後のメモリカード１Ｃも電子機器からの抜け落ちや飛び出しを防止することが可能になっている。
次に、上記メモリカード１Ｃを電子機器のコネクタに装着するときの様子を図５３〜図５７により説明する。図５３はコネクタ装着前のメモリカード１Ｃの平面図、図５４は図５３のＸ１１−Ｘ１１線の断面図、図５５はメモリカード１Ｃを図５４の状態からさらに押し込み、メモリカード１Ｃの前面下部がコネクタピン５ａに接触するまでに達した段階のメモリカード１Ｃの断面図、図５６はメモリカード１Ｃを完全にコネクタ５に装着した段階のメモリカード１Ｃの平面図、図５７は図５６のＸ１２−Ｘ１２線の断面図をそれぞれ示している。
メモリカード１Ｃを図５３および図５４の矢印Ｐ１に示す方向に挿入すると、図５５に示すように、メモリカード１Ｃの外周前面の緩衝部３の下部がコネクタピン５ａに接触する。上記のように緩衝部３の外周角にはラウンド状のテーパが形成されている上、緩衝部３は封止部２ｃや配線基板３に比べて柔らかく、また、緩衝部３の表面は封止部２ｃの表面に比べて滑らかであるため、緩衝部３がコネクタピン５ａに接触してもコネクタピン５ａのメタルメッキが剥げたり、コネクタピン５ａ自体が折れ曲がったりする不具合を低減または防止できる。また、メモリカード１Ａの出し入れに際して、ガイドレール５ｂが削れたり、それに起因して異物が生じたりする不具合も低減または防止できる。また、コネクタピン５ａの付勢力によりメモリカード１Ｃが上方に押し付けられた時にメモリカード１Ｃの前面上部角がコネクタ５の上部シェル５ｃに接触したとしても、メモリカード１Ｃの前面上部角にも緩衝部３が存在するので、上部シェル５ｃに損傷を与える不具合も低減または防止できる。
続いて、図５６および図５７に示すように、さらにメモリカード１Ｃを挿入すると、前記実施の形態１で説明したのと同様に、メモリカード１Ｃの外部端子２ｄがコネクタピン５ａに接触された状態で電気的に接続された状態で固定される。また、コネクタ５のロック爪５ｆの先端がメモリカード１Ｃの側面の上記凹部３ｂに入り込むようになっている。ロック爪５ｆは、その他端に取り付けられたコイルバネ５ｇによりメモリカード１Ｃを押さえ付ける方向に付勢されている。これにより、メモリカード１Ｃがコネクタ５から抜け落ちたり飛び出したりしてしまうのを防止することができる。
また、メモリカード１Ｃは薄いので、外部からの衝撃によりメモリカード１Ｃが厚さ方向に動き、メモリカード１Ｃの外部端子２ｄとコネクタ５のコネクタピン５ａとが瞬間的に断線（瞬断）する問題が生じる場合がある。これを防止するためにコネクタ５にメモリカードの厚さ方向のがたつきを抑えるための部材を設けることも考えられるが、部品点数が多くなり、コネクタのコストが高くなる問題がある。また、コネクタ５も小型・軽量化が進められる方向にあり、新たな部品や機構を設けるのは難しいという問題もある。これに対して、本実施の形態３では、メモリカード１Ｃの凹部３ｂの底に緩衝部３の樹脂部分が残されており、その部分がロック爪５ｆにより押さえ付けられるので、メモリカード１Ｃがその厚さ方向に上下動するのを防止することができ、上記瞬断不良を防止することができる。また、メモリカード１Ｃの抜け落ち防止用の機構部がメモリカード１Ｃのがたつき防止機構を兼ねるので、新たな部品や機構を追加することもない。したがって、コネクタ５のコスト増大を招くこともないし、コネクタ５の小型・軽量化を阻害することもない。
メモリカード１Ｃの取り出し方法は前記実施の形態１と同じである。この場合も緩衝部３の表面が滑らかであるためメモリカード１Ｃをスムーズに取り出すことができる。また、キャップを使用せず封止部２ｃで外形を形成するＭＭＣの場合、封止部２ｃのコネクタに対する摩擦係数が大きいので、ＭＭＣをコネクタから取り出す時のイジェクタ用のバネに大きな力を持たせる必要がある。しかし、そのようにするとメモリカード１Ｃに凹部３ｂを設けたにもかかわらず、イジェクタ用のバネの力が強すぎて凹部３ｂがストッパとして充分に機能せず、メモリカード１Ｃが外部に極端に飛び出してしまう虞がある。これに対して本実施の形態３では、メモリカード１Ｃの外周に緩衝部３を設けたことにより、メモリカード１Ｃをスムーズにコネクタ５に出し入れできるので、イジェクタ用のバネに大きな力を持たせる必要もなくなり、メモリカード１Ｃの取り出し時にメモリカード１Ｃが極端に飛び出してしまうような虞も無くなる。
次に、本実施の形態３のメモリカード１Ｃの製造方法の一例を図１９の製造フロー図に沿って図５８〜図６８により説明する。
まず、図５８および図５９に示す基板フレーム２Ｆを用意する（図１９の工程１００）。図５８は基板フレーム２Ｆの主面（第１面）の全体平面図、図５９は図５８の基板フレーム２Ｆの裏面（第２面）の全体平面図をそれぞれ示している。図５８のＸ１３−Ｘ１３線の断面図は図２２と同じである。基板フレーム２Ｆは、配線基板２ａｒの大きさが異なるだけで、それ以外は前記実施の形態１で説明したのと同じである。
続いて、図６０に示すように、基板フレーム２Ｆの各配線基板２ａｒの主面上にチップ２ｂ１，２ｂ２を実装した後（図１９の工程１０１）、基板フレーム２Ｆの各配線基板２ａｒの主面上のチップ２ｂ１，２ｂ２のパッドＰＤ１，ＰＤ２と配線基板２ａｒの主面の配線（電極）とをワイヤＢＷ１，ＢＷ２により電気的に接続する（図１９の工程１０２）。図６０はワイヤボンディング工程後の基板フレーム２Ｆの主面の全体平面図である。
続いて、図６１および図６２に示すように、基板フレーム２Ｆの各々の配線基板２ａｒの外周に緩衝部３を取り付ける（図１９の工程１０３）。図６１は緩衝部３の取り付け後の基板フレーム２Ｆの主面の全体平面図、図６２は図６１の基板フレーム２Ｆの裏面の全体平面図をそれぞれ示している。緩衝部３は、その下部が上記基板フレーム２Ｆの開口部２Ｆ２に差し込まれた状態で基板フレーム２Ｆに取り付けられている。図６３〜図６８に本実施の形態３の緩衝部３を取り出して示す。図６３は緩衝部３の主面の平面図、図６４は図６３の緩衝部３の裏面の平面図、図６５は図６３のＸ１４−Ｘ１４線の断面図、図６６は図６３のＸ１５−Ｘ１５線の断面図、図６７は図６３のＸ１６−Ｘ１６線の断面図、図６８は図６３のＹ６−Ｙ６線の断面図をそれぞれ示している。緩衝部３の外周には、凹部３ｂ、アダプタ装着部３ｃ、アダプタ爪装着溝３ｄ、溝３ｅおよび角部のラウンドテーパ等のような複雑な形状や微細な凹凸がプラスチック射出成形時に既に形成されている。
このような緩衝部３の取り付け工程後、前記実施の形態１と同様に、モールド工程（図１９の工程１０４）および個片化工程（図１９の工程１０５）を経てメモリカード１Ｃを製造する。
（実施の形態４）
図６９は本発明の他の実施の形態であるメモリカード（ＩＣカード）１Ｄの主面の全体平面図、図７０は図６９のメモリカード１Ｄの裏面の全体平面図、図７１は図６９のＸ１７-Ｘ１７線の断面図、図７２は図７１の領域ＡＲの拡大断面図、図７３は図６９のＹ７−Ｙ７線の断面図をそれぞれ示している。
本実施の形態４においては、メモリカード１Ｄの外周前面のみに緩衝部３が設けられている。本実施の形態４では、上記緩衝部３が、接着剤１１を介して封止部２ｃおよび配線基板２ａの前面に接着されている構成が例示されている。本実施の形態４においても緩衝部３の接着面に段差が形成されており、その段差が封止部２ｃの側面と配線基板２ａの主面とで形成される段差に収まり良く嵌め込まれている。これにより、緩衝部３とメモリ本体２との接触面積を増大させることができるので、緩衝部３の接着強度を向上させることが可能となっている。
このようなメモリカード１Ｄを製造するには、図７４および図７５に示すように、緩衝部３の接着面に接着剤１１を塗布した後、メモリ本体２の前面に緩衝部３の接着面を押し付け接着する。なお、本実施の形態４のように緩衝部３が枠状ではなく、メモリカードの外周面の一部のみに設けられる構成であっても、前記実施の形態１〜３と同様にメモリカードを製造することもできる。すなわち、封止部２ｃのモールド工程時に封止部２ｃ形成用の樹脂と緩衝部３とが直接接着されるようにしても良い。
このような本実施の形態４によれば、メモリカード１Ｄを上記電子機器のコネクタに装着する際に、コネクタの端子がメモリカード１Ｄの接触により劣化したり損傷を受けたりするのを低減または防止することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば緩衝部をメモリカードの両側面のみに設けても良い。この場合は、メモリカードを上記電子機器のコネクタに装着する際に、コネクタのガイドレールがメモリカードの接触により劣化したり損傷を受けたりするのを低減または防止することができる。
また、緩衝部をメモリカードの前面および両側面に設けても良い。この場合は、メモリカードを上記電子機器のコネクタに装着する際に、コネクタのコネクタピンおよびガイドレールがメモリカードの接触により劣化したり損傷を受けたりするのを低減または防止することができる。メモリカードの前面の緩衝部と両側面の緩衝部とを一体的にすることにより、メモリカードの製造上の容易性を向上できる上、緩衝部の耐剥離性を向上させることができる。
また、前記実施の形態１〜４では、チップと配線基板とがワイヤを通じて電気的に接続される構成としたが、これに限定されるものではなく、チップと配線基板とをバンプ電極を通じて電気的に接続する構成としても良い。この場合、チップは、その主面が、配線基板の主面に対向した状態で、バンプ電極を介して配線基板上に実装される。チップの主面の素子は、バンプ電極を通じて配線基板の配線に接続され、さらに外部端子に電気的に接続される。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯型コンピュータ、デジタルカメラあるいは携帯電話に適用した場合について説明したが、それに限定されるものではなく、例えばＰＤＡ（Personal Digital Assistants）等のような他の移動体情報処理装置にも適用できる。
本発明は、ＩＣカード産業に適用できる。
本発明の一実施の形態であるＩＣカードの主面の全体平面図である。 図１のＩＣカードの裏面の全体平面図である。 図１および図２の矢印Ａに示す方向から見たＩＣカードの前面図である。 図１および図２の矢印Ｂに示す方向から見たＩＣカードの背面図である。 図１および図２の矢印Ｃに示す方向から見たＩＣカードの側面図である。 図１および図２の矢印Ｄに示す方向から見たＩＣカードの側面図である。 図１のＸ１-Ｘ１線の断面図である。 図７の領域ＡＲの拡大断面図である。 図１のＹ１−Ｙ１線の断面図である。 図１のＩＣカードを構成するカード本体の配線基板の主面の全体平面図である。 図１０にボンディングワイヤを付加した配線基板の主面の全体平面図である。 本発明者が検討したＩＣカードのコネクタ装着時の平面図である。 図１２のＸ２−Ｘ２線の断面図である。 図１のＩＣカードのコネクタ装着前の平面図である。 図１４のＸ３−Ｘ３線の断面図である。 図１のＩＣカードを図１５の状態からさらに押し込み、ＩＣカードの前面下部がコネクタの端子に接触するまでに達した段階のＩＣカードの断面図である。 図１のＩＣカードを完全にコネクタに装着した段階のＩＣカードの平面図である。 図１７のＸ４−Ｘ４線の断面図である。 図１のＩＣカードの製造フロー図である。 図１のＩＣカードの製造に使用する基板フレームの主面の全体平面図である。 図２０の基板フレームの裏面の全体平面図である。 図２０のＸ５−Ｘ５線の断面図である。 半導体チップ実装工程後の基板フレームの主面の全体平面図である。 図２３の基板フレームの単位部分の拡大平面図である。 ワイヤボンディング工程後の基板フレームの主面の全体平面図である。 図２５の基板フレームの単位部分の拡大平面図である。 緩衝部の取り付け後の基板フレームの全体平面図である。 図２７のＸ６−Ｘ６線の断面図である。 図２８の基板フレームの単位部分の拡大断面図である。 モールド工程後の基板フレームの全体平面図である。 図３０のＸ７−Ｘ７線の断面図である。 図３１の基板フレームの単位部分の拡大断面図である。 個片化工程中の基板フレームの全体平面図である。 図３３のＸ８−Ｘ８線の断面図である。 図３４の基板フレームから切り出されたＩＣカードの拡大断面図である。 本発明の他の実施の形態であるＩＣカードの主面の全体平面図である。 図３６のＩＣカードの裏面の全体平面図である。 図３６のＸ９-Ｘ９線の断面図である。 図３６のＹ２−Ｙ２線の断面図である。 図３６のＹ３−Ｙ３線の断面図である。 図３６のＩＣカードを構成する配線基板の主面の全体平面図である。 図４１にボンディングワイヤを付加した配線基板の主面の全体平面図である。 本発明のさらに他の実施の形態であるＩＣカードの主面の全体平面図である。 図４３のＩＣカードの裏面の全体平面図である。 図４３および図４４の矢印Ｂに示す方向から見たＩＣカードの背面図である。 図４３および図４４の矢印Ｄに示す方向から見たＩＣカードの側面図である。 図４３のＹ４-Ｙ４線の断面図である。 図４３のＹ５-Ｙ５線の断面図である。 図４３のＸ１０-Ｘ１０線の断面図である。 図４３のＩＣカードにサイズ変換用のアダプタを装着した状態を示すＩＣカードの主面の平面図である。 図５０のＩＣカードの裏面の平面図である。 図５０のＩＣカードの方向Ｄから見た側面図である。 図４３のＩＣカードのコネクタ装着前の平面図である。 図５３のＸ１１−Ｘ１１線の断面図である。 ＩＣカードを図５４の状態からさらに押し込み、ＩＣカードの前面下部がコネクタピンに接触するまでに達した段階のＩＣカードの断面図である。 ＩＣカードを完全にコネクタに装着した段階のＩＣカードの平面図である。 図５６のＸ１２−Ｘ１２線の断面図である。 図４３のＩＣカードの製造用の基板フレームの主面の全体平面図である。 図５８の基板フレームの裏面の全体平面図である。 図５８の基板フレームのワイヤボンディング工程後の主面の全体平面図である。 緩衝部の取り付け後の基板フレームの主面の全体平面図である。 図６１の基板フレームの裏面の全体平面図である。 図６１の緩衝部の主面の平面図である。 図６３の緩衝部の裏面の平面図である。 図６３のＸ１４−Ｘ１４線の断面図である。 図６３のＸ１５−Ｘ１５線の断面図である。 図６３のＸ１６−Ｘ１６線の断面図である。 図６３のＹ６−Ｙ６線の断面図である。 本発明の他の実施の形態であるＩＣカードの主面の全体平面図である。 図７０のＩＣカードの裏面の全体平面図である。 図６９のＸ１７−Ｘ１７線の断面図である。 図７１の領域ＡＲの拡大断面図である。 図６９のＹ７−Ｙ７線の断面図である。 図６９のＩＣカードの製造工程中のＩＣカードの主面の平面図である。 図７４のＩＣカードの製造工程中のＩＣカードと緩衝部との接着部分の要部拡大断面図である。
符号の説明
１Ａ，１Ｂ，１Ｃ，１Ｄ メモリカード（ＩＣカード）
２ メモリ本体（カード本体）
２ａ，２ａｒ 配線基板
２ｂ，２ｂ１，２ｂ２ 半導体チップ
２ｃ 封止部（第２樹脂部）
２ｃ１ 浅い凹み
２ｃ２ 浅い凹み
２ｃ３ 溝
２ｄ 外部端子
２Ｆ 基板フレーム
２Ｆ１ 吊り部
２Ｆ２ 開口部
３ 緩衝部（第１樹脂部）
３ａ 切り込み部
３ｂ 凹部
３ｃ アダプタ装着部
３ｄ アダプタ爪装着溝
３ｅ 溝
５ コネクタ
５ａ コネクタピン
５ｂ ガイドレール
５ｃ 上部シェル
５ｄ スライダ
５ｅ コイルバネ
５ｆ ロック爪
５ｇ コイルバネ
６ａ ゲート部
９ アダプタ
９ａ アダプタ爪
９ｂ 板バネ部
１１ 接着剤
５０ メモリカード
ＣＡ１ 面取り部
ＣＢ１，ＣＢ２，ＣＢ３ 面取り部
ＰＤ１，ＰＤ２ ボンディングパッド
ＢＷ，ＢＷ１，ＢＷ２ ボンディングワイヤ

Claims (20)

  1. （ａ）カード本体と、
    （ｂ）カード本体の外周面の少なくとも一部に設けられた第１樹脂部とを備え、
    前記カード本体は、
    （ａ１）第１面および前記第１面の裏面となる第２面を有する配線基板と、
    （ａ２）前記配線基板の第２面に形成された複数の外部端子と、
    （ａ３）前記配線基板に形成された複数の配線と、
    （ａ４）前記配線基板の第１面に実装され、前記複数の配線を通じて前記複数の外部端子と電気的に接続された半導体チップと、
    （ａ５）前記半導体チップを封止する第２樹脂部とを備え、
    前記第１樹脂部に含まれるフィラーの量は、前記第２樹脂部に含まれるフィラーの量よりも少ないことを特徴とするＩＣカード。
  2. 請求項１記載のＩＣカードにおいて、前記第１樹脂部は、前記第２樹脂部よりも柔らかいことを特徴とするＩＣカード。
  3. 請求項１記載のＩＣカードにおいて、前記第１樹脂部の表面は、前記第２樹脂部の表面よりも滑らかであることを特徴とするＩＣカード。
  4. 請求項３記載のＩＣカードにおいて、前記第１樹脂部の表面のコネクタに対する摩擦係数は、前記第２樹脂部の表面のコネクタに対する摩擦係数よりも小さいことを特徴とするＩＣカード。
  5. 請求項１記載のＩＣカードにおいて、前記第１樹脂部は、前記カード本体の外周を取り囲む枠状とされていることを特徴とするＩＣカード。
  6. 請求項１記載のＩＣカードにおいて、前記第１樹脂部は、前記カード本体の外周の前面、側面またはその両方に設けられていることを特徴とするＩＣカード。
  7. 請求項１記載のＩＣカードにおいて、前記第１樹脂部には凹みが形成されていることを特徴とするＩＣカード。
  8. 請求項１記載のＩＣカードにおいて、前記半導体チップと前記複数の配線とはボンディングワイヤを通じて電気的に接続されていることを特徴とするＩＣカード。
  9. 請求項１記載のＩＣカードにおいて、前記半導体チップは、前記配線基板の第１面に交差する方向に複数積層されていることを特徴とするＩＣカード。
  10. 請求項１記載のＩＣカードにおいて、前記半導体チップは、メモリ回路が形成された第１半導体チップと、前記メモリ回路を制御する制御回路が形成された前記第２半導体チップとを有することを特徴とするＩＣカード。
  11. 請求項１記載のＩＣカードにおいて、前記第１樹脂部と前記第２樹脂部とで色が異なることを特徴とするＩＣカード。
  12. （ａ）カード本体と、
    （ｂ）カード本体の外周面の少なくとも一部に設けられた第１樹脂部とを備え、
    前記カード本体は、
    （ａ１）第１面および前記第１面の裏面となる第２面を有する配線基板と、
    （ａ２）前記配線基板の第２面に形成された複数の外部端子と、
    （ａ３）前記配線基板に形成された複数の配線と、
    （ａ４）前記配線基板の第１面に実装され、前記複数の配線を通じて前記複数の外部端子と電気的に接続された半導体チップと、
    （ａ５）前記半導体チップを封止する第２樹脂部とを備え、
    前記第１樹脂部は熱可塑性樹脂からなり、前記第２樹脂部は熱硬化性樹脂からなることを特徴とするＩＣカード。
  13. 請求項１２記載のＩＣカードにおいて、前記第１樹脂部に含まれるフィラーの量は、前記第２樹脂部に含まれるフィラーの量よりも少ないことを特徴とするＩＣカード。
  14. （ａ）第１面および前記第１面の裏面となる第２面を有する配線基板を用意する工程と、
    （ｂ）前記配線基板の第１面に半導体チップを実装する工程と、
    （ｃ）前記配線基板のカード本体形成領域の外周の少なくとも一部に第１樹脂を配置する工程と、
    （ｄ）前記（ｃ）工程後、前記半導体チップを第２樹脂で封止する工程とを有し、
    前記第１樹脂部に含まれるフィラーの量は、前記第２樹脂部に含まれるフィラーの量よりも少ないことを特徴とするＩＣカードの製造方法。
  15. 請求項１４記載のＩＣカードの製造方法において、前記第１樹脂部は、前記カード本体形成領域の外周を取り囲む枠状とされていることを特徴とするＩＣカードの製造方法。
  16. 請求項１４記載のＩＣカードの製造方法において、前記第１樹脂部を、前記カード本体形成領域の外周の前面、側面またはその両方に配置することを特徴とするＩＣカードの製造方法。
  17. 請求項１４記載のＩＣカードの製造方法において、前記（ｂ）工程は、前記半導体チップと前記配線基板の複数の配線とをボンディングワイヤにより電気的に接続する工程を有することを特徴とするＩＣカードの製造方法。
  18. 請求項１４記載のＩＣカードの製造方法において、
    前記（ｂ）工程は、複数枚の半導体チップを前記配線基板の第１面に交差する方向に積み重ねて実装する工程を有することを特徴とするＩＣカードの製造方法。
  19. （ａ）第１面および前記第１面の裏面となる第２面を有する配線基板を用意する工程と、
    （ｂ）前記配線基板の第１面に半導体チップを実装する工程と、
    （ｃ）前記配線基板のカード本体形成領域の外周の少なくとも一部に熱可塑性からなる第１樹脂を配置する工程と、
    （ｄ）前記（ｃ）工程後、前記半導体チップを熱硬化性樹脂からなる第２樹脂で封止する工程とを有することを特徴とするＩＣカードの製造方法。
  20. 請求項１９記載のＩＣカードの製造方法において、前記第１樹脂部に含まれるフィラーの量は、前記第２樹脂部中に含まれるフィラーの量よりも少ないことを特徴とするＩＣカードの製造方法。
JP2004308323A 2004-10-22 2004-10-22 Ｉｃカードおよびその製造方法 Withdrawn JP2006119983A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004308323A JP2006119983A (ja) 2004-10-22 2004-10-22 Ｉｃカードおよびその製造方法
KR1020050097426A KR20060054042A (ko) 2004-10-22 2005-10-17 Ｉｃ 카드
US11/251,961 US20060087016A1 (en) 2004-10-22 2005-10-18 IC (integrated circuit) card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004308323A JP2006119983A (ja) 2004-10-22 2004-10-22 Ｉｃカードおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2006119983A true JP2006119983A (ja) 2006-05-11

Family

ID=36205457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004308323A Withdrawn JP2006119983A (ja) 2004-10-22 2004-10-22 Ｉｃカードおよびその製造方法

Country Status (3)

Country Link
US (1) US20060087016A1 (ja)
JP (1) JP2006119983A (ja)
KR (1) KR20060054042A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008084263A (ja) * 2006-09-29 2008-04-10 Renesas Technology Corp メモリカードおよびその製造方法
WO2008152774A1 (ja) * 2007-06-15 2008-12-18 Panasonic Corporation メモリカードおよびその製造方法
JP2010067980A (ja) * 2008-09-09 2010-03-25 Samsung Electronics Co Ltd 回路基板、コネクタ、回路基板アセンブリ、ケースアセンブリ、デバイス、及びその連結方法と製造方法
WO2010146725A1 (ja) * 2009-06-18 2010-12-23 三智商事株式会社 無線ｉｃタグ、該無線ｉｃタグを用いた管理システム
JP4982613B1 (ja) * 2011-02-14 2012-07-25 株式会社東芝 電子機器
US8975763B2 (en) 2013-06-20 2015-03-10 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same
CN108656443A (zh) * 2018-03-16 2018-10-16 惠州威博精密科技有限公司 一种模内注塑手机卡托的制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7705475B2 (en) * 2006-08-03 2010-04-27 Stats Chippac Ltd. Integrated circuit package system
USD794644S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794642S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD795261S1 (en) * 2009-01-07 2017-08-22 Samsung Electronics Co., Ltd. Memory device
USD795262S1 (en) * 2009-01-07 2017-08-22 Samsung Electronics Co., Ltd. Memory device
USD794643S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794641S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794034S1 (en) * 2009-01-07 2017-08-08 Samsung Electronics Co., Ltd. Memory device
US8284161B2 (en) * 2009-10-30 2012-10-09 Giga-Byte Technology Co., Ltd. Wireless mouse for inputting commands to a host computer
TW201143013A (en) * 2010-05-26 2011-12-01 Princeton Technology Corp Anti-UV electronic device and fabrication method thereof
US20110309152A1 (en) * 2010-06-22 2011-12-22 Kim Young-Sun Plastic card package and plastic card package manufacturing method
JP1661378S (ja) * 2020-02-27 2020-06-08
WO2022153631A1 (ja) * 2021-01-14 2022-07-21 凸版印刷株式会社 カード型媒体、およびカード型媒体の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970008355B1 (ko) * 1992-09-29 1997-05-23 가부시키가이샤 도시바 수지밀봉형 반도체장치
US5701503A (en) * 1994-01-04 1997-12-23 Intel Corporation Method and apparatus for transferring information between a processor and a memory system
JP3417079B2 (ja) * 1994-08-31 2003-06-16 ソニー株式会社 半導体装置の製造方法
US5640746A (en) * 1995-08-15 1997-06-24 Motorola, Inc. Method of hermetically encapsulating a crystal oscillator using a thermoplastic shell
US6407461B1 (en) * 1997-06-27 2002-06-18 International Business Machines Corporation Injection molded integrated circuit chip assembly
TW424312B (en) * 1998-03-17 2001-03-01 Sanyo Electric Co Module for IC cards, method for making a module for IC cards, hybrid integrated circuit module and method for making same
JP4299414B2 (ja) * 1999-10-12 2009-07-22 富士通マイクロエレクトロニクス株式会社 コンビネーションカード、ｉｃカード用モジュール及びコンビネーションカードの製造方法
TWI283831B (en) * 2001-02-28 2007-07-11 Elpida Memory Inc Electronic apparatus and its manufacturing method
US6853064B2 (en) * 2003-05-12 2005-02-08 Micron Technology, Inc. Semiconductor component having stacked, encapsulated dice
US7170188B2 (en) * 2004-06-30 2007-01-30 Intel Corporation Package stress management

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008084263A (ja) * 2006-09-29 2008-04-10 Renesas Technology Corp メモリカードおよびその製造方法
WO2008152774A1 (ja) * 2007-06-15 2008-12-18 Panasonic Corporation メモリカードおよびその製造方法
US8223500B2 (en) 2007-06-15 2012-07-17 Panasonic Corporation Memory card and method for manufacturing the same
JP5187305B2 (ja) * 2007-06-15 2013-04-24 パナソニック株式会社 メモリカードおよびその製造方法
US8982567B2 (en) 2008-09-09 2015-03-17 Samsung Electronics Co., Ltd. Device including circuit board with different form factor terminal sets and assemblies including the same
JP2010067980A (ja) * 2008-09-09 2010-03-25 Samsung Electronics Co Ltd 回路基板、コネクタ、回路基板アセンブリ、ケースアセンブリ、デバイス、及びその連結方法と製造方法
US9832891B2 (en) 2008-09-09 2017-11-28 Samsung Electronics Co., Ltd. SSD including a case, securing element, circuit board, and at least one package, and methods of forming the SSD
US9635768B2 (en) 2008-09-09 2017-04-25 Samsung Electronics Co., Ltd. Circuit boards, connectors, cases, circuit board assemblies, case assemblies, devices and methods of manufacturing the same
US9578760B2 (en) 2008-09-09 2017-02-21 Samsung Electronics Co., Ltd. Circuit boards, connectors, cases, circuit board assemblies, case assemblies, devices and methods of manufacturing the same
JP2011022981A (ja) * 2009-06-18 2011-02-03 Mitomo Shoji Kk 無線ｉｃタグ、該無線ｉｃタグを用いた管理システム
WO2010146725A1 (ja) * 2009-06-18 2010-12-23 三智商事株式会社 無線ｉｃタグ、該無線ｉｃタグを用いた管理システム
US8994884B2 (en) 2011-02-14 2015-03-31 Kabushiki Kaisha Toshiba Broadcast receiver and electronic device
JP4982613B1 (ja) * 2011-02-14 2012-07-25 株式会社東芝 電子機器
US8975763B2 (en) 2013-06-20 2015-03-10 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same
CN108656443A (zh) * 2018-03-16 2018-10-16 惠州威博精密科技有限公司 一种模内注塑手机卡托的制造方法
CN108656443B (zh) * 2018-03-16 2020-07-17 惠州威博精密科技有限公司 一种模内注塑手机卡托的制造方法

Also Published As

Publication number Publication date
US20060087016A1 (en) 2006-04-27
KR20060054042A (ko) 2006-05-22

Similar Documents

Publication Publication Date Title
JP2006119983A (ja) Ｉｃカードおよびその製造方法
US7944037B2 (en) Semiconductor device and semiconductor memory device
US8395268B2 (en) Semiconductor memory device
US9515057B2 (en) Semiconductor package and method of manufacturing the semiconductor package
TWI328774B (ja)
US6858925B2 (en) Semiconductor device and a method of manufacturing the same
JP4651332B2 (ja) メモリカード
KR101720441B1 (ko) 박형 기판 PoP 구조
US20080173995A1 (en) Memory card and manufacturing method of the same
EP0813166A2 (en) Card type memory device and a method for manufacturing the same
KR102126977B1 (ko) 반도체 패키지
US20080308935A1 (en) Semiconductor chip package, semiconductor package including semiconductor chip package, and method of fabricating semiconductor package
US20080283619A1 (en) Ic card
JP2007109198A (ja) 半導体記憶装置とそれを用いたｕｓｂメモリ装置
CN101231709A (zh) 记忆卡的结构与其方法
TW200930181A (en) Low profile wire bonded USB device
CN218677118U (zh) 一种图像传感器芯片封装结构
JP4108701B2 (ja) Ｉｃカードの製造方法
CN100550180C (zh) 半导体存储装置及使用它的usb存储器装置
JP2005100293A (ja) Ｉｃカードおよびその製造方法
JP2007173606A (ja) 電子装置及びその製造方法
JP4634436B2 (ja) Ｉｃカードの製造方法
US20060108674A1 (en) Package structure of memory card and packaging method for the structure
JP2008117937A (ja) マルチチップモジュールおよびインターポーザ
JP2007288015A (ja) ベアチップの放熱構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071016

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100324