[go: up one dir, main page]

KR100278606B1 - 박막트랜지스터 - Google Patents

박막트랜지스터 Download PDF

Info

Publication number
KR100278606B1
KR100278606B1 KR1019980057050A KR19980057050A KR100278606B1 KR 100278606 B1 KR100278606 B1 KR 100278606B1 KR 1019980057050 A KR1019980057050 A KR 1019980057050A KR 19980057050 A KR19980057050 A KR 19980057050A KR 100278606 B1 KR100278606 B1 KR 100278606B1
Authority
KR
South Korea
Prior art keywords
contact
insulating layer
thin film
film transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019980057050A
Other languages
English (en)
Other versions
KR20000041223A (ko
Inventor
정태훈
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980057050A priority Critical patent/KR100278606B1/ko
Publication of KR20000041223A publication Critical patent/KR20000041223A/ko
Application granted granted Critical
Publication of KR100278606B1 publication Critical patent/KR100278606B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막트랜지스터에 관한 것으로, 본 발명에서는 소오스/드레인 전극과 전기적으로 접촉된 콘택 보강층의 길이를 예컨대, 폴리 실리콘층의 고농도 도핑영역 뿐만아니라 채널영역까지 연장 확대한다. 다른 실시예로, 본 발명에서는 콘택 보강층의 길이를 예컨대, 저농도 도핑영역까지 연장 확대한다.
이러한 각각의 경우, 소오스 전극으로부터 드레인전극으로 플로우되는 일렉트론들은 연장 확대된 콘택 보강층에 의해서 넓게 분포된 이동경로를 제공받을 수 있게 되고, 결국, 핫 캐리어는 박막트랜지스터의 어느 한 부분만을 집중적으로 손상시키지 못하게 된다. 결과적으로, 본 발명을 채용한 박막트랜지스터는 폴리 실리콘 본래의 다양한 효과를 획득할 수 있으면서도, 핫 캐리어에 의한 손상을 최소화할 수 있다.

Description

박막트랜지스터
본 발명은 액정표시장치 등의 전자기기에 사용되는 박막트랜지스터에 관한 것으로, 좀더 상세하게는 콘택 보강층(Contact buffer layer)의 길이를 예컨대, 폴리 실리콘층(Polycrystalline silicon layer)의 채널영역 또는 저농도 도핑영역까지 확대 연장시키고, 이를 통해, 일렉트론들의 이동경로를 폭 넓게 확보함으로써, 핫 캐리어의 발생이 특정 부분에 집중되는 문제점을 미리 방지할 수 있도록 하는 박막트랜지스터에 관한 것이다.
근래에 고품위 TV(High definition TV) 등의 새로운 첨단 영상기기가 개발됨에 따라 평판 표시기에 대한 요구가 급속히 확대되고 있다.
액정표시장치는 평판 표시기의 대표적인 장치 중의 하나로써, ELD(Electro luminescence display), VFD(Vacuum fluorescence display), PDP(Plasma display panel) 등이 해결하지 못한 저전력화, 고속화 등의 문제를 일으키지 않기 때문에, 최근 들어 그 사용 영역이 크게 확산되고 있다.
이러한 액정표시장치는 크게 수동형과 능동형의 두 가지 형태로 나뉘는데, 이 중, 능동형 액정표시장치는 각 화소 하나하나를 박막트랜지스터와 같은 능동소자가 제어하도록 되어 있어, 속도, 시야각, 그리고 콘트라스트 측면에서, 수동형 액정표시장치에 비해 훨씬 뛰어나기 때문에, 100만 화소 이상의 해상도를 필요로하는 고품위 TV 등에 적합한 평판 표시기로 널리 각광받고 있다.
최근, 액정표시장치의 능동소자로 사용되는 박막트랜지스터의 중요성이 크게 부각되면서, 이에 대한 연구개발이 더욱 심화되고 있으며, 특히, 박막트랜지스터에 폴리 실리콘을 채용하고자 하는 연구가 좀더 다양하게 진행되고 있다. 그 이유는 폴리 실리콘이 통상의 아모르포스 실리콘(Amorphous silicon)에 비해 모빌리티(mobility) 측면에서 대략 100 배 정도의 우수한 특성을 보이고 있기 때문이다.
이와 같은 폴리 실리콘의 우수한 모빌리티 특성 때문에, 폴리 실리콘을 채용한 박막트랜지스터는 스위칭 소자로써의 역할을 수행할 수 있을 뿐만 아니라, 인버터 등의 구동회로를 내장할 수 있는 이점을 갖고 있다.
이러한 폴리 실리콘을 채용한 박막트랜지스터의 일반적인 구조는 예컨대, 미국특허공보 제 5780326 호 "풀리 프레너라이즈 박막트랜지스터 및 그것의 제조 프로세스(Fully planarized thin film transistor and process to fabricate same)", 미국특허공보 제 5705424 호 "액티브 메트릭스 픽셀 전극 제조 프로세스(Process of fabricating active matrix pixel electrode)", 미국특허공보 제 5583366 호 "액티브 메트릭스 패널(Active matrix pannel)", 미국특허공보 제 5499124 호 "액정물질과 접한 절연층을 갖는 폴리 실리콘 트랜지스터 구조(Polysilicon transistors formed on an insulation layer which is adjacent to a liquid crystal material)" 미국특허공보 제 5393682 호 "티에프티 소자의 제조를 위한 폴리 프로파일 테이퍼 형성방법(Method for making tapered poly profile for TFT device manufacturing)" 등에 좀더 상세하게 제시되어 있다.
그러나, 이러한 종래의 폴리 실리콘을 채용한 박막트랜지스터에는 몇 가지 중대한 문제점이 있다.
통상, 폴리 실리콘은 아모르포스 실리콘에 비해, 모빌리티가 우수한 장점이 있기는 하지만, 싱글 크리스탈 실리콘(Single crystal silicon)에 비해서는 그 성능이 상대적으로 열악하다.
예컨대, 폴리 실리콘에는 싱글 크리스탈 실리콘에는 존재하지 않는 그레인 바운더리 트랩(Grain boundary trap)이 존재하기 때문에, 예컨대, 일렉트론의 원활한 이동을 확보하기가 매우 힘들며, 이를 확보하기 위해서는 높은 구동전압이 가해져야 하는 단점이 있다.
이와 같이, 높은 구동전압이 가해진 상태에서, 채널방향의 전기장에 의해 가속된 일렉트론이 핀치 오프 영역(Pinch off)을 경유하여 터넬링(Tunnelling)되는 경우, 각 일렉트론들은 게이트 절연층/폴리 실리콘층의 계면 또는 소오스/드레인 전극의 단면과 강하게 충돌하여 이른바, "충격 이온화 현상(Impact ionization appearance)"을 초래하게 되고, 결국, 불필요한 핫 캐리어들을 생성시키게 된다.
이때, 생성된 핫 캐리어들은 채널내에 이른바, "댕링본드(Dangling bond)"를 형성시켜, 소오스 전극으로부터 드레인 전극으로 이동하는 일렉트론들의 모빌리티를 저하시키는 원인으로 작용한다.
또한, 핫 캐리어들은 게이트 절연층/폴리 실리콘층의 계면에서 트랩영역을 형성시켜, 이동중인 일렉트론들을 강제로 트랩핑시킴으로써, 박막트랜지스터의 스위칭 기능을 극도록 악화시키는 원인으로 작용한다.
따라서, 본 발명의 목적은 폴리 실리콘의 장점을 유지하면서도, 핫 캐리어에 의한 박막트랜지스터의 손상을 저감시키는데 있다.
본 발명의 다른 목적은 핫 캐리어의 생성을 억제시킴으로써, "댕링본드의 형성", "트랩영역의 형성" 등을 미리 차단시키는데 있다.
본 발명의 또 다른 목적은 핫 캐리어의 영향력 저감을 통해, 전반적인 박막트랜지스터의 기능, 예컨대, 스위칭 기능을 향상시키는데 있다.
본 발명의 또 다른 목적들은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해질 것이다.
도 1은 본 발명의 제 1 실시예에 따른 박막트랜지스터의 형상을 도시한 예시도.
도 2는 도 1의 요부 단면도.
도 3은 본 발명의 제 2 실시예에 따른 박막트랜지스터의 형상을 도시한 예시도.
도 4는 도 3의 요부 단면도.
도 5는 본 발명의 제 3 실시예에 따른 박막트랜지스터의 형상을 도시한 예시도.
상기와 같은 목적을 달성하기 위하여 본 발명에서는 소오스/드레인 전극과 전기적으로 접촉된 콘택 보강층의 길이를 예컨대, 폴리 실리콘층의 고농도 도핑영역 뿐만아니라 채널영역까지 연장 확대한다. 다른 실시예로, 본 발명에서는 콘택 보강층의 길이를 예컨대, 저농도 도핑영역까지 연장 확대할 수도 있다.
이러한 각각의 경우, 소오스 전극으로부터 드레인전극으로 플로우되는 일렉트론들은 연장 확대된 콘택 보강층에 의해서 넓게 분포된 이동경로를 제공받을 수 있게 되고, 결국, 핫 캐리어는 박막트랜지스터의 어느 한 부분만을 집중적으로 손상시키지 못하게 된다. 결과적으로, 본 발명을 채용한 박막트랜지스터는 폴리 실리콘 본래의 다양한 효과를 획득할 수 있으면서도, 핫 캐리어에 의한 손상을 최소한으로 유지받을 수 있다. 이때, 바람직하게, 콘택 보강층의 형성두께는 예컨대, 500Å~3000Å를 유지한다.
또한, 본 발명에서는 또 다른 실시예로써, 콘택 보강층들의 단부에 오프셋 구조를 형성시킨다. 이 경우, 오프셋 구조의 형성에 의해 채널영역의 전계가 크게 약화됨으로써, 일렉트론의 가속력이 일정 수준으로 저감되게 되고, 결국, 핫 캐리어의 생성은 현저히 억제된다. 이러한 구조를 통해, 핫 캐리어의 생성이 억제되면, "댕링본드의 형성", "트랩영역의 형성" 등은 미리 차단되고, 본 발명을 채용한 박막트랜지스터의 기능은 현저히 향상될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 박막트랜지스터를 좀더 상세히 설명하면 다음과 같다.
도 1과 도 2에 도시된 바와 같이, 본 발명의 일실시예에 따른 박막트랜지스터(100)에서, 예컨대, 투광성 유리로 이루어진 기판(1)의 상부에는 서로 일정 간격을 두고 분할 형성된 예컨대, 도전성 재질의 콘택 보강층들(35,36)이 형성된다. 이러한 콘택 보강층들(35,36)은 후술하는 소오스/드레인 전극들(3,4)과 전기적으로 접촉된다.
이때, 기판(1)의 상부에는 폴리 실리콘층(30)이 상술한 콘택 보강층(35,36)을 커버한 상태로 형성되는데, 이러한 폴리 실리콘층(35,36)은 예컨대, 서로 분리된 한 쌍의 고농도 도핑영역들(31,32) 및 고농도 도핑영역들(31,42) 사이에 개재된 채널영역(6)으로 이루어진다.
여기서, 고농도 도핑영역들(31,32)의 인접부에는 고농도 도핑영역들(31,32)과 연접한 상태로 서로 분리된 한 쌍의 저농도 도핑영역들(33,34)이 더 형성될 수도 있는데, 이 경우, 본 발명의 박막트랜지스터(100)는 이른바, "LDD(Lightly Doped Drain)"구조를 이루어, 핫 캐리어의 생성을 어느 정도 방지하는 부수적인 효과를 얻을 수 있다.
물론, 이러한 저농도 도핑영역들(33,34)의 형성이 본 발명의 일실시예를 구성하는 필수적인 요소는 아니다. 본 발명은 이러한 저농도 도핑영역들(33,34)을 형성하지 않고서도 특유의 '핫 캐리어에 의한 손상을 회피할 수 있는 효과'를 얻을 수 있다.
한편, 폴리 실리콘층(30)의 예컨대, 채널영역(6) 상부에는 게이트 전극(2)이 형성되는데, 이러한 게이트 전극(2)은 게이트 라인(도시안됨)을 통해 외부의 회로블록과 전기적으로 연결됨으로써, 외부의 게이트 신호를 신속히 입력받을 수 있다.
이때, 폴리 실리콘층(30)과 게이트 전극(2) 사이에는 게이트 절연층(5)이 형성되며, 이러한 게이트 절연층(5)은 폴리 실리콘층(30)과 게이트 전극(2)이 서로 통전되지 않도록 하는 역할을 수행한다. 여기서, 게이트 전극(2)의 상부에는 층간 절연층(7)이 형성되어 게이트 전극(2)을 커버하게 된다.
다른 한편, 층간 절연층(7)의 상부에는 소오스 전극(3)이 노출되어 형성되는데, 이러한 소오스 전극(3)은 층간 절연층(7), 게이트 절연층(5), 폴리 실리콘층(30)을 연속 관통한 상태로 콘택 보강층들(35,36)의 어느 하나, 예컨대, 좌측 콘택 보강층(35)과 전기적으로 접촉된다. 이러한 소오스 전극(3)은 데이터 라인(도시안됨)을 통해 외부의 회로블록과 전기적으로 연결됨으로써, 외부의 데이터 신호를 신속히 입력받을 수 있다.
이때, 소오스 전극(3)은 폴리 실리콘층(30)의 채널영역(6)을 통하여 외부의 데이터 신호를 후술하는 드레인 전극(4)으로 전달하게 되는데, 이를 위하여 소오스 전극(3)은 기본적으로 폴리 실리콘층(30)과 전기적으로 접촉되어야 한다.
여기서, 도전성 재질의 좌측 콘택 보강층(35)은 폴리 실리콘층(30)과 전기적으로 접촉됨과 아울러 소오스 전극(3)과도 전기적으로 접촉됨으로써, 소오스 전극(3)을 흐르는 데이터 신호가 폴리 실리콘층(30)의 채널영역(6)을 경유하여 드레인 전극(4)으로 신속히 전달될 수 있도록 한다. 이러한 좌측 콘택 보강층(35)은 소오스 전극(3)과 안정적인 접촉상태를 유지한 상태로 소오스 전극(3)을 흐르는 데이터 신호를 폴리 실리콘층(30)으로 신속히 전달함으로써, 소오스 전극(3)의 전기적인 콘택 안정성이 좀더 견고하게 보강되도록 하는 역할을 수행한다.
한편, 층간 절연층(7)의 다른 상부에는 드레인 전극(4)이 노출되어 형성되는데, 이러한 드레인 전극(4)은 상술한 소오스 전극(3)과 유사한 형상을 이루어 층간 절연층(7), 게이트 절연층(5), 폴리 실리콘층(30)을 연속 관통한 상태로 콘택 보강층들(35,36)의 다른 어느 하나, 예컨대, 우측 콘택 보강층(36)과 전기적으로 접촉된다.
이때, 드레인 전극(4)은 소오스 전극(3)이 폴리 실리콘층(30)의 채널영역(6)을 통하여 외부의 데이터 신호를 전달하면, 이를 후술하는 화소전극(9)으로 전달하게 되는데, 이를 위하여 드레인 전극(4)은 기본적으로 폴리 실리콘층(30)과 전기적으로 접촉되어야 한다.
여기서, 도전성 재질의 우측 콘택 보강층(36)은 폴리 실리콘층(30)과 전기적으로 접촉됨과 아울러 드레인 전극(4)과도 전기적으로 접촉된다. 이 경우, 우측 콘택 보강층(30)은 소오스 전극(3)을 흐르는 데이터 신호가 폴리 실리콘층(30)의 채널영역(6)을 통하여 전달되면, 이를 신속히 전달받아 드레인 전극(4)으로 연이어 전달한다. 이때, 우측 콘택 보강층(36)은 드레인 전극(4)과 안정적인 접촉상태를 유지한 상태로 폴리 실리콘층(30)을 흐르는 데이터 신호를 드레인 전극(4)으로 신속히 전달함으로써, 드레인 전극(4)의 전기적인 콘택 안정성이 좀더 견고하게 보강되도록 하는 역할을 수행한다.
이러한 소오스 전극(3), 드레인 전극(4)을 포함하는 층간 절연층(7)의 상부에는 층간 절연층(8)이 형성되며, 층간 절연층(8)의 일부, 예컨대, 드레인 전극(4)의 상층부는 비아홀(Via hall)의 형성에 의해 오픈된다. 이러한 비아홀에는 화소전극(9)이 도포되어 드레인 전극(4)과 전기적으로 접촉된 구조를 이루게 된다.
이때, 게이트 전극(2)이 게이트 신호를 통해 폴리 실리콘층(30)의 채널영역(6)을 공핍화(Depletion)시키면, 소오스 전극(3)을 통해 입력된 데이터 신호는 좌측 콘택 보강층(35)을 경유하여 공핍화된 채널영역(6)을 흐른 후 우측 콘택 보강층(36), 드레인 전극(4)으로 연이어 전달되고, 최종적으로 화소전극(9)에 다다른다. 물론, 이러한 데이터 신호의 전달은 폴리 실리콘층(30) 내부의 일렉트론들에 의해 수행되며, 이러한 일렉트론들은 폴리 실리콘층(30)의 채널영역(6)에 걸리는 전계에 의해 가속화되어 드레인 전극(4) 방향으로 빠르게 이동함으로써, 소오스 전극(3)으로부터 전달된 데이터 신호가 드레인 전극(4)으로 신속히 전달될 수 있도록 한다.
이러한 구조를 이루는 본 발명에서, 각 콘택 보강층들(35,36) 중 적어도 어느 하나는 폴리 실리콘층(30)의 고농도 도핑영역들(31,32) 및 저농도 도핑영역들(33,34)의 하부면을 거쳐 채널영역(6)의 하부면까지 연장된다. 물론, 두 개의 콘택 보강층들(35,36) 모두가 폴리 실리콘층(30)의 고농도 도핑영역들(31,32) 및 저농도 도핑영역들(33,24)의 하부면을 거쳐 채널영역(6)의 하부면까지 연장되어도 무방하다. 도 1과 도 2에는 두 개의 콘택 보강층들(35,36) 모두가 연장 확대된 경우가 도시되어 있다.
이는 본 발명의 요지를 이루는 부분으로, 물론, 종래와 비교해도 그 구성이 매우 상이한 부분이다.
본 발명이 이러한 구성을 이루는 경우, 예컨대, 폴리 실리콘층(30)의 채널영역(6)을 통하여 소오스 전극(3)으로부터 드레인 전극(4) 방향으로 이동되는 일렉트론들은 연장 확대된 콘택 보강층들(35,36)에 의해서 좀더 넓게 확보된 이동경로를 제공받을 수 있게 된다. 이에 따라, 가속화된 일렉트론들은 게이트 절연층(5)/폴리 실리콘층(30)의 계면 또는 소오스/드레인 전극(3,4)의 단면 뿐만 아니라, 연장 확대된 콘택 보강층들(35,36)까지도 자신의 이동경로로 확보할 수 있게 되며, 결국, 특정 부위, 예컨대, 게이트 절연층(5)/폴리 실리콘층(30)의 계면에만 집중적으로 충돌하는 문제점을 유발하지 않는다.
결과적으로, 본 발명을 채용한 박막트랜지스터(100)는 상술한 바와 같이, 일렉트론들의 이동경로를 폭 넓게 확보할 수 있게 되고, 이에 따라, 가속화된 일렉트론들이 충격 이온화 현상에 의해 불필요한 핫 캐리어들을 생성시키더라도 그것에 의한 피해를 최소화할 수 있다.
결국, 본 발명을 채용한 박막트랜지스터(100)는 폴리 실리콘 본래의 다양한 효과를 획득할 수 있으면서도, 핫 캐리어에 의한 손상을 최소화할 수 있다.
이때, 바람직하게, 콘택 보강층들의 두께는 500Å~3000Å을 유지한다.
한편, 채널영역(6)과 접촉되는 콘택 보강층들(35,36)의 단부는 오프셋 구조(Offset structure)를 이룬다.
예컨대, 한국반도체학술대회논문집(1998.2. P28) "저온 poly-Si TFT의 공정 단순화를 위한 스태거 구조 박막 트랜지스터 개발"에 제시된 바와 같이, 통상의 오프셋 구조는 폴리 실리콘층의 채널영역에 걸리는 전계를 약화시킨다고 알려져 있는 바, 본 발명에서는 이러한 원리를 채용하여 채널영역(6)과 접촉되는 콘택 보강층들(35,36)의 단부에 예컨대, 20。 정도로 기울어진 오프셋 구조를 형성시킴으로써, 폴리 실리콘층(30)의 채널영역(6)에 걸리는 전계의 약화를 유도한다.
이와 같이 폴리 실리콘층(30)의 채널영역(6)에 걸리는 전계의 약화가 달성되면, 채널영역(6)을 흐르는 일렉트론들의 가속력은 크게 저감되고, 결국, 일렉트론들의 충격 이온화에 의한 핫 캐리어의 생성은 현저히 억제된다.
이러한 본 발명을 통해, 핫 캐리어의 생성이 억제되면, 상술한 "댕링본드"의 형성 또한 억제될 수 있고, 예컨대, 소오스 전극(3)으로부터 드레인 전극(4)으로 이동하는 일렉트론들의 모빌리티는 정상적인 상태를 유지할 수 있다.
또한, 본 발명을 통해, 핫 캐리어의 생성이 억제되면, 예컨대, 게이트 절연층(5)/폴리 실리콘층(30)의 계면에서 형성되던 트랩영역의 형성 또한 억제될 수 있고, 결국, 일렉트론들의 강제 트랩핑 현상은 미리 방지될 수 있다.
이러한 본 발명의 달성을 통해, 박막트랜지스터의 예컨대, 스위칭 기능은 현저히 향상될 수 있다.
한편, 도 3과 도 4에 도시된 바와 같이, 본 발명의 다른 실시예에 따르면, 콘택 보강층들(45,46) 중 적어도 어느 하나는 고농도 도핑영역들(41,42)의 하부면을 거쳐 저농도 도핑영역들(43,44)의 하부면까지 연장된다. 이 경우, 폴리 실리콘층(40)의 채널영역(6)은 콘택 보강층들(45,46)의 연장 선상에서 제외된다. 물론, 두 개의 콘택 보강층들(45,46) 모두가 고농도 도핑영역들(41,42)의 하부면을 거쳐 저농도 도핑영역들(43,44)의 하부면까지 연장되어도 무방하다. 도 3과 도 4에는 두 개의 콘택 보강층들(45,46) 모두가 연장 확대된 경우가 도시되어 있다.
본 발명이 이러한 구성을 이루는 경우에도, 예컨대, 폴리 실리콘층(30)의 채널영역(6)을 통하여 소오스 전극(3)으로부터 드레인 전극(4) 방향으로 이동되는 일렉트론들은 연장 확대된 콘택 보강층들(45,46)에 의해서 좀더 넓게 확보된 이동경로를 제공받을 수 있게 된다.
이에 따라, 가속화된 일렉트론들은 예컨대, 게이트 절연층(5)/폴리 실리콘층(40)의 계면 또는 소오스/드레인 전극(3,4)의 단면 뿐만 아니라, 연장 확대된 콘택 보강층들(45,46)까지도 자신의 이동경로로 확보할 수 있게 되며, 결국, 특정 부위, 예컨대, 게이트 절연층(5)/폴리 실리콘층(40)의 계면에만 집중적으로 충돌하는 문제점을 유발하지 않는다.
결과적으로, 본 발명의 다른 실시예를 채용한 박막트랜지스터(200)는 상술한 바와 같이, 일렉트론들의 이동경로를 폭 넓게 확보할 수 있기 때문에 가속화된 일렉트론들이 충격 이온화 현상에 의해 불필요한 핫 캐리어들을 생성시키더라도 그것에 의한 피해를 최소화할 수 있다.
결국, 본 발명의 다른 실시예를 채용한 박막 트랜지스터(200)는 폴리 실리콘 본래의 다양한 효과를 획득할 수 있으면서도, 핫 캐리어에 의한 손상을 최소한으로 유지할 수 있다.
한편, 상술한 경우와 마찬가지로, 본 발명의 다른 실시예에서도, 저농도 도핑영역(43,44)과 접촉되는 콘택 보강층들(45,46)의 단부는 오프셋 구조를 이루어, 폴리 실리콘층(40)에 걸리는 전계의 약화를 유도한다.
이와 같이 폴리 실리콘층(40)에 걸리는 전계의 약화가 달성되면, 상술한 바와 같이, 채널영역(6)을 흐르는 일렉트론들의 가속력은 크게 저감되고, 결국, 일렉트론들의 충격 이온화에 의한 핫 캐리어의 생성은 현저히 억제된다.
이러한 본 발명의 다른 실시예를 통해, 핫 캐리어의 생성이 억제되면, 상술한 "댕링본드"의 형성 또한 억제될 수 있고, 결국, 소오스 전극(3)으로부터 드레인 전극(4)으로 이동하는 일렉트론들의 모빌리티는 정상적인 상태를 유지할 수 있다.
또한, 본 발명의 다른 실시예를 통해, 핫 캐리어의 생성이 억제되면, 예컨대, 게이트 절연층(5)/폴리 실리콘층(40)의 계면에서 형성되던 트랩영역의 형성 또한 억제될 수 있고, 결국, 일렉트론들의 강제 트랩핑 현상은 미리 방지될 수 있다.
한편, 도 5에 도시된 바와 같이, 본 발명의 또 다른 실시예에서는 상술한 다른 실시예들과 달리, 두 개의 콘택 보강층들(55,56) 모두가 확대 연장되지 않고, 이들 중 드레인 전극(4)과 접촉된 우측 콘택 보강층(56)만이 고농도 도핑영역(52)의 하부면을 거쳐 저농도 도핑영역(54)의 하부면까지 연장된다. 물론, 이 경우 소오스 전극(3)과 접촉된 좌측 콘택 보강층(55)에는 별 다른 구조변경이 가해지지 않는다.
상술한 바와 같이, 일렉트론들은 폴리 실리콘층(50)의 채널영역(6)에 걸리는 전계에 의해 가속화되어 소오스 전극(3)으로부터 드레인 전극(4) 방향으로 빠르게 이동하게 되는 바, 결국, 일렉트론들의 충격 이온화에 의해 발생되는 핫 캐리어는 주로 드레인 전극(4) 쪽에 많은 악영향을 미치게 된다.
본 발명의 또 다른 실시예에서는 이러한 점을 미리 감안하여 상술한 바와 같이, 소오스 전극(3)과 접촉된 좌측 콘택 보강층(55)에는 별 다른 구조변경을 가하지 않는 대신, 드레인 전극(4)과 접촉된 우측 콘택 보강층(56)에는 일정한 구조변경을 가하여, 우측 콘택 보강층(56)이 고농도 도핑영역(52)의 하부면을 거쳐 저농도 도핑영역(54)의 하부면까지 연장되도록 한다.
본 발명이 이러한 구성을 이루면, 폴리 실리콘층(50)의 채널영역(6)을 통하여 소오스 전극(3)으로부터 드레인 전극(4) 방향으로 이동되는 일렉트론들은 연장 확대된 드레인 전극(4) 쪽의 우측 콘택 보강층(56)에 의해서 좀더 넓게 확보된 이동경로를 제공받을 수 있게 된다.
이에 따라, 가속화된 일렉트론들은 게이트 절연층(5)/폴리 실리콘층(50)의 계면 또는 소오스/드레인 전극(3,4)의 단면 뿐만 아니라, 연장 확대된 우측 콘택 보강층(56)까지도 자신의 이동경로로 확보할 수 있게 되며, 결국, 특정 부위, 예컨대, 게이트 절연층(5)/폴리 실리콘층(50)의 계면에만 집중적으로 충돌하는 문제점을 유발하지 않는다.
결과적으로, 본 발명의 또 다른 실시예를 채용한 박막트랜지스터(300)는 상술한 각 실시예와 마찬가지로, 일렉트론들의 이동경로를 폭 넓게 확보할 수 있기 때문에 가속화된 일렉트론들이 충격 이온화 현상에 의해 불필요한 핫 캐리어들을 생성시키더라도 그것에 의한 피해를 최소화할 수 있다.
결국, 본 발명의 또 다른 실시예를 채용한 박막 트랜지스터(300)는 폴리 실리콘 본래의 다양한 효과를 획득할 수 있으면서도, 핫 캐리어에 의한 손상을 최소화할 수 있다.
한편, 상술한 각 실시예와 마찬가지로, 본 발명의 또 다른 실시예에서도, 저농도 도핑영역(54)과 접촉되는 우측 콘택 보강층(56)의 단부는 오프셋 구조를 이루어, 폴리 실리콘층(50)에 걸리는 전계의 약화를 유도한다.
이와 같이 폴리 실리콘층(50)에 걸리는 전계의 약화가 달성되면, 상술한 바와 같이, 채널영역(6)을 흐르는 일렉트론들의 가속력은 크게 저감되고, 결국, 일렉트론들의 충격 이온화에 의한 핫 캐리어의 생성은 현저히 억제된다.
이상의 설명에서와 같이, 본 발명에서는 콘택 보강층의 길이를 예컨대, 폴리 실리콘층의 채널영역 또는 저농도 도핑영역까지 확대 연장시키고, 이를 통해, 일렉트론들의 이동경로를 폭 넓게 확보함으로써, 핫 캐리어의 발생이 특정 부분에 집중되는 문제점을 미리 방지할 수 있다.
이러한 본 발명은 생산라인에서 제조되는 다양한 유형의 박막트랜지스터에서 전반적으로 유용한 효과를 나타낸다.
그리고, 본 발명의 특정한 실시예가 설명되고 도시되었지만 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다.
이와 같은 변형된 실시예들은 본 발명의 기술적사상이나 관점으로부터 개별적으로 이해되어서는 안되며 이와 같은 변형된 실시예들은 본 발명의 첨부된 특허청구의 범위안에 속한다 해야 할 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명에 따른 박막트랜지스터에서는 소오스/드레인 전극과 전기적으로 접촉된 콘택 보강층의 길이를 예컨대, 폴리 실리콘층의 고농도 도핑영역 뿐만아니라 채널영역까지 연장 확대한다. 다른 실시예로, 본 발명에서는 콘택 보강층의 길이를 예컨대, 저농도 도핑영역까지 연장 확대한다.
이러한 각각의 경우, 소오스 전극으로부터 드레인전극으로 플로우되는 일렉트론들은 연장 확대된 콘택 보강층에 의해서 넓게 분포된 이동경로를 제공받을 수 있게 되고, 결국, 핫 캐리어는 박막트랜지스터의 어느 한 부분만을 집중적으로 손상시키지 못하게 된다. 결과적으로, 본 발명을 채용한 박막트랜지스터는 폴리 실리콘 본래의 다양한 효과를 획득할 수 있으면서도, 핫 캐리어에 의한 손상을 최소화할 수 있다.

Claims (7)

  1. 기판과;
    상기 기판상에 분할 형성된 한 쌍의 콘택 보강층들과;
    상기 콘택 보강층들이 커버되도록 상기 기판상에 형성되며, 서로 분리된 한 쌍의 고농도 도핑영역 및 상기 고농도 도핑영역 사이에 개재된 채널영역으로 이루어지는 폴리 실리콘층과;
    상기 폴리 실리콘층상에 형성된 게이트 절연층과;
    상기 게이트 절연층상에 형성된 게이트 전극과;
    상기 게이트 전극이 커버되도록 상기 게이트 절연층상에 형성된 층간 절연층과;
    상기 층간 절연층의 상부로 노출되며, 상기 층간 절연층, 게이트 절연층, 폴리 실리콘층을 연속 관통한 상태로 상기 콘택 보강층들의 어느 하나와 전기적으로 접촉된 소오스 전극과;
    상기 층간 절연층의 다른 상부로 노출되며, 상기 층간 절연층, 게이트 절연층, 폴리 실리콘층을 연속 관통한 상태로 상기 콘택 보강층들의 다른 어느 하나와 전기적으로 접촉된 드레인 전극을 포함하며,
    상기 콘택 보강층들 중의 적어도 어느 하나는 상기 고농도 도핑영역의 하부면을 거쳐 상기 채널영역의 하부면까지 연장되는 것을 특징으로 하는 박막트랜지스터.
  2. 제 1 항에 있어서, 상기 각 고농도 도핑영역들 및 채널영역 사이에는 저농도 도핑영역들이 더 형성되는 것을 특징으로 하는 박막트랜지스터.
  3. 제 1 항에 있어서, 상기 채널영역과 접촉되는 상기 콘택 보강층들의 단부는 오프셋 구조를 형성하는 것을 특징으로 하는 박막트랜지스터.
  4. 제 1 항에 있어서, 상기 콘택 보강층들의 두께는 500Å~3000Å인 것을 특징으로 하는 박막트랜지스터.
  5. 기판과:
    상기 기판상에 분할 형성된 한 쌍의 콘택 보강층들과;
    상기 콘택 보강층들이 커버되도록 상기 기판상에 형성되며, 서로 분리된 한 쌍의 고농도 도핑영역들, 상기 고농도 도핑영역들과 연접한 상태로 서로 분리된 한 쌍의 저농도 도핑영역들 및 상기 저농도 도핑영역들 사이에 개재된 채널영역으로 이루어지는 폴리 실리콘층과;
    상기 폴리 실리콘층상에 형성된 게이트 절연층과;
    상기 게이트 절연층상에 형성된 게이트 전극과;
    상기 게이트 전극이 커버되도록 상기 게이트 절연층상에 형성된 층간 절연층과;
    상기 층간 절연층의 상부로 노출되며, 상기 층간 절연층, 게이트 절연층, 폴리 실리콘층을 연속 관통한 상태로 상기 콘택 보강층들의 어느 하나와 전기적으로 접촉된 소오스 전극과;
    상기 층간 절연층의 다른 상부로 노출되며, 상기 층간 절연층, 게이트 절연층, 폴리 실리콘층을 연속 관통한 상태로 상기 콘택 보강층들의 다른 어느 하나와 전기적으로 접촉된 게이트 전극을 포함하며,
    상기 콘택 보강층들 중의 적어도 어느 하나는 상기 고농도 도핑영역의 하부면을 거쳐 상기 저농도 도핑영역의 하부면까지 연장되는 것을 특징으로 하는 박막트랜지스터.
  6. 제 5 항에 있어서, 상기 저농도 도핑영역과 접촉되는 상기 콘택 보강층들의 단부는 오프셋 구조를 형성하는 것을 특징으로 하는 박막트랜지스터.
  7. 제 5 항에 있어서, 상기 고농도 도핑영역의 하부면을 거쳐 상기 저농도 도핑영역의 하부면까지 연장되는 콘택 보강층은 상기 드레인 전극과 접촉된 콘택 보강층인 것을 특징으로 하는 박막트랜지스터.
KR1019980057050A 1998-12-22 1998-12-22 박막트랜지스터 Expired - Fee Related KR100278606B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980057050A KR100278606B1 (ko) 1998-12-22 1998-12-22 박막트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980057050A KR100278606B1 (ko) 1998-12-22 1998-12-22 박막트랜지스터

Publications (2)

Publication Number Publication Date
KR20000041223A KR20000041223A (ko) 2000-07-15
KR100278606B1 true KR100278606B1 (ko) 2001-03-02

Family

ID=19564460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980057050A Expired - Fee Related KR100278606B1 (ko) 1998-12-22 1998-12-22 박막트랜지스터

Country Status (1)

Country Link
KR (1) KR100278606B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043992B1 (ko) 2004-08-12 2011-06-24 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101037322B1 (ko) 2004-08-13 2011-05-27 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101048903B1 (ko) 2004-08-26 2011-07-12 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101048998B1 (ko) 2004-08-26 2011-07-12 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101050899B1 (ko) 2004-09-09 2011-07-20 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101073403B1 (ko) 2004-09-09 2011-10-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101078360B1 (ko) 2004-11-12 2011-10-31 엘지디스플레이 주식회사 폴리형 액정 표시 패널 및 그 제조 방법
KR101192746B1 (ko) 2004-11-12 2012-10-18 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판의 제조방법
KR101066489B1 (ko) 2004-11-12 2011-09-21 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판 및 그 제조 방법
KR101153297B1 (ko) 2004-12-22 2012-06-07 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101086487B1 (ko) 2004-12-24 2011-11-25 엘지디스플레이 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
KR101107251B1 (ko) 2004-12-31 2012-01-19 엘지디스플레이 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
KR101107252B1 (ko) 2004-12-31 2012-01-19 엘지디스플레이 주식회사 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법
KR101125252B1 (ko) 2004-12-31 2012-03-21 엘지디스플레이 주식회사 폴리 액정 표시 패널 및 그 제조 방법

Also Published As

Publication number Publication date
KR20000041223A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US5338959A (en) Thin film transistor with three dimensional multichannel structure
US6781155B1 (en) Electroluminescence display device with a double gate type thin film transistor having a lightly doped drain structure
KR100278606B1 (ko) 박막트랜지스터
US8013337B2 (en) Thin film transistor and display device using the same
US8058094B2 (en) Transistor, method of fabricating the same and organic light emitting display including the transistor
US20110263088A1 (en) Poly-si thin film transistor and organic light-emitting display having the same
KR100541274B1 (ko) 박막트랜지스터
JPH06148685A (ja) 液晶表示装置
US6713825B2 (en) Poly-crystalline thin film transistor and fabrication method thereof
WO2021073253A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
KR20110103736A (ko) 박막 트랜지스터 및 그 제조방법
US6078060A (en) Active matrix display devices and methods of manufacturing the active matrix display devices
KR100500631B1 (ko) 박막트랜지스터의 제조방법_
US5442215A (en) Thin film transistor having an asymmetrical lightly doped drain structure
JPH10154814A (ja) アクティブマトリクス基板およびその製造方法
KR100669804B1 (ko) 에어갭을 구비한 박막 트랜지스터 및 그의 제조방법
JP3522440B2 (ja) 薄膜半導体装置
JP5687448B2 (ja) 薄膜トランジスタ及びこれを用いた表示装置、並びに、薄膜トランジスタの製造方法
KR101338994B1 (ko) 박막트랜지스터 및 그 제조방법
KR950009804B1 (ko) 3차원 채널구조를 갖는 고속 박막 트랜지스터의 제조방법
JPH07142739A (ja) 多結晶シリコン薄膜トランジスターの製造方法
JPH02284472A (ja) 薄膜トランジスタ
JP2001320062A (ja) 薄膜トランジスタおよびその製造方法並びに液晶表示装置
JPH08111529A (ja) 電界効果型半導体装置
KR20080076292A (ko) 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19981222

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19981222

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000828

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20001020

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20001021

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030904

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20040908

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20050909

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060928

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20070928

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20070928

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee