[go: up one dir, main page]

KR100275957B1 - 박막트랜지스터의 제조방법 - Google Patents

박막트랜지스터의 제조방법 Download PDF

Info

Publication number
KR100275957B1
KR100275957B1 KR1019980040984A KR19980040984A KR100275957B1 KR 100275957 B1 KR100275957 B1 KR 100275957B1 KR 1019980040984 A KR1019980040984 A KR 1019980040984A KR 19980040984 A KR19980040984 A KR 19980040984A KR 100275957 B1 KR100275957 B1 KR 100275957B1
Authority
KR
South Korea
Prior art keywords
layer
gate
electrode layer
ohmic contact
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019980040984A
Other languages
English (en)
Other versions
KR20000021735A (ko
Inventor
강성구
정종필
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980040984A priority Critical patent/KR100275957B1/ko
Publication of KR20000021735A publication Critical patent/KR20000021735A/ko
Application granted granted Critical
Publication of KR100275957B1 publication Critical patent/KR100275957B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막트랜지스터의 제조방법에 관한 것으로서 기판 상에 게이트를 형성하는 공정과, 상기 기판 상에 상기 게이트를 덮도록 형성된 게이트절연막, 활성층, 오믹접촉층 및 전극층을 순차적으로 형성하는 공정과, 상기 전극층, 오믹접촉층 및 활성층을 상기 게이트와 대응하는 부분이 남게 상기 게이트절연층이 노출되도록 패터닝하는 공정과, 상기 전극층의 상기 오믹접촉층의 양측을 덮는 포토레지스트를 사용하여 상기 전극층의 상기 게이트와 대응하는 부분을 패터닝하여 소오스 및 드레인전극을 형성하면서 상기 게이트절연층 상의 식각 잔유물을 제거하는 공정을 구비한다. 따라서, 게이트절연층 상에 전극층 등의 식각 잔유물이 잔류하지 않으므로 화소전극을 통한 광의 투과를 방해하거나 인접하는 다른 박막트랜지스터와 전기적으로 단락되는 등의 불량을 방지하여 수율을 향상시킬 수 있다.

Description

박막트랜지스터의 제조방법
본 발명은 박막트랜지스터의 제조방법에 관한 것으로서, 특히, 소오스 및 드레인전극을 2번의 패터닝에 의해 형성 할 수 있는 박막트랜지스터의 제조방법에 관한 것이다.
일반적으로 박막트랜지스터는 액정표시소자(Liquid Crystal Display : LCD)의 스위칭소자나 에스램(SRAM)의 부하트랜지스터로 사용된다.
상기에서 박막트랜지스터를 스위칭소자로 사용하는 액정표시소자는 화상 신호를 각 픽셀(Pixel) 영역으로 전달하여 화상을 표시한다. 화상은 화상신호의 레벨에 따라 투과되는 광의 량을 조절하므로 박형화가 가능하여 벽걸이 TV나 PC 등에 사용될 수 있다.
도 1a 내지 도 1c는 종래 기술에 따른 박막트랜지스터의 공정도이다.
도 1a를 참조하면, 절연 특성을 갖는 투명기판(11) 상에 알루미늄, 구리 또는 금 등과 같은 도전성금속을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법이나, 또는, 스퍼터링(sputtering) 방법으로 증착한다. 그리고, 도전성 금속을 반응성이온에칭(Reactive Ion Etching : 이하, RIE라 칭함)을 포함하는 포토리쏘그래피(photolithography) 방법으로 패터닝하여 게이트(13)를 형성한다.
도 1b를 참조하면, 투명기판(11) 상에 게이트(13)를 덮도록 게이트절연층(15), 활성층(17) 및 오믹접촉층(19)을 순차적으로 형성한다. 상기에서 게이트절연층(15)은 Si3N4또는 SiO2등의 절연물질을, 활성층(17)은 비정질실리콘 또는 다결정실리콘을, 오믹접촉층(19)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘을 각각 CVD 방법으로 증착하므로써 형성된다.
오믹접촉층(19) 및 활성층(17)을 게이트(13)과 대응하는 부분이 남도록 포토리쏘그래피 방법으로 패터닝한다.
도 1c를 참조하면, 게이트절연층(15) 및 오믹접촉층(19) 상에 Mo, W, Ta, Cr 또는 Ti 등의 고융점 금속을 CVD 방법 또는 스퍼터링 방법으로 증착하여 전극층을 형성한다. 그리고, 전극층과 오믹접촉층(19)을 활성층(17)의 게이트(13)과 대응하는 부분이 노출되도록 포토리쏘그래피 방법으로 패터닝하여 소오스 및 드레인전극(21)(22)을 형성한다. 상기에서 소오스 및 드레인전극(21)(22) 사이의 활성층(17)의 노출된 부분은 채널영역이 된다.
그러나, 종래 기술에 따른 박막트랜지스터의 제조방법은 전극층을 패터닝하여 소오스 및 드레인전극을 형성할 때 게이트절연층 상에 전극층 등의 식각 잔유물이 잔류하여 화소전극을 통한 광의 투과를 방해할 뿐만 아니라 인접하는 다른 박막트랜지스터와 전기적으로 단락되는 불량이 발생되어 수율이 저하되는 문제점이 있었다.
따라서, 본 발명의 목적은 소오스 및 드레인전극을 형성할 때 게이트절연층 상에 전극층 등의 식각 잔유물에 의한 불량을 방지하여 수율을 향상시킬 수 있는 박막트랜지스터의 제조방법을 제공함에 있다.
상기 목적을 달성하기 위해 본 발명에 따른 박막트랜지스터의 제조방법은 기판 상에 게이트를 형성하는 공정과, 상기 기판 상에 상기 게이트를 덮도록 형성된 게이트절연막, 활성층, 오믹접촉층 및 전극층을 순차적으로 형성하는 공정과, 상기 전극층, 오믹접촉층 및 활성층을 상기 게이트와 대응하는 부분이 남게 상기 게이트절연층이 노출되도록 패터닝하는 공정과, 상기 전극층의 상기 오믹접촉층의 양측을 덮는 포토레지스트를 사용하여 상기 전극층의 상기 게이트와 대응하는 부분을 패터닝하여 소오스 및 드레인전극을 형성하면서 상기 게이트절연층 상의 식각 잔유물을 제거하는 공정을 구비한다.
도 1a 내지 도 1c는 종래 기술에 따른 박막트랜지스터의 공정도
도 2a 내지 도 2c는 본 발명에 따른 박막트랜지스터의 공정도
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 22는 본 발명에 따른 박막트랜지스터의 공정도이다.
도 2a를 참조하면, 절연 특성을 갖는 투명기판(31) 상에 알루미늄, 구리 또는 금 등과 같은 도전성금속을 CVD 방법이나, 또는, 스퍼터링 방법으로 증착한다. 그리고, 도전성 금속을 RIE을 포함하는 포토리쏘그래피 방법으로 패터닝하여 게이트(33)를 형성한다.
도 2b를 참조하면, 투명기판(31) 상에 게이트(33)를 덮도록 게이트절연층(35), 활성층(37), 오믹접촉층(39) 및 전극층(41)을 순차적으로 형성한다. 상기에서 게이트절연층(35)은 Si3N4또는 SiO2등의 절연물질을, 활성층(37)은 비정질실리콘 또는 다결정실리콘을, 오믹접촉층(39)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘을 각각 CVD 방법으로 증착하므로써 형성된다. 또한, 전극층(41)은 Mo, W, Ta, Cr 또는 Ti 등의 고융점 금속을 CVD 방법 또는 스퍼터링 방법으로 증착하여 형성한다. 상기에서 전극층(41)을 단일층으로 형성하였으나 Mo, W, Ta, Cr 또는 Ti 등의 고융점 금속과 알루미늄 또는 알루미늄 합금의 이중층으로 형성할 수도 있다.
전극층(41), 오믹접촉층(39) 및 활성층(37)을 게이트(33)와 대응하는 부분이 남게 게이트절연층(35)이 노출되도록 포토리쏘그래피 방법으로 순차적으로 패터닝한다.
상기에서 전극층(41)과 오믹접촉층(39) 및 활성층(37)의 반도체층을 'F(fluorine)'와 'Cl(chroline)'를 포함하는 가스를 혼합한 가스, 예를 들면, SF6+HCl로 연속 식각하여 패터닝한다.
또한, 전극층(41)와 오믹접촉층(39) 및 활성층(37)의 반도체층을 각각의 식각 방법으로 패터닝할 수도 있다. 즉, 전극층(41)을 'F'를 포함하는 가스, 예를 들면, SF6또는 CF4등의 가스, 또는, 'Cl'를 포함하는 가스, 예를 들면, HCl, Cl2또는 BCl3등의 가스를 사용하는 건식식각방법이나, 또는, 인산(H3PO4)+질산(HNO3)+초산(CH3COOH)을 혼합한 식각용액으로 습식식각하여 패터닝한다. 그리고, 오믹접촉층(39) 및 활성층(37)의 반도체층을 'Cl'를 포함하는 가스, 예를 들면, HCl, Cl2또는 BCl3등의 가스를 사용하는 건식식각방법으로 패터닝한다.
도 2c를 참조하면, 전극층(41)을 오믹접촉층(39)의 양측에만 잔류하도록 게이트(33)와 대응하는 부분을 포토리쏘그래피 방법으로 패터닝하여 소오스 및 드레인전극(43)(44)을 형성한다. 상기에서 마스크로 사용되는 포토레지스트(도시되지 않음)를 게이트절연층(35)이 노출되도록 전극층(41) 상의 소오스 및 드레인전극(43)(44)이 형성될 부분에만 형성한다. 그러므로, 전극층(41)을 패터닝하여 소오스 및 드레인전극(43)(44)을 형성할 때 게이트절연층(35) 상에 잔류될 수도 있는 전극층(41)의 식각 잔유물 등을 한 번 더 제거할 수 있다.
상기에서 전극층(41)을 패터닝하여 소오스 및 드레인전극(43)(44)을 형성할 때 오믹접촉층(39)도 패터닝하여 활성층(37)을 노출시킨다. 소오스 및 드레인전극(43)(44)을 형성하기 위한 전극층(41)과 오믹접촉층(39)의 패터닝은 도 2b 공정에 사용한 패터닝 방법과 동일하게 진행한다.
상기에서 소오스 및 드레인전극(43)(44) 사이의 활성층(37)의 노출된 부분은 채널영역이 된다.
상술한 바와 같이 본 발명은 전극층, 오믹접촉층 및 활성층을 게이트와 대응하는 부분이 남도록 패터닝할 때 노출되는 게이트절연층 상에 잔류되는 전극층 등의 식각 잔유물을 소오스 및 드레인전극을 형성하기 위해 전극층을 패터닝할 때 한 번 더 제거한다.
따라서, 본 발명은 게이트절연층 상에 전극층 등의 식각 잔유물이 잔류하지 않으므로 화소전극을 통한 광의 투과를 방해하거나 인접하는 다른 박막트랜지스터와 전기적으로 단락되는 등의 불량을 방지하여 수율을 향상시킬 수 있는 잇점이 있다.

Claims (6)

  1. 기판 상에 게이트를 형성하는 공정과,
    상기 기판 상에 상기 게이트를 덮도록 형성된 게이트절연막, 활성층, 오믹접촉층 및 전극층을 순차적으로 형성하는 공정과,
    상기 전극층, 오믹접촉층 및 활성층을 상기 게이트와 대응하는 부분이 남게 상기 게이트절연층이 노출되도록 패터닝하는 공정과,
    상기 전극층의 상기 오믹접촉층의 양측을 덮는 포토레지스트를 사용하여 상기 전극층의 상기 게이트와 대응하는 부분을 패터닝하여 소오스 및 드레인전극을 형성하면서 상기 게이트절연층 상의 식각 잔유물을 제거하는 공정을 구비하는 박막트랜지스터의 제조방법.
  2. 청구항 1에 있어서 상기 전극층은 Mo, W, Ta, Cr 또는 Ti의 고융점 금 속의 단일층, 또는, 상기 고융점 금속과 알루미늄 또는 알루미늄 합금의 이중층으로 형성하는 박막트랜지스터의 제조방법.
  3. 청구항 1에 있어서 상기 전극층과 상기 오믹접촉층 및 활성층을 'F(fluorine)'와 'Cl(chroline)'를 포함하는 SF6+HCl로 연속 식각하여 패터닝하는 박막트랜지스터의 제조방법.
  4. 청구항 1에 있어서 상기 전극층을 'F'를 포함하는 SF6또는 CF4의 가스, 또는, 'Cl'를 포함하는 HCl, Cl2또는 BCl3의 가스로 패터닝하는 박막트랜지스터의 제조방법.
  5. 청구항 1에 있어서 상기 전극층을 전극층를 인산(H3PO4)+질산(HNO3)+초산(CH3COOH)을 혼합한 식각 용액으로 패터닝하는 박막트랜지스터의 제조방법.
  6. 청구항 1, 청구항 4 또는 청구항 5에 있어서 상기 오믹접촉층 및 활성층을 'Cl'를 포함하는 HCl, Cl2또는 BCl3의 가스를 패터닝하는 박막트랜지스터의 제조방법.
KR1019980040984A 1998-09-30 1998-09-30 박막트랜지스터의 제조방법 Expired - Fee Related KR100275957B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980040984A KR100275957B1 (ko) 1998-09-30 1998-09-30 박막트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980040984A KR100275957B1 (ko) 1998-09-30 1998-09-30 박막트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20000021735A KR20000021735A (ko) 2000-04-25
KR100275957B1 true KR100275957B1 (ko) 2001-01-15

Family

ID=19552654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980040984A Expired - Fee Related KR100275957B1 (ko) 1998-09-30 1998-09-30 박막트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR100275957B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415700B1 (ko) * 2001-04-06 2004-01-24 테크노세미켐 주식회사 박막트랜지스터용 액정표시장치의 소스 및 드레인 전극용식각액 조성물
KR100425859B1 (ko) * 2001-05-31 2004-04-03 엘지.필립스 엘시디 주식회사 박막 트랜지스터 표시소자의 반도체층 패턴 불량 수리방법
KR100766317B1 (ko) 2004-12-10 2007-10-11 엘지.필립스 엘시디 주식회사 액정표시장치용 에천트 조성물 및 저저항 배선 제조방법

Also Published As

Publication number Publication date
KR20000021735A (ko) 2000-04-25

Similar Documents

Publication Publication Date Title
US7636135B2 (en) TFT-LCD array substrate and method for manufacturing the same
US6329672B1 (en) Thin film transistor having a second gate metal layer preventing formation of hillocks
US7800098B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
US6608658B1 (en) Top gate TFT structure having light shielding layer and method to fabricate the same
KR100269521B1 (ko) 박막트랜지스터 및 그의 제조방법
US5326712A (en) Method for manufacturing a thin film transistor
US8476123B2 (en) Method for manufacturing thin film transistor array panel
KR100250389B1 (ko) 박막트랜지스터와 그 제조방법 및 액정표시장치
US7071036B2 (en) CMOS-TFT Array substrate and method for fabricating the same
US20050242352A1 (en) Fabrication method of polycrystalline silicon liquid crystal display device
KR100606449B1 (ko) 액정표시소자 제조방법
KR20010014933A (ko) 박막 트랜지스터 및 그 제조방법
KR100275957B1 (ko) 박막트랜지스터의 제조방법
KR20100035888A (ko) 박막 트랜지스터 및 그 제조방법
JP2692914B2 (ja) 薄膜トランジスタの製造方法
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100837884B1 (ko) 액정표시장치의 제조방법
KR100208023B1 (ko) 박막트랜지스터 제조방법
KR100696264B1 (ko) 박막트랜지스터의 제조방법
JPH09129590A (ja) 薄膜トランジスタの製造方法
KR101050284B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
KR100646170B1 (ko) 박막트랜지스터의 제조방법
KR100658057B1 (ko) 박막 트랜지스터의 제조 방법
KR20060057874A (ko) 트랜지스터의 제조 방법 및 어레이 기판의 제조 방법
KR0172880B1 (ko) 액정표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980930

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980930

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000831

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000925

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000926

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030814

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20040820

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20050824

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060822

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070821

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20080818

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20090814

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20100824

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20110825

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20120823

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20130821

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20140820

Start annual number: 15

End annual number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160809