[go: up one dir, main page]

KR100272418B1 - Ac형 플라즈마 디스플레이 판넬 및 구동방법 - Google Patents

Ac형 플라즈마 디스플레이 판넬 및 구동방법 Download PDF

Info

Publication number
KR100272418B1
KR100272418B1 KR1019960045195A KR19960045195A KR100272418B1 KR 100272418 B1 KR100272418 B1 KR 100272418B1 KR 1019960045195 A KR1019960045195 A KR 1019960045195A KR 19960045195 A KR19960045195 A KR 19960045195A KR 100272418 B1 KR100272418 B1 KR 100272418B1
Authority
KR
South Korea
Prior art keywords
electrode
discharge
sustain
edge
sustain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960045195A
Other languages
English (en)
Other versions
KR970023562A (ko
Inventor
탄 냔 구엔
노부요시 곤도
Original Assignee
아끼구사 나오유끼
후지쯔 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시키가이샤 filed Critical 아끼구사 나오유끼
Publication of KR970023562A publication Critical patent/KR970023562A/ko
Application granted granted Critical
Publication of KR100272418B1 publication Critical patent/KR100272418B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G09G3/2983—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

방전슬리트를 통하여 각각 라인방향을 따라 연장되어 있는 제 1 및 제 2 유지전극, 방전공간, 제 1 및 제 2 유지전극상에 도포되어 방전공간에 대하여 제 1 및 제 2 유지전극을 절연시키는 유전체층, 및 유전체층을 통하여 제 1 및 제 2 유지전극과 교차하여 대향하는 어드레스전극을 포함하는 AC형 PDP에 있어서, 제 1 유지전극은 띠형의 제 1 투명전극과 그 위에의 제 1 금속전극으로 구성되되, 제 1 및 제 2 금속전극은 각각 제 1 및 제 2 투명전극의 폭보다 좁고 제 1 금속전극은 방전슬리트에서 떨어진 모서리부에 배치되며, 제 2 금속전극은 방전슬리트에 근접한 다른 모서리부에 배치되어 있다. 더욱이, 제 2 유지전극과 어드레스전극간의 거리는 상기 제 1 유지전극과 상기 어드레스전극간의 거리보다 작을 수도 있다. 제 2 유지전극과 어드레스전극간의 간격은 제 1 유지전극과 어드레스전극간의 간격보다 작을 수도 있다.
제 2 유지전극을 제 1 유지전극에 대하여 음으로 하는 제 1 펄스의 제 상승시간은 바람직하게는 제 2 유지전극을 제 1 유지전극에 대하여 양으로 하는 제 2 상승시간보다 느리다.

Description

AC형 플라즈마 디스플레이 판넬 및 구동방법
제1도는 본 발명에 의해 실현될 수 있는 PDP의 매트릭스 구조의 개략도.
제2도는 종래의 PDP의 개략사시도.
제3도는 본 발명의 PDP의 개략사시도.
제4도는 본 발명의 제 1의 바람직한 실시예의 개략도.
제5도는 필드의 개략블럭도.
제6도는 본 발명의 제 1의 바람직한 실시예에서의 인가전압의 개략파형도.
제7(a)도 및 제7(b)도는 어드레스 기간중에 벽전하의 전이를 개략적으로 도시한 도.
제8도는 제 2의 바람직한 실시예의 방전전극구조의 개략도.
제9도는 제 3의 바람직한 실시예의 방전전극구조의 개략도.
제10도는 제 4의 바람직한 실시예의 방전전극구조의 개략도.
제11도는 제 5의 바람직한 실시예로서의 인가전압의 개략파형도.
제12(a)도 및 제12(b)도는 제 5의 바람직한 실시예의 방전전압의 개략파형도.
제13도는 제 5의 바람직한 실시예의 구동회로의 개략블럭도.
본 발명은 플라즈마 디스플레이 판넬 (이하, PDP라 함)의 전극구조 및 그 구동방법에 관한 것이다.
PDP는 텔레비젼에 적합한 고속표시가 가능한 자기발광형의 박형표시장치이다.
면방전형식(surface discharge type)의 AC형 칼라 PDP는 널리 이용되고 있고, 그 응용분야에서 급속히 증대되고 있다. 그러므로, HD(High-Definition) TV 및 컴퓨터 디스플레이등의 대화면을 달성하기 위하여는 256급(grade)의 화질의 개선이 더 요구되고 있다.
AC형 면방전 PDP 1의 전극 매트릭스는, 제1도에 도시된 바와 같이, 각각 표시라인의 제 1의 방향으로 연장되는 복수쌍의 제 1 및 제 2 유지전극(sustain electrodes) (Xl, Yl)‥‥ (Xn, Yn)와 표시라인과 직교하는 제 2 의 열 방향으로 연장되는 어드레스 전극 A로 구성되어 있다. 밑첨자 n은 전극이 n번째 라인을 갖는다는 것을 나타낸다.
판넬덮개를 구성하는 기판쌍의 제 1기판상에 유지전극쌍이 제공되어 있다. 제 1 및 제 2 유지전극 (Xl, Yl)사이의 공간 Sl[이하, ‘방전슬리트(dischargeslit)’라 함]은 각각의 라인을 구성한다.
유지전극 양쪽에는 제 1 및 제 2 기판사이에 형성된 방전공간에 대하여 절연되도록 전 화면을 따라 연장되는 유전체 층이 피복되어 있다.
교점근방을 포함하여, 각각의 방전슬리트와 각각의 어드레스 전극의 교점에 단일의 셀 C가 형성되어 있다. 이 셀 C는 단일의 단위 발광영역이다.
각 셀의 메모리효과를 활용하여 셀의 발광상태를 유지한다. AC형 PDP는 디스플레이 전극을 유전체층으로 피복함으로써 구조적으로 메모리기능을 갖도록 구성되어 있다.
AC형 PDP의 작동시에는, 표시 데이타에 따라 발광하여야 하는 셀의 유전체층상에만 벽전하(wall charges)를 축적한 후에, 교대극성의 전압, 즉 유지전압(sustain voltages)을 그 셀에 대하여 공통으로 인가한다. 이 유지방전은 상기 유전체 층의 표면을 따른 면방전이다.
유지전압은 유지전극사이의 방전개시전압보다 낮다. 벽전하를 갖는 셀에 있어서는, 벽전하에 의해 발생된 전압은 유지전압에 중첩되므로, 셀에 가해진 실효전압 (이하, ‘셀전압’ 이라 함)이 방전개시전압을 초과하여 방전이 발생된다.
방전으로 이전의 벽전하가 일단 소실한 후, 이전상태에서 역의 극성을 갖는 벽전하가 축적된다. 그러므로, 유지전압이 교대적으로 인가될 때 마다 방전이 발생한다. 유지전압의 인가 주기를 단축하면, 시각적으로 연속적인 발광상태가 얻어진다.
제2도는 면방전형식의 대표적인 종래의 PDP 90의 내부구조를 개략적으로 도시한 것이다. PDP 90에 있어서, 다수쌍의 제 1 및 제 2 유지전극 93 및 94는 전면측의 유리기판 91의 내면에, 디스플레이 매트릭스의 라인 방향, 즉 제 2도의 지면과 수직한 방향으로 연장되도록 배열되어 있다.
전극쌍내의 공간, 즉 방전슬리트는 단일의 선을 형성한다. 이들 사항에 대하여는 이후에 상세히 설명한다.
제 1 및 제 2유지전극 93 및 94를 방전공간 99에 대하여 절연하도록 유전체층 96이 제공되어 있다. 유전체층 96의 표면에는 보호막 97이 증착되어 있다. 유전체층 96과 보호막 97은 모두 투명하다.
한편, 배면측의 유리기판 92의 내면에는, 어드레스전극 95가 제 1 및 제 2 유지전극 93 및 94와 직교하게 배열되어 있다. 배면측의 유리기판 92와 어드레스전극 95의 표면을 피복하도록 형광체층 98이 제공되어 있다. 이와같은 면 방전으로부터 멀리 떨어져 위치된 형광체층 98은 이온충격으로 야기되는 형광체층의 열화를 감소시킬 수가 있다.
어드레스전극은 일반적으로 유지전극과 어드레스전극사이의 표유용량(stray capacity)으로 야기되는 소비전력의 증가를 방지하기 위하여 형광체층을 도포하는 측면의 기판상에 배열된다.
제 1 유지전극 93은, 띠형(belt-like)의 제 1투명도전막 931과 이 제 1투명도전막 931보다 폭이 좁은 띠형의 제 1 금속막 932로 구성되어 있다. 마찬가지로 제 2 유지전극 94는, 띠형의 제 2투명도전막 941과 이 제 2투명도전막 941보다 폭이 좁은 띠형의 제 2금속막 942로 구성되어 있다. 제 1 및 제 2금속막 932와 942는 양호한 도전성을 확보하기 위한 보조도체이고, 각각 투명도전막 931 및 941사이의 면방전 슬리트에서 먼쪽의 모서리부에 퇴적된다.
PDP 90의 표시작동에 있어서는, 실제 라인의 순으로 어드레싱 동작이 행해진다. 임의의 셀을 발광시키는 경우에는, 각각의 셀에 대응하는 어드레스 전극 95와 제 2 유지전극 94를 적절하게 바이어스(bias)하여 판넬의 두께방향으로 역방전(opposing discharge)을 일으켜서 유전체층 96의 표면에 벽전하를 축적시킨다. 여기서, 보호막 97은 유전체층 96의 일부인 것으로 한다.
셀이 발광되지 않는 경우에는, 어드레스전극 95로 역방전이 일어나지 않도록 각 전극의 전압을 설정한다. 이와같이 셀의 발광/비발광을 설정하는 어드레스기간후에, 유지전압은 제 1 및 제 2 유지전극 93와 94 사이에 인가되어 이들 유지전극사이에 인가된 전압의 극성을 교대로 변화시켜서 인가전압의 각 전이시에 방전슬리트상의 유전체 층을 따라 발생한다.
형광체층 98은 소정의 칼라 가시광을 방사하도록 방전에 의해 발생된 UV선에 의해 국부적으로 여기된다. 이들 가시 광중에서, 전면측의 유리기판 91을 투과하는 광이 표시 광으로 된다.
방전공간 99의 전면측에 위치된 제 1 및 제 2 유지전극 93 및 94를 상기한 적층구조로 구성함으로써, 표시광의 차광을 최소한으로 억제하면서 면방전영역을 확장하여 발광효율을 향상시킬 수가 있다.
방전슬리트 S1의 라인방향의 부분은 면방전 간격이다. 방전슬리트 S1의 폭, 즉 유지전극 93 및 94에서 수직한 방향의 크기를 선택하여 100∼200V의 구동전압의 인가에 의해 면방전을 적당히 일으킬 수도 있다.
한편, 제 1 유지전극 93과 제 2 유지전극 94사이의 슬리트 S2는 “역슬리트(reverse slit)”로 호칭되며, 이 역슬리트 S2의 폭은 방전슬리트 S1의 폭보다 충분히 넓게 선택되므로 역슬리트 S2를 가로질러 방전이 발생되지 않는다.
제 1 및 제 2 유지전극 93 및 94의 배열에 있어서 방전슬리트 S1과 역슬리트 S2를 이렇게 제공함으로써 각 라인을 선택적으로 방전시킬 수가 있다.
어드레싱 동작에서의 역방전[이하, ‘어드레스(adress discharge)방전’이라 함]은 제 2 유지전극 94의 제 2 금속막 942와 어드레스전극 95 사이에서 개시되고 나서, 유전체층 96과 보호막 97의 표면에 벽전하가 축적함에 따라 어드레스전극 95와 제 2투명도전막 941 사이의 방전으로 이동한다.
인가 전계를 소실하는 방향으로, 제 2 투명도전막 941의 위에 벽전하의 축적으로 인하여 방전공간 99의 전계가 약해지게 되면 어드레스 방전이 종료한다. 제 2 금속막 942와 어드레스전극 95사이에 방전이 먼저 발생하는 이유는 제 2 금속막 942가 제 2 투명도전막 941 보다 어드레스전극 95에 더 근접하게 위치되어 있기 때문이다. 방전공간 99는 일종의 콘텐서이므로 어드레스 방전의 개시이전에 제 2 유지전극 94로 충전전류가 흐른다
제 2 금속막 942는 제 2 투명도전막 941의 저항보다 낮은 저항을 가지므로, 제 2금속막 942의 전류밀도는 제 2 투명도전막 941의 전류밀도보다 크다.
따라서, 제 2 금속막 942의 근방에는 제 2 투명도전막 941의 근방에서 보다 강한 전계가 발생되어, 방전이 쉽게 발생한다.
그러나, 화면의 고해상도에 대한 요구를 충족하기 위해 라인수가 증대하여, 1 프레임의 표시기간내의 1라인의 어드레싱에 할당가능한 기간이 단축되어서, 방전중에 슬리트 S1의 근방에 축적된 벽전하가 감소되므로, 다음의 유지기간중에 발광을 일으키지 않는 발광에러가 생기기 쉽다.
이것은 어드레스기간이 단축되면 제 2투명도전막 941과 어드레스전극 95사이의 방전으로의 어드레스 방전 이동전에 전극에 대한 전압인가가 해제되어 어드레스 방전을 정지하고 여기서 전하가 포화되어야 하기 때문이다.
또한, 그레이 스케일(gray scale) 수의 중가도 어드레스 기간의 단축을 초래 한다.
더욱이, 종래의 구조에 있어서는, 역슬리트 로의 상방에 비교적 많은 벽전하가 축적하기 때문에 인접하는 라인의 면방전셀의 착오발광이 발생하기 쉬운 문제도 있었다.
또한, 종래에는, 어드레스전극과 유지전극사이의 어드레스방전을 일으킬 필요가 있는 인가전압이 커야하는 문제도 있었다.
그러므로, 셀의 휘도를 향상시키기 위하여 방전슬리트 S1의 공간크기를 증가시키는 것이 곤란하였다.
따라서, 본 발명의 일반적인 목적은 어드레스방전중에 유지동작에 필요한 벽전하를 가능한 최단기간으로 축적하여 착오없는 고속표시를 실현하는 데 있다.
본 발명의 다른 목적은 어드레싱동작중에 인가전압을 감소시키면서 또는 동일한 전압을 인가하여 방전공간의 공간크기를 증가시킴으로써 휘도를 향상시키는 데 있다.
본 발명의 또다른 목적은 전극보호층의 열화를 방지하는 데 있다.
각각 슬리트에 의해 이간된 라인방향을 따라 연장되어 있는 제 1 및 제 2 유지전극, 방전공간, 제 1 및 제 2 유지전극상에 도포되어 제 1 및 제 2 유지전극을 방전공간에 대하여 절연시키는 유전체층, 및 유전체층과 방전공간을 통하여 제 1 및 제 2 유지전극과 교차하여 대향하는 어드레스전극을 포함하는 플라즈마 디스플레이 판넬에 있어서, 어드레싱 동작을 위한 제 1 방전이 제 2 유지전극과 어드레스전극사이에서 발생되고, 발광을 위한 제 2 방전이 슬리트의 바로 근방에서 유전체층의 표면을 따라 발생되며, 제 1 및 제 2 유지전극은 각각 제 1 및 제 2 금속막을 갖는 제 1 및 제 2 띠형의 투명막으로 구성되되, 제 1 및 제 2금속막은 각각 띠형의 제 1 및 제 2 투명 막보다 폭이 좁고, 제 1 금속막은 방전슬리트에서 먼쪽의 모서리부에 위치되고, 제 2 금속막은 방전슬리트의 근방의 다른 모서리부에 위치되어 있다. 제 2 금속막의 폭은 상기 제 1 금속막의 폭보다 넓을 수도 있다
제 2 유지전극과 어드레스전극사이의 틈은 제 1 유지전극과 어드레스전극사이의 틈보다 작을 수도 있다. 이 전극구조에서, 제 2 유지전극을 제 1 유지전극에 대하여 음(negative)으로 하는 제 1 유지펄스의 제 1 상승시간은 제 2 유지전극을 제 1 유지전극에 대하여 양(positive)으로 하는 제 2 유지펄스의 제 2 상승시간보다 느린것이 바람직하다.
제 2 유지전극은 띠형의 금속막만으로 형성될 수도 있다.
이하, PDP 1의 전극 매트릭스를 개략적으로 도시한 제1도, 내부구조를 개략적으로 도시한 제3도, 및 제3도에 도시한 PDP 1의 어드레스전극을 따라 절단된 단면도인 제4도를 참조하여, 본 발명의 제 1의 바람직한 실시예를 설명한다.
제3도에 도시한 PDP 1은 풀칼라(full color) 표시가 가능한 면방전형식의 AC형 PDP이고, 형광체의 배치형태에 의한 분류상으로 반사형이라 호칭된다.
PDP 1에서는, 판넬덮개를 구성하는 기판쌍의 전면측의 유리기판 11의 내면에 다수쌍의 제 1 및 제 2 유지전극 (X1, Y1)‥‥‥,( Xn, Yn)이 배열되어 있다. 여기서, X 및 Y의 밑첨자 n은 전극이 n번째 라인임을 가리키며, 이후 다른 라인과 특별히 구별할 필요가 없는 한 생략한다.
매트릭스 디스플레이의 1개 라인은 단일쌍의 제 1 및 제 2 유지전극 X 및 Y로 형성되어 있고, 매트릭스 디스플레이의 단일 열은 단일 어드레스전극으로 형성되어 있다. 전극을 갖는 화소구성에 대하여는 이후에 상세히 설명한다.
전형적으로 저융점 유리로 형성되는 두께 32㎛ 정도의 유전체층 17이 제 1 및 제 2 유지전극 X 및 Y를 방전공간 30에 대하여 격리하도록 전 표시영역에 도포되어 있다. 유전체층 17의 표면상에는 보호막 18로서 수천 옹스트롬(Å) 두께의 산화망간막 (이하, MgO막 이라 함)이 증착되어 있다. 유전체층 17과 보호막 18은 모두 투명하다.
한편, 배면측의 유리기판 21의 내면에는 제 1 및 제 2 유지전극 X 및 Y와 직교하도록 복수의 어드레스전극 A가 배치되고, 하지층 22상에 약 10㎛ 두께의 유전체층 24가 피복되어 있다.
유전체층 24상에는 약 150㎛ 높이의 분리벽 29가 어드레스전극 A사이마다 1개씩 설치되어 있다,
이와같이, 방전공간 30은 이들 분리벽 29에 의해 라인의 방향을 따라 각 셀, 즉 단위발광영역으로 분할되고, 또한 방전공간 30의 두께방향으로의 공간크기 Dj(제4도)가 결정된다.
칼라를 구체적으로 구별하지 않는 한 간단히 형광체층 28로 불리우는 3개의 칼라 형광체층 28R, 28G 및 28B를 설치하여 어드레스 전극 A위의 표면을 포함하여 분리벽 29의 측면외에 유전체층 24의 표면을 피복한다. 방전공간 30에는 네온에 1∼15%몰의 세논을 혼합한 페닝가스[ (penning gas) ; 불활성가스를 첨가하면 어떤 여기상태에 있는 원자(분자)가 충돌에 의해 다른종의 원자를 전리시키는 이온화에 의해 가스의 전리전압이 내려가는 효과를 갖게 하는 가스를 말함]가 충전된다.
표시의 단일 화소인 픽셀(pixel)은, 제3도에 도시한 바와 같이, 각 라인 L내에 3개의 서브픽셀로 호칭되는 인접한 셀 R, G 및 B로 구성되어 있다.
각 열내의 발광색은 동일하다. 제1도에는 셀 C의 위치를 매트릭스로 도시하고 있다.
PDP 1에서는, 방전공간 30을 열 방향으로, 즉 유지전극과 직교하는 방향으로 분할하는 분리벽이 존재하지 않는다.
그러므로, 라인 L간의 역슬리트 S2를 80∼140㎛ 폭의 방전슬리트 S1보다 넓게, 전형적으로 400∼500㎛ 폭으로 선택되어 있다
제4도에 도시한 바와 같이, 제 1 유지전극 X는 평면으로 보았을때 띠형으로 패터닝된 투명 ITO(Indium-Thin-Oxide)막 X11과 ITO막 X11보다 폭이 좁게 패터닝된 금속막 X21으로 형성되어 있다.
제 2 유지전극 Y는 마찬가지로 띠형 ITO막 Y11과 ITO막 Y11보다 폭이 좁은 띠형 금속막 Y21으로 형성되어 있다
금속막 X21과 Y21은 모두 전형적으로 크롬/구리/크롬의 3층 구조된 형성된 불투명막이고 방전공간 30측의 ITO막 X11과 Y11표면에 제 1 및 제 2 유지전극 X 및 Y의 저항을 감소시키기 위한 보조도체로서 설치되어 있다.
제 1의 유지전극 X의 금속막 X21는, 종래의 제2도와 마찬가지로, ITO막 X11의 방전슬리트 S1에서 먼쪽의 모서리부에 위치되어 있다.
이에 대하여, 제 2 유지전극 Y의 금속막 Y21는 ITO막 Y11의 방전슬리트 S1근방의 모서리부에 위치되어 있다.
ITO막 X11및 Y11과 금속막 X2l및 Y2l의 크기의 구체예는 표 1에 표시되어 있다. 표 1의 숫자는 42인치 화면크기의 설계 값이다. ITO막 X11및 Y11두께의 바람직한 범위는 0.015∼0.03㎛이고, 폭의 바람직한 범위는 250-300㎛이다. 금속막 X21및 Y21의 두께의 바람직한 범위는 1∼4㎛이고, 폭의 바람직한 범위는 50∼200㎛이다.
[표 1]
표 2는 PDP 1의 화면의 사양을 보인 것이다.
[표 2]
제1도에 사선으로 표시된 프레임형의 영역 31은 전면측 유리기판 11 및 배면측의 유리기판 21을 밀봉하는 영역이다.
모든 제 1 유지전극 X는 전면측 유리기판 11의 수평방향의 단부까지 도출되고 모든 제 2유지전극 Y는 다른쪽의 단부까지 도출되어 있다. 제 1 유지전극 X는 구동회로를 간단히 하기 위하여 공통단자 Xt(제1도)와 전기적으로 접속되어 있다.
제 2 유지전극 Y는 1라인씩 어드레싱을 가능케 하기 위하여 개별적으로 독립하여 있고, 도출단자 Yt(제1도)를 통하여 개별적으로 도출되어 있다.
어드레스전극 A는 배면측의 유리기판 21의 수직방향의 단부에 설치된 도출단자 At(제1도)를 통하여 도출되어 있다
방전셀이 밀봉영역 31내에 제 1및 제 2 유지전극 X 및 Y와 어드레스전극 A를 규정하는 영역은 유효표시영역 SC이다.
유효표시영역 SC와 밀봉영역 31사이에는 밀봉재료에서의 가스방출의 영향을 피하기 위하여 프레임형 비표시영역 32가 형성되어 있다. 배면측의 유리기판 21의 비표시영역 32에는 방전공간 30에 방전가스를 도입하기 위한 홀(hole) 210(제1도)이 형성되어 있다.
상술한 구성을 갖는 PDP 1은 도면에 도시되지 않은 구동유니트와 조합하여 벽걸이방식의 텔레비젼 수상기등의 표시장치로서 사용된다. 이러한 경우에, PDP 1은 플렉시블 배선판에 의해 구동유니트와 전기적으로 접속된다.
이하에, PDP 1의 구동방법에 대하여 설명한다.
이하에는 PDP 1에 일본특개평 7-160218의 제 3 실시예로서 개시된 구동방법을 적용한 예를 설명한다.
제5도는 이 구동방법의 필드 f의 블럭도이고, 제 6도는 인가전압의 파형도이다.
PDP 1의 표시동작에 있어서, 1개의 필드 f는 예를들면 1개의 화면(1개의 프레임)에 대응한다.
256계조표시를 행하는 경우에는, 1개의 필드 f는 리셋기간 TR, 어드레스 기간 TA, 및 유지기간 TS로 분할된다. 각 서브필드 sf에서의 휘도의 상대비율이 1:2:4:8:16:32:64:128이 되도록 각 서브필드 sf의 유지기간 TS에서의 가시휘도에 대한 발광회수를 설정한다. 이와같이, 각 서브필드 sf는 임의의 계조레벨의 표시기간에 대한 것이다.
인터레이스(interlace) 시스템의 텔레비젼에 대해 주사되는 화면을 재생하경우에는, 1화면, 즉 1 프레임을 표시하기 위하여 2개의 필드 f를 이용한다.
유효표시영역 SC의 벽전하는 이전의 발광상태의 영향을 방지하기 위하여 리셋기간 TR중에 소거된다.
리셋기간 TR에 있어서, 구동유니트는 제 1 유지전극 X에 면방전개시전압 VfxY를 초과하는 피크값 (Vr = Vs + Yw)을 갖는 양극성의 쓰기펄스 Pw를 인가하고, 제 2 유지전극 Y(Y1, Y2‥‥ Yn)는 0전위로 유지된다. 더욱이, 동시에 모든 어드레스 전극 A에 피크값 Vaw를 갖는 양의 펄스 Paw를 인가한다.
쓰기펄스 Pw의 상승에 따라서, 모든 라인에서 강한 면방전이 발생하여, 일단 벽전하가 유전체층 17상에 축적된다.
그러나, 쓰기펄스 Pw의 하강에 따라서 벽전하의 자기방전이 발생함으로써, 유전체층 17상의 벽전하가 소실된다.
쓰기펄스 Paw는 방전공간 30의 어드레스 전극측면의 벽에 벽전하의 축적을 억제하기 위하여 인가된다 바람직한 피크값 Vaw는 식(1)로 표현된 범위 내에 있다.
VaVawVs ···· (1)
어드레스기간에 있어서, 라인마다 순차적으로 어드레싱 동작을 행한다. 제 1 유지전극 X를 접지레벨에 대하여 양전위 Vax, 예를들면 약 +50V로 바이어스하고, 모든 제 2유지전극 Y를 음전위 Vsc, 예를들면 -7OV로 바이어스 한다.
이러한 상태에서, 제 1 라인 L1에서 시작하여 각 라인 L을 순차적으로 선택하여 제 2 유지전극 Y에 음의 주사펄스 Py(제11도)를 인가한다.
선택된 라인 L2의 제 2 유지전극 Y는 일시적으로 음전위 Vy, 예를들면 -170V로 바이어스 된다.
라인 L의 선택과 동시에, 피크값 Va, 예를들면 +60V를 갖는 양의 어드레스펄스 Pa(제11도)를 발광될 셀에 관련하는 어드레스전극 A에 인가한다.
선택된 라인 L에 있어서, 어드레스펄스 Pa를 인가하는 셀의 제 2 유지전극 Y와 어드레스전극 A사이에서 어드레스방전이 발생한다.
제 1 유지전극 X가 어드레스펄스 Pa에 근접한 전위를 갖는 동일한 극성의 전위로 바이어스 되기 때문에 제 1 유지전극 X와 어드레스전극 A사이에는 방전이 발생하지 않는다.
더욱이, 제 1 유지전극 X의 바이어스 전위 Vax는 라인 L내의 비선택된 셀에 벽전하가 축적되는 것을 방지하기 위하여 제 1 유지전극 X와 제 2 유지전극 Y사이의 전압차가 면방전개시 전위 VfXY보다 낮도록 설정되어 있다. 면방전개시전위 VfXY는 통상 제 2 유지전극 Y와 어드레스전극 A사이의 개시전위 VfAY보다 높다.
전위 Vax 와 Vy 및 Va는 다음의 관계를 충족한다.
(｜Vax｜ ·｜Vy｜)<｜VfXY｜ ‥‥(2)
(｜Va｜ ·｜Vy｜)≥｜VfAY｜ ‥‥(3)
유지기간 TS는 계조레벨에 따라 휘도를 확보하기 위하여 어드레싱동작에 의해 설정된 발광상태를 유지하는 기간이다.
어드레스 방전을 방지하기 위하여, 모든 어드레스전극 A는 양전위, 예를들면 약 Vs/2로 바이어스되고, 최초에 모든 유지전극 Y에 피크값 Vs (Vs<VfXY)를 갖는 양의 유지펄스 Pss를 인가한다.
다음에, 제 1 유지전극 X와 제 2 유지전극 Y에 피크값 Vs를 갖는 양의 유지펄스 Ps를 교대로 인가한다.
유지펄스 Pss 또는 Ps의 인가때 마다, 어드레스기간 TA중에 벽전하로 축적된 셀에서 면방전이 발생한다.
전하축적상태를 안정화하기 위하여, 유지펄스 Pss의 펄스폭은, 예를들면 1㎲ 만큼 다음의 유지펄스 Ps의 폭보다 길게 설정되어 있다.
제7(a)도, 7(b)도에는 어드레스기간 TA중에 벽전하의 전이를 개략적으로 도시하고 있다. 이 도면에는 설명의 편의상, PDP 1의 구조가 간략화되어 있다. 예를들면, -l70V의 주사펄스 Py와 +60V의 어드레스 펄스의 인가시에 제 2 유지전극 Y 와 어드레스전극 A 사이에서 어드레스방전이 발생한다.
방전공간 30을 가로지르는 이 어드레스 방전은 제 2 유지전극 Y의 금속막 Y21와 어드레스전극 A사이에서 개시한다.
다음에, 양전하가 유전체층 17에 축적함에 따라, ITO막 Y11과 어드레스전극 A사이의 인접한 방전으로 방전이 이동한다.
음전하가 형광체층 28에 축적함에 따라, 제 2 유지전극 Y와 어드레스전극 A사이의 전계는 양과 음의 전하의 축적에 의해 약해져서 어드레스방전이 정지한다.
금속막 Y2l이, 제7(a)도에 도시한 바와 같이, 방전슬리트 S1에 근접하여 배치되기 때문에, 방전슬리트 S1의 근방의 유전체층 17에 축적된 전하는 금속막이 방전슬리트 S1에서 먼쪽에 배치된 경우보다 많다
한편, 방전슬리트 S1의 근방의 방전공간 30에 어드레스방전에 의해 발생된 부유전하(floating charges)로 인하여, 그 프라이밍(priming)효과에 의해 면방전개시전위 VfXY가 감소한다.
결과적으로, 제7(b)도에 도시한 바와 같이, 제 1 유지전극 X와 제 2 유지전극 Y사이에서도 방전이 발생하여, 유전체층 17상의 축적된 벽전하의 양이 증대한다.
방전슬리트 S1의 근방에 축적된 벽전하는 다음의 유지동작으로 유효하게 작용한다.
더욱이, 방전슬리트 S1의 근방에서의 어드레스방전은 인접하는 라인의 착오발광의 방지에 유효하다. 이는 벽전하가 역슬리트 S2근처에 거의 축적하지 않기 때문이다
제8도에는 본 발명의 제 2의 바람직한 실시예의 PDP 2의 유지전극구조가 개략적으로 도시되어 있다. PDP 2는 상술한 PDP 1과 마찬가지인 면방전형식의 것이다.
매트릭스 표시의 각 셀에 대해 제 1유지전극 X, 제 2 유지전극 Y 및 어드레스전극 A2가 존재한다. 제 1 및 제 2 유지전극 X 및 Y는 방전공간 302에 대하여 도면에 도시하지 않았지만 유전체층으로 절연되어 있다.
제 1 유지전극 X는 보조도체로서 제 1투명도전막 X12와 제 B 금속막 X22로 구성되어 있다. 제 1금속막 X22는 제 1투명도전막 X12의 방전공간측의 표면에 증착되어 있고 제 1투명도전막 X12의 방전슬리트 S12에서 먼쪽의 모서리부에 배치되어 있다.
제 2 유지전극 Y는 마찬가지로 보조도체인 제 2투명도전막 Y12와 제 2금속막 Y22로 구성되어 있다. 제 2 금속막 Y22는 제 2투명도전막 Y12의 방전공간측의 표면에 증착되어 있고, 제 2투명도전막 Y12의 방전슬리트 S12에 근접한 모서리부에 배치되어 있다.
제 1의 바람직한 실시예의 PDP 1과 비교하여 제 2의 바람직한 실시예의 PDP 2의 특징은 제 2 금속막 Y22폭 w2가 제 1 금속막 X22의 폭 w1보다 넓다는 데 있다.
제 2 투명도전막 Y12의 폭은 제 1 투명도전막 X12의 폭과 거의 같다. 제 2 유지전극 Y의 전기저항이 제 2 금속막 Y22의 폭 w2를 확장함으로써 감소되기 때문에, 전압은 셀에 효율적으로 인가될 수가 있다.
PDP 2의 구동시에는, PDP 1과 마찬가지로 제 2 유지전극 Y와 어드레스 전극 A2를 어드레싱동작에 사용하고, 제 1 유지전극 X와 제 2 유지전극 Y를 유지동작에 사용한다.
PDP 2의 어드레싱동작에서는, PDP 1에 비하여 제 2 유지전극 Y의 전기저항의 감소에 의해 어드레스방전이 향상되어서 벽전하의 축적량이 증대된다.
제9도에는 본 발명의 제 3의 바람직한 실시예의 PDP 3의 유지전극구조가 개략적으로 도시되어 있다. PDP 3도 상술한 PDP 1과 마찬가지인 면방전형식의 것이다. 매트릭스 표시의 각 셀에는 제 1 유지전극 X, 제 2 유지전극 Y 및 어드레스전극 A3이 존재한다. 제 1 및 제 2 유지전극 X 및 Y는 유전체층 173에 의해 방전공간 303에 대하여 절연되어 있다.
제 1 유지전극 X는 보조도체로서 제 1투명도전막 X13과 제 1 금속막 X23으로 구성되어 있다.
제 1 금속막 X23은 제 1투명도전막 X13의 방전공간측의 표면에 증착되어 있고 제 1투명도전막 X13의 방전슬리트 S13에서 먼쪽의 모서리부에 배치되어 있다.
제 2 유지전극 Y는 마찬가지로 보조도체인 제 2투명도전막 Y13과 제 2 금속막 Y23으로 구성되어 있다.
제 2 금속막 Y23은 제 2투명도전막 Y13의 방전공간측의 표면에 증착되어 있고 제 2투명도전막 Y13의 방전슬리트 S13에 근접한 모서리부에 배치되어 있다.
제 1의 바람직한 실시예와 비교하여, 제 3의 바람직한 실시예의 PDP3의 특징은 제 2금속막 Y23이 제 1 금속막 X23보다 어드레스전극 A3에 근접하여 배치되어 있다는 데 있다. 이 구조적 특징은 제 1 유지전극 X와 제 2 유지전극 Y를 이 순서로 순차적으로 형성함으로써 기인된 것이다. 즉, 제 1 유지전극 X를 형성한 후에, 유전체재료를 도포하고 나서, 제 2 유지전극 Y를 형성한다.
제 1 금속막 X23보다 두꺼운 제 2 금속막 Y23을 어드레스 전극 A3에근접하게 하는 것이 가능하지만, 상술한 순차적 형성보다 제조공정이 더 복잡하게 된다.
PDP 3의 구동시에, 상술한 바람직한 실시예들과 마찬가지로, 제 2 유지전극 Y와 어드레스전극 A3을 어드레싱동작에 사용하고, 제 1 유지전극 X와 제2 유지전극 Y를 유지동작에 사용한다.
PDP 3의 어드레싱동작에서는, PDP 1에 비하여 제 2 유지전극 Y를 어드레스전극 A3에 근접하게 함으로써 어드레스방전은 향상되어, 축적된 벽전하의 양이 증대된다.
제 3의 바람직한 실시예의 PDP의 더 바람직한 구동방법을 제 5의 바람직한 실시예로서 이후에 상세히 설명한다.
이하에, 본 발명의 제 4의 바람직한 실시예를, PDP의 주 구성요소를 개략적으로 도시한 제10도를 참조하여 설명한다.
PDP 4는, 상술한 바람직한 실시예들과 마찬가지로, 매트리스 표시의 각 단위 발광영역에 3개의 전극을 갖는 면방전형식의 것이다.
한쌍을 이루는 제 1 및 제 2 유지전극 X 및 Y는 매트릭스표시의 라인L4마다 전면측의 유리기판 114의 내면에 배열되어 있다.
AC구동을 위하여, 방전공간 304에 대하여 이들 유지전극 X 및 Y를 절연하도록 유전체층 174가 설치되어 있다. 유전체층 174의 표면에는 도면에 도시하지 않은 보호막이 증착되어 있다.
유전체층 174는 투명하다. 배면측의 유리기판 214의 내면에는 제 1 및 제 2 유지전극 X 및 Y를 직교하도록 매트릭스 표시의 열마다 어드레스전극 A4가 배열되어 있다.
어드레스전극 A4상의 유전체층의 표면을 포함하여 배면측의 유리기판 214를 피복하도록 형광체층 284가 도포되어 있다.
제 1 유지전극 X는 평면으로 보았을때 띠형의 제 1 투명도전막 X14와 제 1 투명도전막 X14보다 폭이 좁은 띠형의 제 1금속막 X24로 구성되어 있다.
한편, 제 2 유지전극 Y는 제 2 금속막만으로 구성되어 있다. 제 1 금속막 X24는 양호한 도전성을 확보하기 위한 보조도체이고, 제 1투명도전막 X14의 방전슬리트 S14에 먼쪽의 모서리부에 축적되어 있다.
PDP 4의 구동시에는, 상술한 바람직한 실시예들과 마찬가지로, 제 2 유지전극 Y와 어드레스전극 A4를 어드레싱동작에 사용하고, 제 1 유지전극 X와 제 2 유지전극 Y를 유지동작에 사용한다.
이하에, 제 3의 바람직한 실시예의 PDP 3의 구동방법을 제 5의 바람직한 실시예로서 설명한다.
먼저, 어드레스전극 A3와 제 2 유지전극 Y사이에서 발광될 셀에 대해 어드레스 기간중에 어드레스방전을 행한다. 어드레스방전개시전압을 결정하는 전극거리, 즉 제 2유지전극 Y과 어드레스전극 A3사이의 대향거리 DYA(제9도)는 제 1 유지전극 X과 어드레스전극 A3사이의 대향거리 DXA(제9도)보다 작다(즉, DYA<DXA).
더욱이, 제 2 유지전극 Y를 피복하는 유전체층 173의 부분은 제 1 유지전극 X를 피복하는 유전체층 173의 다른 부분보다 얇다. 이들 사실에 의하여, 어드레스 방전은 종래의 전극구조에서 보다 낮은 전압인가에 의해 야기된다.
이하에 제11도 및 제12(a)도, 제l2(b)도를 참조하여, 특히 제5도와의 차이점에 대하여 PDP 3에 인가된 전압의 파형을 설명한다.
유지기간중에, 배면측의 유리기판상의 전하를 방지하기 위하여 어드레스전극 A3는 음의 전위로 바이어스되고, 다음에 먼저 피크값 Vs를 갖는 제 1 양의 유지펄스 Ps를 모든 제 2 유지전극 Y에 인가한다.
이어서, 제 1 유지전극 X에의 제 2 유지펄스 Psx의 인가와 제 2유지전극Y에의 제 1 유지펄스 PS의 인가를 교대로 반복한다. 양쪽의 유지펄스 Psx 또는 Ps의 각 인가시에, 면방전, 즉 유지방전은 벽전하의 극성을 역으로 하기 위하여 소정의 축적된 벽전하를 갖는 셀에서 발생한다.
여기서, 제 2 유지전극 Y이 캐소드인 유지방전을 일으키는 펄스, 즉 제 1 유지전극 X에 인가된 제 2 유지펄스 Psx는 제 1 유지펄스 Ps와 마찬가지로 피크값 Vs을 갖는 양의 펄스이다. 그러나, 제 2 유지펄스 Psx의 상승은 제 1 유지펄스 PS의 상승보다 단계적으로 더 크다.
유전체층 17의 제 2 유지전극 Y를 피복하는 부분에의 이온충격은 후술하는 바와 같이 제 2 유지펄스 Psx의 파형의 상승을 의도적으로 느리게함으로써 완화될 수가 있다.
제12(a)도, 제12(b)도에는 실효전압으로 호칭되는 경우도 있는, 유지기간중에 셀에 인가된 전압파형, 즉 셀전압이 도시되어 있다. 제12(a)도에는 제 2 유지전극 Y에 인가된 제 1 유지펄스 Ps의 예가 도시되어 있고, 제12(b)도에는 제 1 유지전극 X에 인가된 제 2 유지펄스 Psx의 예가 도시되어 있다.
이때에, 전압이 인가되지 않은 유지전극은 0V로 유지된다.
제12(a)도에서, 양쪽의 유지전극 X 및 Y간의 셀전압 Veff는 제 1 유지펄스 Ps의 인가에 의해 벽전압(wall voltage) Vwall에 가해지므로, 면방전개시전위 VfXY가 급속히 상승되어 초과된다.
여하튼, 충전전류는 셀로 흐른다. 면방전은 제 1 유지펄스 Ps의 상승후에 지연되어 발생하는 경우도 있다. 이때에, 셀전압은 그 최대값에 이미 도달하였기 때문에, 비교적 강하다. 반대극성의 벽전하는 이 방전에 의해 축적되어 셀전압 Veff는 감소되고 최종적으로 극성은 역으로 된다.
한편, 제 2 유지펄스 Psx의 인가시에는, 셀전압 Veff는 제12(b)도에 도시한 바와 같이 벽전압 Vwall에서 점차적으로 상승한다. 면방전은 셀전압 Veff가 면방전개시전위 VfXY를 초과하는 순간에 가끔 늦게 지연되어 발생한다. 이 경우에, 면방전은 셀전압 Veff가 그 최대값에 도달하기 전에 발생하기 때문에 방전은 가파른 제 1 유지펄스 Ps의 경우보다 약하다.
제13도에는 구동회로가 반도체스위치로 형성되는 경우가 개략적으로 도시되어 있다. 제 1 및 제 2 유지전극 X 및 Y의 바이어스 전위는 제 1 및 제 2 절환회로 110과 120에 의해 각각 접지전위와 유지전압 Vs사이에서 절환된다. 절환제어신호는 도면에 도시하지 않은 제어기에서 절환회로 110 및 120 양쪽에 입력된다.
제 2 유지전극 Y는 제 2 절환회로 120의 출력단자에 직접 접속되어 있다.
한편, 제 1 유지전극 X는 예를들면 100Ω의 저항 115를 통하여 제 1 절환회로 110의 출력단자에 접속되어 있다. 그러므로, 제 1 유지전극 X의 표유용량 Cs와 저항 115에 의해 결정된 시정수가 증대하여, 제 1 유지전극 X에 인가된 제 2 유지펄스 Psx의 상승은 제 1 유지펄스 Ps의 상승보다 단계적으로 더 크다.
제 2 유지펄스 Psx에 의한 유지방전은 약 0.6㎲에서 개시하고, 제 1 유지펄스 Ps에 의한 유지방전은 약 0.6㎲에서 이미 피크에 도달한다.
제 2 유지전극 Y를 방전공간 303에 근접하게 이동함으로써 달성된 보다 실행가능한 어드레스 방전으로 인하여, 방전공간 303의 공간크기, 즉 분리벽 29의 높이는 상술한 제 5의 바람직한 실시예에서 더 증대될 수가 있다.
이 경우에, 어드레스방전을 일으킬 때에 종래처럼 동일한 정도의 전압을 인가하는 것이 필요하더라도, 면방전이 쉽게 확산되고 분리벽 29의 높이가 증대하는 만큼 형광체층 28의 도포영역이 넓어지기 때문에 설계자유도를 개량하면서, 휘도는 물론 발광효율을 향상시킬 수가 있다.
유지전극을 피복하는 전극보호층의 열화는 제 3의 바람직한 실시예의 구동방법을 이용하여 방지될 수가 있다.
상술한 발명의 이용에 의해, 유지전극쌍의 방전 갭(gap)의 근방에서 발생할 수 있는 어드레스방전으로 벽전하의 축적이 유효하게 된다. 그러므로, 유지동작시에 필요한 벽전하를 확보하여 어드레스기간이 단축되는 경우에도 오류동작이 없는 고속표시를 얻을 수 있다.
더욱이, 인접하는 라인상의 착오발광을 방지할 수가 있다
상술한 바람직한 실시예에 관련된 PDP 1∼4가 배면측의 유리기판 21 및 214의 내면에 배열되도록 한 구성을 갖더라도, 본 발명은 어드레스전극과 유지전극이 동일한 기판상에 있도록 한 구성의 PDP로 실현될 수가 있음이 자명하다.
본 발명의 많은 특징과 이점은 상세한 설명으로부터 자명하고, 첨부한 청구범위에 의해 발명의 정신과 범위내에서 방법의 이러한 특징과 이점을 모두 망라하는 데 있다.
더욱이, 수많은 변경과 변화가 당업자에게 즉시 행해질 수 있으므로, 발명을 한정하도록 열거되지 않고, 따라서 발명의 범위내에서 적합한 모든 변경을 행할 수도 있다.

Claims (8)

  1. 라인방향을 따라 평행하게 연장되어 있고, 그 라인방향에 직교하는 제2 방향으로 이간되어 있고, 그 사이에 방전슬리트(S1, S12, S13)가 개재되어 있는 제1 및 제2 유지전극(X), (Y);방전공간(30, 302, 303);제1 및 제2 유지전극을 방전공간에 대하여 절연시키도록 제1 및 제 2 유지전극상에 피복된 유전체층으로서, 이 유전체 층의 표면을 따라 방전슬리트(S1, S12, S13)의 바로 근처에서 발광을 위한 방전이 발생되도록 한 유전체층(17,173); 및 유전체층과 방전공간을 통하여 제 1 및 제 2 유지전극과 교차하여 대향하여 있고 서로 분리되어 있는 어드레스전극(A, A2, A3)으로 구성되는 AC형 플라즈마 디스플레이 판넬에 있어서, 상기 제 1 유지전극(X)은 방전슬리트(S1, S12, S13)에 근접한 제 1 모서리와 그 방전슬리트에서 멀리 떨어진 제2 모서리를 갖는 긴 제 1 투명전극(X11, X12, X13) 및, 상기 제 1 투명전극상에 상기 제 1 투명전극의 폭보다 좁게 배치되되, 상기 방전슬리트에 대향하도륵 방전슬리트와 제 1 유지전극의 제 1 모서리로부터 상기 제2방향으로 배치되는 제 1 모서리와, 상기 방전슬리트에서 멀리 떨어져 있고 제 1 유지전극의 제 2 모서리에 근접하게 배치되어 있는 제 2 모서리를 갖는 긴 제 1 금속전극(X21, X22, X23)으로 구성되어 있고, 제 2 유지전극(Y)은 상기 방전슬리트(S1,S12, S13)에 근접한 제1 모서리와 그 방전슬리트에서 멀리 떨어진 제 2 모서리를 갖는 긴 제 2 투명전극(Y11, Y12, Y13) 및, 상기 제2 투명전극상에 상기 제 2 투명전극의 폭보다 좁게 배치되되, 상기 방전슬리트에 대향하도록 방전슬리트와 상기 제 2 투명전극의 제 1 모서리에 근접하는 제 1 모서리와, 상기 방전슬리트에서 멀리 떨어져 있고 제 2 투명전극의 제 2 모서리로부터 상기 제 2 방향으로 배치되는 제 2 모서리를 갖는 긴 제 2 금속전극(Y21, Y22, Y23)으로 구성되어 있고, 상기 어드레스전극과 상기 제 2 유지전극과의 사이에서 어드레스방전을 생기게 하도록 구성하고 있는 것을 특징으로 하는 AC형 플라즈마 디스플레이판넬.
  2. 제1항에 있어서, 상기 제2 금속전극(Y22)의 폭(W2)이 상기 제 1 금속전극(X22)의 폭(W1)보다 넓은 것을 특징으로 하는 AC형 플라즈마 디스플레이 패널.
  3. 제1항에 있어서, 상기 제 2 유지전극(Y)과 상기 어드레스전극(A3) 사이의 거리(DYA)가 상기 제 1 유지전극(X)과 상기 어드레스전극(A3) 사이의 거리(DXA)보다 작은 것을 특징으로 하는 AC형 플라즈마 디스플레이 판넬.
  4. 라인방향을 따라 평행하게 연장되어 있고, 그 라인방향에 직교하는 제2 방향으로 이간되어 있고, 그 사이에 방전슬리트(S1, S12, S13)가 개재되어 있는 제1 및 제2 유지전극(X), (Y); 방전공간(30, 302, 303); 제 1 및 제 2 유지전극을 방전공간에 대하여 절연시키도록 제1 및 제 2 유지전극상에 피복된 유전체층으로서, 이 유전체층의 표면을 따라 방전슬리트(S1, S12, S13)의 바로 근처에서 발광을 위한 방전이 발생되도록 한 유전체층(17, 173); 및 유전체층과 방전공간을 통하여 제 1 및 제 2 유지전극과 교차하여 대향하여 있고 서로 분리되어 있는 어드레스전극(A, A2, A3)으로 구성되는 AC형 플라즈마 디스플레이 판넬로서, 상기 제 1 유지전극(X)은 방전슬리트(S1, S12, S13)에 근접한 제1 모서리와 그 방전슬리트에서 멀리 떨어진 제 2 모서리를 갖는 긴 제 1 투명전극(X11, X12, X13) 및, 상기 제 1 투명전극상에 상기 제 1 투명전극의 폭보다 좁게 배치되되, 상기 방전슬리트에 대향하도록 방전슬리트와 제 1 유지전극의 제 1 모서리로부터 상기 제2방향으로 배치되는 제 1 모서리와, 상기 방전슬리트에서 멀리 떨어져 있고 제 1 유지전극의 제 2 모서리에 근접하게 배치되어 있는 제 2 모서리를 갖는 긴 제 1 금속전극(X21, X22, X23)으로 구성되어 있고, 상기 제 2 유지전극(Y)은 상기 방전슬리트(S1, S12, S13)에 근접한 제 1 모서리와 그 방전슬리트에서 멀리 떨어진 제 2 모서리를 갖는 긴 제 2 투명전극(Y11, Y12, Y13) 및, 상기 제 2 투명전극상에 상기 제 2 투명전극의 폭보다 좁게 배치되되, 상기 방전슬리트에 대향하도록 방전슬리트와 상기 제 2 투명전극의 제 1 모서리에 근접하는 제 1 모서리와, 상기 방전슬리트에서 멀리 떨어져 있고 제 2 투명전극의 제 2 모서리로부터 상기 제 2 방향으로 배치되는 제 2 모서리를 갖는 긴 제2 금속전극(Y21, Y22, Y23)으로 구성되는 AC형 플라즈마 디스플레이 판넬을 구동하는 방법에 있어서, 상기 유전체층상에 전하를 축적시키도록 상기 어드레스전극과 상기 제 2 유지전극 사이에 제 1 방전을 발생시키는 단계; 및 상기 축적된 전하를 활용하여 상기 제 1 유지전극과 상기 제 2 유지전극 사이에 제 2 방전을 일으키는 단계로 구성되는 것을 특징으로 하는 플라즈마 디스플레이 판넬의 구동방법.
  5. 라인방향으로 연장되는 제 1 유지전극(X); 제 1 유지전극에 평행하게 연장되어 있고 방전슬리트(S14)를 통하여 라인방향에 직교하는 제 2 방향으로 이간되어 있는 제2 유지전극(Y);방전공간(304);제 1 및 제 2 유지전극을 방전공간에 대하여 절연시키도록 제 1 및 제 2 유지전극상에 피복된 유전체층(174); 및 유전체층과 방전공간을 통하여 제 1 및 제 2 유지전극과 교차하여 대향하여 있고 서로 분리되어 있는 어드레스전극(A4)으로 구성되는 플라즈마 디스플레이 판넬에 있어서, 상기 제 1 유지전극(X)은 방전슬리트(S14)에 근접하는 제 1 모서리와 그 방전슬리트에서 멀리 떨어진 제 2 모서리를 갖는 긴 제 1 투명전극(X14) 및, 상기 제 1 투명전극상에 상기 제 1 투명전극의 폭보다 좁게 배치되되, 상기 방전슬리트에 대향하도록 방전슬리트와 제 1 유지전극의 제 1 모서리로부터 상기 제 2 방향으로 배치되는 제 1 모서리와, 상기 방전슬리트에서 멀리 떨어져 있고 제 1 유지전극의 제 2 모서리에 근접하게 배치되어 있는 제 2 모서리를 갖는 긴 제 1 금속전극(X24)으로 구성되어 있고, 제 2 유지전극(Y)은 긴 제 2 금속전극(Y)만으로 구성되어 있고, 상기 어드레스전극과 상기 제 2 유지전극과의 사이에서 어드레스방전을 생기게 하도록 구성하고 있는 것을 특징으로 하는 플라즈마 디스플레이 판넬.
  6. 라인방향으로 연장되는 제1 유지전극(X); 제1 유지전극에 평행하게 연장되어 있고 방전슬리트(S14)를 통하여 라인방향에 직교하는 제 2 방향으로 이간되어 있는 제2 유지전극(Y); 방전공간(304); 제 1 및 제 2 유지전극을 방전공간에 대하여 절연시키도록 제 1 및 제 2 유지전극상에 피복된 유전체층(174); 및 유전체층과 방전공간을 통하여 제 1 및 제 2 유지전극과 교차하여 대향하여 있고 서로 분리되어 있는 어드레스전극(A4)으로 구성되는 플라즈마 디스플레이 판넬로서, 상기 제 1 유지전극(X)은 방전슬리트(S14)에 근접하는 제 1 모서리와 그 방전슬리트에서 멀리 떨어진 제 2 모서리를 갖는 긴 제 1 투명전극(X14) 및, 상기 제 1 투명전극상에 상기 제 1 투명전극의 폭보다 좁게 배치되되, 상기 방전슬리트에 대 향하도록 방전슬리트와 제 1 유지전극의 제 1 모서리로부터 상기 제2방향으로 배치되는 제 1 모서리와, 상기 방전슬리트에서 멀리 떨어져 있고 제 1 유지전극의 제 2 모서리에 근접하게 배치되어 있는 제 2 모서리를 갖는 긴 제 1 금속전극(X24)으로 구성되어 있고, 상기 제 2 유지전극(Y)은 긴 제 2 금속전극(Y)만으로 구성되어 있는 플라즈마 디스플레이 판넬을 구동하는 방법에 있어서, 상기 유전체층상에 전하를 축적시키도록 상기 어드레스전극과 상기 제 2 유지전극 사이에 제 1 방전을 발생시키는 단계; 및 상기 축적된 전하를 활용하여 상기 제 1 유지전극과 상기 제 2 유지전극 사이에 제 2 방전을 일으키는 단계로 구성되는 것을 특징으로 하는 플라즈마 디스플레이 판넬의 구동방법.
  7. 라인방향을 따라 평행하게 연장되어 있고, 그 라인방향에 직교하는 제 2 방향으로 이간되어 있고, 그 사이에 방전슬리트(S13)가 개재되어 있는 제 1 및 제 2 유지전극(X), (Y); 방전공간(303); 제 1 및 제 2 유지전극을 방전공간에 대하여 절연시키도록 제 1 및 제 2 유지전극상에 피복된 유전체층으로서, 이 유전체층의 표면을 따라 방전슬리트(S13)의 바로 근처에서 발광을 위한 방전이 발생되도록 한 유전체층(173); 및 유전체층과 방전공간을 통하여 제 1 및 제 2 유지전극과 교차하여 대향하여 있고 서로 분리되어 있는 어드레스전극(A3)으로 구성되는 AC형 플라즈마 디스플레이 판넬로서, 상기 제 1 유지전극(X)은 방전슬리트(S13)에 근접한 제 1 모서리와 그 방전슬리트에서 멀리 떨어진 제 2 모서리를 갖는 긴 제 1 투명전극(X13) 및, 상기 제 1 투명전극상에 상기 제 1 투명전극의 폭보다 좁게 배치되되, 상기 방전슬리트에 대향하도록 방전슬리트와 제 1 유지전극의 제 1 모서리로부터 상기 제2방향으로 배치되는 제 1 모서리와, 상기 방전슬리트에서 멀리 떨어져 있고 제 1 유지전극의 제 2 모서리에 근접하게 배치되어 있는 제 2 모서리를 갖는 긴 제 1 금속전극(X23)으로 구성되어 있고, 상기 제 2 유지전극(Y)은 상기 방전슬리트(S13)에 근접한 제 1 모서리와 그 방전슬리트에서 멀리 떨어진 제 2 모서리를 갖는 긴 제 2 투명전극(Y13) 및, 상기 제 2 투명전극상에 상기 제 2 투명전극의 폭보다 좁게 배치되되, 상기 방전슬리트에 대향하도록 방전슬리트와 상기 제 2 투명전극의 제 1 모서리에 근접하는 제 1 모서리와, 상기 방전슬리트에서 멀리 떨어져 있고 제 2 투명전극의 제 2 모서리로부터 상기 제2방향으로 배치되는 제 2 모서리를 갖는 긴 제2 금속전극(Y23)으로 구성되어 있어, 상기 어드레스전극과 상기 제 2 유지전극과의 사이에서 어드레스방전을 생기게 하도록 구성되어 있는 AC 플라즈마 디스플레이 판넬을 구동하는 방법에 있어서, 동일한 극성의 제 1 및 제 2 펄스를 각각 제 1 유지전극과 제 2 유지전극에 교대로 인가하여 제 1 및 제 2 유지전극 사이에서 방전을 주기적으로 발생시키는 유지기간동안에, 제 1 유지전극에 대하여 제 2 유지전극을 음(-)으로 되게하는 제 1 펄스의 제 1 상승시간이 제 1 유지전극에 대하여 제 2 유지전극을 양(+)으로 되게 하는 제 2 펄스의 제 2 상승시간 보다 느리게 한 것을 특징으로 하는 AC형 플라즈마 디스플레이 판넬의 구동방법.
  8. 제2항에 있어서, 상기 제 2 유지전극(Y)과 상기 어드레스전극(A3) 사이의 거리(DYA)가 상기 제 1 유지전극(X)과 상기 어드레스전극(A3) 사이의 거리(DXA)보다 작은 것을 특징으로 하는 AC 플라즈마 디스플레이 판넬.
KR1019960045195A 1995-10-16 1996-10-11 Ac형 플라즈마 디스플레이 판넬 및 구동방법 Expired - Fee Related KR100272418B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP07267153A JP3121247B2 (ja) 1995-10-16 1995-10-16 Ａｃ型プラズマディスプレイパネルおよび駆動方法
JP95-267153 1995-10-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020000041819A Division KR100306013B1 (ko) 1995-10-16 2000-07-21 Ａｃ형 플라즈마 디스플레이 판넬

Publications (2)

Publication Number Publication Date
KR970023562A KR970023562A (ko) 1997-05-30
KR100272418B1 true KR100272418B1 (ko) 2000-11-15

Family

ID=17440834

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019960045195A Expired - Fee Related KR100272418B1 (ko) 1995-10-16 1996-10-11 Ac형 플라즈마 디스플레이 판넬 및 구동방법
KR1020000041819A Expired - Fee Related KR100306013B1 (ko) 1995-10-16 2000-07-21 Ａｃ형 플라즈마 디스플레이 판넬

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020000041819A Expired - Fee Related KR100306013B1 (ko) 1995-10-16 2000-07-21 Ａｃ형 플라즈마 디스플레이 판넬

Country Status (3)

Country Link
US (1) US6295040B1 (ko)
JP (1) JP3121247B2 (ko)
KR (2) KR100272418B1 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418025B1 (ko) * 1996-11-27 2004-03-19 엘지전자 주식회사 플라즈마 디스플레이 판넬의 전극구조
KR100517362B1 (ko) * 1998-01-07 2005-12-21 엘지전자 주식회사 평판표시장치의 전극구조
KR100285620B1 (ko) * 1998-05-04 2001-04-02 구자홍 플라즈마 디스플레이 패널 및 그의 어드레스 방법
US6380677B1 (en) 1998-07-16 2002-04-30 Lg Electronics Inc. Plasma display panel electrode
DE69911984T2 (de) 1998-09-04 2004-08-12 Matsushita Electric Industrial Co., Ltd., Kadoma Verfahren und einrichtung zum steuern eines plasmabildschirms mit höherer bildqualität und hohem leuchtwirkungsgrad
JP3156677B2 (ja) 1998-09-14 2001-04-16 日本電気株式会社 プラズマディスプレイパネル
KR100341313B1 (ko) 1998-11-16 2002-06-21 구자홍 플라즈마 디스플레이 패널과 구동장치 및 방법
KR100335103B1 (ko) * 1999-08-09 2002-05-04 구자홍 플라즈마 디스플레이 패널의 구조와 구동방법
JP2001093427A (ja) * 1999-09-28 2001-04-06 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイパネルおよびその駆動方法
KR100640164B1 (ko) * 1999-11-26 2006-10-31 오리온피디피주식회사 플라즈마 디스플레이 패널의 전극
JP3511495B2 (ja) * 2000-03-13 2004-03-29 富士通株式会社 Ａｃ型ｐｄｐの駆動方法および駆動装置
JP2001273855A (ja) * 2000-03-28 2001-10-05 Sony Corp 交流駆動型プラズマ表示装置
US20020050783A1 (en) * 2000-06-01 2002-05-02 Tadahiko Kubota Electromagnetic-wave-shielding film, production method thereof and image display device using the same
US7133005B2 (en) * 2000-07-05 2006-11-07 Lg Electronics Inc. Plasma display panel and method and apparatus for driving the same
US6686897B2 (en) * 2000-09-21 2004-02-03 Au Optronics Corp. Plasma display panel and method of driving the same
US6935913B2 (en) 2000-10-27 2005-08-30 Science Applications International Corporation Method for on-line testing of a light emitting panel
US6545422B1 (en) 2000-10-27 2003-04-08 Science Applications International Corporation Socket for use with a micro-component in a light-emitting panel
US6612889B1 (en) 2000-10-27 2003-09-02 Science Applications International Corporation Method for making a light-emitting panel
US6796867B2 (en) 2000-10-27 2004-09-28 Science Applications International Corporation Use of printing and other technology for micro-component placement
US6822626B2 (en) 2000-10-27 2004-11-23 Science Applications International Corporation Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel
US6762566B1 (en) 2000-10-27 2004-07-13 Science Applications International Corporation Micro-component for use in a light-emitting panel
JP2002132208A (ja) * 2000-10-27 2002-05-09 Fujitsu Ltd プラズマディスプレイパネルの駆動方法および駆動回路
US7288014B1 (en) 2000-10-27 2007-10-30 Science Applications International Corporation Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel
US6570335B1 (en) 2000-10-27 2003-05-27 Science Applications International Corporation Method and system for energizing a micro-component in a light-emitting panel
US6764367B2 (en) 2000-10-27 2004-07-20 Science Applications International Corporation Liquid manufacturing processes for panel layer fabrication
US6620012B1 (en) 2000-10-27 2003-09-16 Science Applications International Corporation Method for testing a light-emitting panel and the components therein
US6801001B2 (en) 2000-10-27 2004-10-05 Science Applications International Corporation Method and apparatus for addressing micro-components in a plasma display panel
US6906689B2 (en) * 2001-04-18 2005-06-14 Lg Electronics Inc. Plasma display panel and driving method thereof
KR100404847B1 (ko) * 2001-07-18 2003-11-07 엘지전자 주식회사 플라즈마 디스플레이 패널
JP2005526286A (ja) * 2002-05-16 2005-09-02 松下電器産業株式会社 プラズマ・ディスプレイ・パネルの垂直クロストークの抑止
KR100472372B1 (ko) * 2002-08-01 2005-02-21 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
JP2004273746A (ja) * 2003-03-07 2004-09-30 Hitachi Cable Ltd 発光ダイオードアレイ
RU2254620C2 (ru) * 2003-03-24 2005-06-20 Баранов Роберт Павлович Способ формирования разряда и элемент отображения плазменной панели
EP1530191A3 (en) * 2003-11-07 2008-02-27 Thomson Plasma S.A.S. Small-gap plasma display panel with elongate coplanar discharges
JP2005294051A (ja) * 2004-03-31 2005-10-20 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの製造方法
KR100560543B1 (ko) * 2004-05-12 2006-03-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100667360B1 (ko) * 2005-09-20 2007-01-12 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
CN100446062C (zh) * 2006-01-18 2008-12-24 四川世纪双虹显示器件有限公司 一种不采用透明电极的等离子显示器显示屏的驱动方法
JPWO2008105160A1 (ja) * 2007-02-27 2010-06-03 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
JP2009222766A (ja) * 2008-03-13 2009-10-01 Panasonic Corp プラズマディスプレイパネルの駆動方法
RU2426177C2 (ru) * 2008-03-17 2011-08-10 Общество с ограниченной ответственностью "ДиС ПЛЮС" Способ возбуждения люминофора и элемент цветной плазменной панели переменного тока
JP5028318B2 (ja) * 2008-04-03 2012-09-19 株式会社日立製作所 プラズマディスプレイパネルおよびプラズマディスプレイ装置
KR100993433B1 (ko) 2008-05-22 2010-11-09 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2963506B2 (ja) 1990-08-07 1999-10-18 富士通株式会社 プラズマディスプレイパネル
EP0554172B1 (en) 1992-01-28 1998-04-29 Fujitsu Limited Color surface discharge type plasma display device
JP3499058B2 (ja) * 1995-09-13 2004-02-23 富士通株式会社 プラズマディスプレイの駆動方法及びプラズマディスプレイ装置

Also Published As

Publication number Publication date
KR970023562A (ko) 1997-05-30
JPH09115450A (ja) 1997-05-02
KR100306013B1 (ko) 2001-11-07
US6295040B1 (en) 2001-09-25
JP3121247B2 (ja) 2000-12-25

Similar Documents

Publication Publication Date Title
KR100272418B1 (ko) Ac형 플라즈마 디스플레이 판넬 및 구동방법
US7514870B2 (en) Plasma display panel having first and second electrode groups
KR100380693B1 (ko) 플라즈마디스플레이패널및그것을사용한전자장치
JP2962039B2 (ja) プラズマディスプレイパネル
JP3688055B2 (ja) 面放電型ｐｄｐ
KR100352862B1 (ko) Ac형플라즈마표시패널
KR100859648B1 (ko) 플라즈마 디스플레이 장치
JP3690148B2 (ja) プラズマディスプレイパネルおよびそれを用いた画像表示装置
JP3591971B2 (ja) Ａｃ型ｐｄｐ及びその駆動方法
JPH11272232A (ja) プラズマディスプレイパネル及びそれを利用した装置
JPH11238462A (ja) プラズマディスプレイパネル
JP3644789B2 (ja) プラズマディスプレイパネル及びその駆動方法
JPH08212933A (ja) 面放電型プラズマディスプレイパネル及びその駆動方法
JP3423742B2 (ja) 面放電型プラズマディスプレイパネル
KR100226166B1 (ko) 교류형 플라즈마 표시소자
JPH09259767A (ja) Ａｃ型ｐｄｐ及びその駆動方法
JP3764897B2 (ja) プラズマディスプレイパネルの駆動方法
JP2001068030A (ja) ３電極型ａｃプラズマディスプレイパネル
CN100423168C (zh) 等离子体显示板和等离子体显示装置
KR20020050740A (ko) 플라즈마 디스플레이 패널과 그 구동 방법
JP3272396B2 (ja) プラズマディスプレイ装置
KR100277643B1 (ko) 면방전형 플라즈마 표시 패널의 구동 방법
US20060097649A1 (en) Plasma display apparatus
KR100397433B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
JP2003068208A (ja) プラズマディスプレイパネルおよびその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961011

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19961011

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990415

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990913

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000425

Patent event code: PE09021S01D

A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20000721

Patent event code: PA01071R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000809

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000825

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000826

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030807

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20040809

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20050809

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060810

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070808

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20080808

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20090807

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20090807

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20110709