[go: up one dir, main page]

KR100237751B1 - Manufacturing method of semiconductor memory device - Google Patents

Manufacturing method of semiconductor memory device Download PDF

Info

Publication number
KR100237751B1
KR100237751B1 KR1019970027907A KR19970027907A KR100237751B1 KR 100237751 B1 KR100237751 B1 KR 100237751B1 KR 1019970027907 A KR1019970027907 A KR 1019970027907A KR 19970027907 A KR19970027907 A KR 19970027907A KR 100237751 B1 KR100237751 B1 KR 100237751B1
Authority
KR
South Korea
Prior art keywords
mask
photoresist
forming
photoresist pattern
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970027907A
Other languages
Korean (ko)
Other versions
KR19990003944A (en
Inventor
최양규
심대용
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970027907A priority Critical patent/KR100237751B1/en
Publication of KR19990003944A publication Critical patent/KR19990003944A/en
Application granted granted Critical
Publication of KR100237751B1 publication Critical patent/KR100237751B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 분야1. Fields to which the invention described in the claims belong

반도체 장치 제조 방법Semiconductor device manufacturing method

2. 발명이 해결하고자 하는 기술적 과제2. Technical problem to be solved by the invention

집적도가 높은 반도체 소자에서 종래의 한 번의 마스크 공정을 통한 직사각형 패턴 정의 방법은 직사각형의 꼭지점 부분이 라운딩되어 원하는 면적을 확보하기 어렵고, 직사각형 패턴 형성 후 한 번의 산화공정으로 형성되는 소자분리막은 소자간의 간격을 고려 하지 않음으로써 효과적인 소자의 특성을 얻지 못하는 단점이 있음.In the semiconductor device having a high degree of integration, the conventional rectangular pattern definition method using a single mask process is difficult to secure a desired area by rounding the corners of the rectangle, and the device isolation layer formed by one oxidation process after forming the rectangular pattern has a gap between devices. It does not take into account the disadvantages of not obtaining effective device characteristics.

3. 발명의 해결방법의 요지3. Summary of Solution to Invention

두 개의 마스크를 이용한 두 번의 마스크 공정으로 반도체 소자의 정확한 직사각형 패턴을 얻고, 2차에 걸친 산화 공정으로 소자의 간격과 특성을 고려한 선택적인 두께의 산화막을 형성함으로써 소자의 특성을 향상시키고자 함.It is intended to improve the characteristics of the device by obtaining an accurate rectangular pattern of a semiconductor device through two mask processes using two masks, and forming an oxide film having a selective thickness in consideration of device spacing and characteristics through a second oxidation process.

4. 발명의 중요한 용도4. Important uses of the invention

반도체 장치의 미세구조 형성에 이용됨.Used to form the microstructure of semiconductor devices.

Description

반도체 장치의 미세구조 형성 방법Method of forming microstructure of semiconductor device

본 발명은 일반적으로 반도체 장치의 미세 구조 형성 방법에 관한 것으로 특히, 직사각형 패턴의 꼭지점 부분을 정확히 정의하며 소자의 특성 및 소자간의 간격을 고려하여 적정 두께의 소자분리막을 성장할 수 있는 미세 구조 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention generally relates to a method for forming a microstructure of a semiconductor device. In particular, the present invention relates to a method for forming a microstructure of a semiconductor device, in which a vertex portion of a rectangular pattern is precisely defined and a device thickness of an appropriate thickness can be grown in consideration of device characteristics and spacing between devices. It is about.

집적도가 높은 반도체 소자의 소자분리막 제조시 디자인룰(design rule)의 감소로 활성영역의 폭이 현저하게 감소하여 산화공정시 충분히 산화막 성장을 억제 하지 못하고, 로코스(LOCOS, Local Oxidation of Silicon) 공정시 버드비크길이(bird's beak length)의 증가로 효과적인 활성영역의 폭을 확보하기가 힘들다.Due to the reduction of design rules in the fabrication of high isolation semiconductor devices, the width of the active region is significantly reduced, which does not sufficiently inhibit the growth of the oxide film during the oxidation process, and the LOCOS (Local Oxidation of Silicon) process Increasing bird's beak length makes it difficult to ensure effective width of active area.

도1은 직사각형 모양의 활성영역을 정의하기 위한 종래의 마스크로, 직사각형 모양을 정의 하는 영역(11)으로 활성영역이 정의된다. 디자인룰(design rule)에 따른 활성영역의 감소로 마스크 공정에서 이미 꼭지점 부분이 라운딩되어 종래의 마스크를 사용할 경우 꼭지점 부분에서 면적 손실이 있게 되어 소자분리막 형성을 위한 산화공정 중 질화막이 산화막 성장을 효과적으로 억제 하지 못하고, 또한 상기 꼭지점 부분에서 스트레스(stress) 감소로 버드비크길이가 현저히 증가하여 원하는 만큼의 활성영역의 폭을 확보하기 힘든 단점이 있다.1 is a conventional mask for defining an active region having a rectangular shape, and an active region is defined as an area 11 defining a rectangular shape. Due to the reduction of the active area according to the design rule, the vertex part is already rounded in the mask process, and when using a conventional mask, there is an area loss at the vertex part, so that the nitride film effectively grows the oxide film during the oxidation process to form the device isolation film. In addition, there is a disadvantage that it is difficult to secure the width of the active area as much as desired because the bird beak length is significantly increased due to the reduction of stress in the vertex portion.

또한, 상기와 같은 직사각형 모양을 정의 하는 하는 영역으로 이루어진 종래의 마스크를 사용하여 캐패시터의 전하저장전극 전도막을 패터닝함에 있어서 전하저장전극 전도막의 꼭지점 부분이 라운딩되어 면적 손실을 가져오는 단점이 있다.In addition, in the patterning of the charge storage electrode conductive film of the capacitor using a conventional mask having a region defining the rectangular shape as described above, there is a disadvantage in that the vertex portion of the charge storage electrode conductive film is rounded to bring about an area loss.

또한, 주변회로부에 NMOS, PMOS가 있는 경우, 종래의 한 번의 마스크 공정을 통해 소자분리막을 형성하면 각 소자의 특성을 고려하지 않은 같은 두께의 소자분리막이 형성되므로 효율적인 소자의 특성을 얻기가 어려운 단점이 있다.In addition, when there are NMOS and PMOS in the peripheral circuit portion, if the device isolation layer is formed through a conventional mask process, it is difficult to obtain the characteristics of an efficient device because the same thickness of the device isolation layer is formed without considering the characteristics of each device. There is this.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 두 개의 마스크를 이용한 두 번의 사진식각 공정으로 직사각형의 꼭지점 부분이 라운딩 되지 않은 정확한 패턴을 얻어 원하는 면적을 확보하고, 각 마스크 공정 과정 중 산화막의 두께를 선택적으로 성장시키는 2차의 산화공정을 실시함으로써 소자간 간격의 크기 및 특성을 고려한 소자분리막 형성을 목적으로 한다.In order to solve the above problems, the present invention obtains an accurate pattern without rounding the corners of a rectangle by two photolithography processes using two masks, thereby securing a desired area, and thickness of an oxide film during each mask process. By performing a secondary oxidation process to selectively grow the growth of the device isolation film in consideration of the size and characteristics of the gap between devices.

도1은 종래의 기술에 따른 직사각형 패턴을 정의하기 위한 마스크.1 is a mask for defining a rectangular pattern according to the prior art.

도2는 본 발명에 따라 직사각형 패턴을 정의하기 위한 마스크 배치도.Figure 2 is a mask layout for defining a rectangular pattern in accordance with the present invention.

도3A 내지 도3I는 본 발명의 일실시예에 따른 반도체 장치의 미세구조 형성 공정 단면도.3A-3I are cross-sectional views of a microstructure forming process of a semiconductor device in accordance with an embodiment of the present invention.

도4A 내지 도4E는 본 발명의 다른 실시예에 따른 반도체 장치의 미세구조 형성 공정 단면도.4A to 4E are cross-sectional views of a microstructure forming process of a semiconductor device according to another embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11 : 종래의 마스크에서 직사각형 모양을 정의하는 영역11: area defining the rectangular shape in a conventional mask

21,47 : 제1 마스크 22,50 : 제2 마스크21,47: first mask 22,50: second mask

31,41 : 실리콘 기판 32,42 : 패드산화막31,41 silicon substrate 32,42 pad oxide film

33, 43: 질화막 34,36 : 포토레지스트 패턴33, 43: nitride film 34, 36: photoresist pattern

35,49: 제1 소자분리막 37 : 제2 소자분리막35, 49: first device isolation layer 37: second device isolation layer

38 : 활성영역 39,52: 제1, 제2 소자분리막이 형성된 영역38: active region 39, 52: region in which the first and second device isolation layers are formed

40,53 : 제2 소자분리막이 형성된 영역40,53: region in which the second device isolation film is formed

44 : 셀영역 45 : 주변회로부의 PMOS 영역44: cell region 45: PMOS region of the peripheral circuit portion

46 : 주변회로부의 NMOS 영역 48: 막대 양의 질화막46: NMOS region of the peripheral circuit portion 48: positive electrode nitride film

51 : 셀영역 소자54: PMOS 55 : NMOS51 cell region element 54 PMOS 55 NMOS

상기 목적을 달성하기 위한 본 발명은 반도체 장치의 미세구조 형성 방법에 있어서, 반도체 장치의 미세구조 형성 방법에 있어서, 소정의 하부층이 형성된 반도체 기판 상에 제1 포토레지스트를 도포하는 단계; 직사각형 영역의 가로 또는 세로를 정의하는 제1 마스크를 사용하여 제1 포토레지스트 패턴을 형성하는 단계; 상기 제1 포토레지스트 패턴을 식각 마스크로 식각 공정을 실시하여 소정의 하부층을 노출하는 단계; 상기 제1 포토레지스트 패턴을 제거하는 단계; 전체 구조에 제2 포토레지스트를 도포하는 단계; 상기 제2 포토레지스트에 상기 제1 마스크의 정렬 방향과 직교하게 제2 마스크를 정렬하여 제2 포토레지스트 패턴을 형성하는 단계; 상기 제2 포토레지스트 패턴을 식각 마스크로 식각 공정을 실시하여 소정의 하부층을 노출하는 단계; 및 상기 제2 포토레지스트 패턴을 제거하는 단계를 포함하여 이루어진다.According to an aspect of the present invention, there is provided a method for forming a microstructure of a semiconductor device, the method comprising: applying a first photoresist on a semiconductor substrate on which a predetermined lower layer is formed; Forming a first photoresist pattern using a first mask defining a width or length of the rectangular area; Performing an etching process on the first photoresist pattern using an etching mask to expose a predetermined lower layer; Removing the first photoresist pattern; Applying a second photoresist to the overall structure; Forming a second photoresist pattern on the second photoresist by aligning the second mask perpendicularly to an alignment direction of the first mask; Performing an etching process on the second photoresist pattern using an etching mask to expose a predetermined lower layer; And removing the second photoresist pattern.

또한, 반도체 장치의 미세 구조 형성 방법에 있어서, 반도체 기판 상에 패드 산화막 및 질화막을 차례로 형성하는 단계; 상기 질화막 상에 제1 포토레지스트를 도포하는 단계; 직사각형 영역의 가로 또는 세로를 정의하는 제1 마스크를 사용하여 제1 포토레지스트 패턴을 형성하는 단계; 상기 제1 포토레지스트 패턴을 식각 마스크로 식각 공정을 실시하여 상기 질화막을 선택적으로 식각하여 제거하는 단계; 상기 제1 포토레지스트 패턴을 제거하는 단계; 상기 질화막이 제거된 반도체 기판 상에 제1 소자분리막을 형성하는 단계; 전체 구조에 제2 포토레지스트를 도포하는 단계; 상기 제2 포토레지스트에 상기 제1 마스크의 정렬 방향과 직교하게 제2 마스크를 정렬하여 제2 포토레지스트 패턴을 형성하는 단계; 상기 제2 포토레지스트 패턴을 식각 마스크로 식각 공정을 실시하여 상기 질화막을 선택적으로 식각하여 제거하는 단계; 상기 제2 포토레지스트 패턴을 제거하는 단계; 및 상기 질화막이 제거된 반도체 기판 및 상기 제1 소자분리막 상에 제2 소자분리막을 형성하는 단계를 포함하여 이루어진다.In addition, the method for forming a microstructure of a semiconductor device, comprising: sequentially forming a pad oxide film and a nitride film on a semiconductor substrate; Applying a first photoresist on the nitride film; Forming a first photoresist pattern using a first mask defining a width or length of the rectangular area; Selectively etching the nitride layer by performing an etching process on the first photoresist pattern using an etching mask; Removing the first photoresist pattern; Forming a first device isolation film on the semiconductor substrate from which the nitride film is removed; Applying a second photoresist to the overall structure; Forming a second photoresist pattern on the second photoresist by aligning the second mask perpendicularly to an alignment direction of the first mask; Selectively etching the nitride layer by performing an etching process on the second photoresist pattern using an etching mask; Removing the second photoresist pattern; And forming a second device isolation film on the semiconductor substrate from which the nitride film is removed and the first device isolation film.

또한, 반도체 장치의 미세구조 형성 방법에 있어서, 소정의 하부층이 형성된 반도체 기판 상에 포토레지스트를 도포하는 단계; 직사각형 영역의 가로 또는 세로를 정의하는 제1 마스크를 사용하여 상기 포토레지스트를 노광하는 단계; 상기 제1 마스크를 정렬한 방향과 직교하게 제2 마스크를 정렬하여 상기 포토레지스트를 노광하는 단계; 및 상기 포토레지스트를 현상하여 포토레지스트 패턴을 형성하는 단계를 포함하여 이루어진다.Also, a method of forming a microstructure of a semiconductor device, the method comprising: applying a photoresist on a semiconductor substrate on which a predetermined lower layer is formed; Exposing the photoresist using a first mask defining a width or length of the rectangular area; Exposing the photoresist by aligning a second mask perpendicular to a direction in which the first mask is aligned; And developing the photoresist to form a photoresist pattern.

이하, 첨부된 도면을 사용하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도2는 직사각형 모양의 가로 또는 세로를 정의하기 위해 사용하는 제1 마스크(21) 및 제2 마스크(22)를 나타낸 것이다.2 shows a first mask 21 and a second mask 22 used to define a horizontal or vertical shape of a rectangular shape.

도 3A 내지 도 3I는 두 개의 마스크를 사용하여 직사각형 모양을 갖는 활성영역을 정확히 형성하는 것과 동시에 가로, 세로의 각 방향으로 소자간의 간격이 다른 소자들 사이의 소자분리막 두께를 선택적으로 성장하는 과정을 나타낸 것이다.3A to 3I illustrate a process of selectively forming an active region having a rectangular shape by using two masks, and simultaneously growing a device isolation film thickness between devices having different intervals between devices in horizontal and vertical directions. It is shown.

실리콘 기판(31) 위에 패드산화막(32)과 질화막(33)을 성장한 후 제1 포토레지스트를 도포하고, 직사각형 영역의 가로 또는 세로를 정의하는 도 2의 제 1 마스크(21)를 사용하여 형성한 제1 포토레지스트 패턴(34)을 나타낸 것이 도3A이다.After the pad oxide film 32 and the nitride film 33 are grown on the silicon substrate 31, a first photoresist is applied and formed using the first mask 21 of FIG. 3A shows the first photoresist pattern 34.

도3B는 상기 포토레지스트 패턴(34)을 식각방지막으로하여 질화막(33)을 패드산화막(32)이 드러나도록 비등방 식각한 후 제1 포토레지스트 패턴(34)을 제거한 것이다. 다음, 원하는 두께만큼 제1 산화공정을 실시하여 원하는 두께의 제1 소자분리막(35)을 형성한 결과를 나타낸 것이 도3C이다.In FIG. 3B, the first photoresist pattern 34 is removed after anisotropic etching of the nitride layer 33 to expose the pad oxide layer 32 using the photoresist pattern 34 as an etch stop layer. Next, FIG. 3C shows the result of forming the first device isolation film 35 having the desired thickness by performing the first oxidation process to the desired thickness.

다음으로, 제2 포토레지스트를 도포하고 제1 마스크(21)의 정렬 방향에 직교하게 제2 마스크(22)를 정렬하여 제2 포토레지스트 패턴(36)을 형성한 결과를 도3D와 도3E에 나타내었다. 도 3D에서 a-a'를 절단한 단면을 나타낸 것이 도 3C이고, b-b'를 절단한 단면을 나타낸 것이 도 3E이다.Next, the result of applying the second photoresist and aligning the second mask 22 orthogonal to the alignment direction of the first mask 21 to form the second photoresist pattern 36 is shown in FIGS. 3D and 3E. Indicated. In FIG. 3D, a cross section taken along the line a-a 'is shown in FIG. 3C, and a cross section taken along the line b-b' is shown in FIG.

다음, 질화막(33)을 패드산화막(32)이 드러나도록 비등방 식각한 후 제2 포토레지스트 패턴(36)을 제거해 낸 것이 도3F이다. 이후, 제2 산화공정을 실시하여 원하는 두께만큼 제2 소자분리막(37)을 형성한 결과를 도3G에 보였다. 이후, 질화막(33)을 제거하면 도3H와 같은 결과를 얻을 수 있다.Next, FIG. 3F shows that the nitride film 33 is anisotropically etched to expose the pad oxide film 32 and the second photoresist pattern 36 is removed. Subsequently, a result of forming the second device isolation layer 37 by a desired thickness by performing a second oxidation process is shown in FIG. 3G. Thereafter, the nitride film 33 is removed to obtain a result as shown in FIG. 3H.

도 3I는 상기 과정의 결과로 이루어진 활성영역(38)과 제1, 제2 소자분리막이 형성된 영역(39)과 제2 소자분리막이 형성된 영역을 도시한 것으로, 소자간의 간격이 넓은 곳은 소자분리막을 얇게, 소자간의 간격이 좁은 곳은 소자분리막을 두껍게 성장시켜 효과적인 소자의 특성을 얻을 수 있다.FIG. 3I illustrates the active region 38 formed as a result of the above process, the region 39 in which the first and second device isolation layers are formed, and the region in which the second device isolation layer is formed. The thinner the gap between the devices, the thicker the device isolation layer can be grown, so that the effective device characteristics can be obtained.

이상의 설명은 셀영역을 예로 들어 설명한 것이다.The above description has been given taking the cell area as an example.

본 발명의 또다른 실시예로서 도 4A 내지 도 4E는 주변회로부에 PMOS와 NMOS가 있는 경우, 2차에 걸친 마스크 공정과 산화공정을 상기 셀영역과 주변회로부에 동시에 실시 하는 과정으로, 각 소자의 특성을 고려한 소자분리막 형성 과정을 나타낸 것이다.4A to 4E illustrate a process of simultaneously performing a second mask process and an oxidation process in the cell region and the peripheral circuit portion when the PMOS and the NMOS are included in the peripheral circuit portion. The process of forming a device isolation layer in consideration of characteristics is shown.

도 4A에 도시한 바와 같이 반도체 기판(41)에 패드산화막(42)과 질화막(43)을 형성한다. 상기 질화막(43)을 각 소자가 배치될 영역에 따라 도 4B에 도시한 바와 같이 셀영역(44), 주변회로부의 PMOS 영역(45) 및 주변회로부의 NMOS 영역(46) 등으로 나누어 다음을 설명한다. 제1 마스크 및 제1 마스크의 정렬 방향과 직교하여 정렬하게 될 제2 마스크와 각각 평행이 되도록 주변회로부의 PMOS 영역(45)과 NMOS 영역(46)을 설정한다. 이때 주변회로부의 PMOS 영역(45)과 NMOS 영역(46)은 셀영역 소자들간의 가로, 세로의 각 방향 간격과 PMOS 및 NMOS 특성을 고려하여 각 마스크의 정렬 방향과 평행하게 조합하여 배치한다.As shown in FIG. 4A, a pad oxide film 42 and a nitride film 43 are formed on the semiconductor substrate 41. The nitride film 43 is divided into a cell region 44, a PMOS region 45 of the peripheral circuit portion, an NMOS region 46 of the peripheral circuit portion, and the like, as shown in FIG. do. The PMOS region 45 and the NMOS region 46 of the peripheral circuit portion are set to be parallel to the first mask and the second mask to be aligned orthogonal to the alignment direction of the first mask. At this time, the PMOS region 45 and the NMOS region 46 of the peripheral circuit portion are arranged in parallel with the alignment direction of each mask in consideration of the horizontal and vertical direction gaps between the cell region elements and the PMOS and NMOS characteristics.

상기 질화막(43) 상에 제1 포토레지스트를 도포하고 셀영역(44), 주변회로부의 PMOS 영역(45) 및 NMOS 영역(46)에 형성될 직사각형 모양을 갖는 소자의 가로 또는 세로를 정의하는 제1 마스크(47)를 도 4C와 같이 정렬하여 제1 포토레지스트 패턴을 형성한다.A first photoresist is coated on the nitride film 43 and the width or length of the device having a rectangular shape to be formed in the cell region 44, the PMOS region 45 and the NMOS region 46 of the peripheral circuit portion is defined. 1 mask 47 is aligned as shown in FIG. 4C to form a first photoresist pattern.

도 4D는 상기 제1 포토레지스트 패턴을 식각방지막으로하여 질화막(43)을 패드산화막이 드러날정도로 비등방 식각한 후, 제1 포토레지스트 패턴을 제거하여 막대 모양의 질화막(48)을 얻고, 제1 소자분리막(49)을 형성한 다음, 제2 포토레지스트(도시되어있지 않음)를 도포한 후 상기 제1 마스크의 정렬 방향에 직교하게 제2 마스크(50)를 정렬한 것을 나타낸 것이다. 다음으로 제2 포토레지스트 패턴을 형성한 후, 제2 포토레지스트 패턴을 식각방지막으로하여 질화막(43)을 패드산화막(42)이 드러날 정도로 비등방 식각하여 완성된 직사각형 모양을 얻는다.4D shows that the nitride film 43 is anisotropically etched such that the pad oxide film is exposed using the first photoresist pattern as an etch stop layer, and then the first photoresist pattern is removed to obtain a rod-shaped nitride film 48. After forming the separator 49, a second photoresist (not shown) is applied, and the second mask 50 is aligned perpendicular to the alignment direction of the first mask. Next, after the second photoresist pattern is formed, the nitride film 43 is anisotropically etched to the extent that the pad oxide film 42 is exposed by using the second photoresist pattern as an etch stop film to obtain a completed rectangular shape.

상기 제2 포토레지스트 패턴을 제거하고 제2 소자분리막을 형성한 다음,질화막(43)을 제거하고, 게이트 산화막 및 게이트 전극을 형성한 후, PMOS(45) 영역과 NMOS 영역(46)에 각각 이온주입공정을 실시한다.After removing the second photoresist pattern and forming the second device isolation layer, the nitride layer 43 is removed, the gate oxide layer and the gate electrode are formed, and then ion is formed in the PMOS 45 region and the NMOS region 46, respectively. Carry out the injection process.

도 4E는 PMOS(54) 또는 NMOS(55) 각각의 사이에 제2 소자분리막(53)이 형성된 영역과 제1, 제2 소자분리막이 형성된 영역(52)을 도시한 것으로, PMOS와 PMOS 사이 또는 NMOS와 NMOS 사이의 간격과 소자분리막 두께를 달리 형성하여 효과적인 각 소자의 특성을 얻을 수 있다.4E shows a region in which the second device isolation film 53 is formed between each of the PMOS 54 or the NMOS 55 and a region 52 in which the first and second device isolation films are formed, or between PMOS and PMOS. By forming the gap between the NMOS and the NMOS and the thickness of the device isolation film, it is possible to obtain effective characteristics of each device.

이상의 설명은 두 번의 마스크 공정과 식각 공정을 통하여 정확한 직사각형 패턴과 소자 간의 간격 및 소자의 특성을 고려한 소자분리막을 형성한 예이다. 정확한 직사각형 패턴을 얻기 위하여는 두 번의 마스크 공정과 한 번의 식각 공정으로도 소정의 목적을 달성할 수 있다.The above description is an example in which a device isolation layer is formed in consideration of the exact rectangular pattern, the spacing between devices, and device characteristics through two mask processes and etching processes. In order to obtain an accurate rectangular pattern, a predetermined purpose may be achieved by using two mask processes and one etching process.

본 발명의 또다른 실시예는 두 번의 마스크 공정과 한 번의 식각 공정을 통해 정확한 직사각형 모양의 패턴을 얻기 위한 과정이다.Another embodiment of the present invention is a process for obtaining an accurate rectangular pattern through two mask processes and one etching process.

반도체 기판상 기형성된 소정의 하부층 위의 층간절연막을 전하저장전극 콘택홀 형성 마스크를 사용하여 반도체 기판이 드러나도록 식각을 하고 전하저장전극 전도막을 증착한후 포토레지스트를 도포한다. 상기 포토레지스트를 직사각형 전하저장전극의 가로 또는 세로를 정의하는 제1 마스크를 써서 노광하고, 연이어 제1 마스크의 정렬 방향과 직교하게 제2 마스크를 정렬하여 상기 포토레지스트를 노광하고 현상한다. 상기 공정으로 형성된 포토레지스트 패턴을 식각 방지막으로하여 전하저장전도막을 층간절연막이 드러나도록 비등방 식각한 후 포토레지스트를 제거하여 꼭지점 부분이 라운딩 되지 않은 정확한 직사각형의 전하저장전극을 얻어 면적 손실을 줄인다.The interlayer insulating film on the predetermined lower layer formed on the semiconductor substrate is etched to expose the semiconductor substrate using a charge storage electrode contact hole forming mask, a charge storage electrode conductive film is deposited, and then a photoresist is applied. The photoresist is exposed using a first mask defining a width or length of the rectangular charge storage electrode, and the photoresist is exposed and developed by aligning the second mask perpendicularly to the alignment direction of the first mask. Using the photoresist pattern formed in the above process as an etch stop layer, the charge storage conductive film is anisotropically etched to expose the interlayer insulating film, and then the photoresist is removed to obtain an accurate rectangular charge storage electrode having no rounded corners, thereby reducing area loss.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.

상기와 같이 이루어진 본 발명은 두 번의 마스크 공정을 통하여 반도체 소자의 직사각형 영역을 정의하므로써 꼭지점 부분이 라운딩 되지 않는 정확한 패턴을 얻어 원하는 면적을 확보하고, 소자분리산화막 형성시 버드비크의 길이를 축소시킨다. 또한 두 번의 산화공정으로 소자의 특성과 소자간의 간격을 고려한 소자분리막을 형성하여 효과적인 소자의 특성을 얻을 수 있고, 주변회로부의 트랜지스터 설계시 마진을 늘릴 수 있다.According to the present invention as described above, the rectangular area of the semiconductor device is defined through two mask processes to obtain an accurate pattern in which no vertex portion is rounded, to secure a desired area, and to reduce the length of the bud beak when forming the device isolation oxide film. In addition, an effective device characteristic can be obtained by forming an isolation layer in consideration of device characteristics and device spacing through two oxidation processes, and increase margins when designing transistors in a peripheral circuit portion.

Claims (8)

반도체 장치의 미세구조 형성 방법에 있어서,In the method of forming a microstructure of a semiconductor device, 소정의 하부층이 형성된 반도체 기판 상에 제1 포토레지스트를 도포하는 단계;Applying a first photoresist on a semiconductor substrate on which a predetermined lower layer is formed; 직사각형 영역의 가로 또는 세로를 정의하는 제1 마스크를 사용하여 제1 포토레지스트 패턴을 형성하는 단계;Forming a first photoresist pattern using a first mask defining a width or length of the rectangular area; 상기 제1 포토레지스트 패턴을 식각 마스크로 식각 공정을 실시하여 소정의 하부층을 노출하는 단계;Performing an etching process on the first photoresist pattern using an etching mask to expose a predetermined lower layer; 상기 제1 포토레지스트 패턴을 제거하는 단계;Removing the first photoresist pattern; 전체 구조에 제2 포토레지스트를 도포하는 단계;Applying a second photoresist to the overall structure; 상기 제2 포토레지스트에 상기 제1 마스크의 정렬 방향과 직교하게 제2 마스크를 정렬하여 제2 포토레지스트 패턴을 형성하는 단계;Forming a second photoresist pattern on the second photoresist by aligning the second mask perpendicularly to an alignment direction of the first mask; 상기 제2 포토레지스트 패턴을 식각 마스크로 식각 공정을 실시하여 소정의 하부층을 노출하는 단계; 및Performing an etching process on the second photoresist pattern using an etching mask to expose a predetermined lower layer; And 상기 제2 포토레지스트 패턴을 제거하는 단계를 포함하여 이루어지는 반도체 장치의 미세 구조 형성 방법.And removing the second photoresist pattern. 제 1 항에 있어서,The method of claim 1, 상기 제1 및 제2 마스크는 직사각형 패턴을 갖고 있는 마스크인 반도체 장치의 미세 구조 형성 방법.And the first and second masks are masks having a rectangular pattern. 반도체 장치의 미세구조 형성 방법에 있어서,In the method of forming a microstructure of a semiconductor device, 반도체 기판 상에 패드 산화막 및 질화막을 차례로 형성하는 단계;Sequentially forming a pad oxide film and a nitride film on the semiconductor substrate; 상기 질화막 상에 제1 포토레지스트를 도포하는 단계;Applying a first photoresist on the nitride film; 직사각형 영역의 가로 또는 세로를 정의하는 제1 마스크를 사용하여 제1 포토레지스트 패턴을 형성하는 단계;Forming a first photoresist pattern using a first mask defining a width or length of the rectangular area; 상기 제1 포토레지스트 패턴을 식각 마스크로 식각 공정을 실시하여 상기 질화막을 선택적으로 식각하여 제거하는 단계;Selectively etching the nitride layer by performing an etching process on the first photoresist pattern using an etching mask; 상기 제1 포토레지스트 패턴을 제거하는 단계;Removing the first photoresist pattern; 상기 질화막이 제거된 반도체 기판 상에 제1 소자분리막을 형성하는 단계;Forming a first device isolation film on the semiconductor substrate from which the nitride film is removed; 전체 구조에 제2 포토레지스트를 도포하는 단계;Applying a second photoresist to the overall structure; 상기 제2 포토레지스트에 상기 제1 마스크의 정렬 방향과 직교하게 제2 마스크를 정렬하여 제2 포토레지스트 패턴을 형성하는 단계;Forming a second photoresist pattern on the second photoresist by aligning the second mask perpendicularly to an alignment direction of the first mask; 상기 제2 포토레지스트 패턴을 식각 마스크로 식각 공정을 실시하여 상기 질화막을 선택적으로 식각하여 제거하는 단계;Selectively etching the nitride layer by performing an etching process on the second photoresist pattern using an etching mask; 상기 제2 포토레지스트 패턴을 제거하는 단계; 및Removing the second photoresist pattern; And 상기 질화막이 제거된 반도체 기판 및 상기 제1 소자분리막 상에 제2 소자분리막을 형성하는 단계를 포함하여 이루어지는 반도체 장치의 미세 구조 형성 방법.And forming a second device isolation film on the semiconductor substrate from which the nitride film has been removed and the first device isolation film. 제 3 항에 있어서,The method of claim 3, wherein 상기 제1 및 제2 마스크는 직사각형 패턴을 갖고 있는 마스크인 반도체 장치의 미세 구조 형성 방법.And the first and second masks are masks having a rectangular pattern. 제 3 항에 있어서,The method of claim 3, wherein 상기 제2 소자분리막을 형성하는 단계 후,After forming the second device isolation film, 상기 질화막을 제거하는 단계;Removing the nitride film; 싱기 반도체 기판 상에 게이트 절연막 및 게이트 전극을 형성하는 단계; 및Forming a gate insulating film and a gate electrode on the thin semiconductor substrate; And 상기 제1 마스크의 정렬 방향과 평행한 최상단 또는 최하단 패턴 주변에 제1 도전형의 불순물을 이용한 이온주입공정을 실시하는 단계를 더 포함하는 반도체 장치의 미세 구조 형성 방법.And performing an ion implantation process using an impurity of a first conductivity type around an uppermost or a lowermost pattern parallel to the alignment direction of the first mask. 제 5 항에 있어서,The method of claim 5, 상기 이온 주입 공정 후,After the ion implantation process, 상기 제2 마스크의 정렬 방향과 평행한 최상단 또는 최하단 패턴 주변에 제2 도전형의 불순물을 이용한 이온주입공정을 실시하는 단계를 더 포함하는 반도체 장치의 미세 구조 형성 방법.And performing an ion implantation process using an impurity of a second conductivity type around the uppermost or lowermost pattern parallel to the alignment direction of the second mask. 반도체 장치의 미세구조 형성 방법에 있어서,In the method of forming a microstructure of a semiconductor device, 소정의 하부층이 형성된 반도체 기판 상에 포토레지스트를 도포하는 단계;Applying a photoresist on a semiconductor substrate having a predetermined underlayer formed thereon; 직사각형 영역의 가로 또는 세로를 정의하는 제1 마스크를 사용하여 상기 포토레지스트를 노광하는 단계;Exposing the photoresist using a first mask defining a width or length of the rectangular area; 상기 제1 마스크를 정렬한 방향과 직교하게 제2 마스크를 정렬하여 상기 포토레지스트를 노광하는 단계; 및Exposing the photoresist by aligning a second mask perpendicular to a direction in which the first mask is aligned; And 상기 포토레지스트를 현상하여 포토레지스트 패턴을 형성하는 단계를 포함하여 이루어지는 반도체 장치의 미세구조 형성 방법.And developing the photoresist to form a photoresist pattern. 제 7 항에 있어서,The method of claim 7, wherein 상기 제1 및 제2 마스크는 직사각형 패턴을 갖고 있는 마스크인 반도체 장치의 미세 구조 형성 방법.And the first and second masks are masks having a rectangular pattern.
KR1019970027907A 1997-06-26 1997-06-26 Manufacturing method of semiconductor memory device Expired - Fee Related KR100237751B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970027907A KR100237751B1 (en) 1997-06-26 1997-06-26 Manufacturing method of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970027907A KR100237751B1 (en) 1997-06-26 1997-06-26 Manufacturing method of semiconductor memory device

Publications (2)

Publication Number Publication Date
KR19990003944A KR19990003944A (en) 1999-01-15
KR100237751B1 true KR100237751B1 (en) 2000-01-15

Family

ID=19511559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970027907A Expired - Fee Related KR100237751B1 (en) 1997-06-26 1997-06-26 Manufacturing method of semiconductor memory device

Country Status (1)

Country Link
KR (1) KR100237751B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669862B1 (en) * 2000-11-13 2007-01-17 삼성전자주식회사 Method of forming fine pattern of semiconductor device
KR20020054671A (en) * 2000-12-28 2002-07-08 박종섭 A method for forming a semiconductor device
KR102634206B1 (en) * 2023-09-19 2024-02-06 동양엠더블유주식회사 Manufacturing Method of Shield with improved Surface Area and Surface Roughness

Also Published As

Publication number Publication date
KR19990003944A (en) 1999-01-15

Similar Documents

Publication Publication Date Title
KR0136569B1 (en) Fabrication method of contact hole in semiconductor device
KR100237751B1 (en) Manufacturing method of semiconductor memory device
KR0135690B1 (en) Fabrication method of contact in semiconductor device
US6335260B1 (en) Method for improving the dimple phenomena of a polysilicon film deposited on a trench
KR0151226B1 (en) Method of device isolating layer for semiconductor device
JPS6228587B2 (en)
KR100198632B1 (en) Manufacturing method of semiconductor device
KR100244411B1 (en) Semiconductor device manufacturing method
JPH08130195A (en) Semiconductor device and manufacture thereof
KR0148611B1 (en) Formation method of element isolation layer for semiconductor devices
KR100370137B1 (en) A array of flat rom cell method for fabricating the same
KR960014450B1 (en) Method of isolation of a semiconductor device
KR100249150B1 (en) Field oxide film formation method
KR100242378B1 (en) Gate manufacturing method of field effect transistor
KR100198600B1 (en) Method of forming planar isolation area for semiconductor device
KR0137566B1 (en) Contact hole formation method of semiconductor device
KR0151620B1 (en) Semiconductor contact hole and method of forming thereof
KR100253344B1 (en) Contact hole formation method of semiconductor memory
KR100280490B1 (en) Manufacturing method for isolation structure of semiconductor device
KR100460704B1 (en) SRAM's Bottom Gate Thin Film Transistor Manufacturing Method
KR100218727B1 (en) Forming method of contact hole of semiconductor device
KR100257525B1 (en) Method for forming transistor
KR0140806B1 (en) Capacitor Manufacturing Method of Semiconductor Device
KR20020056347A (en) Method of manufacturing a semiconductor device
KR19980053673A (en) Device Separator Formation Method of Semiconductor Device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970626

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970626

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990729

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19991011

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19991012

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020918

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030919

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040920

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050922

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060920

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20070914

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20070914

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20090910