[go: up one dir, main page]

KR100234393B1 - 반도체 장치의 강유전체 커패시터 및 그 제조방법 - Google Patents

반도체 장치의 강유전체 커패시터 및 그 제조방법 Download PDF

Info

Publication number
KR100234393B1
KR100234393B1 KR1019960052175A KR19960052175A KR100234393B1 KR 100234393 B1 KR100234393 B1 KR 100234393B1 KR 1019960052175 A KR1019960052175 A KR 1019960052175A KR 19960052175 A KR19960052175 A KR 19960052175A KR 100234393 B1 KR100234393 B1 KR 100234393B1
Authority
KR
South Korea
Prior art keywords
film
oxide
ferroelectric
contact hole
ferroelectric capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960052175A
Other languages
English (en)
Other versions
KR19980034210A (ko
Inventor
강창석
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960052175A priority Critical patent/KR100234393B1/ko
Publication of KR19980034210A publication Critical patent/KR19980034210A/ko
Application granted granted Critical
Publication of KR100234393B1 publication Critical patent/KR100234393B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/694—Electrodes comprising noble metals or noble metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 본 발명은 반도체 기판의 일부분을 노출시키는 콘택홀을 갖는 층간절연막과, 상기 콘택홀에 형성된 확산방지막과, 상기 확산방지막 상에 형성되어 상기 콘택홀을 매립하는 반응방지막과, 상기 반응방지막과 연결되어 형성된 하부전극과, 상기 하부 전극 상에 형성된 강유전체막과, 상기 강유전체막 상에 형성된 상부전극을 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 강유전체 커패시터를 제공한다. 상기 반응방지막을 구성하는 물질은 백금족 금속의 산화물, 예컨대 산화루테니움, 산화이리디움 및 산화오스늄 중에서 선택된 하나로 구성하는 것이 바람직하다. 상기 확산방지막을 구성하는 물질은 Ta, Ru, Ir, Os, Pd, WSi, Wn 및 W 중에서 선택된 하나로 구성한다. 본 발명에 의하면, 단순한 공정으로 배리어막의 산화를 방지하여 콘택 저항의 증가를 방지할 수 있다.

Description

반도체 장치의 강유전체 커패시터 및 그 제조방법{Ferroelectric capacitor of semiconductor device and manufacturing method thereof}
본 발명은 반도체 장치의 강유전체 커패시터 및 그 제조방법에 관한 것으로, 특히 콘택저항의 증가를 방지하고 강유전체의 열화를 방지할 수 있는 반도체 장치의 강유전체 커패시터 및 그 제조방법에 관한 것이다.
반도체 장치, 예컨대 DRAM(Dynamic Random Acess Memory), FRAM(Ferro electric RAM) 등의 집적도가 증가함에 따라, PZT(PbZrTiO3) 혹은 BST(BaSrTiO3)와 같은 강유전체 물질이 커패시터의 유전체막으로 응용되고 있다. 이때, 강유전체막을 사용하는 커패시터의 하부 전극은 주로 백금족 원소 및 그 산화물이 사용된다. 그런데, 상기 강유전체 커패시터의 하부 전극은 반도체 기판 또는 콘택플러그로 사용되는 폴리실리콘막과 반응하기 때문에 상기 하부 전극과 폴리실리콘막 사이에는 이를 방지하는 배리어막(barrier layer)이 필요하다. 여기서, 배리어막을 이용하는 종래의 강유전체 커패시터를 설명한다.
도 1은 종래기술의 일예에 의한 반도체 장치의 강유전체 커패시터를 설명하기 위한 단면도이다.
구체적으로, 소오스 영역(3a), 드레인 영역(3b) 및 게이트 전극(5)을 포함하는 트랜지스터와 비트라인(7)이 형성된 반도체 기판(1) 상에 콘택홀을 갖는 층간절연막(9)이 형성되어 있다. 상기 콘택홀에는 실리콘 플러그(11)가 형성되어 있으며, 상기 실리콘 플러그(11)에 연결되고 탄탈륨(Ta)으로 구성된 배리어막(13)이 형성되어 있고, 상기 배리어막(13) 상에 백금으로 구성된 강유전체 커패시터의 하부 전극(15)이 형성되어 있다. 그리고, 상기 하부전극(15) 상에 강유전체막(도시 안됨) 및 상부전극(도시 안됨)을 형성하여 하부 전극(15), 강유전체막 및 상부전극으로 강유전체 커패시터를 구성한다.
상기 도 1에 도시한 종래의 강유전체 커패시터는 하부전극(15)인 백금막과 실리콘 플러그(11) 사이에 반응을 방지하기 위하여 배리어막(13)이 형성되어 있다. 그런데, 하부 전극(15)인 백금막과 배리어막(13)의 측면이 노출되어 있기 때문에, 강유전체막 증착시 상기 배리어막(13)이 산화되어 부도체인 탄탈륨 산화막(Ta2O5)이 된다. 따라서, 하부전극(15)의 콘택 저항이 증가되어 커패시터로 사용할 수 없게 된다.
도 2는 종래 기술의 다른 예에 의한 반도체 장치의 강유전체 커패시터를 설명하기 위한 단면도이다. 도 2에서, 도 1과 동일한 참조번호는 동일한 부재를 나타낸다.
구체적으로, 도 2에 도시한 종래의 강유전체 커패시터는 배리어막(14)이 도 1의 배리어막(13)과 다르게 형성되어 있다. 즉, 배리어막(14)이 콘택홀에 매몰되어 도 1의 문제점인 배리어막(13)의 측면노출을 방지할 수 있게 되어 있다.
그런데, 도 2에 도시한 종래의 강유전체 커패시터의 제작방법을 살펴보면, 먼저, 상기 콘택홀에 플러그용 실리콘막을 매몰시킨 후 상기 콘택홀에 형성된 플러그용 실리콘막을 일부 식각해 리세스(recess) 영역과 실리콘 플러그(12)를 형성한다. 이어서, 상기 리세스 영역이 형성된 반도체 기판(1)의 전면에 배리어막을 형성한 후 화학기계적연마 등의 방법으로 평탄화하여 리세스 영역에 배리어막(14)을 매몰시킨다. 따라서, 도 2의 강유전체 커패시터는 실리콘 플러그(12)의 형성 및 배리막(14)의 형성 과정이 복잡한 단점이 있다.
결과적으로, 도 1 및 도 2에 도시한 종래의 강유전체 커패시터는 각각 배리어막의 측면이 노출되어 강유전체막의 증착시 산화되거나, 실리콘 플러그의 형성 및 배리막의 형성 과정이 복잡한 단점이 있다.
따라서, 본 발명의 기술적 과제는 배리어막의 산화를 방지하면서도 단순한 공정을 갖는 반도체 장치의 강유전체 커패시터를 제공하는 데 있다.
또한, 본 발명의 다른 기술적 과제는 상기 반도체 장치의 강유전체 커패시터를 제조하는 데 적합한 제조방법을 제공하는 데 있다.
도 1은 종래기술의 일예에 의한 반도체 장치의 강유전체 커패시터를 설명하기 위한 단면도이다.
도 2는 종래 기술의 다른 예에 의한 반도체 장치의 강유전체 커패시터를 설명하기 위한 단면도이다.
도 3은 본 발명의 일예에 의한 반도체 장치의 강유전체 커패시터를 설명하기 위한 단면도이다.
도 4은 본 발명의 다른 예에 의한 반도체 장치의 강유전체 커패시터를 설명하기 위한 단면도이다.
도 5은 본 발명의 또다른 예에 의한 반도체 장치의 강유전체 커패시터를 설명하기 위한 단면도이다.
도 6 내지 도 9은 본 발명에 의한 반도체 장치의 강유전체 커패시터 제조방법을 설명하기 위한 단면도들이다.
상기 기술적 과제를 달성하기 위하여 본 발명은 반도체 기판의 일부분을 노출시키는 콘택홀을 갖는 층간절연막과, 상기 콘택홀에 형성된 확산방지막과, 상기 확산방지막 상에 형성되어 상기 콘택홀을 매립하는 반응방지막과, 상기 반응방지막과 연결되어 형성된 하부전극과, 상기 하부 전극 상에 형성된 강유전체막과, 상기 강유전체막 상에 형성된 상부전극을 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 강유전체 커패시터를 제공한다.
상기 반응방지막을 구성하는 물질은 백금족 금속의 산화물, 예컨대 산화루테니움, 산화이리디움 및 산화오스늄 중에서 선택된 하나로 구성하는 것이 바람직하다.
상기 확산방지막을 구성하는 물질은 Ta, Ru, Ir, Os, Pd, WSi, Wn 및 W 중에서 선택된 하나로 구성한다.
또한, 다른 기술적 과제를 달성하기 위하여, 본 발명은 반도체 기판 상에 콘택홀을 갖는 층간절연막을 형성하는 단계와, 상기 콘택홀에 배리어막용 확산방지막을 형성하는 단계와, 상기 확산방지막 상에 상기 콘택홀을 매립하도록 배리어막용 반응방지막을 형성하는 단계와, 상기 반응방지막과 연결되도록 하부전극을 형성하는 단계와, 상기 하부 전극 상에 형성된 강유전체막을 형성하는 단계와, 상기 강유전체막 상에 형성된 상부전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 강유전체 커패시터 제조방법을 제공한다.
상기 확산방지막은 Ta, Ru, Ir, Os, Pd, WSi, WN 및 W 중에서 선택된 하나로 형성하고, 상기 반응방지막은 백금족 금속의 산화물로 형성하는 것이 바람직하다.
본 발명에 의하면, 단순한 공정으로 배리어막의 산화를 방지하여 콘택저항의 증가를 방지할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 3은 본 발명의 제1 실시예에 의한 반도체 장치의 강유전체 커패시터를 설명하기 위한 단면도이다.
도 3에서, 소오스 영역(23a), 드레인 영역(23b) 및 게이트 전극(25)을 포함하는 트랜지스터와 비트라인(27)이 형성된 반도체 기판(21) 상에 콘택홀을 갖는 층간절연막(29)이 형성되어 있다. 상기 콘택홀에는 베리어막 역할을 하는 확산방지막(31), 예컨대 Ta, Ru, Ir, Os, Pd, WSi, WN 또는 W막이 매립되어 형성되어 있다. 상기 매립된 확산방지막은 후속의 강유전제막의 형성시 산화되지 않는다. 그리고, 상기 확산방지막(31) 상에 연결되고 백금으로 구성된 강유전체 커패시터의 하부 전극(33)이 형성되어 있다. 그리고, 상기 하부전극(33) 상에 강유전체막(35) 및 상부전극(37)을 형성하여 하부 전극(33), 강유전체막(35) 및 상부전극(37)으로 강유전체 커패시터를 구성한다.
도 4는 본 발명의 제2 실시예에 의한 반도체 장치의 강유전체 커패시터를 설명하기 위한 단면도이다. 도 4에서, 도 3과 동일한 참조번호는 동일한 부재를 나타낸다.
구체적으로, 도 4의 강유전체 커패시터는 상기 도 3의 커패시터의 확산방지막(31) 대신에 반응방지막(39)을 배리어막으로 형성하는 것을 제외하고는 동일하다. 상기 반응방지막(39)은 백금족 금속의 산화물, 애컨대 산화루테니움, 산화이리디움 또는 산화오스늄으로 형성되어 있다.
도 5는 본 발명의 제3 실시예에 의한 반도체 장치의 강유전체 커패시터를 설명하기 위한 단면도이다. 도 5에서, 도 3과 동일한 참조번호는 동일한 부재를 나타낸다.
구체적으로, 도 5의 강유전체 커패시터는 도 3 및 도 4와는 다르게 콘택홀에 확산방지막(41)과 반응방지막(43)이 순착적으로 매립하여 배리어막 역할을 수행한다. 상기 확산방지막(41)은 도 3에 설명한 바와 같은 Ta, Ru, Ir, Os, Pd, WSi, WN 또는 W막으로 형성되어 있으며, 상기 반응방지막(43)은 도 4에 설명한 바와 같이 백금족 금속의 산화물, 예컨대 산화루테니움, 산화이리디움 또는 산화오스늄으로 형성되어 있다.
이하, 일예로 도 3에 도시한 본 발명의 제1 실시예에 의한 반도체 장치의 강유전체 커패시터 제조방법을 설명한다.
도 6 내지 도 9은 본 발명에 의한 반도체 장치의 강유전체 커패시터 제조방법을 설명하기 위한 단면도들이다.
도 6에서, 소오스 영역(23a), 드레인 영역(23b) 및 게이트 전극(25)을 포함하는 트랜지스터와 비트라인(27)이 형성된 반도체 기판 상에 층간절연막(29)을 형성한다. 이어서, 사진식각 공정으로 상기 소오스영역(23a) 상에 적층되어 있는 층간절연막(29)을 식각하여, 후에 형성될 커패시터의 하부전극을 접속시키기 위한 콘택홀(30)을 형성한다.
도 7에서, 상기 콘택홀(30)이 형성된 기판 상에 도전물질, 예컨대 Ru, Ir, Os, Pd, WSi, WN 또는 W를 증착하여 도전막(28)을 형성한다. 이때, 상기 도전물질을 백금족 금속의 산화물로 대치하여 형성하면 도 4에 도시한 본 발명의 제2 실시예의 강유전체 커패시터가 된다. 또한, 상기 콘택홀에 도전물질을 일부 형성하고 다시 백금족 금속의 산화물을 형성하면 도 5에 도시한 제3 실시예의 강유전체 커패시터가 된다.
도 8에서, 상기 도 7에서 형성된 도전막(28)을 에치백(etch-back)하거나 화학기계적폴리싱(CMP)하여 상기 콘택홀의 내부를 채우는 확산방지막(31)을 형성한다.
도 9에서, 상기 확산방지막(31)가 형성된 결과물 상에 도전물질, 예컨대 백금족 금속 또는 백금족 금속의 산화물을 침적한 후 패터닝하여 커패시터의 하부전극(33)을 형성한다. 상기 백금족 금속은 Pt, Ru, Ir 등을 이용하여 상기 백금족 금속의 산화물은 산화루테니움, 산화이리디움, 산화오스늄을 이용하여 형성한다.
다음에, 상기 하부전극이 형성된 결과물 상에 강유전체막(35), 예컨대 Ta2O5, SiO2, SrTiO3, (Ba, Sr)TiO3, PbZrTiO3, SrBi2Ta2O9, (Pb, La)(Zr, Ti)O3, Bi4Ti3O12막 또는 그 혼합막으로 형성한다. 상기 강유전체막(35)는 스퍼터링 방법, 화학기상증착(Chemical Vapor Deposition; CVD) 방법, 액체소스 CVD(Liquid Source CVD) 방법 또는 솔-겔(sol-gel) 방법등의 어느 하나를 사용하여 형성한다. 이어서, 상기 강유전체막(35) 상에 도전물질, 예컨대 백금족 금속 또는 백금족 금속의 산화물을 침적하여 커패시터 상부전극(37)을 형성한다. 상기 백금족 금속은 Pt, Ru, Ir 등을 이용하여 상기 백금족 금속의 산화물은 산화루테니움, 산화이리디움, 산화오스늄을 이용하여 형성한다.
본 발명이 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
상술한 바와 같이 본 발명의 반도체 장치의 강유전체 커패시터는 콘택홀에 매립되는 배리어막을 확산방지막 또는 반응방지막으로 형성하기 때문에 도 2와 같이 복잡한 공정을 거치지 않아 공정을 단순화할 수 있고, 강유전체막의 형성시 도 1과 다르게 산화를 방지하여 콘택저항의 증가를 방지할 수 있다.

Claims (6)

  1. 반도체 기판의 일부분을 노출시키는 콘택홀을 갖는 층간절연막;
    상기 콘택홀에 형성된 확산방지막;
    상기 확산방지막 상에 형성되어 상기 콘택홀을 매립하는 반응방지막;
    상기 반응방지막과 연결되어 형성된 하부전극;
    상기 하부 전극 상에 형성된 강유전체막; 및
    상기 강유전체막 상에 형성된 상부전극을 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 강유전체 커패시터.
  2. 제1항에 있어서, 상기 반응방지막을 구성하는 물질은 백금족 금속의 산화물인 것을 특징으로 하는 반도체 장치의 강유전체 커패시터.
  3. 제2항에 있어서, 상기 백금족 금속의 산화물은 산화루테니움, 산화이리디움 및 산화오스늄 중에서 선택된 하나인 것을 특징으로 하는 반도체 장치의 강유전체 커패시터.
  4. 제1항에 있어서, 상기 확산방지막을 구성하는 물질은 Ta, Ru, Ir, Os, Pd, WSi, Wn 및 W 중에서 선택된 하나인 것을 특징으로 하는 반도체 장치의 강유전체 커패시터.
  5. 반도체 기판 상에 콘택홀을 갖는 층간절연막을 형성하는 단계;
    상기 콘택홀에 배리어막용 확산방지막을 형성하는 단계;
    상기 확산방지막 상에 상기 콘택홀을 매립하도록 배리어막용 반응방지막을 형성하는 단계;
    상기 반응방지막과 연결되도록 하부전극을 형성하는 단계;
    상기 하부 전극 상에 형성된 강유전체막을 형성하는 단계; 및
    상기 강유전체막 상에 형성된 상부전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 강유전체 커패시터 제조방법.
  6. 제5항에 있어서, 상기 확산방지막은 Ta, Ru, Ir, Os, Pd, WSi, WN 및 W 중에서 선택된 하나로 형성하고, 상기 반응방지막은 백금족 금속의 산화물로 형성하는 것을 특징으로 하는 반도체 장치의 강유전체 커패시터 제조방법.
KR1019960052175A 1996-11-05 1996-11-05 반도체 장치의 강유전체 커패시터 및 그 제조방법 Expired - Fee Related KR100234393B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960052175A KR100234393B1 (ko) 1996-11-05 1996-11-05 반도체 장치의 강유전체 커패시터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960052175A KR100234393B1 (ko) 1996-11-05 1996-11-05 반도체 장치의 강유전체 커패시터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19980034210A KR19980034210A (ko) 1998-08-05
KR100234393B1 true KR100234393B1 (ko) 1999-12-15

Family

ID=19480877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960052175A Expired - Fee Related KR100234393B1 (ko) 1996-11-05 1996-11-05 반도체 장치의 강유전체 커패시터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100234393B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351451B1 (ko) * 1999-12-30 2002-09-09 주식회사 하이닉스반도체 반도체메모리장치의 커패시터제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226444A (ja) * 1994-02-14 1995-08-22 Texas Instr Japan Ltd キャパシタ、電極又は配線構造、及び半導体装置
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
JPH07226444A (ja) * 1994-02-14 1995-08-22 Texas Instr Japan Ltd キャパシタ、電極又は配線構造、及び半導体装置
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers

Also Published As

Publication number Publication date
KR19980034210A (ko) 1998-08-05

Similar Documents

Publication Publication Date Title
KR100272172B1 (ko) 반도체장치의 커패시터 및 그 제조방법
US5618746A (en) Method for manufacturing a capacitor of semiconductor device having diffusion-blocking films
KR100230422B1 (ko) 반도체장치의 커패시터 제조방법
KR100442892B1 (ko) 스택 셀을 위한 보호 베리어를 갖는 반도체 장치
KR100408742B1 (ko) 집적회로소자의 캐패시터 및 그 제조방법
US7470595B2 (en) Oxidizing a metal layer for a dielectric having a platinum electrode
US5774327A (en) High dielectric capacitors
US6218296B1 (en) Semiconductor device with pillar-shaped capacitor storage node and method of fabricating the same
US6559025B2 (en) Method for manufacturing a capacitor
US6130124A (en) Methods of forming capacitor electrodes having reduced susceptibility to oxidation
KR100273689B1 (ko) 반도체메모리장치및그제조방법
KR100224729B1 (ko) 반도체장치의 강유전체 커패시터 및 그 제조방법
KR100418586B1 (ko) 반도체소자의 제조방법
JPH0870100A (ja) 強誘電体キャパシタ製造方法
KR100471730B1 (ko) 배리어 구조물을 구비한 커패시터 전극의 제조 방법
KR100219506B1 (ko) 반도체장치의 커패시터 제조방법
KR100200753B1 (ko) 반도체 장치의 강유전체 커패시터 및 그 제조방법
KR19980040642A (ko) 반도체 메모리 소자의 커패시터 제조 방법
US6596580B2 (en) Recess Pt structure for high k stacked capacitor in DRAM and FRAM, and the method to form this structure
US6764862B2 (en) Method of forming ferroelectric random access memory device
KR100234393B1 (ko) 반도체 장치의 강유전체 커패시터 및 그 제조방법
KR100190112B1 (ko) 강유전체 커패시터 및 이의 제조방법
KR0151058B1 (ko) 강유전체 커패시터 및 그 제조방법
US20030057464A1 (en) Ferroelectric memory device and method of fabricating the same
US6218231B1 (en) Methods for fabricating high dielectric capacitors of semiconductor devices

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961105

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19961105

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19981212

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990408

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990820

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990916

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990917

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020807

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030808

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050802

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060830

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20070903

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20070903

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20090810