KR100223916B1 - 반도체 소자의 구조 및 제조방법 - Google Patents
반도체 소자의 구조 및 제조방법 Download PDFInfo
- Publication number
- KR100223916B1 KR100223916B1 KR1019960038970A KR19960038970A KR100223916B1 KR 100223916 B1 KR100223916 B1 KR 100223916B1 KR 1019960038970 A KR1019960038970 A KR 1019960038970A KR 19960038970 A KR19960038970 A KR 19960038970A KR 100223916 B1 KR100223916 B1 KR 100223916B1
- Authority
- KR
- South Korea
- Prior art keywords
- source
- layer
- drain
- semiconductor substrate
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 229910004298 SiO 2 Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 8
- 238000000926 separation method Methods 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 108091006146 Channels Proteins 0.000 description 27
- 230000005684 electric field Effects 0.000 description 5
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 4
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 230000002547 anomalous effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
- H10D30/795—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in lateral device isolation regions, e.g. STI
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
- H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 쇼트 채널 FET 구조에 관한 것으로서, 반도체 기판 상에 형성된 게이트, 상기 게이트 하단으 반도체 기판 표면 아래에 함몰된 다층형태의 제 1 절연막과 제 2 절연막 및 두 막 사이의 채널층, 상기 게이트 측면에 반도체 기판의 표면을 따라 형성된 금속층, 상기 금속층 하부의 반도체 기판 내에 상기 제 1 절연막 하단면선에 이르는 소오스/드레인 및, 상기 소오스/드레인 측면에 형성된 격리막으로 이루어진다.
본 발명에 의하면, 제 2 절연막(SiO2)으로 GIDL(Gate Induced Drain Leakage) 전류를 없애고, 제 1 절연막(SiO2)으로 펀치스루우 현상에 의한 브레이크다운 특성을 크게 개선할 수 있는 효과가 있다.
Description
본 발명은 반도체 소자에 관한 것으로서 특히, 쇼트 채널 디바이스(short channel device)에서 많이 발생하는 GIDL, 펀치 드로우 특성을 개선한 반도체 소자의 구조 및 제조방법에 관한 것이다.
일반적으로 반도체 소자의 집적도가 증가하면서 셀 면적이 축소되어 이에따라 단위셀의 채널길이가 점차 짧아지는 것이 현재의 추세이다.
채널 길이가 짧아지면서 채널영역의 전계나 전위에 미치는 소오스, 드레인의 영향이 현저해졌고 그 때문에 전계나 전위의 1 차원 근사가 불가능해져서 2 차원 또는 3 차원적인 전계분포 및 전위분포를 고려할 필요가 생기게 된다.
그 이유는 채널 길이가 짧아짐에 따라 채널영역의 전하가 게이트 전압뿐만 아니라 소오스 및 드레인 영역의 공핍층 전하 또는 전계 및 전위분포의 영향을 크게 받게 되기 때문이다.
그리고 문턱전압(threshold voltage)저하 이외에 소오스와 드레인간 내압의 저하도 쇼트 채널의 큰 문제로써, 채널길이가 짧아지면 드레인 공핍층이 소오스에 가까워져서 드레인 공핍층과 소오스 공핍층이 연결되어 버린다.
이 상태에서는 드레인 전계가 소오스측에까지 영향을 미쳐서 소오스 근방의 확산전위를 저하시키기 때문에 채널이 형성되어 있지 않아도 소오스와 드레인간에 전류가 흐르게 된다.
이것은 펀치 드로우(punch-through)라고 불리는 현상이며, 펀치 드로우가 일어나기 시작하면 포화 영역에서도 드레인 전류는 포화되지 않게 되어 드레인 전압이 증가되고 그에 따라 펀치 드로우 현상의 발생이 급격히 증가한다.
상기와 같은 펀치 드로우 현상에 의한 소자의 특성 저하를 막기 위하여 고농도로 도핑된 펀치 드로우 스탑(punchthrough stops)층을 드레인과 소오스의 펀치 드로우 현상이 집중적으로 발생하는 영역에 형성하여 그의 발생을 억제시켜 왔다.
이하, 첨부된 도면을 참조하여 종래 기술에 의한 반도체 소자의 구조를 설명하면 다음과 같다.
도 1a와 도 1b는 종래 기술에 의한 반도체 소자의 구조단면도이다.
도 1a는 종래 기술의 FET 소자의 구조를 나타낸 것으로 먼저, 실리콘 기판(10)과, 상기 실리콘 기판(10)상에 형성된 게이트 절연막(13)과, 상기 게이트 절연막(13)상에 형성된 게이트(14)와, 상기 게이트(14)의 양측 실리콘 기판(10)의 표면에 형성된 소오스/드레인(11)(12)으로 그 기본 구조를 이룬다.
상기의 소오스/드레인(11)(12)사이의 실리콘 기판(10)내에 펀치 드로우 현상이 집중적으로 일어나는 부분(X)의 소오스/드레인(11)(12) 인접부에 펀치 드로우 스탑층(Ⅰ)이 형성된다.
펀치 드로우 스탑층(Ⅰ)은 펀치 드로우 현상을 막기 위한 것으로 고농도 이온 주입 공정으로 형성된다.
도 1b는 FET의 기본 구조에서 GIDL(gate induced drain leakage) 전류의 발생을 나타낸 것이다.
게이트 절연막(13)상에 형성된 게이트(14)의 일측 실리콘 기판(10)의 표면에 형성된 드레인(11)과 게이트(14)의 오버랩(overlap)영역(Z) 부근의 실리콘 기판(10)에서는 공핍층의 양의 전하 영향으로 오프 스테이트(off-state)에서 딥 디플레이션 영역(Y)이 형성되어 브레이크 다운 현상을 유발하는데, 상기의 브레이크 다운 현상으로 인해 GIDL(gate induced drain leakage) 전류(EC, HC)가 흐르게 된다.
종래 기술의 반도체 소자에 있어서는 GIDL(gate induced drain leakage) 전류를 막기위하여 LDD(Lightly doped drain)영역을 형성하였는데, 이는 누설되는 전류의 양을 약간은 막을 수는 있으나, 채널 길이의 감소에 따른 GIDL전류의 발생 증가를 완전하게 해결하지 못한다.
또한, 채널 스탑층을 이용하여 펀치 드로우 현상의 발생을 억제하는 것에는 채널 길이의 감소 추세에 따라 역시 한계가 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 실리콘 기판의 게이트 영역이 함몰형 SiO2/ Si / SiO2구조를 갖도록 하여 소자의 특성을 향상시킨 반도체 소자의 구조 및 제조방법을 제공하는데 그 목적이 있다.
도 1a와 도 1b는 종래 기술에 의한 반도체 소자의 구조단면도
도 2는 본 발명의 실시예에 따른 반도체 소자의 구조단면도
도 3a 내지 도 3c는 본 발명 실시예에 따른 반도체 소자의 공정 단면도
도 4a와 도 4b는 본 발명에 따른 실시예의 동작을 설명하기 위한 단면도
* 도면의 주요부분에 대한 부호의 설명
20 : 실리콘 기판 21 : 제 1 실리콘 산화막
22 : 채널층 23 : 제 2 실리콘 산화막
24 : 게이트 25 : 소오스/드레인
26 : 격리층 27 : 실리사이드층
본 발명에 따른 반도체 소자는 반도체 기판 상에 형성된 게이트; 상기 게이트 하단의 반도체 기판 표면 아래에 함몰된 다층형태의 제 1 절연막과 제 2 절연막 및, 두 막 사이의 채널층; 상기 게이트 측면에 반도체 기판의 표면을 따라 형성된 금속층; 상기 금속층 하부의 반도체 기판 내에 상기 제 1 절연막 하단면선에 이르는 소오스/드레인; 및, 상기 소오스/드레인 측면에 형성된 격리만으로 구비된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 구조 및 제조방법에 관하여 상세하게 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 반도체 소자의 구조 단면도이다.
본 발명의 반도체 소자는 게이트 영역이 함몰형 SiO2/ Si / SiO2구조를 갖도록 하여 GIDL 전류 발생 및 펀치 드로우 등의 소자의 특성을 저하시키는 이상 현상의 발생을 억제하기 위한 것으로, 실리콘 기판(20)과, 상기 실리콘 기판(20)상에 형성된 게이트(24)와, 상기 게이트(24) 하부의 실리콘 기판(20)내에 형성된 채널층(22)과, 상기 채널층(22)의 상하에 각각 형성되는 제 1, 2 실리콘 산화층(21)(23)과, 상기 게이트(24)의 양측 실리콘 기판(20)에 형성되는 소오스/드레인(25)과, 상기 게이트(24) 및 소오스/드레인(25) 등으로 구성되는 각각의 셀의 분리 영역에 형성되는 격리층(26)과, 상기 소오스/드레인(25) 상부의 실리콘 기판(20)의 표면에 형성되는 실시사이드층(27)을 포함하여 구성된다.
상기의 채널층(22)과 제 1, 2 실리콘 산화층(21)(23)이 실리콘 기판(20) 내부에 매몰된 구조이다(SOI 구조에서는 게이트 하부의 산화막이 기판내로 매몰되어 있지 않다).
상기와 같은 구조를 갖는 본 발명의 반도체 소자의 제조 공정을 설명하면 다음과 같다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 반도체 소자의 공정 단면도이다.
먼저, 도 3a에서와 같이 박막의 단결정 실리콘층(32)과 제 1 실리콘 산화막(31)을 가진 SIMOX(Separation by IMplanted OXygen : 이하 SIMOX라 약함) 기판(Ⅰ)은 실리콘 기판(30)내의 소정영역에 산소(O2)를 이온 주입하여 제 1 실리콘 산화막(SiO2)이 형성된 구조이다.
이어, 도 3b에서와 같이 상기 제 2 실리콘 산화막(SiO2)(33) 전면에 포토레지스트를 도포하고 소오스/드레인 영역을 패터닝한 후, 식각 공정을 실시하여 트렌치를 형성한다.
이때, 트렌치를 형성하기 위한 식각 공정은 제 1 실리콘 산화막(33)까지 실시한다.
이어, 상기 노출된 상기 SIMOX기판(Ⅰ) 전면에 고농도로 도우핑된 실리콘 에피층을 증착하고 에치백 공정을 실시하여 소오스/드레인(34)을 형성한다.
그리고 상기 소오스/드레인(34) 측면의 단결정 실리콘층(32a)에 산소(O2)를 주입하여 실리콘 산화막(SiO2)으로 이루어진 격리막(Ⅱ)을 형성한다.
이어, 도 3c에 나타난 바와 같이 제 2 절연막(33) 내의 소정영역에 고농도의 폴리실리콘을 주입하여 게이트(35)를 형성한다.
이어서, 상기 소오스/드레인(34) 상면에 텅스턴(W) 혹은 티타늄(Ti)등의 금속을 증착하여 실리사이드층(36)을 형성한다.
상기와 같은 본 발명의 반도체 소자의 동작은 다음과 같다.
도 4a는 게이트 전압에 의한 채널 공핍층(DL)의 변화에 의해 소자가 동작하는 것을 나타낸 것이고, 도 4b는 게이트 전압에 의한 반전층(Inversion Layer)의 변화에 의해 소자가 동작하는 것을 나타낸 것이다.
본 발명과 같이 게이트 영역의 하측의 채널 영역이 매몰된 구조에서 채널 공핍층에 의한 동작은 도 4a의 n형 실리콘 기판(40) 상에 게이트(44)와 상기 게이트(44) 하단의 제 2 실리콘 산화막(43)과 p형 단결정 실리콘 채널층(42), 제 1 실리콘 산화막(41)으로 형성되며, 상기 게이트(44) 측면의 n형 실리콘 기판(40) 내부의 p형 소오스/드레인(45)을 포함하는 구조로 형성되어 다음과 같이 동작한다.
n형 실리콘 기판(40)에 같은 전도성을 가진 즉, p형 소오스/드레인(45)과 p형 채널층(42)이 구비된 소자는 게이트(44) 전압이 OV 일때에도 이미 채널이 형성되어 있다. 따라서, p형 소오스/드레인과 p형 채널층이 구비된 소자의 경우에 이 소자를 차단상태로 하는데에는 양(+)의 게이트 전압이 필요하고 p형 채널층(42)이 양(+)의 게이트 전압에 의한 채널 공핍층(DL) 변화에 따라 on-off 동작을 한다.
그리고 n형 소오스/드레인과 n형 채널층이 구비된 소자의 경우에는 음(-)의 게이트 전압으로 on-off 동작을 한다.
그리고 도 4b에서와 같이, n형 실리콘 기판(50) 상에 게이트(54)와 상기 게이트 하단의 제 2 실리콘 산화막(53)과 n형 채널층(52), 제 1 실리콘 산화막(51)으로 형성되며, 상기 게이트(54) 측면의 실리콘 기판 내부의 p형 소오스/드레인(55)으로 형성된 구조에서 반전층에 의한 동작은 다음과 같다.
n형 실리콘 기판(50) 상에 반대의 전도성을 가진 즉, p형 소오스/드레인(55)과 n형 채널층이 구비된 소자는 게이트(54) 전압이 OV 일 때 채널이 형성되어 있지 않다.
p형 소오스/드레인(55)과 n형 채널층(52)이 구비된 소자의 경우에 전도성 채널을 유지하는데 충분한 게이트(54) 전압을 인가하여 반전층(IL)(도면에서는 정공)을 형성하여 채널을 on-off 한다.
상기와 같은 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상내에서 당 분야의 통상의 지식을 가진 자에 의하여 여러 가지로 변형하는 것이 가능하다.
본 발명에 의하면, 게이트 영역 아래 함몰형 SiO2/ Si / SiO2의 구조로 특히 채널층인 얇은 Si층이 에너지 밴드에서 웰 구조를 이루게 되어 다음과 같은 효과가 있다.
첫째, 쇼트 채널 효과의 하나인 펀치 드로우(punch-through)현상이 주로 발생되는 지역에 제 1 실리콘 산화막(SiO2)을 둠으로써, 종래의 하이 도핑 펀치 드로우 스톱층의 사용보다도 그 현상이 현저히 개선된다.
둘째, 함몰형 제 1 실리콘 산화막(SiO2)의 영향으로 게이트/드레인 오버 랩 지역의 딥 디플레이션(deep depletion)으로인한 GIDL 전류를 없애준다. 따라서, 누설 전류(leakage current)의 감소 및, 펀치 드로우 현상의 개선으로 쇼트 채널 FET에서 소자의 특성을 향상시키는 효과가 있다.
Claims (8)
- 반도체 기판 상에 형성된 게이트; 상기 게이트 하단의 반도체 기판 표면 아래에 함몰된 다층형태의 제 1 절연막과 제 2 절연막 및, 두 막 사이의 채널층; 상기 게이트 측면에 반도체 기판의 표면을 따라 형성된 금속층; 상기 금속층 하부의 반도체 기판 내에 상기 제 1 절연막 하단면선에 이르는 소오스/드레인; 및, 상기 소오스/드레인 측면에 형성된 격리막으로 구비된 것을 특징으로 하는 반도체 소자의 구조.
- 제 1 항에 있어서, 상기 채널층은 단결정 실리콘(single crystalline)인 것을 특징으로 하는 반도체 소자의 구조.
- 제 1 항에 있어서, 상기 제 1 및, 제 2 절연막과 격리막은 실리콘 산화막(SiO2)인 것을 특징으로 하는 반도체 소자의 구조.
- 제 1 항에 있어서, 상기 반도체 기판은 SIMOX(Separation by IMplanted OXygen)인 것을 특징으로 하는 반도체 소자의 구조.
- 제 1 항에 있어서, 상기 금속층은 텅스텐, 혹은 티타늄 등으로 이루어진 실리사이드층인 것을 특징으로 하는 반도체 소자의 구조.
- 반도체 소자의 제조방법에 있어서, 제 1 절연막과 박막의 단결정 실리콘층이 구비되어진 반도체 기판을 마련하는 단계; 상기 반도체 기판 상에 제 2 절연막을 증착하는 단계; 상기 제 2 절연막과 반도체 기판 내의 소정영역에 소오스/드레인을 형성하는 단계; 상기 소오스/드레인 사이의 제 2 절연막 내에 고농도로 도핑된 폴리실리콘을 이온주입하여 게이트를 형성하는 단계; 상기 소오스/드레인 측면에 격리막을 형성하는 단계; 및, 상기 소오스 및, 드레인 표면에 금속층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 6 항에 있어서, 상기 소오스/드레인 형성단계는 상기 제 2 절연막 상의 소정부에 소오스/드레인 영역을 패터닝할 후, 상기 제 1 절연막 하단면선을 타켓으로 식각공정으로 트렌치를 하는 단계; 상기 반도체 기판 전면에 고농도로 도핑된 실리콘 에피층을 증착하는 단계; 및, 상기 실리콘 에피층을 패터닝한 후, 식각공정을 실시하여 소오스/드레인인 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 6 항에 있어서, 격리막을 형성하는 단계는 상기 박막의 단결정 실리콘층에 산소(O2)를 이온 주입하여 실리콘 산화막(SiO2)으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960038970A KR100223916B1 (ko) | 1996-09-09 | 1996-09-09 | 반도체 소자의 구조 및 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960038970A KR100223916B1 (ko) | 1996-09-09 | 1996-09-09 | 반도체 소자의 구조 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980020478A KR19980020478A (ko) | 1998-06-25 |
| KR100223916B1 true KR100223916B1 (ko) | 1999-10-15 |
Family
ID=19473144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960038970A Expired - Fee Related KR100223916B1 (ko) | 1996-09-09 | 1996-09-09 | 반도체 소자의 구조 및 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100223916B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100949883B1 (ko) * | 2008-04-03 | 2010-03-25 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
-
1996
- 1996-09-09 KR KR1019960038970A patent/KR100223916B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980020478A (ko) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100265080B1 (ko) | 수직 2중-게이트 전계 효과 트랜지스터 및 그 제조 방법 | |
| KR100212693B1 (ko) | 규소/규소게르마늄 모스 전계 트랜지스터 및 그 제조방법 | |
| KR100246602B1 (ko) | 모스트랜지스터및그제조방법 | |
| KR100597460B1 (ko) | 반도체 소자의 트랜지스터 및제조방법 | |
| JP2002516649A (ja) | 側壁チャネルストップとボディ連係を提供するボディ延長を有するｓｏｉ形ｃｍｏｓ装置 | |
| US5296727A (en) | Double gate FET and process for manufacturing same | |
| KR20050011502A (ko) | 부분 공핍형 ｓｏｉ 모스 트랜지스터 및 그 제조 방법 | |
| KR0143713B1 (ko) | 트랜지스터 및 그 제조 방법 | |
| KR100764059B1 (ko) | 반도체 장치 및 그 형성 방법 | |
| KR20000051294A (ko) | 전기적 특성이 향상된 디모스 전계 효과 트랜지스터 및 그 제조 방법 | |
| US6046475A (en) | Structure and method for manufacturing devices having inverse T-shaped well regions | |
| KR100223916B1 (ko) | 반도체 소자의 구조 및 제조방법 | |
| KR100390907B1 (ko) | 반도체 소자의 제조방법 | |
| KR100263475B1 (ko) | 반도체 소자의 구조 및 제조 방법 | |
| KR100234692B1 (ko) | 트랜지스터 및 그 제조방법 | |
| KR100464535B1 (ko) | 반도체소자의 트랜지스터 형성 방법 | |
| KR100273688B1 (ko) | 모스펫및그제조방법 | |
| KR100405450B1 (ko) | 포켓형 접합층 구조를 가지는 dmos 트랜지스터 및그 제조 방법 | |
| KR0142784B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR100304974B1 (ko) | 모스트랜지스터제조방법 | |
| KR0171073B1 (ko) | Ldd구조의 mos트랜지스터 반도체장치 및 이의 제조방법 | |
| KR100295687B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100521994B1 (ko) | 트렌치게이트형모스트랜지스터및그제조방법 | |
| KR100219073B1 (ko) | 전계 효과 트랜지스터 및 그 제조방법 | |
| KR100312988B1 (ko) | 완전공핍층을가지는반도체소자및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19960909 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19960909 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 19981231 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19990528 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19990712 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19990713 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20020618 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20030620 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040618 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050621 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060619 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070622 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080619 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090624 Start annual number: 11 End annual number: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100624 Start annual number: 12 End annual number: 12 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20120609 |