KR100219118B1 - 박막트랜지스터 액정표시장치 및 그 제조방법 - Google Patents

Abstract

본 발명은 박막트탠지스터 액정표시장치 및 제조방법에 관한 것으로, 주사선에 소정의 형상으로 홀을 형성시켜 배면노광에 의한 에치스토퍼를 형성하여, 포토레지스트를 추가로 사용하지 않고서도 용이하게 에치스토퍼를 형성하려 하는 것이다. 이를 의하여 본 발명은 박막트랜지스터 액정표시장치에 있어서, 절연기판과, 상기 절연기판 상에 형성되되, 소정의 위치에 콘택홀이 있는 주사선과, 상기 주사선과 상기 절연기판의 노출된 표면에 형성된 제1절연막과, 상기 제1절연막 상에 형성되는 반도체 활성층과, 상기 반도체 활성층 상에 상기 반도체 활성층 하부의 상기 주사선과는 같은 위치에 콘택홀이 형성되는 에치스토퍼와, 상기 에치스토퍼 상의 일부와 상기 반도체 활성층의 노출된 표면에 형성되되, 상기 에치스토퍼의 콘택홀을 덮는 소오스전극과, 상기 소오스전극에 연결형성되는 신호선과, 상기 소오스전극에 대응되는 위치에 형성된 드레인전극과, 상기 드레인전극 상에 형성되되, 상기 드레인전극의 일부를 외부에 노출시키는 콘택홀을 있는 제2절연막과, 상기 제2절연막의 콘택홀을 통하여 상기 드레인전극과 연결되어 형성되는 화소전극을 포함하여 이루어진다.

Description

박막트랜지스터 액정표시장치 및 그 제조방법

제1도는 종래의 박막트랜지스터 액정표시장치의 제1예를 살명하기 위한 도면.

제2도는 종래의 박막트랜지스터 액정표시장치의 제2예를 설명하기 위한 도면.

제3도는 본 발명에 따른 박막트랜지스터 액정표시장치의 평면도.

제4도는 본 발명에 따른 박막트랜지스터 액정표시장치의 제조공정도.

* 도면의 주요부분에 대한 부호의 설명

31 : 신호선 32 : 주사선

32-1 : 게이트영역 33 : 소오스전극

34 : 드레인전극 36 : 반도체 활성층

37 : 에치스토포퍼 38 : 양극산화막

39 : 화소전극 40 : 오믹콘택층

30 : 절연기판 35-1 : 게이트절연막

35-2 : 보호막

본 발명은 박막트랜지스터 액정표시장치(TFT-LCD : Thin Film Transister - Liquid Crystal Display) 및 그 제조방법에 관한 것으로 특히, 포토레지스트를 추가로 사용하지 않고서도 용이하게 에치스토퍼를 형성할 수 있는 박막트랜지스터 액징표시장치 및 그 제조방법에 관한 것이다.

박막트랜지스터 액정표시장치는 박막트랜지스터와 같은 스위칭 소자와, 이에 전기적으로 연결되어 있으며 빛을 투과하거나 반사하는 화소(pixel)전극를 기본단위로 하는 화소가 종횡으로 배열된 구조를 가진다. 이때, 화소의 특성을 향상시키기 위하여 보조용량 캐패시터(storage capacitor)를 부가하여 형성하는 경우도 있다. 또한, 이러한 화소를 서로 연결하는 복수개의 게이트 버스라인과 복수개의 신호선 및 각 주사선과 각 신호선의 끝단에 형성된 북수개의 패드 등이 포함된 구조를 하고 있다.

제1도는 종래의 박막트랜지스터 액정표시장치의 제1예를 설명하기 위한 도면으로, 배면노광에 의하여 에치스토퍼를 형성한 구조를 나타낸다. 제1도의 a도는 평면도를, b도는 그 단면도를 나타낸 것이다.

도면에 보인 바와 같이, 종래의 일반적인 박막트랜지스터 액정표시장치는 절연기판(10) 상에 주사선(1)과 신호선(2)이 매트릭스 형태로 교차하여 화소부를 형성하고 있다. 게이트전극(11)은 주사선(1)으로부터 돌출되어 있고, 게이트절연막(13)을 사이에 두고 채널이 생성되는 도핑되지 않은 비정질실리콘층으로 이루어진 반도체 활성층(14)이 게이트전극(11)의 상부에 형성되어 있다. 반도체 활성층(14) 상에는 게이트전극(11)의 형상대로 형성된 에치스토퍼(15)가 위치하여 있는데, 이때의 에치스토퍼(14)는 반도체 활성층(14)상에 질화막을 형성한 다음, 절연기판 하부에서 이미 형성된 주사선(1)을 마스크로 하여 배면노광(back exposure)함으로써 주사선(1)의 형상대로 얻어질 수 있다.

에치스토퍼(15)의 상단 양측부분과 반도체 활성층(14)상에는 도핑된 비정질실리콘층으로 이루어진 오믹콘택층(6)이 형성되어 있고, 그 위로 하부의 게이트전극(l1)과 일부 중첩되게 소오스전극(l6)과, 소오스전극(16)에 대응되되, 게이트전극(11)과 일부 중첩된 드레인전극(17)이 형성되어 있다. 그리고, 소오스/드레인전극(16)(17)과 에치스토퍼(15)의 상단에는 드레인전극(17)을 외부와 퉁하게 하는 콘택홀이 있는 보호막(Passivation)(l8)이 형성되어 있고, 이 콘택홀을 통하여 드레인전극(17)과 연결된 화소전극(19)이 형성되어 있다.

미설명 도면부호(12)는 게이트전극의 표면에 형성된 양극산화막을 나타낸다.

그러나 상기와 같은 종래의 박막트랜지스터 액정표시장치에서는 포토레지스트를 사용하지 않고 배면노광에 의하여 에치스토퍼를 형성한다는 용이한 점이 있지만, 공정상 게이트전극이 돌출된 주사선의 형상으로 인하여 개구율을 향상시키려는 목적하에서는 적절하지 않은 구조를 가지고 있다.

제2도는 종래의 박막트랜지스터 액정표시장치의 제2예를 설명하기 위한 도면으로, 포토레지스트에 의한 선택노광에 의하여 에치스토퍼를 형성한 구조를 나타낸다. 제2도의 a도는 평면도를, b도는 그 단면도를 나타낸 것이다.

도면에 보인 바와 같이, 종래의 박막트랜지스터 액정표시장치는 절연기판(20) 상에 주사선(22)과 신호선(21)이 매트릭스 형태로 교차하여 화소부를 형성하고 있다. 주사선(22)은 게이트전극을 위한 돌출부를 만들지 않은 직선형태의 형상을 하고 있다. 신호선(21)은 주사선(22)의 하부에서 주사선(22)의 길이방향으로 소오스전극(23)을 돌출시키고, 소오스전극(23)과 대응되는 위치에는 신호선(21)과는 동일배선재인 드레인전극(24)이 형성되어 있다. 이때 드레인전극(24)은 주사선(22)의 일부와 중첩되게 형성됨으로써 소오스전극(23)과 드레인전극(24)이 위치한 주사선(22) 부분은 게이트의 역할을 하고 있다(이하 상부에 소오스전극과 드레인전극이 위치한 주사선의 부위를 게이트영역이라 한다).

게이트영역(22)의 상부에는 게이트절연막(26-1)을 사이에 두고 채널이 생성되는 도핑되지 않은 비정질 실리콘층으로 이루어진 반도체 활성층(27)이 형성되어 있다. 반도체 활성층(27) 상에는 소정의 형상을 가지는 에치스토퍼(28)가 위치하고 있는데, 이때의 에치스토퍼(28)는 반도체 활성층(27)상에 질화막을 형성한 다음, 포토레지스트를 이용하여 소정의 형상대로 사진식각함으로써 얻어질 수 있다.

에치스토퍼(28)의 상단 양측부분과 반도체 활성층(27) 상에는 도핑된 비정질실리콘층으로 이루어진 오믹콘택층(25)이 형성되어 있고, 그 위로 하부의 게이트영역(22)과 일부 중첩되게 소오스전극(23)과, 소오스전극(23)에 대응되되, 게이트영역(22)과 일부 중첩되는 드레인전극(24)이 형성되어 있다. 소오스/드레인전극(23)(24)과 에치스토퍼(28)의 상단에는 드레인전극(24)을 외부와 통하게 하는 콘택홀이 있는 보호막(26-2)이 형성되어 있고, 이 콘택홀을 통하여 드레인전극(24)과 연결된 화소전극(29)이 형성되어 있다.

미설명 도면부호(25)는 게이트영역의 표면에 형성된 양극산화막을 나타낸다.

상기와 같은 종래의 박막트랜지스터 액정표시장치는 주사선의 일부를 게이트영역으로 사용함으로써 주사선으로부터의 돌출부를 형성하지 않기 때문에 개구율을 높일수 있다. 그러나 에치스토퍼 형성시, 배면노광을 할 수 없기 때문에, 그 대안으로 포토레지스트를 형성하고 패턴대로 선택노광하고 현상해야 하는 번거로움이 있었다. 이는 배면노광에 의하여 주사선의 형상대로 에치스토퍼를 형성하면, 소오스전극과 활성층과의 접촉이 여위치 않아 본래의 박막트랜지스터의 기능인 스위칭소자로서의 기능을 할 수 없기 때문이다.

본 발명은 이러한 문제점을 해결하기 위하여 안출된 것으로, 주사선에 소정의 형상으로 형성된 홀을 이용하여 마스크를 사용하지 않고 배면노광에 의한 에치스토퍼를 형성하고자 하려 하는 것이다.

이를 위하여 본 발명은 박막트랜지스터 액정표시장치에 있어서, 절연기판과, 상기 절연기판 상에 형성되되 소정의 위치에 콘택홀이 있는 주사선과, 상기 주사선과 상기 절연기판의 노출된 표면에 형성된 제1절연막과, 상기 제1절연막 상에 형성되는 반도체 활성층과, 상기 반도체 활성층 상에 상기 반도체 활성층 하부의 상기 주사선의 형상대로 형성되는 에치스토퍼와, 상기 에치스토퍼 상의 일부와 상기 반도체 활성층의 노출된 표면에 형성되되, 상기 주사선의 콘택홀의 일부와 중첩되게 위치하는 소오스전극과 상기 소오스전극에 연결형성되는 신호선과, 상기 소오스전극에 대응되는 위치에 형성된 드레인전극과, 상기 드레인전극 상에 형성되되, 상기 드레인전극의 일부를 외부에 노출시키는 콘택홀을 있는 제2절연막과, 상기 제2절연막의 콘택홀을 통하여 상기 드레인전극과 연결되어 형성되는 화소전극을 포함하여 이루어진다.

또한, 본 발명은 박막트랜지스터 액정표시장치의 제조방법에 있어서, 절연기판 상에 제1도전층을 적층한 후, 패터닝하여 소정의 위치에 콘택홀이 있는 주사선을 형성하는 단계와, 상기 주사선과 상기 절연기판의 노출된 표면에 제1절연막을 형성하는 단계와, 상기 제1절연막 상에 수소화된 비정질 실리콘층을 적층한 후, 패터닝하여 반도체 활성층을 형성하는 단계와, 상기 반도체 활성층 상과 상기 제1절연막의 노출된 표면에 질화막을 적층한 후, 상기 절연기판의 배면에서 노광공정을 실시하여 에치스토퍼를 형성하는 단계와, 상기 에치스토퍼와 상기 반도체 활성층의 노출된 표면에 도핑된 비정질 실리콘층과 제2도전층을 형성한 후, 패터닝하여 오믹콘택층과, 그 상판에 상기 주사선의 콘택홀의 일부와 중첩되는 소오스전극과, 상기 소오스 전극에 연결되는 신호선과, 상기 소오스전극에 대응되는 드레인전극을 형성하는 단계와, 전면에 제2절연막을 형성한 후, 상기 드레인전극의 일부를 외부에 노출시키는 콘택홀을 형성하는 단계와, 상기 콘택홀을 통하여 상기 드레인전극에 연결되는 화소전극을 형성하는 단계를 포함하여 이루어진다.

이하 첨부된 도면을 참조하여 본 발명을 자세히 설명하면 다음과 같다.

제3도는 본 발명에 따른 박막트랜지스터 액정표시장치를 설명하기 위한 도면으로, 제3도의 a도는 평면도를, b도는 그 단면도를 나타낸 것이다.

제3도의 a도를 참조하면, 절연기판(30)상에 직선형태이며 소정의 위치에 콘택홀(T)이 형성된 주사선(32)이 형성되어 있다. 콘택홀이 있는 주사선(32)부분은 콘택홀에 의해 게이트영역(32-1)과 비게이트영역(32-2)으로 구분된다. 그리고 주사선(32)에 교차하여 신호선(31)이 형성되어 있다. 신호선(31)은 주사선(32)과 중첩되는 영역에서 주사선(32)의 길이방향으로 위치하되, 주사선(32)에 형성된 콘택홀(T)의 일부를 덮는 돌기부 즉, 소오스전극(33)을 가지고 있다. 이 실시예에서는 콘택홀의 일부를 덮었지만, 소오스전극이 주사선의 콘택홀 전부를 덮어도 소오스전극의 기능에는 장애가 없다. 또한, 소오스전극(33)에 대응되는 위치에는 소오스전극(33)과는 동일배선재로 이루어진 드레인전극(34)이 형성되어 있고, 화소전극(39)이 드레인전극(34)과 연결되어 형성되어 있다.

제3도의 b도를 참조하면, 소오스전극(33)과 드레인전극(34)의 하부에는 반도체 활성층(36)이 형성되어 있고, 그 아래로 주사선(32)의 게이트영역(32-1)이 위치하여 있다. 따라서 소오스전극(33), 드레인전극(34) 및 반도체 활성층(36)이 형성된 부위의 하부에 위치한 주사선(32)의 부분은 게이트영역(32-1)은 스위치소자 기능을 하는 박막트랜지스터를 이룬다. 한편, 제3도의 a도에 보인 바와 같이, 소오스전극(33)과 드레인전극(34)의 하부에 위치한 반도체 활성층(36)에는 비직선적인 채널영역이 형성되어 있다. 드레인전극(34)은 보호막(35-2)에 형성된 콘택홀을 통하여 상부의 화소전극(39)에 연결된다.

미설명 도면부호(32-2)는 콘택홀을 사이에 두고 양측에 위치한 주사선 부분중에서 하부에 반도체 활성층이 형성되지 않은 주사선 부분을, (35-1)은 게이트절연막을, (38)은 주사선의 표면상에 형성되는 양극산화막을, (40)은 오믹콘택층을 나타낸다.

제4도는 본 발명에 따른 박막트랜지스터 액정표시장치의 제조공정도로, 제3도의 BB'단면으로 본 것이다.

먼저, 제4도의 a도와 같이, 절연기판(30) 상에 스퍼터(sputter)장비를 이용하여 제1도전물질층을 형성한 후, 패터닝하여 소정부분에 콘택홀(T)이 형성된 주사선(32)을 형성한다. 콘택홀이 있는 주사선 부분은 두개의 영역(32-1)(32-2)으로 나뉘는데, 이중 한 영역(32-2)은 게이트영역이 되고, 나머지 한 영역은 비게이트영역(32-2)이 된다. 제1도전물질로는 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 몰리브덴 합금 또는 양극산화가 가능한 금속중 하나를 사용한다. 이후 주사선(32) 표면상에 양극산화막을 형성한다.

이어서, 제4도의 b도와 같이, 양극산화막 상에 제1절연막을 적층하여 게이트절연막(35-1)을 형성한다. 이후, 게이트절연막(35-1) 상에 비정질실리콘을 적층한 후, 패터닝하여 반도체 활성층(36)을 형성한다.

그 다음, 제4도의 c도와 같이, 반도체 활성층(36)과 게이트절연막(35-1)의 노출된 표면상에 질화막을 적층한 후, 절연기판의 뒷면에서 배면 노광을 실시한다. 그 결과 반도체 활성층(36)상과 게이트절연막(35-1)의 노출된 표면에는 주사선(32)과 같은 위치에 콘택홀이 있는 에치스토퍼(37)가 형성된다.

이어서, 제4도의 d도와 같이, 도핑된 비정질 실리콘층과 제2도전층을 연속적으로 형성한다. 이후, 소정의 형상대로 패터닝하여 신호선과, 신호선에 연장된 소오스전극(33)과, 소오스전극(33)에 대응되는 드레인전극(34)을 형성한다. 이때 소오스전극은 반도체 활성층에 전기적으로 연결될 수 있도록 에치스토퍼에 형성된 콘택홀을 일부 덮도록 형성한다. 이 실시예에서는 일부만 덮도록 하였지만, 에치스토퍼의 콘택홀 전부를 덮어도 소오스전극의 기능은 방해받지 않는다.

그리고, 신호선, 소오스전극(33) 및 드레인전극(34)의 하단에는 반도체활성층(36)과의 접촉저항을 감소시키기 위하여 도핑된 비정질 실리콘으로 이루어진 오믹콘택층(40)도 함께 형성한다.

그다음, 제4도의 e도같이, 전면에 제2절연막을 적층한 후, 드레인전극의 일부를 외부에 노출시키는 콘택홀이 있는 보호막(35-2)을 형성한다. 이후, 보호막(35-2)과 드레인전극(34)의 노출된 표면에 투명 도전막을 데포지션한 후, 패터닝하여 드례인전극(34)에 연결되는 화소전극(39)을 형성한다.

이상에서 설명한 바와 같이 본 발명의 박막트랜지스터 액정표시장치는 종래의 박막트랜지스터 액정표시장치와 비교할 때, 개구율을 감소시키지 않으면서도 배면노광에 의하여 에치스토퍼를 용이하게 형성할 수 있는 구조를 가지고 있다.

Claims (2)

1. 박막트탠지스터 액정표시장치에 있어서, 절연기판과, 상기 절연기판 상에 형성되되, 소정의 위치에 콘택홀이 있는 주사선과, 상기 주사선과 상기 절연기판의 노출된 표면에 형성된 제1절연막과, 상기 제1절연막 상에 형성되는 반도체 활성층과, 상기 반도체 활성층 상에 상기 반도체 활성층 하부의 상기 주사선과는 같은 위치에 콘택홀이 형성되는 에치스토퍼와, 상기 에치스토퍼 상의 일부와 상기 반도체 활성층의 노출된 표면에 형성되되, 상기 에치스토퍼의 콘택홀을 덮는 소오스전극과, 상기 소오스전극에 연결 형성되는 신호선과, 상기 소오스전극에 대응되는 위치에 형성된 드레인전극과, 상기 드레인전극 상에 형성되되, 상기 드레인전극의 일부를 외부에 노출시키는 콘택홀을 있는 제2절연막과, 상기 제2절연막의 콘택홀을 통하여 상기 드레인전극과 연결되어 형성되는 화소전극을 포함하여 이루어지는 박막트랜지스터 액정표시장치.
2. 박막트랜지스터 액정표시장치의 제조방법에 있어서,

   (1) 절연기판 상에 제1도전층을 적층한 후, 패터닝하여 소정의 위치에 콘택홀이 있는 주사선을 형성하는 단계와,

   (2) 상기 주사선과 상기 절연기판의 노출된 표면에 제1절연막을 형성하는 단계와,

   (3) 상기 제1절연막 상에 수소화된 비정질 실리콘층을 적층한 후, 패터닝하여 반도체 활성층을 형성하는 단계와,

   (4) 상기 반도체 활성층 상과 상기 제1절연막의 노출된 표면에 질화막을 적층한 후, 상기 절연기판의 배면에서 노광공정을 실시하여 상기 주사선과 같은 위치에 콘택홀이 있는 에치스토퍼를 형성하는 단계와,

   (5) 상기 에치스토퍼상과 상기 반도체 활성층의 노출된 표면에 도핑된 비정질 실리콘층과 제2도전층을 형성한 후, 패터닝하여 상기 에치스토퍼의 콘택홀을 덮는 오믹콘택층과, 그 상단에 소오스전극과, 상기 소오스전극에 연결되는 신호선과, 상기 소오스전극에 대응되는 드레인전극을 형성하는 단계와,

   (6) 전면에 제2절연막을 형성한 후, 상기 드레인전극의 일부를 외부에 노출시키는 콘택홀을 형성하는 단계와,

   (7) 상기 콘택홀을 통하여 상기 드레인전극에 연결되는 화소전극을 형성하는 단계를 포함하여 이루어지는 박막트랜지스터 액정표시장치.