[go: up one dir, main page]

KR100198312B1 - 리드프레임의 구조 및 이를 이용한 반도체 패키지 - Google Patents

리드프레임의 구조 및 이를 이용한 반도체 패키지 Download PDF

Info

Publication number
KR100198312B1
KR100198312B1 KR1019960022902A KR19960022902A KR100198312B1 KR 100198312 B1 KR100198312 B1 KR 100198312B1 KR 1019960022902 A KR1019960022902 A KR 1019960022902A KR 19960022902 A KR19960022902 A KR 19960022902A KR 100198312 B1 KR100198312 B1 KR 100198312B1
Authority
KR
South Korea
Prior art keywords
mounting plate
chip mounting
chip
lead
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960022902A
Other languages
English (en)
Other versions
KR980006205A (ko
Inventor
안병훈
Original Assignee
김규현
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체주식회사 filed Critical 김규현
Priority to KR1019960022902A priority Critical patent/KR100198312B1/ko
Publication of KR980006205A publication Critical patent/KR980006205A/ko
Application granted granted Critical
Publication of KR100198312B1 publication Critical patent/KR100198312B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드프레임의 구조 및 이를 이용한 반도체 패키지에 관한 것으로, 리드프레임의 칩탑재판을 리드의 높이와 동일한 높이의 일직선 상에 형성하여 패키지의 제조시 반도체칩의 상부로 칩탑재판이 부착하여 계면박리 및 크랙을 방지하여 패키지의 성능을 향상시키도록 한 것이다.

Description

리드프레임의 구조 및 이를 이용한 반도체 패키지
본 발명은 리드프레임의 구조 및 이를 이용한 반도체 패키지에 관한 것으로, 더욱 상세하게는 리드프레임의 칩탑재판을 리드의 높이와 동일한 높이로 형성하여 패키지의 제조시 반도체칩의 상부로 칩탑재판이 부착하여 계면박리 및 크랙을 방지하여 패키지의 성능을 향상시키도록 된 리드프레임의 구조 및 이를 이용한 반도체 패키지에 관한 것이다.
일반적인 리드프레임(10)의 구조는 제1도 내지 제2도에 도시된 바와 같이 둘레에 다수의 리드(11)가 배열되어 있고, 상기 다수의 리드(11) 중앙부에는 반도체칩(20)이 탑재되는 칩탑재판(12)이 리드(11)의 높이보다 낮은 위치에 형성되며, 상기 칩탑재판(12)의 각 모서리는 다운셋(13a)을 가지면서 일체로 형성된 타이바(13)에 연결 고정된 구조이다.
이러한 리드프레임(10)은 상기 칩탑재판(12)의 상부에 에폭시(51)를 도포하여 반도체칩(20)을 부착하고, 상기 반도체칩(20)의 상부에 형성된 입출력패드(21)와 리드프레임의 다수의 리드(11)를 전기적인 신호를 전달할 수 있도록 와이어(30)로 본딩한 후, 컴파운드(40)로 몰딩하여 반도체 패키지를 완성하는 것이다.
이와같이 패키지가 몰딩공정이 완료될때까지 반도체칩(20)을 고정시켜주는 역할을 수행하는 것이 칩탑재판(12)이다. 그러나, 패키지를 완성하기까지의 공정중에서 패키지를 고온(대략 200℃정도)에 노출시키는 공정(와이어 본딩공정, 몰딩공정이 가해지는 고온, 각 공정후 오븐(OVEN)안에서 가열하여 접착력을 굳히는 공정 등)이 있는 바, 이 과정에서 반도체칩(20)과 칩탑재판(12)과는 그 재질이 상이하고, 열팽창계수가 서로 달라 수축 및 이완현상이 발생되어 쉽게 변형이 발생되는 것이다.
즉, 서로 다른 열팽창계수로 인하여 크랙(CRACK)이 발생되어 패키지가 깨지거나, 수분 등의 침투로 인한 계면박리가 발생되는데, 이러한 현상은 반도체칩(20)과 칩탑재판(12)과의 접착면적이 크면 클수록 더욱 심하게 발생되는 것이다.
이와같은 계면박리 및 크랙을 방지하기 위하여 칩탑재판(12)의 면적을 줄이는 방법을 이용하고 있으나, 이는 칩탑재판(12)에 그라운드 본딩(Ground Bonding)을 하지 못하는 문제점이 있었던 것이다.
또한, 칩탑재판(12)이 반도체칩(20)의 저면에 부착됨으로 리드(11)의 단부를 반도체칩(20)에 근접시키지 못함으로서 본딩되는 와이어(30)의 길이가 길어져 패키지의 성능을 저하시키는 등의 문제점도 있었던 것이다.
따라서, 본 발명은 이와 같은 문제점을 해소하기 위해 발명된 것으로, 리드프레임의 칩탑재판을 리드와 동일한 높이로 형성하고, 반도체칩의 상면(반도체칩의 입출력패드가 형성된 면)으로 상기 칩탑재판을 부착시켜 계면박리 및 크랙을 방지하여 패키지의 성능 및 신뢰성을 향상시키도록 된 리드프레임의 구조 및 이를 이용한 패키지를 제공함에 그 목적이 있다.
이러한 본 발명의 목적을 달성하기 위해서는 상기 가장자리 둘레로 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 상면에 비전도성 접착테이프에 의해 부착된 칩탑재판과; 상기 칩탑재판의 높이와 동일한 높이에 위치되며 칩탑재판의 주연부에 배열된 다수의 리드와; 상기 반도체칩의 입출력패드와 리드를 연결하는 와이어와; 상기 반도체칩, 칩탑재판, 리드 및 와이어를 외부 환경으로부터 보호하기 위하여 몰딩된 컴파운드로 구성된 것을 특징으로 하는 반도체 패키지에 의해 가능하다.
제1도는 종래의 리드프레임에 반도체칩을 부착한 상태의 평면도.
제2도는 종래의 반도체 패키지 구조를 보인 단면도.
제3도는 본 발명의 리드프레임에 반도체칩을 부착한 상태의 평면도.
제4도는 본 발명에 의한 반도체 패키지의 구조를 보인 단면도.
제5도는 본 발명의 리드프레임에 대한 실시예로서, 반도체칩이 부착된 상태의 평면도.
제6도는 본 발명의 실시예에 의한 반도체 패키지의 구조를 보인 단면도.
제7도는 본 발명의 리드프레임에 대한 다른 실시예를 도시한 평면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 리드프레임 20 : 반도체칩
30 : 와이어 40 : 컴파운드
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제3도 내지 제4도는 본 발명에 의한 리드프레임을 도시하고 있는 것으로, 둘레에 다수의 리드(11)가 배열되고, 상기 다수의 리드(11) 중앙부에는 반도체칩(20)이 탑재되는 칩탑재판(12)을 리드(11)의 높이와 동일한 높이의 일직선 상으로 형성하며, 상기 칩탑재판(12)의 각 모서리는 타이바(13)에 일체로 연결 고정된 구조이다. 제5도 내지 제6도는 본 발명의 실시예를 도시한 도면으로서, 본 발명의 리드프레임에 칩탑재판(12)이 각 모서리에 업셋(14 ; Up Set)을 가지면서 타이바(13)에 일체로 형성된 것으로, 상기 칩탑재판(12)이 리드(11)보다 높은 위치에 형성되어 있는 것이다.
또한, 상기 칩탑재판(12)은 사각 링(Ring)의 형상으로 형성하는 것이 좋으며, 제7도에 도시된 바와 같이 사각 링(Ring)의 중앙부를 절결하여 각각 그라운드 본딩(31)과 파워본딩(32)을 할 수 있다.
제4도는 본 발명의 리드프레임(10)을 이용하여 반도체 패키지의 구조를 도시하고 있는 것으로, 상기 리드프레임(10)에 형성된 칩탑재판(12)의 저면으로 반도체칩(20)을 접착테이프(50)로 부착시킨다. 즉, 반도체칩(20)의 상면(반도체칩의 입출력패드가 형성된 면)에 칩탑재판(12)을 부착하는 것이다.
이때, 상기 칩탑재판(12)은 사각 링 형상으로 되어 있어 반도체칩(20)의 상면 중심부분, 즉 반도체칩(20)의 입출력패드(21)가 형성된 가장자리를 제외한 부분에 부착되고, 이러한 칩탑재판(12)에 그라운드 본딩(31)하는 것이다.
또한, 제6도에 도시된 바와 같이 본 발명의 실시예에 의한 리드프레임이 적용된 반도체 패키지는 타이바(13)에 업셋(14)을 형성하여 칩탑재판(12)을 리드(11) 보다 높은 위치에 형성하여 상기 칩탑재판912)의 저면에 반도체칩(20)을 부착하게 되면 패키지 제조 후, 반도체칩(20)이 컴파운드(40)의 내부 중앙부에 위치되는 것이다. 이와같이 칩탑재판(12)에 리드프레임(10)을 부착한 다음에는 둘레에 형성된 다수의 리드(11)와 반도체칩(20)의 입출력패드(21)를 와이어(30)로 본딩하고, 컴파운드(40)로 몰딩하는 것이다.
이때, 칩탑재판(12)을 반도체칩(20)의 상부에 접착시킴으로써 리드(11)의 단부를 반도체칩(20)에 근접하게 위치시킬 수 있으므로 본딩되는 와이어(30)의 길이를 짧게 하여 패키지의 성능을 향상시킬 수 있는 것이다.
이와같이 구성된 본 발명은 몰딩되는 컴파운드(40)와 접착이 좋지 못한 재질의 구리합금으로 된 리드프레임(10)의 칩탑재판(12)의 면적을 줄여 반도체칩(20)과의 접착면적을 줄일 수 있으므로 계면박리 및 크랙의 발생을 방지할 수 있음은 물론, 패키지를 박형화 할 수 있는 것이다.
또한, 칩탑재판(12)이 반도체칩(20)의 상부에 접착됨으로 리드(11)의 단부를 최대한 반도체칩(20)에 근접시켜 본딩되는 와이어(30)의 길이를 짧게함으로서 패키지의 성능을 향상시키고, 반도체칩(20)의 상면으로 접착된 칩탑재판(12)에 그라운드 본딩(31)을 할 수 있다.
이상의 설명에서와 같이 본 발명은, 반도체칩의 상부로 칩탑재판을 접착하여 그라운드 본딩용으로 사용함과 동시에 계면박리 및 크랙을 방지하여 패키지의 성능 및 신뢰성을 향상시킬 수 있는 등의 잇점이 있는 것이다.

Claims (8)

  1. 둘레에 배열된 다수의 리드와; 상기 다수의 리드 중앙부에 형성된 칩탑재판과; 상기 칩탑재판을 지지 고정하는 타이바를 포함하는 리드프레임 구조에 있어서, 상기 칩탑재판과 타이바는 리드의 높이와 동일한 높이의 일직선 상에 형성된 것을 특징으로 하는 리드프레임 구조.
  2. 제1항에 있어서, 상기 칩탑재판은 사각 링(Ring) 형상으로 된 것을 특징으로 하는 리드프레임 구조.
  3. 제1항 또는 2항에 있어서, 상기 칩탑재판은 중앙부가 절개된 것을 특징으로 하는 리드프레임 구조.
  4. 제1항에 있어서, 상기 타이바에는 업셋을 가지면서 칩탑재판에 일체로 형성되어 칩탑재판의 높이를 리드의 높이보다 높은 위치에 형성됨을 특징으로 하는 리드프레임 구조.
  5. 상면 가장자리 둘레로 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 상면에 입출력패드를 제외한 영역에 비전도성 접착테이프에 의해 부착된 칩탑재판과; 상기 칩탑재판과 동일한 높이의 일직선 상에 위치되며 칩탑재판의 주연부에 배열된 다수의 리드와; 상기 반도체칩의 입출력패드와 리드를 연결하는 와이어와; 상기 반도체칩, 칩탑재판, 리드 및 와이어를 외부 환경으로부터 보호하기 위하여 몰딩된 컴파운드로 구성된 것을 특징으로 하는 반도체 패키지.
  6. 제5항에 있어서, 상기 칩탑재판은 사각 링(Ring) 형상으로 되며, 반도체칩의 입출력패드가 형성된 가장자리를 제외한 중심부분에 부착된 것을 특징으로 하는 반도체 패키지.
  7. 제5항 도는 제6항에 있어서, 상기 칩탑재판에 그라운드 본딩하는 것을 특징으로 하는 반도체 패키지.
  8. 제5항에 있어서, 상기 칩탑재판은 업셋을 가진 타이바에 일체로 형성되어 리드의 높이보다 높은 위치에 형성된 것을 특징으로 하는 반도체 패키지.
KR1019960022902A 1996-06-21 1996-06-21 리드프레임의 구조 및 이를 이용한 반도체 패키지 Expired - Fee Related KR100198312B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960022902A KR100198312B1 (ko) 1996-06-21 1996-06-21 리드프레임의 구조 및 이를 이용한 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960022902A KR100198312B1 (ko) 1996-06-21 1996-06-21 리드프레임의 구조 및 이를 이용한 반도체 패키지

Publications (2)

Publication Number Publication Date
KR980006205A KR980006205A (ko) 1998-03-30
KR100198312B1 true KR100198312B1 (ko) 1999-06-15

Family

ID=19462864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960022902A Expired - Fee Related KR100198312B1 (ko) 1996-06-21 1996-06-21 리드프레임의 구조 및 이를 이용한 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100198312B1 (ko)

Also Published As

Publication number Publication date
KR980006205A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
KR100220154B1 (ko) 반도체 패키지의 제조방법
US5648682A (en) Resin-sealed semiconductor device and lead frame used in a resin-sealed semiconductor device
US5053852A (en) Molded hybrid IC package and lead frame therefore
US7952177B2 (en) Resin-sealed semiconductor device, leadframe with die pads, and manufacturing method for leadframe with die pads
KR970018432A (ko) 리이드 온 칩(Lead on chip) 구조를 가지는 반도체 장치
US5583371A (en) Resin-sealed semiconductor device capable of improving in heat radiation characteristics of resin-sealed semiconductor elements
JP2857382B2 (ja) 半導体チップパッケージ
KR960012647B1 (ko) 반도체장치 및 그 제조방법
US7537965B2 (en) Manufacturing method for a leadless multi-chip electronic module
KR960005039B1 (ko) 수지밀봉형 반도체장치
KR100198312B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
JP2976199B2 (ja) ダイパッドを有する半導体パッケージ用リードフレーム
JP2589520B2 (ja) 樹脂封止型半導体装置の製造方法
JPS6118862B2 (ko)
JP3555790B2 (ja) 半導体装置
KR100279252B1 (ko) 세라믹패키지
KR100221918B1 (ko) 칩 스케일 패키지
KR100352120B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
KR0176113B1 (ko) 내부리이드의 말단부가 수직 절곡된 리드프레임과 이를 이용한 반도체 패키지
US5905300A (en) Reinforced leadframe to substrate attachment
KR200186000Y1 (ko) 반도체 리드프레임 탑재판 구조
KR100306230B1 (ko) 반도체 패키지 구조
KR100216843B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
JPH02246143A (ja) リードフレーム
KR200141125Y1 (ko) 리드프레임의 구조

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960621

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960621

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990227

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990302

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20021105