[go: up one dir, main page]

KR0184588B1 - 일체식 회로 패키지용 다층 리드프레임 - Google Patents

일체식 회로 패키지용 다층 리드프레임 Download PDF

Info

Publication number
KR0184588B1
KR0184588B1 KR1019920700572A KR920700572A KR0184588B1 KR 0184588 B1 KR0184588 B1 KR 0184588B1 KR 1019920700572 A KR1019920700572 A KR 1019920700572A KR 920700572 A KR920700572 A KR 920700572A KR 0184588 B1 KR0184588 B1 KR 0184588B1
Authority
KR
South Korea
Prior art keywords
metal
layers
thin
layer
package
Prior art date
Application number
KR1019920700572A
Other languages
English (en)
Inventor
에스. 브래든 제프리
Original Assignee
폴 와인스타인
오린 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 폴 와인스타인, 오린 코포레이션 filed Critical 폴 와인스타인
Application granted granted Critical
Publication of KR0184588B1 publication Critical patent/KR0184588B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

합성 리드프레임(70)을 제공하며, 리드프레임(70)은 가요성 다층부(40)에 전기적으로 연결되는 강성 금속부(30)를 포함한다. 합성 리드프레임(70)은 강성 금속 리드프레임 또는 가요성 리드로 얻어지는 것보다 더욱 양호한 전기적 및 기계적 성질을 갖는 높은 리드 밀도를 제공한다.

Description

[발명의 명칭]
일체식 회로 패키지용 다층 리드프레임
[도면의 상세한 설명]
제1도는 종래 기술에서 공지된 사각 리드프레임의 평면도이다.
제2도는 본 발명의 합성 리드프레임의 일부를 형성하는 강성 금속 리드프레임의 평면도이다.
제3도는 본 발명의 합성 리드프레임의 부품을 형성하는 다층 가요성 회로의 평면도이다.
제4도는 본 발명의 합성 리드프레임의 가요성다층부의 횡당면도이다.
제5도는 본 발명의 합성 리드프레임과 집적회로 사이를 전기적으로 상호 연결하는 것을 나타내는 횡단면도이다.
제6도는 본 발명의 합성 리드프레임에 집적회로의 전기적 상호 연결의 제2실시예를 나타내는 횡단면도이다.
제7도는 본 발명의 다른 실시예인 합성 리드프레임에 직접회로의 전기적 상호 연결을 나타내는 횡단면도이다.
제8도는 제7도의 실시예의 평면도이다.
제9도는 금속 전자 패키지로 본 발명의 리드프레임을 합체시킨 것을 나타내는 횡단면도이다.
[발명의 상세한 설명]
본 발명은 전자 패키지에 사용되는 다층 리드프레임에 관한 것으로, 특히 전자 장치에 접착되는 와이어용 가요성 다층부와 외부 회로에 전기적으로 상호 연결되는 강성 금속부를 갖는 합성 리드프레임에 관한 것이다. 실리콘 기초 반도체 회로 등의 집적 회로장치는 통상 전기 패키지로 지칭되는 하우징내에 수용된다. 이 패키지는 집적회로가 수용되는 공동을 한정하는 베이스 및 커버 부품을 포함하며, 전자장치는 폴리머 수지체 내에 성형되기도 한다.
패키지 이외에도 전자장치를 외부 회로에 전기적으로 상호 연결시키는 수단이 필요하면, 종래에는 전기적 상호연결부가 리드프레임 형태를 취하기도 한다. 리드프레임은 구리합금 또는 철-니켈 합금 등의 전기 전도성 물질로 형성되며, 전자 장치가 장착되는, 중앙에 위치하는 구멍을 형성하는 복수개의 리드 핑거를 스탬핑 또는 에칭하여 형성된다. 리드핑거의 양단부는 외부 회로에 전기적으로 상호연결되도록 패키지 베이스를 넘어 연장하는 구멍과 대향한다. 리드프레임은 베이스 및 커버에 부착되거나 폴리머 수지내에 형성된다.
얇은 리드 와이어는 전자 장치의 면상에 있는 전기적 활성 결합위치에 내부 리드 핑거를 전기적으로 상호 연결시키며, 이들 리드 와이어는 직경이 약 0.025㎜(0.001inch)이며, 전기 전도성 물질로 형성된다. 알루미늄, 금, 구리 또는 이들 금속의 합금들이 보통 사용되며, 와이어는 열 압축 결합 또는 써머소닉 결합에 의해 반도체 장치의 면과 내부 리드핑거에 결합된다.
와이어 접착부를 가지는 종래의 리드 프레임은 외부 환경에 대해 제한된 수호의 연결을 필요로하는 전자 장치에 만족되며, 예를들어 DIP 듀얼-인-라인 패키지 리드 프레임용 64리드(측면당 32)와 쿼드식 리드프레임용의 약 130 리드가 보통이다. 집적 회로장치가 더욱 복잡해짐에 따라 필요한 본드의 수가 증가하게되고, 접착부의 위치가 더욱 밀착하게 됨에 따라 문제점이 발생하게 되었다.
종래의 리드프레임은 약 0.13㎜ 내지 0.5㎜(0.005 내지 0.020.inch)두께이며, 스탬핑과 에칭의 상태에 의해, 리드 핑거의 폭과 리드 사이의 공간이 리드프레임의 두께와 거의 동일하게 되었다. 전체 패키지의 규모가 표준화됨에 따라 리드 핑거의 사용공간이 제한되었고, 패키지의 크기가 증가하는 것은 표준화 및 무게에 있어서 바람직하지 않게 되었다.
리드 밀도의 다른 제한은 리드 와이어의 가요성이며, 리드와이어의 가요성은 문제를 일으킨다. 소직경 와이어는 조립 및 취급시에 유동할 수도 있고, 2 개의 와이어가 접촉한다면 전기 쇼트가 일어날 수도 있다.
리드의 밀도를 증가시키는 하나의 해결책은 다층 리드를 제공하는 것이며, 개념은 다층 세라믹 패키지로 합체시키는 것이다. 이들 패키지는 세라믹층 사이에 위치한 금속화된 회로트레이스를 갖는 복수개의 세라믹 층을 포함하며, 전기 전도성 바이어스가 금속화된 면을 전기적으로 상호연결시키기 위해 하나이상의 세라믹층을 통해 형성된다. 이브리험등의 미국특허 제 4,320,438 호와 쉬로더 등의 미국특허 제 4,513,355에는 리드 밀도가 리드의 적층에 의해 증가하는 다층 세라믹 패키지에 대하여 기술되어 있다.
리드 와이어는 상이한 수직면상의 복수개의 금속화 위치에 부착된다. 이 리드와이어의 밀도는 와이어 접착부의 쇼트닝에 대한 전위를 증가시키지 않고 증가된다.
다층 기술은 종래의 리드프레임에서도 적용되고 있었으며, 예를들어 미국특허 4,680,613 호에는 유전층에 의해 리드프레임으로부터 분리된 접지면을 갖는 플라스틱 DIP패키지에 대하여 기술되어 있다. 하나의 리드는 2개의 전도성층을 전기적으로 상호 연결시키는 접지판에 다운세트리어 점용접된다. 리드의 밀도을 증가시키지 않으며 정지면을 리드프레임에 리드의 밀도를 증가시키지 않으며 정지면을 리드프레임에 연결시키는 것은 전도성 저항을 감소시키고, 장치를 고속으로 작동시키게 한다.
모여 등의 미국특허 제 4,801,765 호에는 유전물질에 의해 분리된 자체지지 리드프레임을 기술하고 있으며, 양호하게는, 상하 리드가 적층되어 있고, 즉 상부 리드가 높은 면을 통해 하부리드 사이의 공간에 놓여 있다. 저서인트로덕싱 인텔스 멀티 레여 몰디드 하이 퍼모던스 POFP에서 말리크 등의다층 성형 플라스틱 패키지″에서는 3 개의 금속층 리드프레임을 기술하고 있다. 제1금속층은 접지면이며, 전자 장치는 이 층에 직접 부착되며, 제2금속층은 동력면이고, 제3및 최상층은 종래의 리드프레임이다. 이 3개의 층은 유전접착제에 의해 전기적으로 고립된다. 리드 와이어는 전다 장치로부터 각3개의 금속층으로 연장한다. 리드프레임은 접지루프 인덕탄스에 대한 동력을 감소시키고 단일 리드의 캐패시탄스는 감소시킨다. 전자 장치는 금속 접지면상에 장착되기 때문에 열적 디시패션이 증가하여 전자장치의 작동 온도를 감소시킨다.
다층 테이프 자동화 본딩(TAB) 리드 역시 기술되었으며, 복수개의 얇은 금속 박층, 통상적으로 구리는 유전층에 의해 지지되며, 적당한 유전층은 듀퐁이 제조한 캡턴(kaptan)과 같은 폴리미드이다. 이 유전층은 전도성층을 전기적으로 고립시키며, 네더우드의 미국특허 제 3,684,818 호에는 세라믹 패키지 내에서 복수개의 집적회로 다이를 전기적으로 상호 연결시키기 위한 2개의 금속층 빔 리드를 기술하고 있고, 호지슨 등의 미국특허 제 4,814,855 호에는 다층 TAB구조물을 형성하는 수단을 기술하고 있다. 본딩 볼은 빔 리드의 단부상에 형성되고, 상이한 층의 정렬된 볼들은 써모드와 함께 부착되어 전기적 상호 연결을 제공한다.
다층 리드프레임이 리드 밀도를 증가시키고 보다 양호한 전기적 성능을 제공하면서 종래 기술의 한계를 해결하지는 못하였다. 종래의 리드프레임이 금속층 구조물의 일부를 형성하였다면 스탬핑 및 에칭의 제한 사항이 존재한다. 리드의 최소폭과 공간은 리드의 두께와 거의 동일하며, 박층 리드는 조립 및 취급시에 쉽게 손상된다. 박층 리드가 폴리미드 지지층을 넘어 연장할 때 리드의 변형와 무질서가 야기된다.
따라서, 본 발명의 목적은 종래기술의 제한성을 갖지않는 다층 리드프레임을 제공하고 있다. 본 발명의 특징은 다층 리드프레임이 강성 금속 리드프레임부에 부착된 TAB 내부부를 갖는 합성물인데 있으며, 본 발명의 장점은 박막 TAB 리드가 표준 리드프레임으로 얻을 수 있는 핑거 형태로 에칭될 수 있다는데 있다. 다른 장점은 다층 TAB 구조물이 빠른 작동 속도를 허용하는 시그널 크로스 토크와 임페던스를 감소시킬 수 있다는 것이다.
또다른 장점은 강성 되부 금속 리드프레임이 다층 구조물의 취급을 용이하게 한다는 것이다. 또다른 장점은 박막 리드가 폴리미드 지지층에 의해 완전히 지지될 수 있다는 것이다. 박막 리드가 지지층을 넘어 연장할 때 일어날 수 있는 리드의 변형이 제거된다.
본 발명에 따르면 합성 리드프레임이 제공되며, 이 리드프레임은 중앙에 위치하는 구멍 주변에 캔틸레버식으로 연장하는 복수개의 리드 핑거를 갖는 강성 금속부를 포함한다. 이 제1구멍 내부는 가요성 다층부가 있다. 다층부는 적어도 하나의 유전층에 의해 지지되는 적어도 하나의 금속 박층을 포함한다. 이 적어도 하나의 금속 박층은 복수개의 회로 트레이스로 형성되며, 강성 금속 리드프레임부의 리드 핑거에 각각의 금속 박층 회로 트레이스를 독립하여 전기적으로 상호 연결시키는 수단이 제공된다.
상술한 본 발명의 특징 및 장점등이 첨부된 도면 및 하기의 기술에 의해 더욱 자명해질 것이다. 도면에는 각 부품들의 참조부호가 기재되어 있고 동일부호 또는 프라임부호는 유사한 기능을 제공하는 유사 부품들을 나타낸다.
제1도는 종래 기술에 공지된 사각형 리드프레임(10)의 평면도이며, 리드프레임은 구리 기초 합금 또는 구리등의 전기 전도성 재료로부터 형성되며, 어떤 분야에 있어서, 합금 42(공칭 조성, 41%의 니켈, 나머지 철) 등의 철-니켈 합금 또는 코바르(kovar)(철-니켈-코발트 합금의 상표명)등 낮은 열팽창 계수를 이용하기 위해 사용된다. 리드프레임(10)은 보통 약 0.25㎜(0.,010inch)두께이며, 약 0.13 내지 0.05㎜(0.005∼0.020inch)가 사용된다.
리드프레임(10)은 리드(14)를 지지하고 취급시 리드의 손상을 방지하는 프레임(12)을 구비하며, 프레임(12)은 리드의 자동화된 정렬을 용이하게 하도록 스프로켓 구멍과 같은 오목 수단을 포함한다. 리드(14)는 전자 장치에 대한 와이어의 본딩을 용이하게 하기 위해 알루미늄 등의 제2재료로 피복된다. 리드(14)의 대향 단부는 외부 리드(20)를 형성하며, 일단 패커지가 조립되면, 프레임(12)로 리드프레임(10)에서 분리되고 외부리드는 외부 회로에 전기적으로 연결된다.
모든 사각 리드프레임에 합체되진 않았지만, 대부분 리드프레임(10)과 동일한 금속 스트립으로 제조된 다이 부착패드 (22)를 포함한다. 패드(22)는 패드 지지체(24)에 의해 지지되며, 이들 지지체(24)는 패키지의 조립시에 선택적으로 분리된다. 실리콘 기초 반도체 장치(도시없음) 등의 전자 회로는 종래의 다이 부착 수단에 의해 다이 부착 패드(22)에 장착된다.
리드프레임(10)이 비교적 낮은 열팽창계수를 갖는 재료로 만들어지면, 금 실리콘 또는 금 주석 등의 공정합금(eutectic)솔더 다이 부착이 자주 사용된다. 리드프레임이 비교적 높은 열 팽창계수를 갖는 구리 또는 구리 기초 합금이라면 에폭시 접착제로 채워진 은 또는 납 주석 합금 솔더 등의 유연성 다이부착이 사용된다.
내부 리드(14)는 본드 와이어 길이를 줄이기 위해 전자 장치에 밀착하여 있고, 상당히 긴 본드 와이어는 인접한 와이어의 전기 쇼트닝의 가능성을 증가시키고 전자 장치의 작동 속도를 감소시킨다. 상술한 바와같이, 스탬핑 및 에칭 상태로 인해, 제1도에서 ″W″로 표시된 내부 리드(14)의 폭은 리드프레임의 두께, 또는 거의 0.25㎜(0.010inch)이어야 한다.
또한 제1도에서 S로 표시된 리드 공간 역시 리드프레임의 두께, 또는 0.25㎜(0.010inch)이어야 한다. 따라서, 내부 리드로부터 다음 내부 리드의 중앙까지의 피치 또는 거리는 0.5㎜(0.020inch)이다. 이것은 전자 장치에 밀접하게 위치하는 리드의 수효를 제한한다. 예를들어, 10.16㎜ × 10.16㎜의 크기를 갖는 전자 장치는 한측면당 약 20개의 리드를 지지하거나 사각 패키지에 있어서 약 80개의 리드만을 지지할 뿐이다.
전자 장치는 프레임 (12)내의 분활면만을 점유한다. 사용가능한 실제 부분은 상당히 감소된다. 이것은 외부 리드 (20)를 참조할 수 있다. 외부 리드 (20)는 내부 리드(14)와 동일한 폭 W을 갖는다. 리드 사이의 사용 가능한 공간은 프레임 (12) 각 내측에지 (26)의 길이가 다이 부착 패드의 에지 길이보다 길기 때문에 상당히 중가된다.
본 발명에 따르면 프레임 (12)내의 실제 영역을 상당하게 사용할 수 있고 상당히 높은 리드 수효의 밀도를 증가시킬 수 있다. 이것은 프레임 및 외부리드를 형성하는 강성 금속 리드프레임부의 내부 리드 및 접지, 동력면을 형성하는 가요성 다층부를 갖는 합성 리드프레임의 사용을 통해 가능하게 된다.
제2도는 본 발명의 합성 리드프레임의 강성 금속 리드프레임부 (30)를 도시하며, 이 리드프레임부 (30)는 프레임 (12)과 리드(14)를 가진다. 스프로켓 구멍 등의 오목수단 (16)이 선택적으로 제공되어 정렬을 용이하게 하며, 리드 (14')는 합성 리드프레임의 외부 리드부만을 포함한다. 리드 (14')는 전자 장치에 근접하여 위치할 필요가 없으며, 리드 (14')가 제1도의 리드와 동일한 폭 및 공간을 가진다하여도 중앙에 우치하는 다이 부착 패드에 근접하여 위치할 필요는 없다. 리드의 공간은 프레임 (12)의 내부에지 (26)에 의해 규정된다.
리드(14')는 제1도에 도시된 종래기술의 리드프레임 (10)의 리드 (14)보다 상당히 짧으며, 합성 리드프레임의 외부 리드부만이 강성 금속부 (30)로부터 제조된다. 리드 (14')의 자유단부는 파단선 (34)으로 표시된 제1구멍 (32)을 형성한다. 구멍 (32)의 주변은 제3도에 도시된 바와같은 합성 리드프레임의 가요성 다층부의 규모를 형성한다.
본 발명의 합성 리드프레임의 가요성 다층부 (40)는 제3도의 평면도와 제4도의 횡단면도에 도시되어 있다. 가상선 (34)은 제2도에 도시된바와같이 강성 금속 프레임부 (30)의 구멍 (32)내의 가요성 다층부 (40)의 위치화를 나타낸다. 가요성 다층부 (40)는 폴리미드 등의 유전층에 의행 지지되는 적어도 하나의 금속 박층 (42)을 포함하며, 양호하게는, 유전층에 의해 지지되면 서로로부터 전기적으로 고립된 복수개의 금속 박층이 사용된다. 양호한 실시예에 있어서, 다층부 (40)는 제1금속 박층 (42), 제2금속 박층 (44) 및 제3금속 박층 (46)을 포함한다.
금속 박층은 양호하게는 구리 또는 희석된 구리 기초 합금이며, 포일 회로 프레이스의 횡단면적은 작아 리드의 저항성이 최소화 된다. 양호한 구리 합금은 약 100% IACS 의 전기 전도성을 갖는다. 국제 어닐 구리 표준화를 나타내고 순수구리에 대하여 일반적으로 100%정도로 인정된다. 전도성의 요구를 만족시키는 구리 합금중에는 C102 (최소 99.95 중량 %의 구리의 공칭 조성을 갖는 산소가 없는 구리)와 C110(최소 99.90 중량 % 의 구리와 0.05 중량 % 의 산소의 공칭 조성을 갖는 전기 분해 인성 피치 구리)가 있다. 금속 박층 사이에 설치되어 전기 고정을 일으키고 금속층을 서로 부착시키는 것은 제1 및 제2유전층 (48.50)이다. 금속층중 하나는 신호면을 형성하는 복수개의 회로 트레이스 (52)로 형성된다.제3도는 신호면으로 형성된 제1금속 박층 (42)을 도시하며, 신호면은 제1금속 박층만을 한정하지는 않는다. 제1금속 박층의 외부부 (54)는 가상선 (34)을 넘어 연장한다. 외부부 (54)는 리드 (14')전기 접속된다.
본 발명의 제1실시예에 있어서, 구멍 (56)은 제 1 및 제2금속층 (42.44)을 통해 형성되고, 제1 및 제2유전층 (48.50)은 제3금속층 (46)의 영역 (57)을 노출시킨다. 전자 장치는 영역 (57)에 부착된다. 대부분의 적용에 있어서, 구멍 (56)은 대부분의 반도체 다이가 정방형이기 때문에 정방형이 된다. 그러나, 다른 형태의 구멍이 허용된다. 제3금속 박층 (46)은 접지면이 된다.
제2구멍 (58)은 제1구멍 (56)을 둘러싸고, 제1금속층 (42)과 제1유전층 (48)을 통해 연장된다. 제2구멍의 외주는 제1구멍보다 길이와 폭이 크기 때문에 제2금속 박층 (44)의 부분 (59)이 노출된다. 제2금속 박층은 유전층과 기상선 (34)을 넘어 연장하는 적어도 하나의 외부부 (60)는 강성금속 프레임의 리드 (14')에 부착되어 동력면을 제공한다.
가요성 다층회로(40)는 테이프 자동화된 화학 공정이나 다층 가요성 회로 기술 등의 공정에 의해 제조될 수 있다.
하나의 제조 공정은 제1, 제2 및 제3금속 박층 (42, 44, 46)을 구리 또는 구리 기초 합금으로 선택한다. 박층두께는 약 0.013㎜(0.0005inch) 내지 0.15㎜(0.006inch), 양호하게는 약 0.018㎜(0.0007inch, 공지 기술에서는 1/2 온스의 구리) 내지 0.07㎜(0.0028inch, 공지 기술에서는 그 온스의 구리)이다.
제1 및 제2유전층 (48, 50)은 듀퐁이 제조한 캡턴(kapton) 등의 폴리미드가 선택된다.
제1금속 박층 (42)은 제1유전층 (48)에 적층되고 제2구멍 (58)은 양층을 통해 기계적으로 펀칭된다. 제2금속 박층 (44)은 제 1 및 제 2 폴리미드층(48, 50)에 적층된다. 제1구멍 (56)은 제2금속 박층 (44)과 제2유전층 (50)을 통해 기계적으로 펀칭 스탬프되어 제2구멍 (58)내에 위치한다. 제3금속층 (46)은 제 4도에 도시된 바와같이 제2유전층 (50)에 적층된다.
제3금속 박층 (46)은 접지면을 형성하는 연속 박층 시티를 이룬다. 리드 (42, 60)와 다른 박층에 필요한 박층 형태는 공지된 포토리포그라픽 기술로 형성된다. 각 금속 박층이 유전층에 부착되고 난후, 박층의 부착되지 않은 면은 감광성 화학적 저항(resist)으로 피복된다. 이 저항은 바람직한 회로 패턴을 포함하는 마스크를 통해 노출된 자외선등이 현상기에 노출된다. 포토레지스트는 포지티브저항 또는 네가티브저항으로서 공지되어 있다. 상기 바람직한 회로 패턴 또는 네가티브 상일 수 있다. 노출후에, 포토레지스트의 비노출된 부분은 하부 막층을 노출시키는 적당한 용제에 의한 세척에 의해 제거된다. 구조물은 적당한 부식제에 침지되어, 노출된 구리가 제거제며, 에칭 및 세척 후에, 잔유하는 포토레지스트는 용제의 세척으로 제거된다. 유전층은 용제 및 부식제에 의해 영향받지 않으며, 유전층은 완전하게 유지되는 금속 박층은 바람직한 회로 트레이스 형태를 형성된다.
박층은 얇게되는 폴리미드 지지층에 의해 지지된다. 리드상의 제한점인 폭과, 리드와 리드간의 공간은 포토리토그라픽 공정과 부식제에 의한 언더컷팅 정도에 의해 해결된다. 0.05㎜(0.012inch)의 폭과 0.05㎜(0.002inch)의 공간은 포토리토그라픽 공정으로 얻어지고, 상당히 미세한 형태가 얻어진다. 가요성 다층부 (40)의 내부 리드 피치는 제1도의 리드프레임인 0.5㎜(0.020inch)에 비교할 때 0.076㎜ 내지 0.102㎜(0.003 내지 0.004inch)이다. 피치의 차이는 5개의 적층부 전위의 리드 밀도를 증가시킨다.
제5도의 본 발명의 제1실시예에 따른 합성 리드프레임 (70)을 도시한다. 강성 금속 프레임부의 리드 (14')는 0.025㎜(0.010inch)두께 리드 (14')와 1 온스 구리 박층에 대응하는 금속 박층(42, 44, 46)두께의 약 6 배이다. 강성 금속 리드프레임부의 리드(14')는 가요성 다층부의 외부부에 부착되며, 각 금속 박층 회로 트레이스는 강성 금속 리드프레임의 리드핑거에 부착된다. 양호하게는 각 외부부는 회로 트레이스에 근접하여 리드프레임에 부착된다. 부착 (72)은 열압축이나 써모소닉 부착, 또는 금-주석 또는 납-주석 공정합금 등의 솔더에 의한 확산 부착이다. 부착은 각 가요성 리드가 강성 금속 리드 핑거(14′)에 연속하며 부착되는 단일 포인트이거나 모든 리드가 동시에 부착되는 갱(gang) 부착이다.
일단 합성 리드프레임이 제조되면, 전자 장치 (74)는 제3금속 박층 (46)에 부착되고, 제3금속 박층은 양호하기는 구리 또는 구리 기초합금이다. 박층은 열팽창 계수가 실리콘 기초 집적회로장치의 약 3 배이다. 열적으로 발생되는 기계적 응력을 방지하기 위해서, 유연한 다이 부착 물질이 사용되며, 일예의 다이 부착 물질은 은이 채워진 에폭시 부착제이다. 리드 와이어 (76)는 반도체 장치 (74)의 회로를 제1, 제2 및 제3금속 박층 (42,44,46)에 적기적으로 연결시킨다. 대부분의 리드핑거(14')는 제1금속 박층 (42)의 외부부 (54)에 전기적으로 연결된다. 적어도 하나의 리드 핑거 (14')는 제2금속 박층 (44)의 외부부 (60)에 연결된다. 또는 적어도 하나의 리드핑거(14')는 제3금속 박층 (46)의 외부부 (78)에 전기적 상호 연결을 위하여 준비된다. 제2 및 제3금속 박층 (44,46)의 외부부 (60)의 위치화는 선택적이다. 위치화는 대응 강성 리드핑거 (14')의 위치화에 따른다. 위치화는 바람직한 금속 박층면의 포토리토그라픽 에칭시에 얻어진다.
본 발명의 제2실시예가 제6도에 도시되어 있다. 이 실시예에서는, 가요성 다층부 (40)의 강성 금속 리드핑거(14')사이의 모든 전기적 연결이 제1금속 박층 (42)의 외부부를 통해 이루어진다. 전기 전도성 바이어스 (19)는 하나이상의 유전층(48.50)을 횡단한다. 이 바이어스(79) 제1금속 박층 (42)을 제2 및 제3금속 박층에 전기적으로 연결시킨다. 제2금속 박층 (44)상의 회로 트레이스를 제3금속 박층 (46)의 영역에 전기적으로 연결시키는 것은 본 발명의 범주내에 들어간다.
작은 직경의 구멍이 유전층을 통해 두 개의 금속 박층이 전기적으로 연결되는 포인트에 형성된다. 구멍은 드릴링등의 기계적 작업, 또는 기계적 밀링, 또는 레이져 증발 등에 의해 형성된다. 구멍의 직경은 제1금속 박층 (42)에 형성된 회로 트레이스 (52)의 두께, 즉, 0.05㎜(0.002inch)이상이다.
구멍의 표면은 전기 전도성을 띄며, 구멍을 만드는 수단은 블릭홀(BALCKHOLE)로 공지된 예비도금 공정(블랙홀은 오린 코포레이션의 상표명)으로 이루어진다. 탄소 분산은 표면의 전기 전도성을 형성하는 구멍의 벽상에 석출된다. 구리등의 전도성 금속은 전기도금 등의 화학적 공정으로 석출된다. 블랙홀 예비 도금 공정의 상세한 설명은 미톤 등의 제 4,619,741 호를 참조하라.
무전 석출(electroless deposition) 등의, 전도성층을 석출시키는 다른 공지된 공정이 사용될 수도 있다.
전도성 바이어스 (79)가 형성되면, 와이어 접착을 통한 전기 접속이 행해지고, 리드 와이어는 제1 , 제2, 및 제3금속층(42,44,46)으로 가게된다. 전도성 바이어스 (79)는 전기 신호를 제2 및 제3금속층(44,46)으로부터 제1금속박층(42)상의 회로 트레이스로 보낸다. 강성 금속 리드 핑거(14')와 가요성부(40)사이의 모든 부착(72)은 동일한 수직면이며, 인접한 외부부 사이의 전기적 쇼트 회로는 감소되며, 자동화된 조립이 용이해진다.
제7도의 종단면도 및 제8도의 평면도에 도시된 본 발명의 다른 실시예에서, 전기 전도성 바이어스 (79)는 모든 리드와이어 (76)를 제1금속 박층(42)에 부착되도록 한다. 단일 구멍 (56)은 다이 부착을 위한 제3금속 박층 (46)을 노출시키기에 충분하다. 바람직한 전기적 연결이 단일 면에 이루어지면 회로 트레이스 (52)는 리드 핑거(14')로 연장한다.
전기적 연결이 동력면에 이루어지면 전기적 연결은 회로 트레이스(52')로 연장한다. 회로 트레이스(52')가 제1금소층 (42)으로부터 형성되고, 전도성 바이어스 (79)를 포함한다. 전도성 바이어스 (79)는 전기 임펄스를, 리드 핑거(14')에 전기적 연결을 위하여 회로 트레이스 (52')로 전달되는 제 2 전도성 바이어스 (79)로 임펄스가 이동되는 제2금속 박층(44)으로 전달한다. 또한 전기 임펄스가 점지면 신호가 되면, 전기적 연결이, 신호를 제1금속 박층 (42)과 회로 트레이스 (52)로 보내는 제 2 전도성 바이어스 (79)에 신호이동이 도달할때까지 신호를 제3금속 박층 (46)으로 이동시키는 전도성 바이어스 (79)를 포함하는 제1금속 박층 (42)으로부터 형성된다.
또한, 가요성 다층부 (40)와 강성 금속 리드 프레임부(14')사이의 모든 연결이 상술한 바와같이 수직면으로서 얻어져 잇점이 있다. 모든 와이어 부착은 동일한 면이되며, 동일한 수직면에서의 모든 와이어 부착은 자동화된 와이어 부착을 용이하게 한다.
제 9 도는 본 발명의 합성 리드 프레임 (70)을 합체시키는 전자 패키지 (80)를 도시한다. 전자 패키지 (80)는 베이스 부품(82)과 커버 부품 (84)을 포함하며, 이 부품 (82,84)들은 금속 폴리머 또는 세라믹등의 적당한 재료로 형성된다. 양호하게는, 적어도 베이스 부품 (82)은 금속 또는 금속합금으로 만들어져 열 전도성을 최대화 한다. 특히, 베이스 부품 (82)는 구리, 알루미늄, 또는 알루미늄 합금으로 만들어진다. 일례로서, 베이스 부품 (82)는 전기 분해된(수화물된 Al2O3)표면을 갖는 알루미늄 합금을 포함한다. 전기 분해된 표면은 염 분무 부식 문제를 극복하며 패키지 (80)의 열 전도성을 감소시키지 않고 전기 절연을 제공한다.
베이스 부품 (82)과 커버 부품 (84) 사이에는 합성 리드프레임 (70)이 배치된다. 밀봉체 (86)는 리드프레임 (70)을 양 부품 (84, 82)에 부착시키고, 밀봉체 (86)는 양부품(82, 84)으로부터 합성 리드프레임 (70)을 격리 시키기 위해 전기 비전도성을 갖는 것이 선택된다. 전기분해된 알루미늄 또는 알루미늄 합금의 베이스 및 커버 부품이 제공되면, 전기 분해된 층은 비전도성 밀봉체의 필요성을 배제하기 위해 충분한 저항성을 제공한다. 이 밀봉체는 열경화성 및 열가소성 폴미머 수지, 밀봉 글라스 및 세라믹 등의 그룹에서 선택된다. 양호하게는, 에폭시 등의 열 경화성 폴리머 수지가 사용된다. 에폭시는 유연성과 비교적 낮은 경화 온도로인해 양호한 밀봉체이다. 합성 리드프레임 (70)은 밀봉체내에서 가요성 다층부 (40)에 연결되기 때문에 유연함은 밀봉체 (86)의 양호한 특성이다. 유연한 밀봉체는 불필요한 음력을 가하지 않고 부착 (72)을 지지한다. 비교적 낮은 온도에서 부착되는 밀봉체 (86)는, 가요성 다층부 (40)의 유전층이 약 275 이상의 온도에서 손상되기 때문에 양호하다.
전자 장치 (74)로부터 열을 최대한 제거시키기 위해, 은이 채워진 에폭시 등의 열전도성 접착제 (88)가 제3금속 박층 (46)을 베이스 부품 (82)의 표면 (90)에 부착시키는데 사용된다.
제9도에 도시된 베이스 부품 (82)의 표면 (90)은 합성 리드프레임 (70)과 함께 전자장치 (74)의 부착표면을 정렬시키기 위한 리세스를 갖는다. 리세스는 선택적이며, 평면 표면 (90)은 본 발명의 범주내에 있다.
제8도에 도시된 패키지는 베이스 부품 (82)과 밀봉된 커버 부품(84)을 가지며, 본 기술에 숙련된자는 원도우 프레임패키지가 본 발명의 영역내에 있다는 것을 이해할 것이다. 원도우 프레임식의 패키지에 있어서, 합성 리드프레임(70)은 베이스 부품 (82)과 밀봉링 (도시없음)내에 배치되어 여기에 부착되며, 밀볼링의 대향측은 패키지 조립을 완성시키기 위해 커버 부품 (84)에 부착된다. 원도우 프레임 패키지는 패키지 조립과 전자 장치 부착이 상이한 위치에서 수행될 때 종종 사용된다.
제9도에 도시된 패키지는 베이스 부품 (82)과 리드프레임 (30)사이에 배치된 외부부 (54)를 가지며, 커버 부품 (84)과 리드프레임 (30)사이에 배치되는 외부부 (54)를 위하여 이것 역시 본 발명의 영역내에 있다.
제8도에 도시된 전자 패키지는 베이스 부품 (82)과 커버 부품 (84)을 가지며, 본 발명의 합성 리드프레임은 성형된 에폭시 패키지로 합체될 수 있다. 에폭시 블록이 가요성 다층부 (40)를 캡슐화하고, 적어도 강성 리드 핑거 (14')의 일부는 본 발명의 범주내에 들어간다.
상술한 실시예에 있어서, 가요성 다층부 (40)에 형성된 회로 트레이스의 리드 밀도는 종래의 리드프레임에 의해 얻어진 것보다 상당히 높다. 이것은 금속박층이 0.018㎜(0.0007inch)의 공간, 0.025(0.001linch)내지 0.07㎜(0.0028inch)의 두께를 가지기 때문이며, 종래의 리드프레임은 통상 0.25㎜(0.010inch)내지 0.05㎜(0.002inch)의 넓은 폭이 포토리토그라픽 기술로서 얻어진다. 리드의 밀도는 종래의 리드프레임을 합체시킨 금속층과 다층 구조물을 갖는 리드프레임으로 상당히 개량된다. 외부 리드프레임은 합성 리드프레임의 수명을 증가시키고, 당층 기요성 회로상에 와이어 부착을 용이하게 한다.
본 발명에 따른 합성 다층 리드프레임은 상술한 목적, 수단 및 잇점 등을 만족시키며, 상술한 본 발명은 특정 실시예에 의해 기술하였으나 본 기술에 숙련된자에게는 여려 변경 수WJD 및 변화가 가능함을 이해햐여야 하며, 따라서, 첨부된 XMR허청구 범위내의 정신 및 영영역 내에서의 모든 수정 및 변경등을 포함하고저 한다.

Claims (32)

  1. 중앙에 위치하는 구멍 (32) 주변에 캔틸레버식으로 연장하는 복수개의 리드 핑거(14')를 가지는 강성 금속 리드프레임부 (30)와, 적어도 하나의 유전층 (48)에 의해 지지되며 서로 전기적으로 격리되는 금속 박층(42,44)을 구비하며, 금속 박층 (42)은 상기 구멍 (32)내에서 연장하는 복수개의 회로 트레이스 (52)로 형성되며, TKDRL 회로 트레이스 (52)는 상기 강성부 (30), 전자장치 (74)에 전기적으로 연결될 수 있는, 가요성 다층부 (40)와, 상기 금속 박층 회로 트레이스 (52)를 상기 강성금속 리드프레임부 (30)의 리드 핑거(14')에 독립하여 전기적으로 연결시키는 수단 (72)을 구비하는 것을 특징으로 GK는 합성 리드프레임 (70).
  2. 제1항에 있어서, 상기 각 회로 트레이스 (52)는 상기 회로 트레이스 (52)에 밀접 근접하여 리드 핑거(14')에 전기적으로 연결되는 것을 특징으로 하는 합성 리드프레임 (70).
  3. 제2항에 있어서, 상기 금속 박층 (42)을 상기 강성 금속 리드프레임부 (30)에 전기적으로 연결시키기 위한 수단 (72)은 열압축 부착, 써모소닉 부착 및 솔더링 등에서 선택되는 것을 특징으로 하는 합성 리드프레임 (70).
  4. 제3항에 있어서, 상기 회로 트레이스 (52)를 상기 강성 금속부 (30)에 독립하여 전기적으로 연결시키는 수단 (72)은 금-주석 및 납-주석 공정합금에서 선택되는 것을 특징으로 한느 합성 리드프레임 (70).
  5. 제3항에 있어서, 상기 가요성 다층부 (40)는 제1 , 제 2 및 제3금속 박층 (42, 44,46)을 포함하며, 상기 제1 및 제2금속 박층은 제1유전층 (48)에 의해 분리되고, 상기 제2 및 제3금속 박층 (44,46)은 제2유전층 (50)에 의해 분리되는 것을 특징으로 하는 합성 리드프레이(70).
  6. 제5항에 있어서, 상기 제1, 제2 및 제3금속 박층(42,44,46)는 약 100% 의 IACS 전도성을 갖는 구리 또는 구리 기초 합금에서 선택되는 것을 특징으로 하는 합성 리드프레임 (70).
  7. 제6항에 있어서, 상기 가요성 다층부 (40)는 상기 제1구멍 (56)은 제 1 및 제2금속 박층 (42,44)과 제 1 및 제2유전층 (48,58)을 통해 연장하는, 제1구멍 (56)과, 상기 제1구멍 (56)을 둘러싸고 상기 제1금속층 (42)과 제1유전층 (48)을 통해 연장하는 제2구멍(58)을 포함하는 것을 특징으로 하는 합성 리드프레임 (70).
  8. 제7항에 있어서, 상기 제1, 제2 및 제3금소 박층(42,44,46)은 상기 강성 금속부 (30)에 대한 전기적 연결부 (72)를 위하여 제1 및 제2유전층 (48,50)을 넘어 연장하는 적어도 하나의 외부부 (54,60,78)를 포함하는 것을 특징으로 하는 합성 리드 프레임 (70).
  9. 제7항에 있어서, 전도성 바이어스 (79)가 상기 제1, 제2 및 제3금속 합금 박층 (42,44,46)에 전기적으로 연결되는 것을 특징으로 하는 합성 리드 프레임 (70).
  10. 제9항에 있어서, 상기 제1금속 박층 (42)은 상기 강성 금속부 (30)에 대한 전기적 연결부 (72)를 위하여 제1 및 제2유전층 (48,50)을 넘어 연장하는 적어도 하나의 외부부(54)를 포함하는 것을 특징으로 하는 합성 리드프레임 (70).
  11. 제6항에 있어서, 상기 가요성 다층부 (40)는 제1 및 제2금속 박층(42,44)과 제 1 및 제2유전층(48,50)을 통해 연장하는 제1구멍 (56)을 포함하는 것을 특징으로 하는 합성 리드프레임 (70).
  12. 제11항에 있어서, 상기 제1, 제2 및 제3금속층 (42,44,46)은 전도성 바이어스 (79)에 의해 전기적으로 상호 연결되는 것을 특징으로 하는 합성 리드프레임 (70).
  13. 제12항에 있어서, 상기 제1금속 박층 (42)은 상기 강성 금속부 (30)에 대한 전기적 연결부 (72)를 위하여 상기 제1 및 제2유전층 (48,50)을 넘어 연장하는 적어도 하나의 외부부 (54)를 포함하는 것을 특징으로 하는 합성 리드프레임 (70).
  14. 전자 장치 (74)를 수용하기 위한 패키지 (80)에 있어서, 베이스 부품 (82), 커버 부품 (84), 상기 베이스 부품 (82)과 커버 부품 (84)사이에 배치되는 합성리드프레임 (70), 상기 베이스 부품 (82)과 커버 부품 (84)에 상기 합성 리드프레임 (70)을 부착시키는 밀봉수단 (86)을 포함하며, 상기 합성 리드프레임 (70)은 중앙에 위치하는 제1구멍 (32) 주변에서 캔틸레버식으로 연장하는 복수개의 리드 핑거(14')를 갖는 강성 금속부(30)와, 적어도 하나의 유전층 (48)에 의해 지지되며 서로 전기적으로 격리되는 복수개의 금속 박층 (42,44)을 구비하는 가요성 다층부 (40)를 포함하며, 상기 적어도 하나의 금속 박층 (42)은 중앙에 위치한 구멍 (32)내에서 연장하는 복수개의 회로 트레이스 (52)로 형성되며, 상기 회로 트레이스 (52)는 상기 금속부 (30) 상기 금속 또는 전자장치 (74) 및 강성 금속부 (20)의 리드 핑거 (14')에 각각의 회로 트레이스 (52)를 독립하여 전기적으로 연결시키기 위한 수단 (72)에 전기적으로 연결될 수 있는 것을 특징으로 하는 패키지.
  15. 제14항에 있어서, 상기 각 회로 트레이스 (52)는 상기 회로 트레이스 (52)에 밀접 근접하는 리드 핑거(14')에 전기적으로 연결되는 것을 특징으로 하는 패키지.
  16. 제15항에 있어서, 상기 베이스 부품 (82)과 커버 부품 (84)은 금속, 플라스틱 및 세라믹에서 선택되는 것을 특징으로 하는 패키지.
  17. 제16항에 있어서, 상기 베이스 부품(82)은 금속 또는 금속 합금에서 선택되는 것을 특징으로 하는 패키지.
  18. 제17항에 있어서, 상기 베이스 부품 (82)은 알루미늄 또는 알루미늄 기초 합금에서 선택되는 것을 특징으로 하는 패키지.
  19. 제18항에 있어서, 상기 알루미늄 또는 알루미늄 기초 합금의 베이스 부품(82)은 분위기에 노출된 표면상에 전기 분해된 층을 갖는 것을 특징으로 하는 패키지.
  20. 제17항에 있어서, 밀봉체 (86)가 열가소성 폴리머 수지, 열경화성 폴리머 수지, 밀봉 유리 및 세라믹에서 선택되는 것을 특징으로 하는 패키지.
  21. 제20항에 있어서, 상기 밀봉체 (86)는 열경화성 폴리머 수지에서 선택되는 것을 특징으로 하는 패키지.
  22. 제21항에 있어서, 상기 가요성 다층부 (40)는 제1, 제2 및 제3금속박층 (42,44,46)을 포함하며, 제1 및 제2금속 박층 (42,44)은 제1유전층 (48)에 의해 분리되고, 제 1 및 제3금속 박층 (44,46)은 제2유전층 (50)과 제1 및 제2구멍 (56,59)에 의해 분리되고 상기 제1구멍 (56)은 제1 및 제2금속 박층 (42,44)과 제1 및 제2유전층 (48,50)을 통해 연장하고, 상기 제2구멍 (58)은 상기 제1구멍 (56)을 둘러싸며 상기 제1금속 박층 (42)과 제1유전층(48)을 통해 연장하는 것을 특징으로 하는 패키지.
  23. 제22항에 있어서, 제1, 제2 및 제3금속 박층 (42,44,46)은 상기 강성 금속부 (30)에 대한 전기적 연결부 (72)를 위하여 상기 제1 및 제2유전층 (48,50)을 넘어 연장하는 외부부 (54,60,78)을 포함하는 것을 특징으로 하는 패키지.
  24. 제23항에 있어서, 상기 제1 , 제2 및 제3금속 박층 (42,44,46)은 전자장치 (74)로부터 제1, 제2 및 제3금속 박층 (42,44,46)을 향하여 연장하는 와이어 부착에 의해 상기 전자 장치 (74)에 전기적으로 연결되는 것을 특징으로 하는 패키지.
  25. 제22항에 있어서, 상기 제1금속 박층 (42)은 상기 강성 금속부 (30)에 대한 전기적 연결부 (72)을 위하여 상기 제1 및 제2유전층 (48,50)을 넘어 연장하는 외부부 (54)를 포함하는 것을 특징으로 하는 패키지.
  26. 제25항에 있어서, 상기 가요성 다층부 (40)는 상기 제1, 제2 및 제3금속 박층(42,44,46)을 상호 연결시키는 전기 전도성 바이어스(70)를 포함하는 것을 특징으로 하는 패키지.
  27. 제26항에 있어서, 제1, 제2 및 제3금속 박층 (42,44,46)은 상기 전자 장치로터 제1금속 박층으로 연장하는 와이어 부착에 의해 상기 전자 장치 (74)에 전기적으로 연결되는 것을 특징으로 하는 패키지.
  28. 제21항에 있어서, 상기 가요성 다층부 (40)는 제1 및 제2금속 박층 (42,44)과 제1 및 제2유전층 (48,50)을 통해 연장하는 제1구멍 (56)을 포함하는 것을 특징으로 하는 패키지.
  29. 제28항에 있어서, 상기 제1금속 박층(42)은 상기 강성 금속부 (30)에 대한 전기적 연결부 (72)를 위하여 상기 제1 및 제2유전층 (48,50)을 넘어 연장하는 외부부(54)를 포함하는 것을 특징으로 하는 패키지.
  30. 제29항에 있어서, 상기 가요성 다층부 (40)는 상기 제1, 제2 및 제3금속 박층 (42,44,46)을 상호 연결시키는 전기 전도성 바이어스 (79)를 포함하는 것을 특징으로 하는 패키지.
  31. 제30항에 있어서, 상기 제1, 제2 및 제3금속 박층 (42,44,46)은 상기 전자 장치 (74)로부터 제1금속 박층(42)으로 연장하는 와이어 부착에 의해 상기 전자 장치 (74)에 전기적으로 연결되는 것을 특징으로 하는 패키지.
  32. 전자 장치 (74)를 수용하는 패키지 (80)에 있어서, 중앙에 위치하는 제1 구멍 (34)주변에서 캔틸레버식으로 연장하는 복수개의 리드 핑거(14')를 갖는 강성 금속부 (30)와, 적어도 하나의 유전층 (48)에 의해 지지되며 서로 전기적으로 격리되는 복수개의 금속 박층 (42,44)을 포함하는 가요성 다층부 (40)를 갖는 합성 리드프레임 (70)과, 가요성 다층부 (40)와 강성 금속 리드 핑거(14')의 적어도 일부를 캡슐화 하는 성형 폴리머 수지를 포함하며, 상기 적어도 하나의 제1금속 박층(42)은 중앙에 위치하는 구멍 (24)내에서 연장하는 복수개의 회로 트레이스 (52)로 형성되는, 상기 회로 트레이스 (52)는 상기 강성 금속부 (30), 전자장치 (74), 및 상기 강성 금속부의 리드 핑거(14')에 상기 각각의 회로 트레이스 (52) 독립하여 전기적으로 연결 시키기 위한 수단 (72)에 전기적으로 연결될 수 있는 것을 특징으로 하는 패키지 (80).
KR1019920700572A 1989-10-30 1990-10-09 일체식 회로 패키지용 다층 리드프레임 KR0184588B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US429,120 1989-10-30
US07/429,120 US5025114A (en) 1989-10-30 1989-10-30 Multi-layer lead frames for integrated circuit packages
PCT/US1990/005694 WO1991006978A2 (en) 1989-10-30 1990-10-09 Multi-layer lead frames for integrated circuit packages

Publications (1)

Publication Number Publication Date
KR0184588B1 true KR0184588B1 (ko) 1999-03-20

Family

ID=23701895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920700572A KR0184588B1 (ko) 1989-10-30 1990-10-09 일체식 회로 패키지용 다층 리드프레임

Country Status (10)

Country Link
US (1) US5025114A (ko)
EP (1) EP0500690B1 (ko)
JP (1) JPH05501939A (ko)
KR (1) KR0184588B1 (ko)
AU (1) AU6727490A (ko)
CA (1) CA2065295A1 (ko)
DE (1) DE69028311T2 (ko)
HK (1) HK1008115A1 (ko)
PH (1) PH27421A (ko)
WO (1) WO1991006978A2 (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
US5206536A (en) * 1991-01-23 1993-04-27 Texas Instruments, Incorporated Comb insert for semiconductor packaged devices
KR940001148B1 (ko) * 1991-04-16 1994-02-14 삼성전자 주식회사 반도체 패키지
US5156716A (en) * 1991-04-26 1992-10-20 Olin Corporation Process for the manufacture of a three layer tape for tape automated bonding
US5234536A (en) * 1991-04-26 1993-08-10 Olin Corporation Process for the manufacture of an interconnect circuit
US5218168A (en) * 1991-09-26 1993-06-08 Micron Technology, Inc. Leads over tab
US5434357A (en) * 1991-12-23 1995-07-18 Belcher; Donald K. Reduced semiconductor size package
JPH05190721A (ja) * 1992-01-08 1993-07-30 Fujitsu Ltd 半導体装置及びその製造方法
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
US5243133A (en) * 1992-02-18 1993-09-07 International Business Machines, Inc. Ceramic chip carrier with lead frame or edge clip
EP0580855A1 (en) * 1992-02-18 1994-02-02 Intel Corporation Advance multilayer molded plastic package using mesic technology
JP3051569B2 (ja) * 1992-05-29 2000-06-12 新光電気工業株式会社 多層リードフレーム
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5239131A (en) * 1992-07-13 1993-08-24 Olin Corporation Electronic package having controlled epoxy flow
TW238419B (ko) * 1992-08-21 1995-01-11 Olin Corp
GB2274351A (en) * 1993-01-19 1994-07-20 Digital Equipment Int I.C.Chip carriers
US5420757A (en) * 1993-02-11 1995-05-30 Indala Corporation Method of producing a radio frequency transponder with a molded environmentally sealed package
US5393931A (en) * 1993-03-04 1995-02-28 Photmetrics, Ltd. Electrical access to a hermetically sealed chamber using a printed circuit board
WO1994025979A1 (en) * 1993-04-30 1994-11-10 Lsi Logic Corporation Integrated circuit with lead frame package having internal power and ground busses
JPH0714976A (ja) * 1993-06-24 1995-01-17 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
US5448020A (en) * 1993-12-17 1995-09-05 Pendse; Rajendra D. System and method for forming a controlled impedance flex circuit
US5437096A (en) * 1994-02-28 1995-08-01 Technical Materials, Inc. Method for making a multilayer metal leadframe
US5578869A (en) * 1994-03-29 1996-11-26 Olin Corporation Components for housing an integrated circuit device
AU2231795A (en) * 1994-04-14 1995-11-10 Olin Corporation Electronic package having improved wire bonding capability
US5969414A (en) * 1994-05-25 1999-10-19 Advanced Technology Interconnect Incorporated Semiconductor package with molded plastic body
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
EP0698922B1 (en) * 1994-08-12 2001-06-06 STMicroelectronics S.r.l. Leadframe for supporting integrated semiconductor devices
US5498901A (en) * 1994-08-23 1996-03-12 National Semiconductor Corporation Lead frame having layered conductive planes
US5573845A (en) * 1994-12-09 1996-11-12 Olin Corporation Superficial coating layer having acicular structures for electrical conductors
US5545850A (en) * 1995-01-13 1996-08-13 Olin Corporation Guard ring for integrated circuit package
KR100372153B1 (ko) * 1995-04-05 2003-06-19 내셔널 세미콘덕터 코포레이션 다층리드프레임
KR0148203B1 (ko) * 1995-06-05 1998-08-01 이대원 리드 프레임의 내부 리드 설계 방법
US5650663A (en) * 1995-07-03 1997-07-22 Olin Corporation Electronic package with improved thermal properties
US5818102A (en) * 1995-12-29 1998-10-06 Lsi Logic Corporation System having integrated circuit package with lead frame having internal power and ground busses
JP2904123B2 (ja) * 1996-05-10 1999-06-14 日本電気株式会社 多層フィルムキャリアの製造方法
US5731244A (en) * 1996-05-28 1998-03-24 Micron Technology, Inc. Laser wire bonding for wire embedded dielectrics to integrated circuits
US5735030A (en) * 1996-06-04 1998-04-07 Texas Instruments Incorporated Low loop wire bonding
US6232551B1 (en) * 1999-08-18 2001-05-15 Subtron Technology Co., Ltd. Substrate board for semiconductor package
US6956182B2 (en) * 2000-05-26 2005-10-18 Sts Atl Corporation Method of forming an opening or cavity in a substrate for receiving an electronic component
US20050145609A1 (en) * 2001-02-26 2005-07-07 John Gregory Method of forming an opening or cavity in a substrate for receiving an electronic component
US6563124B2 (en) 2001-03-21 2003-05-13 Applied Materials, Inc. Electron beam apparatus having traversing circuit boards
DE10157362B4 (de) * 2001-11-23 2006-11-16 Infineon Technologies Ag Leistungsmodul und Verfahren zu seiner Herstellung
JP3797992B2 (ja) * 2003-09-05 2006-07-19 沖電気工業株式会社 半導体装置
US7529095B2 (en) * 2007-09-28 2009-05-05 Visteon Global Technologies, Inc. Integrated electrical shield in a heat sink
KR101126767B1 (ko) * 2007-10-26 2012-03-29 삼성테크윈 주식회사 인쇄회로기판의 제조방법 및 그 방법에 의해 제조된인쇄회로기판
US8188592B2 (en) 2007-10-26 2012-05-29 Infineon Technologies Ag Apparatus and method configured to lower thermal stresses
US7888782B2 (en) * 2007-10-26 2011-02-15 Infineon Technologies Ag Apparatus and method configured to lower thermal stresses
US20140211444A1 (en) 2013-01-30 2014-07-31 Texas Instruments Incorporated Discrete component assembly
US10914018B2 (en) * 2019-03-12 2021-02-09 Infineon Technologies Ag Porous Cu on Cu surface for semiconductor packages

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3684818A (en) * 1970-10-20 1972-08-15 Sprague Electric Co Multi-layer beam-lead wiring for semiconductor packages
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
USRE31967E (en) * 1975-07-07 1985-08-13 National Semiconductor Corporation Gang bonding interconnect tape for semiconductive devices and method of making same
US4278784A (en) * 1980-02-06 1981-07-14 Western Electric Company, Inc. Encapsulated electronic devices and encapsulating compositions
US4320438A (en) * 1980-05-15 1982-03-16 Cts Corporation Multi-layer ceramic package
US4461924A (en) * 1982-01-21 1984-07-24 Olin Corporation Semiconductor casing
US4480262A (en) * 1982-07-15 1984-10-30 Olin Corporation Semiconductor casing
US4513355A (en) * 1983-06-15 1985-04-23 Motorola, Inc. Metallization and bonding means and method for VLSI packages
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
US4736236A (en) * 1984-03-08 1988-04-05 Olin Corporation Tape bonding material and structure for electronic circuit fabrication
US4607276A (en) * 1984-03-08 1986-08-19 Olin Corporation Tape packages
US4619741A (en) * 1985-04-11 1986-10-28 Olin Hunt Specialty Products Inc. Process for preparing a non-conductive substrate for electroplating
US4801765A (en) * 1986-01-06 1989-01-31 American Telephone And Telegraph Company, At&T Bell Laboratories Electronic component package using multi-level lead frames
US4721993A (en) * 1986-01-31 1988-01-26 Olin Corporation Interconnect tape for use in tape automated bonding
US4814855A (en) * 1986-04-29 1989-03-21 International Business Machines Corporation Balltape structure for tape automated bonding, multilayer packaging, universal chip interconnection and energy beam processes for manufacturing balltape
US4814943A (en) * 1986-06-04 1989-03-21 Oki Electric Industry Co., Ltd. Printed circuit devices using thermoplastic resin cover plate
JPH0815193B2 (ja) * 1986-08-12 1996-02-14 新光電気工業株式会社 半導体装置及びこれに用いるリードフレーム
US4891687A (en) * 1987-01-12 1990-01-02 Intel Corporation Multi-layer molded plastic IC package
US4761518A (en) * 1987-01-20 1988-08-02 Olin Corporation Ceramic-glass-metal packaging for electronic components incorporating unique leadframe designs
US4806409A (en) * 1987-05-20 1989-02-21 Olin Corporation Process for providing an improved electroplated tape automated bonding tape and the product produced thereby
US4849857A (en) * 1987-10-05 1989-07-18 Olin Corporation Heat dissipating interconnect tape for use in tape automated bonding
US4827376A (en) * 1987-10-05 1989-05-02 Olin Corporation Heat dissipating interconnect tape for use in tape automated bonding
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package

Also Published As

Publication number Publication date
AU6727490A (en) 1991-05-31
DE69028311D1 (de) 1996-10-02
EP0500690A1 (en) 1992-09-02
JPH05501939A (ja) 1993-04-08
US5025114A (en) 1991-06-18
EP0500690A4 (en) 1993-05-19
WO1991006978A3 (en) 1991-06-13
WO1991006978A2 (en) 1991-05-16
DE69028311T2 (de) 1997-04-03
HK1008115A1 (en) 1999-04-30
PH27421A (en) 1993-06-21
EP0500690B1 (en) 1996-08-28
CA2065295A1 (en) 1991-05-01

Similar Documents

Publication Publication Date Title
KR0184588B1 (ko) 일체식 회로 패키지용 다층 리드프레임
US5311407A (en) Printed circuit based for mounted semiconductors and other electronic components
US6020637A (en) Ball grid array semiconductor package
US5596231A (en) High power dissipation plastic encapsulated package for integrated circuit die
KR100298162B1 (ko) 수지봉지형반도체장치
US6803651B1 (en) Optoelectronic semiconductor package device
EP0500750B1 (en) A method for housing a tape-bonded electronic device and the package employed
US5661088A (en) Electronic component and method of packaging
US6921980B2 (en) Integrated semiconductor circuit including electronic component connected between different component connection portions
US4949225A (en) Circuit board for mounting electronic components
KR100483642B1 (ko) 반도체장치및반도체장치의제조방법
JPH10504137A (ja) 一体的にバンプされた電子パッケージコンポーネント
JP2002016181A (ja) 半導体装置、その製造方法、及び電着フレーム
US20040124516A1 (en) Circuit device, circuit module, and method for manufacturing circuit device
US5099395A (en) Circuit board for mounting electronic components
JP2620611B2 (ja) 電子部品搭載用基板
EP0475223A2 (en) Method of fabricating integrated circuit chip package
JP2612468B2 (ja) 電子部品搭載用基板
JPH09330994A (ja) 半導体装置
US6936495B1 (en) Method of making an optoelectronic semiconductor package device
KR100239387B1 (ko) 가요성(可僥性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
JP2652222B2 (ja) 電子部品搭載用基板
JPH07183425A (ja) 半導体装置とその製造方法
JPS59201452A (ja) 高密度テ−プボンデイング用デバイス封止
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19920313

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951006

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19920313

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980928

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981219

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981219

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20021011